JP2014049640A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】効率的にアライメントを行って、半導体素子の電極を母基板にボンディングし、この後、母基板を分離して接続端子の形成および素子分離を行うことができる製造方法を提供する。
【解決手段】母基板３０の一面に素子搭載用アライメントマークＭ_aを、他面に端子／素子分離用アライメントマークＭ_b、Ｍ_cを形成する。素子搭載用アライメントマークＭ_aを検出して母基板３０の一面上に半導体素子１１を搭載し、半導体素子１１の電極を母基板３０にボンディングする。母基板３０および半導体素子１１を樹脂１５で覆う。端子／素子分離用アライメントマークＭ_b、Ｍ_cを検出し、母基板３０を切断して薄膜端子３０Ａを分離し、母基板３０および樹脂１５を切断して素子分離を行う。
【選択図】図２

Description

この発明は、半導体装置の製造方法に関する。

半導体装置の製造方法として、リードフレームに複数の凹部を形成し、凹部内にめっき層を形成して、半導体素子の電極とめっき層とをワイヤボンディングし、成形により樹脂封止をした後、リードフレームを除去する方法が知られている。しかし、この方法は、工程数が多いので、生産性が低下する。また、半導体素子の電極の形状・位置等は半導体素子の機能・用途・サイズによって異なるため、リードフレームに形成する凹部の形状・位置等を、半導体素子ごとに設計したり、プレス装置等の加工用装置を作製したりする必要があり、開発効率が悪い。

そこで、以下に示す半導体装置の製造方法が知られている。
平坦な金属薄膜で形成された母基板上に半導体素子を搭載し、半導体素子の各電極を母基板の接続端子を形成する所定位置にボンディングする。そして、母基板および半導体素子を樹脂で封止した後、母基板を所定位置の周囲で切断して、分離された接続端子を形成する。この後、母基板および樹脂を切断して各半導体素子の素子分離を行い、個々の半導体装置を得る（例えば、特許文献１参照）。

国際公開番号 ＷＯ２０１０／１５０３６５号公報

上記特許文献１には、母基板に半導体素子を搭載したり、母基板を切断して接続端子を形成したりする際のアライメントに関する開示は無い。このため、効率的な製造方法を確立することができない。

本発明の半導体装置の製造方法は、母基板を準備する工程と、母基板の一面に第１のアライメントマークを形成する第１アライメントマーク形成工程と、母基板の他面に第２のアライメントマークを形成する第２アライメントマーク工程と、第１のアライメントマークを検出して母基板の一面上に半導体素子を搭載する素子搭載工程と、半導体素子の電極を母基板の接続端子形成部にボンディングする素子ボンディング工程と、母基板の一面および半導体素子を覆う樹脂を形成する樹脂被覆工程と、母基板の他面に形成された第２のアライメントマークを検出し、接続端子形成部の周囲において母基板を分離して接続端子を形成する端子分離工程と、母基板および樹脂を分離して、少なくとも１つの半導体素子および１つの接続端子が含まれる半導体装置を得る素子分離工程と、を備えることを特徴とする。

この発明によれば、母基板に半導体素子を搭載したり、母基板を切断して接続端子を形成したりする際、アライメントを的確に行って効率的に半導体装置を製造することができる。

この発明の半導体装置の製造方法により作製された一実施の形態としての半導体装置の斜視図。 この発明の半導体装置の製造方法の一実施の形態を示す処理フロー図。 この発明の半導体装置の製造方法の最初の工程を説明するための図であり、母基板の一面に形成された、素子搭載用アライメントマークを示すための平面図。 図４に図示された母基板に他面に形成された、端子分離用および素子分離用のアライメントマークを示すための背面図。 図３、４に続く工程を説明するための母基板などの斜視図。 図５に続く工程を説明するための図であり、図５における領域Ａの拡大斜視図。 図６に続く工程を説明するための拡大斜視図。 図７に続く工程を説明するための拡大斜視図。 図８に続く工程を説明するための拡大斜視図。 図９に続く工程を説明するための拡大斜視図。 図１０に続く工程を説明するための図。 図１に図示された半導体装置の製造方法を説明するための拡大断面図であり、図５に示す工程における、１個の半導体装置形成領域内を図示した図面である。 図１２に続く工程を説明するための拡大断面図であり、図６に示す工程に対応する。 ]図１３に続く工程を説明するための拡大断面図であり、図７に示す工程に対応する。 図１４に続く工程を説明するための拡大断面図であり、図８に示す工程に対応する。 図１５に続く工程を説明するための拡大断面図であり、図９に示す工程に対応する。 ]図１６に続く工程を説明するための拡大断面図であり、図１０に示す工程に対応する。

以下、図面を参照してこの発明の半導体装置の製造方法の一実施の形態を説明する。
図１は、本発明の半導体装置の製造方法により作製された、一実施の形態としての半導体装置の斜視図である。
半導体装置１０は、半導体素子１１の下面に、分離部１６、１７で分離された複数の薄膜端子（接続端子）３０Ａを有する。半導体素子１１は、集積回路が形成された半導体ウエハをダイシングすることにより得られた、所謂、ベアチップである。半導体素子１１は複数のバンプ電極１２を有する。各バンプ電極１２は、例えば、金により、ほぼ半球形状に形成されており、半導体素子１１の上面に位置する主面側に形成された外部接続用の電極（図示せず）上にボンディングされている。バンプ電極１２は、例えば、キャピラリにより金ワイヤの先端を加熱して形成される。

半導体素子１１の上面には、図示はしないが、酸化シリコン、窒化シリコン、あるいは、さらにその上にポリイミド樹脂等の絶縁膜が形成されている。絶縁膜には、外部接続用の電極を露出する開口が形成されており、この開口を介してバンプ電極１２が、半導体素子１１の各電極にボンディングされている。

薄膜端子３０Ａは、図示の例では、図１における左右方向に三対、マトリクス状に配列されている。各薄膜端子３０Ａの左右方向の長さＬ、およびこれに直交する方向の幅Ｗは、すべて同一のサイズに形成されている。
各薄膜端子３０Ａは、半導体素子１１の底面に接して設けられている。各薄膜端子３０Ａは、半導体素子１１の左右の側面よりも外方に突出された部分を有しており、この突出された部分に金ワイヤ１３の一端がボンディングされている。金ワイヤ１３の他端はバンプ電極１２にボンディングされている。したがって、薄膜端子３０Ａは、それぞれ、金ワイヤ１３により対応するバンプ電極１２に電気的に接続されている。

半導体素子１１、薄膜端子３０Ａの上面および金ワイヤ１３は、エポキシ樹脂等の熱硬化型の樹脂１５により覆われている。樹脂１５は、分離部１６、１７においては、外部に露出している。
図１に図示された半導体装置１０は、半導体素子１１のバンプ電極１２および薄膜端子３０Ａを、それぞれ、６個有する例として図示されているが、これは、図示の都合であって、実際には、半導体素子１１の上面に多数のバンプ電極１２が形成され、半導体素子１１の下面側には、バンプ電極１２に対応する数の薄膜端子３０Ａが形成されている。
なお、図１においては、構造を明確に図示するために樹脂１５は透明として図示されている。

薄膜端子３０Ａはアルミニウム等の金属箔により形成されており、その厚さは、例えば、３０〜１００μｍ程度である。
各薄膜端子３０Ａは、外部との接続端子となる変形部２０を有する。変形部２０には、外方に突き出す突出部２２が形成されており、突出部２２の内面側には窪み２３が形成されている（図１３参照）。変形部２０の窪み２３内において金ワイヤ１３の一端が薄膜端子３０Ａにボンディングされている。また、変形部２０の窪み２３内には樹脂１５が充填されている（図１６参照）。
半導体装置１０の外形サイズは、例えば、２〜５ｍｍ（長さ)×２〜５ｍｍ(幅)×０．３〜０．８ｍｍ（厚さ）程度である。本発明によれば、このように小さいサイズの半導体装置１０を的確にアライメントを行って、効率的に製造することができる。
以下、本発明の半導体装置の製造方法の一実施の形態を説明する。

［半導体装置の製造方法の概要］
図２は、本発明の半導体装置の製造方法の概要を示す処理フロー図である。
以下、図２を参照して、本発明の半導体装置の製造方法の概要を説明する。
ステップＳ１：図１に図示される半導体装置１０の複数個分の面積を有する母基板３０（図３等参照）を準備する。
ステップＳ２：母基板３０の一面に、半導体素子１１を搭載する際の素子搭載用アライメントマーク（第１のアライメントマーク）Ｍ_a（図３参照）を形成する。
ステップＳ３：母基板３０の他面に、母基板３０を切断して薄膜端子３０Ａを形成する際の、および母基板３０および樹脂１５を切断して素子分離を行う際の、端子および素子分離用のアライメントマーク（第２のアライメントマーク）Ｍ_b、Ｍ_ｃ（図４参照）を形成する。
ステップＳ４：素子搭載用アライメントマークＭ_aを検出して、半導体素子１１を母基板３０に搭載する。
ステップＳ５：金ワイヤ１３の一端を母基板３０の変形部（接続端子形成部）２０にボンディングし、金ワイヤ１３の他端を半導体素子１１のバンプ電極１２にボンディングする。

ステップＳ６：母基板３０の上面、半導体素子１１および金ワイヤ１３を樹脂１５によりモールドする。
ステップＳ７：母基板３０の、端子および素子分離用のアライメントマークＭ_b、Ｍ_ｃを検出し、変形部２０の周囲における母基板３０を切断により分離し、薄膜端子３０Ａを形成する。
ステップＳ８：母基板３０の、端子および素子分離用のアライメントマークＭ_b、Ｍ_ｃに基づいて、各半導体素子１１に接続された薄膜端子３０Ａの周囲における母基板３０および樹脂１５を切断により分離し、図１に図示された半導体装置１０を得る。
次に、図３〜図１７を参照して、本発明の半導体装置の製造方法の一実施の形態を詳細に説明する。

［アライメントマークの形成］
先ず、図３に図示されるように、図１に図示される半導体装置１０が形成される半導体装置形成領域Ｒをマトリクス状に配列することができるサイズを有する長尺状の母基板３０を準備する。母基板３０として、例えば、厚さ３０〜１００μｍ程度のアルミニウム箔や銅箔を用いることができる。
そして、母基板３０の一面に、素子搭載用アライメントマークＭ_a1〜Ｍ_an、Ｍ_a1’〜Ｍ_an’（以下、代表してＭ_ａという。）を形成する。図３において、図示の如く、長手方向をｘ方向、短手方向をｙ方向とする。素子搭載用アライメントマークＭ_ａは、母基板３０の長手方向に沿う一対の側辺に沿って、ｘ方向に半導体装置形成領域Ｒの間隔で形成される。素子搭載用アライメントマークＭ_aは、半導体装置形成領域Ｒのｘ方向における中央位置に形成される。

素子搭載用アライメントマークＭ_aは、インクジェットプリンタ、プロッタ等を使用し、母基板３０の一面に印刷、描画により形成される。素子搭載用アライメントマークＭ_aは、三角形状として図示されているが、他の多角形状としたり、Ｔ字状の模様としたり、一般的に、アライメントマークとして用いられる形状または模様とすることができる。
なお、図３には、二点鎖線によりｘ方向およびｙ方向に延出された複数の直線が図示されているが、これらの直線は、半導体装置形成領域Ｒの配列を示すためのものであり、実際に表示されているものではない。

次に、母基板３０の他面に、端子分離用および素子分離用のアライメントマークＭ_b1〜Ｍ_bn（以下、代表してＭ_bという。）、Ｍ_c1〜Ｍ_cn（以下、代表してＭ_cという。）を形成する。
本実施形態では、端子分離用のアライメントマークが素子分離用のアライメントマークとしても兼用されており、以下においては、端子／素子分離用アライメントマークＭ_b、Ｍ_cという。
端子／素子分離用アライメントマークＭ_bは、母基板３０の長手方向に沿う一つの側辺に沿って、ｘ方向に等間隔に形成され、端子／素子分離用アライメントマークＭ_cは、母基板３０の短手方向に沿う一つの側辺に沿って、ｙ方向に等間隔に形成されている。

端子／素子分離用アライメントマークＭ_b、Ｍ_c は、後述するように、母基板３０の切断位置を示し、それぞれ、半導体装置形成領域Ｒの長さおよび幅の間隔に形成される。
素子搭載用アライメントマークＭ_aと同様、端子／素子分離用アライメントマークＭ_b、Ｍ_cも、インクジェットプリンタ、プロッタ等を使用し、母基板３０の一面に印刷、描画により形成される。
また、図４に図示された、二点鎖線によりｘ方向およびｙ方向に延出された複数の直線は、半導体装置形成領域Ｒの配列を示すためのものであり、実際に表示されているものではない。

図５に図示されるように、一面に素子搭載用アライメントマークＭ_aが形成され、他面に端子／素子分離用アライメントマークＭ_b、Ｍ_cが形成された母基板３０は、基台４１に接着される。
基台４１は、母基板３０とほぼ同じサイズを有し、例えば、ステンレス（ＳＵＳ）等に形成された板状部材である。母基板３０は、図５および図１２に図示されるように、端子／素子分離用アライメントマークＭ_b、Ｍ_cが形成された他面を基台４１に対面させて、換言すれば、素子搭載用アライメントマークＭ_aを形成された一面を外面側にして、接着性を有する絶縁層４２により基台４１に接着する。

図６〜図１０は、図５における領域Ａの拡大斜視図であり、図１３〜図１７は、それぞれ、図６〜図１０対応する拡大断面図である。但し、図１３〜図１７は、一つの半導体装置形成領域Ｒにおける断面図を図示している。
絶縁層４２により基台４１に接着された母基板３０に、金ワイヤ１３の一端をボンディングするための複数の変形部２０を形成する。
母基板３０の一面に形成された素子搭載用アライメントマークＭ_aの画像をカメラで撮影し、その位置を検出する。素子搭載用アライメントマークＭ_aの位置が、プレス装置の上・下金型に対して所定の位置になるように位置決めを行って、変形部２０を成形する。
各変形部２０は、図１３に図示されるように、リング状の突出部２２の中央に平坦な接続部２１が形成された構造を有する。変形部２０は、その全体が絶縁層４２内に収まるように形成される。すなわち、変形部２０の高さＨは、絶縁層４２の厚さＴよりも小さい。

［半導体素子のアライメントおよびボンディング］
母基板３０に変形部２０を形成した後、各半導体装置形成領域Ｒに半導体素子１１を搭載する。
母基板３０の一面に形成された素子搭載用アライメントマークＭ_aの画像をマウント装置（図示せず）のカメラで撮影し、その位置を検出する。素子搭載用アライメントマークＭ_aは_、半導体装置形成領域Ｒのｘ方向における中央位置に形成されており、マウント装置により半導体素子１１の中心が、この位置になるように半導体素子１１を移動し、半導体素子１１を加熱して母基板３０にダイボンディングする。

図１４に図示されるように、半導体素子１１と母基板３０との固着はダイボンディング材等の絶縁材４３を両部材の間に介在して行う。絶縁材４３は、予め、各半導体素子１１の下面に接着しておいても良いし、母基板３０の上面に接着しておいてもよい。絶縁材４３を母基板３０に接着する方法の場合には、素子搭載用アライメントマークＭ_aの位置を検出し、半導体素子１１を母基板３０に搭載する前工程として行うと効率的である。

半導体素子１１の母基板３０への搭載は、マウント装置により保持された半導体素子１１を、ｙ方向およびｘ方向に半導体装置形成領域Ｒの一つ分ずらした位置に移動して行う。移動位置は、マウント装置を制御する制御回路により演算する。

次に、半導体素子１１の主面に形成された外部接続用の電極（図示せず）にバンプ電極１２をボンディングする。半導体素子１１の電極の位置は、半導体素子１１の形状、または半導体素子１１に設けられた位置決め用のマークをワイヤボンディング用のカメラで検出する。
キャピラリ（図示せず）を挿通した金ワイヤの先端を加熱してボール状に成形し、このボールを半導体素子１１の電極に押し付けて接合する。金ワイヤをボールの根元で切断すると、図１４に図示されるように、半導体素子１１の電極にボンディングされたほぼ半球状のバンプ電極１２が形成される。

引き続いて、図８および図１５に図示されるように、半導体素子１１の各バンプ電極１２を母基板３０にワイヤボンディングする。
キャピラリにより金ワイヤ１３の一端をボール状に成形して、母基板３０の変形部２０の接続部２１にボンディングし、他端をバンプ電極１２にボンディングする。これによりバンプ電極１２と母基板３０が、金ワイヤ１３により電気的に接続される。

上述した通り、金ワイヤ１３の一端が接続される変形部２０の接続部２１は、母基板３０の任意の位置に形成したものである。このため、リードフレームを用いてそのリードフレームの所定の位置にボンディングする従来の方法の如く、半導体素子の接続端子の数、形状、に応じて変更する必要は無い。つまり、この状態では、母基板３０が、まだ分離された端子形状とされていないため、各変形部２０は金ワイヤ１３をボンディングするうえで、最適な位置に設定することができる。

上記実施形態では、金ワイヤ１３を母基板３０の変形部２０の第１ボンディングした後、半導体素子１１のバンプ電極１２に第２ボンディングする方法としている。第１ボンディング位置は、第２ボンディング位置よりも低い位置にあるので、打上げ法となっている。これに対し、第１ボンディング位置が第２ボンディング位置よりも高い位置にある打下ろし法では、高い位置にある第１ボンディング位置から、一旦、金ワイヤを上方に持ち上げたうえ、再び、下降して第２ボンディング位置でボンディングする。このため、金ワイヤの最高点が、第１ボンディング位置よりかなり上方に位置することとなり、結果として半導体装置の厚さが大きくなる。これに対し、打上げ法では、金ワイヤの最高点を第２ボンディング位置より左程高くする必要がなく、半導体装置の厚さを薄くすることができる。

［封止および素子分離］
次に、図８および図１５の状態のまま、図示しない金型内に装着し、金型内に樹脂を流入して、図９および図１６に図示するように、母基板３０上の全体を樹脂１５でモールドする。つまり、半導体素子１１の上面および全側面、半導体素子１１から露出した母基板３０の上面および金ワイヤ１３の周囲を樹脂１５で覆って封止する。

この状態では、変形部２０の窪み２３内にも樹脂１５が充填されている。充填後、樹脂１５が冷却される。図１６に図示された状態では、変形部２０の窪み２３内にも樹脂１５が充填されているため、冷却により樹脂１５が収縮することにより、母基板３０と樹脂１５との固着力が増強される。

次に、基台４１および絶縁層４２を除去する。これにより、図１０および図１７に図示されるように、母基板３０の他面が露出され、母基板３０の他面に形成された端子／素子分離用アライメントマークＭ_b、Ｍ_cが表出する。

そこで、端子／素子分離用アライメントマークＭ_b、Ｍ_cを切断装置のカメラで検出する。
そして、母基板３０を切断して薄膜端子３０Ａを相互に分離し、また、母基板３０と樹脂１５とを切断して各半導体素子１１を分離する。
図１１は、母基板３０および樹脂１５を切断する工程を説明するための斜視図である。
端子／素子分離用アライメントマークＭ_b、Ｍ_cを検出したら、形成する薄膜端子３０Ａの寸法に基づいて母基板３０の切断位置を演算する。実施形態の場合、ｘ方向においては半導体装置形成領域Ｒの寸法の１／２、ｙ方向においては半導体装置形成領域Ｒの寸法の１／３の長さを演算する。つまり、薄膜端子３０Ａの長さをＬ、幅をＷとする（図１参照）と、切断により、Ｌ×Ｗのサイズの薄膜端子３０Ａが得られる間隔を演算する。

演算結果に基づき、端子／素子分離用アライメントマークＭ_b、Ｍ_cの位置から、ｘ方向においてはＬ、ｙ方向においてはＷ移動した位置で、ダイシングブレード５１を用いて母基板３０を切断する。これにより、母基板３０は、ｘ方向においては分離部１６において分離され、ｙ方向においては分離部１７により分離され、図１に図示された薄膜端子３０Ａが形成される。

次に、端子／素子分離用アライメントマークＭ_b、Ｍ_cの位置において、換言すれば、各半導体装置形成領域Ｒの境界において、母基板３０および樹脂１５を、ダイシングブレード５２を用いて切断する。この切断によって、図１に図示される半導体装置１０が得られる。
素子分離をする際に、端子／素子分離用アライメントマークＭ_b、Ｍ_cの位置においては、母基板３０および樹脂１５がダイシングブレード５２により切断されるので、ダイシングブレード５１により母基板３０を切断して薄膜端子３０Ａを形成する際には、母基板３０を、端子／素子分離用アライメントマークＭ_b、Ｍ_cの位置では切断しなくてもよい。つまり、ダイシングブレード５１による母基板３０の切断は、端子／素子分離用アライメントマークＭ_b、Ｍ_c間における分離部１６、１７のみを形成するように行ってもよい。

ダイシングブレード５２を用いて母基板３０と樹脂１５を切断する際、母基板３０と樹脂１５の固着力が小さいと、母基板３０が剥離してしまい、薄膜端子３０Ａを形成することが困難になることがある。これに対し、本実施形態では、母基板３０に変形部２０が設けられており、樹脂１５が収縮することにより、変形部２０内に充填された樹脂１５が変形部２０の突出部２２に圧着されるので、母基板３０と樹脂１５との固着力が増大し、薄膜端子３０Ａの剥離を防止することができる。

母基板３０を切断して分離部１６を形成する方法および各半導体装置形成領域Ｒの境界部で母基板３０および樹脂１５を切断する方法は、ダイシングブレードを用いたダイシングによる方法に限らず、エッチング液を用いたウエットエッチング法、化学反応ガスおよび／または不活性ガスを用いたプラズマエッチング等のドライエッチング法を用いることができる。

上述した本発明の半導体装置の製造方法の一実施の形態によれば下記の効果を奏する。
（１）母基板３０の一面に素子搭載用アライメントマークＭ_aを形成し、この素子搭載用アライメントマークＭ_aを検出して母基板３０の一面に半導体素子１１を搭載するので、半導体素子１１の搭載を的確、かつ、効率的に行うことができる。
（２）母基板３０の他面に、端子／素子分離用アライメントマークＭ_b、Ｍ_cを形成し、この端子／素子分離用アライメントマークＭ_b、Ｍ_cを検出し、母基板３０を切断して半導体素子１１の薄膜端子３０Ａを形成するので、半導体素子１１の薄膜端子３０Ａの形成を的確、かつ、効率的に行うことができる。
（３）半導体素子１１の薄膜端子３０Ａは、導電性金属箔により形成された母基板３０の任意の位置に金ワイヤ１３の一端をボンディングし、この後、このボンディング部の周囲において母基板３０を切断して形成する。このため、半導体素子１１の端子数、形状等に応じて設計を行う手間が省け、開発期間の短縮化を図ることができる。

（４）端子／分離用アライメントマークＭ_b、Ｍ_cを、薄膜端子３０Ａの形成用および半導体素子１１の分離用として兼用したので、端子／分離用アライメントマークＭ_b、Ｍ_cを形成する際のずれが生じることが無く、また、製造工程を短縮化することができる。
（５）素子搭載用アライメントマークＭ_a、端子／分離用アライメントマークＭ_b、Ｍ_cをインクジェットプリンタやプロッタ等により形成することにより、設備投資額を低減し、かつ、開発期間を短縮することができる。
（６）素子搭載用アライメントマークＭ_aを、母基板３０のｙ方向に配列される半導体装置形成領域Ｒに対して一対だけ形成するので、素子搭載用アライメントマークＭ_aの検出を短時間で行うことができる。

なお、上記一実施の形態では、端子／分離用アライメントマークＭ_b、Ｍ_cを、薄膜端子３０Ａの分離用アライメントマークおよび半導体素子１１の分離用アライメントマークとして兼用して用いる方法として例示した。しかし、薄膜端子３０Ａの分離用アライメントマークと半導体素子１１の分離用アライメントマークとは、別々に形成してもよい。あるいは、母基板３０には、薄膜端子３０Ａの分離用アライメントマークのみを形成し、半導体素子１１を分離する工程は、半導体素子１１の形状または半導体素子１１に設けられた位置決め用のマークをカメラにより検出して行うようにしてもよい。

上記一実施の形態では、素子搭載用アライメントマークＭ_aを、母基板３０に半導体素子１１を搭載する工程のみで使用し、金ワイヤ１３を母基板３０にワイヤボンディングする工程では、半導体素子１１の形状、または半導体素子１１に設けられた位置決め用マークを検出して行う方法として例示した。しかし、母基板３０にボンディングする位置を、素子搭載用アライメントマークＭ_aからの位置から割り出しができるように設定しておくことにより、母基板３０へのボンディングを素子搭載用アライメントマークＭ_aの検出に基づいて行うようにすることもできる。

上記一実施の形態では、半導体素子１１と母基板３０とを金ワイヤ１３により接続する方法として例示した。しかし、半導体素子１１と母基板３０とのボンディングは金ワイヤ１３による方法に限られるものではない。また、半導体素子１１の電極を母基板３０側に向けてボンディングするフリップチップボンディング法により接合するようにしてもよい。フリップチップボンディング法による場合には、半導体素子１１の母基板３０への搭載と、半導体素子１１の各電極と母基板３０とのボンディングとを同時に行うことができる。

上記一実施の形態では、母基板３０に半導体素子１１を搭載後、半導体素子１１の電極上にバンプ電極１２を形成する方法として例示した。しかし、バンプ電極１２は、半導体素子１１を母基板３０に搭載する前に形成しておいてもよい。また、バンプ電極１２を形成することなく、半導体素子１１の主面に形成された外部接続用の電極を、母基板３０に接続するようにしてもよい。

上記一実施の形態では、母基板３０にボンディング用の変形部２０を形成し、この変形部２０に金ワイヤ１３の一端をボンディングする方法として例示した。しかし、変形部２０は、必ずしも必要ではなく、金ワイヤ１３の一端を平坦な母基板３０の所定のボンディング位置にボンディングするようにしてもよい。

上記一実施の形態では、ダイシングブレード５１を用いて薄膜端子３０Ａが分離部１７により分離される端子分離を行い、ダイシングブレード５２を用いて、母基板３０および樹脂１５を分離する素子分離を行う方法として例示した。しかし、端子分離を行った後、ダイシングブレード５１を下げ、同一のダイシングブレード５１を用いて素子分離を行うようにしてもよい。

上記一実施の形態では、素子分離は、半導体素子１１が１つずつ含まれるように、隣接する半導体素子１１とのすべての境界を切断する方法として例示した。しかし、素子分離は、半導体素子１１が複数個含まれるように行うようにしてもよい。

その他、本発明の半導体装置の製造方法は、発明の趣旨の範囲内において、種々、変形することが可能であり、要は、母基板の一面に第１のアライメントマークを形成し、母基板の他面に第２のアライメントマークを形成し、第１のアライメントマークを検出して半導体素子を搭載し、半導体素子と母基板のボンディングを行い、第２のアライメントマークを検出して接続端子を分離し、半導体素子を分離して個々の半導体装置を得るようにすればよい。

１０ 半導体装置
１１ 半導体素子
１２ バンプ電極
１３ 金ワイヤ
１５ 樹脂
１６、１７ 分離部
２０ 変形部
２１ 接続部
２２ 突出部
２３ 窪み
３０ 母基板
３０Ａ 薄膜端子（接続端子）
４１ 基台
４２ 絶縁層
４３ 絶縁材
Ｍa 素子搭載用アライメントマーク
Ｍｂ、Ｍc 端子／素子分離用アライメントマーク
Ｒ 半導体装置形成領域

Claims (9)

1. 母基板を準備する工程と、
   前記母基板の一面に第１のアライメントマークを形成する第１アライメントマーク形成工程と、
   前記母基板の他面に第２のアライメントマークを形成する第２アライメントマーク工程と、
   前記第１のアライメントマークを検出して前記母基板の前記一面上に半導体素子を搭載する素子搭載工程と、
   前記半導体素子の電極を前記母基板の接続端子形成部にボンディングする素子ボンディング工程と、
   前記母基板の一面および前記半導体素子を覆う樹脂を形成する樹脂被覆工程と、
   前記母基板の他面に形成された第２のアライメントマークを検出し、前記接続端子形成部の周囲において前記母基板を分離して接続端子を形成する端子分離工程と、
   前記母基板および前記樹脂を分離して、少なくとも１つの前記半導体素子および１つの前記接続端子が含まれる半導体装置を得る素子分離工程と、を備えることを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、前記第２のアライメントマークを端子分離用のアライメントマークと素子分離用のアライメントマークとに兼用して用いることを特徴とする半導体装置の製造方法。
3. 請求項１または２に記載の半導体装置の製造方法において、前記素子搭載工程は、前記半導体素子を前記母基板にダイボンディングする工程を含み、前記素子ボンディング工程は、前記半導体素子の前記電極を前記母基板にワイヤボンディングするワイヤボンディング工程を含むことを特徴とする半導体装置の製造方法。
4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、前記端子分離工程は、前記接続端子の長さおよび幅が同一の寸法となるように前記母基板を切断する工程を含むことを特徴とする半導体装置の製造方法。
5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、前記第１のアライメントマークは、前記母基板の対向する一対の側辺のみに配列されていることを特徴とする半導体装置の製造方法。
6. 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、前記第２のアライメントマークは、前記母基板の一側辺と前記一側辺に隣接する一側辺との二つの側辺のみに配列されていることを特徴とする半導体装置の製造方法。
7. 請求項１乃至６のいずれか１項に記載の半導体装置の製造方法において、前記素子ボンディング工程は、前記素子搭載工程の後、前記半導体素子の前記電極にバンプ電極をボンディングする工程を含むことを特徴とする半導体装置の製造方法。
8. 請求項１乃至７のいずれか１項に記載の半導体装置の製造方法において、さらに、前記第２アライメントマーク形成工程の後、前記母基板の接続端子形成部に、前記母基板から外方に突き出す変形部を形成する工程を備えることを特徴とする半導体装置の製造方法。
9. 請求項３乃至８のいずれか１項に記載の半導体装置の製造方法において、前記ワイヤボンディング工程は、前記母基板に第１ボンディングを行い、前記半導体素子の前記電極上に第２ボンディングを行う打上げ法によることを特徴とする半導体装置の製造方法。

Images