JP2014049540A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2014049540A JP2014049540A JP2012190089A JP2012190089A JP2014049540A JP 2014049540 A JP2014049540 A JP 2014049540A JP 2012190089 A JP2012190089 A JP 2012190089A JP 2012190089 A JP2012190089 A JP 2012190089A JP 2014049540 A JP2014049540 A JP 2014049540A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor device
- cavity
- manufacturing
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 58
- 229910052710 silicon Inorganic materials 0.000 abstract description 46
- 239000010703 silicon Substances 0.000 abstract description 46
- 238000013508 migration Methods 0.000 abstract description 10
- 230000005012 migration Effects 0.000 abstract description 10
- 238000005530 etching Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
- G01L9/0045—Diaphragm associated with a buried cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】半導体基板の内部に厚さの厚い空洞を有するＳＯＮ構造を備えた半導体装置の製造方法および半導体装置を提供すること。
【解決手段】シリコン基板１のおもて面に、上端部２ａと底部２ｂとの間の深さにおける中間部付近２ｃが他の深さ部分よりも外側に膨らんだ断面形状となるように２つ以上のトレンチ２を形成する。次に、高温アニール処理によってシリコン基板１のおもて面にシリコン原子の表面マイグレーションを発生させてトレンチ２の上端部２ａを塞ぐことにより、シリコン基板１の内部にトレンチ２からなる複数の空洞を形成する。さらに、高温アニールをつづけることにより、複数の空洞どうしが一体化された１つの空洞部３を形成する。トレンチ２の中間部付近２ｃの第２開口幅ｘ２は、トレンチ２の上端部２ａの第１開口幅ｘ１の１．１倍〜１．５倍とする。トレンチ２のアスペクト比は８以上とする。
【選択図】図１
【解決手段】シリコン基板１のおもて面に、上端部２ａと底部２ｂとの間の深さにおける中間部付近２ｃが他の深さ部分よりも外側に膨らんだ断面形状となるように２つ以上のトレンチ２を形成する。次に、高温アニール処理によってシリコン基板１のおもて面にシリコン原子の表面マイグレーションを発生させてトレンチ２の上端部２ａを塞ぐことにより、シリコン基板１の内部にトレンチ２からなる複数の空洞を形成する。さらに、高温アニールをつづけることにより、複数の空洞どうしが一体化された１つの空洞部３を形成する。トレンチ２の中間部付近２ｃの第２開口幅ｘ２は、トレンチ２の上端部２ａの第１開口幅ｘ１の１．１倍〜１．５倍とする。トレンチ２のアスペクト比は８以上とする。
【選択図】図１
Description
この発明は、半導体装置の製造方法および半導体装置に関する。
従来、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの半導体基板の内部に空洞を有するＳＯＮ（Ｓｉｌｉｃｏｎ Ｏｎ Ｎｏｔｈｉｎｇ）構造を備えた半導体装置が公知である（下記特許文献１，３，４参照）。このＳＯＮ構造を備えた半導体装置の製造方法として、水素（Ｈ2）雰囲気中や高真空雰囲気中での熱処理により半導体基板の表面層のシリコン原子を表面拡散させることで、半導体基板表面の欠損を原子レベルで消滅させて平坦化する方法、すなわちシリコン原子の表面マイグレーションを利用する方法が提案されている。
シリコン原子の表面マイグレーションを利用してＳＯＮ構造を形成する方法について、図１０を参照して説明する。図１０は、従来のＳＯＮ構造を備えた半導体装置の製造方法を順に示す説明図である。図１０（ａ）は、従来のＳＯＮ構造を備えた半導体装置の製造途中の状態を示す平面図である。図１０（ｂ）は、図１０（ａ）の切断線ＡＡ−ＡＡ’における断面図である。図１０（ｃ）には、図１０（ｂ）につづく工程により形成されたＳＯＮ構造の断面構造を示す。
まず、熱酸化により半導体基板１０１おもて面に形成された酸化膜をパターニングし、トレンチエッチング用のマスク酸化膜（不図示）を形成する。次に、図１０（ａ），１０（ｂ）に示すように、マスク酸化膜（不図示）をマスクとして異方性ドライエッチングを行い、半導体基板１０１のおもて面に、マトリクス状の平面レイアウトで、かつ半導体基板１０１の裏面に達しない深さの複数のトレンチ１０２を形成する。
次に、半導体基板１０１のおもて面に水素雰囲気中で１１５０℃の温度の熱処理を行い、半導体基板１０１おもて面側でシリコン原子の表面マイグレーションを発生させる。これにより、トレンチ１０２の底部側に対して反対側の上端部が塞がれ、半導体基板１０１の内部に複数の空洞（不図示）が形成される。さらに、図１０（ｃ）に示すように、複数の空洞どうしが一体化され、半導体基板１０１の主面に平行な方向に長い平板状の１つの空洞部１０３が形成されることでＳＯＮ構造が構成される。
このようにシリコン原子の表面マイグレーションを利用してＳＯＮ構造を形成する方法として、次の方法が提案されている。半導体基板の表面に複数の第１のトレンチを形成する工程と、半導体基板に熱処理を施すことによって、複数の第１のトレンチを１つの平板状の空洞に変える工程とを含む。第１のトレンチのアスペクト比を５以上とする必要がある。また、管状または板状の空洞を形成するためには、第１のトレンチを線状または格子状に予め配列しておく必要がある。その際の第１のトレンチどうしの間隔Ｄは第１のトレンチの半径Ｒに対して、Ｄ＜４Ｒとなるように設定する必要がある（例えば、下記特許文献１参照。）。
また、別の方法として、空洞をトレンチエッチングプロセスの第２の期間中に少なくとも１つのアクセス穴を通して形成し、その際、第２の期間中に、設定された第２の持続時間にわたる第２のトレンチステップを実施し、第２の持続時間が第１の持続時間よりも長いようにした装置が提案されている（例えば、下記特許文献２参照。）。
しかしながら、上述した従来のＳＯＮ構造の形成方法では、トレンチ１０２の深さとトレンチ１０２の平面レイアウトとによって空洞部１０３の厚さが限定されてしまう。例えば、上記特許文献１では、トレンチを管状または板状の空洞に変化させるために、トレンチのアスペクト比を５以上とし、かつトレンチどうしの間隔Ｄがトレンチの半径Ｒに対してＤ＜４Ｒとなるようにストライプ状またはマトリクス状の平面レイアウトでトレンチを配列することが提案されている。
さらに、上記特許文献１の図１７には、トレンチを変化させてなる空洞の個数がトレンチの深さとトレンチどうしの間隔とに依存し、トレンチのアスペクト比が８付近の場合に、２つの空洞が形成されてしまうことが示されている。すなわち、従来のＳＯＮ構造の形成方法では、トレンチのアスペクト比の高さに依存して空洞の厚さが厚くなるが、トレンチが高アスペクト比で形成された場合、空洞が複数に分離した構造となる。このため、厚さの厚い１つの空洞からなるＳＯＮ構造を形成することができないという問題がある。また、従来のＳＯＮ構造の形成方法では、３μｍ以上の厚さの平板状の空洞を形成することはできなかった。例えば空洞部を有する半導体基板を用いてダイアフラムを作製した場合、厚さが薄い空洞部では、ダイアフラムに圧力が加わりシリコン基板がたわんだときに空洞部の底部にダイアフラムが接触し、圧力が検出できなくなるという問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、半導体基板の内部に厚さの厚い空洞を有するＳＯＮ構造を備えた半導体装置の製造方法および半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体基板の内部に空洞部を有する半導体装置の製造方法であって、次の特徴を有する。まず、前記半導体基板のおもて面に、少なくとも１箇所が外側に膨らんだ断面形状のトレンチを２つ以上形成するトレンチ形成工程を行う。次に、アニール処理によって前記トレンチの開口部を塞ぐとともに、すべての前記トレンチを一体化させて、前記半導体基板の内部に１つの前記空洞部を形成するアニール工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記トレンチ形成工程では、上端部と底部との中間付近が外側に膨らんだ断面形状の前記トレンチを形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記トレンチ形成工程では、前記トレンチの外側に膨らんだ部分の開口幅を、前記トレンチの上端部の開口幅の１．１倍〜１．５倍にすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記トレンチ形成工程では、前記トレンチのアスペクト比を８以上にすることを特徴とする。
上述した発明によれば、半導体基板に中間部付近が他の深さ部分よりも外側に膨らんだ断面形状となるように複数のトレンチを形成することで、高温アニールによるシリコン原子の表面マイグレーションによって、シリコン基板の内部に従来よりも厚さの厚い平板状の１つの空洞部を形成することができる。また、上述した発明によれば、トレンチの外側に膨らんだ部分の開口幅をトレンチの上端部の開口幅の１．１倍〜１．５倍とすることにより、高アスペクト比のトレンチを形成した場合でも、シリコン基板の内部に従来よりも厚さの厚い平板状の１つの空洞部を形成することができる。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、半導体基板内部に平板状の空洞を有するＳＯＮ構造を備えた半導体装置において、前記空洞の厚さが３μｍ以上であることを特徴とする。
本発明にかかる半導体装置の製造方法および半導体装置によれば、半導体基板の内部に厚さの厚い空洞部を有するＳＯＮ構造を備えた半導体装置を提供することができるという効果を奏する。これにより、本発明にかかる半導体装置の製造方法および半導体装置によれば、素子の絶縁分離能力を向上させることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法および半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置の製造方法について説明する。図１は、実施の形態１にかかるＳＯＮ（Ｓｉｌｉｃｏｎ Ｏｎ Ｎｏｔｈｉｎｇ）構造を備えた半導体装置の製造途中の状態を示す説明図である。図２〜５は、実施の形態１にかかるＳＯＮ構造を備えた半導体装置の製造途中の状態を模式的に示す断面図である。図１（ａ）には、トレンチ２の平面レイアウトを示す。図１（ｂ）には、図１（ａ）の切断線Ａ−Ａ’における断面図を示す。図１（ｃ）には、図１（ｂ）につづく工程により形成された空洞部３からなるＳＯＮ構造の断面構造を示す。
実施の形態１にかかる半導体装置の製造方法について説明する。図１は、実施の形態１にかかるＳＯＮ（Ｓｉｌｉｃｏｎ Ｏｎ Ｎｏｔｈｉｎｇ）構造を備えた半導体装置の製造途中の状態を示す説明図である。図２〜５は、実施の形態１にかかるＳＯＮ構造を備えた半導体装置の製造途中の状態を模式的に示す断面図である。図１（ａ）には、トレンチ２の平面レイアウトを示す。図１（ｂ）には、図１（ａ）の切断線Ａ−Ａ’における断面図を示す。図１（ｃ）には、図１（ｂ）につづく工程により形成された空洞部３からなるＳＯＮ構造の断面構造を示す。
実施の形態１にかかる半導体装置の製造方法によって製造されるＳＯＮ構造を備えた半導体装置は、図１（ｃ）に示すように、半導体基板１の内部に設けられた、半導体基板１の主面に平行な方向に長さを有する平板状の１つの空洞部３で構成されている。この空洞部３は、図１（ｂ）に示すように半導体基板１のおもて面に形成されたトレンチ２がシリコン原子の表面マイグレーションにより一体化されることで形成される。
具体的には、まず、図２に示すように、例えば単結晶シリコンからなる半導体基板（以下、シリコン基板とする）１を用意する。次に、シリコン基板１のおもて面にマスク膜１０を形成する。次に、フォトリソグラフィにより、トレンチ２の平面レイアウトに合わせた所望のパターンでマスク膜１０をパターニングする。マスク膜１０のパターニングは、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などの異方性エッチングで行ってもよい。
マスク膜１０は、トレンチ２を形成するための異方性エッチングにおいてエッチング用マスクとして用いる。また、マスク膜１０は、シリコンとの選択比が高い材料で形成されるのが好ましい。その理由は、ウエハ表面のマスク材の後退や消耗を抑えることができるからである。具体的には、マスク膜１０を形成するためのマスク材として、例えば、熱酸化膜や、レジスト材、アルミニウムを用いてもよい。
次に、図３に示すように、マスク膜１０をマスクとして異方性エッチングを行い、シリコン基板１のおもて面に、トレンチ２となる溝２０を形成する。図３では図示を省略するが（図４，５においても同様）、溝２０は複数形成され、例えばマトリクス状の平面レイアウトで配置される。溝２０を形成するための異方性エッチングは、例えば六フッ化硫黄（ＳＦ6）ガスなどを用いたドライエッチングであってもよい。次に、例えばフッ化炭素（Ｃ4Ｆ8）ガスなどを用いて、溝２０の側壁に側壁保護膜を形成する（不図示）。
そして、図４，５に示すように異方性エッチングと側壁保護膜形成とを交互に繰り返し行い、溝２０の深さｄを徐々に深くする。これにより、図１（ａ），１（ｂ）に示すように、例えばマトリクス状の平面レイアウトで配置された、所望の高アスペクト比を有する複数のトレンチ２が形成される。トレンチ２の開口部の平面形状は、例えば四角形であってもよいし、六角形や円形状であってもよい。
トレンチ２の底部２ｂに対して反対側の端部（以下、上端部とする）２ａの第１開口幅ｘ１は、後述する高温アニールによるシリコン原子を表面拡散により開口部が塞がる幅であり、例えば０．４μｍ程度であってもよい。開口幅とは、トレンチ２の開口部の平面形状が四角形や六角形などの矩形状である場合には例えば矩形の対辺間の距離であり、トレンチ２の開口部の平面形状が円形状である場合には例えば円の直径である。隣り合うトレンチ２の上端部２ａ間の距離ｘ３は、例えば０．２μｍ程度であってもよい。
また、トレンチ２は、最終的な深さｄ１の中間の深さ付近（以下、中間部付近とする）２ｃが上端部２ａ付近や底部２ｂ付近（以下、他の深さ部分とする）よりも外側に膨らんだ断面形状となるように形成される。具体的には、例えば、トレンチ２の中間部付近２ｃは、なだらかな凸状で外側に膨らんでいる。トレンチ２の中間部付近２ｃの第２開口幅ｘ２は、外側に膨らんだ部分の傾斜に合わせて例えば第１開口幅ｘ１の１．１倍〜１．５倍の範囲内にあるのが好ましい（ｘ２／ｘ１＝１．１〜１．５）。
中間部付近２ｃが他の深さ部分よりも外側に膨らんだ断面形状となるようにトレンチ２を形成するためには、例えば、シリコン基板１の温度を従来（−１０℃）よりも高く例えば−５℃程度にすればよい。シリコン基板１の温度を高くすることにより、エッチングレートが上がるとともに、エッチングの進行を阻害するエッチングガスなどからなるポリマーが揮発してトレンチ２側壁に付着されにくくなる。
また、反応炉内のガス雰囲気にかかる圧力を上げたり、側壁保護膜を形成するために反応炉内に導入する酸素（Ｏ2）ガスやＣ4Ｆ8ガスなどの流量を少なくしたりしてもよい。隣り合うトレンチ２どうしがトレンチ２の中間部付近２ｃにおいてつながってもよい。
トレンチ２の最終的な深さｄ１は、シリコン基板１の裏面に達しない深さで、かつアスペクト比（＝ｄ１／ｘ１）が例えば８以上となる深さであるのがよい。具体的には、トレンチ２の最終的な深さｄ１は、例えば８μｍ程度、すなわちアスペクト比が例えば２０程度となる深さとしてもよい。上述した条件でトレンチ２を形成する理由は、後述する高温アニール処理により、シリコン基板１の内部に従来よりも厚さの厚い１つの空洞部３を形成することができるからである。
次に、トレンチ２を形成するためのマスク膜を除去した後、減圧された非酸化性雰囲気下、例えば１０Ｔｏｒｒに減圧した１００％水素雰囲気下で１１５０℃の温度の高温アニールを行い、シリコン基板１のおもて面のシリコン原子を表面拡散させる。すなわち、シリコン基板１のおもて面にシリコン原子の表面マイグレーションを発生させる。これにより、トレンチ２の上端部２ａが塞がれ、シリコン基板１のおもて面が平坦化される。また、シリコン基板１の内部にトレンチ２からなる複数の空洞（不図示）が形成される。
そして、さらに高温アニールをつづけることにより、図１（ｃ）に示すように、複数の空洞どうしが一体化された１つの空洞部３が形成される。空洞部３は、シリコン基板１のおもて面に平行な方向に長い平板状に略矩形状の断面形状で形成される。また、空洞部３は、従来のＳＯＮ構造の形成方法により形成される空洞部の厚さよりも厚く、例えば４μｍ〜５μｍの厚さｄ２で形成される。その後、例えば圧力センサを構成するための所望の素子構造（不図示）を形成することにより、シリコン基板１の内部に平板状の１つの空洞部３を有するＳＯＮ構造を備えた半導体装置が完成する。
・トレンチの断面寸法について
次に、トレンチ２の断面寸法と空洞部３の断面形状および厚さとの関係について検証した。図６は、トレンチの断面寸法と空洞部の断面形状および厚さとの関係について示す特性図である。トレンチ２の断面寸法とは、トレンチ２の上端部２ａの第１開口幅ｘ１に対するトレンチ２の中間部付近２ｃの第２開口幅ｘ２の比（以下、ｘ２／ｘ１比とする）である。
次に、トレンチ２の断面寸法と空洞部３の断面形状および厚さとの関係について検証した。図６は、トレンチの断面寸法と空洞部の断面形状および厚さとの関係について示す特性図である。トレンチ２の断面寸法とは、トレンチ２の上端部２ａの第１開口幅ｘ１に対するトレンチ２の中間部付近２ｃの第２開口幅ｘ２の比（以下、ｘ２／ｘ１比とする）である。
まず、比較として、シリコン基板に、上端部から底部までの厚さが等しいトレンチをマトリクス状に配置した第１試料を作製（製造）した（ｘ２／ｘ１比＝１．０）。そして、第１試料を高温アニールし、シリコン基板の内部に空洞部を形成した。第１試料では、トレンチの上端部の第１開口幅を０．６２μｍとし、トレンチの深さを１０．２μｍとした。すなわち、トレンチのアスペクト比を１６．５とした。隣り合うトレンチの上端部間の距離を０．５μｍとした。トレンチ形成時の反応炉内の圧力およびシリコン基板の温度を、それぞれ１５ｍＴｏｒｒおよび−１０℃とした。側壁保護膜を形成する際に反応炉内に導入する酸素ガスの流量を５０ｓｃｃｍとした。
次に、上述したＳＯＮ構造を備えた半導体装置の製造方法にしたがって、中間部付近２ｃが他の深さ部分よりも外側に膨らんだ断面形状となるようにトレンチ２を形成した第２〜５試料を作製した。第２〜５試料におけるトレンチ２のｘ２／ｘ１比は、それぞれ１．１，１．３，１．５，１．６とした。すなわち、第２〜４試料（実施例）は、上述した好適なｘ２／ｘ１比を有する。そして、第２〜５試料を高温アニールし、シリコン基板１の内部に空洞部３を形成した。トレンチ２の上端部２ａの第１開口幅ｘ１、トレンチ２の深さｄ１および隣り合うトレンチ２の上端部２ａ間の距離ｘ３は、第１試料と同様である。
第２〜５試料においては、反応炉内の圧力を２５ｍＴｏｒｒとした。シリコン基板１の温度を−５℃とした。反応炉内に導入する酸素ガスの流量をそれぞれ４５ｓｃｃｍ、４０ｓｃｃｍ、３５ｓｃｃｍおよび３０ｓｃｃｍとした。
上述した第１，３試料に相当する半導体装置の製造途中の状態をそれぞれ図７，８に示す。図７は、比較例の製造途中の状態を模式的に示す概念図である。図７（ａ）には、上端部１２ａから底部１２ｂまでの厚さが等しい断面形状で形成されたトレンチ１２を模式的に示す。トレンチ１２の開口幅および深さをそれぞれ０．６２μｍおよび１０．２μｍとしている（アスペクト比＝１６．５）。図７（ｂ）には、高温アニールによってシリコン基板１１のおもて面側に形成された空洞部１３を拡大して示す。
図８は、実施例にかかる製造途中の状態を模式的に示す概念図である。図８（ａ）には、中間部付近２２ｃが他の深さ部分よりも外側に膨らんだ断面形状で形成されたトレンチ２２を模式的に示す。トレンチ２２の上端部２２ａの第１開口幅およびトレンチ２２の深さをそれぞれ０．４２μｍおよび７．８μｍとしている（アスペクト比＝１８．５）。図８（ｂ）には、高温アニールによってシリコン基板２１のおもて面側に形成された空洞部２３を拡大して示す。
図６，７（ｂ）に示すように、ｘ２／ｘ１比が１．１よりも小さい場合（第１試料）、従来と同様に、シリコン基板１１の内部に形成された空洞部１３が３つに分離されることが確認された。各空洞部１３の厚さは１．０μｍ〜１．６μｍの範囲内であった。また、ｘ２／ｘ１比が１．５よりも大きい場合（第５試料）、トレンチ２を形成するためのエッチングにおいて隣り合うトレンチ２に挟まれたシリコンの大部分が除去されてしまい、良好なトレンチ２を形成することができなかった（図６にはトレンチ形成異常と記載）。
一方、図６に示すように、ｘ２／ｘ１比が１．１〜１．５の範囲内にある場合（第２〜４試料）、シリコン基板１の内部に１つの空洞部３が形成されることが確認された。具体的には、図８（ｂ）に示す第３試料のように、トレンチ２２が形成されていた領域にわたって、シリコン基板２１の主面に平行な方向に長い平板状の１つの空洞部２３が形成される。この空洞部２３の厚さは、３．０μｍ〜５．０μｍの範囲内にあり、第１試料の各空洞部１３の厚さよりも厚くすることができることが確認された。したがって、トレンチ２を形成する際に、ｘ２／ｘ１比を１．１〜１．５の範囲内とするのが好ましいことが確認された。
上記検証結果では、ｘ２／ｘ１比が１．５よりも大きい場合（第５試料）、実施例（第２〜４試料）と同様の効果を得ることができなかった。しかし、ｘ２／ｘ１比が１．５よりも大きい場合においても、実施例と同様に、中間部付近２ｃが他の深さ部分よりも外側に膨らんだ断面形状のトレンチ２を形成することができる構成であるため、トレンチ２を形成するためのエッチング条件を種々変更することにより、実施例と同様の効果を得ることができると推測される。
以上、説明したように、実施の形態１によれば、シリコン基板に中間部付近が他の深さ部分よりも外側に膨らんだ断面形状となるように複数のトレンチを形成することで、高温アニールによるシリコン原子の表面マイグレーションによって、シリコン基板の内部に従来よりも厚さの厚い平板状の１つの空洞部を形成することができる。また、実施の形態１によれば、ｘ２／ｘ１比を１．１〜１．５とすることにより、高アスペクト比のトレンチを形成した場合でも、シリコン基板の内部に従来よりも厚さの厚い平板状の１つの空洞部を形成することができる。したがって、シリコン基板の内部に厚さの厚い空洞部を有するＳＯＮ構造を備えた半導体装置を提供することができる。
また、シリコン基板の内部に形成された空洞部を例えば半導体ひずみゲージセンサなどの圧力センサに利用する場合、従来のように厚さが薄い空洞部では、ダイアフラムに圧力が加わりシリコン基板がたわんだときに空洞部の底部にダイアフラムが接触し、圧力が検出できなくなるという問題が生じる。実施の形態１によれば、従来よりも厚さの厚い空洞部を形成することができるため、ダイアフラムが空洞部の底部に接触することを回避することができ、圧力センサの検出範囲や検出感度を向上させることができる。また、実施の形態１によれば、従来よりも厚さの厚い空洞部を形成することができるため、シリコン基板の内部に形成された空洞部を集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の素子分離領域として利用する場合に、素子の絶縁分離能力を向上させることができる。
（実施の形態２）
実施の形態２にかかるＳＯＮ構造を備えた半導体装置の製造方法について説明する。実施の形態２にかかるＳＯＮ構造を備えた半導体装置の製造方法は、異方性エッチングと側壁保護膜形成とを交互に繰り返して形成されるトレンチの断面形状が実施の形態１と異なる以外は実施の形態１と同様の構成を有する。実施の形態２にかかるＳＯＮ構造を備えた半導体装置の製造方法においては、深さ方向の少なくとも１箇所に上端部の第１開口幅よりも開口幅が広くなる部分を有する断面形状でトレンチが形成される。
実施の形態２にかかるＳＯＮ構造を備えた半導体装置の製造方法について説明する。実施の形態２にかかるＳＯＮ構造を備えた半導体装置の製造方法は、異方性エッチングと側壁保護膜形成とを交互に繰り返して形成されるトレンチの断面形状が実施の形態１と異なる以外は実施の形態１と同様の構成を有する。実施の形態２にかかるＳＯＮ構造を備えた半導体装置の製造方法においては、深さ方向の少なくとも１箇所に上端部の第１開口幅よりも開口幅が広くなる部分を有する断面形状でトレンチが形成される。
実施の形態２にかかるＳＯＮ構造を備えた半導体装置の製造方法において形成されるトレンチの断面形状の一例について説明する。図９は、実施の形態２にかかるＳＯＮ構造を備えた半導体装置の製造途中の状態を示す説明図である。図９には、実施の形態１と同様に例えばマトリクス状の平面レイアウトでトレンチを配置したときのトレンチの断面形状を示す。すなわち、図９は、図１（ａ）の切断線Ａ−Ａ’における断面図である。図９では、隣り合う２つのトレンチのみを図示し、それ以外のトレンチは図示省略する。図９（ａ）〜９（ｅ）において、符号３０，４０はシリコン基板である。
図９（ａ）に示すように、トレンチ３２は、中間部３２ｃからそれぞれ上端部３２ａおよび底部３２ｂに向かって徐々に開口幅が狭くなる断面形状であってもよい。すなわち、トレンチ３２の中間部３２ｃの開口幅が最も広くなっている。トレンチ３２の最も開口幅が広くなっている部分は、中間部３２ｃに限らず、図９（ｂ）に示すようにトレンチ３２の中間部よりも底部３２ｂ側に深い部分（以下、第１深さ部とする）３２ｄであってもよいし、図９（ｃ）に示すようにトレンチ３２の中間部よりも上端部３２ａ側に浅い部分（以下、第２深さ部とする）３２ｅであってもよい。
また、図９（ｄ）に示すように、トレンチ４２は、第１深さ部付近４２ｄが他の深さ部分よりも外側に膨らみ、かつ第２深さ部付近４２ｅが他の深さ部分よりも外側に膨らんだ断面形状であってもよい。すなわち、トレンチ４２は、他の深さ部分よりも外側に膨らんだ部分を２箇所以上有していてもよい。また、図９（ｅ）に示すように、隣り合うトレンチ４２どうしが、第１深さ部付近４２ｄでつながっていてもよいし、第２深さ部付近４２ｅでつながっていてもよい。
図９のように、外側に膨らんだ断面形状でトレンチ３２，４２を形成する場合、トレンチ３２の中間部、第１，２深さ部（以下、第１深さ部付近とする）３２ｃ，３２ｄ，３２ｅおよびトレンチ４２の第１，２深さ部付近４２ｄ，４２ｅをそれぞれエッチングする際に、実施の形態１と同様に、シリコン基板１の温度を従来よりも高くすればよい。また、トレンチ３２の第１深さ部付近３２ｃ，３２ｄ，３２ｅおよびトレンチ４２の第１，２深さ部付近４２ｄ，４２ｅに側壁保護膜を形成する際に、実施の形態１と同様に、反応炉内のガス雰囲気にかかる圧力を上げたり、側壁保護膜を形成するために反応炉内に導入するガス流量を少なくしてもよい。また、トレンチ３２の第１深さ部付近３２ｃ，３２ｄ，３２ｅおよびトレンチ４２の第１，２深さ部付近４２ｄ，４２ｅをそれぞれエッチングする時間を長くしたりしてもよい。このように、トレンチを形成するためのエッチング条件を種々変更することにより、外側に膨らんだ断面形状でトレンチを形成することができる。
実施の形態２において、トレンチ３２の中間部３２ｃ、第１，２深さ部３２ｄ，３２ｅ、およびトレンチ４２の第１，２深さ部付近４２ｄ，４２ｅの開口幅は、実施の形態１におけるトレンチの中間部付近の第２開口幅の寸法と同様である。トレンチのその他の寸法は、実施の形態１と同様である。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
以上において本発明では、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、マトリクス状の平面レイアウトで複数のトレンチを配置しているが、トレンチが並ぶ方向と直交する方向に延びるストライプ状の平面レイアウトで複数のトレンチを配置してもよい。また、上述した実施の形態では、シリコン基板のおもて面側でシリコン原子の表面マイグレーションを発生させるために１０Ｔｏｒｒに減圧した水素雰囲気下で１１５０℃の温度の高温アニールを行っているが、アニール温度が１１５０℃よりも低い温度であってもよいし、水素雰囲気を１０Ｔｏｒｒより高い圧力で減圧してもよい。
また、以上の実施の形態では、シリコンからなる半導体基板を用いた場合において説明したが、シリコン以外の半導体基板においても同様に空洞を形成することができる。
以上のように、本発明にかかる半導体装置の製造方法および半導体装置は、圧力センサなどに使用されるパワー半導体装置に有用である。また、半導体基板の内部に空洞を有する構成の半導体装置に有用である。
１ シリコン基板
２ トレンチ
２ａ トレンチの上端部
２ｂ トレンチの底部
２ｃ トレンチの中間部付近
３ 空洞部
ｘ１ トレンチの上端部の第１開口幅
ｘ２ トレンチの中間部付近の第２開口幅
ｘ３ 隣り合うトレンチの上端部間の距離
２ トレンチ
２ａ トレンチの上端部
２ｂ トレンチの底部
２ｃ トレンチの中間部付近
３ 空洞部
ｘ１ トレンチの上端部の第１開口幅
ｘ２ トレンチの中間部付近の第２開口幅
ｘ３ 隣り合うトレンチの上端部間の距離
Claims (5)
- 半導体基板の内部に空洞部を有する半導体装置の製造方法であって、
前記半導体基板のおもて面に、少なくとも１箇所が外側に膨らんだ断面形状のトレンチを２つ以上形成するトレンチ形成工程と、
アニール処理によって前記トレンチの開口部を塞ぐとともに、すべての前記トレンチを一体化させて、前記半導体基板の内部に１つの前記空洞部を形成するアニール工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記トレンチ形成工程では、上端部と底部との中間付近が外側に膨らんだ断面形状の前記トレンチを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記トレンチ形成工程では、前記トレンチの外側に膨らんだ部分の開口幅を、前記トレンチの上端部の開口幅の１．１倍〜１．５倍にすることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記トレンチ形成工程では、前記トレンチのアスペクト比を８以上にすることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
- 半導体基板内部に平板状の空洞を有するＳＯＮ構造を備えた半導体装置において、前記空洞の厚さが３μｍ以上であることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012190089A JP6160044B2 (ja) | 2012-08-30 | 2012-08-30 | 半導体装置の製造方法 |
| US13/944,301 US9147579B2 (en) | 2012-08-30 | 2013-07-17 | Method of manufacturing a semiconductor device and a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012190089A JP6160044B2 (ja) | 2012-08-30 | 2012-08-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014049540A true JP2014049540A (ja) | 2014-03-17 |
| JP6160044B2 JP6160044B2 (ja) | 2017-07-12 |
Family
ID=50186322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012190089A Expired - Fee Related JP6160044B2 (ja) | 2012-08-30 | 2012-08-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9147579B2 (ja) |
| JP (1) | JP6160044B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10643006B2 (en) * | 2017-06-14 | 2020-05-05 | International Business Machines Corporation | Semiconductor chip including integrated security circuit |
| US10170304B1 (en) | 2017-10-25 | 2019-01-01 | Globalfoundries Inc. | Self-aligned nanotube structures |
| CN112533119B (zh) * | 2019-09-18 | 2022-05-06 | 无锡华润上华科技有限公司 | Mems麦克风及其制备方法 |
| CN112701128B (zh) * | 2020-12-29 | 2022-04-19 | 上海烨映微电子科技股份有限公司 | Son结构及其制备方法 |
| WO2024091178A1 (en) * | 2022-10-27 | 2024-05-02 | Agency For Science, Technology And Research | Semiconductor structure and method of forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
| JP2002324836A (ja) * | 2001-04-24 | 2002-11-08 | Shin Etsu Handotai Co Ltd | Ｓｏｎ構造をもつ基板を作製する方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426254B2 (en) * | 1999-06-09 | 2002-07-30 | Infineon Technologies Ag | Method for expanding trenches by an anisotropic wet etch |
| US7294536B2 (en) * | 2000-07-25 | 2007-11-13 | Stmicroelectronics S.R.L. | Process for manufacturing an SOI wafer by annealing and oxidation of buried channels |
| JP2003095797A (ja) | 2001-09-26 | 2003-04-03 | Toshiba Corp | 単結晶材料の製造方法及び電子装置の製造方法 |
| JP2004111766A (ja) | 2002-09-20 | 2004-04-08 | Toshiba Corp | 窒化ガリウム系半導体素子及びその製造方法 |
| DE102004043356A1 (de) | 2004-09-08 | 2006-03-09 | Robert Bosch Gmbh | Sensorelement mit getrenchter Kaverne |
| EP1804281B1 (en) * | 2005-12-28 | 2011-12-14 | STMicroelectronics Srl | Process for digging a deep trench in a semiconductor body and semiconductor body so obtained |
| JP2011049394A (ja) * | 2009-08-27 | 2011-03-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| WO2011055734A1 (ja) * | 2009-11-04 | 2011-05-12 | ローム株式会社 | 圧力センサおよび圧力センサの製造方法 |
-
2012
- 2012-08-30 JP JP2012190089A patent/JP6160044B2/ja not_active Expired - Fee Related
-
2013
- 2013-07-17 US US13/944,301 patent/US9147579B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
| US7019364B1 (en) * | 1999-08-31 | 2006-03-28 | Kabushiki Kaisha Toshiba | Semiconductor substrate having pillars within a closed empty space |
| JP2002324836A (ja) * | 2001-04-24 | 2002-11-08 | Shin Etsu Handotai Co Ltd | Ｓｏｎ構造をもつ基板を作製する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140061868A1 (en) | 2014-03-06 |
| US9147579B2 (en) | 2015-09-29 |
| JP6160044B2 (ja) | 2017-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100369324B1 (ko) | 평면형 마이크로 공동구조 제조 방법 | |
| JP6160044B2 (ja) | 半導体装置の製造方法 | |
| JP2008085341A (ja) | 半導体素子のリセスゲートの製造方法 | |
| JP2008547238A (ja) | 半導体構造を形成する方法 | |
| JP2012204652A (ja) | 半導体装置の製造方法 | |
| KR100574999B1 (ko) | 반도체소자의 패턴 형성방법 | |
| CN107359111A (zh) | 一种自对准双重图形化的方法 | |
| CN111986992A (zh) | 沟槽刻蚀方法 | |
| JP2014120729A (ja) | 半導体基板の製造方法および半導体装置 | |
| TWI796578B (zh) | 半導體結構及其製造方法 | |
| TWI400769B (zh) | 淺溝渠隔離方法 | |
| CN113394295A (zh) | P型环栅器件堆叠结构及增强p型环栅器件沟道应力方法 | |
| TWI452625B (zh) | Manufacturing method of semiconductor device | |
| CN107452787A (zh) | 沟槽栅极引出结构及其制造方法 | |
| US11456174B2 (en) | Semiconductor structure and formation method thereof | |
| TWI532123B (zh) | 記憶裝置及記憶裝置結構的製備方法 | |
| TWI706452B (zh) | 閘結構之製造方法及閘結構 | |
| JP2013062267A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| TWI641117B (zh) | 用於三維記憶體元件的半導體結構及其製造方法 | |
| JP2014138053A (ja) | 半導体装置の製造方法 | |
| JP3571236B2 (ja) | 半導体装置の製造方法 | |
| JP4033086B2 (ja) | ドライエッチング方法 | |
| WO2012169218A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| TWI559382B (zh) | 半導體元件及其製造方法 | |
| KR102448630B1 (ko) | 탄화 규소 반도체 공정에서 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170529 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6160044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |