TWI641117B - 用於三維記憶體元件的半導體結構及其製造方法 - Google Patents

Abstract

一種用於三維記憶體元件的半導體結構及其製造方法。所述半導體結構包括基底、堆疊結構以及磊晶層。所述堆疊結構配置於所述基底上且具有貫穿所述堆疊結構並延伸至所述基底中的多個開孔。所述堆疊結構包括交替堆疊的多個絕緣層與多個閘極層。所述多個開孔的每一者包括位於所述基底的表面上的第一部分與位於所述基底的表面下的第二部分，且所述第二部分的深寬比大於1。磊晶層配置於所述多個開孔的每一者中。所述磊晶層的頂面介於自所述基底向上的第i層的絕緣層的頂面與底面之間，且i大於或等於2。

Description

用於三維記憶體元件的半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種用於三維記憶體元件的半導體結構及其製造方法。

非揮發性記憶體元件由於具有使存入的資料在斷電後也不會消失的優點，因此成為個人電腦和其他電子設備所廣泛採用的一種記憶體元件。為了進一步地提升記憶體元件的積集度，發展出一種三維非揮發性記憶體。然而，仍存在許多與三維非揮發性記憶體相關的挑戰。

對於具有垂直通道的三維非揮發性記憶體的製程來說，在形成通道層之前，通常是先於基底上形成由多個氧化物層與多個氮化物層交替堆疊而成的堆疊結構。然後，進行非等向性蝕刻製程，以形成貫穿堆疊結構並延伸至基底中的開孔。接著，於開孔中形成磊晶層。之後，於開孔中形成電荷儲存層與通道層。

然而，在以非等向性蝕刻製程形成開孔之後，開孔底部會具有缺陷且會殘留蝕刻副產物，或者開孔底部所露出的基底會產生原生氧化層（native oxide layer）。如此一來，後續以磊晶成長製程形成磊晶層時，形成於每一個孔洞中的磊晶層會因上述的缺陷、殘留物、原生氧化層等而具有不同的厚度，甚至無法於孔洞中形成磊晶層，因而對最終所形成的元件的效能造成影響。

本發明提供一種用於三維記憶體元件的半導體結構及其製造方法，其中於各開孔中形成的磊晶層的頂面實質上齊平，因此改良最終所形成的元件的效能。

本發明的半導體結構用於三維記憶體元件，其包括基底、堆疊結構以及磊晶層。所述堆疊結構配置於所述基底上且具有貫穿所述堆疊結構並延伸至所述基底中的多個開孔。所述堆疊結構包括交替堆疊的多個絕緣層與多個閘極層。所述多個開孔的每一者包括位於所述基底的表面上的第一部分與位於所述基底的表面下的第二部分，且所述第二部分的深寬比大於1。磊晶層配置於所述多個開孔的每一者中。所述磊晶層的頂面介於自所述基底向上的第i層的絕緣層的頂面與底面之間，且i大於或等於2。

在本發明的用於三維記憶體元件的半導體結構的一實施例中，所述第二部分的深度例如大於或等於900 Å。

在本發明的用於三維記憶體元件的半導體結構的一實施例中，位於所述多個開孔中的所述磊晶層的頂面例如實質上齊平。

在本發明的用於三維記憶體元件的半導體結構的一實施例中，位於所述多個開孔中的所述磊晶層的頂面之間的高度差例如不超過200 Å。

在本發明的用於三維記憶體元件的半導體結構的一實施例中，所述第i層的絕緣層的厚度例如大於所述多個絕緣層的其餘者的厚度。

在本發明的用於三維記憶體元件的半導體結構的一實施例中，所述基底例如為單晶矽基底。

在本發明的用於三維記憶體元件的半導體結構的一實施例中，所述絕緣層例如為氧化物層。

在本發明的用於三維記憶體元件的半導體結構的一實施例中，所述閘極層例如為多晶矽層。

本發明的用於三維記憶體元件的半導體結構的製造方法包括以下步驟。於基底上形成堆疊結構，所述堆疊結構包括交替堆疊的多個絕緣層與多個犧牲層。形成貫穿所述堆疊結構並延伸至所述基底中的多個開孔，其中所述多個開孔的每一者包括位於所述基底的表面上的第一部分與位於所述基底的表面下的第二部分，所述第二部分的深寬比大於1。於所述多個開孔的每一者中形成磊晶層，其中所述磊晶層的頂面介於自所述基底向上的第i層的絕緣層的頂面與底面之間，且i大於或等於2。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，所述第二部分的深度例如大於或等於900 Å。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，位於所述多個開孔中的所述磊晶層的頂面例如實質上齊平。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，位於所述多個開孔中的所述磊晶層的頂面之間的高度差例如不超過200 Å。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，所述第i層的絕緣層的厚度例如大於所述多個絕緣層的其餘者的厚度。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，所述基底例如為單晶矽基底。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，所述絕緣層例如為氧化物層。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，所述犧牲層例如為氮化物層。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，所述多個開孔的形成方法例如為進行非等向性蝕刻製程。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，所述磊晶層的形成方法例如為進行磊晶成長製程。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，在形成所述多個開孔之後以及在形成所述磊晶層之前，更包括對所述多個開孔進行清洗製程。

在本發明的半導體結構的用於三維記憶體元件的製造方法的一實施例中，所述清洗製程包括以下步驟。進行氫氟酸清洗處理，以移除所述多個開孔中的雜質。進行SiCoNi清洗處理，以移除所述多個開孔中的原生氧化層。

基於上述，在本發明中，貫穿堆疊結構並延伸至基底中的開孔在基底中的部分的深寬比大於1（深度例如是大於或等於900 Å），使得開孔在基底中的部分具有缺陷較少（甚至無缺陷）的較大區域的側壁，因此在各開孔中形成的磊晶層的頂面實質上齊平。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1C為依據本發明實施例所繪示的半導體結構的製造流程剖面示意圖。本發明的半導體結構可用於三維記憶體元件，因此在下文中將適度地搭配三維記憶體元件的製造來進行說明。

首先，請參照圖1A，於基底100上形成堆疊結構102。基底100例如為單晶矽基底。依據設計需求，可於基底100中形成摻雜區。堆疊結構102包括交替堆疊的多個絕緣層104與多個犧牲層106。在本實施例中，絕緣層104例如是氧化物層，犧牲層106例如是氮化物層。犧牲層106在形成三維記憶體元件的製程中作為形成控制閘極的區域，且絕緣層104用以將這些控制閘極分隔開來。絕緣層104與犧牲層106的形成方法例如是進行多次化學氣相沉積（CVD）製程。絕緣層104與犧牲層106各自的厚度可視實際需求而進行調整。

在本實施例中，自基底100向上的第2層的絕緣層104的厚度大於其餘絕緣層104的厚度，但本發明不限於此。在其他實施例中，自基底100向上的第3層、第4層或更上方的絕緣層104的厚度也可設計為大於其餘絕緣層104的厚度。此在下文中將進一步做說明。在圖1A中，基底100上具有交替堆疊的六層絕緣層104與五層犧牲層106，但本發明不限於此。在其他實施例中，可視實際需求而調整絕緣層104與犧牲層106的數量。

然後，請參照圖1B，形成貫穿堆疊結構102並延伸至基底100中的開孔108。在圖1B中，形成3個開孔108，但本發明不限於此。在其他實施例中，可視實際需求而形成其他數量的開孔108。在形成三維記憶體元件的製程中，垂直通道會形成於開孔108中。在一實施例中，開孔108亦可稱為垂直通道開孔。開孔108的形成方法例如是先於堆疊結構102上形成罩幕層，然後以罩幕層做為蝕刻罩幕來進行非等向性蝕刻製程。基於非等向性蝕刻製程本身的特性，在形成開孔108的過程中，通常會在開孔108的底部造成較多缺陷，而在開孔108的側壁造成較少缺陷，甚至不會造成缺陷。此外，在形成開孔108之後，蝕刻製程中所產生的副產物通常會殘留於開孔108的底部。另外，在形成開孔108之後，當開孔108的底部裸露於外界環境的情況下會形成有一層原生氧化層。上述的缺陷、殘留的副產物、原生氧化層等皆會對在後續製程中形成於開孔108中的膜層的品質造成影響。

開孔108可具有位於基底100的表面上的第一部分108a與位於基底100的表面下的第二部分108b，意即開孔108的第一部分108a位於堆疊結構102中，而開孔108的第二部分108b位於基底100中。在本實施例中，開孔108的第一部分108a的深度取決於堆疊結構102的厚度而不特別限定，而開孔108的第二部分108b的深寬比必須大於1。在一實施例中，開孔108的第二部分108b的深度例如是大於或等於900 Å。每一個開孔108的第二部分108b的深度實質上相同。在開孔108的第二部分108b的深寬比大於1的條件下，即使每一個開孔108的第二部分108b的深度具有差異，對本發明也不會帶來重大的影響，此將於下文中進行說明。

之後，請參照圖1C，於開孔108中形成磊晶層110。在本實施例中，由於基底100為單晶矽基底，因此所形成的磊晶層為單晶矽層。磊晶層110的形成方法例如是進行磊晶成長製程。在本實施例中，在形成磊晶層110之前，可選擇性地對開孔108進行清洗製程，以儘可能地清除開孔108中的殘留的副產物、原生氧化層等。上述清洗製程例如是先進行氫氟酸清洗處理以移除開孔108中的雜質（例如蝕刻副產物），然後再進行SiCoNi清洗處理以移除開孔108中的原生氧化層，但本發明不限於此。

在本實施例中，由於開孔108的第二部分108b的深寬比大於1（深度例如是大於或等於900 Å），亦即在開孔108的第二部分108b中可具有缺陷較少（甚至無缺陷）的較大區域的側壁，且基於磊晶成長製程本身的特性，自側壁向中央處成長的磊晶層在第二部分108b的頂端可結合並繼續向上成長，因此在各孔洞108中，在基底100的表面上（即在開孔108的第一部分108a中）的磊晶層皆可具有實質上相同的成長速率以及良好的品質。此外，由於在基底100的表面上的磊晶層皆可具有實質上相同的成長速率，因此在各開孔108中的磊晶層110可以具有較為均一的厚度，亦即各開孔108中的磊晶層110的頂面實質上為齊平的，例如在各開孔108中的磊晶層110的頂面之間的高度差不超過200 Å。

此外，由於開孔108的第二部分108b的深寬比大於1（深度例如是大於或等於900 Å），因此即使開孔108的底部殘留副產物、原生氧化層、缺陷等而影響磊晶成長製程，也不會影響最終所形成的元件的效能。更具體地說，如圖2所示，由於開孔108的底部殘留副產物、原生氧化層、缺陷而影響磊晶成長製程，因此所形成的磊晶層110的底部部分中存在空洞112，但由於開孔108具有缺陷較少（甚至無缺陷）的較大區域的側壁，最終所形成的磊晶層110的位於基底100的表面上的部分仍可具有良好的品質且具有實質上相同的頂面高度。本發明的磊晶層110有利於後續進行的製程步驟以及形成具有良好效能的三維記憶體元件。

此外，在本實施例中，所形成的磊晶層110的頂面位於自基底100向上的第2層的絕緣層104（其厚度大於其餘絕緣層104的厚度）的頂面與底面之間，但本發明不限於此。在其他實施例中，所形成的磊晶層110的頂面位於自基底100向上的更高層的絕緣層104的頂面與底面之間，只要此絕緣層104的厚度大於其餘絕緣層104的厚度即可。

在本發明中，第i層（i大於或等於2）絕緣層104的厚度大於其餘絕緣層104的厚度，且此種配置可使磊晶成長製程具有較大的製程裕度。更具體地說，所形成的磊晶層110的頂面會位於較厚的第i層（i大於或等於2）絕緣層104的頂面與底面之間，而不會位於鄰接的犧牲層106的頂面與底面之間。

在形成圖1C所示的結構之後，可再進行後續的製程以形成三維記憶體元件。後續的製程可包括：於開孔108的側壁上形成電荷儲存結構（氧化物層/氮化物層/氧化物層）與通道層；將犧牲層106取代為閘極層（例如控制閘極）等步驟，其為本領域技術人員所熟知，與此不另行說明。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基底

102‧‧‧堆疊結構

104‧‧‧絕緣層

106‧‧‧犧牲層

108‧‧‧開孔

108a‧‧‧第一部分

108b‧‧‧第二部分

110‧‧‧磊晶層

112‧‧‧空洞

圖1A至圖1C為依據本發明實施例所繪示的半導體結構的製造流程剖面示意圖。 圖2為依據本發明另一實施例所繪示的半導體結構的剖面示意圖。

Claims (10)

1. 一種用於三維記憶體元件的半導體結構，包括：基底；堆疊結構，配置於所述基底上且具有貫穿所述堆疊結構並延伸至所述基底中的多個開孔，其中所述堆疊結構包括交替堆疊的多個絕緣層與多個閘極層，且所述多個開孔的每一者包括位於所述基底的表面上的第一部分與位於所述基底的表面下的第二部分，所述第二部分的深寬比大於1；以及磊晶層，配置於所述多個開孔的每一者中，其中所述磊晶層的頂面介於自所述基底向上的第i層的絕緣層的頂面與底面之間，且i大於或等於2，其中所述磊晶層的底部部分中存在空洞。
2. 如申請專利範圍第1項所述的用於三維記憶體元件的半導體結構，其中所述第二部分的深度大於或等於900Å。
3. 如申請專利範圍第1項所述的用於三維記憶體元件的半導體結構，其中位於所述多個開孔中的所述磊晶層的頂面實質上齊平。
4. 如申請專利範圍第3項所述的用於三維記憶體元件的半導體結構，其中位於所述多個開孔中的所述磊晶層的頂面之間的高度差不超過200Å。
5. 如申請專利範圍第1項所述的用於三維記憶體元件的半導體結構，其中所述第i層的絕緣層的厚度大於所述多個絕緣層的其餘者的厚度。
6. 一種用於三維記憶體元件的半導體結構的製造方法，包括：於基底上形成堆疊結構，所述堆疊結構包括交替堆疊的多個絕緣層與多個犧牲層；形成貫穿所述堆疊結構並延伸至所述基底中的多個開孔，其中所述多個開孔的每一者包括位於所述基底的表面上的第一部分與位於所述基底的表面下的第二部分，所述第二部分的深寬比大於1；以及於所述多個開孔的每一者中形成磊晶層，其中所述磊晶層的頂面介於自所述基底向上的第i層的絕緣層的頂面與底面之間，且i大於或等於2，其中所述磊晶層的底部部分中存在空洞。
7. 如申請專利範圍第6項所述的用於三維記憶體元件的半導體結構的製造方法，其中所述多個開孔的形成方法包括進行非等向性蝕刻製程。
8. 如申請專利範圍第6項所述的用於三維記憶體元件的半導體結構的製造方法，其中所述磊晶層的形成方法包括進行磊晶成長製程。
9. 如申請專利範圍第6項所述的用於三維記憶體元件的半導體結構的製造方法，其中在形成所述多個開孔之後以及在形成所述磊晶層之前，更包括對所述多個開孔進行清洗製程。
10. 如申請專利範圍第9項所述的用於三維記憶體元件的半導體結構的製造方法，其中所述清洗製程包括：進行氫氟酸清洗處理，以移除所述多個開孔中的雜質；以及進行SiCoNi清洗處理，以移除所述多個開孔中的原生氧化層。