TWI678767B - 三維記憶體元件及其形成方法 - Google Patents

三維記憶體元件及其形成方法 Download PDF

Info

Publication number
TWI678767B
TWI678767B TW107136944A TW107136944A TWI678767B TW I678767 B TWI678767 B TW I678767B TW 107136944 A TW107136944 A TW 107136944A TW 107136944 A TW107136944 A TW 107136944A TW I678767 B TWI678767 B TW I678767B
Authority
TW
Taiwan
Prior art keywords
forming
semiconductor plug
opening
semiconductor
layer
Prior art date
Application number
TW107136944A
Other languages
English (en)
Other versions
TW202010054A (zh
Inventor
蔣陽波
Yangbo Jiang
吳良輝
Liang Hui Wu
汪亞軍
Ya Jun Wang
張靜平
Jingping Zhang
Original Assignee
大陸商長江存儲科技有限責任公司
Yangtze Memory Technologies Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司, Yangtze Memory Technologies Co., Ltd. filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI678767B publication Critical patent/TWI678767B/zh
Publication of TW202010054A publication Critical patent/TW202010054A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明公開了具有結構增強型半導體插塞的3D記憶體元件及其形成方法。該方法包括在襯底上形成電介質疊層，電介質疊層包括多個交錯的電介質層和犧牲層；形成豎直地延伸穿過電介質疊層的開口；透過去除犧牲層的與開口的側壁鄰接的一部分來形成淺凹槽，犧牲層位於電介質疊層的下部；在該開口的下部形成半導體插塞，半導體插塞的一部分突出到淺凹槽中；形成溝道結構於開口中的半導體插塞上方並與開口中的半導體插塞接觸；以及透過用多個導體層替換電介質疊層中的犧牲層而形成包括多個導體/電介質層對的記憶體疊層。

Description

三維記憶體元件及其形成方法
本發明的實施例涉及三維(3D)記憶體元件及其製造方法。
透過改進製程技術、電路設計、程式設計演算法和製造製程，將平面記憶體單元縮小到更小的尺寸。然而，隨著記憶體單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性和昂貴。結果，平面記憶體單元的記憶體密度接近上限。
3D記憶體架構可以解決平面記憶體單元的密度限制。3D記憶體架構包括記憶體陣列和用於控制往返於記憶體陣列的信號的周邊元件。
本文公開了具有結構增強型半導體插塞的3D記憶體元件的實施例及其形成方法。
在一個示例中，公開了一種用於形成3D記憶體元件的方法。在襯底上形成電介質疊層。電介質疊層包括多個交錯的電介質層和犧牲層。形成了豎直地延伸穿過電介質疊層的開口。透過去除犧牲層的鄰接開口的側壁的一部分，來形成淺凹槽。犧牲層位於電介質疊層的下部。在開口的下部形成半導體 插塞。半導體插塞的一部分突出到淺凹槽中。溝道結構形成在開口中的半導體插塞上方，並與開口中的半導體插塞接觸。包括多個導體/電介質層對的記憶體疊層是透過用多個導體層替換電介質疊層中的犧牲層而形成的。
在另一個示例中，公開了用於形成半導體結構的方法。在襯底上形成多個交錯的電介質層和犧牲層。形成豎直地延伸穿過交錯的電介質層和犧牲層的開口。透過去除犧牲層中的一個犧牲層的鄰接開口的側壁的一部分，來形成淺凹槽。在開口的下部形成半導體插塞。半導體插塞的一部分突出到淺凹槽中。對半導體插塞的突出部分進行修整，使得半導體插塞的橫向尺寸變成沿豎直方向大體上相同。
在不同的示例中，3D記憶體元件包括襯底、設置在襯底上並包括多個導體/電介質層對的記憶體疊層、以及多個記憶體串，每個記憶體串豎直地延伸穿過記憶體疊層並且在記憶體串的底部包括半導體插塞。半導體插塞的橫向尺寸沿豎直方向是大體上相同的。
100、200‧‧‧3D記憶體元件
102、202‧‧‧襯底
104、204‧‧‧NAND記憶體串
110、206、370‧‧‧記憶體疊層
112、210、340‧‧‧溝道結構
114、116、220、222‧‧‧半導體插塞
106、207、362‧‧‧導體層
108、208、304‧‧‧電介質層
205‧‧‧NAND記憶體單元疊層
212、342‧‧‧半導體溝道
214、344‧‧‧記憶體膜
216‧‧‧閘極電介質層
224‧‧‧狹縫結構
302‧‧‧電介質疊層
306‧‧‧犧牲層
307、608‧‧‧下犧牲層
310‧‧‧開口
320A~320D、606‧‧‧淺凹槽
322‧‧‧表面
330、430、356‧‧‧半導體插塞
350‧‧‧狹縫
352A、352B、352C、352D‧‧‧凹槽
360‧‧‧閘極電介質層
400、500‧‧‧方法
402~414、502~508‧‧‧操作
602、604‧‧‧電子顯微鏡(SEM)圖像
610‧‧‧溝道孔
併入本文並構成說明書的一部分的附圖示出了本公開的實施例，並且連同說明書一起進一步用於解釋本公開的原則並使得本領域技術人員能夠製作和使用本公開。
圖1示出了示例性3D記憶體元件的截面圖。
圖2示出了根據本公開的一些實施例的具有結構增強型半導體插塞的示例性3D記憶體元件的截面圖。
圖3A-3G示出了根據本公開的一些實施例的用於形成具有結構增強型半導體插塞的3D記憶體元件的示例性製造過程。
圖4是根據本公開的一些實施例的用於形成具有結構增強型半導體插塞的3D記憶體元件的示例性方法的流程圖。
圖5是根據本公開的一些實施例的用於在3D記憶體元件中形成結構增強型半導體插塞的示例性方法的流程圖。
圖6描繪了根據本公開的一些實施例的在形成淺凹槽之前和之後的溝道孔的下部的示例性側壁輪廓。
請參考附圖描述本公開的實施例。
儘管討論了具體的配置和布置，但是應該理解，這樣做只是為了說明性目的。相關領域的技術人員將認識到，在不脫離本公開的精神和範圍的情況下，可以使用其它配置和布置。對於相關領域的技術人員顯而易見的是，本公開也可以用於各種其它應用。
要注意的是，在說明書中對“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等的引用指示：所描述的實施例可以包括特定的特徵、結構或特性，但每個實施例可能不一定包括特定的特徵、結構或特性。 此外，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定的特徵、結構或特性時，這將在相關領域技術人員的認知內以結合其它實施例(無論是否明確描述的)來實現這樣的特徵、結構或特性。
一般而言，術語至少可以部分地根據上下文中的使用來理解。例如，本文所使用的術語“一個或多個”(至少部分地取決於上下文)可以用於描述單數意義上的任何特徵、結構或特性，或者可以用於描述複數意義上的特徵、結構或特性的組合。類似地，術語例如“一”、“一個”或“所述”同樣可以理解為表達單數使用或表達複數使用，這至少部分取決於上下文。另外，術語 “基於”可以理解為不一定旨在表達一組排他性的因素，而可以替代地允許存在額外的因素而不一定要再次明確地描述，這至少部分取決於上下文。
應簡單理解的是，在本公開中，“在……上”、“上方”和“之上”的含義應該以最廣泛的方式來解釋，使得“在……上”不僅意味著“直接在某物上”，而且還包括“在某物上”並具有中間特徵或位於中間的層的含義，並且“上方”或“之上”不僅意味著在某物“上方”或“之上”的含義，而且還可以包括在某物“上方”或“之上”並且不具有中間特徵或位於中間的層(即，直接在某物上)的含義。
此外，空間相對術語，例如“之下”、“下方”、“下”、“上方”、“上”等在本文中為了便於描述可以描述一個元素或特徵與另一個(多個)元素或(多個)特徵的關係，如圖中所示。空間相對術語旨在涵蓋在使用或操作中的除了圖中描繪的取向之外的元件的不同取向。裝置可以以其它方式取向(旋轉90度或在其它取向下)，並且本文所使用的空間相對描述符也可以相應地進行解釋。
如本文所使用的，術語“襯底”指的是添加後續材料層的材料。襯底本身可以被圖案化。襯底的頂部上添加的材料可以被圖案化或者可以保持未被圖案化。此外，襯底可以包括廣泛的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。替代地，襯底可以由非導電材料製成，例如玻璃、塑膠或藍寶石晶圓。
如本文所使用的，術語“層”指的是包括有厚度的區域的材料部分。層可以在底層結構或上覆結構的整體上延伸，或者具有的程度可以比底層結構或上覆結構的程度小。此外，層可以是厚度小於連續結構的厚度的均勻或非均勻連續結構的區域。例如，層可以位於連續結構的頂表面和底表面處或其之間的任何水平面對之間。層可以水準地、豎直地和/或沿錐形表面延伸。襯底可以是層，可以包括其中的一個或多個層，和/或可以具有其上、其上方、和/或 其下方的一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層(其中形成互連線和/或過孔接觸部)和一個或多個電介質層。
如本文所使用的，術語“標稱/標稱地”指的是在產品或過程的設計階段期間設置的用於部件或過程操作的特性或參數的期望值或目標值，以及高於和/或低於期望值一定範圍的值。值的範圍可能由於製造過程或容限的微小變化而產生。如本文所使用的，術語“關於”指示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定的技術節點，術語“關於”可以指示在給定量內變化的值。例如，值的10%到30%(例如，值的±10%、±20%或±30%)。
如本文所使用的，術語“3D記憶體元件”指的是具有橫向取向的襯底上的豎直取向的儲存單元電晶體串(本文中被稱為“記憶體串”，例如NAND記憶體串)的半導體元件，使得記憶體串在豎直方向上相對於襯底延伸。如本文所使用的，術語“豎直/豎直地”意味著標稱地垂直於襯底的側表面。
在一些3D記憶體元件中，例如3D NAND記憶體元件，半導體插塞通常形成在NAND記憶體串的一端。當半導體插塞與圍繞其形成的閘極導體層結合時，半導體插塞充當電晶體的溝道。例如，首先形成具有近似NAND記憶體串的橫向尺寸的半導體插塞。然而，半導體插塞稍後要經歷一些額外的蝕刻過程(例如，閘極替換過程的部分)。因此，半導體插塞的側壁輪廓從直線變為凹曲線。 在較小的程度上，結構削弱的半導體插塞可以改變電晶體的導通電壓。在很大程度上，結構上削弱的半導體插塞可能崩潰，破壞整個3D儲存單元塊。結構上削弱的半導體插塞的負面影響可能導致3D記憶體元件的成品率和可靠性的損失。
根據本公開的各種實施例提供了具有結構增強的半導體插塞的3D儲存裝置的製造方法。透過在早期階段在半導體插塞上形成突出部分並在後期階 段蝕刻相同的部分，半導體插塞可以在製造製程結束時保持其均勻的橫向尺寸。因此，可以克服現有製造流程造成的上述缺點，並且可以提高3D記憶體元件的成品率和可靠性。
形成結構增強型插塞的一個步驟是準備一種特殊的“模具”，半導體插塞可以在模具內生長。在一些實施例中，首先透過在襯底上切割豎直延伸穿過電介質疊層(包括多個交錯的電介質層和犧牲層)的孔來形成模具。在這一點上，模具具有筆直的側壁輪廓。接下來，可以用某些類型的清洗溶液沖洗模具，使得進一步調整側壁輪廓。在一些實施例中，清洗溶液包括氫氟酸和臭氧的混合物，使得犧牲層上的蝕刻速率高於電介質層上的蝕刻速率。因此，淺凹槽可以橫向地形成在原模具之外。此時，模具可以具有波紋側壁輪廓。最後，透過用包括多晶的矽(多晶矽)的半導體材料填充特別設計的模具，從而形成具有突出部分的半導體插塞。突出部分可以充當緩衝器，緩衝器補償閘極替換的後續步驟中的側壁輪廓變化，並且從而改進3D記憶體元件中的半導體插塞的最終側壁輪廓。
圖1示出了具有結構弱化半導體插塞116的示例性3D記憶體元件100的截面圖。由於在其側壁上過度蝕刻，半導體插塞116可以包括沿豎直方向的非均勻橫向尺寸。要注意的是，在圖1中包括x軸和y軸，以進一步示出3D記憶體元件100中的元件的空間關係。3D記憶體元件100的襯底102包括兩個側表面(例如，頂表面和底表面)，它們沿x方向(即，橫向方向)橫向延伸。如本文所使用的，半導體元件(例如，3D記憶體元件100)的一個元件(例如，層或元件)是否在另一個元件(例如，層或元件)“上”、“上方”或“下方”是當襯底位於半導體元件在y方向上的最低平面中時在y方向(即，豎直方向)上相對於半導體元件(例如，襯底102)的襯底而確定的。用於描述空間關係的相同概念遍及本公開應用。
3D記憶體元件100可以是NAND快閃記憶體記憶體元件，其中以NAND記憶體串104的形式提供儲存單元，NAND記憶體串104在襯底102上方豎直地延伸。在一些實施例中，3D記憶體元件100包括NAND記憶體串104，該NAND記憶體串104延伸穿過多個對，每個對包括導體層106和電介質層108(本文被稱為“導體/電介質層對”)。堆疊的導體/電介質層對在本文也被稱為“記憶體疊層”110。在一些實施例中，每個NAND記憶體串104包括豎直地延伸穿過記憶體疊層110的溝道結構112。根據一些實施例，NAND記憶體串104還包括兩個半導體插塞114和116，每個半導體插塞114和116在y方向上的相應端部處。此外，半導體插塞114和116兩者都可以與溝道結構112接觸。如圖1所示，NAND記憶體串104的下端的半導體插塞116在豎直方向上具有不均勻的橫向尺寸(例如，中間較薄)，並且因此可能失去與溝道結構112的電接觸。可能的是，最薄的部分半導體插塞116可能變得太弱而無法支撐位於上方的任何其它結構，使得它們完全塌陷。
相比之下，具有結構增強型半導體插塞的3D記憶體元件不會共有與上面參考圖1描述的相同的問題。圖2示出了根據本公開的一些實施例的具有結構增強型半導體插塞220的示例性3D記憶體元件200的截面圖。3D記憶體元件200可以包括襯底202，襯底202可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、覆矽絕緣層(SOI)、覆鍺絕緣層(GOI)或任何其它合適的材料。在一些實施例中，襯底202是透過研磨、濕法/幹法蝕刻、化學機械拋光(CMP)或其任何組合來減薄的減薄襯底(例如，半導體層)。
3D記憶體元件200可以是單片3D記憶體元件的一部分。術語“單片”意指3D記憶體元件(例如，周邊元件和儲存陣列元件)形成在單個襯底上的元件。對於單片3D記憶體元件，由於周邊元件處理和記憶體陣列元件處理的捲曲，製造會遇到額外的限制。例如，記憶體陣列元件(例如，NAND記憶體串) 的製造受到與已經形成在同一襯底上或將要形成在同一襯底上的周邊元件相關聯的熱預算的限制。
替代地，3D記憶體元件200可以是非單片3D記憶體元件的部分，其中元件(例如，周邊元件和存儲陣列元件)可以單獨地形成在不同的襯底上，並且然後例如以面對面的方式鍵合。在一些實施例中，記憶體陣列元件襯底(例如，襯底202)保留作為鍵合的非單片3D記憶體元件的襯底，並且周邊元件(例如，用於促進3D記憶體元件200的操作的任何合適的數位、類比和/或混合信號周邊電路，例如頁緩衝器、解碼器和鎖存器；未示出)被翻轉並向下面向記憶體陣列元件(例如，NAND記憶體串)以進行混合鍵合。可以理解的是，在一些實施例中，記憶體陣列元件襯底(例如，襯底202)被翻轉並向下面向周邊元件(未示出)以進行混合鍵合，使得在鍵合的非單片3D記憶體元件中，記憶體陣列元件位於周邊元件上方。記憶體陣列元件襯底(例如，襯底202)可以是減薄的襯底(其不是鍵合的非單片3D記憶體元件的襯底)，並且非單片3D記憶體元件的後端線(BEOL)互連可以形成在減薄的記憶體陣列元件襯底的背側。
在一些實施例中，3D記憶體元件200是NAND快閃記憶體元件，其中以NAND記憶體串204的陣列的形式提供記憶體單元，NAND記憶體串204在襯底202上方豎直地延伸。記憶體陣列元件可以包括NAND記憶體串204，該NAND記憶體串204延伸穿過多個對，每個對包括導體層207和電介質層208(本文被稱為“導體/電介質層對”)。堆疊的導體/電介質層對在本文中也被稱為“記憶體疊層”206。記憶體疊層206(例如，32、64、96或128)中的導體/電介質層對的數量可以設置3D記憶體元件200中的記憶體單元的數量。記憶體疊層206中的導體層207和電介質層208可以在豎直方向上交替。換句話說，除了記憶體疊層206的頂部和底部的那些之外，每個導體層207可以在兩側由兩個電介質層208毗連，並且每個電介質層208可以在兩側由兩個導體層207毗連。導體層207均可以具有 相同的厚度或具有不同的厚度。類似地，電介質層208均可以具有相同的厚度或具有不同的厚度。導體層207可以包括導電材料，包括但不限於W、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽、摻雜矽、矽化物或其任何組合。電介質層208可以包括電介質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。
如圖2所示，每個NAND記憶體串204可以包括豎直地延伸穿過記憶體疊層206的溝道結構210。溝道結構210可以包括用(多種)半導體材料(例如，作為半導體溝道212)和(多種)電介質材料(例如，作為記憶體膜214)填充的溝道孔。在一些實施例中，半導體溝道212包括矽，例如非晶矽、多晶矽或單晶矽。在一些實施例中，記憶體膜214是包括隧穿層、儲存層(也被稱為“電荷阱/儲存層”)和阻擋層的複合層。每個NAND記憶體串204可以具有圓柱形(例如，柱形)。根據一些實施例，半導體溝道212、隧穿層、儲存層和阻擋層按此順序從中心朝向柱的外表面徑向地布置。隧穿層可以包括氧化矽、氮氧化矽或其任何組合。儲存層可以包括氮化矽、氧氮化矽、矽或其任何組合。阻擋層可以包括氧化矽、氮氧化矽、高k電介質或其任何組合。在一個示例中，阻擋層可以包括氧化矽/氮氧化矽/氧化矽(ONO)的複合層。
在一些實施例中，NAND記憶體串204和記憶體疊層206共同形成NAND記憶體單元疊層205。記憶體疊層206中的導體層207(每個是字線的一部分)可以充當NAND記憶體單元疊層205中的記憶體單元的閘極導體。導體層207可以包括多個NAND記憶體單元疊層205的多個控制門，並且可以作為結束於記憶體疊層206的邊緣的字線橫向延伸(例如，在記憶體疊層206的階梯結構中)。 在一些實施例中，NAND記憶體單元疊層205還包括橫向設置在導體層207和記憶體膜214之間的閘極電介質層216。閘極電介質層216可以增加每個記憶體單元的閘極電容，以及由於其在控制閘極上的環繞式覆蓋而抑制從一個閘極到其相鄰閘極的洩漏電流。閘極電介質層216可以包括以下材料，包括但不限於：氮化矽、 高k電介質，例如氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉭(Ta2O5)或其任何組合。在一些實施例中，NAND記憶體單元疊層205包括：由鎢製成的導體層207(作為儲存單元電晶體的閘極導體)、包括鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)的粘合層(未示出)、由高k電介質材料製成的閘極電介質層216以及溝道結構210。
在一些實施例中，NAND記憶體串204包括兩個半導體插塞220和222，每個半導體插塞220和222在豎直方向上均位於相應端。半導體插塞220和222中的每個插塞可以與溝道結構210的相應端接觸。半導體插塞220可以位於NAND記憶體串204的下端(底部)，並與溝道結構210(例如，在溝道結構210的下端)和襯底202接觸。如本文所使用的，元件(例如，NAND記憶體串204)的“上端”是在y方向上遠離襯底202的端部，並且當襯底202被定位在3D記憶體元件200的最低平面中時，元件(例如，NAND記憶體串204)的“下端”是在y方向上靠近襯底202的端部。半導體插塞220可以包括半導體材料，例如從襯底202外延生長的矽。可以理解的是，在一些實施例中，半導體插塞220包括作為襯底202的部分的單晶矽。換句話說，半導體插塞220可以包括外延生長的半導體層，該半導體層與襯底202的材料相同。半導體插塞220可以充當由NAND記憶體串204的源極選擇門控制的溝道。
半導體插塞222可以位於NAND記憶體串204的上端，並與溝道結構210(例如，在溝道結構210的上端)接觸。半導體插塞222可以包括半導體材料(例如，多晶矽)或導電材料(例如，金屬)。在一些實施例中，半導體插塞222包括用Ti/TiN或Ta/TaN填充作為粘合層和用鎢填充作為導體的開口。透過在製造3D記憶體元件200期間覆蓋溝道結構210的上端，半導體插塞222可以充當蝕刻停止層，以防止對填充在溝道結構210中的電介質(例如氧化矽和氮化矽)的蝕刻。在一些實施例中，半導體插塞222還充當NAND記憶體串204的漏極。
如圖2所示，3D記憶體元件200還包括狹縫結構224。每個狹縫結構224可以豎直地延伸穿過記憶體疊層206。狹縫結構224還可以橫向地延伸以將記憶體疊層206分成多個塊。狹縫結構224可以包括開口(狹縫)，該開口為化學前體提供通道以形成導體層207。狹縫結構224可以包括狹縫接觸部(未示出)，狹縫接觸部透過用導電材料填充狹縫形成，所述導電材料包括但不限於W、Co、Cu、Al、多晶矽、矽化物或其任何組合。
與圖1不同，其中半導體插塞116由於過蝕刻而具有彎曲的側壁輪廓，如圖2所示，半導體插塞220具有透過本文所公開的新穎製造方法獲得的大體上筆直的側壁輪廓。半導體插塞220的橫向尺寸沿豎直方向(y方向)可以大體上相同。在一些實施例中，半導體插塞220的橫向尺寸沿豎直方向的變化小於約25%，例如在0%至25%之間(例如，0%、5%、10%、15%、20%、25%，由下端限定的任何這些值的任何範圍，或者在由這些值中的任何兩個值限定的任何範圍內)。在一些實施例中，半導體插塞220的橫向尺寸與溝道結構210的橫向尺寸大體上相同。也就是說，NAND記憶體串204可以從頂部到底部具有大體上均勻的橫向尺寸。
圖3A-3G示出了根據本公開的一些實施例的用於形成具有結構增強型半導體插塞的3D記憶體元件的示例性製造過程。圖4是根據本公開的一些實施例的用於形成具有結構增強型半導體插塞的3D記憶體元件的示例性方法400的流程圖。圖3-4中所描繪的3D記憶體元件的示例包括圖2中所描繪的3D記憶體元件200。圖3-4將一起描述。可以理解的是，方法400中所示的操作不是窮舉的，並且其它操作也可以在所示操作中的任何操作之前、之後或之間執行。此外，一些操作可以同時執行，或者以與圖3-4中所示的不同循序執行。
參考圖4，方法400從操作402開始，其中在襯底上形成電介質疊層。襯底可以是矽襯底。電介質疊層可以包括多個電介質/犧牲層對。如圖3A所示， 電介質疊層302的底部以特寫視圖給出。在襯底(未示出)上形成第一電介質層304和第二電介質層(被稱為“犧牲層”306)的對(本文中被統稱為“電介質層對”)。電介質層304和犧牲層306可以交替地沉積在襯底上，以形成電介質疊層302。在一些實施例中，每個電介質層304包括氧化矽層，並且每個犧牲層306包括氮化矽。電介質疊層302可以透過一種或多種薄膜沉積製程(包括但不限於化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或其任何組合)形成。
方法400繼續進行到操作404，如圖4所示，其中形成了豎直地延伸穿過電介質疊層的開口。如圖3B所示，形成了豎直地延伸穿過電介質疊層302的開口310(溝道孔)。在一些實施例中，多個開口310被形成為穿過電介質疊層302，使得每個開口310成為在後續處理中生長單個NAND記憶體串的位置。在一些實施例中，形成開口310的製造製程包括濕法蝕刻和/或幹法蝕刻，例如深離子反應蝕刻(DRIE)。在一些實施例中，開口310具有標稱地筆直的側壁輪廓，使得可以為給定的襯底區域形成更多數量的開口。這種布置可以有效地增加記憶體單元的密度。
方法400繼續進行到操作406，如圖4所示，其中透過去除犧牲層的與開口的側壁鄰接的部分來形成淺凹槽。犧牲層可以在電介質疊層的下部，其中半導體插塞將以相同的豎直水準形成。犧牲層在本文中可以被稱為下犧牲層。
如圖3C所示，在犧牲層306(包括下犧牲層307)和開口310之間橫向形成淺凹槽320A-320D。可以透過經由開口310對犧牲層306施加濕法蝕刻和/或幹法蝕刻來形成淺凹槽320A-320D。根據一些實施例，透過控制蝕刻速率和/或蝕刻時間，僅蝕刻犧牲層306的與開口310的側壁鄰接的部分。可以理解的是，淺凹槽不僅可以形成在下犧牲層307(例如，淺凹槽320C和320D)中，而且可以形成在電介質疊層302中的其它犧牲層(例如，淺凹槽320A和320B)中。在一些 實施例中，包括氫氟酸和臭氧的混合物的濕法蝕刻劑用於形成淺凹槽320A-320D。根據一些實施例，濕法蝕刻製程是在形成半導體插塞之前的清洗製程的部分。清洗製程也可以用於去除從襯底生長的原生氧化物。因此，可以形成襯底的無氧化物表面322(開口310的底表面)，以用於形成半導體插塞的後續製程。
在3D記憶體元件中形成半導體插塞的現有製造製程中，清洗製程可以包括使用包括鹽酸、氫氟酸、氨、過氧化氫、臭氧或其任何組合的混合物的化學溶液的多個步驟。然而，用於清洗的現有化學溶液由於犧牲層306對電介質層304的其低蝕刻選擇性而不利於形成任何淺凹槽。因此，在清洗製程之前和之後，電介質疊層302中的開口310的側壁輪廓保持標稱地筆直的豎直輪廓。相比之下，本公開的清洗製程使用蝕刻劑(即氫氟酸和臭氧的混合物)，其由於犧牲層306對電介質層304的其獨特的蝕刻選擇性而使得形成了淺溝槽320A-320D。
用於形成淺凹槽320A-320D的蝕刻劑可以包括任何合適的蝕刻劑，其具有犧牲層306(例如氮化矽)和電介質層304(例如氧化矽)之間的選擇性，選擇性範圍從大約1到大約50，例如從1到50(例如1、5、10、15、20、25、30、35、40、45、50、由下端限定的任何這些值的任何範圍，或者在由這些值中的任何兩個值限定的任何範圍內)。在一些實施例中，蝕刻劑的選擇性範圍從大約1到大約5，例如從1到5(例如，1、1.5、2、2.5、3、3.5、4、4.5、5，由下端限定的任何這些值的任何範圍，或者在由這些值中的任何兩個值限定的任何範圍內)。在一些實施例中，具有上述選擇性範圍的示例性蝕刻劑是氫氟酸和臭氧的混合物。例如，氫氟酸在超純水中具有的濃度為49%。在一些實施例中，在室溫(例如，約23℃)下，氫氟酸與臭氧的重量比在大約1：10和大約1：50之間，例如在1：10和1：50之間(例如，1：10、1：15、1：20、1：25、1：30、1：35、1：40、1：45、1：50，由下端限定的任何這些值的任何範圍，或者在由這些值中的任何兩個值限定的 任何範圍內)。因此，淺凹槽320A-320D可以透過經由開口310施加蝕刻劑來形成，開口310在犧牲層306上具有較高的蝕刻速率，並且在電介質層304上具有較低的蝕刻速率。如上所述，蝕刻劑還可以用作清洗開口310的側壁和底表面322的清洗溶液，例如，去除生長在開口310的底表面322上的原生氧化物(例如，氧化矽)。在一些實施例中，附加的清洗製程(例如使用NF3的等離子體處理)用於在清洗/蝕刻製程之後進一步去除原生氧化物。
犧牲層306被蝕刻的程度(例如，淺凹槽320A-320D的尺寸)可以透過上述蝕刻劑的蝕刻速率和/或蝕刻時間來控制。蝕刻速度會受到蝕刻劑的成分、重量或摩爾比、和/或溫度的影響。在一些實施例中，用於形成淺凹槽320A-320D的蝕刻劑的蝕刻時間在大約1分鐘到約20分鐘之間，例如在1分鐘到20分鐘之間(例如，1分鐘、2分鐘、3分鐘、4分鐘、5分鐘、6分鐘、7分鐘、8分鐘、9分鐘、10分鐘、11分鐘、12分鐘、13分鐘、14分鐘、15分鐘、16分鐘、17分鐘、18分鐘、19分鐘、20分鐘、由下端限定的任何這些值的任何範圍、或者在由這些值中的任何兩個值限定的任何範圍內)。
例如，圖6描繪了在形成淺凹槽606之前和之後的溝道孔610的下部的示例性側壁輪廓。分別在清洗/蝕刻處理之前和之後，比較掃描電子顯微鏡(SEM)圖像602和604，透過去除電介質疊層的下犧牲層608的部分，在溝道孔610的下部形成淺凹槽606。
參考圖4，方法400繼續進行到操作408，如圖4所示，其中形成了具有突出部分的半導體插塞。半導體插塞的部分可以突出到淺凹槽中。在一些實施例中，為了形成半導體插塞，從開口中的襯底外延生長半導體層，該半導體層填充淺凹槽。
如圖3D所示，可以透過用從襯底外延生長的半導體材料(例如矽)填充開口310的下部以及下犧牲層307中的淺凹槽320C和320D(圖3C所示)來形 成半導體插塞330。可以理解的是，在一些實施例中，半導體插塞330包括作為襯底的部分的單晶矽。在一些實施例中，半導體插塞330與多於一個犧牲層306相鄰。在這種情況下，半導體插塞330中的突出部分的數量可以與鄰接犧牲層306的數量成比例地增加。用於外延生長的半導體插塞430的製造製程可以包括但不限於氣相外延(VPE)、液相外延(LPE)、分子束外延(MPE)或其任何組合。
方法400繼續進行到操作410，如圖4所示，其中溝道結構形成在開口中的半導體插塞上方並與開口中的半導體插塞接觸。在一些實施例中，為了形成溝道結構，沿著半導體插塞上方的開口的側壁形成記憶體膜，並且在記憶體膜之上形成豎直延伸的半導體溝道。
如圖3E所示，溝道結構340形成在開口310中的半導體插塞330上方並與開口310中的半導體插塞330接觸(如圖3D所示)。形成溝道結構340的製造製程可以包括形成半導體溝道342和橫向地設置在半導體溝道342和電介質疊層302的電介質層對之間的記憶體膜344。在一些實施例中，首先沿著半導體插塞330上方的開口310的側壁沉積記憶體膜344，並且然後在記憶體膜344之上沉積半導體溝道342，該記憶體膜344豎直地延伸穿過電介質疊層302。半導體溝道342可以包括半導體材料，例如多晶矽。記憶體膜344可以是複合電介質層，例如隧穿層、儲存層和阻擋層(未示出)的組合。記憶體膜344中的每個層可以包括電介質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。半導體溝道342和記憶體膜344可以透過一個或多個薄膜沉積製程形成，例如ALD、CVD、PVD、任何其它合適的製程或其任何組合。
方法400繼續進行到操作412，如圖4所示，其中在形成記憶體疊層期間修整半導體插塞的突出部分。因此，半導體插塞的橫向尺寸可以變成沿豎直方向大體上相同。在一些實施例中，在修整之後，半導體插塞的橫向尺寸沿豎直方向的變化小於25%。
如圖3F所示，在修整過程之前，形成豎直地延伸穿過電介質疊層302的狹縫350。狹縫350可以透過濕法蝕刻和/或幹法蝕刻電介質(例如，氧化矽和氮化矽)穿過電介質疊層302來形成。然後，可以透過經由狹縫350施加蝕刻溶液來執行修整過程，使得犧牲層306(圖3E中所示)被去除，產生橫向凹槽352A、352B、352C和352D；並且半導體插塞330的突出部分被去除。在一些實施例中，僅修整半導體插塞330的突出部分。在一些實施例中，修整半導體插塞330的突出部分和記憶體膜344的突出部分兩者。蝕刻溶液包括磷酸，其可以蝕刻犧牲層306(例如，氮化矽層)以及修整半導體插塞330(例如，矽插塞)。即，蝕刻溶液(例如，磷酸)可以同時蝕刻犧牲層306(例如，氮化矽層)和半導體插塞330(例如，矽插塞)兩者，但是具有不同的蝕刻速率(例如，犧牲層306的蝕刻速率大於半導體插塞330的蝕刻速率)。
在修整之後，可以形成沿y方向具有大體上相同的橫向尺寸的半導體插塞356。在一些實施例中，由於在y方向上橫跨半導體插塞356的暴露表面的不同蝕刻速率，半導體插塞356在y方向上的橫向尺寸從大約0%變化到大約25%，例如從0%變化到25%。與用於形成半導體插塞可以被容易過蝕刻的3D記憶體元件的製造製程不同，半導體插塞330的突出部分的形成可以在修整製程期間充當緩衝器，以避免過蝕刻，並且從而確保由此產生的半導體插塞356的大體上均勻側壁輪廓。
方法400繼續進行到操作414，如圖4所示，其中透過用導體層替換電介質疊層中的犧牲層替換來形成記憶體疊層。因此，記憶體疊層可以包括多個導體/電介質層對。在一些實施例中，為了形成記憶體疊層，穿過電介質疊層形成狹縫，透過狹縫蝕刻電介質疊層中的犧牲層以形成多個橫向凹槽，閘極電介質層沿著狹縫和橫向凹槽的側壁沉積，並且導體層沉積在閘極電介質層上。可以理解的是，操作412和414可以在單個製造步驟中執行，其中，用於去除犧牲 層(例如，氮化矽層)的蝕刻劑(例如，磷酸)也可以修整半導體插塞330(例如，矽插塞)的突出部分。
如圖3G所示，閘極電介質層360和導體層362(閘極導體)依次沿著狹縫350和側向凹槽352A-352D(如圖3F所示)的側壁形成。然後，根據一些實施例，透過濕蝕刻和/或幹蝕刻來部分去除導體層362。結果，可以形成記憶體疊層370，透過所謂的閘極替換過程替換電介質疊層302。閘極電介質層360和導體層362可以透過一個或多個薄膜沉積製程形成，例如ALD、CVD、PVD、任何其它合適的製程或其任何組合。閘極電介質層360可以包括電介質材料，包括氮化矽、高k電介質材料，例如氧化鋁(Al2O3)、氧化鉿(HfO2)或氧化鉭(Ta2O5)或其任何組合。導體層362可以包括導電材料，包括但不限於W、Co、Cu、Al、多晶矽、矽化物或其任何組合。在一些實施例中，在圖3F-3G中所示的閘極替換過程之後，狹縫350和橫向凹槽352A-352D的剩餘空間用填充材料來填充，填充材料是例如電介質(作為間隔體)和導電材料(作為粘合/阻擋層和導體)，以形成豎直地延伸穿過記憶體疊層370的狹縫接觸部(未示出)。
應當理解的是，結構增強型半導體插塞的應用並不僅限於3D記憶體元件。更一般的元件可以是具有結構增強型半導體插塞的任何半導體結構。圖5是根據一些實施例的用於利用結構增強型半導體插塞形成這種半導體結構的示例性方法500的流程圖。應當理解的是，方法500中所示的操作不是詳盡的，並且其它操作也可以在所示出的任何操作之前、之後或之間執行。此外，一些操作可以同時執行，或者以與圖5所示的不同循序執行。
參考圖5，方法500從操作502開始，其中穿過包括襯底上的交錯的氧化矽層和氮化矽層的電介質疊層形成開口。用於形成氧化矽/氮化矽電介質疊層和開口的製造製程類似於參考圖3A-3B所描繪的那些，並且因此本文不再重複。應當注意的是，氧化矽層和氮化矽層分別充當電介質疊層中的電介質層和犧牲 層。
方法500繼續進行到操作504，如圖5所示，其中透過開口施加具有範圍從大約1到大約50的選擇性的蝕刻劑(氮化矽到氧化矽)。在一些實施例中，選擇性可以在1至50之間(例如，1、2、3、4、5、6、7、8、9、10、15、20、25、30、35、40、45、50，由下端限定的任何這些值的任何範圍，或者在由這些值中的任何兩個值限定的任何範圍內)。透過蝕刻氮化矽層的與開口的側壁鄰接的部分來形成淺凹槽。
方法500繼續進行到操作506，如圖5所示，其中在開口的下部從襯底形成矽插塞。矽插塞可以從襯底外延生長，並且具有與襯底相同的材料。完成的矽插塞的形狀可以由淺凹槽和開口的幾何形狀決定。因此，矽插塞可以形成有突出部分，突出部分類似於參考圖3D所示的那些。
方法500繼續進行到操作508，如圖5所示，其中氮化矽層被蝕刻掉，並且透過去除突出部分來修整矽插塞的側壁輪廓。在一些實施例中，可以在單個製造步驟中用經修整的矽插塞對氮化矽層進行蝕刻。蝕刻劑可以包括諸如磷酸之類的濕化學品。完成的矽插塞沿豎直方向可以具有大體上相同的橫向尺寸(即，大體上筆直的側壁輪廓)，並且橫向尺寸的大小可以與開口的大小大致相同。
根據本公開的一個方面，公開了用於形成3D記憶體元件的方法。在襯底上形成電介質疊層。電介質疊層包括多個交錯的電介質層和犧牲層。形成了豎直地延伸穿過電介質疊層的開口。透過去除犧牲層的鄰接開口的側壁的一部分，形成淺凹槽。犧牲層位於電介質疊層的下部。在開口的下部形成半導體插塞。半導體插塞的一部分突出到淺凹槽中。溝道結構形成於開口中的半導體插塞上方，並與開口中的半導體插塞接觸。包括多個導體/電介質層對的記憶體疊層是透過用多個導體層替換電介質疊層中的犧牲層而形成的。
在一些實施例中，在形成記憶體疊層期間修整半導體插塞的突出部分，使得半導體插塞的橫向尺寸沿豎直方向大體上相同。根據一些實施例，在修整之後，半導體插塞的橫向尺寸沿豎直方向的變化小於25%。
在一些實施例中，襯底包括矽，並且犧牲層中的每個犧牲層包括氮化矽。在一些實施例中，為了形成淺凹槽，透過開口施加在氮化矽和氧化矽之間範圍從大約1到大約50的選擇性的蝕刻劑。根據一些實施例，蝕刻劑的選擇性範圍從大約1到大約5。蝕刻劑可以包括氫氟酸和臭氧。在一些實施例中，氫氟酸與臭氧的重量比在大約1：10和大約1：50之間。
在一些實施例中，為了形成半導體插塞，從開口中的襯底外延生長半導體層。
在一些實施例中，為了形成溝道結構，沿著半導體插塞上方的開口的側壁形成記憶體膜，並且在記憶體膜之上形成豎直地延伸的半導體溝道。
在一些實施例中，為了形成記憶體疊層、穿過電介質疊層的狹縫，電介質疊層中的犧牲層透過狹縫被蝕刻以形成多個橫向凹槽，閘極電介質層沿著狹縫和橫向凹槽的側壁沉積，並且導體層沉積在閘極電介質層之上。在一些實施例中，為了蝕刻犧牲層，透過開口施加包括磷酸的蝕刻劑。
根據本公開的另一方面，公開了用於形成半導體結構的方法。在襯底上形成多個交錯的電介質層和犧牲層。形成了豎直地延伸穿過交錯的電介質層和犧牲層的開口。透過去除犧牲層中的一個犧牲層的鄰接開口的側壁的一部分來形成淺凹槽。在開口的下部形成半導體插塞。半導體插塞的一部分突出到淺凹槽中。對半導體插塞的突出部分進行修整，使得半導體插塞的橫向尺寸沿豎直方向大體上相同。
在一些實施例中，犧牲層在半導體插塞的突出部分的修整期間被去除。根據一些實施例，在修整之後，半導體插塞的橫向尺寸沿豎直方向的變化 小於25%。
在一些實施例中，襯底包括矽，並且犧牲層中的每個犧牲層包括氮化矽。在一些實施例中，為了形成淺凹槽，透過開口施加在氮化矽和氧化矽之間範圍從大約1到大約50的選擇性的蝕刻劑。根據一些實施例，蝕刻劑的選擇性範圍從大約1到大約5。蝕刻劑可以包括氫氟酸和臭氧。在一些實施例中，氫氟酸與臭氧的重量比在大約1：10和大約1：50之間。
在一些實施例中，為了形成半導體插塞，從開口中的襯底外延生長半導體層。
在一些實施例中，為了形成溝道結構，沿著半導體插塞上方的開口的側壁形成記憶體膜，並且在記憶體膜之上形成豎直地延伸的半導體溝道。
在一些實施例中，為了形成記憶體疊層、穿過電介質疊層的狹縫，電介質疊層中的犧牲層透過狹縫被蝕刻以形成多個橫向凹槽，閘極電介質層沿著狹縫和橫向凹槽的側壁沉積，並且導體層沉積在閘極電介質層之上。在一些實施例中，為了蝕刻犧牲層，透過開口施加包括磷酸的蝕刻劑。
根據本發明的又一方面，3D記憶體元件包括：襯底、設置在襯底上並包括多個導體/電介質層對的記憶體疊層、以及多個記憶體串，每個記憶體串豎直地延伸穿過記憶體疊層並包括在記憶體串的底部處的半導體插塞。半導體插塞的橫向尺寸沿豎直方向大體上相同。
在一些實施例中，半導體插塞的橫向尺寸沿豎直方向的變化小於25%。
在一些實施例中，半導體插塞包括與襯底的材料相同的外延生長半導體層。
在一些實施例中，記憶體串中的每個記憶體串還包括豎直地延伸穿過導體/電介質層對的半導體溝道和橫向地設置在導體/電介質層對和半導體溝 道之間的記憶體膜。
上述具體實施例的描述將充分揭示本公開的一般性質，其他人可以透過在本領域技術中應用知識，在不偏離本公開的一般概念的情況下容易地修改和/或適應這樣的具體實施例的各種應用而不需要過度的實驗。因此，基於本文所提出的教導和引導，這種適應和修改旨在所公開的實施例的等價物的含義和範圍內。應該理解的是，本文的措辭或術語是為了描述而不是限制，使得本說明書的術語或措辭將由熟練的技術人員根據教導和引導來解釋。
本公開的實施例已經借助於說明特定功能及其關係的實施方式的功能構建塊來描述。為了便於描述，已在本文中任意限定了這些功能構建塊的邊界。只要適當地執行其指定的功能和關係，就可以限定替代的邊界。
發明內容和摘要部分可以闡述由(多個)發明人設想的本公開的一個或多個但並非所有示例性實施例，並且因此，不旨在以任何方式限制本公開和所附權利要求。
本公開的廣度和範圍不應被上述示例性實施例中的任何一個限制，而應僅根據所附權利要求及其等同物來限定。

Claims (18)

  1. 一種用於形成三維(3D)記憶體元件的方法，包括：在襯底上形成電介質疊層，所述電介質疊層包括多個交錯的電介質層和犧牲層；形成豎直地延伸穿過所述電介質疊層的開口；透過去除犧牲層的與所述開口的側壁鄰接的一部分來形成淺凹槽，所述犧牲層位於所述電介質疊層的下部；在所述開口的下部形成半導體插塞，其中，所述半導體插塞的一部分突出到所述淺凹槽中；在所述開口中的所述半導體插塞上方形成溝道結構，並且使所述溝道結構與所述開口中的所述半導體插塞接觸；以及透過用多個導體層替換所述電介質疊層中的所述犧牲層來形成包括多個導體/電介質層對的記憶體疊層。
  2. 根據請求項1所述的方法，還包括在形成所述記憶體疊層期間對所述半導體插塞的突出部分進行修整，使得所述半導體插塞的橫向尺寸變成沿豎直方向大體上相同。
  3. 根據請求項2所述的方法，其中，所述半導體插塞的所述橫向尺寸沿所述豎直方向的變化在修整之後小於25%。
  4. 根據請求項1所述的方法，其中，所述襯底包括矽，並且所述犧牲層中的每個犧牲層包括氮化矽。
  5. 根據請求項4所述的方法，其中，形成所述淺凹槽包括透過所述開口施加蝕刻劑，所述蝕刻劑在氮化矽和氧化矽之間的選擇性範圍從大約1到大約50。
  6. 根據請求項5所述的方法，其中，所述蝕刻劑的選擇性範圍從大約1到大約5。
  7. 根據請求項5所述的方法，其中，所述蝕刻劑包括氫氟酸和臭氧。
  8. 根據請求項7所述的方法，其中，氫氟酸與臭氧的重量比在大約1：10和大約1：50之間。
  9. 根據請求項1所述的方法，其中，形成所述半導體插塞包括從所述開口中的所述襯底外延生長半導體層。
  10. 根據請求項1所述的方法，其中，形成所述溝道結構包括：沿著所述開口的在所述半導體插塞上方的側壁形成記憶體膜；以及形成在所述記憶體膜之上豎直地延伸的半導體溝道。
  11. 根據請求項1所述的方法，其中，形成所述記憶體疊層包括：形成穿過所述電介質疊層的狹縫；透過所述狹縫蝕刻所述電介質疊層中的所述犧牲層以形成多個橫向凹槽；沿所述橫向凹槽和所述狹縫的側壁沉積閘極電介質層；以及在所述閘極電介質層之上沉積所述導體層。
  12. 根據請求項11的方法，其中，蝕刻所述犧牲層包括透過所述開口施加包括磷酸的蝕刻劑。
  13. 一種用於形成半導體結構的方法，包括：在襯底上形成多個交錯的電介質層和犧牲層；形成豎直地延伸穿過所述交錯的電介質層和犧牲層的開口；透過去除所述犧牲層中的一個犧牲層的鄰接所述開口的側壁的一部分來形成淺凹槽；在所述開口的下部形成半導體插塞，其中，所述半導體插塞的一部分突出到所述淺凹槽中；以及修整所述半導體插塞的突出部分，使得所述半導體插塞的橫向尺寸變成沿豎直方向大體上相同。
  14. 根據請求項13所述的方法，還包括在修整所述半導體插塞的突出部分期間去除所述犧牲層。
  15. 根據請求項13所述的方法，其中，所述襯底包括矽，並且所述犧牲層中的每個犧牲層包括氮化矽。
  16. 根據請求項15所述的方法，其中，形成所述淺凹槽包括透過所述開口施加蝕刻劑，所述蝕刻劑在氮化矽和氧化矽之間的選擇性範圍從大約1到大約50。
  17. 根據請求項16所述的方法，其中，所述蝕刻劑包括氫氟酸和臭氧。
  18. 根據請求項13所述的方法，其中，形成所述半導體插塞包括從所述開口中的所述襯底外延生長半導體層。
TW107136944A 2018-08-16 2018-10-19 三維記憶體元件及其形成方法 TWI678767B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2018/100824 2018-08-16
PCT/CN2018/100824 WO2020034147A1 (en) 2018-08-16 2018-08-16 Methods for forming structurally-reinforced semiconductor plug in three-dimensional memory device

Publications (2)

Publication Number Publication Date
TWI678767B true TWI678767B (zh) 2019-12-01
TW202010054A TW202010054A (zh) 2020-03-01

Family

ID=64806280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136944A TWI678767B (zh) 2018-08-16 2018-10-19 三維記憶體元件及其形成方法

Country Status (4)

Country Link
US (1) US10861868B2 (zh)
CN (2) CN109155313B (zh)
TW (1) TWI678767B (zh)
WO (1) WO2020034147A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110121778B (zh) * 2019-03-04 2020-08-25 长江存储科技有限责任公司 三维存储器件
CN110062958B (zh) 2019-03-04 2020-05-26 长江存储科技有限责任公司 用于形成三维存储器件的方法
KR102683667B1 (ko) * 2019-06-10 2024-07-11 에스케이하이닉스 주식회사 메모리 장치 및 그 제조 방법
CN111052381B (zh) * 2019-11-28 2021-02-26 长江存储科技有限责任公司 三维存储器件及其制作方法
WO2021146901A1 (en) 2020-01-21 2021-07-29 Yangtze Memory Technologies Co., Ltd. Interconnect structures of three-dimensional memory devices
EP3963629A4 (en) 2020-01-21 2022-12-21 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STORAGE DEVICES WITH CRITICAL DIMENSION OF AN EXTENDED CONNECTION AND METHOD OF PRODUCTION THEREOF
CN111323443B (zh) * 2020-03-04 2023-12-01 武汉新芯集成电路制造有限公司 Sono刻蚀样品制备及检测方法
CN111564408B (zh) * 2020-04-29 2021-08-17 长江存储科技有限责任公司 一种开口的形成方法
US11877448B2 (en) 2020-05-27 2024-01-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN112585754B (zh) * 2020-05-27 2024-07-19 长江存储科技有限责任公司 用于形成三维存储器件的方法
US12048151B2 (en) 2020-05-27 2024-07-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
DE102021116448A1 (de) 2020-09-23 2022-03-24 Samsung Electronics Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN113437083A (zh) * 2021-06-29 2021-09-24 长江存储科技有限责任公司 三维存储器的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160365351A1 (en) * 2015-06-15 2016-12-15 SanDisk Technologies, Inc. Passive devices for integration with three-dimensional memory devices
CN107591320A (zh) * 2017-08-31 2018-01-16 长江存储科技有限责任公司 一种3d nand存储器件的金属栅极及其制备方法
WO2018144957A1 (en) * 2017-02-04 2018-08-09 Monolithic 3D Inc. 3d semiconductor device and structure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060011586A1 (en) * 2004-07-14 2006-01-19 Shea Kevin R Method of etching nitrides
KR100688750B1 (ko) * 2005-08-18 2007-03-02 동부일렉트로닉스 주식회사 섀로우 트렌치 아이솔레이션의 제조방법
KR101532366B1 (ko) * 2009-02-25 2015-07-01 삼성전자주식회사 반도체 기억 소자
KR101652873B1 (ko) * 2010-02-18 2016-08-31 삼성전자주식회사 3차원 반도체 장치 및 그 동작 방법
KR101688604B1 (ko) * 2010-07-05 2016-12-23 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
DE102011084603A1 (de) * 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
KR102091729B1 (ko) * 2013-10-10 2020-03-20 삼성전자 주식회사 3차원 반도체 메모리 소자의 제조 방법 및 그 방법에 의해 제조된 3차원 반도체 메모리 소자
US9443867B2 (en) * 2014-04-30 2016-09-13 Sandisk Technologies Llc Method of making damascene select gate in memory device
KR20150134934A (ko) * 2014-05-23 2015-12-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 장치와, 이를 포함하는 반도체 시스템과, 그 제조방법
US9780102B2 (en) * 2014-11-07 2017-10-03 Micron Technology, Inc. Memory cell pillar including source junction plug
KR102321739B1 (ko) * 2015-02-02 2021-11-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9627397B2 (en) * 2015-07-20 2017-04-18 Macronix International Co., Ltd. Memory device and method for fabricating the same
US9997533B2 (en) * 2015-10-06 2018-06-12 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US9570463B1 (en) * 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
US10115732B2 (en) * 2016-02-22 2018-10-30 Sandisk Technologies Llc Three dimensional memory device containing discrete silicon nitride charge storage regions
US10332904B2 (en) * 2016-09-20 2019-06-25 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US10038002B2 (en) * 2016-10-18 2018-07-31 Micron Technology, Inc. Semiconductor devices and methods of fabrication
CN106876397B (zh) * 2017-03-07 2020-05-26 长江存储科技有限责任公司 三维存储器及其形成方法
CN107731741B (zh) * 2017-08-24 2019-01-29 长江存储科技有限责任公司 一种改善接触孔插塞氧化物凹陷的工艺方法
CN107591407B (zh) * 2017-08-31 2018-08-07 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
US10290647B2 (en) * 2017-09-26 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160365351A1 (en) * 2015-06-15 2016-12-15 SanDisk Technologies, Inc. Passive devices for integration with three-dimensional memory devices
WO2018144957A1 (en) * 2017-02-04 2018-08-09 Monolithic 3D Inc. 3d semiconductor device and structure
CN107591320A (zh) * 2017-08-31 2018-01-16 长江存储科技有限责任公司 一种3d nand存储器件的金属栅极及其制备方法

Also Published As

Publication number Publication date
WO2020034147A1 (en) 2020-02-20
CN109155313B (zh) 2019-12-17
CN111244100B (zh) 2022-06-14
US20200058674A1 (en) 2020-02-20
CN111244100A (zh) 2020-06-05
US10861868B2 (en) 2020-12-08
CN109155313A (zh) 2019-01-04
TW202010054A (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
TWI678767B (zh) 三維記憶體元件及其形成方法
TWI689086B (zh) 用於減少三維記憶體件中的半導體插塞中的缺陷的方法
TWI683424B (zh) 具有沉積的半導體插塞的立體記憶體元件及其形成方法
TWI692852B (zh) 三維儲存裝置、用於形成三維儲存裝置的方法以及用於在三維儲存裝置中形成通道孔的方法
TWI689079B (zh) 三維記憶元件中的堆疊間插塞及其形成方法
TWI689087B (zh) 利用自然氧化層形成具有通道結構的三維記憶體件的方法
TW202013685A (zh) 在三維記憶體元件中由保護性介電層保護的半導體插塞及其形成方法
TWI715423B (zh) 具有位於記憶體串中的口袋結構的立體記憶體元件及其形成方法
TWI787541B (zh) 三維記憶體元件的互連結構
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
TW201913976A (zh) 三維記憶體元件及其製作方法
CN112635479B (zh) 具有外延生长的半导体沟道的三维存储器件及其形成方法
TWI758018B (zh) 三維記憶體元件中具有突出部分的通道結構及其製作方法
TWI733471B (zh) 三維記憶體元件及其製造方法
TW202141758A (zh) 三維記憶體裝置及用於形成其的方法
TWI756745B (zh) 用於形成三維（3d）記憶體裝置的方法
WO2021195997A1 (en) Three-dimensional memory device and method for forming the same
TW202145528A (zh) 3d記憶體裝置