JP2014017711A - 電子装置の寄生容量低減回路 - Google Patents

Abstract

【課題】 プリント基板上の回路に形成される寄生容量を低減すると共に回路の安定した動作を実現することができる、電子装置の寄生容量低減回路を提供する。
【解決手段】 プリント基板上に設けられた各素子により形成されると共に所定周波数の信号または所定周波数を中心とした帯域幅の信号を取り扱う電子装置の寄生容量低減回路であって、プリント基板上に各素子を設けることにより形成される寄生容量Ｃｐ１、Ｃｐ２に対して、並列に接続されていると共にインダクタンス素子を含むインダクタンス部Ｌｐ１、Ｌｐ２を備え、インダクタンス部Ｌｐ１、Ｌｐ２のコイルＬｐ１１、Ｌｐ２１は寄生容量Ｃｐ１、Ｃｐ２と共に所定周波数で共振する並列共振回路を形成する。
【選択図】 図１

Description

この発明は、電子装置に形成される寄生容量を低減する、電子装置の寄生容量低減回路に関する。

電子装置には、半導体素子を用いて各種信号の発振や増幅等を行うものがあり、例えば、電子装置として電圧制御発振回路がある。電圧制御発振回路は、制御電圧を入力とし、この制御電圧に応じた周波数の信号を発振する。この電圧制御発振回路の一例を図７に示す。図７の電圧制御発振回路は、共振部１１と発振部１２とで構成されている。共振部１１は、可変容量ダイオードＣＶ１と、コンデンサＣ１〜Ｃ３と、コイルＬ１とで構成されている。共振部１１では、入力された制御電圧で容量が変化する可変容量ダイオードＣＶ１と、コンデンサＣ１との直列回路に対して、コンデンサＣ２とコイルＬ１とがそれぞれ並列に接続されて、共振用の並列回路が形成されている。この並列回路は、直流阻止用のコンデンサＣ３によって、次段の発振部１２に接続されている。

電圧制御発振回路の発振部１２は、抵抗Ｒ１〜Ｒ３と、コンデンサＣ４〜Ｃ７と、トランジスタＴＲ１とで構成され、共振部１１の共振周波数で発振する。電源Ｖｃｃとグランドとの間に、抵抗Ｒ１と抵抗Ｒ２との直列回路が接続され、抵抗Ｒ１とグランドとの間にはコンデンサＣ６が接続されている。また、抵抗Ｒ１、Ｒ２の接続点とグランドとの間には、コンデンサＣ４とコンデンサＣ５との直列回路が接続されている。コンデンサＣ４、Ｃ５の接続点には、コンデンサＣ７が接続され、この接続点とグランドとの間には抵抗Ｒ３が接続されている。抵抗Ｒ１、Ｒ２の接続点には、トランジスタＴＲ１のベースが接続され、抵抗Ｒ１とコンデンサＣ６との接続点には、トランジスタＴＲ１のコレクタが接続されている。また、コンデンサＣ４、Ｃ５の接続点には、トランジスタＴＲ１のエミッタが接続されている。

発振部１２では、トランジスタＴＲ１に対して抵抗Ｒ１〜Ｒ３によりバイアス電圧が加えられ、コンデンサＣ４、Ｃ５による直列回路によりＶＯＣ出力信号が分圧されて、トランジスタＴＲ１のベースに加えられている。つまり、コンデンサＣ４、Ｃ５による直列回路は帰還回路である。また、コンデンサＣ６はトランジスタＴＲ１のコレクタを交流的にアースし、コンデンサＣ７は次段に対する直流阻止用である。

こうした電圧制御発振回路がプリント基板等を用いて形成される場合がある。こうした場合、トランジスタやコンデンサ等の部品を取り付ける部品面と、アース用のグランド面とが、絶縁板を介在して向き合っている。このために、プリント基板には、部品面のパターンとグランド面のパターンとの間に寄生容量が形成される。先の図７に示す電圧制御発振回路の場合、図８に示すように、寄生容量Ｃｐ１、Ｃｐ２とが形成されている。寄生容量Ｃｐ１は可変容量ダイオードＣＶ１のカソードとグランドとの間に形成され、寄生容量Ｃｐ２はトランジスタＴＲ１のベースとグランドとの間に形成されている。

このような寄生容量を低減するために、プリント基板の部品面のパターン、例えば図８の場合、可変容量ダイオードＣＶ１のカソードを取り付けるためのパターンの面積を縮小する手法がある。また、寄生容量を低減するために、部品面のパターンに対向するグランド面のパターンを窓状に除去する手法がある（例えば、特許文献１参照。）。

特開平１０−２２７３４号公報

先に述べた従来の技術には、それぞれ次の課題がある。部品面のパターンを縮小する手法では、部品を取り付けるための最小のパターンは必要である。これに伴って、プリント基板に形成される寄生容量を大幅に低減することができない。このために、プリント基板に形成される回路の安定した動作を実現することができない。また、グランド面のパターンを除去する手法では、除去した後のグランド面のパターンの状態によっては、プリント基板に形成される回路の動作が安定しない場合がある。

この発明の目的は、前記の課題を解決し、プリント基板上の回路に形成される寄生容量を低減すると共に回路の安定した動作を実現することができる、電子装置の寄生容量低減回路を提供することにある。

前記の課題を解決するために、請求項１の発明は、プリント基板上に設けられた各素子により形成されると共に所定周波数の信号または所定周波数を中心とした帯域幅の信号を取り扱う電子装置の寄生容量低減回路であって、前記プリント基板上に各素子を設けることにより形成される寄生容量に対して、並列に接続されていると共にインダクタンス素子を含むインダクタンス部を備え、前記インダクタンス部のインダクタンス素子は前記寄生容量と共に前記所定周波数で共振する並列共振回路を形成する、ことを特徴とする電子装置の寄生容量低減回路である。

請求項１の発明では、電子装置に形成される寄生容量に対して、並列に接続されていると共にインダクタンス素子を含むインダクタンス部が設けられる。そして、このインダクタンス素子は寄生容量と共に所定周波数で共振する並列共振回路を形成し、並列共振回路のインピーダンスは電子装置の所定周波数付近で大きくなる。

請求項２の発明は、請求項１に記載の電子装置の寄生容量低減回路において、前記インダクタンス部は、前記インダクタンス素子に対して直列に接続されているキャパシタンス素子を備え、前記キャパシタンス素子は、前記インダクタンス素子に対して直流の阻止用として作用する、ことを特徴とする。

請求項３の発明は、請求項１または２に記載の電子装置の寄生容量低減回路において、前記インダクタンス部のインダクタンス素子は、前記プリント基板のビアによって形成されている、ことを特徴とする。

請求項１の発明によれば、寄生容量に対してインダクタンス部を並列に接続して並列共振回路を形成することにより、寄生容量を低減することができる。この結果、プリント基板の部品面のパターンを縮小することを不要にし、プリント基板に形成されている電子装置の安定した動作を実現することができる。

また、請求項１の発明によれば、グランド面のパターンを除去する必要がないので、プリント基板のグランド面のパターンの状態によらずに、電子装置の安定した動作を実現することができる。

請求項２の発明によれば、インダクタンス素子に対して、直流阻止用のキャパシタンス素子を設けたので、信号と直流とが重なり合う、各種の電子装置に形成される寄生容量を低減することができる。

請求項３の発明によれば、インダクタンス部のインダクタンス素子を、プリント基板のビアによって形成するので、回路の部品点数の増加を抑えることができる。

この発明の実施の形態１による、電子装置の寄生容量低減回路を示す回路図である。 インダクタンス部の一例を示す回路図である。 並列共振回路のインピーダンスを示す図である。 プリント基板に形成されたトランジスタとインダクタンス部とを示す図であり、図４（ａ）はトランジスタとインダクタンス部とを実装する様子を示す図、図４（ｂ）は図４（ａ）のＩ−Ｉ断面を示す図である。 インダクタンス部を実装するための別の例を示す図である。 実施の形態３を説明するための、電子装置の寄生容量低減回路を示す回路図である。 電圧制御発振回路の一例を示す回路図である。 電圧制御発振回路に発生する寄生容量を示す回路図である。

次に、この発明の各実施の形態について、図面を用いて詳しく説明する。

（実施の形態１）
この実施の形態による電子装置の寄生容量低減回路（以下、単に「寄生容量低減回路」という）を図１に示す。なお、この実施の形態では、先に説明した図７、図８と同一もしくは同一と見なされる構成要素には、それと同じ参照符号を付けて、その説明を省略する。図１の寄生容量低減回路は、共振部１と発振部２とから成る電圧制御発振回路に適用されている。電圧制御発振回路は、入力された制御電圧に応じて可変容量ダイオードＣＶ１の容量が変化し、これにより、共振部１の共振周波数が決まる。つまり、共振部１には共振周波数の帯域幅があり、これが共振部１の周波数可変幅となる。この実施の形態では、周波数可変幅の中心周波数を所定周波数としている。発振部２は、共振部１の共振周波数で発振し、発振で生成した所定周波数の信号をＶＯＣ出力信号として出力する。このように、電圧制御発振回路は所定周波数を中心とした信号を取り扱う電子装置である。

この電圧制御発振回路に適用されている寄生容量低減回路は、寄生容量Ｃｐ１に接続されているインダクタンス部Ｌｐ１と、寄生容量Ｃｐ２に接続されているインダクタンス部Ｌｐ２とを備えている。寄生容量Ｃｐ１の増加は、可変容量ダイオードＣＶ１を含む共振部１の合成容量の可変比を狭くする原因となる。また、寄生容量Ｃｐ２の増加は、発振電力と負荷Ｑとの低下による位相雑音増加の原因となる。

インダクタンス部Ｌｐ１は寄生容量Ｃｐ１に対して並列に接続されている。インダクタンス部Ｌｐ１は、図２に示すように、コイルＬｐ１１とコンデンサＣｐ１１とで構成されている。インダクタンス部Ｌｐ１のコイルＬｐ１１は、寄生容量Ｃｐ１と共に並列共振回路を形成する。つまり、コイルＬｐ１１の値を調整することにより、並列共振回路の共振周波数を、電圧制御発振回路の所定周波数にする。これにより、例えば図３に示すように、電圧制御発振回路の共振周波数が所定周波数Ｆ１であるときに、並列回路のインピーダンスＺ１が最大となる。この結果、並列共振回路は可変容量ダイオードＣＶ１から切り離されたことと似たような状態になり、寄生容量Ｃｐ１が低減される。

また、電圧制御発振回路の共振部１の共振周波数が制御電圧に応じてシフトした場合でも、共振部１の周波数可変幅を表す周波数Ｆ２および周波数Ｆ３では、インピーダンスＺ２は、最大のインピーダンスＺ１に比べれば低下はするが、この範囲外のインピーダンスＺ３に比較すれば大きな値である。この結果、共振部１の共振周波数Ｆ２から共振周波数Ｆ３の範囲（共振部１の周波数可変幅）であれば、大きなインピーダンス（値Ｚ１〜Ｚ２の範囲）により、寄生容量Ｃｐ１が低減される。

インダクタンス部Ｌｐ１のコンデンサＣｐ１１は、可変容量ダイオードＣＶ１に加えられている制御電圧がコイルＬｐ１１を経てグランドに流れることを防いでいる。つまり、コンデンサＣｐ１１は直流阻止用であり、インダクタンス部Ｌｐ１の適用範囲を広げるためのものである。この実施の形態では、コイルＬｐ１１のリアクタンスに対してコンデンサＣｐ１１のリアクタンスが、所定周波数について、
コイルＬｐ１１のリアクタンス＞＞コンデンサＣｐ１１のリアクタンス
となるように設定されている。これにより、インダクタンス部Ｌｐ１のインピーダンスは、実質的にコイルＬｐ１１のリアクタンスになる。この結果、インダクタンス部Ｌｐ１と寄生容量Ｃｐ１とによる並列共振回路の形成の際に、コンデンサＣｐ１１による影響を除くことができる。

もし、インダクタンス部Ｌｐ１に直流電圧等が加えられていなければ、コンデンサＣｐ１１を省略することができる。この場合には、インダクタンス部Ｌｐ１はコイルＬｐ１１である。

インダクタンス部Ｌｐ２は、インダクタンス部Ｌｐ１と同様である。つまり、インダクタンス部Ｌｐ２は、電圧制御発振回路の所定周波数で、寄生容量Ｃｐ２と並列共振回路を形成する。これにより、寄生容量Ｃｐ２が低減される。

インダクタンス部Ｌｐ１やインダクタンス部Ｌｐ２は次のようにして実装される。例えば、インダクタンス部Ｌｐ２は、図４（ａ）、（ｂ）に示すように、プリント基板の絶縁板５１の部品面のパターン５２に設けられているコイルＬｐ２１とコンデンサＣｐ２１とで構成されている。このインダクタンス部Ｌｐ２は、トランジスタＴＲ１の周囲に設けられている。トランジスタＴＲ１は、絶縁板５１の部品面のパターン５３にエミッタＥが接続され、パターン５４にベースＢが接続されている。パターン５３とパターン５４とにはコンデンサＣ４が接続され、パターン５４にはコンデンサＣ３が接続されている。なお、図４（ａ）では、トランジスタＴＲ１のコレクタＣに対する接続を省略している。

図４（ａ）、（ｂ）に示すトランジスタＴＲ１の実装では、寄生容量Ｃｐ２は部品面のパターン５４とグランド面のパターン５５とにより形成される。したがって、インダクタンス部Ｌｐ２は、トランジスタＴＲ１のベースＢ用のパターン５４の周囲に設けられることになる。

インダクタンス部Ｌｐ２のコイルＬｐ２１は、部品面からグランド面に貫通するビアによって形成されている。ビアは、部品面のパターン５２とグランド面のパターン５５とを連結するスルーホールであり、コイルＬｐ２１として機能する。コイルＬｐ２１の値はビアの直径等で調整される。コイルＬｐ２１の値を調整することにより、寄生容量Ｃｐ２とインダクタンス部Ｌｐ２とで形成される並列共振回路の共振周波数を、所定周波数にすることができる。これにより、所定周波数では並列共振回路のインピーダンスが最大となり、この並列共振回路はトランジスタＴＲ１のベースＢから、実質的に切り離されたことと同じ状態になる。寄生容量Ｃｐ２とインダクタンス部Ｌｐ２との並列共振回路を形成することにより、寄生容量Ｃｐ２が低減されている。

インダクタンス部Ｌｐ２のコンデンサＣｐ２１は、直流阻止用である。トランジスタＴＲ１のベースＢには、直流のバイアス電圧が加えられているので、部品面のパターン５２とパターン５４との間に、コンデンサＣｐ２１が接続されている。

もし、インダクタンス部Ｌｐ２に直流電圧等が加えられていなければ、コンデンサＣｐ２１を省略することができる。この場合には、インダクタンス部Ｌｐ２はコイルＬｐ２１であり、例えば図５に示すように、コイルＬｐ２１となるビアを、トランジスタＴＲ１のベースＢ用のパターン５４に実装してもよい。

次に、この実施の形態による寄生容量低減回路の作用について説明する。寄生容量低減回路が適用されている電圧制御発振回路では、制御電圧を入力とし、この電圧により可変容量ダイオードＣＶ１の容量が変化する。そして、可変容量ダイオードＣＶ１の容量に応じた周波数で共振部１が共振し、共振部１の共振周波数により発振部２が発振する。これにより、電圧制御発振回路からは共振周波数のＶＯＣ出力信号が出力される。

ところで、共振部１では可変容量ダイオードＣＶ１のカソード側に位置する、プリント基板の部品面のパターンと、このパターンと対向するグランド面のパターンとで、寄生容量Ｃｐ１が形成される。しかし、寄生容量Ｃｐ１には、寄生容量低減回路のインダクタンス部Ｌｐ１が接続され、インダクタンス部Ｌｐ１は寄生容量Ｃｐ１と共に並列共振回路を形成する。この共振回路は、共振部１の周波数可変幅の中心周波数つまり所定周波数で共振するように構成されているので、所定周波数で並列共振回路のインピーダンスが最大となる。また、制御電圧に応じて共振部１の共振周波数が所定周波数からシフトした場合でも、最大のインピーダンスに比べれば低下した値であるが、大きなインピーダンスにより、寄生容量Ｃｐ１が低減される。

同じように、トランジスタＴＲ１のベース側に位置する、プリント基板の部品面のパターンと、このパターンと対向するグランド面のパターンとで形成される寄生容量Ｃｐ２も、インダクタンス部Ｌｐ２と並列共振回路を形成する。特に、共振部１が所定周波数で共振すると、この並列共振回路のインピーダンスが最大となり、この並列共振回路が共振部１から切り離されたことと同じになる。これにより、寄生容量Ｃｐ２が共振部１に影響を与えることがない。つまり、寄生容量Ｃｐ２に対してインダクタンス部Ｌｐ２を並列に接続することにより、寄生容量Ｃｐ２が低減される。

また、制御電圧による発振周波数可変により、共振部１の共振周波数が所定周波数からシフトした場合でも、並列共振回路の大きなインピーダンスで寄生容量Ｃｐ２が低減される。

こうして、この実施の形態によれば、寄生容量Ｃｐ１、Ｃｐ２に対してインダクタンス部Ｌｐ１、Ｌｐ２を並列に接続することにより、寄生容量Ｃｐ１、Ｃｐ２を低減することができる。これにより、プリント基板の部品面のパターンを縮小することを不要にし、プリント基板に形成されている電圧制御発振回路の安定した動作を実現することができる。

また、この実施の形態によれば、グランド面のパターンを除去する必要がないので、プリント基板のグランド面のパターンの状態によらずに、電圧制御発振回路の安定した動作を実現することができる。

また、この実施の形態によれば、寄生容量Ｃｐ１が低減されるので、寄生容量Ｃｐ１による周波数可変幅の狭帯域化を防ぐことができ、寄生容量Ｃｐ２が低減されるので、位相雑音の増加を防ぐことができる。

また、この実施の形態によれば、インダクタンス部Ｌｐ１、Ｌｐ２のコイルＬｐ１１、Ｌｐ２１を、プリント基板にビアを設けて形成するので、寄生容量低減回路の部品点数の増加を少なくすることができる。

さらに、この実施の形態によれば、プリント基板に実装される部品に起因する寄生容量も低減することができるために、より一層の低位相雑音化や周波数可変幅の増加を実現することができる。

（実施の形態２）
実施の形態１では、インダクタンス部Ｌｐ１、Ｌｐ２のインダクタンス素子を、プリント基板にビアを設けて形成した。なお、この実施の形態では、先に説明した実施の形態１と同一もしくは同一と見なされる構成要素には、それと同じ参照符号を付けて、その説明を省略する。

この実施の形態では、導電線を巻いて形成した、素子としてのコイルを用いる。例えば、先の図４の場合、コイルＬｐ２１の代わりに、導電線を巻いて形成したコイルと、コンデンサＣｐ２１とを直列に接続し、直列回路の一端を、トランジスタＴＲ１のベースＢが接続されている、プリント基板のパターン５４に接続する。さらに、直列回路の他端を、例えばビアを経てグランド面のパターン５５に接続する。

こうして、導電線により形成されているコイルと、コンデンサＣｐ２１との直列回路がトランジスタＴＲ１のベースＢとグランドとの間に接続される。インダクタンス部Ｌｐ１のコイルＬｐ１１も同様である。

この実施の形態によれば、コイルＬｐ１１、Ｌｐ２１の代わりに、導電線を巻いて形成したコイルを用いるので、このコイルのインダクタンス値の調整を容易にし、インダクタンス部Ｌｐ１、Ｌｐ２の共振周波数の設定を容易に行うことを可能にする。

（実施の形態３）
この実施の形態では、先の実施の形態１、２に対して、次のようにしている。なお、この実施の形態では、先に説明した実施の形態１、２と同一もしくは同一と見なされる構成要素には、それと同じ参照符号を付けて、その説明を省略する。

この実施の形態では、図６に示すように、寄生容量低減回路としてインダクタンス部Ｌｐ１を加えた場合に、電圧制御発振回路が低周波発振をするときがある。このときには、電圧制御発振回路にインダクタンス素子Ｌ６１を入れると、発振防止に有効である。具体的には、発振部２の入力であるトランジスタＴＲ１のベースと、グランドとの間に、発振防止用のインダクタンス素子Ｌ６１を接続する。さらに、インダクタンス素子Ｌ６１と直列にコンデンサＣ６１を接続する。トランジスタＴＲ１のベースにはバイアスが加えられているので、コンデンサＣ６１は直流阻止用である。

こうして、この実施の形態により、寄生容量低減回路としてインダクタンス部Ｌｐ１を加えた場合に、電圧制御発振回路が低周波発振をしても、インダクタンス素子Ｌ６１とコンデンサＣ６１との直列回路で低周波発振を防ぐことができる。

以上、この発明の各実施の形態を詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。上記の各実施の形態では、寄生容量低減回路を電圧制御発振回路に適用したが、この発明は、この他にも、フィルタ回路や中間周波増幅回路などの、各種の電子回路に適用可能である。

Ｃｐ１、Ｃｐ２ 寄生容量
Ｌｐ１、Ｌｐ２ インダクタンス部
Ｌｐ１１、Ｌｐ２１ コイル
Ｃｐ１１、Ｃｐ２１ コンデンサ
１ 共振部
ＣＶ１ 可変容量ダイオード
Ｃ１〜Ｃ３ コンデンサ
Ｌ１ コイル
２ 発振部
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｃ４、Ｃ５、Ｃ６、Ｃ７ コンデンサ
ＴＲ１ トランジスタ

Claims (3)

1. プリント基板上に設けられた各素子により形成されると共に所定周波数の信号または所定周波数を中心とした帯域幅の信号を取り扱う電子装置の寄生容量低減回路であって、
   前記プリント基板上に各素子を設けることにより形成される寄生容量に対して、並列に接続されていると共にインダクタンス素子を含むインダクタンス部を備え、
   前記インダクタンス部のインダクタンス素子は前記寄生容量と共に前記所定周波数で共振する並列共振回路を形成する、
   ことを特徴とする電子装置の寄生容量低減回路。
2. 前記インダクタンス部は、前記インダクタンス素子に対して直列に接続されているキャパシタンス素子を備え、
   前記キャパシタンス素子は、前記インダクタンス素子に対して直流の阻止用として作用する、
   ことを特徴とする請求項１に記載の電子装置の寄生容量低減回路。
3. 前記インダクタンス部のインダクタンス素子は、前記プリント基板のビアによって形成されている、
   ことを特徴とする請求項１または２に記載の電子装置の寄生容量低減回路。