JP2010136128A - 発振器 - Google Patents
発振器 Download PDFInfo
- Publication number
- JP2010136128A JP2010136128A JP2008310421A JP2008310421A JP2010136128A JP 2010136128 A JP2010136128 A JP 2010136128A JP 2008310421 A JP2008310421 A JP 2008310421A JP 2008310421 A JP2008310421 A JP 2008310421A JP 2010136128 A JP2010136128 A JP 2010136128A
- Authority
- JP
- Japan
- Prior art keywords
- distributed constant
- wavelength
- constant line
- line
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】周波数を高くしても分布定数線路の線路長を長くできてQ値を向上できるとともに、製造誤差を小さく抑えることができる発振器を提供する。
【解決手段】1波長の線路長であって、両端をグランドに接地した分布定数線路16を有し、この分布定数線路16の一端から1/4波長の位置に設けた第1の中間タップに発振トランジスタ27のべースを接続するようにした。これにより、分布定数線路16の線路長が従来の1/4波長の線路長の分布定数線路より長くなり、その分Q値の向上が図れるとともに、製造誤差を小さく抑えることが可能となる。分布定数線路16の長さを1/2波長としても従来の1/4波長の長さの分布定数線路に比べて2倍長くできる。このようにしてもQ値の向上が図れ、また製造誤差を小さく抑えることが可能となる。
【選択図】図1
【解決手段】1波長の線路長であって、両端をグランドに接地した分布定数線路16を有し、この分布定数線路16の一端から1/4波長の位置に設けた第1の中間タップに発振トランジスタ27のべースを接続するようにした。これにより、分布定数線路16の線路長が従来の1/4波長の線路長の分布定数線路より長くなり、その分Q値の向上が図れるとともに、製造誤差を小さく抑えることが可能となる。分布定数線路16の長さを1/2波長としても従来の1/4波長の長さの分布定数線路に比べて2倍長くできる。このようにしてもQ値の向上が図れ、また製造誤差を小さく抑えることが可能となる。
【選択図】図1
Description
本発明は、マイクロストリップラインやトリプレート型ストリップライン等の分布定数線路を共振素子として用いた発振器に関する。
従来、発振器の小型化を目的として、1/4波長のストリップラインが共振素子として用いられている(例えば、特許文献1参照)。図8は、特許文献1に開示された発振器100の回路図である。同図において、発振用のトランジスタQ1のベースに1/4波長の分布定数線路60を接続し、コレクタに自己発振周波数が発振周波数より低いコンデンサC5からなるインダクタンス素子を接続し、コンデンサC5にはバラクタダイオードVD2を接続する。分布定数線路60はマイクロストリップラインであり、その一端が開放されている。この発振回路100は、トランジスタQ1のコレクタに接続されたコンデンサC5とバラクタダイオードVD2がともにインダクタンス素子として働くため、コルピッツ型発振器として動作する。
特開2000−151275号公報
しかしながら、1/4波長タイプのストリップラインを用いる場合、発振周波数が高くなるのにしたがって線路長が短くなるので、2GHz〜4GHzといった高周波数になるとストリップラインの物理長が極端に短くなる。このため、ストリップラインの抵抗成分の影響が相対的に大きくなり、Q値(共振ピークの鋭さを表わす値)が低下し、C/N(位相雑音)が低下する問題が生じる。
また、分布定数線路の線路長が短くなることによって、製造誤差によるパターン寸法のばらつきの影響を受け易くなり、発振周波数のばらつきの要因となる問題もある。
本発明は、かかる点に鑑みてなされたものであり、発振周波数を高くしても分布定数線路に十分な線路長を確保でき、Q値の低下を抑えることができるとともに、発振周波数のばらつきの少ない発振器を提供することを目的とする。
本発明の発振器は、発振トランジスタと、前記発振トランジスタのベース−エミッタ間に接続される第1のコンデンサと、前記発振トランジスタのエミッタ−コレクタ間に接続される第2のコンデンサと、前記発振トランジスタのベースに接続される分布定数線路と、を備え、前記分布定数線路は、n/2(nは正の整数)波長の長さであって、両端が接地され、前記分布定数線路の一端から(2m−1)/4(mは正の整数)波長の位置に第1の接続部が設けられ、該第1の接続部が前記発振トランジスタのべースに接続されたことを特徴とする。
この構成によれば、分布定数線路の線路長をn/2(nは正の整数)波長とし、その両端を接地するとともに、その一端から(2m−1)/4(mは正の整数)波長の位置に発振トランジスタのベースを接続するようにしたので、分布定数線路の線路長を従来の1/4波長の線路長の分布定数線路より長くできる分、Q値の向上が図れるとともに、製造誤差を小さく抑えることが可能となる。
上記発振器において、前記分布定数線路は、n=2、m=1とすることができる。これにより、分布定数線路の線路長が1波長となるので、従来の1/4波長の長さの分布定数線路より4倍長くできる分、Q値の向上が更に図れ、また製造誤差を更に小さく抑えることが可能となる。
本発明は、上記発振器において、前記分布定数線路に対して並列に接続された可変容量素子と、前記分布定数線路の一端から1/4波長の位置に設けられた第2の接続部と、を備え、前記第2の接続部に第3のコンデンサを介して前記可変容量素子の一端が接続されたことを特徴とする。
この構成によれば、分布定数線路のグランドに対するインピーダンスの高い部分にバラクタダイオードを接続するので、Q値の向上が図れる。
本発明は、上記発振器において、前記分布定数線路に対して並列に接続された可変容量素子と、前記分布定数線路の一端から3/4波長の位置に設けられた第2の接続部と、を備え、前記第2の接続部に第3のコンデンサを介して前記可変容量素子の一端が接続されたことを特徴とする。
この構成によれば、分布定数線路のグランドに対するインピーダンスの高い部分にバラクタダイオードを接続するので、Q値の向上が図れる。
上記発振器において、前記分布定数線路は、n=1、m=1とすることができる。これにより、分布定数線路の長さが1/2波長となるので、従来の1/4波長の長さの分布定数線路に比べて2倍長くできる分、Q値の向上が図れ、また製造誤差を小さく抑えることが可能となる。
本発明は、上記発振器において、前記分布定数線路の一端から1/4波長の位置に設けられた第2の接続部に第3のコンデンサを介してバラクタダイオードの一端が接続されたことを特徴とする。
この構成によれば、分布定数線路のグランドに対するインピーダンスの高い部分にバラクタダイオードを接続するので、Q値の向上が図れる。
上記発振器において、前記分布定数線路を、マイクロストリップライン又はトリプレート型ストリップラインで構成することができる。
本発明によれば、発振周波数を高くしても分布定数線路の十分な線路長を確保でき、Q値の低下を抑えることができるとともに、共振周波数のばらつきの少ない発振器を実現できる。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図1は、本発明の一実施の形態に係る発振器を示す回路図である。本実施の形態の発振器10は、制御電圧Vctlが入力される制御電圧入力端子11に対してグラウンドとの間にコンデンサ12が接続され、制御電圧入力端子11とコンデンサ12のホット側端子との接続点にインダクタ13の一端が接続されている。インダクタ13の他端とグラウンドとの間には可変容量素子としてのバラクタダイオード14が接続されている。バラクタダイオード14のカソードは直流カット用のコンデンサ15を介して分布定数線路16に接続されている。分布定数線路16は、マイクロストリップライン又はトリプレート型ストリップラインで構成することができる。バラクタダイオード14と分布定数線路16とで並列共振回路を構成しており、共振周波数は制御電圧入力端子11からインダクタ13を介してバラクタダイオード14のカソードに印加される制御電圧Vctlによって制御される。分布定数線路16は、クラップ容量としてのコンデンサ17を介して発振トランジスタ27のベースに接続されている。また、発振トランジスタ27のベースには、一端が接地された分圧抵抗18の他端と一端が電源電圧入力端子20に接続された分圧抵抗19の他端との接続点に接続されている。電源電圧入力端子20には電源電圧Vccが印加されている。発振トランジスタ27のコレクタはコンデンサ21を介して高周波的に接地されている。発振トランジスタ27のベース−エミッタ間には第1の帰還コンデンサ22が設けられ、発振トランジスタ27のコレクタ−エミッタ間には第2の帰還コンデンサ23が設けられている。また、発振トランジスタ27のエミッタはバイアス抵抗24を介して接地されると共に、結合コンデンサ25を介して出力端子26に接続されている。
図1は、本発明の一実施の形態に係る発振器を示す回路図である。本実施の形態の発振器10は、制御電圧Vctlが入力される制御電圧入力端子11に対してグラウンドとの間にコンデンサ12が接続され、制御電圧入力端子11とコンデンサ12のホット側端子との接続点にインダクタ13の一端が接続されている。インダクタ13の他端とグラウンドとの間には可変容量素子としてのバラクタダイオード14が接続されている。バラクタダイオード14のカソードは直流カット用のコンデンサ15を介して分布定数線路16に接続されている。分布定数線路16は、マイクロストリップライン又はトリプレート型ストリップラインで構成することができる。バラクタダイオード14と分布定数線路16とで並列共振回路を構成しており、共振周波数は制御電圧入力端子11からインダクタ13を介してバラクタダイオード14のカソードに印加される制御電圧Vctlによって制御される。分布定数線路16は、クラップ容量としてのコンデンサ17を介して発振トランジスタ27のベースに接続されている。また、発振トランジスタ27のベースには、一端が接地された分圧抵抗18の他端と一端が電源電圧入力端子20に接続された分圧抵抗19の他端との接続点に接続されている。電源電圧入力端子20には電源電圧Vccが印加されている。発振トランジスタ27のコレクタはコンデンサ21を介して高周波的に接地されている。発振トランジスタ27のベース−エミッタ間には第1の帰還コンデンサ22が設けられ、発振トランジスタ27のコレクタ−エミッタ間には第2の帰還コンデンサ23が設けられている。また、発振トランジスタ27のエミッタはバイアス抵抗24を介して接地されると共に、結合コンデンサ25を介して出力端子26に接続されている。
図7に分布定数線路16の1/4波長の位置における具体的な接続構成を例示する。図7(a)に示す例では、ストリップラインからなる分布定数線路16の一方の端部(高周波的には終端となる)から1/4波長の位置に、第1の中間タップ16aと第2の中間タップ16bを形成している。第1の中間タップ16aにクラップ容量のコンデンサ17を介して発振トランジスタ27のベースを接続し、第2の中間タップ16bにコンデンサ15を介してバラクタダイオード14のカソードを接続する。コンデンサ15及び17はチップコンデンサを用いることができる。
図7(b)に示す例では、分布定数線路16の一方の端部から1/4波長の位置に、第1のランド16cと第2のランド16dを形成している。第1のランド16cにクラップ容量のコンデンサ17を介して発振トランジスタ27のベースを接続し、第2のランド16dに直流カット用のコンデンサ15を介してバラクタダイオード14のカソードを接続する。
次に、分布定数線路16の線路長及び共振モードについて詳しく説明する。
分布定数線路16は、基本の発振周波数の1波長(λ)に相当する線路長を有しており、両端がグランドに接地された両端終端型の共振素子で構成される。
分布定数線路16は、基本の発振周波数の1波長(λ)に相当する線路長を有しており、両端がグランドに接地された両端終端型の共振素子で構成される。
本実施の形態では、分布定数線路16は全体で1波長(λ)の線路長を有するが、分布定数線路16の全長を1つの共振素子として使用するのではなく、一方の端部(高周波的な終端)から1/4波長の位置までの領域を共振現象に実質的に寄与する共振素子として使用している。そのため、バラクタダイオード14のカソードを分布定数線路16の終端から1/4波長の位置に接続し、かつクラップ容量のコンデンサ17の分布定数線路16側の一端を、分布定数線路16の上記終端から1/4波長の位置に接続している。
本実施の形態の発振器10は、クラップ容量を有するクラップ型電圧制御発振器であり、発振周波数fは次式により求めることができる。
f=1/{2π[L/(1/C1+1/C2+1/C3)]1/2}
但し、Lは分布定数線路16のインダクタ値、C1はコンデンサ22の静電容量、C2はコンデンサ23の静電容量、C3はコンデンサ17の静電容量である。
f=1/{2π[L/(1/C1+1/C2+1/C3)]1/2}
但し、Lは分布定数線路16のインダクタ値、C1はコンデンサ22の静電容量、C2はコンデンサ23の静電容量、C3はコンデンサ17の静電容量である。
図2は、本実施の形態の発振器10の発振側の基本的な交流等価回路を示す図である。同図に示すように、発振トランジスタ27のベースとエミッタとの間に帰還コンデンサ22が接続され、エミッタとコレクタとの間に帰還コンデンサ23が接続される。また、発振トランジスタ27のベースに分布定数線路16が接続される。
図3及び図4に両端終端型の分布定数線路16の主な共振モードを示す図である。図3に示すように、分布定数線路16の中央位置が最大振幅となる1/2波長共振モード、図4に示すように、分布定数線路16の終端部から1/4波長、3/4波長の位置が最大振幅となる1/4波長共振モード、3/4波長共振モードとが発生する。現実には、さらに高次の共振モードが発生する。したがって、両端終端型の分布定数線路16の場合、いずれか一方の終端から1/4波長又は3/4波長の位置に発振トランジスタ27のベースを接続することで、1/4波長共振モードまたは3/4波長共振モードを用いた共振回路を構成できる。
図1に示すように、分布定数線路16の一方の終端から1/4波長の位置に、バラクタダイオード14のカソード及び発振トランジスタ27のベースが接続された発振器10では、分布定数線路16の終端から1/4波長までのストリップラインとバラクタダイオード14とで共振回路を構成し、制御電圧Vctlによって制御された共振信号が発振トランジスタ27のベースに供給される。
このように、全体の長さが1波長のストリップラインからなる分布定数線路16を用いているが、1/4波長共振モードの最大振幅が現れる終端から1/4波長の位置を接続部としているので、1/4波長共振モードを用いた共振回路を構成することができ、全長が1/4波長のストリップラインを用いた場合と同じ共振周波数を得るこができる。これにより、分布定数線路16は全体として1波長の長さを確保できるので、全長が1/4波長のストリップラインに比べて、Q値の低下を抑えることができる。また、分布定数線路16は全体として1波長の長さとなるので、全長が1/4波長のストリップラインに比べて、製造誤差も小さくすることができる。
上記実施の形態では、全体の長さが1波長のストリップラインからなる分布定数線路16を用い、終端から1/4波長の位置に接続部を設けているが、3/4波長共振モードを利用することもできる。この場合は、3/4波長共振モードの最大振幅が現れる終端から3/4波長の位置に接続部を設け、3/4波長共振モードを用いた共振回路を構成する。これにより、分布定数線路16は全体として1波長の長さを確保できるので、全長が1/4波長のストリップラインに比べて、Q値の低下を抑えることができる。
また、分布定数線路16において発振トランジスタ27に接続される第1の中間タップ(又はランド)とバラクタダイオード14に接続される第2の中間タップ(又はランド)とは必ずしも同一位置に設ける必要はない。
図6に示すように、発振トランジスタ27に接続される第1の中間タップ(又はランド)を一方の終端から1/4波長の位置に設け、バラクタダイオード14に接続される第2の中間タップ(又はランド)を一方の終端から3/4波長の位置に設けても、上記実施の形態と同様に動作する。
図5にはn=1、m=1となる分布定数線路16を用いた発振器の回路図が示されている。すなわち、図5に示す分布定数線路16は、全体が1/2波長の長さを有し、分布定数線路16の終端から1/4波長の位置付近にタップ、ランドその他の接続部を設けている。
また本発明は、分布定数線路16の線路長が1/4波長又は1/2波長に限定されない。本発明では、分布定数線路16は、n/2(nは正の整数)波長の長さであって、両端が接地され、分布定数線路16の終端から(2m−1)/4(mは正の整数)波長の位置付近にタップ、ランドその他の接続部を設け、発振トランジスタのベースを接続する構成であれば良い。
なお、分布定数線路16の全長を1波長とした場合、分布定数線路16における接続部の位置は、必ずしも1/4波長又は3/4波長と正確に一致する位置に設ける必要はなく、振幅が十分大きければ、若干位置がずれていても同様の効果を得ることができる。例えば、一端から1/4波長又は3/4波長の位置に対して、1/8波長以内の位置であれば、振幅は発振するのに十分な大きさを有している。したがって、分布定数線路16の一端から1/8波長以上3/8波長以下又は5/8波長以上7/8波長以下の位置に接続部を設けることができる。
また、分布定数線路16の全長を1/2波長とした場合は、一端から1/8波長以上3/8波長以下に接続部を設けることができる。
本発明は、テレビ受信機や無線通信機のチューナに適用可能である。
10…発振器
11…制御電圧入力端子
12…コンデンサ
13…インダクタ
14…バラクタダイオード
15…直流カット用のコンデンサ
16…分布定数線路
16a…第1の中間タップ
16b…第2の中間タップ
16c…第1のランド
16d…第2のランド
17…クラップ容量のコンデンサ
18…分圧抵抗
19…分圧抵抗
20…電源電圧入力端子
21…コンデンサ
22…第1の帰還コンデンサ
23…第2の帰還コンデンサ
24…バイアス抵抗
25…結合コンデンサ
26…出力端子
27…発振トランジスタ
11…制御電圧入力端子
12…コンデンサ
13…インダクタ
14…バラクタダイオード
15…直流カット用のコンデンサ
16…分布定数線路
16a…第1の中間タップ
16b…第2の中間タップ
16c…第1のランド
16d…第2のランド
17…クラップ容量のコンデンサ
18…分圧抵抗
19…分圧抵抗
20…電源電圧入力端子
21…コンデンサ
22…第1の帰還コンデンサ
23…第2の帰還コンデンサ
24…バイアス抵抗
25…結合コンデンサ
26…出力端子
27…発振トランジスタ
Claims (8)
- 発振トランジスタと、
前記発振トランジスタのベース−エミッタ間に接続される第1のコンデンサと、
前記発振トランジスタのエミッタ−コレクタ間に接続される第2のコンデンサと、
前記発振トランジスタのベースに接続される分布定数線路と、を備え、
前記分布定数線路は、n/2(nは正の整数)波長の長さであって、両端が接地され、前記分布定数線路の一端から(2m−1)/4(mは正の整数)波長の位置に第1の接続部が設けられ、該第1の接続部が前記発振トランジスタのべースに接続されたことを特徴とする発振器。 - 前記分布定数線路は、n=2、m=1であることを特徴とする請求項1記載の発振器。
- 前記分布定数線路に対して並列に接続された可変容量素子と、
前記分布定数線路の一端から1/4波長の位置に設けられた第2の接続部と、を備え、
前記第2の接続部に第3のコンデンサを介して前記可変容量素子の一端が接続されたことを特徴とする請求項2記載の発振器。 - 前記分布定数線路に対して並列に接続された可変容量素子と、
前記分布定数線路の一端から3/4波長の位置に設けられた第2の接続部と、を備え、
前記第2の接続部に第3のコンデンサを介して前記可変容量素子の一端が接続されたことを特徴とする請求項2記載の発振器。 - 前記分布定数線路は、n=1、m=1であることを特徴とする請求項1に記載の発振器。
- 前記分布定数線路の一端から1/4波長の位置に設けられた第2の接続部に第3のコンデンサを介してバラクタダイオードの一端が接続されたことを特徴とする請求項5記載の発振器。
- 前記分布定数線路が、マイクロストリップラインであることを特徴とする請求項1乃至請求項6のいずれかに記載の発振器。
- 前記分布定数線路が、トリプレート型ストリップラインであることを特徴とする請求項1乃至請求項6のいずれかに記載の発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310421A JP2010136128A (ja) | 2008-12-05 | 2008-12-05 | 発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310421A JP2010136128A (ja) | 2008-12-05 | 2008-12-05 | 発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010136128A true JP2010136128A (ja) | 2010-06-17 |
Family
ID=42346955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008310421A Withdrawn JP2010136128A (ja) | 2008-12-05 | 2008-12-05 | 発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010136128A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013081160A (ja) * | 2011-09-30 | 2013-05-02 | Freescale Semiconductor Inc | 電圧制御発振器および関連システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354903A (ja) * | 1989-03-31 | 1991-03-08 | Kyocera Corp | 発振回路 |
JP2001267817A (ja) * | 2000-03-23 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 誘電体同軸共振器およびストリップ線路共振器 |
JP2001332906A (ja) * | 2000-05-22 | 2001-11-30 | Murata Mfg Co Ltd | 誘電体フィルタ、デュプレクサおよび、通信装置 |
-
2008
- 2008-12-05 JP JP2008310421A patent/JP2010136128A/ja not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354903A (ja) * | 1989-03-31 | 1991-03-08 | Kyocera Corp | 発振回路 |
JP2001267817A (ja) * | 2000-03-23 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 誘電体同軸共振器およびストリップ線路共振器 |
JP2001332906A (ja) * | 2000-05-22 | 2001-11-30 | Murata Mfg Co Ltd | 誘電体フィルタ、デュプレクサおよび、通信装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013081160A (ja) * | 2011-09-30 | 2013-05-02 | Freescale Semiconductor Inc | 電圧制御発振器および関連システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10454419B2 (en) | Hybrid resonator based voltage controlled oscillator (VCO) | |
US8629732B2 (en) | Voltage-controlled oscillators and related systems | |
JP4180635B2 (ja) | 短い長さのマイクロストリップ・フィルタ | |
JP2006197143A (ja) | 電圧制御水晶発振器 | |
KR20080112813A (ko) | 능동 인덕터를 이용한 전압제어 발진기 | |
JP2001308638A (ja) | 電圧制御発振器 | |
JP2010136128A (ja) | 発振器 | |
JP2007036822A (ja) | 電圧制御発振器 | |
JP2004505532A (ja) | 高周波発振回路 | |
JP2005236959A (ja) | 電圧制御発振器 | |
JP2000312115A (ja) | 電圧制御型高周波発振回路 | |
JP2006141057A (ja) | 電圧制御発振回路 | |
JP5349266B2 (ja) | 周波数可変共振器 | |
JP2009147899A (ja) | 電圧制御発振器 | |
JP4259237B2 (ja) | 圧電発振器 | |
JP2005304085A (ja) | 電圧制御発振器 | |
JP3764688B2 (ja) | 電圧制御型発振回路 | |
EP1081846B1 (en) | Voltage controled oscillator | |
JP2004248110A (ja) | 電圧制御発振器 | |
KR20160112413A (ko) | 다중 위상 모드 vco 회로 | |
JP2010130072A (ja) | 発振器 | |
JP2009065295A (ja) | 電圧制御発振器 | |
JP2004320664A (ja) | マイクロ波帯電圧制御発振器 | |
JP2014017711A (ja) | 電子装置の寄生容量低減回路 | |
JP2001244740A (ja) | 電圧制御発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110330 |
|
A977 | Report on retrieval |
Effective date: 20121029 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121210 |