JP2010130072A - 発振器 - Google Patents

Abstract

【課題】高い発振周波数で動作する場合であっても、十分なストリップライン長を確保することができ、製造誤差によるバラつきを防止すると共に、Ｑの低下を防止すること。
【解決手段】発振器１０は、発振トランジスタ２と、前記発振トランジスタ２のベース−エミッタ間に設けられる第１の帰還コンデンサ４と、前記発振トランジスタ２のコレクタ−エミッタ間に設けられる第２の帰還コンデンサ５と、前記発振トランジスタ２のベースに一端が接続される共振用ストリップライン１３と、前記発振トランジスタ２のエミッタ−グラウンド間に設けられるトラップ回路２０と、を備え、前記共振用ストリップライン１３は、発振周波数において高次共振モードとなる長さを有し、前記トラップ回路２０は、前記高次共振モードより低次側の低次共振モードに相当する周波数の信号を減衰させるものである。
【選択図】図１

Description

本発明は、発振周波数決定素子にストリップラインを用いる発振器に関する。

従来、可変容量ダイオードに制御電圧を印加して発振周波数を制御する電圧制御発振器として、図６に示す電圧制御発振器が知られている。図６に示す電圧制御発振器１は、発振用トランジスタ２のコレクタがコンデンサ３を介して高周波的に接地され、ベース、エミッタ間およびエミッタ、コレクタ間にそれぞれ帰還コンデンサ４，５が接続されている。発振用トランジスタ２のエミッタは、２つの帰還コンデンサ４，５の接続点に接続されると共にエミッタバイアス抵抗６を介して接地されている。発振用トランジスタ２のコレクタは、電源端子Ｔ１に接続されている。発振用トランジスタ２のコレクタと電源端子Ｔ１との接続点に分圧用抵抗７，８が直列に接続され、分圧用抵抗７，８の中間接続点が発振用トランジスタ２のベースに接続されている。また、発振用トランジスタ２のエミッタは、直流カットコンデンサ９を介して出力端ＲＦｏｕｔに接続され、発振用トランジスタ２のベースには直流カットコンデンサ１１を介して共振回路１２が接続されている。

共振回路１２は、インダクタを構成するストリップライン１３とコンデンサ１４との並列共振回路で構成されている。ストリップライン１３の一端とコンデンサ１４の一端とが接続され、ストリップライン１３の他端は接地されている。コンデンサ１４の他端は、可変容量ダイオードとしてのバラクタダイオード１５が直列に接続されている。バラクタダイオード１５のアノードは接地され、カソードとコンデンサ１４との接続点はインダクタ１６を介して制御電圧端子Ｔ２に接続されている。インダクタ１６と制御電圧端子Ｔ２との接続点にはコンデンサ１７の一端が接続され、コンデンサ１７の他端は接地されている。この電圧制御発振器１は、バラクタダイオード１５のカソードに制御電圧Ｖｃｔｌを印加することにより、バラクタダイオード１５の容量を可変させ共振回路１２の共振周波数を変化させている。

また、この種の電圧制御発振器のストリップラインは、例えば、１／４波長で形成される（特許文献１参照）。
特開２０００−１５１２７５号公報

しかしながら、高い発振周波数で動作する電圧制御発振器が求められるようになってきており、従来のように１／４波長のストリップラインを用いた場合には、周波数が高くなるに伴いストリップライン長が短くなるので、ストリップラインの製造誤差によるバラツキが大きくなると共に、Ｑが低下してしまう問題があった。

本発明は、かかる点に鑑みてなされたものであり、高い発振周波数で動作する場合であっても、十分なストリップライン長を確保することができ、製造誤差によるバラつきを防止すると共に、Ｑの低下を防止することができる発振器を提供することを目的とする。

本発明の発振器は、発振トランジスタと、前記発振トランジスタのベース−エミッタ間に設けられる第１の帰還コンデンサと、前記発振トランジスタのコレクタ−エミッタ間に設けられる第２の帰還コンデンサと、前記発振トランジスタのベースに一端が接続される共振用ストリップラインと、前記発振トランジスタのエミッタ−グラウンド間に設けられるトラップ回路と、を備え、前記共振用ストリップラインは、発振周波数において高次共振モードとなる長さを有し、前記トラップ回路は、前記高次共振モードより低次側の低次共振モードに相当する周波数の信号を減衰させることを特徴とする。

この構成によれば、ストリップラインが発振周波数の高次共振モードとなる長さを有し、トラップ回路が低次共振モードに相当する周波数の信号を減衰させるので、高い発振周波数で発振させる場合に発生する複数の共振モードのうち、低次共振モードの周波数で発振させることなく高次共振モードの周波数で発振することができる。このため、発振周波数を高くした場合でも、従来の発振器と比べて、十分なストリップライン長を確保でき、ストリップラインの製造誤差によるバラつきを防止すると共に、Ｑの低下を防止することができる。

本発明は、上記発振器において、前記発振トランジスタのコレクタが高周波的に接地され、前記共振用ストリップラインは、他端が接地されると共に、発振周波数の（２ｎ＋１）／４波長（ｎは１以上の自然数）の長さを有し、前記トラップ回路は、前記発振周波数の１／（２ｎ＋１）倍の周波数の信号を減衰させることが好ましい。

この構成によれば、共振用ストリップラインが発振周波数の（２ｎ＋１）／４波長（ｎは１以上の自然数）の長さを有し、トラップ回路は発振周波数の１／（２ｎ＋１）倍の周波数の信号を減衰させるので、低次共振モードでの発振を防止して高次共振モードでのみ発振することができる。

本発明は、上記発振器において、前記共振用ストリップラインは、発振周波数の３／４波長の長さを有し、前記トラップ回路は、前記発振周波数の１／３倍の周波数の信号を減衰させることが好ましい。

この構成によれば、共振用ストリップラインが発振周波数の３／４波長の長さで形成され、トラップ回路が発振周波数の１／３倍の周波数の信号を減衰させるので、Ｑの向上と共に、より高次の共振モードによる発振周波数で安定した発振を実現することができる。

本発明は、上記発振器において、前記共振用ストリップラインと並列に第１のバラクタダイオードが設けられ、前記トラップ回路に第２のバラクタダイオードが設けられ、前記第１のバラクタダイオード及び前記第２のバラクタダイオードに同一の制御電圧が印加され、前記発振周波数の変化に連動して前記トラップ回路が減衰する周波数が変化することが好ましい。

この構成によれば、第１のバラクタダイオード及び第２のバラクタダイオードに同一の制御電圧が印加されるので、発振振周波数の変化に連動してトラップ回路の減衰する周波数が変化するので、発振周波数の可変範囲が広い場合でもトラップ周波数を追従させることができる。

本発明は、上記発振器において、前記トラップ回路は、インダクタとコンデンサとの直列共振回路で構成することが可能である。この場合には、簡単な構成によりトラップ回路を構成することができる。

本発明は、上記発振器において、前記共振用ストリップラインは、他端が開放され、発振周波数の（２ｎ＋１）／２波長（ｎは１以上の自然数）の長さを有し、前記トラップ回路は、前記発振周波数の１／（２ｎ＋１）倍の周波数の信号を減衰させることが好ましい。

この構成によれば、共振用ストリップラインが発振周波数の（２ｎ＋１）／２波長（ｎは１以上の自然数）の長さを有し、トラップ回路は前記発振周波数の１／（２ｎ＋１）倍の周波数の信号を減衰させるので、低次共振モードでの発振を防止して高次共振モードでのみ発振することができる。

本発明は、上記発振器において、前記共振用ストリップラインは、発振周波数の３／２波長の長さを有し、前記トラップ回路は、前記発振周波数の１／３倍の周波数の信号を減衰させることが好ましい。

この構成によれば、共振用ストリップラインが発振周波数の３／２波長の長さを有し、トラップ回路が発振周波数の１／３倍の周波数の信号を減衰させるので、Ｑの向上と共に、より高次の共振モードによる発振周波数で安定した発振を実現することができる。

本発明によれば、高い発振周波数で動作する場合であっても、十分なストリップライン長を確保でき、ストリップラインの製造誤差によるバラつきを防止すると共に、Ｑの低下を防止することができる。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電圧制御発振器の回路構成図である。本実施の形態に係る電圧制御発振器は、可変容量ダイオードに制御電圧を印加して発振周波数（例えば、３ＧＨｚ）を制御する発振器であり、発振周波数に対してストリップラインで発生する複数の共振モードのうち、高次側の共振モード（高次共振モード）の周波数で発振し、低次側の共振モード（低次共振モード）では発振しないように構成したものである。なお、以下では、高次共振モードの発振周波数を３ＧＨｚにした場合を例に説明をする。

図１に示す電圧制御発振器１０は、発振用トランジスタ（ＮＰＮ型バイポーラトランジスタ）２のコレクタが接地用コンデンサ（バイパスコンデンサ）３を介して高周波的に接地され、ベース、エミッタ間およびエミッタ、コレクタ間にそれぞれ帰還コンデンサ４，５が接続されている。発振用トランジスタ２のエミッタは、２つの帰還コンデンサ４，５の接続点に接続されると共にエミッタバイアス抵抗６を介して接地されている。発振用トランジスタ２のコレクタは、電源電圧が印加される電圧端子Ｔ１に接続されている。発振用トランジスタ２のコレクタと電圧端子Ｔ１との接続点に分圧用抵抗７，８が直列に接続され、分圧用抵抗７と分圧用抵抗８との中間接続点が発振用トランジスタ２のベースに接続されている。発振用トランジスタ２のエミッタは、直流カットコンデンサ（結合用コンデンサ）９を介して出力端ＲＦｏｕｔに接続され、直流カットコンデンサを介して発振信号が出力される。また、発振用トランジスタ２のベースは、直流カットコンデンサ１１を介して共振回路１２に接続されている。

共振回路１２は、インダクタを構成するストリップライン（共振用ストリップライン）１３とコンデンサ１４との並列共振回路で構成されている。ストリップライン１３の一端とコンデンサ１４の一端とが接続され、インダクタ１３の他端は接地されている。ストリップライン１３は、発振周波数に対して高次共振モードとなる長さを有している。高次モードとは、発振周波数に対して複数発生する共振モードのうち高次側の共振モードをいう（詳細は後述する）。具体的には、ストリップライン１３は、発振周波数の（２ｎ＋１）／４波長（ｎは１以上の自然数）の長さで形成され、本実施の形態のストリップライン長は、発振周波数３ＧＨｚの３／４波長の長さで形成されている。

コンデンサ１４の他端には、可変容量ダイオードとしてのバラクタダイオード（第１のバラクタダイオード）１５が直列に接続されている。バラクタダイオード１５のアノードは接地され、カソードとコンデンサ１４との接続点はインダクタ１６を介して制御電圧端子Ｔ２に接続されている。インダクタ１６と制御電圧端子Ｔ２との接続点にはコンデンサ１７の一端が接続され、コンデンサ１７の他端は高周波的に接地されている。バラクタダイオード１５のカソードに制御電圧Ｖｃｔｌを印加することにより、バラクタダイオード１５の容量を可変させ、つまりコンデンサ１４及びバラクタダイオード１５の合成容量を可変させ、共振回路１１の発振周波数を変化させている。本実施の形態の場合、コンデンサ１４とバラクタダイオード１５との合成容量は、バラクタダイオード１４のカソードに制御電圧Ｖｃｔｌが印加された場合に、発振周波数３ＧＨｚで発振するように調整されている。

一方、帰還コンデンサ４，５の接続点には、トラップ回路２０が接続されている。トラップ回路２０は、発振周波数において高次共振モードより低次側の低次共振モード（基本共振モード）の周波数信号を減衰するものであり、インダクタ２１と直流カットコンデンサ２２との直列共振回路で構成されている。インダクタ２１の一端は帰還コンデンサ４，５の接続点に接続され、他端は直流カットコンデンサ２２の一端に接続されている。直流カットコンデンサ２２の他端には、可変容量ダイオードとしてのバラクタダイオード（第２のバラクタダイオード）２３が接続されている。バラクタダイオード２３のアノードは接地され、バラクタダイオード２３のカソードと直流カットコンデンサ２２との接続点には、インダクタ２４を介して制御電圧端子Ｔ３が接続されている。インダクタ２４と制御電圧端子Ｔ３との接続点にはコンデンサ２５の一端が接続され、コンデンサ２５の他端は高周波的に接地されている。この制御電圧端子Ｔ３には、上記バラクタダイオード１４のカソードに印加される制御電圧Ｖｃｔｌが印加される。コンデンサ２２とバラクタダイオード２３との合成容量は、発振周波数に対して低次共振モードでの共振によって発生する周波数信号に同調するように調整されている。具体的には、トラップ回路２０は、発振周波数の１／（２ｎ＋１）倍の周波数信号を減衰させ（ｎは１以上の自然数）、本実施の形態では、発振周波数３ＧＨｚの１／３倍の周波数の信号を減衰させるよう調整されている。

次に、図２を用いて、発振周波数における高次共振モードについて説明する。図２（ａ）は、１／４波長の長さＬで形成されたストリップラインを示し、図２（ｂ）は、発振周波数１ＧＨｚにおける共振モード（λ／４モード）を示している。図２（ｃ）は、発振周波数３ＧＨｚにした場合の共振モード（３／４λモード）を示している。図２（ａ）に示す１／４波長のストリップライン長において、発振周波数を１ＧＨｚにした場合、図２（ｂ）に示すように、１／４波長が共振モードＭ１での最大振幅となる。すなわち、発振周波数１ＧＨｚの場合、基本共振モードからなる共振モードＭ１が発生し、この共振モードＭ１で共振する。通常、発振周波数が高くなるに伴い波長は短くなるため、１／４波長の共振モードとすると、発振周波数を３倍の３ＧＨｚにした場合には、ストリップライン長が極端に短くなる（図２（ａ）に示すＬの略１／３の長さ）。一方、ストリップライン長を図２（ａ）に示すＬとし、発振周波数を３倍にした場合、図２（ｃ）に示すように、λ／４と３／４λの共振モードが存在する。高次共振モードである３／４波長で共振させる場合、低次共振モードである１／４波長でも共振可能である。本実施の形態では、トラップ回路２０で低次共振モードＭ２での共振によって発生する周波数の信号を減衰させることにより、高次共振モードＭ３での共振による信号のみを取り出せる構成にしている。これにより、発振周波数を３倍にした場合でも、低次共振モードＭ２での共振により発生する周波数の信号を減衰して高次共振モードＭ３での共振により発生する周波数の信号で発振するので、発振周波数を高くしても、十分な長さのストリップライン長を確保することができる。従って、発振周波数を高くするに伴いストリップライン長が極端に短くなる従来の発振器と比べて、ストリップラインの製造誤差やバラツキ等を防止して、これに伴うＱの低下を防止することができる。

次に、本実施の形態に係る電圧制御発振器１０の作用について説明する。ここでは、共振回路１２が発振周波数３ＧＨｚに設定されると共に、トラップ回路２０が低次共振モードで発生する周波数信号を減衰可能な周波数（トラップ周波数）１ＧＨｚに設定されたものとして説明する。バラクタダイオード１５のカソードに制御電圧Ｖｃｔｌを印加されると、コンデンサ１４及びバラクタダイオード１５の合成容量が変化して共振回路１１の発振周波数が３ＧＨｚに調整される。一方、バラクタダイオード２３のカソードにも同一の制御電圧Ｖｃｔｌが印加され、コンデンサ２２及びバラクタダイオード２３の合成容量が変化し、発振周波数３ＧＨｚにおいて低次共振モードに相当する周波数１ＧＨｚに同調される。すなわち、発振周波数３ＧＨｚに調整した場合、図２（ｃ）に示すように、低次共振モードＭ２及び高次共振モードＭ３が発生するものの、トラップ回路２０のインピーダンスが、低次共振モードＭ２（１／４波長）で発生する周波数信号に対して０となって、低次共振モードＭ２での共振により発生した周波数の信号は、発振用トランジスタ２のベースに入力されることなくグラウンドに流れていく。従って、発振用トランジスタ２のベースには、高次共振モードＭ３で生成した周波数信号のみが入力され、発振周波数３ＧＨｚの高次共振モードＭ３（３／４波長）で発振して、出力端ＲＦｏｕｔから発振信号を出力する。

図３に、発振用トランジスタ２の入力部−出力部間のＫファクタのシミュレーション結果を示す。ここでは、１／４波長で１ＧＨｚ、３／４波長で３ＧＨｚで共振する共振素子を使用し、トラップ回路２０のトラップ周波数を１ＧＨｚに調整した場合を前提としている。Ｋファクタは、１以上の場合に発振が停止し、１以下の場合に発振することを示すものである。図３に示すように、１ＧＨｚ付近では、Ｋファクタが約６程度であり発振停止状態となっている。それに対して、３ＧＨｚ付近では、Ｋファクタが十分に小さいため、発振が可能であることが示されている。従って、電圧制御発振器１０に、低次共振モードで１ＧＨｚ及び高次共振モードで３ＧＨｚで共振する共振素子（共振回路）を設けると共に、トラップ周波数を１ＧＨｚとするトラップ回路２０を設けることにより、１ＧＨｚの周波数を減衰して、３ＧＨｚの発振出力のみを取り出すことが確認できた。

このように、本実施の形態によれば、共振用ストリップライン１３が発振周波数の高次共振モードとなる長さを有し、トラップ回路２０が低次共振モードでの共振により発生する周波数の信号を減衰させるので、所要の発振周波数で発振させる場合に発生する複数の共振モードのうち、低次共振モードで発振させることなく高次共振モードの周波数で発振することができる。このため、発振周波数を高くした場合でも、十分な長さのストリップライン長を確保することができ、ストリップラインの製造誤差によるバラつきを防止すると共に、Ｑの低下を防止することができる。特に、本実施の形態では、共振用ストリップライン１３が発振周波数の３／４波長の長さを有し、トラップ回路２０が発振周波数の１／３倍の周波数の信号を減衰させるので、より高次の共振モードによる発振周波数で安定した発振を実現することができる。

また、発振周波数を調整するバラクタダイオード１５及びトラップ周波数を調整するバラクタダイオード２３に同一の制御電圧が印加されるので、発振振周波数の変化に連動してトラップ回路２０のトラップ周波数が変化するので、発振周波数の可変範囲が広い場合でもトラップ周波数を追従させることができる。

次に、本発明の第２の実施の形態について説明する。本発明の第２の実施の形態に係る電圧制御発振器は、上述した第１の実施の形態に係る電圧制御発振器の共振回路のストリップラインの構成においてのみ相違している。なお、本実施の形態においても、高次共振モードの発振周波数を３ＧＨｚに制御した場合を例に説明をする。

（第２の実施の形態）
図４は、本発明の第２の実施の形態に係る電圧制御発振器１０ａの回路構成図である。図４に示すように、共振回路１２ａにおいて、ストリップライン１３ａの一端とコンデンサ１４の一端とが接続され、ストリップライン１３ａの他端は開放されている。ストリップライン１３ａは、発振周波数の（２ｎ＋１）／２波長（ｎは１以上の自然数）の長さを有し、本実施の形態のストリップライン長は、発振周波数の３／２波長の長さを有している。トラップ回路２０は、上記第１の実施の形態同様に、発振周波数の１／（２ｎ＋１）倍の周波数信号を減衰させ（ｎは１以上の自然数）、本実施の形態では、発振周波数３ＧＨｚの１／３倍の周波数の信号を減衰させるよう調整されている。

次に、図５を用いて、発振周波数における高次共振モードについて説明する。図５（ａ）は、１／２波長の長さＬで形成されたストリップラインを示している。図５（ａ）に示す１／２波長のストリップライン長において、発振周波数を１ＧＨｚにした場合、図５（ｂ）に示すように、両端の振幅が最大となる定在波が発生し、この定在波の最大振幅となるストリップラインの両端部で１／２波長の共振モードＭ４となる。一方、ストリップライン長Ｌを変えずに発振周波数のみを３倍にした場合、図５（ｃ）に示すように、λ／２，λ，３／２λの共振モードが存在する。高次共振モードＭ６である３／２波長で共振させようとしても、低次共振モードＭ５である１／２波長でも共振可能である。本実施の形態では、トラップ回路２０で低次共振モードＭ５（１／２波長）での共振によって発生する周波数の信号を減衰させることにより、高次共振モードＭ６（３／２波長）での共振による発振信号のみを取り出せるように構成している。これにより、発振周波数を３倍にした場合でも、低次共振モードの周波数の信号を減衰して高次共振モードで発振するので、発振周波数を高くしても十分な長さのストリップライン長を確保することができる。従って、ストリップラインの製造誤差やバラツキ等を防止して、これに伴うＱの低下を防止することができる。

このように、本実施の形態によれば、共振用ストリップライン１３ａが発振周波数の（２ｎ＋１）／２波長（ｎは１以上の自然数）の長さを有し、トラップ回路２０は発振周波数の１／（２ｎ＋１）倍の周波数信号を減衰させるので、低次共振モードでの発振を防止して高次共振モードでのみ発振することができる。このため、発振周波数を高くした場合でも、十分な長さのストリップライン長を確保でき、ストリップラインの製造誤差によるバラつきを防止すると共に、Ｑの低下を防止することができる。特に、本実施の形態では、共振用ストリップライン１３ａが発振周波数の３／２波長の長さを有し、トラップ回路２０が発振周波数の１／３倍の周波数信号を減衰させるので、より高次の共振モードによる発振周波数で安定した発振を実現することができる。

また、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態にいて、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。

本発明は、高い発振周波数で動作する場合であっても、十分な長さのストリップライン長を確保でき製造誤差によるバラつきを防止すると共に、Ｑの低下を防止することができるという効果を有し、例えば、テレビジョンチューナ等において発振周波数を制御する発振器に適用可能である。

本発明の第１の実施の形態に係る電圧制御発振器の回路構成図である。 本実施の形態に係る発振周波数における高次共振モードについて説明するための図である。 発振用トランジスタの入力部−出力部間のＫファクタのシミュレーション結果を示すグラフである。 本発明の第２の実施の形態に係る電圧制御発回器の回路構成図である。 第２の実施の形態に係る発振周波数における高次共振モードについて説明するための図である。 従来の電圧制御発振器の回路構成図である。

符号の説明

１０，１０ａ 電圧制御発振器（発振器）
２ 発振用トランジスタ
３ コンデンサ
４ 帰還コンデンサ（第１の帰還コンデンサ）
５ 帰還コンデンサ（第２の帰還コンデンサ）
６ エミッタバイアス抵抗
７，８ 分圧用抵抗
９，１１ 直流カットコンデンサ
１２，１２ａ 共振回路
１３，１３ａ ストリップライン
１４，２２ コンデンサ
１５ バラクタダイオード（第１のバラクタダイオード）
２１ インダクタ
２３ バラクタダイオード（第２のバラクタダイオード）
Ｔ２，Ｔ３ 制御電圧端子

Claims (9)

1. 発振トランジスタと、
   前記発振トランジスタのベース−エミッタ間に設けられる第１の帰還コンデンサと、
   前記発振トランジスタのコレクタ−エミッタ間に設けられる第２の帰還コンデンサと、
   前記発振トランジスタのベースに一端が接続される共振用ストリップラインと、
   前記発振トランジスタのエミッタ−グラウンド間に設けられるトラップ回路と、を備え、
   前記共振用ストリップラインは、発振周波数において高次共振モードとなる長さを有し、
   前記トラップ回路は、前記高次共振モードより低次側の低次共振モードに相当する周波数の信号を減衰させることを特徴とする発振器。
2. 前記発振トランジスタのコレクタが高周波的に接地され、前記共振用ストリップラインは、他端が接地されると共に、発振周波数の（２ｎ＋１）／４波長（ｎは１以上の自然数）の長さを有し、前記トラップ回路は、前記発振周波数の１／（２ｎ＋１）倍の周波数の信号を減衰させることを特徴とする請求項１記載の発振器。
3. 前記共振用ストリップラインは、発振周波数の３／４波長の長さを有し、前記トラップ回路は、前記発振周波数の１／３倍の周波数の信号を減衰させることを特徴とする請求項１又は請求項２記載の発振器。
4. 前記共振用ストリップラインと並列に第１のバラクタダイオードが設けられ、前記トラップ回路に第２のバラクタダイオードが設けられ、前記第１のバラクタダイオード及び前記第２のバラクタダイオードに同一の制御電圧が印加され、前記発振周波数の変化に連動して前記トラップ回路が減衰する周波数が変化することを特徴とする請求項１から請求項３のいずれかに記載の発振器。
5. 前記トラップ回路は、インダクタとコンデンサとの直列共振回路で構成されることを特徴とする請求項４記載の発振器。
6. 前記共振用ストリップラインは、他端が開放され、発振周波数の（２ｎ＋１）／２波長（ｎは１以上の自然数）の長さを有し、前記トラップ回路は、前記発振周波数の１／（２ｎ＋１）倍の周波数の信号を減衰させることを特徴とする請求項１に記載の発振器。
7. 前記共振用ストリップラインは、発振周波数の３／２波長の長さを有し、前記トラップ回路は、前記発振周波数の１／３倍の周波数の信号を減衰させることを特徴とする請求項１又は請求項６記載の発振器。
8. 前記共振用ストリップラインと並列に第１のバラクタダイオードが設けられ、前記トラップ回路に第２のバラクタダイオードが設けられ、前記第１のバラクタダイオード及び前記第２のバラクタダイオードに同一の制御電圧が印加され、前記発振周波数の変化に連動して前記トラップ回路が減衰する周波数が変化することを特徴とする請求項６又は請求項７に記載の発振器。
9. 前記トラップ回路は、インダクタとコンデンサとの直列共振回路で構成されることを特徴とする請求項６から請求項８のいずれかに記載の発振器。

Images