JP2002124593A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002124593A JP2002124593A JP2000315329A JP2000315329A JP2002124593A JP 2002124593 A JP2002124593 A JP 2002124593A JP 2000315329 A JP2000315329 A JP 2000315329A JP 2000315329 A JP2000315329 A JP 2000315329A JP 2002124593 A JP2002124593 A JP 2002124593A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor
- ground electrode
- substrate
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【課題】 安価な材質の誘電体基板を使用しても高周波
特性に優れて安定な高周波回路で構成した半導体装置を
提供すること、及びその半導体装置を使用する高周波信
号通信装置を提供すること。 【解決手段】 半導体集積回路100を実装する誘電体基
板111で構成し、その半導体集積回路100はその裏面に形
成され、集積回路と対応する２つ以上の独立した領域に
電気的に分割された裏面接地電極105、108と、集積回路
と、裏面接地電極とを接続する接続手段104、107を具備
して構成し、誘電体基板111は、表面側接地電極113、11
5と、裏面側接地電極114、116とを半導体集積回路100に
合わせて複数形成したこと。
特性に優れて安定な高周波回路で構成した半導体装置を
提供すること、及びその半導体装置を使用する高周波信
号通信装置を提供すること。 【解決手段】 半導体集積回路100を実装する誘電体基
板111で構成し、その半導体集積回路100はその裏面に形
成され、集積回路と対応する２つ以上の独立した領域に
電気的に分割された裏面接地電極105、108と、集積回路
と、裏面接地電極とを接続する接続手段104、107を具備
して構成し、誘電体基板111は、表面側接地電極113、11
5と、裏面側接地電極114、116とを半導体集積回路100に
合わせて複数形成したこと。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波特性に優れ
た半導体装置、特にマイクロ波以上で安定に動作する半
導体集積装置と高周波信号増幅装置に関する。
た半導体装置、特にマイクロ波以上で安定に動作する半
導体集積装置と高周波信号増幅装置に関する。
【０００２】
【従来の技術】近年、大量の情報を扱うことのできるＧ
Ｈｚに及ぶ周波数帯域を利用した通信機器の開発が盛ん
である。中でも、小型軽量で何時でも何処でも会話や電
子メールのやり取りができる携帯電話に代表される移動
体通信機器は、その手軽さから爆発的な普及を見せてい
る。このような移動体通信機器は、例えばその搬送波に
周波数が８００ＭＨｚ、１.５ＧＨｚ及び１.９ＧＨｚな
どのＧＨｚ帯の電波が利用されている。
Ｈｚに及ぶ周波数帯域を利用した通信機器の開発が盛ん
である。中でも、小型軽量で何時でも何処でも会話や電
子メールのやり取りができる携帯電話に代表される移動
体通信機器は、その手軽さから爆発的な普及を見せてい
る。このような移動体通信機器は、例えばその搬送波に
周波数が８００ＭＨｚ、１.５ＧＨｚ及び１.９ＧＨｚな
どのＧＨｚ帯の電波が利用されている。
【０００３】このようなこのような移動体通信記機器に
用いられる半導体集積回路としては、シリコン（Ｓｉ）
或いはガリウム砒素（ＧａＡｓ）などの化合物半導体を
材料とするバイポーラ接合トランジスタ（ＢＪＴ）や電
界効果トランジスタ（ＦＥＴ）といった能動素子と、抵
抗（Ｒ）、コンデンサ（Ｃ）、インダクタ（Ｌ）といっ
た受動素子を同一基板上に形成した集積回路（ＩＣ）が
あり、特にＧＨｚ帯の高周波信号を扱う回路としてマイ
クロ波集積回路（ＭＭＩＣ：Monolithic Microwave Int
egrated Circuit)が実用化されている。
用いられる半導体集積回路としては、シリコン（Ｓｉ）
或いはガリウム砒素（ＧａＡｓ）などの化合物半導体を
材料とするバイポーラ接合トランジスタ（ＢＪＴ）や電
界効果トランジスタ（ＦＥＴ）といった能動素子と、抵
抗（Ｒ）、コンデンサ（Ｃ）、インダクタ（Ｌ）といっ
た受動素子を同一基板上に形成した集積回路（ＩＣ）が
あり、特にＧＨｚ帯の高周波信号を扱う回路としてマイ
クロ波集積回路（ＭＭＩＣ：Monolithic Microwave Int
egrated Circuit)が実用化されている。
【０００４】以下従来のＭＭＩＣについて図面を参照し
ながら説明する。図５は、従来公知になっているＭＭＩ
Ｃの断面構造と実装状態を示した図である。図５におい
て、半導体基板501の主表面には集積回路500が形成さ
れ、集積回路500は絶縁膜502によって保護されている。
集積回路500の接地電極504は、ビアホール503と接続さ
れ、そのビアホール503は半導体基板501を貫通し単一の
裏面接地電極505と接続している。
ながら説明する。図５は、従来公知になっているＭＭＩ
Ｃの断面構造と実装状態を示した図である。図５におい
て、半導体基板501の主表面には集積回路500が形成さ
れ、集積回路500は絶縁膜502によって保護されている。
集積回路500の接地電極504は、ビアホール503と接続さ
れ、そのビアホール503は半導体基板501を貫通し単一の
裏面接地電極505と接続している。
【０００５】ＭＭＩＣの実装状態とは、ＭＭＩＣが誘電
体基板511上に実装されていることで、誘電体基板511上
に形成された表面側接地電極513とＭＭＩＣは銀（Ａ
ｇ）ペーストのような導電性ペースト515によって電気
的に接続されている。接地電極513は、誘電体基板511の
裏面に形成された裏面側接地電極512とスルーホール514
を介して接続されている。
体基板511上に実装されていることで、誘電体基板511上
に形成された表面側接地電極513とＭＭＩＣは銀（Ａ
ｇ）ペーストのような導電性ペースト515によって電気
的に接続されている。接地電極513は、誘電体基板511の
裏面に形成された裏面側接地電極512とスルーホール514
を介して接続されている。
【０００６】図６は図５に示した半導体装置の接地状態
についての等価回路を示す図である。図６において、点
線で囲まれた部分が半導体装置（ＭＭＩＣ）であって、
集積回路を構成する第１の回路ブロック601及び第２の
回路ブロック603は、それぞれビアホールによる第１の
インダクタンス602及び第２のインダクタンス604によっ
て半導体装置の裏面接地電極（図５における505）に接
続されている。その裏面接地電極は誘電体基板のスルー
ホールによるインダクタンス605を介して接地されるこ
ととなる。
についての等価回路を示す図である。図６において、点
線で囲まれた部分が半導体装置（ＭＭＩＣ）であって、
集積回路を構成する第１の回路ブロック601及び第２の
回路ブロック603は、それぞれビアホールによる第１の
インダクタンス602及び第２のインダクタンス604によっ
て半導体装置の裏面接地電極（図５における505）に接
続されている。その裏面接地電極は誘電体基板のスルー
ホールによるインダクタンス605を介して接地されるこ
ととなる。
【０００７】
【発明が解決しようとする課題】この構成では、半導体
装置の接地として金属筐体などに直接ダイボンディング
するなど十分な接地が得られる場合は問題がないが、半
導体基板を誘電体基板上に実装し、更に誘電体基板の裏
面までスルーホールなどを介して接地を行う場合には、
誘電体基板に設けたスルーホールの寄生インダクタンス
により高周波特性が劣化する場合がある。特に高周波回
路における接地端子の扱いは重要であり、集積回路と誘
電体実装基板の裏面側接地電極（図５における512）と
の間に発生する寄生インダクタンス608、609を無視する
ことはできない。
装置の接地として金属筐体などに直接ダイボンディング
するなど十分な接地が得られる場合は問題がないが、半
導体基板を誘電体基板上に実装し、更に誘電体基板の裏
面までスルーホールなどを介して接地を行う場合には、
誘電体基板に設けたスルーホールの寄生インダクタンス
により高周波特性が劣化する場合がある。特に高周波回
路における接地端子の扱いは重要であり、集積回路と誘
電体実装基板の裏面側接地電極（図５における512）と
の間に発生する寄生インダクタンス608、609を無視する
ことはできない。
【０００８】即ち、このような構成では集積回路の接地
端子はビアホールによって低インダクタンスで誘電体基
板の裏面側接地電極に接続されているにも係わらず、裏
面側接地電極において、全ての接地端子が電気的に接続
されており、誘電体基板の表面からスルーホールを介し
て接地電極に至る僅かなインダクタンスによって、集積
回路を構成する回路ブロック間で接地電極を介して高周
波信号の回り込み607が発生する。その結果、集積回路
を構成する回路ブロック間のアイソレーションが低下し
たり、接地配線を介してフィードバックがかかることか
ら、高周波特性が劣化し最悪の場合は発振に至ることが
ある。
端子はビアホールによって低インダクタンスで誘電体基
板の裏面側接地電極に接続されているにも係わらず、裏
面側接地電極において、全ての接地端子が電気的に接続
されており、誘電体基板の表面からスルーホールを介し
て接地電極に至る僅かなインダクタンスによって、集積
回路を構成する回路ブロック間で接地電極を介して高周
波信号の回り込み607が発生する。その結果、集積回路
を構成する回路ブロック間のアイソレーションが低下し
たり、接地配線を介してフィードバックがかかることか
ら、高周波特性が劣化し最悪の場合は発振に至ることが
ある。
【０００９】この傾向は扱う周波数が高くなればなる程
顕著であり、またごく僅かな寄生インダクタンスでもそ
の影響が大きいため、如何にして集積回路の接地を確実
に行うかが課題であった。そのため、従来はＭＭＩＣの
裏面に接地電極を設け、金属筐体などに直接半導体チッ
プをダイボンディングすることにより、集積回路の接地
を行っていたが、部品実装が複雑で高価となる欠点が生
じた。
顕著であり、またごく僅かな寄生インダクタンスでもそ
の影響が大きいため、如何にして集積回路の接地を確実
に行うかが課題であった。そのため、従来はＭＭＩＣの
裏面に接地電極を設け、金属筐体などに直接半導体チッ
プをダイボンディングすることにより、集積回路の接地
を行っていたが、部品実装が複雑で高価となる欠点が生
じた。
【００１０】また、半導体チップを金属筐体より安価な
誘電体基板上にダイボンディングし、ワイヤボンディン
グを用いて実装する場合、単一の裏面接地電極を有する
ＭＭＩＣでは、前述のような問題が発生し、回路が不安
定であるばかりか、最悪の場合発振に至るという問題が
あり、高周波回路の低価格化の障害となっていた。本発
明は上記の課題を解決するため、安価な材質の誘電体基
板を使用しても高周波特性に優れて安定な高周波回路で
構成した半導体装置及びその構成を使用した高周波信号
通信装置を提供することを目的とする。
誘電体基板上にダイボンディングし、ワイヤボンディン
グを用いて実装する場合、単一の裏面接地電極を有する
ＭＭＩＣでは、前述のような問題が発生し、回路が不安
定であるばかりか、最悪の場合発振に至るという問題が
あり、高周波回路の低価格化の障害となっていた。本発
明は上記の課題を解決するため、安価な材質の誘電体基
板を使用しても高周波特性に優れて安定な高周波回路で
構成した半導体装置及びその構成を使用した高周波信号
通信装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１に記載の発明
は、半導体集積回路と前記半導体集積回路を実装する誘
電体基板から構成される半導体装置において、前記半導
体集積回路は、半導体基板の主表面に形成された集積回
路と、前記半導体基板の裏面に形成され、前記集積回路
と対応する２つ以上の独立した領域に電気的に分割され
たた裏面接地電極と、前記半導体基板を貫通し前記半導
体基板の表面に形成された前記集積回路と、前記半導体
基板の裏面に形成された裏面接地電極とを電気的に接続
する接続手段と、で構成され、且つ前記誘電体基板は、
表面側接地電極と、裏面側接地電極とを、半導体集積回
路に合わせて複数構成したことを特徴とする。
は、半導体集積回路と前記半導体集積回路を実装する誘
電体基板から構成される半導体装置において、前記半導
体集積回路は、半導体基板の主表面に形成された集積回
路と、前記半導体基板の裏面に形成され、前記集積回路
と対応する２つ以上の独立した領域に電気的に分割され
たた裏面接地電極と、前記半導体基板を貫通し前記半導
体基板の表面に形成された前記集積回路と、前記半導体
基板の裏面に形成された裏面接地電極とを電気的に接続
する接続手段と、で構成され、且つ前記誘電体基板は、
表面側接地電極と、裏面側接地電極とを、半導体集積回
路に合わせて複数構成したことを特徴とする。
【００１２】上記の構成により、誘電体基板上で集積回
路と対応する位置の裏面に複数の接地電極が具備されて
いる。そのため、各集積回路を構成する各回路ブロック
の接地電極を低インダクタンスで接地し、且つ互いに確
実に分離することが可能となる。従って、高周波帯域に
おいても動作が安定である。
路と対応する位置の裏面に複数の接地電極が具備されて
いる。そのため、各集積回路を構成する各回路ブロック
の接地電極を低インダクタンスで接地し、且つ互いに確
実に分離することが可能となる。従って、高周波帯域に
おいても動作が安定である。
【００１３】請求項４に記載の発明は、少なくともアン
テナ、送信部、受信部・動作制御部とにより構成される
高周波信号通信装置において、請求項１記載の半導体装
置を高周波信号増幅装置として前記送信部及び受信部の
構成要素に組み込んで構成することを特徴とする。
テナ、送信部、受信部・動作制御部とにより構成される
高周波信号通信装置において、請求項１記載の半導体装
置を高周波信号増幅装置として前記送信部及び受信部の
構成要素に組み込んで構成することを特徴とする。
【００１４】上記の構成により、高周波帯域において安
定に動作する高周波増幅器となって、通信装置が有効安
定に動作できる。
定に動作する高周波増幅器となって、通信装置が有効安
定に動作できる。
【００１５】
【発明の実施の形態】本発明の実施の形態について、以
下図面を参照しながら説明する。
下図面を参照しながら説明する。
【００１６】（第１の実施の形態）図１は本発明の第１
の実施の形態として、半導体集積回路を実装した誘電体
基板を含めて示す断面図である。図１において、厚さが
約１５０μｍの半絶縁性ガリウム砒素（ＧａＡｓ）から
なる半導体基板101の主表面上に半導体プロセス技術に
より集積回路100が形成され、その集積回路100は約１μ
ｍの窒化シリコン（ＳｉＮ）絶縁膜102によって表面が
保護されている。半導体基板101を貫通して内壁に厚さ
が約３μｍの金チタニゥム（ＴｉＡｕ）がメッキされた
直径が約100μｍの第１のビアホール104を介して、集積
回路100を構成する第１の回路ブロックの接地電極103
は、第１の裏面接地電極105に電気的に接続されてい
る。
の実施の形態として、半導体集積回路を実装した誘電体
基板を含めて示す断面図である。図１において、厚さが
約１５０μｍの半絶縁性ガリウム砒素（ＧａＡｓ）から
なる半導体基板101の主表面上に半導体プロセス技術に
より集積回路100が形成され、その集積回路100は約１μ
ｍの窒化シリコン（ＳｉＮ）絶縁膜102によって表面が
保護されている。半導体基板101を貫通して内壁に厚さ
が約３μｍの金チタニゥム（ＴｉＡｕ）がメッキされた
直径が約100μｍの第１のビアホール104を介して、集積
回路100を構成する第１の回路ブロックの接地電極103
は、第１の裏面接地電極105に電気的に接続されてい
る。
【００１７】また、同様に集積回路を構成する第２の回
路ブロックの接地電極106は、半導体基板101を貫通する
第２のビアホール107を介して第２の裏面接地電極108に
電気的に接続されている。ここで、第１のビアホール10
4、第２のビアホール107が請求項１記載の接続手段に対
応する。
路ブロックの接地電極106は、半導体基板101を貫通する
第２のビアホール107を介して第２の裏面接地電極108に
電気的に接続されている。ここで、第１のビアホール10
4、第２のビアホール107が請求項１記載の接続手段に対
応する。
【００１８】更に、半導体集積回路の裏面接地電極105
は、厚さが約０.５ｍｍの誘電体基板111上に形成された
第１の表面側接地電極113にＡｇペーストのような導電
性ペースト117によって電気的に接続され、誘電体基板1
11を貫通する直径約０.５ｍｍの第１のスルーホール114
を介して誘電体基板111の裏面側接地電極112に接続され
ている。
は、厚さが約０.５ｍｍの誘電体基板111上に形成された
第１の表面側接地電極113にＡｇペーストのような導電
性ペースト117によって電気的に接続され、誘電体基板1
11を貫通する直径約０.５ｍｍの第１のスルーホール114
を介して誘電体基板111の裏面側接地電極112に接続され
ている。
【００１９】同様に、半導体集積回路の裏面接地電極10
8は、誘電体基板111上に形成された第２の表面側接地電
極115に接続され、誘電体基板111を貫通する第２のスル
ーホール116を介して、誘電体基板111の裏面側接地電極
112に接続されている。
8は、誘電体基板111上に形成された第２の表面側接地電
極115に接続され、誘電体基板111を貫通する第２のスル
ーホール116を介して、誘電体基板111の裏面側接地電極
112に接続されている。
【００２０】図２は図１に示す半導体装置における接地
状態についての等価回路を示す図である。図２に示す点
線で囲まれた部分が集積回路（ＭＭＩＣ）であって、集
積回路を構成する第１の回路ブロック201及び第２の回
路ブロック204は、それぞれビアホールによる第１のイ
ンダクタンス202及び第２のインダクタンス205によって
集積回路の裏面に形成された独立した接地電極（図１に
示す105、108）に接続されている。
状態についての等価回路を示す図である。図２に示す点
線で囲まれた部分が集積回路（ＭＭＩＣ）であって、集
積回路を構成する第１の回路ブロック201及び第２の回
路ブロック204は、それぞれビアホールによる第１のイ
ンダクタンス202及び第２のインダクタンス205によって
集積回路の裏面に形成された独立した接地電極（図１に
示す105、108）に接続されている。
【００２１】半導体集積回路の裏面接地電極（図１に示
す105、108）はそれぞれ独立した誘電体基板のスルーホ
ールによる第１のインダクタンス203及び第２のインダ
クタンス206を介して接地されることになる。上記の第
１インダクタンス203と、第２インダクタンス206とは、
それぞれ誘電体基板111のスルーホールに存在するもの
で、所謂寄生インダクタンスである。
す105、108）はそれぞれ独立した誘電体基板のスルーホ
ールによる第１のインダクタンス203及び第２のインダ
クタンス206を介して接地されることになる。上記の第
１インダクタンス203と、第２インダクタンス206とは、
それぞれ誘電体基板111のスルーホールに存在するもの
で、所謂寄生インダクタンスである。
【００２２】上記の半導体装置は、誘電体基板のスルー
ホールに寄生インダクタンスが存在するけれど、その寄
生インダクタンスが接地接続されている裏面側接地電極
（図１に示す112）は高周波的に分離されているため
に、集積回路を構成する回路ブロックの接地電極を確実
に分離することができる。従って、本発明によれば、寄
生インダクタンス203、206による高周波信号の回り込み
がなく、発振を起こさず、高周波特性の劣化が無く、極
めて安定な高周波特性を得ることができる。
ホールに寄生インダクタンスが存在するけれど、その寄
生インダクタンスが接地接続されている裏面側接地電極
（図１に示す112）は高周波的に分離されているため
に、集積回路を構成する回路ブロックの接地電極を確実
に分離することができる。従って、本発明によれば、寄
生インダクタンス203、206による高周波信号の回り込み
がなく、発振を起こさず、高周波特性の劣化が無く、極
めて安定な高周波特性を得ることができる。
【００２３】（第２の実施の形態）図３は本発明の第２
の実施の形態として、半導体集積回路を実装した誘電体
基板を含めて示す断面図である。図３において、厚さが
約６００μｍのｐ型又はｎ型のシリコン（Ｓｉ）からな
る半導体基板301の主表面上に半導体プロセス技術によ
り集積回路300が形成され、約１μｍの窒化シリコン
（ＳｉＮ）絶縁膜302によって保護されている。
の実施の形態として、半導体集積回路を実装した誘電体
基板を含めて示す断面図である。図３において、厚さが
約６００μｍのｐ型又はｎ型のシリコン（Ｓｉ）からな
る半導体基板301の主表面上に半導体プロセス技術によ
り集積回路300が形成され、約１μｍの窒化シリコン
（ＳｉＮ）絶縁膜302によって保護されている。
【００２４】集積回路300を構成する第１の回路ブロッ
クの接地電極303は、半導体基板301を貫通して、第１の
裏面接地電極306に電気的に接続されている。第１のビ
アホール304の壁面上には、酸化シリコンまたは窒化シ
リコンからなる絶縁膜305上に厚さが約２μｍの金チタ
ニゥム（ＴｉＡｕ）からなる金属膜304がメッキなどに
より形成されている。
クの接地電極303は、半導体基板301を貫通して、第１の
裏面接地電極306に電気的に接続されている。第１のビ
アホール304の壁面上には、酸化シリコンまたは窒化シ
リコンからなる絶縁膜305上に厚さが約２μｍの金チタ
ニゥム（ＴｉＡｕ）からなる金属膜304がメッキなどに
より形成されている。
【００２５】これにより、導電性を有する基板301と金
属膜304との絶縁性を確保している。ここで、絶縁膜305
を酸化シリコンとする場合は、基板301を加熱してなる
熱酸化膜を用いればよく、窒化シリコンとする場合はＣ
ＶＤ法などを用いて成膜すればよい。
属膜304との絶縁性を確保している。ここで、絶縁膜305
を酸化シリコンとする場合は、基板301を加熱してなる
熱酸化膜を用いればよく、窒化シリコンとする場合はＣ
ＶＤ法などを用いて成膜すればよい。
【００２６】また、同様に集積回路を構成する第２の回
路ブロックの接地電極307は、半導体基板301を貫通する
第２のビアホール308を介して第１の裏面接地電極310に
電気的に接続されている。第２のビアホール308の壁面
上には、酸化シリコン又は窒化シリコンからなる絶縁膜
309上に厚さ約２μｍの金チタニゥム（ＴｉＡｕ）から
なる金属膜308がメッキなどにより形成されている。
路ブロックの接地電極307は、半導体基板301を貫通する
第２のビアホール308を介して第１の裏面接地電極310に
電気的に接続されている。第２のビアホール308の壁面
上には、酸化シリコン又は窒化シリコンからなる絶縁膜
309上に厚さ約２μｍの金チタニゥム（ＴｉＡｕ）から
なる金属膜308がメッキなどにより形成されている。
【００２７】更に、半導体集積回路300の第１の裏面接
地電極306は厚さが約０.５ｍｍの誘電体基板311上に形
成された第１の接地電極313にＡｇペーストのような導
電性ペースト317によって電気的に接続され、誘電体基
板311を貫通する直径約０.５ｍｍの第１のスルーホール
を介して誘電体基板311の裏面接地電極312に接続されて
いる。
地電極306は厚さが約０.５ｍｍの誘電体基板311上に形
成された第１の接地電極313にＡｇペーストのような導
電性ペースト317によって電気的に接続され、誘電体基
板311を貫通する直径約０.５ｍｍの第１のスルーホール
を介して誘電体基板311の裏面接地電極312に接続されて
いる。
【００２８】同様に半導体集積回路の裏面接地電極310
は、誘電体基板311上に形成された第２の接地電極315に
Ａｇペーストのような導電性ペースト317によって電気
的に接続され、誘電体基板311を貫通する第２のスルー
ホール316を介して誘電体基板311の裏面接地電極312に
接続されている。
は、誘電体基板311上に形成された第２の接地電極315に
Ａｇペーストのような導電性ペースト317によって電気
的に接続され、誘電体基板311を貫通する第２のスルー
ホール316を介して誘電体基板311の裏面接地電極312に
接続されている。
【００２９】図４は図３に示す半導体装置における接地
状態についての等価回路を示す図である。図４に示す点
線はで囲まれた部分が集積回路（ＭＭＩＣ）であって、
集積回路を構成する第１の回路ブロック401及び第２の
回路ブロック404は、それぞれビアホールによる第１の
インダクタンス402及び第２のインダクタンス405によっ
て集積回路の裏面に形成された独立した接地電極（図３
に示す305、308）に接続されている。
状態についての等価回路を示す図である。図４に示す点
線はで囲まれた部分が集積回路（ＭＭＩＣ）であって、
集積回路を構成する第１の回路ブロック401及び第２の
回路ブロック404は、それぞれビアホールによる第１の
インダクタンス402及び第２のインダクタンス405によっ
て集積回路の裏面に形成された独立した接地電極（図３
に示す305、308）に接続されている。
【００３０】半導体集積回路の裏面接地電極（図３に示
す305、308）は、それぞれ独立した誘電体基板のスルー
ホールによる第１のインダクタンス403及び第２のイン
ダクタンス406を介して接地されることになる。上記の
第１のインダクタンス403と、第２のインダクタンス406
とは、それぞれ誘電体基板411のスルーホールに存在す
るもので、所謂寄生インダクタンスである。
す305、308）は、それぞれ独立した誘電体基板のスルー
ホールによる第１のインダクタンス403及び第２のイン
ダクタンス406を介して接地されることになる。上記の
第１のインダクタンス403と、第２のインダクタンス406
とは、それぞれ誘電体基板411のスルーホールに存在す
るもので、所謂寄生インダクタンスである。
【００３１】上記の半導体装置は、誘電体基板のスルー
ホールに寄生インダクタンスが存在するけれど、その寄
生インダクタンスが接地接続されている裏面側接地電極
（図３に示す312）は高周波的に分離されているため
に、集積回路を構成する回路ブロックの接地電極を確実
に分離することができる。従って、本発明によれば、寄
生インダクタンス403、406による高周波信号の回り込み
がなく、発振を起こさず、高周波特性の劣化が無く、極
めて安定な高周波特性を得ることができる。
ホールに寄生インダクタンスが存在するけれど、その寄
生インダクタンスが接地接続されている裏面側接地電極
（図３に示す312）は高周波的に分離されているため
に、集積回路を構成する回路ブロックの接地電極を確実
に分離することができる。従って、本発明によれば、寄
生インダクタンス403、406による高周波信号の回り込み
がなく、発振を起こさず、高周波特性の劣化が無く、極
めて安定な高周波特性を得ることができる。
【００３２】なお、上記第２の実施の形態においては、
導電性の基板301としてシリコンを用いたが、シリコン
以外の導電性を示す基板であっても、ビアホール内に絶
縁膜305を設けるため、該ビアホール305内の金属膜を基
板301から絶縁することができる。
導電性の基板301としてシリコンを用いたが、シリコン
以外の導電性を示す基板であっても、ビアホール内に絶
縁膜305を設けるため、該ビアホール305内の金属膜を基
板301から絶縁することができる。
【００３３】（他の実施の形態）第１の実施の形態、及
び第２の実施の形態では、集積回路の裏面接地電極は２
分割の場合について説明したが、集積回路の構成によっ
ては、３分割以上でも問題がないことは言うまでもな
い。
び第２の実施の形態では、集積回路の裏面接地電極は２
分割の場合について説明したが、集積回路の構成によっ
ては、３分割以上でも問題がないことは言うまでもな
い。
【００３４】ビアホール104、108、304、308の壁面に
は、メッキにより金属膜を設けたが、これに限らずビア
ホールを単一の又は複数の導電性材料を用いて充填して
もよい。
は、メッキにより金属膜を設けたが、これに限らずビア
ホールを単一の又は複数の導電性材料を用いて充填して
もよい。
【００３５】図１または図３に示す半導体装置を高周波
信号の増幅器に組み込んで構成すると、マイクロ波帯以
上の高周波信号に置いて安定に動作するから、高周波信
号通信装置における送信部・受信部の構成要素として組
み込んでも安定に動作することは当然である。
信号の増幅器に組み込んで構成すると、マイクロ波帯以
上の高周波信号に置いて安定に動作するから、高周波信
号通信装置における送信部・受信部の構成要素として組
み込んでも安定に動作することは当然である。
【００３６】
【発明の効果】このようにして、本発明によると、予め
誘電体基板上に集積回路に合わせて複数の接地電極を別
けて形成し、その基板上に半導体集積回路を設け、半導
体集積回路は前記誘電体基板側に設けた裏面電極が複数
に分割されている。従って半導体集積回路を構成する各
回路ブロックの接地電極を低インダクタンスで接地し、
且つ確実に分離することが可能となっている。
誘電体基板上に集積回路に合わせて複数の接地電極を別
けて形成し、その基板上に半導体集積回路を設け、半導
体集積回路は前記誘電体基板側に設けた裏面電極が複数
に分割されている。従って半導体集積回路を構成する各
回路ブロックの接地電極を低インダクタンスで接地し、
且つ確実に分離することが可能となっている。
【００３７】そのため、仮に誘電体基板上で寄生インダ
クタンスが発生しても、接地配線を介して高周波信号が
回り込むことが無く、集積回路自体が極めて安定に動作
する。更に安価な誘電体基板を使用する高周波回路を構
成しているため、実用的な効果が大きい。
クタンスが発生しても、接地配線を介して高周波信号が
回り込むことが無く、集積回路自体が極めて安定に動作
する。更に安価な誘電体基板を使用する高周波回路を構
成しているため、実用的な効果が大きい。
【図１】第１の実施の形態を示す半導体装置の断面図、
【図２】第１の実施の形態に関する半導体装置の等価回
路図、
路図、
【図３】第２の実施の形態を示す半導体装置の断面図、
【図４】第２の実施の形態に関する半導体装置の等価回
路図、
路図、
【図５】従来のＭＭＩＣの断面構造を示す図、
【図６】図５に関する等価回路図を示す。
100、300、500 集積回路 101、301、501 半導体基板 102、302、305、502 絶縁膜 103、303 第１の回路ブロックの接地電極 104、304 第１のビアホール 105、306 第１の裏面接地電極 106、307 第２の回路ブロックの接地電極 107、308 第２のビアホール 108、310 第２の裏面接地電極 111、311、511 誘電体基板 112、312、512 誘電体基板の裏面側接地電極 113、313 第１の表面側接地電極 114、314 第１の表面側スルーホール 115、315 第２の接地電極 116、316 第２のスルーホール 117、317、515 導電性ペースト 201、401、601 第１の回路ブロック 202、402 第１のビアホールによるインダクタンス 203 第１のスルーホールによるインダクタンス（寄生
インダクタンス） 204、404、603 第２の回路ブロック 205、405 第２のビアホールによるインダクタンス 206 第２のスルーホールによるインダクタンス（寄生
インダクタンス） 305 絶縁膜 403 第１のインダクタンス（寄生インダクタンス） 406 第２のインダクタンス（寄生インダクタンス） 503 ビアホール 504 集積回路の接地電極 505 集積回路の裏面接地電極 514 スルーホール 602 ビアホールによる第１のインダクタンス 604 ビアホールによる第２のインダクタンス 605 スルーホールによるインダクタンス 607 高周波信号の廻り込み
インダクタンス） 204、404、603 第２の回路ブロック 205、405 第２のビアホールによるインダクタンス 206 第２のスルーホールによるインダクタンス（寄生
インダクタンス） 305 絶縁膜 403 第１のインダクタンス（寄生インダクタンス） 406 第２のインダクタンス（寄生インダクタンス） 503 ビアホール 504 集積回路の接地電極 505 集積回路の裏面接地電極 514 スルーホール 602 ビアホールによる第１のインダクタンス 604 ビアホールによる第２のインダクタンス 605 スルーホールによるインダクタンス 607 高周波信号の廻り込み
Claims (4)
- 【請求項１】 半導体集積回路と前記半導体集積回路を
実装する誘電体基板から構成される半導体装置におい
て、 前記半導体集積回路は、半導体基板の主表面に形成され
た集積回路と、 前記半導体基板の裏面に形成され、前記集積回路と対応
する２つ以上の独立した領域に電気的に分割されたた裏
面接地電極と、 前記半導体基板を貫通し前記半導体基板の表面に形成さ
れた前記集積回路と、前記半導体基板の裏面に形成され
た裏面接地電極とを電気的に接続する接続手段と、で構
成され、 且つ、前記誘電体基板は、表面側接地電極と、裏面側接
地電極とを、半導体集積回路に合わせて複数形成したこ
とを特徴とする半導体装置。 - 【請求項２】 前記半導体基板は、半絶縁性又は絶縁性
基板であり、前記接続手段は、前記半導体基板の主表面
と該主表面と反対側の裏面とを貫通する貫通孔と、前記
貫通孔の壁面上に該壁面に沿って形成された導電性部材
とからなることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記半導体基板は、導電性基板であり、
前記接続手段は、前記半導体基板の主面と該主面と反対
側の面とを貫通する貫通孔と、前記貫通孔の壁面上に該
壁面に沿って形成された絶縁膜と、前記絶縁膜上に形成
された導電性部材とからなることを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 少なくともアンテナ、送信部、受信部・
動作制御部とにより構成される高周波信号通信装置にお
いて、請求項１記載の半導体装置を高周波信号増幅装置
として前記送信部及び受信部の構成要素に組み込んで構
成することを特徴とする高周波信号通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000315329A JP2002124593A (ja) | 2000-10-16 | 2000-10-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000315329A JP2002124593A (ja) | 2000-10-16 | 2000-10-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124593A true JP2002124593A (ja) | 2002-04-26 |
Family
ID=18794452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000315329A Pending JP2002124593A (ja) | 2000-10-16 | 2000-10-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124593A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012490B2 (en) | 2002-11-21 | 2006-03-14 | Casio Computer Co., Ltd. | High frequency signal transmission structure |
| JP2009130104A (ja) * | 2007-11-22 | 2009-06-11 | Shinko Electric Ind Co Ltd | 配線基板及び半導体装置及び配線基板の製造方法 |
| JP2014017711A (ja) * | 2012-07-10 | 2014-01-30 | Japan Radio Co Ltd | 電子装置の寄生容量低減回路 |
| JP2014051016A (ja) * | 2012-09-06 | 2014-03-20 | Seiko Epson Corp | 液体噴射装置及び印刷装置 |
-
2000
- 2000-10-16 JP JP2000315329A patent/JP2002124593A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012490B2 (en) | 2002-11-21 | 2006-03-14 | Casio Computer Co., Ltd. | High frequency signal transmission structure |
| JP2009130104A (ja) * | 2007-11-22 | 2009-06-11 | Shinko Electric Ind Co Ltd | 配線基板及び半導体装置及び配線基板の製造方法 |
| JP2014017711A (ja) * | 2012-07-10 | 2014-01-30 | Japan Radio Co Ltd | 電子装置の寄生容量低減回路 |
| JP2014051016A (ja) * | 2012-09-06 | 2014-03-20 | Seiko Epson Corp | 液体噴射装置及び印刷装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7453147B2 (en) | Semiconductor device, its manufacturing method, and radio communication device | |
| US8339204B2 (en) | Semiconductor device | |
| WO2003094232A1 (en) | Semiconductor device and electronic device | |
| US10950569B2 (en) | High frequency module and communication device | |
| JP2001519989A (ja) | 二重帯域セルラー電話用の２つの電力増幅器を有する増幅器モジュール | |
| JPH0567919A (ja) | マイクロ波ミリ波送受信モジユール | |
| US11257740B2 (en) | Device carrier configured for interconnects, a package implementing a device carrier having interconnects, and processes of making the same | |
| US5965930A (en) | High frequency bipolar transistor and method of forming the same | |
| JP2000059140A (ja) | 高周波送受信装置 | |
| JP2002124593A (ja) | 半導体装置 | |
| US6049126A (en) | Semiconductor package and amplifier employing the same | |
| JP2002009193A (ja) | 半導体装置 | |
| US20050180122A1 (en) | Electronic circuit module | |
| JP3744828B2 (ja) | 半導体装置 | |
| JP7275177B2 (ja) | 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス | |
| WO2022102689A1 (ja) | 高周波モジュールおよび通信装置 | |
| KR100839252B1 (ko) | 회로와 개별 전자부품간에 고주파신호를 전달하기 위한 연결 | |
| JP2009071135A (ja) | 送受信モジュール | |
| WO1999054935A1 (fr) | Dispositif portable de telecommunications | |
| JP2006324540A (ja) | 半導体装置 | |
| JP5720261B2 (ja) | 電子回路及び送受信システム | |
| JP2565283B2 (ja) | モノリシックマイクロ波集積回路 | |
| JP2839023B2 (ja) | 半導体パッケージ及びそれを用いた増幅器 | |
| JP2001284490A (ja) | 高周波接地構造 | |
| JP2001274285A (ja) | リード端子 |