JP2014003274A - Method for manufacturing semiconductor device and underfill material - Google Patents

Method for manufacturing semiconductor device and underfill material Download PDF

Info

Publication number
JP2014003274A
JP2014003274A JP2013050784A JP2013050784A JP2014003274A JP 2014003274 A JP2014003274 A JP 2014003274A JP 2013050784 A JP2013050784 A JP 2013050784A JP 2013050784 A JP2013050784 A JP 2013050784A JP 2014003274 A JP2014003274 A JP 2014003274A
Authority
JP
Japan
Prior art keywords
underfill material
semiconductor element
adherend
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013050784A
Other languages
Japanese (ja)
Inventor
Kosuke Morita
浩介 盛田
Hisahide Takamoto
尚英 高本
Hiroyuki Chitose
裕之 千歳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013050784A priority Critical patent/JP2014003274A/en
Publication of JP2014003274A publication Critical patent/JP2014003274A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device, in which there is no particular limit in a formation material of an underfill material and positioning for mounting a semiconductor element is simple.SOLUTION: A method for manufacturing a semiconductor device of present invention is a method of manufacturing a semiconductor device including an adherend, a semiconductor element electrically connected with the adherend and an underfill material filled in a space between the adherend and the semiconductor element, and comprises: a position matching process of irradiating an exposed surface of an underfill material stuck to a circuit surface of the semiconductor element and having total light transmittance of 50% or greater with oblique beams and matching relative positions of the semiconductor element and the adherend with respective scheduled connection positions; and a connection process of electrically connecting the semiconductor element and the adherend via a connection material while filling a space between the adherend and the semiconductor element with the underfill material.

Description

本発明は、半導体装置の製造方法及びアンダーフィル材に関する。   The present invention relates to a semiconductor device manufacturing method and an underfill material.

電子機器の小型・薄型化による高密度実装の要求が、近年、急激に増加している。このため、半導体パッケージは、従来のピン挿入型に代わり、高密度実装に適した表面実装型が主流になっている。この表面実装型は、リードをプリント基板等に直接はんだ付けする。加熱方法としては、赤外線リフローやベーパーフェーズリフロー、はんだディップなどにより、パッケージ全体を加熱して実装される。   In recent years, the demand for high-density packaging due to the miniaturization and thinning of electronic devices has increased rapidly. For this reason, the surface mount type suitable for high-density mounting is the mainstream of the semiconductor package instead of the conventional pin insertion type. In this surface mount type, the lead is soldered directly to a printed circuit board or the like. As a heating method, the entire package is heated and mounted by infrared reflow, vapor phase reflow, solder dipping, or the like.

表面実装後には、半導体素子表面の保護や半導体素子と基板との間の接続信頼性を確保するために、半導体素子と基板との間の空間への封止樹脂の充填が行われている。このような封止樹脂としては、液状の封止樹脂が広く用いられているものの、液状の封止樹脂では注入位置や注入量の調節が困難である。そこで、シート状の封止樹脂を用いて半導体素子と基板との間の空間を充填する技術も提案されている(特許文献1)。   After the surface mounting, the space between the semiconductor element and the substrate is filled with a sealing resin in order to protect the surface of the semiconductor element and to ensure the connection reliability between the semiconductor element and the substrate. As such a sealing resin, although a liquid sealing resin is widely used, it is difficult to adjust the injection position and the injection amount with the liquid sealing resin. Therefore, a technique for filling a space between a semiconductor element and a substrate using a sheet-shaped sealing resin has also been proposed (Patent Document 1).

一般的に、シート状の封止樹脂(アンダーフィル材)を用いるプロセスとしては、アンダーフィル材を半導体ウェハに貼り付けた後、半導体ウェハのダイシングを行って半導体素子を形成し、半導体素子を被着体に接続して実装しながら半導体素子と一体となっているアンダーフィル材にて基板等の被着体と半導体素子の間の空間を充填するという手順が採用されている。   In general, as a process using a sheet-like sealing resin (underfill material), after bonding an underfill material to a semiconductor wafer, the semiconductor wafer is diced to form a semiconductor element, and the semiconductor element is covered. A procedure is employed in which a space between an adherend such as a substrate and the semiconductor element is filled with an underfill material integrated with the semiconductor element while being connected to the adherend and mounted.

上記のようなプロセスでは被着体と半導体素子との間の空間の充填が容易となる。他方、半導体素子における回路幅や端子間距離の狭小化に伴い、実装時の接続位置への整合の際にズレがわずかでも生じると、半導体素子の損傷や実装時の接合の不具合等につながり、ひいては半導体装置製造の歩留まりの低下につながるおそれがある。   In the process as described above, the space between the adherend and the semiconductor element can be easily filled. On the other hand, with the narrowing of the circuit width and the distance between terminals in the semiconductor element, if even a slight deviation occurs when matching to the connection position at the time of mounting, it leads to damage of the semiconductor element or bonding failure at the time of mounting, As a result, the yield of semiconductor device manufacturing may be reduced.

実装時の位置決めに関し、シート状のアンダーフィル材は半導体素子にあらかじめ積層されているため、アンダーフィル材には半導体素子実装時の半導体素子と基板との位置合わせ時に半導体素子に付与されたアライメント用のマークを認識し得る程度の透過性が必要となる。しかしながら、一般的にアンダーフィル材にはその特性向上のため、シリカフィラー等の添加物が含まれていることから、アンダーフィル材の透過性が低下し、半導体素子の実装時に半導体素子と基板との位置合わせが行うことが困難になることがある。   With regard to positioning during mounting, the sheet-like underfill material is pre-laminated on the semiconductor element, so the underfill material is used for alignment provided to the semiconductor element when aligning the semiconductor element and the substrate when mounting the semiconductor element. Transparency that can recognize the mark is required. However, since the underfill material generally contains an additive such as a silica filler to improve its characteristics, the permeability of the underfill material is reduced, and the semiconductor element and the substrate are mounted at the time of mounting the semiconductor element. It may be difficult to perform the alignment.

こうした問題を解決するアンダーフィル組成物として、コロイダルシリカ分散物及びエポキシ樹脂を含む第1の硬化性透明樹脂組成物と、硬化性フラックス組成物を含む第2の硬化性フラックス組成物とを組み合わせることにより、アンダーフィル材の透明性を改善した技術が提案されている(特許文献2)。   Combining a first curable transparent resin composition containing a colloidal silica dispersion and an epoxy resin and a second curable flux composition containing a curable flux composition as an underfill composition for solving these problems. Thus, a technique for improving the transparency of the underfill material has been proposed (Patent Document 2).

特許第4438973号Patent No. 4438973 特表2007−515524号公報Special table 2007-515524 gazette

しかしながら、上記技術ではアンダーフィル材の透明性は改善されるものの、そのために所定の官能基を有するナノサイズのフィラーである官能化コロイダルシリカ分散物や環式脂肪族エポキシモノマー等の特定の成分を用いる必要があり、アンダーフィル材に使用可能な材料が制限されている。   However, although the transparency of the underfill material is improved by the above technique, for this purpose, a specific component such as a functionalized colloidal silica dispersion or a cycloaliphatic epoxy monomer, which is a nano-sized filler having a predetermined functional group, is used. It is necessary to use it, and the materials that can be used for the underfill material are limited.

本発明は、アンダーフィル材の形成材料に特段の制限がなく、半導体素子の実装のための位置合わせが簡便な半導体装置の製造方法及び当該製造方法に好適なアンダーフィル材を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device in which there is no particular limitation on the material for forming the underfill material, and positioning for mounting semiconductor elements is simple, and an underfill material suitable for the manufacturing method. And

本願発明者らは鋭意検討したところ、下記構成を採用することにより前記目的を達成できることを見出して、本発明を完成させるに至った。   The inventors of the present application have conducted intensive studies and found that the object can be achieved by adopting the following configuration, and have completed the present invention.

すなわち、本発明は、被着体と、該被着体と電気的に接続された半導体素子と、該被着体と該半導体素子との間の空間を充填するアンダーフィル材とを備える半導体装置の製造方法であって、
半導体素子の回路面に貼り合わされた全光線透過率が50%以上のアンダーフィル材の露出面に対して斜光を照射し、上記半導体素子と上記被着体との相対位置を互いの接続予定位置に整合させる位置整合工程と、
上記被着体と上記半導体素子の間の空間を上記アンダーフィル材で充填しつつ上記接続部材を介して上記半導体素子と上記被着体とを電気的に接続する接続工程と
を含む。
That is, the present invention provides a semiconductor device comprising an adherend, a semiconductor element electrically connected to the adherend, and an underfill material that fills a space between the adherend and the semiconductor element. A manufacturing method of
The exposed surface of the underfill material having a total light transmittance of 50% or more bonded to the circuit surface of the semiconductor element is irradiated with oblique light, and the relative position between the semiconductor element and the adherend is determined as the connection position of each other. A position aligning process for aligning with
A connecting step of electrically connecting the semiconductor element and the adherend through the connecting member while filling a space between the adherend and the semiconductor element with the underfill material.

当該製造方法では、アンダーフィル材の全光線透過率が50%程度まで低下した場合であっても、アンダーフィル材の露出面に対して斜光を照射するだけで半導体素子の位置を正確に検出することができる。これにより、半導体素子と被着体との接続予定位置への位置整合を容易に行うことができ、その結果、アンダーフィル材の形成材料に特段の考慮を払うことなく効率的に半導体装置を製造することができる。なお、全光線透過率の測定方法は実施例の記載による。   In this manufacturing method, even when the total light transmittance of the underfill material is reduced to about 50%, the position of the semiconductor element is accurately detected only by irradiating oblique light onto the exposed surface of the underfill material. be able to. As a result, it is possible to easily align the semiconductor element and the adherend to the planned connection position, and as a result, efficiently manufacture the semiconductor device without paying special consideration to the formation material of the underfill material. can do. In addition, the measuring method of a total light transmittance is based on description of an Example.

当該製造方法では、上記アンダーフィル材の露出面に対し5〜85°の入射角で斜光を照射することが好ましい。このような入射角で斜光を照射することにより、正反射光を防止して半導体素子の位置検出精度を高めることができ、接続予定位置への整合の精度をより向上させることができる。   In the manufacturing method, it is preferable to irradiate oblique light at an incident angle of 5 to 85 ° with respect to the exposed surface of the underfill material. By irradiating oblique light at such an incident angle, it is possible to prevent specular reflection light and improve the position detection accuracy of the semiconductor element, and to further improve the accuracy of matching to the planned connection position.

当該製造方法において、上記斜光は400〜550nmの波長を含むことが好ましい。斜光が上記特定波長を含むと、無機充填剤を含む一般的な材料で形成されたアンダーフィル材に対しても良好な透過性を示すので、半導体素子と被着体との接続予定位置への整合をより容易に行うことができる。   In the manufacturing method, the oblique light preferably includes a wavelength of 400 to 550 nm. When the oblique light includes the specific wavelength, it exhibits good permeability even for an underfill material formed of a general material including an inorganic filler. Matching can be performed more easily.

当該製造方法では、上記斜光を上記アンダーフィル材の露出面に対して2以上の方向又は全方向から照射することが好ましい。多方向ないし全方向(全周方向)からの斜光照射により、半導体素子からの拡散反射を増大させて位置検出の精度を高めることができ、被着体との接続予定位置への整合の精度をより向上させることができる。   In the manufacturing method, it is preferable to irradiate the oblique light from two or more directions or all directions with respect to the exposed surface of the underfill material. By oblique light irradiation from multiple directions or all directions (all circumferential directions), the diffuse reflection from the semiconductor element can be increased to increase the accuracy of position detection, and the accuracy of alignment with the planned connection position with the adherend can be improved. It can be improved further.

当該製造方法では、上記アンダーフィル材が一般的な無機充填剤を含んでいても、斜光照射により半導体素子の位置検出及び接続予定位置への整合を容易に行うことができる。   In the manufacturing method, even if the underfill material contains a general inorganic filler, it is possible to easily detect the position of the semiconductor element and match the expected connection position by oblique light irradiation.

当該製造方法において、上記無機充填剤の平均粒径は0.005〜10μmであることが好ましい。上記無機充填剤の平均粒径が0.005μmを下回ると、粒子の凝集が発生しやすくなり、アンダーフィル材の形成が困難となる場合がある。一方、10μmを超えると、アンダーフィル材と被着体との接合部への無機粒子の噛み込みが発生しやすくなるため、半導体装置の信頼性が低下するおそれがある。   In the said manufacturing method, it is preferable that the average particle diameter of the said inorganic filler is 0.005-10 micrometers. When the average particle size of the inorganic filler is less than 0.005 μm, the particles are likely to aggregate and it may be difficult to form the underfill material. On the other hand, if the thickness exceeds 10 μm, the inorganic particles tend to bite into the joint between the underfill material and the adherend, and the reliability of the semiconductor device may be reduced.

当該製造方法において、上記アンダーフィル材は熱可塑性樹脂と熱硬化性樹脂とを含むことが好ましい。これにより、アンダーフィル材の透明性を維持しつつ、貼合せ工程でのアンダーフィル材の半導体ウェハへの密着性を高めるのに必要な柔軟性、強度、接着性をバランスよくアンダーフィル材に付与することができる。   In the manufacturing method, the underfill material preferably includes a thermoplastic resin and a thermosetting resin. As a result, while maintaining the transparency of the underfill material, it provides the underfill material with a well-balanced flexibility, strength, and adhesion necessary to enhance the adhesion of the underfill material to the semiconductor wafer in the bonding process. can do.

本発明のアンダーフィル材は、被着体上に半導体素子が搭載された半導体装置における該被着体と該半導体素子との間の空間に配置するのに用いられ、
表面処理されており、平均粒径が0.1μm以下の無機充填剤と、
熱硬化性樹脂と、
熱可塑性樹脂と、
硬化促進触媒と
を含む。
The underfill material of the present invention is used to arrange in a space between the adherend and the semiconductor element in a semiconductor device in which a semiconductor element is mounted on the adherend,
An inorganic filler having a surface treatment and an average particle size of 0.1 μm or less;
A thermosetting resin;
A thermoplastic resin;
And a curing accelerating catalyst.

当該アンダーフィル材に含まれる無機充填剤の平均粒径が0.1μm以下であるので、アライメントマーク等の検出に用いられる一般的な光に対して良好な透過性を示し、半導体素子と被着体との位置合わせを正確かつ容易に行うことができる。また、無機充填剤に表面処理が施されることにより、アンダーフィル材に含まれる有機成分との親和性が高まって無機充填剤の分散性も良好になり、その結果、アンダーフィル材の透明性を向上させることができる。   Since the average particle size of the inorganic filler contained in the underfill material is 0.1 μm or less, it exhibits good transparency to general light used for detecting alignment marks and the like, and is attached to the semiconductor element. Positioning with the body can be performed accurately and easily. In addition, by applying surface treatment to the inorganic filler, the affinity with the organic component contained in the underfill material is increased and the dispersibility of the inorganic filler is also improved. As a result, the transparency of the underfill material is improved. Can be improved.

当該アンダーフィル材において、前記表面処理はシランカップリング剤による処理であることが好ましい。シランカップリング剤によって表面処理することにより、アンダーフィル材の有機成分への無機充填剤の分散性、ひいてはアンダーフィル材の透明性をより向上させることができる。   In the underfill material, the surface treatment is preferably a treatment with a silane coupling agent. By surface treatment with a silane coupling agent, the dispersibility of the inorganic filler in the organic component of the underfill material, and thus the transparency of the underfill material can be further improved.

当該アンダーフィル材において、前記無機充填剤は、表面処理の容易性や入手容易性、アンダーフィル材の弾性率の調整容易性等の観点から、シリカフィラーであることが好ましい。   In the underfill material, the inorganic filler is preferably a silica filler from the viewpoints of surface treatment ease and availability, ease of adjusting the elastic modulus of the underfill material, and the like.

当該アンダーフィル材中の記無機充填剤の含有量は70重量%以下であることが好ましい。無機充填剤の含有量を70重量%以下とすることでアンダーフィル材の良好な透明性を維持することができる。   The content of the inorganic filler in the underfill material is preferably 70% by weight or less. By setting the content of the inorganic filler to 70% by weight or less, good transparency of the underfill material can be maintained.

本発明の一実施形態に係る封止シートを示す断面模式図である。It is a cross-sectional schematic diagram which shows the sealing sheet which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係るダイシング位置決定工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the dicing position determination process which concerns on one Embodiment of this invention. 本発明の一実施形態に係る位置整合工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the position alignment process which concerns on one Embodiment of this invention. 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on other embodiment of this invention. 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on other embodiment of this invention. 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on other embodiment of this invention. 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on other embodiment of this invention. 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1 process of the manufacturing process of the semiconductor device which concerns on other embodiment of this invention.

本発明は、被着体と、該被着体と電気的に接続された半導体素子と、該被着体と該半導体素子との間の空間を充填するアンダーフィル材とを備える半導体装置の製造方法であって、半導体素子の回路面に貼り合わされた全光線透過率が50%以上のアンダーフィル材の露出面に対して斜光を照射し、上記半導体素子と上記被着体との相対位置を互いの接続予定位置に整合させる位置整合工程と、上記被着体と上記半導体素子の間の空間を上記アンダーフィル材で充填しつつ上記接続部材を介して上記半導体素子と上記被着体とを電気的に接続する接続工程とを含む。   The present invention provides a semiconductor device including an adherend, a semiconductor element electrically connected to the adherend, and an underfill material that fills a space between the adherend and the semiconductor element. A method of irradiating oblique light to an exposed surface of an underfill material having a total light transmittance of 50% or more bonded to a circuit surface of a semiconductor element, and determining a relative position between the semiconductor element and the adherend. A position aligning step for aligning with each other's planned connection positions, and filling the space between the adherend and the semiconductor element with the underfill material, the semiconductor element and the adherend through the connection member. A connecting step of electrically connecting.

また、本発明は、被着体上に半導体素子が搭載された半導体装置における該被着体と該半導体素子との間の空間に配置されるアンダーフィル材であって、平均粒径が0.1μm以下の無機充填剤と、熱硬化性樹脂と、熱可塑性樹脂と、硬化促進触媒とを含む。以下、本発明の一実施形態である第1実施形態について説明する。   Further, the present invention is an underfill material disposed in a space between the adherend and the semiconductor element in a semiconductor device in which a semiconductor element is mounted on the adherend, and has an average particle size of 0.1. An inorganic filler having a size of 1 μm or less, a thermosetting resin, a thermoplastic resin, and a curing accelerating catalyst are included. Hereinafter, a first embodiment which is an embodiment of the present invention will be described.

<第1実施形態>
第1実施形態では、位置整合工程の前工程として、裏面研削用テープ上に積層されたアンダーフィル材を備える封止テープを用いて半導体ウェハの裏面研削を行い、その後、ダイシングテープ上でのダイシング、半導体素子のピックアップを行う。代表的な工程としては、裏面研削用テープと該裏面研削用テープ上に積層された全光線透過率が50%以上のアンダーフィル材とを備える封止シートを準備する準備工程、半導体ウェハの接続部材が形成された回路面と上記封止シートのアンダーフィル材とを貼り合わせる貼合せ工程、上記半導体ウェハの裏面を研削する研削工程、上記アンダーフィル材とともに半導体ウェハを裏面研削用テープから剥離して該半導体ウェハをダイシングテープに貼り付ける固定工程、上記半導体ウェハをダイシングして上記アンダーフィル材付きの半導体素子を形成するダイシング工程、及び上記アンダーフィル材付きの半導体素子を上記ダイシングテープから剥離するピックアップ工程が挙げられる。以下、これらの前工程及び位置整合工程以降の工程を説明する。
<First Embodiment>
In the first embodiment, as a pre-process of the alignment process, the backside grinding of the semiconductor wafer is performed using a sealing tape including an underfill material laminated on the backside grinding tape, and then dicing on the dicing tape. The semiconductor element is picked up. As a representative process, a preparation process for preparing a sealing sheet comprising a back grinding tape and an underfill material having a total light transmittance of 50% or more laminated on the back grinding tape, connection of a semiconductor wafer A laminating step of bonding the circuit surface on which the member is formed and the underfill material of the sealing sheet, a grinding step of grinding the back surface of the semiconductor wafer, and peeling the semiconductor wafer together with the underfill material from the back surface grinding tape. Fixing the semiconductor wafer to the dicing tape, dicing the semiconductor wafer to form the semiconductor element with the underfill material, and peeling the semiconductor element with the underfill material from the dicing tape. A pick-up process is mentioned. Hereinafter, these pre-processes and processes after the position alignment process will be described.

[準備工程]
準備工程では、裏面研削用テープと該裏面研削用テープ上に積層された全光線透過率が50%以上のアンダーフィル材とを備える封止シートを準備する。封止シートの支持材としては、基材や裏面研削用テープ、ダイシングテープ等を好適に用いることができる。本実施形態では、裏面研削用テープを用いた場合を例として説明する。
[Preparation process]
In the preparation step, a sealing sheet including a back grinding tape and an underfill material having a total light transmittance of 50% or more laminated on the back grinding tape is prepared. As the support material for the sealing sheet, a base material, a tape for back surface grinding, a dicing tape, or the like can be suitably used. In this embodiment, a case where a back grinding tape is used will be described as an example.

(封止シート)
図1に示すように、封止シート10は、裏面研削用テープ1と、裏面研削用テープ1上に積層されたアンダーフィル材2とを備えている。なお、アンダーフィル材2は、図1に示したように、半導体ウェハ3(図2A参照)との貼り合わせに十分なサイズで設けられていればよく、裏面研削用テープ1の全面に積層されていてもよい。
(Sealing sheet)
As shown in FIG. 1, the sealing sheet 10 includes a back surface grinding tape 1 and an underfill material 2 laminated on the back surface grinding tape 1. As shown in FIG. 1, the underfill material 2 may be provided in a size sufficient for bonding to the semiconductor wafer 3 (see FIG. 2A), and is laminated on the entire surface of the back surface grinding tape 1. It may be.

(裏面研削用テープ)
裏面研削用テープ1は、基材1aと、基材1a上に積層された粘着剤層1bとを備えている。なお、アンダーフィル材2は、粘着剤層1b上に積層されている。
(Back grinding tape)
The back grinding tape 1 includes a substrate 1a and an adhesive layer 1b laminated on the substrate 1a. In addition, the underfill material 2 is laminated | stacked on the adhesive layer 1b.

(基材)
上記基材1aは封止シート10の強度母体となるものである。例えば、低密度ポリエチレン、直鎖状ポリエチレン、中密度ポリエチレン、高密度ポリエチレン、超低密度ポリエチレン、ランダム共重合ポリプロピレン、ブロック共重合ポリプロピレン、ホモポリプロレン、ポリブテン、ポリメチルペンテン等のポリオレフィン、エチレン−酢酸ビニル共重合体、アイオノマー樹脂、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル(ランダム、交互)共重合体、エチレン−ブテン共重合体、エチレン−ヘキセン共重合体、ポリウレタン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリエーテルエーテルケトン、ポリイミド、ポリエーテルイミド、ポリアミド、全芳香族ポリアミド、ポリフェニルスルフイド、アラミド(紙)、ガラス、ガラスクロス、フッ素樹脂、ポリ塩化ビニル、ポリ塩化ビニリデン、セルロース系樹脂、シリコーン樹脂、金属(箔)、紙等が挙げられる。粘着剤層1bが紫外線硬化型である場合、基材1aは紫外線に対し透過性を有するものが好ましい。
(Base material)
The base material 1 a is a strength matrix of the sealing sheet 10. For example, polyolefins such as low density polyethylene, linear polyethylene, medium density polyethylene, high density polyethylene, ultra low density polyethylene, random copolymer polypropylene, block copolymer polypropylene, homopolyprolene, polybutene, polymethylpentene, ethylene-acetic acid Vinyl copolymer, ionomer resin, ethylene- (meth) acrylic acid copolymer, ethylene- (meth) acrylic acid ester (random, alternating) copolymer, ethylene-butene copolymer, ethylene-hexene copolymer, Polyester such as polyurethane, polyethylene terephthalate, polyethylene naphthalate, polycarbonate, polyimide, polyetheretherketone, polyimide, polyetherimide, polyamide, wholly aromatic polyamide, polyphenylsulfur De, aramid (paper), glass, glass cloth, fluorine resin, polyvinyl chloride, polyvinylidene chloride, cellulose resin, silicone resin, metal (foil), paper, and the like. In the case where the pressure-sensitive adhesive layer 1b is of an ultraviolet curable type, the substrate 1a is preferably transparent to ultraviolet rays.

また基材1aの材料としては、上記樹脂の架橋体等のポリマーが挙げられる。上記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。   Examples of the material for the substrate 1a include polymers such as a crosslinked body of the above resin. The plastic film may be used unstretched or may be uniaxially or biaxially stretched as necessary.

基材1aの表面は、隣接する層との密着性、保持性等を高めるため、慣用の表面処理、例えば、クロム酸処理、オゾン暴露、火炎暴露、高圧電撃暴露、イオン化放射線処理等の化学的又は物理的処理、下塗剤(例えば、後述する粘着物質)によるコーティング処理を施すことができる。   The surface of the substrate 1a is chemically treated by conventional surface treatments such as chromic acid treatment, ozone exposure, flame exposure, high-voltage impact exposure, ionizing radiation treatment, etc. in order to improve adhesion and retention with adjacent layers. Alternatively, a physical treatment or a coating treatment with a primer (for example, an adhesive substance described later) can be performed.

上記基材1aは、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、基材1aには、帯電防止能を付与するため、上記の基材1a上に金属、合金、これらの酸化物等からなる厚さが30〜500Å程度の導電性物質の蒸着層を設けることができる。基材に帯電防止剤を添加することによっても帯電防止能を付与することができる。基材1aは単層又は2種以上の複層でもよい。   As the base material 1a, the same kind or different kinds can be appropriately selected and used, and if necessary, a blend of several kinds can be used. In addition, in order to impart antistatic ability to the base material 1a, a conductive material vapor deposition layer having a thickness of about 30 to 500 mm made of metal, alloy, oxides thereof, or the like is provided on the base material 1a. be able to. Antistatic ability can also be imparted by adding an antistatic agent to the substrate. The substrate 1a may be a single layer or a multilayer of two or more.

基材1aの厚さは適宜に決定でき、一般的には5μm以上200μm以下程度であり、好ましくは35μm以上120μm以下である。   The thickness of the substrate 1a can be determined as appropriate, and is generally about 5 μm to 200 μm, preferably 35 μm to 120 μm.

なお、基材1aには、本発明の効果等を損なわない範囲で、各種添加剤(例えば、着色剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、難燃剤等)が含まれていてもよい。   In addition, various additives (for example, a colorant, a filler, a plasticizer, an anti-aging agent, an antioxidant, a surfactant, a flame retardant, etc.) are added to the substrate 1a as long as the effects of the present invention are not impaired. May be included.

(粘着剤層)
粘着剤層1bの形成に用いる粘着剤は、裏面研削の際にアンダーフィル材を介して半導体ウェハをしっかり保持するとともに、裏面研削後にアンダーフィル材付きの半導体ウェハをダイシングテープへ移行させる際にアンダーフィル材付きの半導体ウェハを剥離可能に制御できるものであれば特に制限されない。例えば、アクリル系粘着剤、ゴム系粘着剤等の一般的な感圧性接着剤を用いることができる。上記感圧性接着剤としては、半導体ウェハやガラス等の汚染をきらう電子部品の超純水やアルコール等の有機溶剤による清浄洗浄性などの点から、アクリル系ポリマーをベースポリマーとするアクリル系粘着剤が好ましい。
(Adhesive layer)
The pressure-sensitive adhesive used for forming the pressure-sensitive adhesive layer 1b firmly holds the semiconductor wafer via the underfill material during back surface grinding, and is used when the semiconductor wafer with the underfill material is transferred to a dicing tape after back surface grinding. There is no particular limitation as long as the semiconductor wafer with the fill material can be controlled to be peelable. For example, a general pressure-sensitive adhesive such as an acrylic pressure-sensitive adhesive or a rubber-based pressure-sensitive adhesive can be used. As the pressure-sensitive adhesive, an acrylic pressure-sensitive adhesive having an acrylic polymer as a base polymer from the viewpoint of cleanability of an electronic component that is difficult to contaminate semiconductor wafers, glass, etc., with an organic solvent such as ultrapure water or alcohol. Is preferred.

上記アクリル系ポリマーとしては、アクリル酸エステルを主モノマー成分として用いたものが挙げられる。上記アクリル酸エステルとしては、例えば、(メタ)アクリル酸アルキルエステル(例えば、メチルエステル、エチルエステル、プロピルエステル、イソプロピルエステル、ブチルエステル、イソブチルエステル、s−ブチルエステル、t−ブチルエステル、ペンチルエステル、イソペンチルエステル、ヘキシルエステル、ヘプチルエステル、オクチルエステル、2−エチルヘキシルエステル、イソオクチルエステル、ノニルエステル、デシルエステル、イソデシルエステル、ウンデシルエステル、ドデシルエステル、トリデシルエステル、テトラデシルエステル、ヘキサデシルエステル、オクタデシルエステル、エイコシルエステル等のアルキル基の炭素数1〜30、特に炭素数4〜18の直鎖状又は分岐鎖状のアルキルエステル等)及び(メタ)アクリル酸シクロアルキルエステル(例えば、シクロペンチルエステル、シクロヘキシルエステル等)の1種又は2種以上を単量体成分として用いたアクリル系ポリマー等が挙げられる。なお、(メタ)アクリル酸エステルとはアクリル酸エステル及び/又はメタクリル酸エステルをいい、本発明の(メタ)とは全て同様の意味である。   Examples of the acrylic polymer include those using an acrylic ester as a main monomer component. Examples of the acrylic ester include (meth) acrylic acid alkyl ester (for example, methyl ester, ethyl ester, propyl ester, isopropyl ester, butyl ester, isobutyl ester, s-butyl ester, t-butyl ester, pentyl ester, Isopentyl ester, hexyl ester, heptyl ester, octyl ester, 2-ethylhexyl ester, isooctyl ester, nonyl ester, decyl ester, isodecyl ester, undecyl ester, dodecyl ester, tridecyl ester, tetradecyl ester, hexadecyl ester , Octadecyl esters, eicosyl esters, etc., alkyl groups having 1 to 30 carbon atoms, especially 4 to 18 carbon linear or branched alkyl esters, etc.) and Meth) acrylic acid cycloalkyl esters (e.g., cyclopentyl ester, acrylic polymers such as one or more was used as a monomer component of the cyclohexyl ester etc.). In addition, (meth) acrylic acid ester means acrylic acid ester and / or methacrylic acid ester, and (meth) of the present invention has the same meaning.

上記アクリル系ポリマーは、凝集力、耐熱性などの改質を目的として、必要に応じ、上記(メタ)アクリル酸アルキルエステル又はシクロアルキルエステルと共重合可能な他のモノマー成分に対応する単位を含んでいてもよい。このようなモノマー成分として、例えば、アクリル酸、メタクリル酸、カルボキシエチル(メタ)アクリレート、カルボキシペンチル(メタ)アクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸などのカルボキシル基含有モノマー;無水マレイン酸、無水イタコン酸などの酸無水物モノマー;(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリル、(4−ヒドロキシメチルシクロヘキシル)メチル(メタ)アクリレートなどのヒドロキシル基含有モノマー;スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート、(メタ)アクリロイルオキシナフタレンスルホン酸などのスルホン酸基含有モノマー;2−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー;アクリルアミド、アクリロニトリルなどがあげられる。これら共重合可能なモノマー成分は、1種又は2種以上使用できる。これら共重合可能なモノマーの使用量は、全モノマー成分の40重量%以下が好ましい。   The acrylic polymer includes units corresponding to the other monomer components copolymerizable with the (meth) acrylic acid alkyl ester or cycloalkyl ester, if necessary, for the purpose of modifying cohesive force, heat resistance, and the like. You may go out. Examples of such monomer components include carboxyl group-containing monomers such as acrylic acid, methacrylic acid, carboxyethyl (meth) acrylate, carboxypentyl (meth) acrylate, itaconic acid, maleic acid, fumaric acid, and crotonic acid; maleic anhydride Acid anhydride monomers such as itaconic anhydride; 2-hydroxyethyl (meth) acrylate, 2-hydroxypropyl (meth) acrylate, 4-hydroxybutyl (meth) acrylate, 6-hydroxyhexyl (meth) acrylate Hydroxyl group-containing monomers such as 8-hydroxyoctyl (meth) acrylate, 10-hydroxydecyl (meth) acrylate, 12-hydroxylauryl (meth) acrylate, (4-hydroxymethylcyclohexyl) methyl (meth) acrylate; The Sulfonic acid groups such as lensulfonic acid, allylsulfonic acid, 2- (meth) acrylamide-2-methylpropanesulfonic acid, (meth) acrylamidepropanesulfonic acid, sulfopropyl (meth) acrylate, (meth) acryloyloxynaphthalenesulfonic acid Containing monomers; Phosphoric acid group-containing monomers such as 2-hydroxyethylacryloyl phosphate; acrylamide, acrylonitrile and the like. One or more of these copolymerizable monomer components can be used. The amount of these copolymerizable monomers used is preferably 40% by weight or less based on the total monomer components.

さらに、上記アクリル系ポリマーは、架橋させるため、多官能性モノマーなども、必要に応じて共重合用モノマー成分として含むことができる。このような多官能性モノマーとして、例えば、ヘキサンジオールジ(メタ)アクリレート、(ポリ)エチレングリコールジ(メタ)アクリレート、(ポリ)プロピレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ペンタエリスリトールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、エポキシ(メタ)アクリレート、ポリエステル(メタ)アクリレート、ウレタン(メタ)アクリレートなどがあげられる。これらの多官能性モノマーも1種又は2種以上用いることができる。多官能性モノマーの使用量は、粘着特性等の点から、全モノマー成分の30重量%以下が好ましい。   Furthermore, since the acrylic polymer is crosslinked, a polyfunctional monomer or the like can be included as a monomer component for copolymerization as necessary. Examples of such polyfunctional monomers include hexanediol di (meth) acrylate, (poly) ethylene glycol di (meth) acrylate, (poly) propylene glycol di (meth) acrylate, neopentyl glycol di (meth) acrylate, Pentaerythritol di (meth) acrylate, trimethylolpropane tri (meth) acrylate, pentaerythritol tri (meth) acrylate, dipentaerythritol hexa (meth) acrylate, epoxy (meth) acrylate, polyester (meth) acrylate, urethane (meth) Examples include acrylates. These polyfunctional monomers can also be used alone or in combination of two or more. The amount of the polyfunctional monomer used is preferably 30% by weight or less of the total monomer components from the viewpoint of adhesive properties and the like.

上記アクリル系ポリマーは、単一モノマー又は2種以上のモノマー混合物を重合に付すことにより得られる。重合は、溶液重合、乳化重合、塊状重合、懸濁重合等の何れの方式で行うこともできる。清浄な被着体への汚染防止等の点から、低分子量物質の含有量が小さいのが好ましい。この点から、アクリル系ポリマーの数平均分子量は、好ましくは30万以上、さらに好ましくは40万〜300万程度である。   The acrylic polymer can be obtained by subjecting a single monomer or a mixture of two or more monomers to polymerization. The polymerization can be performed by any method such as solution polymerization, emulsion polymerization, bulk polymerization, suspension polymerization and the like. From the viewpoint of preventing contamination of a clean adherend, the content of the low molecular weight substance is preferably small. From this point, the number average molecular weight of the acrylic polymer is preferably 300,000 or more, more preferably about 400,000 to 3,000,000.

また、上記粘着剤には、ベースポリマーであるアクリル系ポリマー等の数平均分子量を高めるため、外部架橋剤を適宜に採用することもできる。外部架橋方法の具体的手段としては、ポリイソシアネート化合物、エポキシ化合物、アジリジン化合物、メラミン系架橋剤などのいわゆる架橋剤を添加し反応させる方法があげられる。外部架橋剤を使用する場合、その使用量は、架橋すべきベースポリマーとのバランスにより、さらには、粘着剤としての使用用途によって適宜決定される。一般的には、上記ベースポリマー100重量部に対して、5重量部程度以下、さらには0.1〜5重量部配合するのが好ましい。さらに、粘着剤には、必要により、上記成分のほかに、従来公知の各種の粘着付与剤、老化防止剤などの添加剤を用いてもよい。   Moreover, in order to increase the number average molecular weight of the acrylic polymer or the like as the base polymer, an external cross-linking agent can be appropriately employed for the pressure-sensitive adhesive. Specific examples of the external crosslinking method include a method in which a so-called crosslinking agent such as a polyisocyanate compound, an epoxy compound, an aziridine compound, or a melamine crosslinking agent is added and reacted. When using an external cross-linking agent, the amount used is appropriately determined depending on the balance with the base polymer to be cross-linked, and further depending on the intended use as an adhesive. Generally, it is preferable to add about 5 parts by weight or less, and further 0.1 to 5 parts by weight with respect to 100 parts by weight of the base polymer. Furthermore, additives such as various conventionally known tackifiers and anti-aging agents may be used for the pressure-sensitive adhesive, if necessary, in addition to the above components.

粘着剤層1bは放射線硬化型粘着剤により形成することができる。放射線硬化型粘着剤は、紫外線等の放射線の照射により架橋度を増大させてその粘着力を容易に低下させることができ、アンダーフィル材付きの半導体ウェハの剥離を容易に行うことができる。放射線としては、X線、紫外線、電子線、α線、β線、中性子線等が挙げられる。   The pressure-sensitive adhesive layer 1b can be formed of a radiation curable pressure-sensitive adhesive. The radiation-curable pressure-sensitive adhesive can increase the degree of cross-linking by irradiation with radiation such as ultraviolet rays and can easily reduce its adhesive strength, and can easily peel a semiconductor wafer with an underfill material. Examples of radiation include X-rays, ultraviolet rays, electron beams, α rays, β rays, and neutron rays.

放射線硬化型粘着剤は、炭素−炭素二重結合等の放射線硬化性の官能基を有し、かつ粘着性を示すものを特に制限なく使用することができる。放射線硬化型粘着剤としては、例えば、上記アクリル系粘着剤、ゴム系粘着剤等の一般的な感圧性粘着剤に、放射線硬化性のモノマー成分やオリゴマー成分を配合した添加型の放射線硬化性粘着剤を例示できる。   As the radiation-curable pressure-sensitive adhesive, those having a radiation-curable functional group such as a carbon-carbon double bond and exhibiting adhesiveness can be used without particular limitation. Examples of the radiation curable pressure-sensitive adhesive include additive-type radiation curable pressure-sensitive adhesives in which radiation-curable monomer components and oligomer components are blended with general pressure-sensitive pressure-sensitive adhesives such as the above-mentioned acrylic pressure-sensitive adhesives and rubber-based pressure-sensitive adhesives. An agent can be illustrated.

配合する放射線硬化性のモノマー成分としては、例えば、ウレタンオリゴマー、ウレタン(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、テトラメチロールメタンテトラ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ペンタエリストールテトラ(メタ)アクリレート、ジペンタエリストールモノヒドロキシペンタ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、1,4−ブタンジオールジ(メタ)アクリレートなどがあげられる。また放射線硬化性のオリゴマー成分はウレタン系、ポリエーテル系、ポリエステル系、ポリカーボネート系、ポリブタジエン系など種々のオリゴマーがあげられ、その重量平均分子量が100〜30000程度の範囲のものが適当である。放射線硬化性のモノマー成分やオリゴマー成分の配合量は、上記粘着剤層の種類に応じて、粘着剤層の粘着力を低下できる量を、適宜に決定することができる。一般的には、粘着剤を構成するアクリル系ポリマー等のベースポリマー100重量部に対して、例えば5〜500重量部、好ましくは40〜150重量部程度である。   Examples of the radiation curable monomer component to be blended include urethane oligomer, urethane (meth) acrylate, trimethylolpropane tri (meth) acrylate, tetramethylolmethane tetra (meth) acrylate, pentaerythritol tri (meth) acrylate, and pentaerythritol. Examples include stall tetra (meth) acrylate, dipentaerystol monohydroxypenta (meth) acrylate, dipentaerythritol hexa (meth) acrylate, 1,4-butanediol di (meth) acrylate, and the like. Examples of the radiation curable oligomer component include various oligomers such as urethane, polyether, polyester, polycarbonate, and polybutadiene, and those having a weight average molecular weight in the range of about 100 to 30000 are suitable. The compounding amount of the radiation curable monomer component or oligomer component can be appropriately determined in such an amount that the adhesive force of the pressure-sensitive adhesive layer can be reduced depending on the type of the pressure-sensitive adhesive layer. Generally, the amount is, for example, about 5 to 500 parts by weight, preferably about 40 to 150 parts by weight with respect to 100 parts by weight of the base polymer such as an acrylic polymer constituting the pressure-sensitive adhesive.

また、放射線硬化型粘着剤としては、上記説明した添加型の放射線硬化性粘着剤のほかに、ベースポリマーとして、炭素−炭素二重結合をポリマー側鎖または主鎖中もしくは主鎖末端に有するものを用いた内在型の放射線硬化性粘着剤があげられる。内在型の放射線硬化性粘着剤は、低分子成分であるオリゴマー成分等を含有する必要がなく、または多くは含まないため、経時的にオリゴマー成分等が粘着剤在中を移動することなく、安定した層構造の粘着剤層を形成することができるため好ましい。   In addition to the additive-type radiation-curable adhesive described above, the radiation-curable adhesive has a carbon-carbon double bond in the polymer side chain, main chain, or main chain terminal as a base polymer. Intrinsic radiation curable adhesives using Intrinsic radiation curable adhesives do not need to contain oligomer components, which are low molecular components, or do not contain many, so they are stable without the oligomer components, etc. moving through the adhesive over time. This is preferable because an adhesive layer having a layered structure can be formed.

上記炭素−炭素二重結合を有するベースポリマーは、炭素−炭素二重結合を有し、かつ粘着性を有するものを特に制限なく使用できる。このようなベースポリマーしては、アクリル系ポリマーを基本骨格とするものが好ましい。アクリル系ポリマーの基本骨格としては、上記例示したアクリル系ポリマーがあげられる。   As the base polymer having a carbon-carbon double bond, those having a carbon-carbon double bond and having adhesiveness can be used without particular limitation. Such a base polymer is preferably one having an acrylic polymer as a basic skeleton. Examples of the basic skeleton of the acrylic polymer include the acrylic polymers exemplified above.

上記アクリル系ポリマーへの炭素−炭素二重結合の導入法は特に制限されず、様々な方法を採用できるが、炭素−炭素二重結合はポリマー側鎖に導入するのが分子設計が容易である。例えば、予め、アクリル系ポリマーに官能基を有するモノマーを共重合した後、この官能基と反応しうる官能基および炭素−炭素二重結合を有する化合物を、炭素−炭素二重結合の放射線硬化性を維持したまま縮合または付加反応させる方法があげられる。   The method for introducing a carbon-carbon double bond into the acrylic polymer is not particularly limited, and various methods can be adopted. However, it is easy to design a molecule by introducing a carbon-carbon double bond into a polymer side chain. . For example, after a monomer having a functional group is copolymerized in advance with an acrylic polymer, a compound having a functional group capable of reacting with the functional group and a carbon-carbon double bond is converted into a radiation-curable carbon-carbon double bond. Examples of the method include condensation or addition reaction while maintaining the above.

これら官能基の組合せの例としては、カルボン酸基とエポキシ基、カルボン酸基とアジリジル基、ヒドロキシル基とイソシアネート基などがあげられる。これら官能基の組合せのなかでも反応追跡の容易さから、ヒドロキシル基とイソシアネート基との組合せが好適である。また、これら官能基の組み合わせにより、上記炭素−炭素二重結合を有するアクリル系ポリマーを生成するような組合せであれば、官能基はアクリル系ポリマーと上記化合物のいずれの側にあってもよいが、上記の好ましい組み合わせでは、アクリル系ポリマーがヒドロキシル基を有し、上記化合物がイソシアネート基を有する場合が好適である。この場合、炭素−炭素二重結合を有するイソシアネート化合物としては、例えば、メタクリロイルイソシアネート、2−メタクリロイルオキシエチルイソシアネート、m−イソプロペニル−α,α−ジメチルベンジルイソシアネートなどがあげられる。また、アクリル系ポリマーとしては、上記例示のヒドロキシ基含有モノマーや2−ヒドロキシエチルビニルエーテル、4−ヒドロキシブチルビニルエーテル、ジエチレングルコールモノビニルエーテルのエーテル系化合物などを共重合したものが用いられる。   Examples of combinations of these functional groups include carboxylic acid groups and epoxy groups, carboxylic acid groups and aziridyl groups, hydroxyl groups and isocyanate groups. Among these combinations of functional groups, a combination of a hydroxyl group and an isocyanate group is preferable because of easy tracking of the reaction. In addition, the functional group may be on either side of the acrylic polymer and the compound as long as the acrylic polymer having the carbon-carbon double bond is generated by a combination of these functional groups. In the above preferred combination, it is preferable that the acrylic polymer has a hydroxyl group and the compound has an isocyanate group. In this case, examples of the isocyanate compound having a carbon-carbon double bond include methacryloyl isocyanate, 2-methacryloyloxyethyl isocyanate, m-isopropenyl-α, α-dimethylbenzyl isocyanate, and the like. As the acrylic polymer, those obtained by copolymerizing the above-exemplified hydroxy group-containing monomers, ether compounds of 2-hydroxyethyl vinyl ether, 4-hydroxybutyl vinyl ether, diethylene glycol monovinyl ether, or the like are used.

上記内在型の放射線硬化性粘着剤は、上記炭素−炭素二重結合を有するベースポリマー(特にアクリル系ポリマー)を単独で使用することができるが、特性を悪化させない程度に上記放射線硬化性のモノマー成分やオリゴマー成分を配合することもできる。放射線硬化性のオリゴマー成分等は、通常ベースポリマー100重量部に対して30重量部の範囲内であり、好ましくは0〜10重量部の範囲である。   As the internal radiation curable pressure-sensitive adhesive, the base polymer (particularly acrylic polymer) having the carbon-carbon double bond can be used alone, but the radiation curable monomer is not deteriorated. Components and oligomer components can also be blended. The radiation-curable oligomer component or the like is usually in the range of 30 parts by weight, preferably in the range of 0 to 10 parts by weight with respect to 100 parts by weight of the base polymer.

上記放射線硬化型粘着剤には、紫外線等により硬化させる場合には光重合開始剤を含有させることが好ましい。光重合開始剤としては、例えば、4−(2−ヒドロキシエトキシ)フェニル(2−ヒドロキシ−2−プロピル)ケトン、α−ヒドロキシ−α,α´−ジメチルアセトフェノン、2−メチル−2−ヒドロキシプロピオフェノン、1−ヒドロキシシクロヘキシルフェニルケトンなどのα−ケトール系化合物;メトキシアセトフェノン、2,2−ジメトキシ−2−フェニルアセトフエノン、2,2−ジエトキシアセトフェノン、2−メチル−1−[4−(メチルチオ)−フェニル]−2−モルホリノプロパン−1などのアセトフェノン系化合物;ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、アニソインメチルエーテルなどのベンゾインエーテル系化合物;ベンジルジメチルケタールなどのケタール系化合物;2−ナフタレンスルホニルクロリドなどの芳香族スルホニルクロリド系化合物;1−フェニル−1,2―プロパンジオン−2−(O−エトキシカルボニル)オキシムなどの光活性オキシム系化合物;ベンゾフェノン、ベンゾイル安息香酸、3,3′−ジメチル−4−メトキシベンゾフェノンなどのベンゾフェノン系化合物;チオキサンソン、2−クロロチオキサンソン、2−メチルチオキサンソン、2,4−ジメチルチオキサンソン、イソプロピルチオキサンソン、2,4−ジクロロチオキサンソン、2,4−ジエチルチオキサンソン、2,4−ジイソプロピルチオキサンソンなどのチオキサンソン系化合物;カンファーキノン;ハロゲン化ケトン;アシルホスフィノキシド;アシルホスフォナートなどがあげられる。光重合開始剤の配合量は、粘着剤を構成するアクリル系ポリマー等のベースポリマー100重量部に対して、例えば0.05〜20重量部程度である。   The radiation curable pressure-sensitive adhesive preferably contains a photopolymerization initiator when cured by ultraviolet rays or the like. Examples of the photopolymerization initiator include 4- (2-hydroxyethoxy) phenyl (2-hydroxy-2-propyl) ketone, α-hydroxy-α, α′-dimethylacetophenone, 2-methyl-2-hydroxypropio Α-ketol compounds such as phenone and 1-hydroxycyclohexyl phenyl ketone; methoxyacetophenone, 2,2-dimethoxy-2-phenylacetophenone, 2,2-diethoxyacetophenone, 2-methyl-1- [4- ( Acetophenone compounds such as methylthio) -phenyl] -2-morpholinopropane-1; benzoin ether compounds such as benzoin ethyl ether, benzoin isopropyl ether and anisoin methyl ether; ketal compounds such as benzyldimethyl ketal; 2-naphthalenesulfo D Aromatic sulfonyl chloride compounds such as luchloride; photoactive oxime compounds such as 1-phenyl-1,2-propanedione-2- (O-ethoxycarbonyl) oxime; benzophenone, benzoylbenzoic acid, 3,3′-dimethyl Benzophenone compounds such as -4-methoxybenzophenone; thioxanthone, 2-chlorothioxanthone, 2-methylthioxanthone, 2,4-dimethylthioxanthone, isopropylthioxanthone, 2,4-dichlorothioxanthone, 2 Thioxanthone compounds such as 1,4-diethylthioxanthone and 2,4-diisopropylthioxanthone; camphorquinone; halogenated ketone; acyl phosphinoxide; acyl phosphonate. The compounding quantity of a photoinitiator is about 0.05-20 weight part with respect to 100 weight part of base polymers, such as an acryl-type polymer which comprises an adhesive.

なお、放射線照射の際に、酸素による硬化阻害が起こる場合は、放射線硬化型の粘着剤層1bの表面よりなんらかの方法で酸素(空気)を遮断するのが望ましい。例えば、上記粘着剤層1bの表面をセパレータで被覆する方法や、窒素ガス雰囲気中で紫外線等の放射線の照射を行う方法等が挙げられる。   In addition, when curing inhibition by oxygen occurs during irradiation, it is desirable to block oxygen (air) from the surface of the radiation curable pressure-sensitive adhesive layer 1b by some method. For example, a method of covering the surface of the pressure-sensitive adhesive layer 1b with a separator, a method of irradiating radiation such as ultraviolet rays in a nitrogen gas atmosphere, and the like can be mentioned.

なお、粘着剤層1bには、本発明の効果等を損なわない範囲で、各種添加剤(例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤等)が含まれていてもよい。   In the pressure-sensitive adhesive layer 1b, various additives (for example, a colorant, a thickener, a bulking agent, a filler, a tackifier, a plasticizer, an antiaging agent, Antioxidants, surfactants, crosslinking agents, etc.) may be included.

粘着剤層1bの厚さは特に限定されないが、半導体ウェハの研削面の欠け防止、アンダーフィル材2の固定保持の両立性等の観点から1〜80μm程度であるのが好ましい。好ましくは2〜50μm、さらには好ましくは5〜35μmである。   The thickness of the pressure-sensitive adhesive layer 1 b is not particularly limited, but is preferably about 1 to 80 μm from the viewpoint of preventing chipping of the ground surface of the semiconductor wafer and compatibility of fixing and holding the underfill material 2. Preferably it is 2-50 micrometers, More preferably, it is 5-35 micrometers.

(アンダーフィル材)
本実施形態におけるアンダーフィル材2は、表面実装された半導体素子と被着体との間の空間を充填する封止用フィルムとして用いることができる。アンダーフィル材2の全光線透過率は50%以上であればよく、好ましくは60%以上、より好ましくは70%以上である。アンダーフィル材2の全光線透過率は高いほど好ましいものの、50%程度の全光線透過率であってもダイシングのためのダイシング位置の決定の際、及び実装のための接合位置への整合の際に斜光照射を利用することで、半導体素子の位置を精度良く検出することができる。
(Underfill material)
The underfill material 2 in the present embodiment can be used as a sealing film that fills a space between a surface-mounted semiconductor element and an adherend. The total light transmittance of the underfill material 2 may be 50% or more, preferably 60% or more, and more preferably 70% or more. Although it is preferable that the total light transmittance of the underfill material 2 is high, even when the total light transmittance is about 50%, when determining the dicing position for dicing and when matching the bonding position for mounting By using oblique light irradiation, the position of the semiconductor element can be accurately detected.

アンダーフィル材の構成材料としては、熱可塑性樹脂と熱硬化性樹脂とを併用したものが挙げられる。又、熱可塑性樹脂や熱硬化性樹脂単独でも使用可能である。   As a constituent material of the underfill material, a combination of a thermoplastic resin and a thermosetting resin can be used. A thermoplastic resin or a thermosetting resin alone can also be used.

前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、6−ナイロンや6,6−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、PETやPBT等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。これらの熱可塑性樹脂は単独で、又は2種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が特に好ましい。   Examples of the thermoplastic resin include natural rubber, butyl rubber, isoprene rubber, chloroprene rubber, ethylene-vinyl acetate copolymer, ethylene-acrylic acid copolymer, ethylene-acrylic acid ester copolymer, polybutadiene resin, polycarbonate resin, heat Examples thereof include plastic polyimide resins, polyamide resins such as 6-nylon and 6,6-nylon, phenoxy resins, acrylic resins, saturated polyester resins such as PET and PBT, polyamideimide resins, and fluorine resins. These thermoplastic resins can be used alone or in combination of two or more. Of these thermoplastic resins, an acrylic resin that has few ionic impurities and high heat resistance and can ensure the reliability of the semiconductor element is particularly preferable.

前記アクリル樹脂としては、特に限定されるものではなく、炭素数30以下、特に炭素数4〜18の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの1種又は2種以上を成分とする重合体等が挙げられる。前記アルキル基としては、例えばメチル基、エチル基、プロピル基、イソプロピル基、n−ブチル基、t−ブチル基、イソブチル基、アミル基、イソアミル基、へキシル基、へプチル基、シクロヘキシル基、2−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基、又はエイコシル基等が挙げられる。   The acrylic resin is not particularly limited, and includes one or two or more esters of acrylic acid or methacrylic acid having a linear or branched alkyl group having 30 or less carbon atoms, particularly 4 to 18 carbon atoms. Examples include polymers as components. Examples of the alkyl group include a methyl group, ethyl group, propyl group, isopropyl group, n-butyl group, t-butyl group, isobutyl group, amyl group, isoamyl group, hexyl group, heptyl group, cyclohexyl group, 2 -Ethylhexyl group, octyl group, isooctyl group, nonyl group, isononyl group, decyl group, isodecyl group, undecyl group, lauryl group, tridecyl group, tetradecyl group, stearyl group, octadecyl group, or eicosyl group.

また、前記重合体を形成する他のモノマーとしては、特に限定されるものではなく、例えばアクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマール酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリル若しくは(4−ヒドロキシメチルシクロヘキシル)−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート若しくは(メタ)アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は2−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマー、アクリロニトリル等のようなシアノ基含有モノマー等が挙げられる。   In addition, the other monomer forming the polymer is not particularly limited, and examples thereof include acrylic acid, methacrylic acid, carboxyethyl acrylate, carboxypentyl acrylate, itaconic acid, maleic acid, fumaric acid, and crotonic acid. Carboxyl group-containing monomers such as acid anhydride monomers such as maleic anhydride or itaconic anhydride, 2-hydroxyethyl (meth) acrylate, 2-hydroxypropyl (meth) acrylate, 4- (meth) acrylic acid 4- Hydroxybutyl, 6-hydroxyhexyl (meth) acrylate, 8-hydroxyoctyl (meth) acrylate, 10-hydroxydecyl (meth) acrylate, 12-hydroxylauryl (meth) acrylate or (4-hydroxymethylcyclohexyl) -Methyla Hydroxyl group-containing monomers such as relate, styrene sulfonic acid, allyl sulfonic acid, 2- (meth) acrylamide-2-methylpropane sulfonic acid, (meth) acrylamide propane sulfonic acid, sulfopropyl (meth) acrylate or (meth) Examples include sulfonic acid group-containing monomers such as acryloyloxynaphthalenesulfonic acid, phosphoric acid group-containing monomers such as 2-hydroxyethylacryloyl phosphate, and cyano group-containing monomers such as acrylonitrile.

前記熱硬化性樹脂としては、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、又は熱硬化性ポリイミド樹脂等が挙げられる。これらの樹脂は、単独で又は2種以上を併用して用いることができる。特に、半導体素子を腐食させるイオン性不純物等の含有が少ないエポキシ樹脂が好ましい。また、エポキシ樹脂の硬化剤としてはフェノール樹脂が好ましい。   Examples of the thermosetting resin include phenol resin, amino resin, unsaturated polyester resin, epoxy resin, polyurethane resin, silicone resin, and thermosetting polyimide resin. These resins can be used alone or in combination of two or more. In particular, an epoxy resin containing a small amount of ionic impurities or the like that corrode semiconductor elements is preferable. Moreover, as a hardening | curing agent of an epoxy resin, a phenol resin is preferable.

前記エポキシ樹脂は、接着剤組成物として一般に用いられるものであれば特に限定は無く、例えばビスフェノールA型、ビスフェノールF型、ビスフェノールS型、臭素化ビスフェノールA型、水添ビスフェノールA型、ビスフェノールAF型、ビフェニル型、ナフタレン型、フルオンレン型、フェノールノボラック型、オルソクレゾールノボラック型、トリスヒドロキシフェニルメタン型、テトラフェニロールエタン型等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型、トリスグリシジルイソシアヌレート型若しくはグリシジルアミン型等のエポキシ樹脂が用いられる。これらは単独で、又は2種以上を併用して用いることができる。これらのエポキシ樹脂のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型樹脂又はテトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。   The epoxy resin is not particularly limited as long as it is generally used as an adhesive composition, for example, bisphenol A type, bisphenol F type, bisphenol S type, brominated bisphenol A type, hydrogenated bisphenol A type, bisphenol AF type. Biphenyl type, naphthalene type, fluorene type, phenol novolac type, orthocresol novolak type, trishydroxyphenylmethane type, tetraphenylolethane type, etc., bifunctional epoxy resin or polyfunctional epoxy resin, or hydantoin type, trisglycidyl isocyanurate Type or glycidylamine type epoxy resin is used. These can be used alone or in combination of two or more. Of these epoxy resins, novolac type epoxy resins, biphenyl type epoxy resins, trishydroxyphenylmethane type resins or tetraphenylolethane type epoxy resins are particularly preferred. This is because these epoxy resins are rich in reactivity with a phenol resin as a curing agent and are excellent in heat resistance and the like.

さらに、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。これらは単独で、又は2種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。   Further, the phenol resin acts as a curing agent for the epoxy resin, for example, a novolac type phenol resin such as a phenol novolac resin, a phenol aralkyl resin, a cresol novolac resin, a tert-butylphenol novolac resin, a nonylphenol novolac resin, Examples include resol-type phenolic resins and polyoxystyrenes such as polyparaoxystyrene. These can be used alone or in combination of two or more. Of these phenol resins, phenol novolac resins and phenol aralkyl resins are particularly preferred. This is because the connection reliability of the semiconductor device can be improved.

前記エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基1当量当たりフェノール樹脂中の水酸基が0.5〜2.0当量になるように配合することが好適である。より好適なのは、0.8〜1.2当量である。すなわち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。   The mixing ratio of the epoxy resin and the phenol resin is preferably such that, for example, the hydroxyl group in the phenol resin is 0.5 to 2.0 equivalents per equivalent of epoxy group in the epoxy resin component. More preferred is 0.8 to 1.2 equivalents. That is, if the blending ratio of both is out of the above range, sufficient curing reaction does not proceed and the properties of the cured epoxy resin are likely to deteriorate.

なお、本発明においては、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を用いたアンダーフィル材が特に好ましい。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。この場合の配合比は、アクリル樹脂成分100重量部に対して、エポキシ樹脂とフェノール樹脂の混合量が10〜1000重量部である。   In the present invention, an underfill material using an epoxy resin, a phenol resin and an acrylic resin is particularly preferable. Since these resins have few ionic impurities and high heat resistance, the reliability of the semiconductor element can be ensured. In this case, the mixing ratio of the epoxy resin and the phenol resin is 10 to 1000 parts by weight with respect to 100 parts by weight of the acrylic resin component.

エポキシ樹脂とフェノール樹脂の熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は2種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。   The thermosetting acceleration catalyst for epoxy resin and phenol resin is not particularly limited, and can be appropriately selected from known thermosetting acceleration catalysts. A thermosetting acceleration | stimulation catalyst can be used individually or in combination of 2 or more types. As the thermosetting acceleration catalyst, for example, an amine curing accelerator, a phosphorus curing accelerator, an imidazole curing accelerator, a boron curing accelerator, a phosphorus-boron curing accelerator, or the like can be used.

アンダーフィル材2には、はんだバンプの表面の酸化膜を除去して半導体素子の実装を容易にするために、フラックスを添加してもよい。フラックスとしては特に限定されず、従来公知のフラックス作用を有する化合物を用いることができ、例えば、ジフェノール酸、アジピン酸、アセチルサリチル酸、安息香酸、ベンジル酸、アゼライン酸、ベンジル安息香酸、マロン酸、2,2−ビス(ヒドロキシメチル)プロピオン酸、サリチル酸、o−メトキシ安息香酸、m−ヒドロキシ安息香酸、コハク酸、2,6−ジメトキシメチルパラクレゾール、安息香酸ヒドラジド、カルボヒドラジド、マロン酸ジヒドラジド、コハク酸ジヒドラジド、グルタル酸ジヒドラジド、サリチル酸ヒドラジド、イミノジ酢酸ジヒドラジド、イタコン酸ジヒドラジド、クエン酸トリヒドラジド、チオカルボヒドラジド、ベンゾフェノンヒドラゾン、4,4’−オキシビスベンゼンスルホニルヒドラジド及びアジピン酸ジヒドラジド等が挙げられる。フラックスの添加量は上記フラックス作用が発揮される程度であればよく、通常、アンダーフィル材に含まれる樹脂成分100重量部に対して0.1〜20重量部程度である。   A flux may be added to the underfill material 2 in order to remove the oxide film on the surface of the solder bump and facilitate mounting of the semiconductor element. The flux is not particularly limited, and a conventionally known compound having a flux action can be used.For example, diphenolic acid, adipic acid, acetylsalicylic acid, benzoic acid, benzylic acid, azelaic acid, benzylbenzoic acid, malonic acid, 2,2-bis (hydroxymethyl) propionic acid, salicylic acid, o-methoxybenzoic acid, m-hydroxybenzoic acid, succinic acid, 2,6-dimethoxymethylparacresol, benzoic hydrazide, carbohydrazide, malonic dihydrazide, succinic acid Acid dihydrazide, glutaric acid dihydrazide, salicylic acid hydrazide, iminodiacetic acid dihydrazide, itaconic acid dihydrazide, citric acid trihydrazide, thiocarbohydrazide, benzophenone hydrazone, 4,4'-oxybisbenzenesulfonylhydrazide and Adipic acid dihydrazide, and the like. The addition amount of the flux is only required to exhibit the above flux effect, and is usually about 0.1 to 20 parts by weight with respect to 100 parts by weight of the resin component contained in the underfill material.

本実施形態では、アンダーフィル材2は、50%以上の全光線透過率が得られる限り着色しても良い。アンダーフィル材2において、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色、緑色などが好ましい。着色に際しては、顔料、染料などの公知の着色剤の中から適宜選択して用いることができる。   In the present embodiment, the underfill material 2 may be colored as long as a total light transmittance of 50% or more is obtained. In the underfill material 2, the color exhibited by coloring is not particularly limited. For example, black, blue, red, green, and the like are preferable. In coloring, it can be appropriately selected from known colorants such as pigments and dyes.

本実施形態のアンダーフィル材2を予めある程度架橋をさせておく場合には、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくのがよい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。   When the underfill material 2 of the present embodiment is previously crosslinked to some extent, a polyfunctional compound that reacts with a functional group at the molecular chain end of the polymer is added as a crosslinking agent during the production. Good. Thereby, the adhesive property under high temperature can be improved and heat resistance can be improved.

前記架橋剤としては、特に、トリレンジイソシアネート、ジフェニルメタンジイソシアネート、p−フェニレンジイソシアネート、1,5−ナフタレンジイソシアネート、多価アルコールとジイソシアネートの付加物等のポリイソシアネート化合物がより好ましい。架橋剤の添加量としては、前記の重合体100重量部に対し、通常0.05〜7重量部とするのが好ましい。架橋剤の量が7重量部より多いと、接着力が低下するので好ましくない。その一方、0.05重量部より少ないと、凝集力が不足するので好ましくない。また、この様なポリイソシアネート化合物と共に、必要に応じて、エポキシ樹脂等の他の多官能性化合物を一緒に含ませるようにしてもよい。   As the crosslinking agent, polyisocyanate compounds such as tolylene diisocyanate, diphenylmethane diisocyanate, p-phenylene diisocyanate, 1,5-naphthalene diisocyanate, an adduct of polyhydric alcohol and diisocyanate are more preferable. The addition amount of the crosslinking agent is usually preferably 0.05 to 7 parts by weight with respect to 100 parts by weight of the polymer. When the amount of the cross-linking agent is more than 7 parts by weight, the adhesive force is lowered, which is not preferable. On the other hand, if it is less than 0.05 parts by weight, the cohesive force is insufficient, which is not preferable. Moreover, you may make it include other polyfunctional compounds, such as an epoxy resin, together with such a polyisocyanate compound as needed.

また、アンダーフィル材2には、無機充填剤を適宜配合することができる。無機充填剤の配合は、導電性の付与や熱伝導性の向上、貯蔵弾性率の調節等を可能にする。   The underfill material 2 can be appropriately mixed with an inorganic filler. The blending of the inorganic filler makes it possible to impart conductivity, improve thermal conductivity, adjust the storage elastic modulus, and the like.

前記無機充填剤としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、はんだ等の金属、又は合金類、その他カーボン等からなる種々の無機粉末が挙げられる。これらは、単独で又は2種以上を併用して用いることができる。なかでも、シリカ、特に溶融シリカが好適に用いられる。   Examples of the inorganic filler include silica, clay, gypsum, calcium carbonate, barium sulfate, alumina, beryllium oxide, silicon carbide, silicon nitride, and other ceramics, aluminum, copper, silver, gold, nickel, chromium, lead. , Various inorganic powders made of metals such as tin, zinc, palladium, solder, or alloys, and other carbon. These can be used alone or in combination of two or more. Among these, silica, particularly fused silica is preferably used.

無機充填剤の平均粒径は特に限定されないものの、0.005〜10μmの範囲内であることが好ましく、0.01〜5μmの範囲内であることがより好ましく、さらに好ましくは0.03〜2.0μmである。上記無機充填剤の平均粒径が0.005μmを下回ると、粒子の凝集が発生しやすくなり、アンダーフィル材の形成が困難となる場合がある。一方、上記平均粒径が10μmを超えると、アンダーフィル材と被着体との接合部への無機粒子の噛み込みが発生しやすくなるため、半導体装置の接続信頼性が低下するおそれがある。なお、本発明においては、平均粒径が相互に異なる無機充填剤同士を組み合わせて使用してもよい。また、平均粒径は、光度式の粒度分布計(HORIBA製、装置名;LA−910)により求めた値である。   Although the average particle diameter of the inorganic filler is not particularly limited, it is preferably in the range of 0.005 to 10 μm, more preferably in the range of 0.01 to 5 μm, and still more preferably 0.03 to 2 0.0 μm. When the average particle size of the inorganic filler is less than 0.005 μm, the particles are likely to aggregate and it may be difficult to form the underfill material. On the other hand, when the average particle diameter exceeds 10 μm, the inorganic particles tend to be caught in the joint portion between the underfill material and the adherend, so that the connection reliability of the semiconductor device may be lowered. In the present invention, inorganic fillers having different average particle sizes may be used in combination. The average particle size is a value determined by a photometric particle size distribution meter (manufactured by HORIBA, apparatus name: LA-910).

前記無機充填剤の配合量は、有機樹脂成分100重量部に対し10〜400重量部であることが好ましく、50〜250重量部がより好ましい。無機充填剤の配合量が10重量部未満であると、貯蔵弾性率が低下しパッケージの応力信頼性が大きく損なわれる場合がある。一方、400重量部を超えると、全光線透過率の低下の原因となったり、アンダーフィル材2の流動性が低下し基板や半導体素子の凹凸に十分に埋まり込まずにボイドやクラックの原因となったりする場合がある。   The blending amount of the inorganic filler is preferably 10 to 400 parts by weight, more preferably 50 to 250 parts by weight with respect to 100 parts by weight of the organic resin component. If the blending amount of the inorganic filler is less than 10 parts by weight, the storage elastic modulus may be lowered and the stress reliability of the package may be greatly impaired. On the other hand, if the amount exceeds 400 parts by weight, it may cause a decrease in the total light transmittance, or the fluidity of the underfill material 2 may decrease, causing a void or crack without being sufficiently embedded in the unevenness of the substrate or semiconductor element. It may become.

なお、アンダーフィル材2には、前記無機充填剤以外に、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば難燃剤、シランカップリング剤又はイオントラップ剤等が挙げられる。前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。これらは、単独で、又は2種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。これらの化合物は、単独で又は2種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。これらは、単独で又は2種以上を併用して用いることができる。   In addition to the said inorganic filler, other additives can be suitably mix | blended with the underfill material 2 as needed. Examples of other additives include flame retardants, silane coupling agents, ion trapping agents, and the like. Examples of the flame retardant include antimony trioxide, antimony pentoxide, brominated epoxy resin, and the like. These can be used alone or in combination of two or more. Examples of the silane coupling agent include β- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, γ-glycidoxypropyltrimethoxysilane, γ-glycidoxypropylmethyldiethoxysilane, and the like. These compounds can be used alone or in combination of two or more. Examples of the ion trapping agent include hydrotalcites and bismuth hydroxide. These can be used alone or in combination of two or more.

本実施形態において、熱硬化前の上記アンダーフィル材の上記熱圧着温度での溶融粘度は20000Pa・s以下であることが好ましく、100Pa・s以上10000Pa・s以下であることがより好ましい。熱圧着温度での溶融粘度を上記範囲とすることにより、接続部材4(図2A参照)のアンダーフィル材2への進入を容易にすることができる。また、半導体素子5の電気的接続の際のボイドの発生、及び半導体素子5と被着体16との間の空間からのアンダーフィル材2のはみ出しを防止することができる(図2H参照)。   In the present embodiment, the melt viscosity at the thermocompression bonding temperature of the underfill material before thermosetting is preferably 20000 Pa · s or less, and more preferably 100 Pa · s or more and 10,000 Pa · s or less. By setting the melt viscosity at the thermocompression bonding temperature within the above range, the connection member 4 (see FIG. 2A) can easily enter the underfill material 2. In addition, it is possible to prevent generation of voids during electrical connection of the semiconductor element 5 and protrusion of the underfill material 2 from the space between the semiconductor element 5 and the adherend 16 (see FIG. 2H).

また、熱硬化前の上記アンダーフィル材2の23℃における粘度は、0.01MPa・s以上100MPa・s以下であることが好ましく、0.1MPa・s以上10MPa・s以下であることがより好ましい。熱硬化前のアンダーフィル材が上記範囲の粘度を有することで、裏面研削の際の半導体ウェハ3(図2B参照)の保持性や作業の際の取り扱い性を向上させることができる。なお、粘度の測定は、溶融粘度の測定法に準じて行うことができる。   Further, the viscosity at 23 ° C. of the underfill material 2 before thermosetting is preferably 0.01 MPa · s or more and 100 MPa · s or less, and more preferably 0.1 MPa · s or more and 10 MPa · s or less. . When the underfill material before thermosetting has a viscosity in the above range, the retainability of the semiconductor wafer 3 (see FIG. 2B) during back grinding and the handleability during work can be improved. In addition, the measurement of a viscosity can be performed according to the measuring method of melt viscosity.

さらに、熱硬化前の上記アンダーフィル材2の温度23℃、湿度70%の条件下における吸水率は、1重量%以下であることが好ましく、0.5重量%以下であることがより好ましい。アンダーフィル材2が上記のような吸水率を有することにより、アンダーフィル材2への水分の吸収が抑制され、半導体素子5の実装時のボイドの発生をより効率的に抑制することができる。なお、上記吸水率の下限は小さいほど好ましく、実質的に0重量%が好ましく、0重量%であることがより好ましい。   Further, the water absorption rate of the underfill material 2 before thermosetting under the conditions of a temperature of 23 ° C. and a humidity of 70% is preferably 1% by weight or less, and more preferably 0.5% by weight or less. When the underfill material 2 has a water absorption rate as described above, absorption of moisture into the underfill material 2 is suppressed, and generation of voids when the semiconductor element 5 is mounted can be more efficiently suppressed. The lower limit of the water absorption rate is preferably as small as possible, substantially 0% by weight is preferable, and 0% by weight is more preferable.

アンダーフィル材2の厚さ(複層の場合は総厚)は特に限定されないものの、アンダーフィル材2の強度や半導体素子5と被着体16との間の空間の充填性を考慮すると10μm以上100μm以下程度であってもよい。なお、アンダーフィル材2の厚さは、半導体素子5と被着体16との間のギャップや接続部材の高さを考慮して適宜設定すればよい。   Although the thickness of the underfill material 2 (total thickness in the case of multiple layers) is not particularly limited, in consideration of the strength of the underfill material 2 and the filling of the space between the semiconductor element 5 and the adherend 16, it is 10 μm or more. It may be about 100 μm or less. Note that the thickness of the underfill material 2 may be appropriately set in consideration of the gap between the semiconductor element 5 and the adherend 16 and the height of the connection member.

封止シート10のアンダーフィル材2は、セパレータにより保護されていることが好ましい(図示せず)。セパレータは、実用に供するまでアンダーフィル材2を保護する保護材としての機能を有している。セパレータは封止シートのアンダーフィル材2上に半導体ウェハ3を貼着する際に剥がされる。セパレータとしては、ポリエチレンテレフタレート(PET)、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルムや紙等も使用可能である。   The underfill material 2 of the sealing sheet 10 is preferably protected by a separator (not shown). The separator has a function as a protective material that protects the underfill material 2 until it is practically used. The separator is peeled off when the semiconductor wafer 3 is stuck on the underfill material 2 of the sealing sheet. As the separator, a plastic film or paper surface-coated with a release agent such as polyethylene terephthalate (PET), polyethylene, polypropylene, a fluorine release agent, or a long-chain alkyl acrylate release agent can be used.

(封止シートの製造方法)
本実施の形態に係る封止シート10は、例えば裏面研削用テープ1及びアンダーフィル材2を別々に作製しておき、最後にこれらを貼り合わせることにより作成することができる。具体的には、以下のような手順に従って作製することができる。
(Method for producing sealing sheet)
The sealing sheet 10 according to the present embodiment can be prepared, for example, by separately preparing the back grinding tape 1 and the underfill material 2 and finally bonding them together. Specifically, it can be produced according to the following procedure.

まず、基材1aは、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Tダイ押出法、共押出し法、ドライラミネート法等が例示できる。   First, the base material 1a can be formed by a conventionally known film forming method. Examples of the film forming method include a calendar film forming method, a casting method in an organic solvent, an inflation extrusion method in a closed system, a T-die extrusion method, a co-extrusion method, and a dry lamination method.

次に、粘着剤層形成用の粘着剤組成物を調製する。粘着剤組成物には、粘着剤層の項で説明したような樹脂や添加物等が配合されている。調製した粘着剤組成物を基材1a上に塗布して塗布膜を形成した後、該塗布膜を所定条件下で乾燥させ(必要に応じて加熱架橋させて)、粘着剤層1bを形成する。塗布方法としては特に限定されず、例えば、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。また、乾燥条件としては、例えば乾燥温度80〜150℃、乾燥時間0.5〜5分間の範囲内で行われる。また、セパレータ上に粘着剤組成物を塗布して塗布膜を形成した後、上記乾燥条件で塗布膜を乾燥させて粘着剤層1bを形成してもよい。その後、基材1a上に粘着剤層1bをセパレータと共に貼り合わせる。これにより、基材1a及び粘着剤層1bを備える裏面研削用テープ1が作製される。   Next, a pressure-sensitive adhesive composition for forming a pressure-sensitive adhesive layer is prepared. Resin, additive, etc. which were demonstrated by the term of the adhesive layer are mix | blended with the adhesive composition. After the prepared pressure-sensitive adhesive composition is applied on the substrate 1a to form a coating film, the coating film is dried under predetermined conditions (heat-crosslinked as necessary) to form the pressure-sensitive adhesive layer 1b. . It does not specifically limit as a coating method, For example, roll coating, screen coating, gravure coating, etc. are mentioned. As drying conditions, for example, the drying temperature is 80 to 150 ° C. and the drying time is 0.5 to 5 minutes. Moreover, after apply | coating an adhesive composition on a separator and forming a coating film, the coating film may be dried on the said dry conditions, and the adhesive layer 1b may be formed. Then, the adhesive layer 1b is bonded together with a separator on the base material 1a. Thereby, the tape 1 for back surface grinding provided with the base material 1a and the adhesive layer 1b is produced.

アンダーフィル材2は、例えば、以下のようにして作製される。まず、アンダーフィル材2の形成材料である接着剤組成物を調製する。当該接着剤組成物には、アンダーフィル材の項で説明した通り、熱可塑性成分やエポキシ樹脂、各種の添加剤等が配合されている。   The underfill material 2 is produced as follows, for example. First, an adhesive composition that is a material for forming the underfill material 2 is prepared. As described in the section of the underfill material, the adhesive composition contains a thermoplastic component, an epoxy resin, various additives, and the like.

次に、調製した接着剤組成物を基材セパレータ上に所定厚みとなる様に塗布して塗布膜を形成した後、該塗布膜を所定条件下で乾燥させ、アンダーフィル材を形成する。塗布方法としては特に限定されず、例えば、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。また、乾燥条件としては、例えば乾燥温度70〜160℃、乾燥時間1〜5分間の範囲内で行われる。また、セパレータ上に接着剤組成物を塗布して塗布膜を形成した後、上記乾燥条件で塗布膜を乾燥させてアンダーフィル材を形成してもよい。その後、基材セパレータ上にアンダーフィル材をセパレータと共に貼り合わせる。   Next, after applying the prepared adhesive composition on the base separator so as to have a predetermined thickness to form a coating film, the coating film is dried under predetermined conditions to form an underfill material. It does not specifically limit as a coating method, For example, roll coating, screen coating, gravure coating, etc. are mentioned. As drying conditions, for example, the drying temperature is 70 to 160 ° C. and the drying time is 1 to 5 minutes. Moreover, after apply | coating an adhesive composition on a separator and forming a coating film, an underfill material may be formed by drying a coating film on the said drying conditions. Then, an underfill material is bonded together with a separator on a base material separator.

続いて、裏面研削用テープ1及びアンダーフィル材2からそれぞれセパレータを剥離し、アンダーフィル材と粘着剤層とが貼り合わせ面となる様にして両者を貼り合わせる。貼り合わせは、例えば圧着により行うことができる。このとき、ラミネート温度は特に限定されず、例えば30〜100℃が好ましく、40〜80℃がより好ましい。また、線圧は特に限定されず、例えば0.98〜196N/cmが好ましく、9.8〜98N/cmがより好ましい。次に、アンダーフィル材上の基材セパレータを剥離し、本実施の形態に係る封止シートが得られる。   Subsequently, the separator is peeled off from the back surface grinding tape 1 and the underfill material 2, and both are bonded so that the underfill material and the pressure-sensitive adhesive layer become a bonding surface. Bonding can be performed by, for example, pressure bonding. At this time, the lamination temperature is not particularly limited, and for example, 30 to 100 ° C is preferable, and 40 to 80 ° C is more preferable. Further, the linear pressure is not particularly limited, and for example, 0.98 to 196 N / cm is preferable, and 9.8 to 98 N / cm is more preferable. Next, the base material separator on the underfill material is peeled off, and the sealing sheet according to the present embodiment is obtained.

[貼合せ工程]
貼合せ工程では、半導体ウェハ3の接続部材4が形成された回路面3aと上記封止シート10のアンダーフィル材2とを貼り合わせる(図2A参照)。
[Lamination process]
In the bonding step, the circuit surface 3a on which the connection member 4 of the semiconductor wafer 3 is formed and the underfill material 2 of the sealing sheet 10 are bonded together (see FIG. 2A).

(半導体ウェハ)
半導体ウェハ3の回路面3aには、複数の接続部材4が形成されている(図2A参照)。バンプや導電材等の接続部材の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等のはんだ類(合金)や、金系金属材、銅系金属材などが挙げられる。接続部材の高さも用途に応じて定められ、一般的には15〜100μm程度である。もちろん、半導体ウェハ3における個々の接続部材の高さは同一でも異なっていてもよい。
(Semiconductor wafer)
A plurality of connection members 4 are formed on the circuit surface 3a of the semiconductor wafer 3 (see FIG. 2A). The material of the connection member such as a bump or a conductive material is not particularly limited. For example, a tin-lead metal material, a tin-silver metal material, a tin-silver-copper metal material, a tin-zinc metal material, Examples thereof include solders (alloys) such as a tin-zinc-bismuth metal material, a gold metal material, and a copper metal material. The height of the connecting member is also determined according to the application, and is generally about 15 to 100 μm. Of course, the height of each connection member in the semiconductor wafer 3 may be the same or different.

本実施形態に係る半導体装置の製造方法において、アンダーフィル材の厚さとしては、半導体ウェハ表面に形成された接続部材の高さX(μm)と前記アンダーフィル材の厚さY(μm)とが、下記の関係を満たすことが好ましい。
0.5≦Y/X≦2
In the method for manufacturing a semiconductor device according to the present embodiment, the thickness of the underfill material includes a height X (μm) of the connecting member formed on the surface of the semiconductor wafer and a thickness Y (μm) of the underfill material. However, it is preferable to satisfy | fill the following relationship.
0.5 ≦ Y / X ≦ 2

前記接続部材の高さX(μm)と前記硬化フィルムの厚さY(μm)とが上記関係を満たすことにより、半導体素子と被着体との間の空間を十分に充填することができると共に、当該空間からのアンダーフィル材の過剰のはみ出しを防止することができ、アンダーフィル材による半導体素子の汚染等を防止することができる。なお、各接続部材の高さが異なる場合は、最も高い接続部材の高さを基準とする。   When the height X (μm) of the connecting member and the thickness Y (μm) of the cured film satisfy the above relationship, the space between the semiconductor element and the adherend can be sufficiently filled. Further, excessive protrusion of the underfill material from the space can be prevented, and contamination of the semiconductor element by the underfill material can be prevented. In addition, when the height of each connection member differs, the height of the highest connection member is used as a reference.

(貼り合わせ)
まず、封止シート10のアンダーフィル材2上に任意に設けられたセパレータを適宜に剥離し、図2Aに示すように、前記半導体ウェハ3の接続部材4が形成された回路面3aとアンダーフィル材2とを対向させ、前記アンダーフィル材2と前記半導体ウェハ3とを貼り合わせる(マウント)。
(Lamination)
First, the separator arbitrarily provided on the underfill material 2 of the sealing sheet 10 is appropriately peeled off, and as shown in FIG. 2A, the circuit surface 3a on which the connection member 4 of the semiconductor wafer 3 is formed and the underfill The material 2 is made to face, and the underfill material 2 and the semiconductor wafer 3 are bonded together (mounting).

貼り合わせの方法は特に限定されないが、圧着による方法が好ましい。圧着は通常、圧着ロール等の公知の押圧手段により、好ましくは0.1〜1MPa、より好ましくは0.3〜0.7MPaの圧力を負荷して押圧しながら行われる。この際、40〜100℃程度に加熱しながら圧着させてもよい。また、密着性を高めるために、減圧下(1〜1000Pa)で圧着することも好ましい。   The method of bonding is not particularly limited, but a method by pressure bonding is preferable. The crimping is usually performed by a known pressing means such as a crimping roll while applying a pressure of 0.1 to 1 MPa, more preferably 0.3 to 0.7 MPa. Under the present circumstances, you may make it press-fit, heating at about 40-100 degreeC. Moreover, in order to improve adhesiveness, it is also preferable to press-fit under reduced pressure (1-1000 Pa).

[研削工程]
研削工程では、上記半導体ウェハ3の回路面3aとは反対側の面(すなわち、裏面)3bを研削する(図2B参照)。半導体ウェハ3の裏面研削に用いる薄型加工機としては特に限定されず、例えば研削機(バックグラインダー)、研磨パッド等を例示できる。また、エッチング等の化学的方法にて裏面研削を行ってもよい。裏面研削は、半導体ウェハが所望の厚さ(例えば、700〜25μm)になるまで行われる。
[Grinding process]
In the grinding step, the surface (that is, the back surface) 3b opposite to the circuit surface 3a of the semiconductor wafer 3 is ground (see FIG. 2B). The thin processing machine used for back surface grinding of the semiconductor wafer 3 is not particularly limited, and examples thereof include a grinding machine (back grinder) and a polishing pad. Further, the back surface grinding may be performed by a chemical method such as etching. The back surface grinding is performed until the semiconductor wafer has a desired thickness (for example, 700 to 25 μm).

[固定工程]
研削工程後、アンダーフィル材2を貼り付けた状態で半導体ウェハ3を裏面研削用テープ1から剥離し、半導体ウェハ3とダイシングテープ11とを貼り合わせる(図2C参照)。このとき、半導体ウェハ3の裏面3bとダイシングテープ11の粘着剤層11bとが対向するように貼り合わせる。従って、半導体ウェハ3の回路面3aに貼り合わされたアンダーフィル材2は露出した状態となる。なお、ダイシングテープ11は、基材11a上に粘着剤層11bが積層された構造を有する。基材11a及び粘着剤層11bとしては、上記裏面研削用テープ1の基材1a及び粘着剤層1bの項で示した成分及び製法を用いて好適に作製することができる。
[Fixing process]
After the grinding step, the semiconductor wafer 3 is peeled from the back surface grinding tape 1 with the underfill material 2 attached, and the semiconductor wafer 3 and the dicing tape 11 are attached (see FIG. 2C). At this time, bonding is performed so that the back surface 3b of the semiconductor wafer 3 and the adhesive layer 11b of the dicing tape 11 face each other. Therefore, the underfill material 2 bonded to the circuit surface 3a of the semiconductor wafer 3 is exposed. The dicing tape 11 has a structure in which an adhesive layer 11b is laminated on a substrate 11a. The base material 11a and the pressure-sensitive adhesive layer 11b can be suitably produced by using the components and the production methods shown in the paragraphs of the base material 1a and the pressure-sensitive adhesive layer 1b of the back grinding tape 1.

半導体ウェハ3の裏面研削用テープ1からの剥離の際、粘着剤層1bが放射線硬化性を有する場合には、粘着剤層1bに放射線を照射して粘着剤層1bを硬化させることで、剥離を容易に行うことができる。放射線の照射量は、用いる放射線の種類や粘着剤層の硬化度等を考慮して適宜設定すればよい。   When the pressure-sensitive adhesive layer 1b has radiation curability when the semiconductor wafer 3 is peeled from the back surface grinding tape 1, the pressure-sensitive adhesive layer 1b is irradiated with radiation to cure the pressure-sensitive adhesive layer 1b. Can be easily performed. The radiation dose may be appropriately set in consideration of the type of radiation used, the degree of cure of the pressure-sensitive adhesive layer, and the like.

[ダイシング位置決定工程]
次に、ダイシング位置決定工程では、図2D及び図3Aに示すように、上記アンダーフィル材付きの半導体ウェハ3のアンダーフィル材2の露出面2aに対して斜光Lを照射し、半導体ウェハ3におけるダイシング位置を決定する。これにより、半導体ウェハ3のダイシング位置を高精度で検出することができ、半導体ウェハ3のダイシングを簡便かつ効率的に行うことができる。
[Dicing position determination process]
Next, in the dicing position determination step, as shown in FIGS. 2D and 3A, the exposed surface 2 a of the underfill material 2 of the semiconductor wafer 3 with the underfill material is irradiated with oblique light L, and the semiconductor wafer 3 Determine the dicing position. Thereby, the dicing position of the semiconductor wafer 3 can be detected with high accuracy, and the dicing of the semiconductor wafer 3 can be performed simply and efficiently.

具体的には、ダイシングテープ11に固定された半導体ウェハ3の上方に、撮像装置31a及びリング照明(発光面が円状となっている照明)32aを配置する。次に、リング照明32aからアンダーフィル材2の露出面2aに対して所定の入射角αで斜光Lを照射する。アンダーフィル材2に進入し、半導体ウェハ3で反射した光を撮像装置31aで反射像として受け取る。受け取った反射像を画像認識装置で解析し、ダイシングすべき位置を決定する。その後、ダイシング装置(例えば、ダイシングブレード、レーザー発振器等)を移動させダイシング位置に整合させることで本工程が完了する(図示せず)。   Specifically, an imaging device 31a and ring illumination (illumination having a circular light emitting surface) 32a are arranged above the semiconductor wafer 3 fixed to the dicing tape 11. Next, oblique light L is irradiated from the ring illumination 32a to the exposed surface 2a of the underfill material 2 at a predetermined incident angle α. The light entering the underfill material 2 and reflected by the semiconductor wafer 3 is received as a reflected image by the imaging device 31a. The received reflected image is analyzed by an image recognition device, and a position to be diced is determined. Thereafter, this process is completed (not shown) by moving a dicing apparatus (for example, a dicing blade, a laser oscillator, etc.) and aligning it with the dicing position.

斜光照射のための照明としては、上記のようにリング照明を好適に用いることができるが、これに限定されず、ライン照明(発光面が直線状になっている照明)やスポット照明(発光面が点状となっている照明)等を用いることができる。また、複数のライン照明を多角形状に組み合わせた照明、スポット照明を多角形状又はリング状に組み合わせた照明であってもよい。   As illumination for oblique light irradiation, ring illumination can be suitably used as described above. However, the illumination is not limited to this, and line illumination (light emission surface having a linear shape) or spot illumination (light emission surface) Can be used. Moreover, the illumination which combined the some line illumination in the polygonal shape, and the illumination which combined the spot illumination in the polygonal shape or the ring shape may be sufficient.

照明の光源としては特に限定されず、ハロゲンランプ、LED、蛍光灯、タングステンランプ、メタルハライドランプ、キセノンランプ、ブラックライト等が挙げられる。また、光源から照射される斜光Lは、平行光線又は放射光線(非平行光線)のいずれであってもよいが、照射効率や上記入射角αの設定の容易性を考慮すると、平行光線が好ましい。ただし、斜光Lを平行光線として照射するには物理的な限界があることから、実質的な平行光線(半値角が30°以内)であればよい。また、斜光Lは偏光であってもよい。   The light source for illumination is not particularly limited, and examples thereof include halogen lamps, LEDs, fluorescent lamps, tungsten lamps, metal halide lamps, xenon lamps, and black lights. Further, the oblique light L emitted from the light source may be either a parallel light beam or a radiation beam (non-parallel light beam), but a parallel light beam is preferable in consideration of irradiation efficiency and ease of setting the incident angle α. . However, since there is a physical limit to irradiating the oblique light L as a parallel light beam, it may be a substantially parallel light beam (half-value angle within 30 °). The oblique light L may be polarized light.

本実施形態では、上記斜光を上記アンダーフィル材の露出面に対して2以上の方向又は全方向から照射することが好ましい。多方向ないし全方向(全周方向)からの斜光照射により、半導体ウェハからの拡散反射を増大させて位置検出の精度を高めることができ、ダイシング位置の検出の精度をより向上させることができる。多方向からの照射は、上記ライン照明やスポット照明の一方又は両方を組み合わせる等して行うことができる。また、全方向又は全周方向の照射は、上記複数のライン照明を多角形状に組み合わせたり、リング照明を用いたりすることで容易に行うことができる。   In this embodiment, it is preferable to irradiate the oblique light from two or more directions or all directions with respect to the exposed surface of the underfill material. By oblique light irradiation from multiple directions or all directions (circumferential directions), the diffuse reflection from the semiconductor wafer can be increased to improve the position detection accuracy, and the dicing position detection accuracy can be further improved. Irradiation from multiple directions can be performed by combining one or both of the line illumination and spot illumination. Irradiation in all directions or all directions can be easily performed by combining the plurality of line illuminations into a polygonal shape or using ring illumination.

上記入射角αとしては斜光Lがアンダーフィル材2の露出面2aに対して傾斜して照射される限り特に限定されないものの、5〜85°が好ましく、15〜75°がより好ましく、30〜60°が特に好ましい。入射角αを上記範囲とすることで、ハレーション現象の原因となる半導体ウェハ3からの正反射光を防止して、半導体ウェハのダイシング位置の検出精度を高めることができる。なお、斜光Lが放射光線(非平行光線)であると、斜光Lの照射の起点とアンダーフィル材2の露出面2aでの到達点との関係によっては入射角αにある程度の幅が生じる場合がある。その場合は、斜光Lの光量が最大となる角度が上記入射角αの範囲内に入ればよい。   Although the incident angle α is not particularly limited as long as the oblique light L is irradiated with an inclination with respect to the exposed surface 2a of the underfill material 2, it is preferably 5 to 85 °, more preferably 15 to 75 °, and more preferably 30 to 60. ° is particularly preferred. By setting the incident angle α within the above range, it is possible to prevent regular reflection light from the semiconductor wafer 3 that causes halation, and to increase the detection accuracy of the dicing position of the semiconductor wafer. When the oblique light L is a radiated light (non-parallel light), a certain width may be generated in the incident angle α depending on the relationship between the starting point of the oblique light L irradiation and the arrival point on the exposed surface 2a of the underfill material 2. There is. In that case, the angle at which the light amount of the oblique light L is maximized may be within the range of the incident angle α.

上記斜光の波長としては、半導体ウェハ3からの反射像が得られ、半導体ウェハ3にダメージを与えない限り特に限定されないが、好ましくは300〜900nmであり、より好ましくは400〜800nmである。斜光の波長を上記範囲にすると、無機充填剤を含む一般的な材料で形成されたアンダーフィル材に対しても良好な透過性を示すので、ダイシング位置の検出をより容易に行うことができる。   The wavelength of the oblique light is not particularly limited as long as a reflected image from the semiconductor wafer 3 is obtained and the semiconductor wafer 3 is not damaged, but is preferably 300 to 900 nm, and more preferably 400 to 800 nm. When the wavelength of the oblique light is set in the above range, good transmittance is exhibited even for an underfill material formed of a general material including an inorganic filler, so that the dicing position can be detected more easily.

また、斜光照射による位置検出のための半導体ウェハにおける認識対象としては、図2D及び図3Aでは半導体ウェハ3に形成された接続部材(例えば、バンプ)4となっているが、これに限定されず、アライメントマーク、端子、回路パターン等、任意のマーク又は構造物を認識対象とすることができる。   Further, the recognition target in the semiconductor wafer for position detection by oblique light irradiation is the connection member (for example, bump) 4 formed on the semiconductor wafer 3 in FIGS. 2D and 3A, but is not limited thereto. Arbitrary marks or structures such as alignment marks, terminals, and circuit patterns can be recognized.

[ダイシング工程]
ダイシング工程では、上記ダイシング位置決定工程で決定したダイシング位置に基づき、図2Eに示すように半導体ウェハ3及びアンダーフィル材2をダイシングしてダイシングされたアンダーフィル材付きの半導体素子5を形成する。ダイシング工程を経ることで、半導体ウェハ3を所定のサイズに切断して個片化(小片化)し、半導体チップ(半導体素子)5を製造する。ここで得られる半導体チップ5は同形状に切断されたアンダーフィル材2と一体になっている。ダイシングは、半導体ウェハ3のアンダーフィル材2を貼り合わせた回路面3aから常法に従い行われる。
[Dicing process]
In the dicing process, based on the dicing position determined in the dicing position determination process, the semiconductor element 5 with the underfill material is formed by dicing the semiconductor wafer 3 and the underfill material 2 as shown in FIG. 2E. By passing through a dicing process, the semiconductor wafer 3 is cut into a predetermined size and divided into pieces (small pieces), and a semiconductor chip (semiconductor element) 5 is manufactured. The semiconductor chip 5 obtained here is integrated with the underfill material 2 cut into the same shape. Dicing is performed according to a conventional method from the circuit surface 3a on which the underfill material 2 of the semiconductor wafer 3 is bonded.

本工程では、例えば、ダイシングテープ11まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウェハは、ダイシングテープ11により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウェハの破損も抑制できる。なお、アンダーフィル材がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面においてアンダーフィル材のアンダーフィル材の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着(ブロッキング)することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。   In this step, for example, a cutting method called full cut for cutting up to the dicing tape 11 can be adopted. It does not specifically limit as a dicing apparatus used at this process, A conventionally well-known thing can be used. Further, since the semiconductor wafer is bonded and fixed with excellent adhesion by the dicing tape 11, chip chipping and chip jumping can be suppressed, and damage to the semiconductor wafer can also be suppressed. In addition, when the underfill material is formed of a resin composition containing an epoxy resin, even if the underfill material is cut by dicing, the underfill material of the underfill material is prevented or prevented from protruding on the cut surface. Can do. As a result, it is possible to suppress or prevent the cut surfaces from reattaching (blocking), and the pickup described later can be performed more satisfactorily.

なお、ダイシング工程に続いてダイシングテープのエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングテープを下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングテープを支持する内リングとを有している。このエキスパンド工程により、後述のピックアップ工程において、隣り合う半導体チップ同士が接触して破損するのを防ぐことが出来る。   In addition, when expanding a dicing tape following a dicing process, this expansion can be performed using a conventionally well-known expanding apparatus. The expanding apparatus includes a donut-shaped outer ring that can push down the dicing tape through the dicing ring, and an inner ring that has a smaller diameter than the outer ring and supports the dicing tape. By this expanding process, it is possible to prevent adjacent semiconductor chips from coming into contact with each other and being damaged in a pickup process described later.

[ピックアップ工程]
ダイシングテープ11に接着固定された半導体チップ5を回収するために、図2Fに示すように、アンダーフィル材2付きの半導体チップ5のピックアップを行って、半導体チップ5とアンダーフィル材2の積層体Aをダイシングテープ11より剥離する。
[Pickup process]
In order to collect the semiconductor chip 5 bonded and fixed to the dicing tape 11, as shown in FIG. 2F, the semiconductor chip 5 with the underfill material 2 is picked up, and the laminated body of the semiconductor chip 5 and the underfill material 2 is collected. A is peeled off from the dicing tape 11.

ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップをダイシングテープの基材側からニードルによって突き上げ、突き上げられた半導体チップをピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ5は、回路面3aに貼り合わされたアンダーフィル材2と一体となって積層体Aを構成している。   The pickup method is not particularly limited, and various conventionally known methods can be employed. For example, a method of pushing up individual semiconductor chips from the base material side of the dicing tape with a needle and picking up the pushed-up semiconductor chips with a pickup device can be mentioned. The picked-up semiconductor chip 5 constitutes a laminate A integrally with the underfill material 2 bonded to the circuit surface 3a.

ここでピックアップは、粘着剤層11bが紫外線硬化型の場合、該粘着剤層11bに紫外線を照射した後に行う。これにより、粘着剤層11bの半導体チップ5に対する粘着力が低下し、半導体チップ5の剥離が容易になる。その結果、半導体チップ5を損傷させることなくピックアップが可能となる。紫外線照射の際の照射強度、照射時間等の条件は特に限定されず、適宜必要に応じて設定すればよい。また、紫外線照射に使用する光源としては、例えば低圧水銀ランプ、低圧高出力ランプ、中圧水銀ランプ、無電極水銀ランプ、キセノン・フラッシュ・ランプ、エキシマ・ランプ、紫外LED等を用いることができる。   Here, when the pressure-sensitive adhesive layer 11b is an ultraviolet curable type, the pickup is performed after the pressure-sensitive adhesive layer 11b is irradiated with ultraviolet light. Thereby, the adhesive force with respect to the semiconductor chip 5 of the adhesive layer 11b falls, and peeling of the semiconductor chip 5 becomes easy. As a result, the pickup can be performed without damaging the semiconductor chip 5. Conditions such as irradiation intensity and irradiation time at the time of ultraviolet irradiation are not particularly limited, and may be set as necessary. Moreover, as a light source used for ultraviolet irradiation, for example, a low-pressure mercury lamp, a low-pressure high-power lamp, a medium-pressure mercury lamp, an electrodeless mercury lamp, a xenon flash lamp, an excimer lamp, an ultraviolet LED, or the like can be used.

[位置整合工程]
次に、位置整合工程では、図2G及び図3Bに示すように、上記アンダーフィル材付きの半導体素子5のアンダーフィル材2の露出面2aに対して斜光Lを照射し、上記半導体素子5と上記被着体16との相対位置を互いの接続予定位置に整合させる。これにより、半導体素子5の位置を高精度で検出することができ、半導体素子5と被着体16との接続予定位置への整合を簡便かつ効率的に行うことができる。
[Position alignment process]
Next, in the alignment process, as shown in FIGS. 2G and 3B, oblique light L is applied to the exposed surface 2a of the underfill material 2 of the semiconductor element 5 with the underfill material, The relative position with the adherend 16 is aligned with the planned connection position. Thereby, the position of the semiconductor element 5 can be detected with high accuracy, and the semiconductor element 5 and the adherend 16 can be easily and efficiently aligned with the planned connection position.

具体的には、半導体素子5の接続部材4が形成された面(半導体ウェハ3の回路面3aに対応)が被着体16と対向するように、ピックアップした積層体Aを被着体16の上方に配置する。次いで、撮像装置31b及びリング照明32bを積層体Aと被着体16との間に配置した後、リング照明32bから積層体Aに向かってアンダーフィル材2の露出面2aに対して所定の入射角αで斜光Lを照射する。アンダーフィル材2に進入し、半導体素子5で反射した光を撮像装置31bで反射像として受け取る。次に、受け取った反射像を画像認識装置で解析し、予め決定されている接続予定位置とのズレを求め、最後に、求めたズレ量だけ積層体Aを移動させて半導体素子5と被着体16との相対位置を接続予定位置に整合させる(図示せず)。   Specifically, the picked-up laminate A is attached to the adherend 16 so that the surface of the semiconductor element 5 on which the connection member 4 is formed (corresponding to the circuit surface 3 a of the semiconductor wafer 3) faces the adherend 16. Place above. Next, after the imaging device 31b and the ring illumination 32b are arranged between the stacked body A and the adherend 16, the predetermined incidence is made on the exposed surface 2a of the underfill material 2 from the ring illumination 32b toward the stacked body A. The oblique light L is irradiated at an angle α. The light that enters the underfill material 2 and is reflected by the semiconductor element 5 is received as a reflected image by the imaging device 31b. Next, the received reflection image is analyzed by an image recognition device to obtain a deviation from a predetermined connection scheduled position. Finally, the stacked body A is moved by the obtained deviation amount to adhere to the semiconductor element 5. The relative position with the body 16 is aligned with the planned connection position (not shown).

この位置整合工程における斜光照射の態様は、ダイシング位置決定工程における斜光の照射とはアンダーフィル材の露出面2aと撮像装置31b及び照明32bとの位置が上下反転しているだけである。従って、斜光照射のための諸条件、例えば、斜光照射のための照明、照明の光源、照射方向、入射角αの範囲、斜光の波長、斜光照射による位置検出のための半導体素子における認識対象等としては、ダイシング位置決定工程の項で説明した条件を好適に採用することができ、同様の効果を得ることができる。   The aspect of the oblique light irradiation in this position alignment process is that the positions of the exposed surface 2a of the underfill material, the imaging device 31b, and the illumination 32b are vertically inverted from the oblique light irradiation in the dicing position determination process. Therefore, various conditions for oblique light irradiation, such as illumination for oblique light irradiation, illumination light source, irradiation direction, range of incident angle α, wavelength of oblique light, recognition target in a semiconductor element for position detection by oblique light irradiation, etc. As, the conditions described in the section of the dicing position determination step can be preferably adopted, and the same effect can be obtained.

[実装工程]
実装工程では、被着体16と半導体素子5の間の空間をアンダーフィル材2で充填しつつ接続部材4を介して半導体素子5と被着体16とを電気的に接続する(図2H参照)。具体的には、積層体Aの半導体チップ5を、半導体チップ5の回路面3aが被着体16と対向する形態で、被着体16に常法に従い固定させる。例えば、半導体チップ5に形成されているバンプ(接続部材)4を、被着体16の接続パッドに被着された接合用の導電材17(はんだなど)に接触させて押圧しながら導電材を溶融させることにより、半導体チップ5と被着体16との電気的接続を確保し、半導体チップ5を被着体16に固定させることができる。半導体チップ5の回路面3aにはアンダーフィル材2が貼り付けられているので、半導体チップ5と被着体16との電気的接続と同時に、半導体チップ5と被着体16との間の空間がアンダーフィル材2により充填されることになる。
[Mounting process]
In the mounting process, the semiconductor element 5 and the adherend 16 are electrically connected through the connection member 4 while filling the space between the adherend 16 and the semiconductor element 5 with the underfill material 2 (see FIG. 2H). ). Specifically, the semiconductor chip 5 of the stacked body A is fixed to the adherend 16 according to a conventional method with the circuit surface 3a of the semiconductor chip 5 facing the adherend 16. For example, bumps (connection members) 4 formed on the semiconductor chip 5 are brought into contact with a bonding conductive material 17 (solder or the like) attached to the connection pads of the adherend 16 while pressing the conductive material. By melting, the electrical connection between the semiconductor chip 5 and the adherend 16 can be secured, and the semiconductor chip 5 can be fixed to the adherend 16. Since the underfill material 2 is affixed to the circuit surface 3 a of the semiconductor chip 5, the space between the semiconductor chip 5 and the adherend 16 as well as the electrical connection between the semiconductor chip 5 and the adherend 16. Is filled with the underfill material 2.

一般的に、実装工程における加熱条件としては100〜300℃であり、加圧条件としては0.5〜500Nである。また、実装工程での熱圧着処理を多段階で行ってもよい。例えば、150℃、100Nで10秒間処理した後、300℃、100〜200Nで10秒間処理するという手順を採用することができる。多段階で熱圧着処理を行うことにより、接続部材とパッド間の樹脂を効率よく除去し、より良好な金属間接合を得ることが出来る。   Generally, the heating condition in the mounting process is 100 to 300 ° C., and the pressurizing condition is 0.5 to 500 N. Moreover, you may perform the thermocompression-bonding process in a mounting process in multistep. For example, it is possible to adopt a procedure in which treatment is performed at 150 ° C. and 100 N for 10 seconds and then treatment is performed at 300 ° C. and 100 to 200 N for 10 seconds. By performing thermocompression bonding in multiple stages, the resin between the connection member and the pad can be efficiently removed, and a better metal-to-metal bond can be obtained.

被着体16としては、リードフレームや回路基板(配線回路基板など)等の各種基板、他の半導体素子を用いることができる。基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板、ガラスエポキシ基板等が挙げられる。   As the adherend 16, various substrates such as a lead frame and a circuit board (such as a wiring circuit board), and other semiconductor elements can be used. The material of the substrate is not particularly limited, and examples thereof include a ceramic substrate and a plastic substrate. Examples of the plastic substrate include an epoxy substrate, a bismaleimide triazine substrate, a polyimide substrate, and a glass epoxy substrate.

なお、実装工程では、接続部材及び導電材の一方又は両方を溶融させて、半導体チップ5の接続部材形成面3aのバンプ4と、被着体16の表面の導電材17とを接続させているが、このバンプ4及び導電材17の溶融時の温度としては、通常、260℃程度(例えば、250℃〜300℃)となっている。本実施形態に係る封止シートは、アンダーフィル材2をエポキシ樹脂等により形成することにより、この実装工程における高温にも耐えられる耐熱性を有するものとすることができる。   In the mounting process, one or both of the connection member and the conductive material are melted to connect the bumps 4 on the connection member forming surface 3a of the semiconductor chip 5 and the conductive material 17 on the surface of the adherend 16. However, the temperature at the time of melting the bump 4 and the conductive material 17 is usually about 260 ° C. (for example, 250 ° C. to 300 ° C.). The sealing sheet according to the present embodiment can have heat resistance that can withstand high temperatures in the mounting process by forming the underfill material 2 with an epoxy resin or the like.

[アンダーフィル材硬化工程]
半導体素子5と被着体16との電気的接続を行った後は、アンダーフィル材2を加熱により硬化させる。これにより、半導体素子5の表面を保護することができるとともに、半導体素子5と被着体16との間の接続信頼性を確保することができる。アンダーフィル材の硬化のための加熱温度としては特に限定されず、150〜250℃程度であればよい。なお、実装工程における加熱処理によりアンダーフィル材が硬化する場合、本工程は省略することができる。
[Underfill material curing process]
After the electrical connection between the semiconductor element 5 and the adherend 16 is performed, the underfill material 2 is cured by heating. Thereby, the surface of the semiconductor element 5 can be protected, and the connection reliability between the semiconductor element 5 and the adherend 16 can be ensured. It does not specifically limit as heating temperature for hardening of an underfill material, What is necessary is just about 150-250 degreeC. In addition, when an underfill material hardens | cures by the heat processing in a mounting process, this process can be abbreviate | omitted.

[封止工程]
次に、実装された半導体チップ5を備える半導体装置20全体を保護するために封止工程を行ってもよい。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、175℃で60秒間〜90秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば165℃〜185℃で、数分間キュアすることができる。
[Sealing process]
Next, a sealing step may be performed in order to protect the entire semiconductor device 20 including the mounted semiconductor chip 5. The sealing step is performed using a sealing resin. Although it does not specifically limit as sealing conditions at this time, Usually, the thermosetting of the sealing resin is performed by heating at 175 ° C. for 60 seconds to 90 seconds, but the present invention is not limited thereto, For example, it can be cured at 165 ° C. to 185 ° C. for several minutes.

前記封止樹脂としては、絶縁性を有する樹脂(絶縁樹脂)であれば特に制限されず、公知の封止樹脂等の封止材から適宜選択して用いることができるが、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、例えば、エポキシ樹脂を含む樹脂組成物等が挙げられる。エポキシ樹脂としては、前記に例示のエポキシ樹脂等が挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂(フェノール樹脂など)や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができ、このようなフェノール樹脂としては、前記に例示のフェノール樹脂などが挙げられる。   The sealing resin is not particularly limited as long as it is an insulating resin (insulating resin), and can be appropriately selected from sealing materials such as known sealing resins. Is more preferable. As sealing resin, the resin composition containing an epoxy resin etc. are mentioned, for example. Examples of the epoxy resin include the epoxy resins exemplified above. Moreover, as a sealing resin by the resin composition containing an epoxy resin, in addition to an epoxy resin, a thermosetting resin other than an epoxy resin (such as a phenol resin) or a thermoplastic resin may be included as a resin component. Good. In addition, as a phenol resin, it can utilize also as a hardening | curing agent of an epoxy resin, As such a phenol resin, the phenol resin illustrated above etc. are mentioned.

[半導体装置]
次に、当該封止シートを用いて得られる半導体装置について図面を参照しつつ説明する(図2H参照)。本実施形態に係る半導体装置20では、半導体素子5と被着体16とが、半導体素子5上に形成されたバンプ(接続部材)4及び被着体16上に設けられた導電材17を介して電気的に接続されている。また、半導体素子5と被着体16との間には、その空間を充填するようにアンダーフィル材2が配置されている。半導体装置20は、所定のアンダーフィル材2及び斜光照射による位置合わせを採用する上記製造方法にて得られるので、半導体素子5と被着体16との間で良好な電気的接続が達成されている。従って、半導体素子5の表面保護、半導体素子5と被着体16との間の空間の充填、及び半導体素子5と被着体16との間の電気的接続がそれぞれ十分なレベルとなり、半導体装置20として高い信頼性を発揮することができる。
[Semiconductor device]
Next, a semiconductor device obtained using the sealing sheet will be described with reference to the drawing (see FIG. 2H). In the semiconductor device 20 according to the present embodiment, the semiconductor element 5 and the adherend 16 are connected via the bump (connection member) 4 formed on the semiconductor element 5 and the conductive material 17 provided on the adherend 16. Are electrically connected. An underfill material 2 is disposed between the semiconductor element 5 and the adherend 16 so as to fill the space. Since the semiconductor device 20 is obtained by the above manufacturing method that employs a predetermined underfill material 2 and alignment by oblique light irradiation, good electrical connection is achieved between the semiconductor element 5 and the adherend 16. Yes. Accordingly, the surface protection of the semiconductor element 5, the filling of the space between the semiconductor element 5 and the adherend 16, and the electrical connection between the semiconductor element 5 and the adherend 16 become sufficient levels, respectively, and the semiconductor device High reliability can be demonstrated as 20.

<第2実施形態>
第1実施形態では片面に回路が形成された半導体ウェハを用いているのに対し、本実施形態では両面に回路が形成された半導体ウェハを用いて半導体装置を製造する。また、本実施形態で用いる半導体ウェハは目的とする厚さを有していることから、研削工程は省略される。従って、第2実施形態での封止シートとしては、ダイシングテープと該ダイシングテープ上に積層された全光線透過率が50%以上のアンダーフィル材とを備える封止シートを用いる。第2実施形態での位置整合工程より前の代表的な工程として、上記封止シートを準備する準備工程、接続部材を有する回路面が両面に形成された半導体ウェハと上記封止シートのアンダーフィル材とを貼り合わせる貼合せ工程、上記半導体ウェハをダイシングして上記アンダーフィル材付きの半導体素子を形成するダイシング工程、上記アンダーフィル材付きの半導体素子を上記封止シートから剥離するピックアップ工程が挙げられる。その後、位置整合工程以降の工程を行って半導体装置を製造する。
Second Embodiment
In the first embodiment, a semiconductor wafer having a circuit formed on one side is used, whereas in the present embodiment, a semiconductor device is manufactured using a semiconductor wafer having a circuit formed on both sides. Further, since the semiconductor wafer used in this embodiment has a target thickness, the grinding step is omitted. Accordingly, as the sealing sheet in the second embodiment, a sealing sheet including a dicing tape and an underfill material having a total light transmittance of 50% or more laminated on the dicing tape is used. As a representative process prior to the position alignment process in the second embodiment, a preparation process for preparing the sealing sheet, a semiconductor wafer having circuit surfaces having connection members formed on both sides, and an underfill of the sealing sheet A bonding step of bonding a material, a dicing step of dicing the semiconductor wafer to form a semiconductor element with the underfill material, and a pickup step of peeling the semiconductor element with the underfill material from the sealing sheet. It is done. Thereafter, the semiconductor device is manufactured by performing the steps after the position alignment step.

[準備工程]
準備工程では、ダイシングテープ41と該ダイシングテープ41上に積層された全光線透過率が50%以上のアンダーフィル材42とを備える封止シートを準備する(図4A参照)。ダイシングテープ41は、基材41aと、基材41a上に積層された粘着剤層41bとを備えている。なお、アンダーフィル材42は、粘着剤層41b上に積層されている。このようなダイシングテープ41の基材41a及び粘着剤層41b、並びにアンダーフィル材42としては、第1実施形態と同様のものを用いることができる。
[Preparation process]
In the preparation step, a sealing sheet including a dicing tape 41 and an underfill material 42 having a total light transmittance of 50% or more laminated on the dicing tape 41 is prepared (see FIG. 4A). The dicing tape 41 includes a base material 41a and an adhesive layer 41b laminated on the base material 41a. The underfill material 42 is laminated on the pressure-sensitive adhesive layer 41b. As the base material 41a and the pressure-sensitive adhesive layer 41b of the dicing tape 41 and the underfill material 42, the same materials as those in the first embodiment can be used.

[貼合せ工程]
貼合せ工程では、図4Aに示すように、接続部材44を有する回路面が両面に形成された半導体ウェハ43と上記封止シートのアンダーフィル材42とを貼り合わせる。なお、所定の厚さに薄型化された半導体ウェハの強度は弱いことから、補強のために半導体ウェハを仮固定材を介してサポートガラス等の支持体に固定することがある(図示せず)。この場合は、半導体ウェハとアンダーフィル材との貼り合わせ後に、仮固定材とともに支持体を剥離する工程を含んでいてもよい。半導体ウェハ43のいずれの回路面とアンダーフィル材42とを貼り合わせるかは、目的とする半導体装置の構造に応じて変更すればよい。
[Lamination process]
In the laminating step, as shown in FIG. 4A, the semiconductor wafer 43 on which the circuit surface having the connection member 44 is formed on both sides is bonded to the underfill material 42 of the sealing sheet. In addition, since the strength of the semiconductor wafer thinned to a predetermined thickness is weak, the semiconductor wafer may be fixed to a support such as support glass via a temporary fixing material (not shown) for reinforcement. . In this case, the process of peeling a support body with a temporary fixing material after bonding a semiconductor wafer and an underfill material may be included. Which circuit surface of the semiconductor wafer 43 and the underfill material 42 are bonded together may be changed according to the structure of the target semiconductor device.

半導体ウェハ43としては、両面に接続部材44を有する回路面が形成されており、所定の厚さを有している点を除き、第1実施形態の半導体ウェハと同様である。半導体ウェハ43の両面の接続部材44同士は電気的に接続されていてもよく、接続されていなくてもよい。接続部材44同士の電気的接続には、TSV形式と呼ばれるビアを介しての接続による接続等が挙げられる。貼り合わせ条件としては、第1実施形態における貼り合わせ条件を好適に採用することができる。   The semiconductor wafer 43 is the same as the semiconductor wafer of the first embodiment except that the circuit surface having the connection member 44 is formed on both surfaces and has a predetermined thickness. The connection members 44 on both surfaces of the semiconductor wafer 43 may be electrically connected or may not be connected. Examples of the electrical connection between the connection members 44 include a connection through a via called a TSV format. As the bonding conditions, the bonding conditions in the first embodiment can be suitably employed.

[ダイシング工程]
ダイシング工程では、上記半導体ウェハ43及びアンダーフィル材42をダイシングして上記アンダーフィル材付きの半導体素子45を形成する(図4B参照)。ダイシング条件としては、第1実施形態における諸条件を好適に採用することができる。なお、ダイシングは、半導体ウェハ43の露出した回路面に対して行うので、ダイシング位置の検出は容易であるものの、必要に応じて斜光を照射してダイシング位置を確認した後、ダイシングを行ってもよい。
[Dicing process]
In the dicing process, the semiconductor wafer 43 and the underfill material 42 are diced to form the semiconductor element 45 with the underfill material (see FIG. 4B). As the dicing conditions, the conditions in the first embodiment can be suitably employed. Although dicing is performed on the exposed circuit surface of the semiconductor wafer 43, it is easy to detect the dicing position. However, dicing may be performed after confirming the dicing position by irradiating oblique light as necessary. Good.

[ピックアップ工程]
ピックアップ工程では、上記アンダーフィル材42付きの半導体素子45を上記ダイシングテープ41から剥離する(図4C)。ピックアップ条件としては、第1実施形態における諸条件を好適に採用することができる。
[Pickup process]
In the pickup process, the semiconductor element 45 with the underfill material 42 is peeled from the dicing tape 41 (FIG. 4C). As the pickup conditions, various conditions in the first embodiment can be suitably employed.

[位置整合工程]
次に、位置整合工程では、図4Dに示すように、上記アンダーフィル材付きの半導体素子45のアンダーフィル材42の露出面42aに対して斜光Lを照射し、上記半導体素子45と上記被着体66との相対位置を互いの接続予定位置に整合させる。これにより、半導体素子45の位置を高精度で検出することができ、半導体素子45と被着体66との接続予定位置への整合を簡便かつ効率的に行うことができる。位置整合工程における条件は、第1実施形態における諸条件を好適に採用することができる。
[Position alignment process]
Next, in the position alignment process, as shown in FIG. 4D, the exposed surface 42a of the underfill material 42 of the semiconductor element 45 with the underfill material is irradiated with oblique light L so that the semiconductor element 45 and the deposition are deposited. The relative position with respect to the body 66 is aligned with the planned connection position. Thereby, the position of the semiconductor element 45 can be detected with high accuracy, and the semiconductor element 45 and the adherend 66 can be easily and efficiently aligned with the planned connection position. The conditions in the first embodiment can be suitably used as the conditions in the position alignment process.

[実装工程]
実装工程では、被着体66と半導体素子45の間の空間をアンダーフィル材42で充填しつつ接続部材44を介して半導体素子45と被着体66とを電気的に接続する(図4E参照)。実装工程における条件は、第1実施形態における諸条件を好適に採用することができる。これにより、本実施形態に係る半導体装置60を製造することができる。
[Mounting process]
In the mounting process, the semiconductor element 45 and the adherend 66 are electrically connected via the connection member 44 while the space between the adherend 66 and the semiconductor element 45 is filled with the underfill material 42 (see FIG. 4E). ). Various conditions in the first embodiment can be suitably employed as the conditions in the mounting process. Thereby, the semiconductor device 60 according to the present embodiment can be manufactured.

以降、第1実施形態と同様に、必要に応じてアンダーフィル材硬化工程及び封止工程を行ってもよい。   Thereafter, as in the first embodiment, an underfill material curing step and a sealing step may be performed as necessary.

<第3実施形態>
第1実施形態では封止シートの構成部材として裏面研削用テープを用いたが、本実施形態では該裏面研削用テープの粘着剤層を設けずに基材単独を用いる。従って、本実施形態の封止シートとしては、基材上にアンダーフィル材が積層された状態となる。本実施形態では研削工程は任意に行うことができるものの、ピックアップ工程前の紫外線照射は粘着剤層の省略により行わない。これらの点を除けば、第1実施形態と同様の工程を経ることで所定の半導体装置を製造することができる。
<Third Embodiment>
In the first embodiment, the back surface grinding tape is used as a constituent member of the sealing sheet. However, in this embodiment, the base material alone is used without providing the adhesive layer of the back surface grinding tape. Therefore, as a sealing sheet of this embodiment, it will be in the state where the underfill material was laminated on the substrate. In this embodiment, although the grinding process can be performed arbitrarily, ultraviolet irradiation before the pick-up process is not performed by omitting the adhesive layer. Except for these points, a predetermined semiconductor device can be manufactured through the same steps as in the first embodiment.

<第4実施形態>
本実施形態では、第1実施形態とは異なる形態のアンダーフィル材について説明する。第1実施形態のアンダーフィル材では全光線透過率が50%以上であるのに対し、本実施形態のアンダーフィル材では当該構成に代えて、表面処理された平均粒径が0.1μm以下の無機充填剤、熱硬化性樹脂、熱可塑性樹脂及び硬化促進触媒を必須構成としている。このような成分を採用することにより、半導体素子と被着体との間での正確な位置合わせに必要な全光線透過率を確保することができる。また、本実施形態のアンダーフィル材では、第1実施形態で説明した斜光を用いなくても良好なアライメントマークの視認性を確保することができる。以下では、主に第1実施形態と異なる点について説明する。それ以外の構成及び製造方法については第1実施形態における説明を好適に参照することができる。
<Fourth embodiment>
In the present embodiment, an underfill material having a different form from the first embodiment will be described. In the underfill material of the first embodiment, the total light transmittance is 50% or more, whereas in the underfill material of this embodiment, the surface-treated average particle diameter is 0.1 μm or less instead of the configuration. An inorganic filler, a thermosetting resin, a thermoplastic resin, and a curing accelerating catalyst are essential components. By adopting such a component, it is possible to ensure the total light transmittance necessary for accurate alignment between the semiconductor element and the adherend. Further, with the underfill material of this embodiment, it is possible to ensure good alignment mark visibility without using the oblique light described in the first embodiment. Hereinafter, differences from the first embodiment will be mainly described. For other configurations and manufacturing methods, the description in the first embodiment can be preferably referred to.

本実施形態の無機充填剤の平均粒径は0.1μm以下である限り特に限定されないものの、0.001〜0.1μmの範囲内であることが好ましく、0.005〜0.1μmの範囲内であることがより好ましく、さらに好ましくは0.01〜0.1μmである。上記無機充填剤の平均粒径が上記下限を下回ると、粒子の凝集が発生しやすくなり、アンダーフィル材の形成が困難となる場合がある。一方、上記平均粒径が上記上限を超えると、アンダーフィル材と被着体との接合部への無機粒子の噛み込みが発生しやすくなるため、半導体装置の接続信頼性が低下するおそれがある。また、無機充填剤の存在の影響を無視し得なくなり、アンダーフィル材の透明性が低下するおそれがある。なお、本発明においては、平均粒径が相互に異なる無機充填剤同士を組み合わせて使用してもよい。また、平均粒径は、光度式の粒度分布計(HORIBA製、装置名;LA−910)により求めた値である。   Although the average particle diameter of the inorganic filler of this embodiment is not particularly limited as long as it is 0.1 μm or less, it is preferably within the range of 0.001 to 0.1 μm, and within the range of 0.005 to 0.1 μm. More preferably, it is 0.01-0.1 micrometer. When the average particle diameter of the inorganic filler is less than the lower limit, aggregation of particles tends to occur, and it may be difficult to form an underfill material. On the other hand, if the average particle size exceeds the upper limit, inorganic particles are likely to be caught in the joint between the underfill material and the adherend, and the connection reliability of the semiconductor device may be reduced. . In addition, the influence of the presence of the inorganic filler cannot be ignored, and the transparency of the underfill material may be reduced. In the present invention, inorganic fillers having different average particle sizes may be used in combination. The average particle size is a value determined by a photometric particle size distribution meter (manufactured by HORIBA, apparatus name: LA-910).

本実施形態では、無機充填剤として表面処理を施した無機充填剤を用いる。表面処理としては、アンダーフィル材に含まれる有機成分、特に樹脂成分との親和性が向上する処理である限り特に限定されない。表面処理のための表面処理剤としては、例えばシランカップリング剤、チタネートカップリング剤、カルボン酸系カップリング剤、リン酸系カップリング剤等のカップリング剤、ステアリン酸、オレイン酸等の脂肪酸、樹脂酸、ポリエチレングリコール及びその誘導体等の界面活性剤、ポリオレフィンワックス及びその酸化物又は酸変性物等が挙げられる。中でも、処理の容易性や処理後の分散性向上の点から、シランカップリング剤による処理が好ましい。このような表面処理を施した無機充填剤を用いることにより、アンダーフィル材に含まれる有機成分、特に樹脂成分との親和性が高まって無機充填剤の分散性も良好になり、これにより、アンダーフィル材の透明性を向上させることができる。   In this embodiment, an inorganic filler subjected to surface treatment is used as the inorganic filler. The surface treatment is not particularly limited as long as the treatment improves the affinity with the organic component contained in the underfill material, particularly the resin component. Examples of the surface treatment agent for the surface treatment include silane coupling agents, titanate coupling agents, carboxylic acid coupling agents, coupling agents such as phosphoric acid coupling agents, fatty acids such as stearic acid and oleic acid, Examples thereof include surfactants such as resin acids, polyethylene glycol and derivatives thereof, polyolefin waxes and oxides or acid-modified products thereof. Of these, treatment with a silane coupling agent is preferable from the viewpoint of ease of treatment and improvement of dispersibility after treatment. By using an inorganic filler that has been subjected to such surface treatment, the affinity with the organic component, particularly the resin component, contained in the underfill material is increased, and the dispersibility of the inorganic filler is also improved. The transparency of the fill material can be improved.

無機充填剤の含有量の上限は70重量%以下が好ましく、65重量%以下がより好ましく、60重量%以下がさらに好ましい。また、無機充填剤の含有量の下限は20重量%以上が好ましく、30重量%以上がより好ましく、40重量%以上がさらに好ましい。無機充填剤の含有量を上記範囲とすることで、アンダーフィル材の低熱線膨張係数と良好な透明性を維持することができ、半導体素子と被着体との位置合わせを正確に行うことができる。   The upper limit of the content of the inorganic filler is preferably 70% by weight or less, more preferably 65% by weight or less, and further preferably 60% by weight or less. Further, the lower limit of the content of the inorganic filler is preferably 20% by weight or more, more preferably 30% by weight or more, and further preferably 40% by weight or more. By setting the content of the inorganic filler in the above range, the low thermal linear expansion coefficient and good transparency of the underfill material can be maintained, and the alignment between the semiconductor element and the adherend can be accurately performed. it can.

以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、部とあるのは、重量部を意味する。   Hereinafter, preferred embodiments of the present invention will be described in detail by way of example. However, the materials, blending amounts, and the like described in the examples are not intended to limit the scope of the present invention only to those unless otherwise specified. The term “parts” means parts by weight.

(封止シートの作製)
以下の成分を表1に示す割合でメチルエチルケトンに溶解して、固形分濃度が23.6〜60.6重量%となる接着剤組成物の溶液を調製した。
(Preparation of sealing sheet)
The following components were dissolved in methyl ethyl ketone in the proportions shown in Table 1 to prepare an adhesive composition solution having a solid content concentration of 23.6 to 60.6% by weight.

エラストマー1:アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業株式会社製)
エラストマー2:アクリル酸ブチルーアクリロニトリルを主成分とするアクリル酸エステル系ポリマー(商品名「SG−P3」、長瀬ケムテックス株式会社製)
エポキシ樹脂1:商品名「エピコート828」、JER株式会社製
エポキシ樹脂2:商品名「エピコート1004」、JER株式会社製
フェノール樹脂:商品名「ミレックスXLC−4L」三井化学株式会社製
フィラー1:球状シリカ(商品名「SO−25R」、株式会社アドマテックス製、平均粒径0.5μm(500nm)、表面処理:なし)
フィラー2:球状シリカ(商品名「YC100C−MLC」、株式会社アドマテックス製、平均粒径0.1μm(100nm)、表面処理:シランカップリング剤)
フィラー3:球状シリカ(商品名「YA050C−MJC」、株式会社アドマテックス製、平均粒径0.05μm(50nm)、表面処理:シランカップリング剤)
フィラー4:球状シリカ(商品名「SC1050−MB」、株式会社アドマテックス製、平均粒径0.3μm(300nm)、表面処理:シランカップリング剤)
フィラー5:球状シリカ(商品名「YA050C」、株式会社アドマテックス製、平均粒径0.05μm(50nm)、表面処理:なし)
有機酸:o−アニス酸(商品名「オルトアニス酸」、東京化成株式会社製)
硬化剤:イミダゾール触媒(商品名「2PHZ−PW」、四国化成株式会社製)
Elastomer 1: Acrylic acid ester polymer mainly composed of ethyl acrylate-methyl methacrylate (trade name “Paracron W-197CM”, manufactured by Negami Industrial Co., Ltd.)
Elastomer 2: Acrylic ester polymer based on butyl acrylate-acrylonitrile (trade name “SG-P3”, manufactured by Nagase Chemtex Co., Ltd.)
Epoxy resin 1: Trade name “Epicoat 828”, manufactured by JER Corporation Epoxy resin 2: Trade name “Epicoat 1004”, manufactured by JER Corporation Phenolic resin: Trade name “Millex XLC-4L”, Mitsui Chemicals, Inc. Filler 1: Spherical Silica (trade name “SO-25R”, manufactured by Admatechs Co., Ltd., average particle size 0.5 μm (500 nm), surface treatment: none)
Filler 2: Spherical silica (trade name “YC100C-MLC”, manufactured by Admatechs Co., Ltd., average particle size 0.1 μm (100 nm), surface treatment: silane coupling agent)
Filler 3: Spherical silica (trade name “YA050C-MJC”, manufactured by Admatechs Co., Ltd., average particle size 0.05 μm (50 nm), surface treatment: silane coupling agent)
Filler 4: Spherical silica (trade name “SC1050-MB”, manufactured by Admatechs Co., Ltd., average particle size 0.3 μm (300 nm), surface treatment: silane coupling agent)
Filler 5: Spherical silica (trade name “YA050C”, manufactured by Admatechs Co., Ltd., average particle size 0.05 μm (50 nm), surface treatment: none)
Organic acid: o-anisic acid (trade name “Orthoanisic acid”, manufactured by Tokyo Chemical Industry Co., Ltd.)
Curing agent: Imidazole catalyst (trade name “2PHZ-PW”, manufactured by Shikoku Kasei Co., Ltd.)

調製した接着剤組成物の溶液を、剥離ライナ(セパレータ)としてシリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、130℃で2分間乾燥させることにより、厚さ45μmのアンダーフィル材A〜Fを作製した。   The prepared adhesive composition solution was applied as a release liner (separator) on a release film made of a polyethylene terephthalate film having a thickness of 50 μm and then dried at 130 ° C. for 2 minutes. Underfill materials A to F having a thickness of 45 μm were prepared.

上記アンダーフィル材をバックグラインドテープ(商品名「UB−2154」、日東電工株式会社製)の粘着剤層上にハンドローラーを用いて貼り合わせ、封止シートA〜Fを作製した。   The underfill material was bonded onto the adhesive layer of a back grind tape (trade name “UB-2154”, manufactured by Nitto Denko Corporation) using a hand roller to prepare sealing sheets A to F.

(アンダーフィル材の全光線透過率の測定)
アンダーフィル材A〜Fの全光線透過率は、ヘイズメーターHM−150(村上色彩技術研究所製)を用いて測定した。測定は、JIS K 7361に従い行った。結果を表1に示す。
(Measurement of total light transmittance of underfill material)
The total light transmittance of the underfill materials A to F was measured using a haze meter HM-150 (manufactured by Murakami Color Research Laboratory). The measurement was performed according to JIS K 7361. The results are shown in Table 1.

[実施例1]
(半導体装置の作製)
片面にバンプが形成されている片面バンプ付きシリコンウェハを用意し、この片面バンプ付きシリコンウェハのバンプが形成されている側の面に、作製した封止シートを、アンダーフィル材を貼り合わせ面として熱圧着させた。片面バンプ付きシリコンウェハとしては、以下のものを用いた。また、熱圧着条件は以下の通りである。アンダーフィル材の厚さY(=45μm)の接続部材の高さX(=45μm)に対する比(Y/X)は、1であった。半導体素子として切り出す領域(7.3mm角)の4隅には、各辺から0.15mmの箇所にアライメントマークが施されていた。
[Example 1]
(Fabrication of semiconductor devices)
Prepare a silicon wafer with single-sided bumps with bumps formed on one side, and bond the prepared sealing sheet to the surface on which the bumps of the silicon wafer with single-sided bumps are formed, with an underfill material as the bonding surface Thermocompression bonding was performed. As a silicon wafer with a single-sided bump, the following was used. The thermocompression bonding conditions are as follows. The ratio (Y / X) of the thickness Y (= 45 μm) of the underfill material to the height X (= 45 μm) of the connecting member was 1. At the four corners of the region (7.3 mm square) cut out as a semiconductor element, alignment marks were made at locations 0.15 mm from each side.

<片面バンプ付きシリコンウェハ>
商品名「WALTS−TEG MB50−0101JY_TYPE−B(PI)」、株式会社ウォルツ製
シリコンウェハの直径:8インチ
シリコンウェハの厚さ:0.7mm(700μm)
バンプの高さ:45μm
バンプのピッチ:50μm
バンプの材質:SnAgはんだ+銅ピラー
<Silicon wafer with single-sided bump>
Product name “WALTS-TEG MB50-0101JY_TYPE-B (PI)”, manufactured by Waltz Co., Ltd. Silicon wafer diameter: 8 inches Silicon wafer thickness: 0.7 mm (700 μm)
Bump height: 45μm
Bump pitch: 50 μm
Bump material: SnAg solder + copper pillar

<熱圧着条件>
貼り付け装置:商品名「DSA840−WS」、日東精機株式会社製
貼り付け速度:5mm/min
貼り付け圧力(押圧):0.5MPa
貼り付け時のステージ温度(熱圧着温度):80℃
貼り付け時の減圧度:150Pa
<Thermocompression conditions>
Pasting device: Product name “DSA840-WS”, manufactured by Nitto Seiki Co., Ltd. Pasting speed: 5 mm / min
Pasting pressure (pressing): 0.5 MPa
Stage temperature at the time of pasting (thermocompression bonding temperature): 80 ° C
Decompression degree when pasting: 150 Pa

上記手順に従って片面バンプ付きシリコンウェハと封止シートAとを貼り合わせた後、下記条件にてシリコンウェハの裏面を研削した。   After bonding the silicon wafer with a single-sided bump and the sealing sheet A according to the above procedure, the back surface of the silicon wafer was ground under the following conditions.

<研削条件>
研削装置:商品名「DFG−8560」、ディスコ社製
半導体ウェハ:厚さ0.7mm(700μm)から0.2mm(200μm)に裏面研削
<Grinding conditions>
Grinding equipment: Trade name “DFG-8560”, manufactured by DISCO Semiconductor wafer: Back grinding from 0.7 mm (700 μm) to 0.2 mm (200 μm)

裏面研削後、バックグラインドテープからアンダーフィル材とともにシリコンウェハを剥離し、シリコンウェハをダイシングテープ(DU−300、日東電工(株)製)の粘着剤層上に貼り合わせて固定した。このとき、シリコンウェハの裏面と粘着剤層が貼り合わされており、シリコンウェハの回路面に貼り合わされたアンダーフィル材は露出していた。   After the back surface grinding, the silicon wafer was peeled off from the back grind tape together with the underfill material, and the silicon wafer was bonded and fixed on the adhesive layer of a dicing tape (DU-300, manufactured by Nitto Denko Corporation). At this time, the back surface of the silicon wafer and the adhesive layer were bonded together, and the underfill material bonded to the circuit surface of the silicon wafer was exposed.

アンダーフィル材の露出面に対して入射角45°で斜光を照射し、ダイシング位置を決定した。   Dicing position was determined by irradiating the exposed surface of the underfill material with oblique light at an incident angle of 45 °.

次に、下記条件にてシリコンウェハのダイシングを行った。ダイシングは7.3mm角のチップサイズとなる様にフルカットした。   Next, dicing of the silicon wafer was performed under the following conditions. Dicing was fully cut so as to obtain a chip size of 7.3 mm square.

<ダイシング条件>
ダイシング装置:商品名「DFD−6361」ディスコ社製
ダイシングリング:「2−8−1」(ディスコ社製)
ダイシング速度:30mm/sec
ダイシングブレード:
Z1;ディスコ社製「203O−SE 27HCDD」
Z2;ディスコ社製「203O−SE 27HCBB」
ダイシングブレード回転数:
Z1;40,000rpm
Z2;45,000rpm
カット方式:ステップカット
ウェハチップサイズ:7.3mm角
<Dicing conditions>
Dicing machine: Trade name “DFD-6361” manufactured by Disco Corporation Dicing ring: “2-8-1” (manufactured by Disco Corporation)
Dicing speed: 30mm / sec
Dicing blade:
Z1; "203O-SE 27HCDD" manufactured by DISCO
Z2: “203O-SE 27HCBB” manufactured by Disco Corporation
Dicing blade rotation speed:
Z1; 40,000 rpm
Z2; 45,000 rpm
Cut method: Step cut Wafer chip size: 7.3mm square

次に、ダイシングテープの基材側からニードルによる突き上げ方式で、アンダーフィル材Aと片面バンプ付き半導体チップとの積層体をピックアップした。ピックアップ条件は下記のとおりである。   Next, the laminated body of the underfill material A and the semiconductor chip with single-sided bumps was picked up by a needle push-up method from the base material side of the dicing tape. The pickup conditions are as follows.

<ピックアップ条件>
ピックアップ装置:商品名「SPA−300」株式会社新川社製
ニードル本数:9本
ニードル突き上げ量:500μm(0.5mm)
ニードル突き上げ速度:20mm/秒
ピックアップ時間:1秒
エキスパンド量:3mm
<Pickup conditions>
Pickup device: Brand name “SPA-300” manufactured by Shinkawa Co., Ltd. Number of needles: 9 Needle push-up amount: 500 μm (0.5 mm)
Needle push-up speed: 20 mm / second Pickup time: 1 second Expanding amount: 3 mm

アンダーフィル材Aの露出面に入射角αを45°にして斜光照射による位置整合を行い、最後に、下記の実装条件により、半導体チップのバンプ形成面とBGA基板とを接続予定位置にて対向させた状態で半導体チップのBGA基板への実装を行った。これにより、半導体チップがBGA基板に実装された半導体装置を得た。なお、本工程では、実装条件1に続いて実装条件2を行う2段階の処理を行った。   The exposed surface of the underfill material A is aligned at an incident angle α of 45 ° by oblique light irradiation. Finally, the bump formation surface of the semiconductor chip and the BGA substrate are opposed to each other at the planned connection position according to the following mounting conditions. In this state, the semiconductor chip was mounted on the BGA substrate. Thus, a semiconductor device in which the semiconductor chip was mounted on the BGA substrate was obtained. In this step, a two-stage process for performing the mounting condition 2 following the mounting condition 1 was performed.

<実装条件1>
ピックアップ装置:商品名「FCB−3」パナソニック製
加熱温度:150℃
荷重:98N
保持時間:10秒
<Mounting condition 1>
Pickup device: Product name “FCB-3” manufactured by Panasonic Heating temperature: 150 ° C.
Load: 98N
Holding time: 10 seconds

<実装条件2>
ピックアップ装置:商品名「FCB−3」パナソニック製
加熱温度:260℃
荷重:98N
保持時間:10秒
<Mounting condition 2>
Pickup device: Product name “FCB-3” manufactured by Panasonic Heating temperature: 260 ° C.
Load: 98N
Holding time: 10 seconds

[実施例2]
位置整合時の斜光の入射角を15°としたこと以外は、実施例1と同様に半導体装置を作製した。
[Example 2]
A semiconductor device was fabricated in the same manner as in Example 1 except that the incident angle of oblique light at the time of alignment was 15 °.

[実施例3]
位置整合時の斜光の入射角を80°としたこと以外は、実施例1と同様に半導体装置を作製した。
[Example 3]
A semiconductor device was fabricated in the same manner as in Example 1 except that the incident angle of oblique light at the time of alignment was 80 °.

[実施例4]
封止シートAに代えてアンダーフィル材Bを備える封止シートBを用いたこと以外は、実施例1と同様に半導体装置を作製した。
[Example 4]
A semiconductor device was produced in the same manner as in Example 1 except that the sealing sheet B including the underfill material B was used instead of the sealing sheet A.

[実施例5]
アンダーフィル材Aにバックグラインドテープを貼り合わさず、離型フィルムとアンダーフィル材Aとの積層体を封止シートとして用いたこと以外は、実施例1と同様に半導体装置を作製した。
[Example 5]
A semiconductor device was fabricated in the same manner as in Example 1 except that the back grind tape was not bonded to the underfill material A and a laminate of the release film and the underfill material A was used as the sealing sheet.

[実施例6]
封止シートAに代えてアンダーフィル材Dを備える封止シートDを用い、斜光を照射しなかったこと以外は、実施例1と同様に半導体装置を作製した。
[Example 6]
A semiconductor device was fabricated in the same manner as in Example 1 except that the sealing sheet D provided with the underfill material D was used instead of the sealing sheet A and that the oblique light was not irradiated.

[実施例7]
封止シートAに代えてアンダーフィル材Eを備える封止シートEを用い、斜光を照射しなかったこと以外は、実施例1と同様に半導体装置を作製した。
[Example 7]
A semiconductor device was produced in the same manner as in Example 1 except that the sealing sheet E including the underfill material E was used instead of the sealing sheet A, and the oblique light was not irradiated.

[比較例1]
斜光を照射しなかったこと以外は、実施例1と同様に半導体装置を作製した。
[Comparative Example 1]
A semiconductor device was fabricated in the same manner as in Example 1 except that the oblique light was not irradiated.

[比較例2]
封止シートAに代えてアンダーフィル材Cを備える封止シートCを用いたこと以外は、実施例1と同様に半導体装置を作製した。
[Comparative Example 2]
A semiconductor device was fabricated in the same manner as in Example 1 except that the sealing sheet C including the underfill material C was used instead of the sealing sheet A.

[比較例3]
封止シートAに代えてアンダーフィル材Fを備える封止シートFを用い、斜光を照射しなかったこと以外は、実施例1と同様に半導体装置を作製した。
[Comparative Example 3]
A semiconductor device was fabricated in the same manner as in Example 1 except that the sealing sheet F including the underfill material F was used instead of the sealing sheet A, and the oblique light was not irradiated.

[比較例4]
封止シートAに代えてアンダーフィル材Gを備える封止シートGを用い、斜光を照射しなかったこと以外は、実施例1と同様に半導体装置を作製した。
[Comparative Example 4]
A semiconductor device was fabricated in the same manner as in Example 1 except that the sealing sheet G including the underfill material G was used in place of the sealing sheet A, and the oblique light was not irradiated.

(はんだ接合部の評価)
実施例及び比較例に係る半導体装置を各10サンプル作成し、半導体装置を包埋用エポキシ樹脂で包埋した。次いで、半導体装置をはんだ接合部が露出するように基板に垂直な方向で切断し、露出したはんだ接合部の断面を研磨した。その後、研磨したはんだ接合部の断面を光学顕微鏡(倍率:1000倍)により観察し、はんだ接合部が接合されている場合を「○」、1サンプルでもはんだ接合部にずれが生じ、基板側パッドと接合されなかった場合を「×」として評価した。
(Evaluation of solder joints)
Ten samples of each of the semiconductor devices according to Examples and Comparative Examples were prepared, and the semiconductor devices were embedded with an embedding epoxy resin. Next, the semiconductor device was cut in a direction perpendicular to the substrate so that the solder joint portion was exposed, and the cross section of the exposed solder joint portion was polished. Then, the cross section of the polished solder joint is observed with an optical microscope (magnification: 1000 times). When the solder joint is joined, “◯”, even in one sample, the solder joint is displaced, and the board side pad The case where it was not joined was evaluated as “×”.

Figure 2014003274
Figure 2014003274

表1から分かるように、実施例に係る半導体装置では、はんだ接合部のズレは発生しなかった。一方、比較例の半導体装置でははんだ接合部のズレが発生していた。比較例1では斜光を照射しなかったこと、比較例2及び3ではアンダーフィル材の全光線透過率が低すぎたことから、半導体素子に設けられたアライメントマークを精度良く認識することができず、半導体素子の被着体への接合時に位置ズレが生じたと考えられる。さらに、実施例6及び7では、表面処理を施した平均粒径が0.1μm以下の無機充填剤を用いているので、斜光を照射しなくても良好な接合が得られた。実施例7と比較例4との結果より、無機充填剤の表面処理の有無により全光線透過率に顕著な差異が生じ、これによりはんだ接合性の評価にも影響したと考えられる。   As can be seen from Table 1, in the semiconductor device according to the example, the solder joint did not shift. On the other hand, in the semiconductor device of the comparative example, the solder joint was misaligned. In Comparative Example 1, the oblique light was not irradiated, and in Comparative Examples 2 and 3, the total light transmittance of the underfill material was too low, so that the alignment mark provided on the semiconductor element could not be accurately recognized. It is considered that a positional shift occurred when the semiconductor element was bonded to the adherend. Furthermore, in Examples 6 and 7, since an inorganic filler having an average particle size of 0.1 μm or less subjected to surface treatment was used, good bonding was obtained without irradiation with oblique light. From the results of Example 7 and Comparative Example 4, it is considered that a noticeable difference in total light transmittance occurred depending on the presence or absence of the surface treatment of the inorganic filler, thereby affecting the evaluation of the solderability.

1 裏面研削用テープ
1a、11a 基材
1b、11b 粘着剤層
2、42 アンダーフィル材
2a、42a アンダーフィル材の露出面
3、43 半導体ウェハ
3a、43a 半導体ウェハの回路面
3b 半導体ウェハの回路面とは反対側の面
4、44 バンプ(接続部材)
5、45 半導体チップ(半導体素子)
6、66 被着体
7、67 導通材
10 封止シート
11、41 ダイシングテープ
20、60 半導体装置
31a、31b 撮像装置
32a、32b 照明
L 斜光
α 斜光の入射角
DESCRIPTION OF SYMBOLS 1 Back surface grinding tape 1a, 11a Base material 1b, 11b Adhesive layer 2, 42 Underfill material 2a, 42a Underfill material exposed surface 3, 43 Semiconductor wafer 3a, 43a Semiconductor wafer circuit surface 3b Semiconductor wafer circuit surface Surface on the opposite side 4, 44 Bump (connection member)
5, 45 Semiconductor chip (semiconductor element)
6, 66 Substrate 7, 67 Conductive material 10 Sealing sheet 11, 41 Dicing tape 20, 60 Semiconductor device 31a, 31b Imaging device 32a, 32b Illumination L Oblique light α Incident angle of oblique light

Claims (11)

被着体と、該被着体と電気的に接続された半導体素子と、該被着体と該半導体素子との間の空間を充填するアンダーフィル材とを備える半導体装置の製造方法であって、
半導体素子の回路面に貼り合わされた全光線透過率が50%以上のアンダーフィル材の露出面に対して斜光を照射し、上記半導体素子と上記被着体との相対位置を互いの接続予定位置に整合させる位置整合工程と、
上記被着体と上記半導体素子の間の空間を上記アンダーフィル材で充填しつつ上記接続部材を介して上記半導体素子と上記被着体とを電気的に接続する接続工程と
を含む半導体装置の製造方法。
A method of manufacturing a semiconductor device comprising: an adherend; a semiconductor element electrically connected to the adherend; and an underfill material that fills a space between the adherend and the semiconductor element. ,
The exposed surface of the underfill material having a total light transmittance of 50% or more bonded to the circuit surface of the semiconductor element is irradiated with oblique light, and the relative position between the semiconductor element and the adherend is determined as the connection position of each other. A position aligning process for aligning with
A connection step of electrically connecting the semiconductor element and the adherend through the connection member while filling a space between the adherend and the semiconductor element with the underfill material. Production method.
上記アンダーフィル材の露出面に対し5〜85°の入射角で斜光を照射する請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein oblique light is irradiated at an incident angle of 5 to 85 ° with respect to an exposed surface of the underfill material. 上記斜光は400〜550nmの波長を含む請求項1又は2に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the oblique light includes a wavelength of 400 to 550 nm. 上記斜光を上記アンダーフィル材の露出面に対して2以上の方向又は全方向から照射する請求項1〜3のいずれか1項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the oblique light is irradiated from two or more directions or all directions with respect to the exposed surface of the underfill material. 上記アンダーフィル材は無機充填剤を含む請求項1〜4のいずれか1項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the underfill material includes an inorganic filler. 上記無機充填剤の平均粒径は0.005〜10μmである請求項5に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 5, wherein the inorganic filler has an average particle diameter of 0.005 to 10 μm. 上記アンダーフィル材は熱可塑性樹脂と熱硬化性樹脂とを含む請求項1〜6のいずれか1項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the underfill material includes a thermoplastic resin and a thermosetting resin. 被着体上に半導体素子が搭載された半導体装置における該被着体と該半導体素子との間の空間に配置するためのアンダーフィル材であって、
表面処理されており、平均粒径が0.1μm以下の無機充填剤と、
熱硬化性樹脂と、
熱可塑性樹脂と、
硬化促進触媒と
を含むアンダーフィル材。
An underfill material for disposing in a space between the adherend and the semiconductor element in a semiconductor device in which a semiconductor element is mounted on the adherend,
An inorganic filler having a surface treatment and an average particle size of 0.1 μm or less;
A thermosetting resin;
A thermoplastic resin;
An underfill material containing a curing accelerating catalyst.
前記表面処理はシランカップリング剤による処理である請求項8に記載のアンダーフィル材。   The underfill material according to claim 8, wherein the surface treatment is a treatment with a silane coupling agent. 前記無機充填剤がシリカフィラーである請求項8又は9に記載のアンダーフィル材。   The underfill material according to claim 8 or 9, wherein the inorganic filler is a silica filler. 前記無機充填剤の含有量が70重量%以下である請求項8〜10のいずれか1項に記載のアンダーフィル材。

The underfill material according to any one of claims 8 to 10, wherein a content of the inorganic filler is 70% by weight or less.

JP2013050784A 2012-05-25 2013-03-13 Method for manufacturing semiconductor device and underfill material Withdrawn JP2014003274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013050784A JP2014003274A (en) 2012-05-25 2013-03-13 Method for manufacturing semiconductor device and underfill material

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012119767 2012-05-25
JP2012119767 2012-05-25
JP2013050784A JP2014003274A (en) 2012-05-25 2013-03-13 Method for manufacturing semiconductor device and underfill material

Publications (1)

Publication Number Publication Date
JP2014003274A true JP2014003274A (en) 2014-01-09

Family

ID=50036129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013050784A Withdrawn JP2014003274A (en) 2012-05-25 2013-03-13 Method for manufacturing semiconductor device and underfill material

Country Status (1)

Country Link
JP (1) JP2014003274A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220237A (en) * 2014-05-14 2015-12-07 日東電工株式会社 Sheet-like resin composition and method for manufacturing semiconductor device
KR20190028312A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR20190028311A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR20190028315A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR20190028310A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR20190028316A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR20190028317A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
CN109524351A (en) * 2017-09-19 2019-03-26 株式会社迪思科 The processing method of chip
CN109514744A (en) * 2017-09-19 2019-03-26 株式会社迪思科 The processing method of chip
KR20190032192A (en) * 2017-09-19 2019-03-27 가부시기가이샤 디스코 Wafer processing method

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220237A (en) * 2014-05-14 2015-12-07 日東電工株式会社 Sheet-like resin composition and method for manufacturing semiconductor device
KR20170010306A (en) 2014-05-14 2017-01-26 닛토덴코 가부시키가이샤 Sheet-like resin composition and method for producing semiconductor device
KR102581131B1 (en) * 2017-09-08 2023-09-20 가부시기가이샤 디스코 Method for processing wafer
KR102581127B1 (en) * 2017-09-08 2023-09-20 가부시기가이샤 디스코 Method for processing wafer
KR20190028315A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR20190028310A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR20190028316A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR20190028317A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR102619266B1 (en) * 2017-09-08 2023-12-28 가부시기가이샤 디스코 Method for processing wafer
KR102581138B1 (en) * 2017-09-08 2023-09-20 가부시기가이샤 디스코 Method for processing wafer
JP7058904B2 (en) 2017-09-08 2022-04-25 株式会社ディスコ Wafer processing method
KR20190028311A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
KR102581132B1 (en) * 2017-09-08 2023-09-20 가부시기가이샤 디스코 Method for processing wafer
JP2019050265A (en) * 2017-09-08 2019-03-28 株式会社ディスコ Wafer processing method
JP2019050263A (en) * 2017-09-08 2019-03-28 株式会社ディスコ Wafer processing method
JP2019050264A (en) * 2017-09-08 2019-03-28 株式会社ディスコ Wafer processing method
KR102581128B1 (en) * 2017-09-08 2023-09-20 가부시기가이샤 디스코 Method for processing wafer
TWI766090B (en) * 2017-09-08 2022-06-01 日商迪思科股份有限公司 Wafer processing method
KR20190028312A (en) * 2017-09-08 2019-03-18 가부시기가이샤 디스코 Method for processing wafer
TWI766091B (en) * 2017-09-08 2022-06-01 日商迪思科股份有限公司 Wafer processing method
TWI766092B (en) * 2017-09-08 2022-06-01 日商迪思科股份有限公司 Wafer processing method
JP2019054187A (en) * 2017-09-19 2019-04-04 株式会社ディスコ Wafer processing method
JP7007052B2 (en) 2017-09-19 2022-01-24 株式会社ディスコ Wafer processing method
JP2019054188A (en) * 2017-09-19 2019-04-04 株式会社ディスコ Wafer processing method
JP2019054186A (en) * 2017-09-19 2019-04-04 株式会社ディスコ Wafer processing method
TWI769311B (en) * 2017-09-19 2022-07-01 日商迪思科股份有限公司 Wafer Processing Method
JP7118521B2 (en) 2017-09-19 2022-08-16 株式会社ディスコ Wafer processing method
JP7118522B2 (en) 2017-09-19 2022-08-16 株式会社ディスコ Wafer processing method
TWI795441B (en) * 2017-09-19 2023-03-11 日商迪思科股份有限公司 Wafer Processing Method
TWI798264B (en) * 2017-09-19 2023-04-11 日商迪思科股份有限公司 Wafer Processing Method
KR102569622B1 (en) * 2017-09-19 2023-08-22 가부시기가이샤 디스코 Wafer processing method
KR102569623B1 (en) * 2017-09-19 2023-08-22 가부시기가이샤 디스코 Wafer processing method
CN109545743A (en) * 2017-09-19 2019-03-29 株式会社迪思科 The processing method of chip
KR20190032192A (en) * 2017-09-19 2019-03-27 가부시기가이샤 디스코 Wafer processing method
KR20190032193A (en) * 2017-09-19 2019-03-27 가부시기가이샤 디스코 Wafer processing method
KR20190032191A (en) * 2017-09-19 2019-03-27 가부시기가이샤 디스코 Wafer processing method
CN109514744A (en) * 2017-09-19 2019-03-26 株式会社迪思科 The processing method of chip
KR102607962B1 (en) * 2017-09-19 2023-11-29 가부시기가이샤 디스코 Wafer processing method
CN109524351A (en) * 2017-09-19 2019-03-26 株式会社迪思科 The processing method of chip

Similar Documents

Publication Publication Date Title
JP6157890B2 (en) Underfill material, sealing sheet, and method for manufacturing semiconductor device
WO2014171404A1 (en) Thermosetting resin composition and semiconductor device manufacturing method
JP5976573B2 (en) Reinforcing sheet and method for manufacturing secondary mounting semiconductor device
JP2014003274A (en) Method for manufacturing semiconductor device and underfill material
KR20130059291A (en) Underfill material and method for manufacturing semiconductor device
WO2014162973A1 (en) Underfill film, sealing sheet, production method for semiconductor device, and semiconductor device
JP6280400B2 (en) Underfill material, laminated sheet, and method of manufacturing semiconductor device
JP6222941B2 (en) Underfill sheet, back-grinding tape-integrated underfill sheet, dicing tape-integrated underfill sheet, and semiconductor device manufacturing method
JP2013030766A (en) Laminate film and use thereof
JP2013030765A (en) Method of manufacturing semiconductor device
JP5961015B2 (en) Underfill material and method for manufacturing semiconductor device
WO2015174184A1 (en) Method for producing semiconductor device
JP5827878B2 (en) Manufacturing method of semiconductor device
JP6407684B2 (en) Sheet-like resin composition, laminated sheet, and method for manufacturing semiconductor device
WO2015174183A1 (en) Sheet-like resin composition, multilayer sheet and method for manufacturing semiconductor device
JP5907717B2 (en) Manufacturing method of semiconductor device
JP2013127997A (en) Semiconductor device manufacturing method
JP5889625B2 (en) Manufacturing method of semiconductor device
JP6147103B2 (en) Underfill material, laminated sheet, and method of manufacturing semiconductor device
WO2015174185A1 (en) Sheet-like resin composition and method for producing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160524