JP2013522877A - 自己整合特徴を有する発光ダイオードのウェハレベルパッケージ - Google Patents

自己整合特徴を有する発光ダイオードのウェハレベルパッケージ Download PDF

Info

Publication number
JP2013522877A
JP2013522877A JP2012557160A JP2012557160A JP2013522877A JP 2013522877 A JP2013522877 A JP 2013522877A JP 2012557160 A JP2012557160 A JP 2012557160A JP 2012557160 A JP2012557160 A JP 2012557160A JP 2013522877 A JP2013522877 A JP 2013522877A
Authority
JP
Japan
Prior art keywords
led
substrate
alignment
cavity
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012557160A
Other languages
English (en)
Inventor
ジー. グリーンウッド,ジョナソン
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2013522877A publication Critical patent/JP2013522877A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

空洞を有する基板を含む発光ダイオードパッケージング構成のいくつかの実施形態を本明細書に記載する。パターンニングされたウェハは、複数の個別のLED取付部位を有し、アライメントウェハは、複数の個別の空洞を有する。パターンニングされたウェハ及びアライメントウェハは、一般的にアライメントウェハの空洞に対応するLED取付部位に重ねられる。少なくとも1つのLEDは、パターンニングされたウェハに対して、LEDを整合するため空洞を使用して、空洞に配置される。LEDは、パターンニングされたウェハに接触するよう電気的に接続され得り、蛍光層は、LEDの少なくとも一部を覆うよう空洞に形成される。
【選択図】図3B

Description

本開示は、固体照明(SSL)装置及び関連する動作方法に関する。より詳細には、本開示は、発光ダイオード(LED)及び関連するパッケージング方法に関する。
携帯電話、携帯情報端末(PDA)、デジタルカメラ、MP3プレーヤー、及び他の携帯用電子機器は、背景照明のためにSSL装置(例えば、白色光LED)を利用する。しかし、LEDは通常1つの特定の波長でのみ光を発するため、本当の白色光LEDは、入手可能ではない。ヒトの目が白い色を認知するには、波長の混合が必要とされる。
LEDを用いて白色光を模倣するための従来技術の1つは、発光材料に変換材料(例えば、蛍光体)を蒸着することを含む。例えば、図1Aに示すように、従来のLED装置10は、LEDダイ4、及びLEDダイ4に蒸着される変換材料6を支える支持体を含む。LEDダイ4は、1つまたは複数の発光成分を含み得る。例えば、図1Bに示すように、LEDダイ4は、シリコン基板12、N型ガリウムナイトライド(GaN)材料14、インジウムガリウムナイトライド(InGaN)材料16(及び/またはGaN多重量子井戸、及びP型GaN材料18を互いに連続して含み得る。LEDダイ4は、また、P型GaN材料18上の第1接点20と、N型GaN材料14上の第2接点とを含み得る。図1A及び1Bの両図面に関し、動作上、LEDダイ3のInGaN材料16は、変換材料6が光(例えば、黄色光)を所望の周波数で発するよう促す青色光を発する。青及び黄の発色の組み合わせは、適宜適合すると、ヒトの目には白色のように見える。
多くの工程は、多くの個別のLEDダイを含む半導体ウェハから、LED装置を製造する。ウェハは、後に、LEDダイを分割するために切断され、その後、個別のLEDダイがパッケージングされる。例えば、図1Bに示すようなLEDダイ4は、LEDダイ4を、基板2に取り付けること、及び支持体2の接点にLEDダイ4の第1及び第2接点20、22をワイヤボンディングすることによって、パッケージングされ得る。変換材料6はその後、蒸着され、レンズ(不図示)が、変換材料6上に形成され得るまたは変換材料6に取り付けられ得る。
そのようなLEDのパッケージの欠点の1つは、分割ダムまたは他の構造が、一般的に変換材料6を含有される必要があることである。別の懸念は、各LEDダイ4が、時間を要し、より的確な扱いが要求される分割基板2に搭載されることがあることである。加えて、LEDは、一般的に、大量の熱を生成し、LEDダイ4と基板2間で異なる熱膨張係数は、パッケージングされた装置に離層や他の損傷を引き起こし得る。
従来技術に係る、LED装置の概略断面図である。 従来技術に係る、LED装置の概略断面図である。 新規技術に係る、小型電子部品のLED基板ウェハの部分概略上面図である。 新規技術に係る、基板ウェハLEDパッケージの部分概略断面図である。 新規技術に係る、個別にパッケージングされたLED装置の部分概略上面図である。 新規技術に係る、基板ウェハLEDパッケージの部分概略断面図である。 新規技術に係る、基板ウェハLEDパッケージにある搭載ユニットの部分概略上面図である。 新規技術に係る、アライメントユニットの部分概略上面図である。
SSL装置及び関連するパッケージング方法の様々な実施形態を以下に記載する。用語「LED」は、一般的に、電気エネルギーを、可視、紫外線、赤外線、及び/または他のスペクトルの電磁放射に変換する半導体ダイオードに関する。用語「蛍光体」は、一般的に、励起された粒子(例えば、電子及び/または光子)にさらされた後、光を発し続けることができる材料を指す。当業者は、技術がさらなる実施形態を有し得ること、及び技術が図2A〜5を参照して、以下に記載される実施形態のいくつかの詳細なく、実践され得ることをも理解するであろう。
図2は、新規技術の複数のパッケージ化ユニット101を有するウェハレベルパッケージングアッセンブリ100を示す。ウェハレベルパッケージングアッセンブリ100は、150mm、200mm、または300mmの直径を有する通常サイズの半導体ウェハであり得り、ウェハアッセンブリ100における特定の製造工程が完了した後、ウェハアッセンブリ100から単体化され得るいくつかの個別のパッケージ化ユニット101を含み得る。図3A及び4Aは、本技術の様々な実施形態に記載の少数のパッケージ化ユニット101の、図2Aにおける線1−1に沿った断面図である。
図3Aは、パターンニングされた基板102、及びパターンニングされた基板102上に重なったアライメント基板104を含む、パッケージングアッセンブリ100のいくつかの実施形態を示す。パターンニングされた基板102は、いくつかの個別の搭載ユニット103を有し、アライメント基板104は、一般的に、搭載ユニットに対応する、いくつかの個別のアライメントユニット105を有する。以下に説明するように、各パーケージ化ユニット101は、搭載ユニット103とアライメントユニット105を含む。パターンニングされた基板102及びアライメント基板104の材料は、一般的に、基板102、104が加熱または冷却された際に、それらがおおよそ同一の度合で膨張または収縮するように、同様または同一の熱膨張係数(CTE)を有し得る。これは、基板102、104間の熱応力を軽減する。同じことは、パッケージアッセンブリ100の単体化後のパッケージ化ユニット101に対しても真である。つまり、搭載ユニット103は、アライメントユニット105とおおよそ同一のCTEを有する。簡単な説明として、新規技術の構造及び工程を、少数のパッケージ化ユニット101に関してのみを記載するが、互いからパッケージ化ユニット101を単体化する前にウェハレベルで工程が一般的に行われる。
搭載ユニット103は、それぞれ、パターンニングされた基板102上、及び/またはパターンニングされた基板102に形成される第1及び第2ビア113a、113b、LED取付部位118、及びワイヤボンド領域116等の導電性の特徴を含み得る。いくつかの実施形態において、ワイヤボンド領域116及びLED取付部位118は、それぞれビア113a及び113bの上部にあり得り、一般的に、搭載ユニット103の上面と同じ高さである。ビア113a、113bは、銅、アルミニウム、またはその他の適切な材料の相互接続を形成する既知の金属被覆工程を用いて作製され得る。ワイヤボンド領域116は、1及び第2ビア113a、113bは、互いに絶縁されるように、LED取付部位118からある距離だけ離され、且つLED取付部位118からの絶縁され得る。いくつかの実施形態において、ビアは、図2bに示すものより大きい及び/または数が多くあり得る。一般的に、ビア113a、113bが作製される材料は、搭載ユニット103の材料に比べ、熱伝導がより効率的である。従って、より多くの及び/または大きなビア113a、113bを使用することは、パッケージ100の熱効率を改善し得る。
個別のパッケージ化ユニット101は、さらに、LED取付部位118にLED106を含み得る。LED106は、図1Bに示すLEDダイ4と同一であり得る。他の実施形態において、LED106は、ワイヤボンド115によって第1ビア113aに電気的に接合される第1接点111、LED106の基部にあり、はんだ、金(Au)、導電性ペースト、または他の導電性接合型の接続、または他の表面型の接続によって、第2ビア113bに電気的に接合される第2接点112を有し得る。第1及び第2接点111、112は、銅(Cu)、アルミニウム(Al)、タングステン(W)、ステンレス鋼、他の適切な金属合金、または最終接合及び電気的接続に適切な最終金属を有する卑金属であり得る。第1及び第2接点111、112は、また、他の導電性材料(例えば、SiC)から作製され得る。他の実施形態において、LED106の下部にあるN型GaN材料は、第2リード112であり得る。第1リード111は、カソードリードであり得り、第2リード117は、アノードリードであり得り、またはその逆でもよい。LED106は、可視スペクトル(例えば、約565nm〜約660nm)で、赤外スペクトル(例えば、約680nm〜約970nm)で、近赤外スペクトル(例えば、約1050nm〜約1550nm)で、及び/または他の適切なスペクトルで光を発するよう構成され得る。
個別のアライメントユニット105は、一般的に搭載ユニット103のある部分に対応する空洞108を有し得る。空洞108は、各パッケージユニット101が単一のLED106を有するか、複数のLED106を有するかに応じて、1つまたは複数の個別のLED106を収容し得る。いくつかの実施形態において、空洞108は、アライメントウェハ104を完全に通過するよう延在する側壁114を有する。空洞108は、円形、四角形、または1つまたは複数のLED106を収容する他の形状を有し得る。空洞108はまた、ワイヤボンド領域116及びLED取付部位118を収容する形状であり得るか、または空洞108が、さらにLED取付部位118をワイヤボンド領域116から分離するために2つの別の区画を含み得る。
パッケージングアッセンブリ100は、空洞108の側壁114が、LED106をパターンニングされた基板102上の正しい場所に導くために使用され得るため、LEDの効率的なパッケージングを提供する。上述のように、LED106の第2リード112は、金属化層、またはN型GaN材料のいずれかの導電性ベース構造であり得る。第2リード112が少なくとも第2ビアbの一部を覆うため、LED106は、空洞108内に表面実装され得る。従って、LED106は、第2ビア113bに比べ、高い位置公差を有する。精密さ、高価さ、位置決め手順に費やされる時間が要求される非常に小さなリードを有する他の構成に比べ、LED106は、わずかなアライメント要求で空洞108内に配置され得り、少なくとも1つのリードはワイヤボンドされる必要がない。いくつかの実施形態において、アッセンブリ100は、LED106が空洞108内に設置され、パターンニングされた基板102に接している場合、さらなるアライメントが要求されないように構築される。
パターンニングされた基板102及びアライメント基板104は、互いに、LED106の取付部位118への搭載前、または後に取り付けられ得るが、一般的に、パターンニングされた基板、アライメント基板102、104は、共に、LED 106の搭載前に接合される。基板102、104は、共に、個別の搭載ユニット103が対応するアライメントユニット105と整合するように(アラインするように)接合される。基板102、104は、基板102、104の1つまたは両方に適用される接合材料110を使用して、互いに接合され得る。接合材料110は、銅、はんだ、金または他の材料のような金属を含み得る。例えば、銅の接合材料110は、銅の熱圧着接合を形成するよう、基板102、104間に高温で押圧され得る。他の実施形態において、接合材料110は、シールを形成するよう、共に押圧されるテープまたはペーストのような接着剤である。またさらなる実施形態において、パターンニングされた基板102は、その間に接合材料110を有さない、アノード接合を使用して、アライメント基板104に接合され得る。アノード接合は、基板102、104を2つの金属電極間に高温(例えば、およそ400℃)でスランプすることにより形成され得る。電位は電極間に印加され、基板102、104に浸透する電界を生じ得る。アノード接合を形成するために、パターンニングされたまたはアライメント基板102、104のうち1つは、ナトリウムイオンを含むガラス製であり、他の基板は、シリコン製である。電界は、ナトリウムイオンを高温に移行させ、ナトリウムイオンは、固体化学結合を形成するために他の基板のシリコン表面と反応する。
担体材料内に埋込される蛍光体のような変換材料119は、パターンニングされた基板102状に分割ダムを形成する必要なく、LED106の少なくとも一部を覆い、空洞108内に、蒸着され得る。変換材料119は、刺激下で所望の波長の光を発する組成物を有し得り、LED106及び変換材料119からの発光の組み合わせは白色光に比類し得る。例えば、一実施形態において、変換材料119は、イットリウムアルミニウムガーネット(YAG)を、フォトルミネセンス下で緑色から黄色、及び赤色の範囲の色を発する特定の濃度で、ドープしたセリウム(III)を含む蛍光体を含み得る。他の実施形態において、変換材料119は、ネオジムをドープしたYAG、ネオジム―クロミウムをダブルドープしたYAG、エルビウムをドープしたYAG、イットビウムをドープしたYAG、ネオジム−セリウムをダブルドープしたYAG、ホルミウム−クロミウム−ツリウムをトリプルドープしたYAG、ツリウムをドープしたYAG、クロミウム(IV)をドープしたYAG、ジスプロシウムをドープしたYAG、サマリウムをドープしたYAG、テルビウムをドープしたYAG、及び/または他の適切な蛍光化合物を含み得る。LED106からの光及び/または励起粒子が変換材料119を照射する際、蛍光体は、励起され、所望の特性の光を発する。レンズ(不図示)は、また、焦点を合わせる、あるいは、光を変更するため、変換材料119及び/またはLED106の少なくとも一部を覆うように構築され得る。変換材料119及び/またはレンズは互いからパッケージ化ユニット101を単体化する前にウェハレベルで形成され得る。
図3Bは、ウェハレベルアッセンブリ100に関連する単一パッケージ化ユニット101の拡大上面図を示す。ここに記載されるパッケージ化ユニット101の特徴は、図3Aに関して上記に示し、記載されたパッケージ化ユニット101と一般的に同様である。従って、図3A及び3Bの特徴と類似のものには、類似の参照番号を付与する。搭載ユニット103の一部は、アライメントユニット105の下で、空洞108を介して、見ることができる。LED106は、LED取付部位118の上で、かつ第2ビア113bと接続される第2接点112(図2B)を有する第2ビア113b(見かけ上)の上の空洞108中に示されている。パッケージ化ユニット101は、LED106にまたは周囲に発生する静電気を散逸させるため、LED106の近くに、静電散逸(ESD)チップ121を含み得る。アライメントユニット105は、ESDチップ121のためのポケットまたは溝(slot)を有し得るか、ESDチップ121は、搭載ユニット103に統合され得るか、またはアライメントユニット105内に成型され得る。ESDチップ121は、ワイヤボンド領域116でワイヤボンド115を介して、LED106に、または第1ビア113aに接続され得る。
図4Aは、新規技術のさらなる実施形態の、図2のハッチング1−1に沿った、パッケージングされたLEDユニット101の部分的な概略断面図である。パッケージ化ユニット101の多くの構成要素は、一般的に、図2、3A及び3Bに関して、上述の特徴と類似している。従って、類似の特徴には類似の参照番号を付与する。本実施形態におけるワイヤボンド領域116は、第1ビア113aに形成される第1導電性材料116aを含む。ワイヤボンド115は、ワイヤボンド領域116に、第1導電性材料116aを介して、接続され得る。LED取付部位118は、第2ビア113b上に形成される第2導電性材料118aを含み得る。1つ以上の第1及び第2導電性材料は、銅(cu)、アルミニウム(Al)、金(Au)、銀(Ag)、タングステン(W)、または、それらか別の材料の合金、または他の適切な導電性材料の金属化構造を含み得る。第1及び第2導電性材料116a、118aは、パターンニングされ得るか、あるいは分割され得て、それらが互いに絶縁し、それぞれアノード及びカソードLEDリード、またはその逆としての役割を担い得る。第2導電性材料118aは、おおよそLED106と同一の大きさ及び形状であり得るか、またはLED106よりも小さくてもまたは大きくても良い。加えて、接合材料110、第1導電性材料116a、および第2導電性材料118aは、全て、それら特徴を形成するためにパターンニングされる共通の金属構造から作製され得る。いくつかの実施形態において、LEDの第2接点112は、LED106の搭載面の全て、またはかなりの部分に延在する導電性ベース層であり得る。例えば、第2接点112は、LED106のN型GaN材料14(図1B)を含み得る。第2接点112はまた、N型GaN材料14の下に、導電性材料12(図1B)を含み得る。いずれの場合においても、LED106は、空洞108の側壁114及びLED取付部位118の比較的大きな領域を使用して、第2導電性材料118aに容易に表面実装され、LED106を搭載部位103の上部に配置し得る。
図4Bは、新規技術のさらなる実施形態のウェハレベルアッセンブリ100に関する個別の搭載部位103の拡大上面図を示す。ワイヤボンド領域116は、(破線で示されている)第1ビア113aの上に第1導電性材料116aを含み、LED取付部位118は、(破線で示されている)第2ビア113bの上に第2導電性材料118aを含み得る。ワイヤボンド領域116及びLED取付部位118の大きさ及び位置は、異なるLED構成及びパッケージの大きさを収容するため変化し得る。例えば、複数のLED106を含むパッケージ化ユニット101は、LED106アレイの形状及び配列に応じて構成されるより大きなLED取付部位118を有し得る。接合材料110は、上述のように、搭載ユニット103の表面に形成され得る。接合材料110は、第1導電性材料116aと第2導電性材料118a間の望まれない電気接続を形成することを避けるためLED取付部位118とワイヤボンド領域116から離され得る。他の実施形態において、接合ユニットは、アライメントユニット105に、または搭載ユニット103とアライメントユニット105の両方に形成される。
図5は、新規技術のアライメント基板104から単体化された後などの、個別のアライメントユニット105の部分的な概略上面図を示す。いくつかの実施形態において、空洞108は、一般的に搭載ユニット103のLED取付部位118に対応する大きな空洞129と、一般的に接触領域116に対応する小さな空洞130とを含む。空洞129、130は、エッチング処理または別の適切な手順を使用して、アライメント基板104に形成され得る。空洞129、130の大きさ及び形状は、必要に応じて、調整され得る。例えば、大きな空洞129は、複数のLEDまたはより大きなLEDを収容するパッケージ100で使用され得る。いくつかの実施形態において、大きな空洞129は、小さな空洞130から分割される。図3に示すような、空洞129、130の大きさ及び形状は、図解目的であり、これに限定はしない。
前述から、本発明の特定の実施形態は例示目的のために本明細書に記載されており、本発明の実施形態の説明を不必要に不明確にすることを避けるため、周知の構造及び機能を、詳細に示したり、記載してはいないことが認識されるであろう。「上部」「下部」及び「側部」のような参照の用語は、説明目的で使用され、主に、図面に示す全体像を明確にするために用いられ、限定的ではない。本明細書に記載の構造及び構成要素は、動作では図面に示す方向と異なる方向を有するかもしれない。文脈が許容するのであれば、単数または複数の用語は、それぞれ、複数または単数の用語を含み得る。単語「または」は、その単語は、2つ以上の項目のリストを参照して、他の項目から排他的な単一の項目のみを意味することに限定されるべきであるということを指し示す表現句に関連しない限りは、結果として、そのようなリストにおける「または」の使用は、(a)リスト中のいずれかの単一な項目、(b)リスト中の全ての項目、または(c)リスト中の項目の組み合わせを含むよう解釈されるだろう。
また、上述の特定の実施形態が、例示を目的としたものであり、様々な変形が、本発明から逸脱することなく作製され得ることが認識されるであろう。特定の実施形態の内容に記載の本開示の概要は、他の実施形態で、組み合わせ、または除外され得る。さらに本開示の特定の実施形態に関連する利点がそれら実施形態の内容に記載されている一方、他の実施形態はそのような利点をも表し得るが、全ての実施形態が、本開示の範囲内にあるそのような利点を必ず表す必要はない。従って、本発明は、上述の実施形態に限定されることなく、容易に理解するために提供される。むしろ、本発明は、特許請求の範囲によって定義されるいずれかの及び全ての他の実施形態を含む。

Claims (33)

  1. 発光ダイオード(LED)のウェハレベルパッケージングアッセンブリであって、
    複数の個別の搭載ユニットであって、個別の搭載ユニットがワイヤボンド領域、前記ワイヤボンド領域にある第1ビア、LED取付部位、及び前記LED取付部位にある第2ビアを含む、複数の個別の搭載ユニットを含むパターンニングされた基板と、
    前記パターンニングされた基板に取りつけられたアライメント基板であって、前記アライメント基板は、前記パターンニングされた基板の対応する搭載ユニットと整合した複数の個別のアライメントユニットであり、前記個別のアライメントユニットは、個別のLED取付部位及び個別の前記ワイヤボンド領域の少なくとも一部を露出する空洞を有する、アライメント基板と、
    複数のLEDであって、少なくとも1つが各空洞に配置され、各LEDは、前記ワイヤボンド領域にある対応する前記第1ビアにワイヤボンドされる第1電気リード、及び前記LED取付部位にある対応する前記第2ビアにワイヤボンドされる第2電気リードを有する複数のLEDと、
    を含むパッケージングアッセンブリ。
  2. 前記パターンニングされた基板及び前記アライメント基板は、シリコン基板を含む請求項1に記載のパッケージングアッセンブリ。
  3. 前記パターンニングされた基板及び前記アライメント基板は、ガラス基板を含む請求項1に記載のパッケージングアッセンブリ。
  4. 前記パターンニングされた基板及び前記アライメント基板は、一般的に同様の熱膨張係数を有する請求項1に記載のパッケージングアッセンブリ。
  5. さらに、前記空洞で前記LEDの少なくとも一部の上を覆う変換材料を含む請求項1に記載のパッケージングアッセンブリ。
  6. 前記変換材料は、蛍光体を含む請求項5に記載のパッケージングアッセンブリ。
  7. さらに、前記パターンニングされた基板と前記アライメント基板との間に接合材料を含む請求項1に記載のパッケージングアッセンブリ。
  8. 前記接合材料は金属化層を含む請求項7に記載のパッケージングアッセンブリ。
  9. 前記接合材料は接着材料を含む請求項7に記載のパッケージングアッセンブリ。
  10. 前記ワイヤボンド領域は、前記搭載ユニットの表面の前記第1ビアに形成される第1導電性材料を含み、前記LED取付部位は、前記搭載ユニットの表面の前記第2ビアに形成される第2導電性材料を含む請求項1に記載のパッケージングアッセンブリ。
  11. 前記第1または第2導電性材料の少なくとも1つは、金属化銅構造を含む請求項10に記載のパッケージングアッセンブリ。
  12. 前記LEDの近くに、静電散逸(ESD)チップをさらに含む請求項1に記載のパッケージングアッセンブリ。
  13. 前記第2電気リードは、前記LEDのベース上に金属化層を含む請求項1に記載のパッケージングアッセンブリ。
  14. 前記第2電気リードは、前記LEDのベースにN型GaN材料を含むパッケージングアッセンブリ。
  15. 発光ダイオード(LED)のパッケージを製造するための方法であって、
    パターンニングされた基板をアライメントウェハに取り付け、前記パターンニングされたウェハのLED取付部位が一般的に前記アライメントウェハの対応する空洞に整合するようにすることと、
    複数のLEDを、前記空洞の少なくとも1つの表面を使用して前記LED取付部位にある空洞に配置し、前記LEDを前記LED取付部位に整合させることと、
    前記LEDを、前記パターンニングされたウェハのワイヤボンド領域とワイヤボンドを介して接続することとを含む方法。
  16. さらに、前記空洞中、個別の前記LEDの少なくとも一部の上に蛍光変換材料を形成することを含む請求項15に記載の方法。
  17. さらに、前記LEDを前記LED取付部位に表面実装することを含む請求項15に記載の方法。
  18. 前記パターンニングされたウェハと前記アライメントウェハを複数の個別の前記LEDパッケージ内で単体化することをさらに含む請求項15に記載の方法。
  19. 前記LEDは、前記LED取付部位を介して前記ビアに電気的に接続される請求項15に記載の方法。
  20. 前記パターンニングされたウェハを前記アライメントウェハに取り付けることは、前記パターンニングされたウェハまたは前記アライメントウェハの少なくとも1つに、金属化層または接着層の少なくとも1つの接合材料を形成することを含む請求項15に記載の方法。
  21. 前記パターンニングされたウェハを前記アライメントウェハに取り付けることは、前記パターンニングされた基板を前記アライメント基板にアノード接合することを含む請求項15に記載の方法。
  22. 前記複数のLEDを前記空洞に配置することは、機械的ストップとして、前記空洞の少なくとも1つの表面を用いて、前記LEDを前記LED取付部位上の位置に案内することを含む請求項15に記載の方法。
  23. 前記パターンニングされたウェハ及び前記アライメントウェハは、一般的に同様の熱膨張係数を有する請求項15に記載の方法。
  24. 前記パターンニングされたウェハ及び前記アライメントウェハは、シリコンまたはガラスの少なくとも1つから作製される請求項15に記載の方法。
  25. パッケージングされる発光ダイオード(LED)を形成する方法であって、
    複数の搭載ユニットを有する第1基板を複数のアライメントユニットを有する第2基板に隣接して配置することであって、個別の搭載ユニットは、ワイヤボンド領域に接続される第1ビア及びLED取付部位に接続される第2ビアを有し、前記個別のアライメントユニットは、一般的に前記搭載ユニットの前記ワイヤボンド領域に対応する第1空洞と、一般的に前記LED取付部位に対応する第2空洞とを有することと、
    前記第1空洞が、個別のワイヤボンド領域の少なくとも一部を露出し、前記第2空洞が個別の前記LED取付部位の少なくとも一部を露出するよう、前記第1基板を前記第2基板に取り付けることと、
    少なくとも1つのLEDを、前記LED取付部位に表面実装される前記LEDのカソード導電性ベース表面、及び前記ワイヤボンド領域にワイヤボンドされるアノードリードと共に個別の第2空洞に配置することと、
    前記LED上、前記第2空洞に蛍光変換材料を形成することと、を含む方法。
  26. さらに、前記第1及び第2基板を個別にパッケージングされたLEDに単体化することを含む請求項25に記載の方法。
  27. 前記第1基板及び前記第2基板は、同一の熱膨張係数を有する請求項25に記載の方法。
  28. 前記第1基板及び前記第2基板は、同一の材料から作製される請求項25に記載の方法。
  29. 前記ワイヤボンド領域は、前記第1基板の表面に形成される導電性構造を含み、前記導電性構造は、銅、アルミニウム、タングステン、ステンレス鋼、または炭化ケイ素の少なくとも1つを含む請求項25に記載の方法。
  30. 前記LED取付部位は、前記第1基板の表面に形成される導電性構造を含み、前記導電性構造は、銅、アルミニウム、タングステン、ステンレス鋼、または炭化ケイ素の少なくとも1つを含む請求項25に記載の方法。
  31. 固体照明(SSL)装置であって、
    N型GaN材料と、
    前記N型GaN材料上にInGaN材料と、
    前記InGaN材料上にP型Gan材料とを含み、
    前記N型GaN材料は、電気信号を前記LEDに届けることを介する導電性ベースを有するLEDと、
    取付部位に接続されるビアを有する搭載ユニットであって、前記LEDは、前記取付部位に接続される導電性ベースを有する前記取付部位の少なくとも一部に表面実装され、
    前記搭載ユニット上に配置され、前記搭載ユニットに取り付けられ、前記取り付け部位に対応する空洞を有するアライメントユニットであって、前記LEDは、前記空洞の少なくとも一部に突出し、前記搭載ユニット及び前記アライメント部材は、一般的に同様の熱膨張係数を有し、
    前記空洞に前記LEDの少なくとも一部上を覆う上形成される蛍光体変換材料とを含むSSL装置。
  32. 前記導電性ベースは、前記N型材料上に金属化材料を含む請求項31に記載のSSL装置。
  33. 前記LEDはさらに、前記N型GaN材料の下に、シリコン(Si)、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、銅(Cu)、アルミニウム(Al)、タングステン(W)、ステンレス鋼(Fe)、及び炭化ケイ素(SiC)の少なくとも1つを含み、前記N型GaN材料の下にある基板を含み、
    前記変換材料は、ポリイミド、溶剤溶解熱可塑性ポリイミド、セラミック材料、及びガラスの少なくとも1つを含む担体材料を含み、
    前記変換材料は、セリウム(III)をドープしたイットリウムアルミニウムガーネット(「YAG」)、ネオジムをドープしたYAG、ネオジム―クロミウムをダブルドープしたYAG、エルビウムをドープしたYAG、イットビウムをドープしたYAG、ネオジム−セリウムをダブルドープしたYAG、ホルミウム−クロミウム−ツリウムをトリプルドープしたYAG、ツリウムをドープしたYAG、クロミウム(IV)をドープしたYAG、ジスプロシウムをドープしたYAG、サマリウムをドープしたYAG、及びテルビウムをドープしたYAGの少なくとも1つをさらに含む、請求項31に記載のSSL装置。
JP2012557160A 2010-03-10 2011-03-08 自己整合特徴を有する発光ダイオードのウェハレベルパッケージ Pending JP2013522877A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/721,016 US8441020B2 (en) 2010-03-10 2010-03-10 Light emitting diode wafer-level package with self-aligning features
US12/721,016 2010-03-10
PCT/US2011/027491 WO2011112544A2 (en) 2010-03-10 2011-03-08 Light emitting diode wafer-level package with self-aligning features

Publications (1)

Publication Number Publication Date
JP2013522877A true JP2013522877A (ja) 2013-06-13

Family

ID=44559106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012557160A Pending JP2013522877A (ja) 2010-03-10 2011-03-08 自己整合特徴を有する発光ダイオードのウェハレベルパッケージ

Country Status (6)

Country Link
US (2) US8441020B2 (ja)
JP (1) JP2013522877A (ja)
CN (1) CN103098243A (ja)
SG (1) SG183999A1 (ja)
TW (1) TW201142993A (ja)
WO (1) WO2011112544A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441020B2 (en) * 2010-03-10 2013-05-14 Micron Technology, Inc. Light emitting diode wafer-level package with self-aligning features
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
DE102011103412A1 (de) * 2011-06-06 2012-12-06 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
US9111917B2 (en) * 2011-11-01 2015-08-18 Triton Microtechnologies Low cost and high performance bonding of wafer to interposer and method of forming vias and circuits
US9337060B1 (en) 2011-11-01 2016-05-10 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9184064B1 (en) 2011-11-01 2015-11-10 Triton Microtechnologies System and method for metallization and reinforcement of glass substrates
US9236274B1 (en) 2011-11-01 2016-01-12 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9184135B1 (en) 2011-11-01 2015-11-10 Trinton Microtechnologies System and method for metallization and reinforcement of glass substrates
US9374892B1 (en) 2011-11-01 2016-06-21 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US20130146904A1 (en) * 2011-12-07 2013-06-13 Cree, Inc. Optoelectronic Structures with High Lumens Per Wafer
KR101958418B1 (ko) 2013-02-22 2019-03-14 삼성전자 주식회사 발광 소자 패키지
CN103178193B (zh) * 2013-03-29 2016-02-17 上海大学 防止大功率发光二极管芯片偏移的封装结构及其制备工艺
US9105517B2 (en) 2013-09-12 2015-08-11 International Business Machines Corporation Wafer to wafer alignment by LED/LSD devices
TW201631808A (zh) * 2015-02-25 2016-09-01 隆達電子股份有限公司 發光二極體晶片封裝體
TWI646706B (zh) * 2015-09-21 2019-01-01 隆達電子股份有限公司 發光二極體晶片封裝體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042781A (ja) * 2005-08-02 2007-02-15 Hitachi Kyowa Engineering Co Ltd サブマウント及びその製造方法
JP3137072U (ja) * 2006-12-18 2007-11-15 凱鼎科技股▲ふん▼有限公司 パッケージ構造
JP2008098296A (ja) * 2006-10-10 2008-04-24 Fujikura Ltd 発光装置およびその製造方法
JP2010021507A (ja) * 2007-10-11 2010-01-28 Hitachi Chem Co Ltd 光半導体素子搭載用基板及びその製造方法、並びに光半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5259054A (en) * 1992-01-10 1993-11-02 At&T Bell Laboratories Self-aligned optical subassembly
US5358880A (en) * 1993-04-12 1994-10-25 Motorola, Inc. Method of manufacturing closed cavity LED
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JP3267045B2 (ja) * 1994-03-24 2002-03-18 日亜化学工業株式会社 Led素子
US5472886A (en) * 1994-12-27 1995-12-05 At&T Corp. Structure of and method for manufacturing an LED
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
CN1464953A (zh) * 2001-08-09 2003-12-31 松下电器产业株式会社 Led照明装置和卡型led照明光源
KR101193740B1 (ko) * 2004-06-30 2012-10-22 크리 인코포레이티드 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로 패키징된 발광 소자
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR101154801B1 (ko) * 2004-12-03 2012-07-03 엔지케이 스파크 플러그 캄파니 리미티드 세라믹 기판 및 발광 소자 수납용 세라믹 패키지
TWI422044B (zh) * 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
KR100851194B1 (ko) * 2006-08-24 2008-08-08 엘지이노텍 주식회사 발광 장치 및 그 제조방법, 백 라이트 장치
KR100845856B1 (ko) * 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
TWI353657B (en) * 2007-09-28 2011-12-01 Ind Tech Res Inst An island submount
US7985980B2 (en) * 2007-10-31 2011-07-26 Sharp Kabushiki Kaisha Chip-type LED and method for manufacturing the same
JP5275642B2 (ja) * 2008-02-12 2013-08-28 スタンレー電気株式会社 発光装置およびその製造方法
US8441020B2 (en) * 2010-03-10 2013-05-14 Micron Technology, Inc. Light emitting diode wafer-level package with self-aligning features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042781A (ja) * 2005-08-02 2007-02-15 Hitachi Kyowa Engineering Co Ltd サブマウント及びその製造方法
JP2008098296A (ja) * 2006-10-10 2008-04-24 Fujikura Ltd 発光装置およびその製造方法
JP3137072U (ja) * 2006-12-18 2007-11-15 凱鼎科技股▲ふん▼有限公司 パッケージ構造
JP2010021507A (ja) * 2007-10-11 2010-01-28 Hitachi Chem Co Ltd 光半導体素子搭載用基板及びその製造方法、並びに光半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN103098243A (zh) 2013-05-08
US8878205B2 (en) 2014-11-04
US8441020B2 (en) 2013-05-14
WO2011112544A2 (en) 2011-09-15
US20130248897A1 (en) 2013-09-26
SG183999A1 (en) 2012-10-30
TW201142993A (en) 2011-12-01
WO2011112544A3 (en) 2012-01-19
US20110220925A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
US8441020B2 (en) Light emitting diode wafer-level package with self-aligning features
US20210135067A1 (en) Etched trenches in bond materials for die singulation, and associated systems and methods
JP5918221B2 (ja) Ledチップの製造方法
CN103003966B (zh) 具有波长变换层的发光二级管芯片及其制造方法,以及包括其的封装件及其制造方法
US8378377B2 (en) Light emitting device
JP5414579B2 (ja) 半導体発光装置
US8936953B2 (en) Light emitting diode thermally enhanced cavity package and method of manufacture
US9583681B2 (en) Light emitter device packages, modules and methods
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
KR20130117875A (ko) 반도체 발광 장치 및 그 제조 방법
TWI508334B (zh) 發光半導體元件及其製作方法
KR20150109367A (ko) 복수의 광전자 소자의 제조 방법 및 광전자 소자
US8598611B2 (en) Vertical solid-state transducers and solid-state transducer arrays having backside terminals and associated systems and methods
TWI458140B (zh) 發光裝置封裝元件
TW201042720A (en) A wafer-level CSP processing method and thereof a thin-chip SMT-type light emitting diode
TWI646706B (zh) 發光二極體晶片封裝體
EP3491678B1 (en) Light emitting device package with reflective side coating
US20160072016A1 (en) Solid-state light emitters having substrates with thermal and electrical conductivity enhancements and method of manufacture
TW201208132A (en) Method for manufacturing LED
TWI565101B (zh) 發光二極體封裝體及其製造方法
TW201143150A (en) Method of manufacturing LED package
JP2006173196A (ja) 発光素子及びこれを用いた発光ダイオード
GB2551154B (en) Light-emitting diode package and method of manufacture
KR101448588B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR101461153B1 (ko) 반도체 소자 구조물을 제조하는 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140331

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141024

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141031

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141219