CN103098243A - 具有自对准特征的发光二极管晶片级封装 - Google Patents

具有自对准特征的发光二极管晶片级封装 Download PDF

Info

Publication number
CN103098243A
CN103098243A CN2011800195381A CN201180019538A CN103098243A CN 103098243 A CN103098243 A CN 103098243A CN 2011800195381 A CN2011800195381 A CN 2011800195381A CN 201180019538 A CN201180019538 A CN 201180019538A CN 103098243 A CN103098243 A CN 103098243A
Authority
CN
China
Prior art keywords
led
substrate
depression
attachment site
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800195381A
Other languages
English (en)
Inventor
乔纳森·G·格林伍德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103098243A publication Critical patent/CN103098243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本文中揭示发光二极管封装配置的若干实施例,所述发光二极管封装配置包括具有凹穴的衬底。经图案化晶片具有多个个别LED附着位点,且对准晶片具有多个个别凹穴。叠加所述经图案化晶片及所述对准晶片,其中所述LED附着位点大体对应于所述对准晶片的凹穴。使用所述凹穴将至少一个LED相对于所述经图案化晶片对准而将所述LED放置于所述凹穴中。将所述LED电连接到所述经图案化晶片上的触点,且在所述凹穴中形成磷光体层来覆盖所述LED的至少一部分。

Description

具有自对准特征的发光二极管晶片级封装
技术领域
本发明涉及固态照明(SSL)装置及相关联的操作方法。特定来说,本发明涉及发光二极管(LED)及相关联的封装方法。
背景技术
移动电话、个人数字助理(PDA)、数字相机、MP3播放器及其它便携型电子装置将SSL装置(例如,白光LED)用于背景照明。然而,无法获得真白光LED,因为LED通常仅发射一个特定波长的光。为了让人眼感知白色,需要若干波长的混合。
一种用于以LED模拟白光的常规技术包括在发光材料上沉积转换器材料(例如,磷光体)。举例来说,如图1A中所示,常规LED装置10包括支撑件2,所述支撑件2承载LED裸片4及沉积于所述LED裸片4上的转换器材料6。所述LED裸片4可包括一个或一个以上发光组件。举例来说,如图1B中所示,所述LED裸片4可包括按顺序在彼此上的硅衬底12、N型氮化镓(GaN)材料14、氮化铟镓(InGaN)材料16(及/或GaN多量子阱)及P型GaN材料18。LED裸片4还可包括在P型GaN材料18上的第一触点20及在N型GaN材料14上的第二触点22。参看图1A及1B两者,在操作中,LED裸片4的InGaN材料16发射蓝光,所述蓝光激励转换器材料6发射所要频率的光(例如,黄光)。如果经适宜地匹配,则蓝发射及黄发射的组合在人眼看来是白色。
许多工艺是从半导体晶片制造LED装置,所述半导体晶片包括许多个别LED裸片。稍后切割所述晶片来分离LED裸片,并接着封装个别LED裸片。举例来说,可通过将图1B中所展示的LED裸片4附着到衬底2并将LED裸片4的第一触点20及第二触点22线结合到支撑件2的触点来封装LED裸片4。接着沉积转换器材料6,且可在转换器材料6上形成透镜(未图示)或将透镜(未图示)附着到转换器材料6。
这些LED封装的一个缺点为通常需要单独障堰或其它结构来容纳转换器材料6。另一忧虑为每一LED裸片4常常安装到一单独衬底2,此举耗时且要求较精确的处置。另外,LED通常产生大量热,且LED裸片4与衬底2之间的不同热膨胀系数可引起分层或对经封装装置的其它损坏。
发明内容
附图说明
图1A为根据现有技术的LED装置的示意性横截面图。
图1B为根据现有技术的LED装置的示意性横截面图。
图2为根据新技术的微电子LED衬底晶片的部分示意性俯视图。
图3A为根据新技术的衬底晶片LED封装的部分示意性横截面图。
图3B为根据新技术的个别封装的LED装置的部分示意性俯视图。
图4A为根据新技术的衬底晶片LED封装的部分示意性横截面图。
图4B为根据新技术的衬底晶片LED封装中的安装单元的部分示意性俯视图。
图5为根据新技术的对准单元的部分示意性俯视图。
具体实施方式
下文描述SSL装置及相关联的封装方法的各种实施例。术语“LED”通常指将电能转换为处于可见光谱、紫外线光谱、红外线光谱及/或其它光谱中的电磁辐射的半导体二极管。术语“磷光体”通常指在暴露于受激粒子(例如,电子及/或光子)后可继续发射光的材料。所属领域的技术人员还将理解,所述技术可具有额外实施例,且可在无下文中参看图2A至5所描述的实施例的细节中的若干者的情况下实践所述技术。
图2说明根据新技术的具有多个经封装单元101的晶片级封装组合件100。晶片级封装组合件100可为直径为150mm、200mm或300mm的标准大小半导体晶片,且可含有若干个别经封装单元101,所述经封装单元101可在对晶片组合件100完成某些制造工艺后从晶片组合件100单一化。图3A及4A为根据本发明的技术的各种实施例的几个经封装单元101的沿着图2A中的线1-1截取的横截面图。
图3A说明封装组合件100的若干实施例,所述封装组合件100包括经图案化衬底102及叠加于经图案化衬底102上的对准衬底104。经图案化衬底102具有若干个别安装单元103,且对准衬底104具有若干个别对准单元105,所述对准单元105大体对应于安装单元103。如下文所解释,每一经封装单元101包括一安装单元103及一对准单元105。经图案化衬底102的材料与对准衬底104的材料可具有大体上相似或相同的热膨胀系数(CTE),以使得当衬底102、104变热或冷却时,衬底102、104膨胀或收缩大致相同的程度。此减轻了衬底102、104之间的热应力。此情形对于将封装组合件100单一化后的经封装单元101也适用--安装单元103具有与对准单元105大致相同的CTE。虽然为了实现简明的解释,仅关于几个经封装单元101描述了所述新技术的结构及工艺,但大体在将经封装单元101彼此单一化之前在晶片级进行所述工艺。
安装单元103可各自包括导电特征,例如在经图案化衬底102上及/或经图案化衬底102中形成的第一通孔113a及第二通孔113b、LED附着位点118及线结合区域116。在一些实施例中,线结合区域116及LED附着位点118可分别为通孔113a及113b的上方部分,并且与安装单元103的顶表面大体齐平。可使用用于形成铜、铝或其它适合材料的互连件的已知金属化工艺来制造通孔113a、113b。线结合区域116与LED附着位点118可分离某一距离,并与LED附着位点118电隔离,以使得第一通孔113a及第二通孔113b彼此电隔离。在一些实施例中,所述通孔可大于及/或多于图2B中所展示的情形。一般来说,制造通孔113a、113b的材料的导热效率比安装单元103的材料高。因此,使用较多及/或较大通孔113a、113b可改良封装100的热效率。
个别经封装单元101可在LED附着位点118处进一步包括LED 106。LED 106可与图1B中所展示的LED裸片4相同。在其它实施例中,LED 106可具有:第一触点111,其通过线结合115电耦合到第一通孔113a;及处于LED 106的基底处的第二触点112,其通过焊料、金(Au)、导电膏或其它导电结合型连接件或其它表面型连接件电耦合到第二通孔113b。第一触点111及第二触点112可为铜(Cu)、铝(Al)、钨(W)、不锈钢、其它适合金属、金属合金或具有适用于最终结合及电连接的最终金属的其它基本金属。第一触点111及第二触点112也可由其它导电材料(例如,SiC)制成。在其它实施例中,在LED 106的底部处的N型GaN材料可为第二引线112。第一引线111可为阴极引线且第二引线112可为阳极引线,反之亦然。LED 106可经配置以发射在可见光谱(例如,约565nm至约660nm)中、在红外线光谱(例如,约680nm至约970nm)中、在近红外线光谱(例如,约1050nm至约1550nm)中及/或在其它适合的光谱中的光。
个别对准单元105可具有大体对应于安装单元103的某些部分的凹穴108。取决于每一经封装单元101具有单个LED 106还是多个LED 106,凹穴108可容纳一个或一个以上个别LED 106。在一些实施例中,凹穴108具有延伸完全穿过对准晶片104的侧壁114。凹穴108可具有圆形形状、正方形形状或容纳一个或一个以上LED 106的任一其它形状。凹穴108也可成形为容纳线结合区域116以及LED附着位点118,或者凹穴108可包括两个分开的隔室来进一步分离LED附着位点118与线结合区域116。
封装组合件100提供LED的有效率封装,因为凹穴108的侧壁114可用于将LED 106导引到经图案化衬底102上的适当位置。如上描述,LED 106的第二引线112可为金属化层或N型GaN材料的导电基底结构。因为第二引线112覆盖第二通孔113b的至少一部分,所以LED 106可表面粘着于凹穴108中。因此,LED 106具有相对于第二通孔113b的高位置容限。相比于要求精确、昂贵且耗时的定位程序的具有极小引线的其它配置,LED 106可以极少对准要求放置于凹穴108中且至少一个引线不需要线结合。在若干实施例中,组合件100经建构以使得如果LED 106位于凹穴108中且与经图案化衬底102接触,则不要求进一步对准。
虽然可在将LED 106安装到附着位点118之前或之后将经图案化衬底102及对准衬底104彼此附着,但大体来说在安装LED 106前将经图案化衬底102及对准衬底104结合在一起。将衬底102、104结合在一起以使得个别安装单元103与对应对准单元105对准。可使用涂覆于衬底102、104中的一者或两者的结合材料110来将衬底102、104结合在一起。结合材料110可包含金属,例如,铜、焊料、金或其它材料。举例来说,可在高温下将铜结合材料110压在衬底102、104之间来形成铜热压结合。在其它实施例中,结合材料110为粘着剂(例如,胶带或膏状物),粘着剂压在一起以形成密封。在其它额外实施例中,可使用阳极结合来将经图案化衬底102结合到对准衬底104,而在衬底102与衬底104之间无结合材料110。可通过在高温(例如,约400℃)下将衬底102、104夹在两个金属电极之间来形成阳极结合。可在电极之间施加电位,从而产生穿透衬底102、104的电场。为了形成阳极结合,经图案化衬底102或对准衬底104中的一者是由含有钠离子的玻璃制成,且所述衬底中的另一者是由硅制成。电场在高温下将钠离子移位,且钠离子与另一衬底的硅表面反应以形成固态化学键。
转换器材料119(例如,嵌入于载体材料中的磷光体)可沉积于凹穴108中LED 106的至少一部分上方,而不必在经图案化衬底102上形成单独障堰。转换器材料119可具有在受激励时发射所要波长的光以使得来自LED 106的发射及来自转换器材料119的发射的组合可仿真白光的组合物。举例来说,在一个实施例中,转换器材料119可包括磷光体,所述磷光体含有特定浓度的掺铈(III)钇铝石榴石(YAG)以用于在光致发光时发射绿色至黄色至红色范围的颜色。在其它实施例中,转换器材料119可包括掺钕YAG、钕铬双掺杂YAG、掺铒YAG、掺镱YAG、钕铈双掺杂YAG、钬铬铥三掺杂YAG、掺铥YAG、掺铬(IV)YAG、掺镝YAG、掺钐YAG、掺铽YAG及/或其它适合的磷光体组合物。当来自LED 106的光及/或受激粒子照射转换器材料119时,磷光体受激发并发射具有所要特性的光。透镜(未图示)也可建构于转换器材料119及/或LED 106的至少一部分上方来聚焦光或用其它方式更改光。在将经封装单元101彼此单一化之前,可在晶片级形成转换器材料119及/或透镜。
图3B展示关于晶片级组合件100的单个经封装单元101的放大俯视图。此处描述的经封装单元101的特征与上文关于图3A展示并描述的经封装单元101大体相似。因此类似数字在图3A及3B中指代类似结构。安装单元103的一部分在对准单元105下方穿过凹穴108而可见。LED 106展示于凹穴108中在LED附着位点118上方且在第二通孔113b(以幻影展示)上方,其中第二触点112(图2B)连接到第二通孔113b。经封装单元101可包括接近LED 106的静电耗散(ESD)芯片121以耗散在LED 106中及LED 106周围产生的静电。对准单元105可具有用于ESD芯片121的穴或槽,或者ESD芯片121可集成到安装单元103中或模制到对准单元105中。ESD芯片121可经由线结合115连接到LED 106或连接到线结合区域116中的第一通孔113a。
图4A说明在新技术的另外实施例中沿着图2的剖面线1-1截取的经封装LED单元101的部分示意性横截面图。经封装单元101的许多组件与上文关于图2、3A及3B描述的特征大体相似;类似参考数字相应地指类似特征。本实施例中的线结合区域116包括在第一通孔113a上形成的第一导电材料116a。线结合115可经由第一导电材料116a连接到线结合区域116。LED附着位点118可包括在第二通孔113b上形成的第二导电材料118a。第一导电材料及第二导电材料中的一者或一者以上可包括铜(Cu)、铝(Al)、金(Au)、银(Ag)、钨(W)或这些材料或不同材料的合金或任一其它适合的导电材料的金属化结构。第一导电材料116a及第二导电材料118a可经图案化或以其它方式分离,因而其彼此电隔离,并且可分别充当阳极及阴极LED引线,反之亦然。第二导电材料118a可与LED 106大致大小及形状相同,或第二导电材料118a可比LED 106小或大。另外,结合材料110、第一导电材料116a及第二导电材料118a可全部由经图案化以形成这些特征的共同金属结构制成。在若干实施例中,LED的第二触点112可为在LED 106的安装表面的全部或实质部分上延伸的导电基层。举例来说,第二触点112可包括LED 106的N型GaN材料14(图1B)。第二触点112还可包括在N型GaN材料14下的导电衬底12(图1B)。在任一情况下,可使用凹穴108的侧壁114容易地将LED 106表面粘着到第二导电材料118a及LED附着位点118的相对大区域来在安装单元103上定位LED 106。
图4B说明根据新技术的另外实施例的关于晶片级组合件100的个别安装单元103的放大俯视图。线结合区域116包括第一通孔113a(以幻影展示)上方的第一导电材料¨6a,且LED附着位点118包括第二通孔113b(以幻影展示)上方的第二导电材料118a。线结合区域116及LED附着位点118的大小及位置可改变来适应不同LED配置及封装大小。举例来说,包括多个LED 106的经封装单元101可具有根据LED 106阵列的形状及布局配置的较大LED附着位点118。结合材料110可如上描述形成于安装单元103的表面上。结合材料110可与LED附着位点118及线结合区域116分隔开来避免在第一导电材料116a与第二导电材料118a之间形成不期望的电连接。在其它实施例中,结合材料110形成于对准单元105上或安装单元103及对准单元105两者上。
图5说明根据新技术的例如从对准衬底104单一化后的个别对准单元105的部分示意性俯视图。在一些实施例中,凹穴108包括大体对应于安装单元103上的LED附着位点118的较大凹穴129,以及大体对应于接触区域116的较小凹穴130。可使用蚀刻工艺或另一适合程序在对准衬底104中形成凹穴129、130。可按需要调整凹穴129、130的大小及形状。举例来说,可将较大凹穴129用于待容纳多个LED或较大LED的封装100中。在一些实施例中,较大凹穴129与较小凹穴130分离。图3中所展示的凹穴129、130的大小及形状用于说明的目的且为非限制性的。
通过前述内容将了解,虽然已出于说明的目的在本文中描述本发明的具体实施例,但未详细展示或描述众所周知的结构及功能以避免不必要地混淆本发明的实施例的描述。例如“顶部”、“底部”、及“侧面”的参考术语是用于解释的目的且主要指图式中所展示的某些透视图且不是限制性的。本文描述的结构及组件可在操作中具有与图式中所展示的定向不同的定向。在上下文许可时,单数术语或复数术语也可分别包括复数术语或单数术语。除非在对两个或两个以上项目的列表的引用时字“或”与指示应将所述字限制为仅意味着单个项目而排斥其它项目的明确条款相关联,否则在此列表中的“或”的使用应解释为包括:(a)列表中的任一单个项目;(b)列表中的全部项目;或(c)列表中的项目的任一组合。
还应了解,上文描述的具体实施例用于说明的目的,且可在不偏离本发明的情况下作各种修改。特定实施例的上下文中所描述的本发明的方面可在其它实施例中被组合或消除。另外,尽管与本发明的某些实施例相关联的优点已在这些实施例的上下文中加以描述,但其它实施例也可展现这些优点,然而并非所有实施例必定需要展现这些优点才能属于本发明的范畴。因此,本发明并不限于为了容易理解而提供的上文描述的实施例;实情为,本发明包括由权利要求书界定的任何及全部其它实施例。

Claims (33)

1.一种用于发光二极管LED的晶片级封装组合件,其包含:
经图案化衬底,其包含多个个别安装单元,其中个别安装单元包含线结合区域、所述线结合区域处的第一通孔、LED附着位点及所述LED附着位点处的第二通孔;对准衬底,其附着到所述经图案化衬底,所述对准衬底包含与所述经图案化衬底的对应安装单元对准的多个个别对准单元,且其中所述个别对准单元具有凹穴,所述凹穴暴露个别LED附着位点及个别线结合区域的至少一部分;
多个LED,其中至少一个LED定位于每一凹穴中,且其中每一LED具有线结合到线结合区域中的对应第一通孔的一第一电引线及表面粘着到LED附着位点处的对应第二通孔的一第二电引线。
2.根据权利要求1所述的封装组合件,其中所述经图案化衬底及所述对准衬底包含硅衬底。
3.根据权利要求1所述的封装组合件,其中所述经图案化衬底及所述对准衬底包含玻璃衬底。
4.根据权利要求1所述的封装组合件,其中所述经图案化衬底及所述对准衬底具有大体相似的热膨胀系数。
5.根据权利要求1所述的封装组合件,其进一步包含在所述凹穴中的所述LED的至少一部分上方的转换器材料。
6.根据权利要求5所述的封装组合件,其中所述转换器材料包含磷光体。
7.根据权利要求1所述的封装组合件,其进一步包含在所述经图案化衬底与所述对准衬底之间的结合材料。
8.根据权利要求7所述的封装组合件,其中所述结合材料包含金属化层。
9.根据权利要求7所述的封装组合件,其中所述结合材料包含粘着剂材料。
10.根据权利要求1所述的封装组合件,其中所述线结合区域包含在所述安装单元的表面上的所述第一通孔上形成的第一导电材料,且所述LED附着位点包含在所述安装单元的所述表面上的所述第二通孔上形成的第二导电材料。
11.根据权利要求10所述的封装组合件,其中所述第一导电材料或所述第二导电材料中的至少一者包含金属化铜结构。
12.根据权利要求1所述的封装组合件,其进一步包含接近所述LED的静电耗散ESD芯片。
13.根据权利要求1所述的封装组合件,其中所述第二电引线包含在所述LED的基底上的金属化层。
14.根据权利要求1所述的封装组合件,其中所述第二电引线包含在所述LED的所述基底处的N型GaN材料。
15.一种用于制造用于发光二极管LED的封装的方法,所述方法包含:
将经图案化晶片附着到对准晶片以使得所述经图案化晶片的LED附着位点与所述对准晶片的对应凹穴大体对准;
通过使用所述凹穴的至少一个表面将多个LED与所述LED附着位点对准来将所述LED定位于所述凹穴中所述LED附着位点处;及
经由线结合来连接所述LED与所述经图案化晶片的线结合区域。
16.根据权利要求15所述的方法,其进一步包含在所述凹穴中的个别LED的至少一部分上方形成磷光体转换器材料。
17.根据权利要求15所述的方法,其进一步包含将所述LED表面粘着到所述LED附着位点。
18.根据权利要求15所述的方法,其进一步包含将所述经图案化晶片及所述对准晶片单一化成多个个别LED封装。
19.根据权利要求15所述的方法,其中所述LED经由所述LED附着位点电连接到所述通孔。
20.根据权利要求15所述的方法,其中将所述经图案化晶片附着到所述对准晶片包含在所述经图案化晶片或所述对准晶片中的至少一者上由金属化层或粘着剂层中的至少一者形成结合材料。
21.根据权利要求15所述的方法,其中将所述经图案化晶片附着到所述对准晶片包含将所述经图案化衬底阳极结合到所述对准衬底。
22.根据权利要求15所述的方法,其中在所述凹穴中定位所述多个LED包含使用所述凹穴的至少一个表面作为机械止动件来将所述LED导引到所述LED附着位点上的适当位置中。
23.根据权利要求15所述的方法,其中所述经图案化晶片及所述对准晶片具有大体相似的热膨胀系数。
24.根据权利要求15所述的方法,其中所述经图案化晶片及所述对准晶片是由硅或玻璃中的至少一者制成。
25.一种用于形成经封装发光二极管LED的方法,其包含:
将第一衬底定位成与第二衬底相邻,所述第一衬底具有多个安装单元且所述第二衬底具有多个对准单元,其中个别安装单元具有连接到线结合区域的第一通孔及连接到LED附着位点的第二通孔,且其中所述个别对准单元包含大体对应于所述安装单元的所述线结合区域的第一凹穴及大体对应于所述LED附着位点的第二凹穴;
将所述第一衬底附着到所述第二衬底以使得所述第一凹穴暴露个别线结合区域的至少一部分且所述第二凹穴暴露个别LED附着位点的至少一部分;
将至少一个LED放置于个别第二凹穴中,其中所述LED的阴极、导电、基底表面被表面粘着到所述LED附着位点且阳极引线被线结合到所述线结合区域;及
在所述第二凹穴中所述LED上方形成磷光体转换器材料。
26.根据权利要求25所述的方法,其进一步包含将所述第一衬底及所述第二衬底单一化成个别经封装LED。
27.根据权利要求25所述的方法,其中所述第一衬底及所述第二衬底具有相同的热膨胀系数。
28.根据权利要求25所述的方法,其中所述第一衬底及所述第二衬底是由相同材料制成。
29.根据权利要求25所述的方法,其中所述线结合区域包含在所述第一衬底的表面上形成的导电结构,且其中所述导电结构包含铜、铝、钨、不锈钢或碳化硅中的至少一者。
30.根据权利要求25所述的方法,其中所述LED附着位点包含在所述第一衬底的表面上形成的导电结构,且其中所述导电结构包含铜、铝、钨、不锈钢或碳化硅中的至少一者。
31.一种固态照明SSL装置,其包含:
LED,其包含:
N型GaN材料;
所述N型GaN材料上方的InGaN材料;及
所述InGaN材料上方的P型GaN材料,其中所述N型GaN材料具有导电基底,电信号经由所述导电基底抵达所述LED;
安装单元,其具有连接到附着位点的通孔,所述LED表面粘着于所述附着位点的至少一部分上,其中所述导电基底连接到所述附着位点;
对准单元,其定位于所述安装单元上并附着到所述安装单元,所述对准单元具有对应于所述附着位点的凹穴,其中所述LED突出到所述凹穴的至少一部分中,且其中所述安装单元与所述对准单元具有大体相似的热膨胀系数;及
磷光体转换器材料,其形成于所述凹穴中的所述LED的至少一部分上方。
32.根据权利要求31所述的SSL装置,其中所述导电基底包含在所述N型材料上的金属化材料。
33.根据权利要求31所述的SSL装置,其中:
所述LED进一步包含在所述N型GaN材料下的衬底,所述衬底包括硅(Si)、氮化镓(GaN)、氮化铝(AlN)、铜(Cu)、铝(Al)、钨(W)、不锈钢(Fe)及碳化硅(SiC)中的至少一者;
所述转换器材料包括载体材料,所述载体材料包含聚酰亚胺、溶剂可溶热塑性聚酰亚胺、陶瓷材料及玻璃中的至少一者;且
所述转换器材料进一步包括掺铈(III)的钇铝石榴石(“YAG”)、掺钕YAG、钕铬双掺杂YAG、掺铒YAG、掺镱YAG、钕铈双掺杂YAG、钬铬铥三掺杂YAG、掺铥YAG、掺铬(IV)YAG、掺镝YAG、掺钐YAG及掺铽YAG中的至少一者。
CN2011800195381A 2010-03-10 2011-03-08 具有自对准特征的发光二极管晶片级封装 Pending CN103098243A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/721,016 2010-03-10
US12/721,016 US8441020B2 (en) 2010-03-10 2010-03-10 Light emitting diode wafer-level package with self-aligning features
PCT/US2011/027491 WO2011112544A2 (en) 2010-03-10 2011-03-08 Light emitting diode wafer-level package with self-aligning features

Publications (1)

Publication Number Publication Date
CN103098243A true CN103098243A (zh) 2013-05-08

Family

ID=44559106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800195381A Pending CN103098243A (zh) 2010-03-10 2011-03-08 具有自对准特征的发光二极管晶片级封装

Country Status (6)

Country Link
US (2) US8441020B2 (zh)
JP (1) JP2013522877A (zh)
CN (1) CN103098243A (zh)
SG (1) SG183999A1 (zh)
TW (1) TW201142993A (zh)
WO (1) WO2011112544A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206906A (zh) * 2015-02-25 2016-12-07 隆达电子股份有限公司 发光二极管芯片封装体

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441020B2 (en) * 2010-03-10 2013-05-14 Micron Technology, Inc. Light emitting diode wafer-level package with self-aligning features
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
DE102011103412A1 (de) * 2011-06-06 2012-12-06 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
US9374892B1 (en) 2011-11-01 2016-06-21 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9184064B1 (en) 2011-11-01 2015-11-10 Triton Microtechnologies System and method for metallization and reinforcement of glass substrates
US9337060B1 (en) 2011-11-01 2016-05-10 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9236274B1 (en) 2011-11-01 2016-01-12 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9111917B2 (en) * 2011-11-01 2015-08-18 Triton Microtechnologies Low cost and high performance bonding of wafer to interposer and method of forming vias and circuits
US9184135B1 (en) 2011-11-01 2015-11-10 Trinton Microtechnologies System and method for metallization and reinforcement of glass substrates
US20130146904A1 (en) * 2011-12-07 2013-06-13 Cree, Inc. Optoelectronic Structures with High Lumens Per Wafer
KR101958418B1 (ko) 2013-02-22 2019-03-14 삼성전자 주식회사 발광 소자 패키지
CN103178193B (zh) * 2013-03-29 2016-02-17 上海大学 防止大功率发光二极管芯片偏移的封装结构及其制备工艺
US9105517B2 (en) 2013-09-12 2015-08-11 International Business Machines Corporation Wafer to wafer alignment by LED/LSD devices
TWI646706B (zh) * 2015-09-21 2019-01-01 隆達電子股份有限公司 發光二極體晶片封裝體

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Led素子とその製造方法
JP2007042781A (ja) * 2005-08-02 2007-02-15 Hitachi Kyowa Engineering Co Ltd サブマウント及びその製造方法
US20080048203A1 (en) * 2006-08-24 2008-02-28 Won Jin Son Light Emitting Apparatus, Manufacturing Method Thereof, and Light Unit
JP2008098296A (ja) * 2006-10-10 2008-04-24 Fujikura Ltd 発光装置およびその製造方法
JP2009194026A (ja) * 2008-02-12 2009-08-27 Stanley Electric Co Ltd 発光装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5259054A (en) 1992-01-10 1993-11-02 At&T Bell Laboratories Self-aligned optical subassembly
US5358880A (en) 1993-04-12 1994-10-25 Motorola, Inc. Method of manufacturing closed cavity LED
US6864570B2 (en) 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5472886A (en) 1994-12-27 1995-12-05 At&T Corp. Structure of and method for manufacturing an LED
US6486499B1 (en) 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
EP3078899B1 (en) * 2001-08-09 2020-02-12 Everlight Electronics Co., Ltd Led illuminator and card type led illuminating light source
WO2006005062A2 (en) 2004-06-30 2006-01-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR101154801B1 (ko) 2004-12-03 2012-07-03 엔지케이 스파크 플러그 캄파니 리미티드 세라믹 기판 및 발광 소자 수납용 세라믹 패키지
TWI422044B (zh) * 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
TWM318795U (en) 2006-12-18 2007-09-11 Lighthouse Technology Co Ltd Package structure
KR100845856B1 (ko) 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
TWI353657B (en) 2007-09-28 2011-12-01 Ind Tech Res Inst An island submount
US8212271B2 (en) * 2007-10-11 2012-07-03 Hitachi Chemical Co., Ltd. Substrate for mounting an optical semiconductor element, manufacturing method thereof, an optical semiconductor device, and manufacturing method thereof
US7985980B2 (en) 2007-10-31 2011-07-26 Sharp Kabushiki Kaisha Chip-type LED and method for manufacturing the same
US8441020B2 (en) * 2010-03-10 2013-05-14 Micron Technology, Inc. Light emitting diode wafer-level package with self-aligning features

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Led素子とその製造方法
JP2007042781A (ja) * 2005-08-02 2007-02-15 Hitachi Kyowa Engineering Co Ltd サブマウント及びその製造方法
US20080048203A1 (en) * 2006-08-24 2008-02-28 Won Jin Son Light Emitting Apparatus, Manufacturing Method Thereof, and Light Unit
JP2008098296A (ja) * 2006-10-10 2008-04-24 Fujikura Ltd 発光装置およびその製造方法
JP2009194026A (ja) * 2008-02-12 2009-08-27 Stanley Electric Co Ltd 発光装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206906A (zh) * 2015-02-25 2016-12-07 隆达电子股份有限公司 发光二极管芯片封装体

Also Published As

Publication number Publication date
WO2011112544A2 (en) 2011-09-15
US8878205B2 (en) 2014-11-04
TW201142993A (en) 2011-12-01
US20130248897A1 (en) 2013-09-26
SG183999A1 (en) 2012-10-30
WO2011112544A3 (en) 2012-01-19
US8441020B2 (en) 2013-05-14
JP2013522877A (ja) 2013-06-13
US20110220925A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
CN103098243A (zh) 具有自对准特征的发光二极管晶片级封装
CN102859727B (zh) 具有增强散热性的发光二极管和相关联的操作方法
TWI344711B (en) Surface mountable chip
EP2824723B1 (en) Light emitting device
CN102272951B (zh) 多芯片发光二极管模块
JP5864289B2 (ja) Ledおよび関連アセンブリの一体化熱拡散器
CN102332512B (zh) 发光器件
CN101379624B (zh) 发光装置
CN101794852B (zh) 发光器件封装
CN104518061B (zh) 发光二极管芯片、具有此的发光器件及其制造方法
KR101768720B1 (ko) 표면 실장 led 모듈 및 표면 실장 led 모듈의 제조 방법
US8936953B2 (en) Light emitting diode thermally enhanced cavity package and method of manufacture
CN101877380B (zh) 发光器件、发光器件封装以及包括该封装的照明系统
TW201203631A (en) Light emitting device and method of manufacturing the light emitting device
CN102237479A (zh) 发光器件封装和具有发光器件封装的发光系统
CN103633227B (zh) 用于制造荧光粉涂布led管芯的方法和装置
CN104465940B (zh) 发光器件封装件
CN109994586A (zh) 密封的半导体发光器件
CN102637812A (zh) 发光装置封装件及其制造方法
TWI395346B (zh) 發光元件的封裝結構
TWI646706B (zh) 發光二極體晶片封裝體
CN103715190B (zh) 发光器件
KR100759015B1 (ko) 방열 기판과 이를 포함하는 발광 소자
CN204088361U (zh) 一种低热阻的晶圆级led封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130508

WD01 Invention patent application deemed withdrawn after publication