以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態においては、電界効果トランジスタを代表するMISFET(Metal Insulator Semiconductor Field Effect Transistor)をMISと略し、nチャネル型のMISFETをnMISと略す。また、以下の実施の形態で記載するMONOS型メモリセルについても、上記MISの下位概念に含まれることは勿論である。また、以下の実施の形態において、窒化シリコン、窒化ケイ素またはシリコンナイトライドというときは、Si3N4は勿論であるが、それのみではなく、シリコンの窒化物で類似組成の絶縁膜を含むものとする。また、以下の実施の形態において、ウエハと言うときは、Si(Silicon)単結晶ウエハを主とするが、それのみではなく、SOI(Silicon On Insulator)ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
本発明の実施の形態1による不揮発性メモリセルの構造の一例を図1によって説明し、不揮発性メモリセルを構成するメモリゲート電極および選択ゲート電極の給電領域の構造の一例を図2および図3によって説明する。図1はチャネルをメモリゲート電極に対して交差する方向に沿って切断した不揮発性メモリセルの要部断面図、図2は給電領域の要部平面図、図3(a)および(b)はそれぞれ図2のA−A′線に沿った要部断面図(メモリゲート電極のシャント部の要部断面図)および図2のB−B′線に沿った要部断面図(選択ゲート電極のシャント部の要部断面図)である。ここでは、サイドウォール形状のメモリゲート電極を採用したスプリットゲート構造のMONOS型不揮発性メモリセルを例示している。
まず、メモリ領域(メモリセルが形成される領域)に形成された不揮発性メモリセルの構造について説明する。
図1に示すように、半導体基板1は、例えばp型の単結晶シリコンからなり、その主面(デバイス形成面)の活性領域にはメモリセルMCの選択用nMIS(Qnc)とメモリ用nMIS(Qnm)とが配置されている。このメモリセルMCのドレイン領域Drmは、例えば相対的に低濃度のn-型の半導体領域2adと、そのn-型の半導体領域2adよりも不純物濃度の高い相対的に高濃度のn+型の半導体領域2bとを有している(LDD(Lightly Doped Drain)構造)。また、このメモリセルMCのソース領域Srmは、例えば相対的に低濃度のn-型の半導体領域2asと、そのn-型の半導体領域2asよりも不純物濃度の高い相対的に高濃度のn+型の半導体領域2bとを有している(LDD構造)。n-型の半導体領域2ad,2asは、メモリセルMCのチャネル領域側に配置され、n+型の半導体領域2bは、メモリセルMCのチャネル領域側からn-型の半導体領域2ad,2as分だけ離れた位置に配置されている。
このドレイン領域Drmとソース領域Srmとの間の半導体基板1の主面上には、上記選択用nMIS(Qnc)の選択ゲート電極CGと、上記メモリ用nMIS(Qnm)のメモリゲート電極MGとが隣接して延在しており、その延在方向において複数のメモリセルMCは半導体基板1に形成された素子分離部STI(Shallow Trench Isolation)を介して隣接している。選択ゲート電極CGの上面には、キャップ絶縁膜CAPが形成されている。メモリゲート電極MGは、キャップ絶縁膜CAPおよび選択ゲート電極CGからなる積層膜の片側面にサイドウォール状に形成されている。選択ゲート電極CGは第1導電膜、例えばn型の低抵抗多結晶シリコンからなり、選択ゲート電極CGのゲート長は、例えば80〜120nm程度である。また、メモリゲート電極MGは第2導電膜、例えばn型の低抵抗多結晶シリコンからなり、メモリゲート電極MGのゲート長は、例えば50〜100nm程度である。キャップ絶縁膜CAPは第2絶縁膜、例えば窒化シリコン、酸化シリコン、窒素を含んだ酸化シリコン、または窒素を含んだ炭化シリコンからなり、その厚さは、例えば50nm程度である。また、選択ゲート電極CGの半導体基板1の主面からの高さは、例えば140nm程度であり、メモリゲート電極MGの半導体基板1の主面からの高さは、選択ゲート電極CGの半導体基板1の主面からの高さよりも50nm程度高く形成されている。
さらに、メモリゲート電極MGの上面には、例えばニッケルシリサイド(NiSi)、コバルトシリサイド(CoSi2)等のようなシリサイド層3が形成されている。シリサイド層3の厚さは、例えば20nm程度である。スプリットゲート構造の不揮発性メモリセルでは、選択ゲート電極CGおよびメモリゲート電極MGの双方に電位を供給する必要があり、その動作速度は選択ゲート電極CGおよびメモリゲート電極MGの抵抗値に大きく依存する。従ってシリサイド層3を形成することにより選択ゲート電極CGおよびメモリゲート電極MGの低抵抗化を図ることが望ましい。本実施の形態では、シリサイド層3はメモリゲート電極MGの上面のみに形成し、選択ゲート電極CGの上面には形成していない。しかし、選択ゲート電極CGを構成する第1導電膜の低抵抗化等により所望する動作速度を得ることができる。上記シリサイド層3は、ソース領域Srmまたはドレイン領域Drmを構成するn+型の半導体領域2bの上面にも形成されている。
選択ゲート電極CGと半導体基板1の主面との間には、ゲート絶縁膜(第1ゲート絶縁膜)4が設けられている。ゲート絶縁膜4は第1絶縁膜、例えば酸化シリコンからなり、その厚さは、例えば1〜5nm程度である。従って素子分離部上およびゲート絶縁膜4を介した半導体基板1の第1領域上に選択ゲート電極CGが配置されている。このゲート絶縁膜4下の半導体基板1(pウェルHPW)の主面には、例えばボロンが導入されてp型の半導体領域5が形成されている。この半導体領域5は、選択用nMIS(Qnc)のチャネル形成用の半導体領域であり、この半導体領域5により選択用nMIS(Qnc)のしきい値電圧が所定の値に設定されている。
メモリゲート電極MGは、ゲート絶縁膜(第2ゲート絶縁膜)を介して選択ゲート電極CGの側面に設けられている。選択ゲート電極CGとメモリゲート電極MGとを絶縁するこのゲート絶縁膜は、絶縁膜(第4絶縁膜)6b、電荷蓄積層CSLおよび絶縁膜(第5絶縁膜)6tからなる積層膜(以下、絶縁膜6b,6tおよび電荷蓄積層CSLと記す)により構成される。また、絶縁膜6b,6tおよび電荷蓄積層CSLを介した半導体基板1の第2領域上にメモリゲート電極MGが配置されている。なお、図1では絶縁膜6b,6tおよび電荷蓄積層CSLの表記を6b/CSL/6tとして表現している。
電荷蓄積層CSLは、例えば窒化シリコンからなり、その厚さは、例えば5〜20nm程度である。絶縁膜6b,6tは、例えば酸化シリコンからなり、絶縁膜6bの厚さは、例えば1〜10nm程度、絶縁膜6tの厚さは、例えば4〜15nm程度である。絶縁膜6b,6tは窒素を含んだ酸化シリコンで形成することもできる。
選択ゲート電極CGの片側面(メモリゲート電極MGと反対側の側面、ドレイン領域Drm側の側面)およびメモリゲート電極MGの片側面(選択ゲート電極CGと反対側の側面、ソース領域Srm側の側面)にはそれぞれサイドウォールSWが形成されている。サイドウォールSWは、例えば酸化シリコン膜7b、窒化シリコン膜7mおよび酸化シリコン膜7tからなる積層膜により構成される。酸化シリコン膜7bの厚さは、例えば20nm、窒化シリコン膜7mの厚さは、例えば25nm、酸化シリコン膜7tの厚さは、例えば50nmである。
上記絶縁膜6b下、p型の半導体領域5とソース領域Srmとの間の半導体基板1(pウェルHPW)には、例えばヒ素またはリンが導入されてn型の半導体領域8が形成されている。この半導体領域8は、メモリ用nMIS(Qnm)のチャネル形成用の半導体領域であり、この半導体領域8によりメモリ用nMIS(Qnm)のしきい値電圧が所定の値に設定されている。
メモリセルMCは層間絶縁膜9により覆われており、層間絶縁膜9にはドレイン領域Drmに達するコンタクトホール(第3コンタクトホール)CNTが形成されている。層間絶縁膜9は第3絶縁膜からなり、例えば窒化シリコン膜9aおよび酸化シリコン膜9bからなる積層膜によって構成される。ドレイン領域Drmには、コンタクトホールCNTに埋め込まれたプラグ(第3プラグ)PLGを介してメモリゲート電極MG(または選択ゲート電極CG)に対して交差する方向に延在する第1層配線M1が接続されている。プラグPLGは第3導電膜からなり、例えばチタンと窒化チタンとの積層膜からなる相対的に薄いバリア膜、およびそのバリア膜に包まれるように形成されたタングステンまたはアルミニウム等からなる相対的に厚い導電膜からなる積層膜によって構成される。
次に、給電領域に形成されたメモリゲート電極のシャント部および選択ゲート電極のシャント部の構造について説明する。
図2および図3(a)に示すように、給電領域に形成されたメモリゲート電極MGのシャント部(以下、MGシャント部と記す)の構造は、メモリゲート電極MGおよび選択ゲート電極CGが素子分離部STI上に形成されている以外は、メモリ領域に形成された選択用nMIS(Qnc)およびメモリ用nMIS(Qnm)の構造とほぼ同じである。そして、給電領域の層間絶縁膜9には、選択ゲート電極CGの側面に絶縁膜6b,6tおよび電荷蓄積層CSLを介して形成されたメモリゲート電極MGの上面に形成されたシリサイド層3に達するコンタクトホール(第1コンタクトホール)CMが形成されている。このコンタクトホールCMは、給電領域の素子分離部STI、サイドウォールSW、メモリゲート電極MG、ならびに絶縁膜6b,6tおよび電荷蓄積層CSL上に形成されている。さらに、このコンタクトホールCMは、選択ゲート電極CG上に乗り上げた形状であるが、選択ゲート電極CGの上面にはキャップ絶縁膜CAPが形成されているので、コンタクトホールCMは、選択ゲート電極CGと接続することはない。また、コンタクトホールCMは、素子分離部STI上に形成されているため、半導体基板1と接続することもない。給電領域のメモリゲート電極MGには、コンタクトホールCMに埋め込まれた第3導電膜からなるプラグ(第1プラグ)PMを介して第1層配線(図示は省略)に接続されている。
これに対して、図2および図3(b)に示すように、給電領域に形成された選択ゲート電極CGのシャント部(以下、CGシャント部)の構造は、メモリ領域に形成された選択用nMIS(Qnc)の構造とは異なっている。メモリ領域に形成された選択用nMIS(Qnc)では、その選択ゲート電極CGの上面にキャップ絶縁膜CAPが形成されていたが、給電領域に形成された選択ゲート電極CGの上面にはキャップ絶縁膜CAPは形成されておらず、選択ゲート電極CGの上面にはシリサイド層3が形成されている。そして、給電領域の層間絶縁膜9には、選択ゲート電極CGの上面に形成されたシリサイド層3に達するコンタクトホール(第2コンタクトホール)CCが形成されている。給電領域の選択ゲート電極CGには、コンタクトホールCCに埋め込まれた第3導電膜からなるプラグ(第2プラグ)PCを介して第1層配線(図示は省略)に接続されている。
また、選択ゲート電極CGのシャント部において、メモリゲートMGの高さは、選択ゲート電極CGの高さと同じか、選択ゲート電極CGの高さよりも低くなるように形成されている。ここで、選択ゲート電極CGの高さよりも低く形成した場合には、メモリゲートMG上および選択ゲート電極CG上に形成されるシリサイド層3がショートする可能性を低くすることができる。
このように、本実施の形態によれば、給電領域のMGシャント部では、層間絶縁膜9に形成されるコンタクトホールCMを、給電領域のメモリ用nMIS(Qnm)のメモリゲート電極MGに達するように形成し、このコンタクトホールCMの内部にプラグPMを埋め込むことによって、メモリゲート電極MGとプラグPMとを電気的に接続している。従って、前述の図27に示したパッド電極51の形成が不要となることから、給電領域の面積の縮小が可能となり、また、メモリゲート電極MGとプラグPMとの間で良好な電気的な接続が得られる。これにより、不揮発性メモリセルを有する半導体装置の面積の縮小化を図ることができる。また、不揮発性メモリセルを有する半導体装置の製造歩留まりを向上することができる。
また、給電領域のMGシャント部では、選択用nMIS(Qnc)の選択ゲート電極CGの上面にはキャップ絶縁膜CAPが形成されているので、上記コンタクトホールCMは選択ゲート電極CGに達することはない。従って、コンタクトホールCMの内部に埋め込まれるプラグPMと選択ゲート電極CGとの電気的な接続を防ぐことができる。他方、給電領域のCGシャント部では、選択用nMIS(Qnc)の選択ゲート電極CGの上面にはキャップ絶縁膜CAPが形成されておらず、シリサイド層3が形成されている。従って、上記コンタクトホールCMと同一工程で層間絶縁膜9に形成されるコンタクトホールCCは、容易に選択ゲート電極CGの上面のシリサイド層3に達するので、コンタクトホールCCの内部に埋め込まれるプラグPCと選択ゲート電極CGとの間で良好な電気的な接続が得られる。
また、選択ゲート電極CGの上面にはキャップ絶縁膜CAPが形成されているので、シリサイド層3を形成する際に、メモリゲート電極MGと選択ゲート電極CGとがショートする等の不具合を考慮する必要もない。ここで、上述のように、選択ゲート電極CGのシャント部においては、選択ゲート電極CGの上にシリサイド層3が形成される。この時、メモリゲート電極MGと選択ゲート電極CGの間には絶縁膜6b,6tおよび電荷蓄積層CSLが形成されているので、特に問題にならないが、上述のように、ショート等の不具合を解消するために、メモリゲート電極MGの高さを選択ゲート電極CGの高さよりも低く形成しておくことも可能である。
次に、本発明の一実施の形態による不揮発性メモリセルを有する半導体装置の製造方法を図4〜図26を用いて工程順に説明する。図4、図6〜図8、図10〜図12および図14〜図25は半導体装置の製造工程中におけるメモリ領域、給電領域(MGシャント部およびCGシャント部)、容量素子領域および周辺回路領域(低圧系nMIS領域、低圧系pMIS領域、高圧系nMIS領域および高圧系pMIS領域)の要部断面図であり、図5、図9、図13および図26は半導体装置の製造工程中における給電領域の要部平面図である。
まず、図4および図5に示すように、半導体基板(この段階では半導体ウエハと称する平面略円形状の半導体の薄板)1の主面に、例えば溝型の素子分離部STIおよびこれに取り囲まれるように配置された活性領域ACT等を形成する。すなわち半導体基板1の所定箇所に分離溝を形成した後、半導体基板1の主面上に、例えば酸化シリコン等の絶縁膜を堆積し、さらにその絶縁膜が分離溝内のみに残されるように、絶縁膜をCMP(Chemical Mechanical Polishing)法等によって研磨することで、分離溝内に絶縁膜を埋め込む。このようにして素子分離部STIを形成する。この素子分離部STIは、給電領域および容量素子領域の半導体基板1にも形成される。
次に、図6に示すように、周辺回路領域の半導体基板1にn型不純物を選択的にイオン注入することにより、埋め込みnウェルNISOを形成する。続いてメモリ領域および高圧系nMIS領域の半導体基板1にp型不純物を選択的にイオン注入することによりpウェルHPWを形成し、高圧系pMIS領域の半導体基板1にn型不純物を選択的にイオン注入することによりnウェルHNWを形成する。同様に、低圧系nMIS領域の半導体基板1にp型不純物を選択的にイオン注入することによりpウェルPWを形成し、低圧系pMIS領域の半導体基板1にn型不純物を選択的にイオン注入することによりnウェルNWを形成する。
次に、メモリ領域の半導体基板1にp型不純物、例えばボロンを選択的にイオン注入する。これによりメモリ領域の半導体基板1に、選択用nMIS(Qnc)のチャネル形成用のp型の半導体領域5を形成する。同様に、周辺回路領域の低圧系nMIS領域、低圧系pMIS領域、高圧系nMIS領域および高圧系pMIS領域のそれぞれの半導体基板1に所定の不純物をイオン注入する。これにより、周辺回路領域の低圧系nMIS領域、低圧系pMIS領域、高圧系nMIS領域および高圧系pMIS領域のそれぞれの半導体基板1にチャネル形成用の半導体領域Dcを形成する。
次に、半導体基板1に対して酸化処理を施すことにより、半導体基板1の主面に、例えば酸化シリコンからなる厚さ20nm程度のゲート絶縁膜4Aを形成する。続いてメモリ領域、低圧系nMIS領域および低圧系pMIS領域のゲート絶縁膜4Aを除去した後、半導体基板1に対して酸化処理を施す。これにより、メモリ領域の半導体基板1の主面に、例えば酸化シリコンからなる厚さ1〜5nm程度のゲート絶縁膜(第1ゲート絶縁膜)4を形成し、同時に、低圧系nMIS領域および低圧系pMIS領域の半導体基板1の主面に、例えば酸化シリコンからなる厚さ1〜5nm程度のゲート絶縁膜(第3ゲート絶縁膜)4を形成する。
次に、図7に示すように、半導体基板1の主面上に、例えば非晶質シリコンからなる導電膜10をCVD(Chemical Vapor Deposition)法により堆積した後、メモリ領域、給電領域および容量素子領域の導電膜10にn型不純物をイオン注入法等によって導入することにより、n型の導電膜(第1導電膜)10nを形成する。導電膜10,10nの厚さは、例えば140nm程度である。続いて、導電膜10,10n上にキャップ絶縁膜CAPをCVD法により堆積する。キャップ絶縁膜CAPは、例えば窒化シリコン、酸化シリコン、窒素を含んだ酸化シリコン、炭化シリコンであり、その厚さは、例えば50nmである。
次に、図8に示すように、メモリ領域、給電領域および容量素子領域のキャップ絶縁膜CAPおよびn型の導電膜10nをリソグラフィ技術およびドライエッチング技術により順次パターニングする。これにより、メモリ領域および給電領域に、n型の導電膜10nからなる選択用nMIS(Qnc)の選択ゲート電極CGを形成する。メモリ領域の選択ゲート電極CGのゲート長は、例えば100nm程度である。同時に、容量素子領域にn型の導電膜10nからなる下部電極10Eを形成する。
次に、図9および図10に示すように、給電領域のCGシャント部、容量素子領域および周辺回路領域のキャップ絶縁膜CAPを除去する。図9中、給電領域の選択ゲート電極CG上に残されたキャップ絶縁膜CAPを網掛けのハッチングで示している。ここで、周辺回路領域では、後の工程で形成される低圧系nMIS、低圧系pMIS、高圧系nMISおよび高圧系pMISのそれぞれのゲート電極上にシリサイド層3を形成する必要がある。従って、この工程で周辺回路領域のキャップ絶縁膜CAPを除去しておく必要がある。また、容量素子領域では、キャップ絶縁膜CAPを残しておくと、下部電極10Eと後の工程で形成される上部電極との間の誘電膜が厚くなりすぎて、容量値が減少してしまう。従って、この工程で容量素子領域のキャップ絶縁膜CAPを除去しておく必要がある。
次に、キャップ絶縁膜CAPおよび選択用nMIS(Qnc)の選択ゲート電極CG、ならびにレジストパターンをマスクとして、メモリ領域の半導体基板1の主面にn型不純物、例えばヒ素またはリンをイオン注入することにより、メモリ用nMIS(Qnm)のチャネル形成用のn型の半導体領域8を形成する。
次に、図11に示すように、半導体基板1の主面上に、例えば酸化シリコンからなる絶縁膜(第4絶縁膜)6b、窒化シリコンからなる電荷蓄積層CSLおよび酸化シリコンからなる絶縁膜(第5絶縁膜)6tを順次形成する。絶縁膜6bは、例えば熱酸化法またはISSG酸化法により形成され、その厚さは、例えば1〜10nm程度、電荷蓄積層CSLはCVD法により形成され、その厚さは、例えば5〜20nm程度、絶縁膜6tは、例えばCVD法またはISSG酸化法により形成され、その厚さは、例えば4〜15nm程度を例示することができる。また、絶縁膜6b,6tは窒素を含んだ酸化シリコンで形成してもよい。
次に、半導体基板1の主面上に低抵抗多結晶シリコンからなるメモリゲート形成用の導電膜(第2導電膜)を堆積する。この導電膜はCVD法により形成され、その厚さは、例えば50〜100nm程度である。続いて、リソグラフィ技術およびドライエッチング技術により、この導電膜を異方性のドライエッチング法でエッチバックする。これにより、メモリ領域および給電領域のMGシャント部では、キャップ絶縁膜CAPおよび選択用nMIS(Qnc)の選択ゲート電極CGからなる積層膜の両側面に絶縁膜6b,6tおよび電荷蓄積層CSL(第2ゲート絶縁膜)を介してサイドウォール11を形成する。同時に、給電領域のCGシャント部では、選択用nMIS(Qnc)の選択ゲート電極CGの両側面に絶縁膜6b,6tおよび電荷蓄積層CSLを介してサイドウォール11を形成する。さらに、容量素子領域では、レジストパターンRPをマスクとして下部電極10Eを覆うように上部電極11Eを形成する。
次に、図12および図13に示すように、レジストパターンをマスクとして、そこから露出するサイドウォール11をエッチングする。これにより、メモリ領域および給電領域のMGシャント部では、キャップ絶縁膜CAPおよび選択用nMIS(Qnc)の選択ゲート電極CGからなる積層膜の片側面のみにメモリ用nMIS(Qnm)のメモリゲート電極MG(サイドウォール11)を形成する。メモリゲート電極MGのゲート長は、例えば65nm程度である。同時に、給電領域のCGシャント部では、選択用nMIS(Qnc)の選択ゲート電極CGの片側面のみにメモリ用nMIS(Qnm)のメモリゲート電極MG(サイドウォール11)を形成する。
次に、メモリ領域では、キャップ絶縁膜CAPおよび選択ゲート電極CGからなる積層膜とメモリゲート電極MGとの間、および半導体基板1とメモリゲート電極MGとの間の絶縁膜6b,6tおよび電荷蓄積層CSLを残して、給電領域のMGシャント部では、キャップ絶縁膜CAPおよび選択ゲート電極CGからなる積層膜とメモリゲート電極MGとの間、および素子分離部STIとメモリゲート電極MGとの間の絶縁膜6b,6tおよび電荷蓄積層CSLを残して、給電領域のCGシャント部では、選択ゲート電極CGとメモリゲート電極MGとの間、および素子分離部STIとメモリゲート電極MGとの間の絶縁膜6b,6tおよび電荷蓄積層CSLを残して、容量素子領域では、下部電極10Eと上部電極11Eとの間の絶縁膜6b,6tおよび電荷蓄積層CSLを残して、その他の領域の絶縁膜6b,6tおよび電荷蓄積層CSLを選択的にエッチングする。
メモリ領域では、キャップ絶縁膜CAPおよび選択ゲート電極CGからなる積層膜の両側面に絶縁膜6b,6tおよび電荷蓄積層CSLを介してサイドウォール11が形成される。このため、メモリゲート電極MGの半導体基板1の主面からの高さは、選択ゲート電極CGの半導体基板1の主面からの高さよりも高く、かつキャップ絶縁膜CAPの高さと同じか、またはそれより低く形成される。また、絶縁膜6b,6tおよび電荷蓄積層CSL(第2ゲート絶縁膜)は、キャップ絶縁膜CAPおよび選択ゲート電極CGからなる積層膜とメモリゲート電極MGとの間に形成されるため、絶縁膜6b,6tおよび電荷蓄積層CSLの高さは、選択ゲート電極CGの半導体基板1の主面からの高さよりも高く形成される。
同様に、給電領域のMGシャント部でも、キャップ絶縁膜CAPおよび選択ゲート電極CGからなる積層膜の両側面に絶縁膜6b,6tおよび電荷蓄積層CSLを介してサイドウォール11が形成される。このため、メモリゲート電極MGの半導体基板1の主面からの高さは、選択ゲート電極CGの半導体基板1の主面からの高さよりも高く、かつキャップ絶縁膜CAPの高さと同じか、またはそれより低く形成される。また、絶縁膜6b,6tおよび電荷蓄積層CSL(第2ゲート絶縁膜)は、キャップ絶縁膜CAPおよび選択ゲート電極CGからなる積層膜とメモリゲート電極MGの間に形成されるため、絶縁膜6b,6tおよび電荷蓄積層CSLの高さは、選択ゲート電極CGの半導体基板1の主面からの高さよりも高く形成される。
しかし、給電領域のCGシャント部では、選択ゲート電極CGの両側面に絶縁膜6b,6tおよび電荷蓄積層CSLを介してサイドウォール11が形成される。このため、メモリゲート電極MGの半導体基板1の主面からの高さは、選択ゲート電極CGの半導体基板1の主面からの高さとほぼ等しいか、または低くなるように形成される。さらに、給電領域のCGシャント部のメモリゲート電極MGの高さは、メモリ領域のメモリゲート電極MGの半導体基板1の主面からの高さよりも低く形成される。
容量素子領域では、絶縁膜6b,6tおよび電荷蓄積層CSLを容量絶縁膜(誘電体膜)として、選択用nMIS(Qnc)の選択ゲート電極CGと同一層の導電膜からなる下部電極10Eと、メモリ用nMIS(Qmc)のメモリゲート電極MGと同一層の導電膜からなる上部電極11Eとからなる容量素子が形成される。容量素子は、例えば入力電圧よりも高い電圧を出力する電源回路に使用されるチャージポンプ回路を構成する。チャージポンプ回路は、複数の容量素子の接続状態をスイッチなどを用いて切り替えることによって電圧を上昇させることができる。また、容量素子は、半導体基板1に形成された素子分離部STI上に形成されており、基板部分と下部電極10Eとからなる寄生容量は無視できる程小さいことから、安定して上記の動作を行うことができる。さらに、後の工程で形成される上部電極11Eに達するコンタクトホールの位置および下部電極10Eに達するコンタクトホールの位置が、フォトマスクずれ等によりずれたとしても、素子分離部STI上にずれるので、コンタクトホールを介して配線と半導体基板1とが短絡することもない。
次に、図14に示すように、周辺回路領域の低圧系nMIS領域および高圧系nMIS領域の導電膜10にn型不純物をイオン注入法等によって導入することにより、n型の導電膜10naを形成する。また、周辺回路領域の低圧系pMIS領域および高圧系pMIS領域の導電膜10にp型不純物をイオン注入法等によって導入することにより、p型の導電膜10pを形成する。
次に、図15に示すように、周辺回路領域の導電膜10na,10pをリソグラフィ技術およびドライエッチング技術によりパターニングすることにより、導電膜10naからなる低圧系nMISのゲート電極GLn、導電膜10pからなる低圧系pMISのゲート電極GLp、導電膜10naからなる高圧系nMISのゲート電極GHnおよび導電膜10pからなる高圧系pMISのゲート電極GHpを形成する。活性領域における低圧系nMISのゲート電極GLnおよび低圧系pMISのゲート電極GLpのゲート長は、例えば100nm程度であり、高圧系nMISのゲート電極GHnおよび高圧系pMISのゲート電極GHpのゲート長は、例えば400nm程度である。
次に、周辺回路領域の高圧系nMIS領域の半導体基板1の主面に、レジストパターンをマスクとしてn型不純物、例えばヒ素を半導体基板1の主面にイオン注入することにより、周辺回路領域の高圧系nMIS領域の半導体基板1の主面にn-型の半導体領域13をゲート電極GHnに対して自己整合的に形成する。同様に、周辺回路領域の高圧系pMIS領域の半導体基板1の主面に、レジストパターンをマスクとしてp型不純物、例えばフッ化ボロンを半導体基板1の主面にイオン注入することにより、周辺回路領域の高圧系pMIS領域の半導体基板1の主面にp-型の半導体領域14をゲート電極GHpに対して自己整合的に形成する。
次に、図16に示すように、半導体基板1の主面上に、例えば酸化シリコンからなる厚さ10nm程度の絶縁膜をCVD法により堆積した後、この絶縁膜を異方性のドライエッチング法でエッチバックする。これにより、メモリ領域および給電領域では、キャップ絶縁膜CAPおよび選択ゲート電極CGからなる積層膜のメモリゲート電極MGと反対側の側面ならびにメモリゲート電極MGの側面に、容量素子領域では、上部電極11Eの側面に、周辺回路領域では、低圧系nMISのゲート電極GLn、低圧系pMISのゲート電極GLp、高圧系nMISのゲート電極GHnおよび高圧系pMISのゲート電極GHpの両側面にそれぞれサイドウォール15を形成する。サイドウォール15のスペーサ長は、例えば6nm程度である。これにより、選択用nMIS(Qnc)の選択ゲート電極CGと半導体基板1との間のゲート絶縁膜4の露出していた側面、ならびにメモリ用nMIS(Qnm)のメモリゲート電極MGと半導体基板1との間の絶縁膜6b,6tおよび電荷蓄積層CSLの露出していた側面をサイドウォール15によって覆うことができる。このサイドウォール15が形成されることによって、後述の周辺回路領域の低圧系nMIS領域にn-型の半導体領域を形成する工程および低圧系pMIS領域にp-型の半導体領域を形成する工程において、n-型の半導体領域およびp-型の半導体領域の実効チャネル長を大きくなり、低圧系nMISおよび低圧系pMISの短チャネル効果を抑制することができる。
次に、その端部がメモリ領域の選択用nMIS(Qnc)の選択ゲート電極CGの上面に位置してメモリ用nMIS(Qnm)のメモリゲート電極MG側の選択ゲート電極CGの一部およびメモリゲート電極MGを覆うレジストパターン16を形成した後、選択ゲート電極CG、メモリゲート電極MGおよびレジストパターン16をマスクとしてn型不純物、例えばヒ素を半導体基板1の主面にイオン注入することにより、半導体基板1の主面にn-型の半導体領域2adを選択ゲート電極CGに対して自己整合的に形成する。
次に、図17に示すように、レジストパターン16を除去した後、その端部がメモリ領域の選択用nMIS(Qnc)の選択ゲート電極CGの上面に位置してメモリ用nMIS(Qnm)のメモリゲート電極MGと反対側の選択ゲート電極CGの一部を覆うレジストパターン17を形成した後、選択ゲート電極CG、メモリゲート電極MGおよびレジストパターン17をマスクとしてn型不純物、例えばヒ素を半導体基板1の主面にイオン注入することにより、半導体基板1の主面にn-型の半導体領域2asをメモリゲート電極MGに対して自己整合的に形成する。
ここでは、先にn-型の半導体領域2adを形成し、その後n-型の半導体領域2asを形成したが、先にn-型の半導体領域2asを形成し、その後n-型の半導体領域2adを形成してもよい。また、n-型の半導体領域2adを形成するn型不純物のイオン注入に続いて、p型不純物、例えばボロンを半導体基板1の主面にイオン注入し、n-型の半導体領域2adの下部を囲むようにp型の半導体領域を形成してもよい。
次に、図18に示すように、周辺回路領域の低圧系nMIS領域の半導体基板1の主面に、レジストパターンをマスクとしてn型不純物、例えばヒ素を半導体基板1の主面にイオン注入することにより、周辺回路領域の低圧系nMIS領域の半導体基板1の主面にn-型の半導体領域18をゲート電極GLnに対して自己整合的に形成する。同様に、周辺回路領域の低圧系pMIS領域の半導体基板1の主面に、レジストパターンをマスクとしてp型不純物、例えばフッ化ボロンを半導体基板1の主面にイオン注入することにより、周辺回路領域の低圧系pMIS領域の半導体基板1の主面にp-型の半導体領域19をゲート電極GLpに対して自己整合的に形成する。
次に、図19に示すように、半導体基板1の主面上に、例えば酸化シリコン膜7b、窒化シリコン膜7mおよび酸化シリコン膜7tをCVD法により順次堆積し、これらを異方性のドライエッチング法でエッチバックする。これにより、メモリ領域および給電領域では、キャップ絶縁膜CAPおよび選択ゲート電極CGからなる積層膜のメモリゲート電極MGと反対側の側面ならびにメモリゲート電極MGの側面に、容量素子領域では、上部電極11Eの側面に、周辺回路領域では、低圧系nMISのゲート電極GLn、低圧系pMISのゲート電極GLp、高圧系nMISのゲート電極GHnおよび高圧系pMISのゲート電極GHpの両側面にそれぞれサイドウォールSWを形成する。酸化シリコン膜7bの厚さは、例えば20nm程度、窒化シリコン膜7mの厚さは、例えば25nm程度および酸化シリコン膜7tの厚さは、例えば50nm程度である。
次に、図20に示すように、周辺回路領域の低圧系pMIS領域および高圧系pMIS領域の半導体基板1の主面に、レジストパターン20をマスクとしてp型不純物、例えばボロンまたはフッ化ボロンを半導体基板1の主面にイオン注入することにより、低圧系pMISのゲート電極GLpおよび高圧系pMISのゲート電極GHpに対してp+型の半導体領域21を自己整合的に形成する。これにより、p-型の半導体領域14とp+型の半導体領域21とからなる高圧系pMISのソース・ドレイン領域SDが形成され、p-型の半導体領域19とp+型の半導体領域21とからなる低圧系pMISのソース・ドレイン領域SDが形成される。
次に、図21に示すように、メモリ領域、ならびに周辺回路領域の低圧系nMIS領域および高圧系nMIS領域の半導体基板1の主面に、レジストパターン22をマスクとしてn型不純物、例えばヒ素およびリンを半導体基板1の主面にイオン注入することにより、メモリ領域では、n+型の半導体領域2bを選択用nMIS(Qnc)の選択ゲート電極CGおよびメモリ用nMIS(Qnm)のメモリゲート電極MGに対して自己整合的に形成し、周辺回路領域では、低圧系nMISのゲート電極GLnおよび高圧系nMISのゲート電極GHnに対してn+型の半導体領域23を自己整合的に形成する。これにより、メモリ領域では、n-型の半導体領域2adおよびn+型の半導体領域2bからなるドレイン領域Drm、n-型の半導体領域2asおよびn+型の半導体領域2bからなるソース領域Srmが形成される。また、周辺回路領域では、n-型の半導体領域13とn+型の半導体領域23とからなる高圧系nMISのソース・ドレイン領域SDが形成され、n-型の半導体領域18とn+型の半導体領域23とからなる低圧系nMISのソース・ドレイン領域SDが形成される。
次に、図22に示すように、メモリ領域では、メモリ用nMIS(Qnm)のメモリゲート電極MGの上面およびn+型の半導体領域2bの上面に、給電領域では、MGシャント部のメモリ用nMIS(Qnm)のメモリゲート電極MGの上面、ならびにCGシャント部の選択用nMIS(Qnc)の選択ゲート電極CGの上面およびメモリ用nMIS(Qnm)のメモリゲート電極MGの上面に、周辺回路領域では、低圧系nMISのゲート電極GLnの上面およびn+型の半導体領域23の上面、低圧系pMISのゲート電極GLpの上面およびp+型の半導体領域21の上面、高圧系nMISのゲート電極GHnの上面およびn+型の半導体領域23の上面、ならびに高圧系pMISのゲート電極GHpの上面およびp+型の半導体領域21の上面に、容量素子領域では、上部電極11Eの選択ゲート電極CGおよびサイドウォールSWとは平面的に重ならない部分の上面にシリサイド層3がサリサイド(Salicide:Self Align silicide)プロセスにより形成される。シリサイド層3としては、例えばニッケルシリサイドまたはコバルトシリサイド等が使用される。
シリサイド層3を形成することにより、シリサイド層3と、その上部に形成されるプラグ等との接触抵抗を低減することができる。また、メモリ領域では、メモリ用nMIS(Qnm)のメモリゲート電極MG、ソース領域Srmおよびドレイン領域Drm自身の抵抗を低減することができる。さらに、周辺回路領域では、低圧系nMISのゲート電極GLn、低圧系pMISのゲート電極GLp、高圧系nMISのゲート電極GHnおよび高圧系pMISのゲート電極GHp自身の抵抗やソース・ドレイン領域SD自身の抵抗を低減することができる。
次に、図23に示すように、半導体基板1の主面上に、絶縁膜として窒化シリコン膜9aをCVD法により堆積する。この窒化シリコン膜9aは、後述のコンタクトホールを形成する際に、エッチングストッパとして機能する。
続いて図24に示すように、絶縁膜として酸化シリコン膜9bをCVD法により堆積して、窒化シリコン膜9aおよび酸化シリコン膜9bからなる層間絶縁膜9を形成する。
次に、図25および図26に示すように、メモリ領域では、ドレイン領域Drm上のシリサイド層3に達するコンタクトホール(第3コンタクトホール)CNTを層間絶縁膜9に形成する。同時に、給電領域では、CGシャント部の選択用nMIS(Qnc)の選択ゲート電極CG上のシリサイド層3に達するコンタクトホール(第2コンタクトホール)CCを形成し、MGシャント部のメモリ用nMIS(Qnm)のメモリゲート電極MG上のシリサイド層3に達するコンタクトホール(第1コンタクトホール)CMを層間絶縁膜9に形成する。MGシャント部に形成されたコンタクトホールCMは、メモリゲート電極MGとコンタクトホールCMとの位置合わせマージンや寸法ばらつきマージンなどを考慮して、選択ゲート電極CG上に乗り上げた形状となっている。しかし、選択ゲート電極CGの上面にはキャップ絶縁膜CAPが形成されているので、コンタクトホールCMは、選択ゲート電極CGと接続することはない。
さらに、周辺回路領域では、高圧系nMIS、高圧系pMIS、低圧系nMISおよび低圧系pMISにおいて、それぞれのゲート電極(GHn、GHp、GLn、GLp)上およびソース・ドレイン領域SD上のシリサイド層3に達するコンタクトホールCAを形成する。図25では、説明簡略化のため、低圧系nMISおよび低圧系pMISのソース・ドレイン領域SDに達するコンタクトホールCAを例示している。
また、容量素子領域では、上部電極11Eと下部電極10Eとが平面的に重ならない部分において、上部電極11Eおよび下部電極10Eのそれぞれの上面のシリサイド層3に達するコンタクトホールCBを形成する。図25では、説明簡略化のため、上部電極11Eに達するコンタクトホールCBを例示している。
次に、コンタクトホールCNT内にプラグPLG(第3プラグ)、コンタクトホールCC内にプラグPC(第2プラグ)、コンタクトホールCM内にプラグPM(第1プラグ)、コンタクトホールCA内にプラグPA、コンタクトホールCB内にプラグPBを形成する。プラグPLG,PC,PM,PA,PBは、例えばチタンと窒化チタンとの積層膜からなる相対的に薄いバリア膜、およびそのバリア膜に包まれるように形成されたタングステンまたはアルミニウム等からなる相対的に厚い導電膜からなる積層膜によって構成される。その後、層間絶縁膜9上に、例えば銅またはアルミニウムを主成分とする第1層配線(図示は省略)を形成することによって、メモリセル、容量素子、ならびに周辺回路領域に形成される低圧系nMIS、低圧系pMIS、高圧系nMISおよび高圧系nMISが略完成する。
これ以降は、通常の半導体装置の製造工程を経て、不揮発性メモリを有する半導体装置を製造する。
(実施の形態2)
前述の実施の形態1と相違する点は、MGシャント部の選択ゲート電極CGとキャップ絶縁膜CAPとの間に熱酸化膜が形成されていることである。すなわち、前述した実施の形態1では、MGシャント部の選択ゲート電極CGに接してキャップ絶縁膜CAPが形成されている。しかし、本実施の形態2では、MGシャント部の選択ゲート電極CGと、例えば窒化シリコン、酸化シリコン、窒素を含んだ酸化シリコン、炭化シリコンからなるキャップ絶縁膜CAPとの間に、例えば厚さ5〜10nm程度の酸化シリコンからなる熱酸化膜が形成されている。熱酸化膜は選択ゲート電極CGを構成する導電膜10nに対して熱酸化処理を施すことにより形成され、キャップ絶縁膜CAPはCVD法により形成されるので、熱酸化膜のエッチング速度とキャップ絶縁膜CAPのエッチング速度とを互いに異なる値とすることができる。従って、MGシャント部においてメモリゲート電極MG上のシリサイド層3に達するコンタクトホールCMを層間絶縁膜9に形成する際に、窒化シリコン膜9aのオーバーエッチングにより選択ゲート電極CG上のキャップ絶縁膜CAPが削れても、この熱酸化膜をエッチングストッパ膜として機能させることができるので、コンタクトホールCMが選択ゲート電極CGに達するのを防いで、コンタクトホールCM内のプラグPMと選択ゲート電極CGとの電気的な接続を防ぐことができる。
特に、キャップ絶縁膜CAPを窒化シリコンで形成した場合は、キャップ絶縁膜CAPと窒化シリコン膜9aとは窒化シリコンにより構成されることになるので、コンタクトホールCMを形成する際のエッチングによってさらにキャップ絶縁膜CAPが削れることが想定される。しかし、この場合でも、窒化シリコンと酸化シリコンとはエッチングの際の選択比を得ることが可能であるため、選択ゲート電極CG上に酸化シリコンからなる熱酸化膜を形成することによって、オーバーエッチングにより選択ゲート電極CG上のキャップ絶縁膜CAPが削れた場合でも、熱酸化膜がエッチングストッパ膜として効果的に働くことになる。
次に、本発明の実施の形態2による不揮発性メモリセルを有する半導体装置の製造方法を図28〜図32を用いて工程順に説明する。図28〜図32は半導体装置の製造工程中におけるメモリ領域、給電領域(MGシャント部およびCGシャント部)、容量素子領域および周辺回路領域(低圧系nMIS領域、低圧系pMIS領域、高圧系nMIS領域および高圧系pMIS領域)の要部断面図である。なお、メモリ領域の半導体基板1の主面、ならびに低圧系nMIS領域および低圧系pMIS領域の半導体基板1の主面にゲート絶縁膜4を形成するまでの製造過程は、前述した実施の形態1と同様であるためその説明を省略する。
次に、図28に示すように、半導体基板1の主面上に、例えば非晶質シリコンからなる導電膜10をCVD法により堆積した後、メモリ領域、給電領域および容量素子領域の導電膜10にn型不純物をイオン注入法等によって導入することにより、n型の導電膜10nを形成する。続いて、半導体基板1に対して熱酸化処理を施すことにより、導電膜10,10nの表面に熱酸化膜(第6絶縁膜)25を形成する。熱酸化膜25は、例えば酸化シリコンであり、その厚さは、例えば5〜10nmである。続いて、導電膜10,10n上にキャップ絶縁膜CAPをCVD法により堆積する。キャップ絶縁膜CAPは、例えば窒化シリコン、酸化シリコン、窒素を含んだ酸化シリコン、炭化シリコンであり、その厚さは、例えば50nmである。
次に、図29に示すように、メモリ領域、給電領域および容量素子領域のキャップ絶縁膜CAP、熱酸化膜25およびn型の導電膜10nをリソグラフィ技術およびドライエッチング技術により順次パターニングする。これにより、メモリ領域および給電領域に、n型の導電膜10nからなる選択用nMIS(Qnc)の選択ゲート電極CGを形成する。同時に、容量素子領域にn型の導電膜10nからなる下部電極10Eを形成する。
次に、図30に示すように、給電領域のCGシャント部、容量素子領域および周辺回路領域のキャップ絶縁膜CAPを除去する。ここで、キャップ絶縁膜CAPを除去する際に、給電領域のCGシャント部、容量素子領域および周辺回路領域の熱酸化膜25の一部が除去される。
このとき、キャップ絶縁膜CAPを窒化シリコンで形成すると、窒化シリコンと非晶質または多結晶シリコンからなるからなる導電膜10,10nとはドライエッチングの際の選択比を得ることが困難であることから、キャップ絶縁膜CAPを除去する際に、導電膜10,10nもエッチングされる恐れがある。しかし、本実施の形態2においては、導電膜10,10n上に熱酸化膜25が形成されており、窒化シリコンと酸化シリコンとはドライエッチングの際の選択比を得ることが可能であるので、この熱酸化膜25がキャップ絶縁膜CAPをエッチングする際のエッチングストッパ膜として機能する。
次に、キャップ絶縁膜CAPおよび選択用nMIS(Qnc)の選択ゲート電極CG、ならびにレジストパターンをマスクとして、メモリ領域の半導体基板1の主面にn型不純物、例えばヒ素またはリンをイオン注入することにより、メモリ用nMIS(Qnm)のチャネル形成用のn型の半導体領域8を形成する。
次に、図31に示すように、給電領域のCGシャント部、容量素子領域および周辺回路領域に残存している熱酸化膜25を完全に除去する。周辺回路領域では、後の工程で形成される低圧系nMIS、低圧系pMIS、高圧系nMISおよび高圧系pMISのそれぞれのゲート電極上にシリサイド層3を形成する必要がある。従って、この工程で周辺回路領域の熱酸化膜25を除去しておく必要がある。また、容量素子領域では、熱酸化膜25を残しておくと、下部電極10Eと後の工程で形成される上部電極との間の誘電膜が厚くなりすぎて、容量値が減少してしまう。従って、この工程で容量素子領域の熱酸化膜25を除去しておく必要がある。
次に、半導体基板1の主面上に、例えば酸化シリコンからなる絶縁膜6b、窒化シリコンからなる電荷蓄積層CSLおよび酸化シリコンからなる絶縁膜6tを順次形成した後、メモリ領域および給電領域のMGシャント部では、キャップ絶縁膜CAPおよび選択用nMIS(Qnc)の選択ゲート電極CGからなる積層膜の両側面に絶縁膜6b,6tおよび電荷蓄積層CSLを介してサイドウォール11を形成する。同時に、給電領域のCGシャント部では、選択用nMIS(Qnc)の選択ゲート電極CGの両側面に絶縁膜6b,6tおよび電荷蓄積層CSLを介してサイドウォール11を形成する。さらに、容量素子領域では、レジストパターンRPをマスクとして下部電極10Eを覆うように上部電極11Eを形成する。
次に、前述した実施の形態1と同様の製造工程(図12、図13参照)に従って、メモリ領域および給電領域のMGシャント部では、キャップ絶縁膜CAPおよび選択用nMIS(Qnc)の選択ゲート電極CGからなる積層膜の片側面のみにメモリ用nMIS(Qnm)のメモリゲート電極MG(サイドウォール11)を形成し、同時に、給電領域のCGシャント部では、選択用nMIS(Qnc)の選択ゲート電極CGの片側面のみにメモリ用nMIS(Qnm)のメモリゲート電極MG(サイドウォール11)を形成する。
次に、前述した実施の形態1と同様の製造工程(図14、図15参照)に従って、周辺回路領域の低圧系nMIS領域および高圧系nMIS領域の導電膜10をn型の導電膜10naとし、周辺回路領域の低圧系pMIS領域および高圧系pMIS領域の導電膜10をp型の導電膜10pにとした後、周辺回路領域の導電膜10na,10pをリソグラフィ技術およびドライエッチング技術によりパターニングすることにより、導電膜10naからなる低圧系nMISのゲート電極GLn、導電膜10pからなる低圧系pMISのゲート電極GLp、導電膜10naからなる高圧系nMISのゲート電極GHnおよび導電膜10pからなる高圧系pMISのゲート電極GHpを形成する。
次に、前述した実施の形態1と同様の製造工程(図15〜図22参照)に従って、メモリ領域では、n-型の半導体領域2adおよびn+型の半導体領域2bからなるドレイン領域Drm、n-型の半導体領域2asおよびn+型の半導体領域2bからなるソース領域Srmが形成し、周辺回路領域では、n-型の半導体領域13とn+型の半導体領域23とからなる高圧系nMISのソース・ドレイン領域SDを形成し、n-型の半導体領域18とn+型の半導体領域23とからなる低圧系nMISのソース・ドレイン領域SDを形成する。さらに、所定の領域にシリサイド層3を形成する。
次に、前述した実施の形態1と同様の製造工程(図23、図24参照)に従って、半導体基板1の主面上に、絶縁膜として窒化シリコン膜9aをCVD法により堆積する。この窒化シリコン膜9aは、後述のコンタクトホールを形成する際に、エッチングストッパとして機能する。続いて、絶縁膜として酸化シリコン膜9bをCVD法により堆積して、窒化シリコン膜9aおよび酸化シリコン膜9bからなる層間絶縁膜9を形成する。
次に、図32に示すように、リソグラフィ技術およびドライエッチング技術により、酸化シリコン膜9bおよび窒化シリコン膜9aを順次エッチングして、メモリ領域では、ドレイン領域Drm上のシリサイド層3に達するコンタクトホールCNTを層間絶縁膜9に形成する。同時に、給電領域では、CGシャント部の選択用nMIS(Qnc)の選択ゲート電極CG上のシリサイド層3に達するコンタクトホールCCを形成し、MGシャント部のメモリ用nMIS(Qnm)のメモリゲート電極MG上のシリサイド層3に達するコンタクトホールCMを層間絶縁膜9に形成する。
MGシャント部に形成されたコンタクトホールCMは、メモリゲート電極MGとコンタクトホールCMとの位置合わせマージンや寸法ばらつきマージンなどを考慮して、選択ゲート電極CG上に乗り上げた形状となっている。しかし、選択ゲート電極CGの上面にはキャップ絶縁膜CAPが形成されているので、コンタクトホールCMは選択ゲート電極CGと接続することはない。さらに、コンタクトホールCMを形成する際には、層間絶縁膜9を構成する酸化シリコン膜9bおよび窒化シリコン膜9aを順次エッチングするため、窒化シリコン膜9aのオーバーエッチング時にキャップ絶縁膜CAPがエッチングされることも考えられる。しかし、MGシャント部の選択ゲート電極CGとキャップ絶縁膜CAPとの間には、キャップ絶縁膜CAPのエッチングストッパ膜として機能する熱酸化膜25が形成されているので、コンタクトホールCMは選択ゲート電極CGと接続することはない。
また、周辺回路領域では、高圧系nMIS、高圧系pMIS、低圧系nMISおよび低圧系pMISにおいて、それぞれのゲート電極(GHn、GHp、GLn、GLp)上およびソース・ドレイン領域SD上のシリサイド層3に達するコンタクトホールCAを形成する。図32では、説明簡略化のため、低圧系nMISおよび低圧系pMISのソース・ドレイン領域SDに達するコンタクトホールCAを例示している。
また、容量素子領域では、上部電極11Eと下部電極10Eとが平面的に重ならない部分において、上部電極11Eおよび下部電極10Eのそれぞれの上面のシリサイド層3に達するコンタクトホールCBを形成する。図32では、説明簡略化のため、上部電極11Eに達するコンタクトホールCBを例示している。
次に、コンタクトホールCNT内にプラグPLG(第3プラグ)、コンタクトホールCC内にプラグPC(第2プラグ)、コンタクトホールCM内にプラグPM(第1プラグ)、コンタクトホールCA内にプラグPA、コンタクトホールCB内にプラグPBを形成する。その後、層間絶縁膜9上に、例えば銅またはアルミニウムを主成分とする第1層配線(図示は省略)を形成することによって、メモリセル、容量素子、ならびに周辺回路領域に形成される低圧系nMIS、低圧系pMIS、高圧系nMISおよび高圧系nMISが略完成する。
これ以降は、通常の半導体装置の製造工程を経て、不揮発性メモリを有する半導体装置を製造する。
(実施の形態3)
前述の実施の形態1と相違する点は、メモリ領域のドレイン領域Drm上のシリサイド層3に達するコンタクトホールCNTが、選択ゲート電極CGの上面に形成されたキャップ絶縁膜CAP上に乗り上げた形状となっていることである。
本実施の形態3による不揮発性メモリセルの構造の一例を図33および図34によって説明する。図33はチャネルをメモリゲート電極に対して交差する方向に沿って切断した不揮発性メモリセルの要部断面図、図34はメモリ領域の要部平面図である。
図33および図34に示すように、前述した実施の形態1と同様に(図1参照)、半導体基板1の主面の活性領域にメモリセルMC2の選択用nMIS(Qnc)とメモリ用nMIS(Qnm)とが配置されている。
メモリセルMC2は層間絶縁膜9により覆われている。層間絶縁膜9は第3絶縁膜からなり、例えば窒化シリコン膜9aおよび酸化シリコン膜9bからなる積層膜によって構成されている。層間絶縁膜9にはドレイン領域Drmに達するコンタクトホール(第4コンタクトホール)CNTSが形成されている。
本実施の形態3によるメモリセルにおいては、層間絶縁膜9に形成されるコンタクトホールCNTSの径が、ドレイン領域Drmを挟んで隣接する選択ゲート電極CG間の距離よりも大きくなっているため、このコンタクトホールCNTSは、隣接する選択ゲート電極CG上のそれぞれに乗り上げた形状となっている。従って、例えば前述した実施の形態1に示すメモリセル(選択ゲート電極CG上にコンタクトホールCNTが乗り上げていないメモリセル)MCに比べて、本実施の形態3に示すメモリセル(選択ゲート電極CG上にコンタクトホールCNTSが乗り上げたメモリセル)MC2の方が、ドレイン領域DrmとコンタクトホールCNTSとの位置合わせマージンを考慮しなくてもよいので、ドレイン領域Drmを挟んで隣接する選択ゲート電極CGの距離を短くすることができる。これにより、メモリセルMC2のセルサイズを縮小することができる。なお、選択ゲート電極CGの上面にはキャップ絶縁膜CAPが形成されているので、前述した実施の形態1のMGシャント部に形成されたコンタクトホールCMと同様に、コンタクトホールCNTSは、選択ゲート電極CGと接続することはない。
例えば、前述した実施の形態1に示した選択ゲート電極CG上にコンタクトホールCNTが乗り上げていないメモリセルMCでは、サイドウォールSWの幅を50nm、コンタクトホールCNTがドレイン領域Drmに接続している部分の径を80nm、ドレイン領域DrmとコンタクトホールCNTSとの位置合わせマージンを±30nmとすると、ドレイン領域Drmを挟んで隣接する選択ゲート電極CGの距離としては240nmが必要となる。これに対して、本実施の形態3に示した選択ゲート電極CG上にコンタクトホールCNTSが乗り上げたメモリセルMC2では、サイドウォールSWの幅を50nmとすると、ドレイン領域DrmとコンタクトホールCNTSとの位置合わせマージンを考慮しなくてもよいので、コンタクトホールCNTSがドレイン領域Drmに接続している部分の図33に示される断面方向の長さを例えば50nmと短くすることができて、ドレイン領域Drmを挟んで隣接する選択ゲート電極CGの距離を150nmとすることができる。
図35に、本実施の形態3によるコンタクトホールCNTSの第1の変形例を示す。図35は、前述の図33に示した要部断面図と同じ箇所の要部断面図である。
前述した図33では、コンタクトホールCNTSは、ドレイン領域Drmを挟んで隣接する2つのメモリセルMC2のそれぞれの選択ゲート電極CGの上面に形成されたキャップ絶縁膜CAP上に乗り上げている。これに対して、図35に示す第1の変形例では、コンタクトホールCNTSの一方は、ドレイン領域Drmを挟んで隣接する2つのメモリセルMC2のうち、一方の選択ゲート電極CGの上面に形成されたキャップ絶縁膜CAP上に乗り上げている。このように、コンタクトホールCNTSが選択ゲート電極CGの一方側にしか乗り上げない形状であっても、コンタクトホールCNTSの他方はサイドウォールSW上に乗り上がっているので、コンタクトホールCNTSは、選択ゲート電極CGと接続することはない。
図36に、本実施の形態3によるコンタクトホールCNTSの第2の変形例を示す。図36は、前述の図34に示した要部平面図と同じ箇所の要部平面図である。
前述した図34では、長方形のコンタクトホールCNTSを設計しており、実際に形成されるコンタクトホールCNTSの平面形状は楕円形となる。これに対して、図36に示す第2の変形例では、正方形のコンタクトホールCNTSを設計し、実際に形成されるコンタクトホールCNTSの平面形状を真円形としている。これにより、隣接する選択ゲート電極CGの間隔をさらに狭くすることができる。
図37に、本実施の形態3によるコンタクトホールCNTSの第3の変形例を示す。図37は、前述の図33に示した要部断面図と同じ箇所の要部断面図である。
前述した図33では、選択ゲート電極CGに接してキャップ絶縁膜CAPが形成されている。これに対して図37に示す第3の変形例では、選択ゲート電極CGとキャップ絶縁膜CAPとの間に熱酸化膜25が形成されている。熱酸化膜25は、例えば厚さ5〜10nm程度の酸化シリコンからなり、熱酸化膜のエッチング速度とキャップ絶縁膜CAPのエッチング速度とを互いに異なる値とすることができる。従って、窒化シリコン膜9aおよび酸化シリコン膜9bとの積層膜からなる層間絶縁膜9にコンタクトホールCNTSを形成する際に、窒化シリコン膜9aのオーバーエッチングによりキャップ絶縁膜CAPが削れても、この熱酸化膜25をエッチングストッパ膜として機能させることができるので、コンタクトホールCNTSが選択ゲート電極CGに達するのを防いで、コンタクトホールCNTS内のプラグPLGと選択ゲート電極CGとの電気的な接続を防ぐことができる。
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。