JP2013212011A - スイッチング電源装置及びそれを用いた電源システム - Google Patents

Abstract

【課題】相手方と出力電圧が異なるときでもインターリーブ動作が可能なスイッチング電源装置、及びそれを用いて構成した耐ノイズ性に優れた電源システムを提供する。
【解決手段】出力電圧信号Vo1を出力する出力電圧検出回路２６と、スイッチング信号Vswを出力する補助制御回路３０を備える。信号Vo1，Vswに基づいて主スイッチング素子２２の駆動パルスV22を生成する主制御回路２８を備える。補助制御回路は、クロック発生手段３２、処理手段３４、分周手段３６を備える。処理手段は、クロック信号Vckを受けて動作し、基本分周数Ａ、所定の第一基準時間ta、所定の第二基準時間tbとが設定され、動作モード設定信号Vmoにより、短幅パルス出力モード又は短幅パルス検出モードに設定される。処理手段は、スイッチング信号Vswを反転するタイミングを決定し、分周数の指定と合わせ、分周手段に指令を出し、短幅パルスVsyを出力する。
【選択図】図２

Description

この発明は、インターリーブ機能を備えたスイッチング電源装置及びそれを複数台用いた電源システムに関する。

複数のスイッチング電源回路の入力同士又は出力同士を互いに接続し、各主スイッチング素子を互いに位相をずらしてオンオフさせるインターリーブ機能が知られている。このインターリーブ機能を用いると、個々のスイッチング電源回路のスイッチング電流が特定のタイミングに集中することを防止し、入力コンデンサ又は出力コンデンサのリップルを低減することができる。

従来、１台のスイッチング電源装置内で複数のスイッチング電源回路がインターリーブ動作を行うものとして、例えば特許文献１に開示されているように、複数のコンバータの入力同士及び出力同士をそれぞれ接続し、各コンバータの主スイッチング素子を１組の制御回路を用いてインターリーブ制御を行うインターリーブコンバータがある。制御回路は、複数の位相信号を生成する位相信号生成手段と、前記複数の位相信号に基づき、互いに時比率が等しく位相が異なる複数のパルス列信号を生成するパルス生成手段と、前記複数のパルス列信号に基づき、各主スイッチング素子を、位相をずらしてオンオフさせる駆動手段とを備えている。

特開２０１０−２２６８８８号公報

特許文献１のインターリーブコンバータの場合、これを複数台用意してスイッチング電源システムを構成した場合に、この複数台の間ではインターリーブ動作を行うことはできない。

また、インターリーブコンバータ内部の複数のコンバータ及び１組の制御回路を個々に独立させ、複数台のコンバータ装置と１台の制御装置とを組み合わせて電源システムを構成することも考えられる。その場合、複数台のコンバータ装置の出力電圧が同じであればよいが、コンバータ装置の出力電圧が異なるときはインターリーブ動作を行うことができない。また、インターリーブ動作を行う際、各コンバータ装置の主スイッチング素子と制御装置の出力との間を個別に１対１で接続しなければならず、特に、コンバータ装置の台数が多くなると接続線の配線が煩雑になる。さらに、この接続線はある程度長くなってしまうので外来ノイズが混入しやすい。従って、制御装置の駆動回路の出力ライン（コンバータ装置ごとに駆動回路が設けられたときは、パルス生成器の出力ライン）に外来ノイズが混入しやすくなり、主スイッチング素子のオン時間が急激に長くなったり、オフすべき期間に誤ってオンしたりするといった異常が発生し、その結果、出力電圧が不安定になったり、場合によっては主スイッチング素子が故障したりする可能性がある。

この発明は、上記背景技術に鑑みて成されたものであり、相手方と出力電圧が異なるときでもインターリーブ動作が可能なスイッチング電源装置、及びそれを用いて構成した耐ノイズ性に優れた電源システムを提供することを目的とする。

請求項１記載の発明は、主スイッチング素子のスイッチング動作により、入力電圧を直流の出力電圧に変換して出力するスイッチング電源装置であって、前記出力電圧又はこれに対応する電圧を検出し、出力電圧信号を出力する出力電圧検出回路と、矩形波状のパルスであるスイッチング信号を生成する補助制御回路と、前記主スイッチング素子を駆動する矩形波状のパルスであって、前記スイッチング信号が所定方向にロジック反転するタイミングで１周期が開始する駆動パルスを出力し、前記出力電圧信号が所定の値に近づくように前記主スイッチング素子をオンオフさせる主制御回路とを備え、前記補助制御回路は、一定周期のクロック信号を発生するクロック発生手段と、前記クロック信号を受けて動作し、あらかじめ、基本分周数Ａ（Ａは、２以上の自然数）、前記クロック信号の周期にＡとＢ（Ｂは、２以上の自然数）とを乗じた時間である第一基準時間、及び前記第一基準時間よりも短い第二基準時間とが設定され、入力された動作モード設定信号により短幅パルス出力モード又は短幅パルス検出モードのいずれかの動作モードに設定され、前記スイッチング信号を所定方向にロジック反転させるタイミングを決定する処理手段と、前記クロック信号を受けて動作し、前記処理手段から、前記スイッチング信号を所定方向にロジック反転させるタイミングの指令、及び分周数の指令を受け、当該指令に基づいて前記クロック信号を分周して成る前記スイッチング信号を生成し、前記主制御回路に向けて出力する分周手段とで構成され、前記処理手段が短幅パルス出力モードに設定された場合、前記処理手段は、前記第一基準時間ごとに短幅パルスを出力し、さらに前記分周手段に向けて、前記短幅パルスを出力してから前記第二基準時間が経過したタイミングで前記スイッチング信号を前記所定の方向にロジック反転させる旨、及び当該ロジック反転後の前記スイッチング信号の周期を決定する分周数をＡとする旨の指令を出し、前記処理手段が短幅パルス検出モードに設定された場合、前記処理手段は、所定の短幅パルス信号が入力されたか否かを観測し、その観測結果に基づいて、スイッチング信号を生成するスイッチング電源装置である。

前記補助制御回路には、前記動作モード設定信号を入力するための外部接続端子（MO端子）と、前記短幅パルスを外部に出力し、又は前記処理手段が観測対象とする前記所定の短幅パルス信号を入力するための外部接続端子（SYN端子）とが設けられている（請求項２記載の発明）。

請求項３記載の発明は、前記請求項１又は２記載のスイッチング電源装置をｎ台（ｎは、２以上の自然数）備え、ｎ台の前記スイッチング電源装置が、前記クロック信号の周期、前記分周数Ａ、及び前記第二基準時間がそれぞれ同じ値にデフォルト設定され、短幅パルス出力モードに設定された１台のマスタ電源と、短幅パルス検出モードに設定されたその他のスレーブ電源とに区分され、前記スレーブ電源の前記処理手段には、あらかじめ、前記第一基準時間と等しい第三基準時間と、前記クロック信号の周期のＡ倍の時間よりも短い時間に前記第二基準時間を加算した時間である第四基準時間と、正又は負の整数である分周数変更定数ａとが設定され、個々の前記スレーブ電源は、自己の前記処理手段が、前記第三基準時間ごとに前記マスタ電源が出力する前記短幅パルスを短い期間観測し、前記観測期間内に前記短幅パルスが検出された時、当該処理手段が、自己の前記分周手段に向けて、当該観測期間から前記第四基準時間が経過したタイミングで前記スイッチング信号を前記所定の方向にロジック反転させる旨、及び当該ロジック反転後の前記スイッチング信号の周期を決定する分周数をＡとする旨の指令を出し、前記観測期間内に前記短幅パルスが検出されなかった時、当該処理手段は、次回の前記第三基準時間を、前記クロック周期に分周数変更定数ａを乗算した時間と前記第一基準時間とを加算した時間とするように設定変更すると共に、自己の前記分周手段に向けて、当該観測期間から前記第四基準時間が経過したタイミングで前記スイッチング信号を前記所定の方向にロジック反転させる旨、及び当該ロジック反転後の前記スイッチング信号の周期を決定する分周数を、１回は（Ａ＋ａ）とし、その１回以外はＡにする旨の指令を出す電源システムである。

前記スレーブ電源の前記処理手段に入力される前記動作モード設定信号には、前記第四基準時間を指定する情報が含まれ、前記処理手段は、当該動作モード設定信号により指定された前記第四基準時間に基づいて処理を行う（請求項４記載の発明）。

１台の前記マスタ電源と１台以上の前記スレーブ電源とで電源システムを構成し、少なくとも１台の前記スレーブ電源の前記第四基準時間が、前記第二基準時間に前記クロック信号の周期の（1/2・Ａ）倍の時間を加算した時間に設定され、その他の前記スレーブ電源の第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（0/2・Ａ）倍の時間、前記クロック信号の周期の（1/2・Ａ）倍の時間、前記クロック信号の周期の（2/2・Ａ）倍の時間の何れかを加算した時間に設定されている（請求項５記載の発明）。

また、１台の前記マスタ電源と２台以上の前記スレーブ電源とで電源システムを構成し、少なくとも２台のスレーブ電源の前記第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（1/3・Ａ）倍の時間、前記クロック信号の周期の（2/3・Ａ）倍の時間を加算した時間に設定され、その他の前記スレーブ電源の前記第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（0/3・Ａ）倍の時間、前記クロック信号の周期の（1/3・Ａ）倍の時間、前記クロック信号の周期の（2/3・Ａ）倍の時間、前記クロック信号の周期の（3/3・Ａ）倍の時間のうちの何れかを加算した時間に設定されている（請求項６記載の発明）。

また、１台の前記マスタ電源と３台以上の前記スレーブ電源とで電源システムを構成し、少なくとも３台の前記スレーブ電源の前記第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（1/4・Ａ）倍の時間、前記クロック信号の周期の（2/4・Ａ）倍の時間、前記クロック信号の周期の（3/4・Ａ）倍の時間を加算した時間に設定され、その他の前記スレーブ電源の前記第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（0/4・Ａ）倍の時間、前記クロック信号の周期の（1/4・Ａ）倍の時間、前記クロック信号の周期の（2/4・Ａ）倍の時間、前記クロック信号の周期の（3/4・Ａ）倍の時間、前記クロック信号の（4/4・Ａ）倍の時間のうちの何れかを加算した時間に設定されている（請求項７記載の発明）。

この発明のスイッチング電源装置によれば、主スイッチング素子の位相を制御するシンプルな構成の補助制御回路により、複数台のスイッチング電源装置の間の理想的なインターリーブ動作を行うことが可能になる。このインターリーブ動作は、複数台の出力電圧が異なるスイッチング電源装置を用いた場合でも支障なく行うことができるので、例えば、多種類の出力電圧を供給する電源システムを構築する場合でも、容易に対応できる。また、マスタ電源としてのみ使用できるスイッチング電源装置、マスタ及びスレーブ電源として使用できるスイッチング電源装置のいずれであっても単体（１台）で使用できるという利便性がある。

さらに、上記のスイッチング電源装置を複数台使用した電源システムは、各スイッチング電源装置の補助制御回路の間の接続線の数が少なく、配線が容易である。また、接続線に外来ノイズが混入したとしても、その影響は、各主スイッチング素子がオンオフする位相の設定に僅かな誤差が生じる程度であり、出力電圧が著しく変動する等の重大な異常が発生する心配はない。しかも、一時的に位相の設定に誤差が生じたとしても、その誤差が自動的に補正され、ごく短時間のうちに正常なインターリーブ動作の状態に戻ることができる。

この発明の電源システムの第一実施形態を示す回路図である。 図１の電源システムに使用されるこの発明のスイッチング電源装置の第一実施形態を示すブロック図である。 第一実施形態のスイッチング電源装置の処理手段に入力される動作モード設定信号について説明する図表である。 第一実施形態の電源システムにおけるマスタ電源の動作を説明するフローチャートである。 図４のスイッチング制御ステップの内容を説明するフローチャートである。 第一実施形態の電源システムにおけるスレーブ電源の動作を説明するフローチャートである。 図６のスイッチング制御ステップの内容を説明するフローチャートである。 第一実施形態の電源システムの動作を説明するタイムチャートである。 第一実施形態の電源システムの他の動作を説明するタイムチャートである。 この発明の電源システムの第二実施形態を示す回路図である。 図１０の電源システムに使用されるこの発明のスイッチング電源装置の第二実施形態を示すブロック図である。 第二実施形態のスイッチング電源装置の処理手段に入力される動作モード設定信号について説明する図表である。 図１１のMO(k)端子の部分の変形例を示すブロック図（ａ）、変形例における動作モード設定信号について説明する図表である。

以下、この発明のスイッチング電源装置及びそれを用いた電源システムの第一実施形態について、図１〜図９に基づいて説明する。第一実施形態の電源システム１０は、図１に示すように、１つの入力電源１２から電力の供給を受け、１つの負荷１４に所定の直流電圧及び電流を出力するシステムであり、この中に第一実施形態のスイッチング電源装置１６が２台使用されている。２台のスイッチング電源装置１６は、入力電源１２から受けた入力電圧を所定の出力電圧に変換する同一構成の装置である。図１では、説明の便宜のため、２台のスイッチング電源装置を１６（１），１６（２）の符号を付して表わし、各スイッチング電源装置に関係する構成についても符号の末尾に（１），（２）を付して区別している。

スイッチング電源装置１６（ｋ）（ｋは、任意の自然数であり、１ないし複数台の同様のスイッチング電源装置各々を指す。）は、図２に示すように、電力変換部を構成するインバータ回路１８（ｋ）と整流平滑回路２０（ｋ）とを備えている。インバータ回路１８（ｋ）は、主スイッチング素子２２（ｋ）と主トランス２４（ｋ）とを備え、入力端子+IN(k)，−IN(k)端子の間に、主トランス２４（ｋ）の１次巻線２４ａと、ＮチャネルのＭＯＳ型ＦＥＴである主スイッチング素子２２（ｋ）とが直列に接続されている。入力端子+IN(k)，−IN(k)端子の間に入力電圧Viが入力されると、主スイッチング素子２２（ｋ）がオンオフすることにより、一次巻線２４ａの両端に入力電圧Viを断続した電圧が印加され、二次巻線２４ｂの両端に巻数比に応じた交流電圧が発生する。整流平滑回路２０（ｋ）は、２つの整流素子と平滑用のインダクタ及びコンデンサとで構成され、二次巻線２４ｂの交流電圧を整流平滑することによって、直流の出力電圧Vo(k)を生成し、出力端子+OUT(k)，−OUT(k)端子の間に出力する。

図２では、インバータ回路１８（ｋ）と整流平滑回路２０（ｋ）とで成る電力変換部として、シングルエンディッドフォワードコンバータの構成を例示しているが、主スイッチング素子のオンオフによって電力変換を行うものであれば、他のON/ONコンバータ、ON/OFFコンバータ、あるいは非絶縁型のチョッパ回路等であってもよい。

主スイッチング素子２２（ｋ）のオンオフを制御する制御部は、出力電圧検出回路２６（ｋ）、主制御回路２８（ｋ）、補助制御回路３０（ｋ）で構成されている。出力電圧検出部２６（ｋ）は、出力電圧Vo(k)又はこれに対応する電圧を検出し、出力電圧信号Vo1(k)を出力する。「これに対応する電圧を検出する」とは、出力電圧Vo(k)を間接的に検出することをいい、例えば、主トランス２４（ｋ）に三次巻線を設け、三次巻線の電圧を整流平滑することによって、出力電圧Vo(k)に略比例した電圧を検出する回路等が考えられる。

主制御回路２８（ｋ）は、出力電圧検出回路２６（ｋ）から出力された出力電圧信号Vo1(k)を受け、出力電圧信号Vo1(k)が一定に保持されるように主スイッチング素子２２（ｋ）のオン時間ton及びオフ時間toffを決定する。そして、主スイッチング素子２２（ｋ）をオンさせるときにハイレベル、オフさせるときにローレベルとなる矩形波状の駆動パルスV22(k)を生成し、主スイッチング素子２２（ｋ）の駆動端子に向けて出力する。駆動パルスV22(k)の周期tsw(k)は、主スイッチング素子２２（ｋ）のスイッチング周期である。駆動パルスV22(k)の１周期が開始するタイミング（ここではオン時間が開始するタイミング）は、後述するスイッチング信号Vsw(k)によって規定される。主制御回路２８（ｋ）は、コンパレータ素子等を用いてアナログ制御を行う構成してもよいし、デジタル演算素子を用いてデジタル制御を行う構成にしてもよい。

補助制御回路３０（ｋ）は、矩形波状のパルスであるスイッチング信号Vsw(k)を生成し、主制御回路２８（ｋ）に向けて出力する回路である。外部接続端子として、動作モード設定信号Vmo(k)が入力されるMO(k)端子と、相手方のスイッチング電源装置１６（ｋ）の補助制御回路３０（ｋ）との間で短幅パルスVsy(k)をやりとりするためのSYN(k)端子とが設けられ、内部には、クロック発生手段３２（ｋ）、処理手段３４（ｋ）、分周手段３６（ｋ）を備えている。

クロック発生手段３２（ｋ）は、一定周期tck(k)のクロック信号Vck(k)を発生し、処理手段３４（ｋ）、分周手段３６（ｋ）に供給する。

処理手段３４（ｋ）は、ＣＰＵやメモリなどを備え、クロック信号Vck(k)を受けて動作する。処理手段３４（ｋ）には、あらかじめ、基本分周数Ａ（Ａは、２以上の自然数）と、クロック信号Vck(k)の周期tckにＡとＢ（Ｂは、２以上の自然数）とを乗じた時間である第一基準時間taと、第一基準時間taよりも短い第二基準時間tbとが設定されている。さらに、処理手段３４（ｋ）には、あらかじめ、第一基準時間taと等しい第三基準時間tcと、クロック信号Vck(k)の周期tckの（1/2・Ａ）倍の時間に第二基準時間tbを加算した時間である第四基準時間tdと、分周数変更定数ａ（ａは、正又は負の整数）とが設定されている。

また、処理手段３４（ｋ）は、入力された動作モード設定信号Vmo(k)により、短幅パルス出力モード又は短幅パルス検出モードのいずれかの動作モードに設定される。動作モード設定信号Vmo(k)は、電源動作中にハイレベル又はローレベルに固定される信号であり、MO(k)端子からデジタルI/Oポート３８（ｋ）を通して処理手段３４（ｋ）に入力される。ここでは、図３に示すように、動作モード設定信号Vmo(k)がローレベルの場合に短幅パルス出力モードになり、ハイレベルの場合に短幅パルス検出モードになる。

また、処理手段３４（ｋ）は、矩形波状のスイッチング信号Vsw(k)を、ローレベルからハイレベルにロジック反転させるタイミングを決定する働きをする。ここでの決定の方法は、処理手段３４（ｋ）が短幅パルス出力モードと短幅パルス検出モードのいずれに設定されているかによって異なる。短幅パルス出力モードと短幅パルス検出モードの違いについては、後で詳しく説明する。

分周手段３６（ｋ）は、処理手段３４（ｋ）から、スイッチング信号Vsw(k)をローレベルからハイレベルにロジック反転させるタイミングの指令、及び、分周数の指令を受け、その分周数でクロック信号Vck(k)を分周して成る繰り返し周期を持つスイッチング信号Vsw(k)を生成し、主制御回路２８（ｋ）に向けて出力する働きをする。スイッチング信号Vsw(k)の周期は、クロック信号Vck(k)に分周数を乗じた時間であり、そのまま駆動パルスV22(k)の周期tsw(k)となり、主スイッチング素子２２（ｋ）のスイッチング周期となる。分周手段３６（ｋ）の構成としては、例えば、カウンタとコンペアレジスタとを設け、カウンタでクロック信号Vck(k)をカウントし、カウント値がコンペアレジスタの設定値に達すると出力のロジックを反転させる構成から成る。

上記のクロック発生手段３２（ｋ）、処理手段３４（ｋ）及び分周手段３６（ｋ）は、互いに独立した回路として設けてもよいし、同一チップ上に集積して設けてもよい。

ここで、短幅パルス出力モードにおける動作と、短幅パルス検出モードにおける動作の違いについて説明する。短幅パルス出力モードに設定された場合、処理手段３４（ｋ）は、第一基準時間taごとに、デジタルI/Oポート４０（ｋ）を通じてSYN(k)端子から、短幅パルスVsy(k)を出力する。さらに、分周手段３６（ｋ）に向けて、「短幅パルスVsy(k)を出力してから第二基準時間tbが経過したタイミングで、スイッチング信号Vsw(k)をローレベルからハイレベルにロジック反転をさせる旨(繰り返し周期の先頭)」、及び、「当該ロジック反転後のスイッチング信号Vsw(k)の周期を決定する分周数をＡとする旨」の指令を出す。そして、分周手段３６（ｋ）は、この指令に基づいてスイッチング信号Vsw(k)を生成し、それを受けた主制御回路２８（ｋ）が、上記ロジック反転のタイミングで１周期tsw(k)が開始する駆動パルスV22(k)を出力する。

一方、動作モードが短幅パルス検出モードに設定された場合、処理手段３４（ｋ）は、第三基準時間tcごとに、デジタルI/Oポート４０（ｋ）を通じてSYN(k)端子を短い期間観測する。そして、ある観測期間内に所定の短幅パルスが検出された場合、処理手段３４（ｋ）が、分周手段３６（ｋ）に向けて、「当該観測期間から第四基準時間tdが経過したタイミングで、スイッチング信号Vsw(k)をローレベルからハイレベルにロジック反転をさせる旨(繰り返し周期の先頭)」、及び、「当該ロジック反転後のスイッチング信号Vsw(k)の周期を決定する分周数をＡとする旨」の指令を出す。

それに対して、ある観測期間内に短幅パルスが検出されなかった場合、処理手段３４（ｋ）が、第三基準時間tcを、次回に限ってta＋ａ・tckとするように設定変更すると共に、分周手段３６（ｋ）に向けて、「当該観測期間から第四基準時間tdが経過したタイミングで、スイッチング信号Vsw(k)をローレベルからハイレベルにロジック反転をさせる旨(繰り返し周期の先頭)」、「当該ロジック反転後のスイッチング信号Vsw(k)の周期を決定する分周数を（Ａ＋ａ）とする旨」、及び、「さらにその次の周期における分周数をＡとする旨」の指令を出す。

上記の指令を受けた分周手段３６（ｋ）は、この指令に合致するスイッチング信号Vsw(k)を生成し、それを受けた主制御回路２８（ｋ）が、当該ロジック反転のタイミングで１周期tsw(k)が開始する駆動パルスV22(k)を出力する。ここでは、当該ロジック反転のタイミングでハイレベルが開始する駆動パルスV22(k)を出力する。

次に、上記のスイッチング電源装置１６を２台使用した電源システム１０について、図１に戻って説明する。ここで、スイッチング電源装置１６（１），１６（２）は、同一の出力電圧Voを出力するように設定され、クロック信号の周期tck、分周数Ａ、及び第二基準時間tbが、それぞれ同じ値にデフォルト設定されている。

スイッチング電源装置１６（１），１６（２）は、±IN(1)端子，±IN(2)端子がそれぞれ入力電源１２の両端に接続され、±OUT(1)端子、±OUT(2)端子がそれぞれ負荷１４の両端に接続され、入力側と出力側のいずれも並列の関係になっている。SYN(1)端子とSYN(2)端子は、接続線を介して互いに接続されている。

MO(1)端子，MO(2)端子には、それぞれモード設定回路４２（１），４２（２）が接続されている。モード設定回路４２（１）は、処理手段３４（１）を短幅パルス出力モードに設定するため、MO(1)端子をローレベルに保持する回路であり、例えば、MO(1)端子とグランド電位との間に抵抗を接続し、MO(1)端子をプルダウンする構成が考えられる。一方、モード設定回路４２（２）は、処理手段３４（２）を短幅パルス検出モードに設定するため、MO(2)端子をハイレベルに保持する回路であり、例えば、MO(1)端子と所定の直流電源との間に抵抗を接続し、MO(2)端子をプルアップする構成が考えられる。従って、図３に示すように、スイッチング電源装置１６（１）がマスタ電源となり、スイッチング電源装置１６（２）がスレーブ電源となる。

次に、電源システム１０の動作について、図４〜図９に基づいて説明する。図４、図５はマスタ電源１６（１）の動作を、図６、図７はスレーブ電源１６（２）の動作をそれぞれ時系列に表わしたフローチャートであり、各々の動作が並行して行われる。スレーブ電源１６（２）の動作には、図６のフローチャートに示すように、判断を行うステップＳ２４があり、判断が「YES」の場合はステップＳ２５１に進み、「NO」の場合は、ステップＳ２５６を行ってからステップＳ２５１に進む。

まず、ステップＳ２４で「YES」と判断される場合の電源システム１０の一連の動作について、図８のタイムチャートに基づいて説明する。

入力電源Viが投入されると、マスタ電源１６（１）は、図４のステップＳ１１に進み、処理手段３４（１）がローレベルの動作モード設定信号Vmo(1)を受け、短幅パルス出力モードに設定される。さらに、ステップＳ１２に進み、処理手段３４（１）が、分周手段３６（１）に向けて、「スイッチング信号Vsw(1)がハイレベルにロジック反転するタイミングを、短幅パルスVsy(1)の出力後、第二基準時間tbが経過した時とする旨(繰り返し周期の先頭)」、及び「当該ロジック反転後のスイッチング信号Vsw(1)の周期を決定する分周数をＡとする旨」の指令を出す。

一方、スレーブ電源１６（２）は、入力電源Viが投入されると図６のステップＳ２１に進み、処理手段３４（２）がハイレベルの動作モード設定信号Vmo(2)を受け、短幅パルス検出モードに設定される。さらに、ステップＳ２２に進み、処理手段３４（２）が、分周手段３６（２）に向けて、「スイッチング信号Vsw(2)がハイレベルにロジック反転するタイミングを、SYN(2)端子を観測した後、第四基準時間tdが経過した時とする旨(繰り返し周期の先頭)」、及び「当該ロジック反転後のスイッチング信号Vsw(2)の周期を決定する分周数をＡとする旨」の指令を出す。

次に、マスタ電源１６（１）は、ステップＳ１３に進み、所定のタイミングで処理手段３４（１）の指令により、SYN(1)端子から最初の短幅パルスVsy(1)が出力される。短幅パルスVsy(1)のパルス幅tsy(1)は、図８のタイムチャートに示すように、スイッチング周期tsw(1)に比べて十分に短く、例えば、tsw(1)の1/50〜1/100程度が好ましい。その後、マスタ電源１６（１）はスイッチング制御ステップＳ１４に進む。

一方、スレーブ電源１６（２）は、ステップＳ２３に進み、所定のタイミングで短い時間、処理手段３４（２）がSYN(2)端子を観測する。すなわち、観測時間tsy(2)内に、短幅パルスVsy(1)が発生しているか否かを観測する。観測時間tsy(2)は、あまり長くすると、後述するインターリーブ動作の精度が低下するので、短幅パルスVsy(1)のパルス幅tsy(1)の１〜３倍程度の長さに設定するとよい。ここでは、図８のタイムチャートに示すように、マスタ電源１６（１）が短幅パルスVsy(1)を出力するタイミングとスレーブ電源１６（２）がSYN(2)端子を観測するタイミングとが一致しているので、スレーブ電源１６（１）は、ステップＳ２４で「YES」と判断し、スイッチング制御ステップＳ２５に進む。

マスタ電源１６（１）は、スイッチング制御ステップＳ１４に入ると、図５のステップＳ１４１に示すように、短幅パルスVsy(1)が出力され、第二基準時間tbが経過した時、分周手段３６（１）がスイッチング信号Vsw(1)をハイレベルに反転させる。そして、ステップＳ１４２に進み、スイッチング信号Vsw(1)がハイレベルになったのに伴って、主制御回路２８（１）が駆動パルスV22(1)をハイレベルに反転させ、主スイッチング素子２２（１）がオンする。オンがしばらく継続した後、ステップＳ１４３に進み、出力電圧信号Vo1(1)を一定にするためのオン時間ton(1)が経過したタイミングで、主制御回路２８（１）が駆動パルスV22(1)をローレベルに反転させ、主スイッチング素子２２（１）がオフする。主制御回路２８（１）は、出力電圧信号Vo1(1)が所定の基準値よりも低いときには、出力電圧信号Vo1(1)を上昇させるため、オン時間ton(1)を長くする制御を行い、出力電圧信号Vo1(1)が所定の基準値よりも高いときには、出力電圧信号Vo1(1)を低下させるため、オン時間ton(1)を短くする制御を行う。その後、ステップＳ１４４に進み、分周手段３６（１）が、スイッチング信号Vsw(1)をローレベルに反転させる。このロジック反転のタイミングは、駆動パルスV22(1)の挙動に影響しないようになっており、スイッチング信号Vsw(1)がハイレベルに反転した後、（Ａ・tck）の時間が経過する前の適宜のタイミングであればよい。その後、ステップＳ１４５に進み、先にスイッチング信号Vsw(1)がハイレベルに反転したタイミングからtsw(1)の時間（すなわち、Ａ・tckの時間）が経過した時、分周手段３６（１）がスイッチング信号Vsw(1)をハイレベルに反転させる。

その後は、もう一度ステップＳ１４２に戻り、ステップＳ１４２〜Ｓ１４５を繰り返す。このようにして、マスタ電源１６（１）の主スイッチング素子２２（１）が、一定のスイッチング周期tsw(1)＝Ａ・tckでオンオフを繰り返す。

一方、スレーブ電源１６（２）は、スイッチング制御ステップＳ２５に入ると、図７のステップＳ２５１に示すように、SYN(2)端子を観測してから第四基準時間tdが経過した時、分周手段３６（２）が、スイッチング信号Vsw(2)をハイレベルに反転させる。ここで、第四基準時間tdは、tb+1/2・Ａ・tckなので、図８に示すように、スイッチング信号Vsw(2)がハイレベルに反転するタイミングが、マスタ電源１６（１）の１周期tsw(1)の中間のタイミングとなる。そして、ステップＳ２５２に進み、スイッチング信号Vsw(2)がハイレベルになったのに伴って、主制御回路２８（２）が駆動パルスV22(2)をハイレベルに反転させ、主スイッチング素子２２（２）がオンする。このオンがしばらく継続した後、ステップＳ２５３に進み、出力電圧信号Vo1(2)を一定にするためのオン時間ton(2)が経過したタイミングで、主制御回路２８（２）が駆動パルスV22(2)をローレベルに反転させ、主スイッチング素子２２（２）がオフする。主制御回路２８（２）も、出力電圧信号Vo1(2)が所定の基準値よりも低いときには、オン時間ton(2)を長くする制御を行い、出力電圧信号Vo1(2)が所定の基準値よりも高いときには、オン時間ton(2)を短くする制御を行う。その後、ステップＳ２５４に進み、分周手段３６（２）がスイッチング信号Vsw(2)をローレベルに反転させる。このロジック反転のタイミングも、駆動パルスV22(2)の挙動に影響しないようになっており、スイッチング信号Vsw(2)がハイレベルに反転した後、（Ａ・tck）の時間が経過する前の適宜のタイミングであればよい。その後、ステップＳ２５５に進み、先にスイッチング信号Vsw(2)がハイレベルに反転したタイミングからtsw(2)の時間（すなわち、Ａ・tckの時間）が経過した時、分周手段３６（２）がスイッチング信号Vsw(2)をハイレベルに反転させる。

その後は、もう一度ステップＳ２５２に戻り、ステップＳ２５２〜Ｓ２５５を繰り返す。このようにして、スレーブ電源１６（２）の主スイッチング素子２２（２）が、マスタ電源１６（１）と同じスイッチング周期tsw(2)＝Ａ・tckでオンオフを繰り返す。このとき、図８に示すように、スレーブ電源１６（２）のオン時間ton(2)が開始するタイミングが、マスタ電源１６（１）のオン時間ton(1)が開始するタイミングに対して、常に１８０度ずれるので、２台のスイッチング電源装置１６（１），１６（２）の間で理想的なインターリーブ動作が行われる。

その後、マスタ電源１６（１）は、図４のステップＳ１５に進み、先に短幅パルVsy(1)を出力してから第一基準時間taが経過したタイミングで、処理手段３４（１）の指令により、SYN(1)端子から次の短幅パルスVsy(1)が出力される。ここで、第一基準時間taは、周期tsw（＝Ａ・tck）にＢを乗じた時間なので、上記のステップＳ１４２〜Ｓ１４５が繰り返される回数はＢ回となる（図８の場合は３回）。ステップＳ１５の後は、再度スイッチング制御ステップＳ１４に戻り、上記と同様にステップＳ１４〜Ｓ１５を繰り返す。

一方、スレーブ電源１６（２）は、図６のステップＳ２６に進み、先にSYN(2)端子を観測してから第三基準時間tcが経過したタイミングで、上記の短い時間tsy(2)、処理手段３４（２）がSYN(2)端子を観測する。ここで、第三基準時間tcも、周期tsw（＝Ａ・tck）にＢを乗じた時間なので、上記のステップＳ２５２〜Ｓ２５５が繰り返される回数がＢ回となる（図８の場合は３回）。ステップＳ２６の後は、ステップＳ２４に戻って「YES」と判断され、上記と同様にステップＳ２４〜Ｓ２６を繰り返す。

このように、マスタ電源１６（１）とスレーブ電源１６（２）との間で、第一基準時間ta及び第三基準時間tcごとに、互いのスイッチング周期tswの位相のチェックを行い、狙いのインターリーブ動作が維持されていることを確認する。

次に、スレーブ電源１６（２）におけるステップＳ２４で、「NO」と判断される場合の電源システム１０の一連の動作について、図９のタイムチャートに基づいて説明する。ここで、マスタ電源１６（１）の動作、及びスレーブ電源１６（２）のステップＳ２１〜Ｓ２３の動作は上記と同様なので省略し、スレーブ電源１６（２）のスイッチング制御ステップＳ２４〜Ｓ２６の動作を中心に、図６、図７のフローチャートに沿って説明する。

図９のタイムチャートに示すように、スレーブ電源１６（２）があるタイミングでSYN(2)端子を観測した時（図９における１回目の観測）、マスタ電源１６（１）の短幅パルスVsy(1)が検出されず、観測期間tsy(2)の後で短幅パルスVsy(1)が出力されている。短幅パルスVsy(1)が出力されるタイミングと観測期間tsy(2)がずれるのは、例えば、入力電圧Viを投入して電源システム１０が起動するときや、電源システムの定常運転中にノイズ等の外乱が加わってクロック信号Vckが一時的に変動したとき等である。

スレーブ電源１６（２）は、ステップＳ２４で「NO」と判断し、スイッチング制御ステップＳ２５に進む。そして、図７のステップＳ２５６に示すように、処理手段３４（２）が、第三基準時間tcを次回に限ってta＋ａ・tckとするように設定変更すると共に、分周手段３６（２）に向けて、「後で行うステップＳ２５２〜Ｓ２５５の繰り返しのうち、１回目の分周数を（Ａ＋ａ）に変更し、その後は分周数をＡに戻す旨」の指令を出す。なお、ここでは「１回目の分周数」としているが、Ｂ回の繰り返しの中の何回目でもよい。

まず、１回目のステップＳ２５１〜Ｓ２５５を説明する。ステップＳ２５１に入ると、SYN(2)端子を観測してから第四基準時間tdが経過した時、分周手段３６（２）が、スイッチング信号Vsw(2)をハイレベルに反転させる。第四基準時間tdは、上記と同様にtb+1/2・Ａ・tckであるが、観測期間tsy(2)と短幅パルスVsy(1)のタイミングとがずれているので、図８と異なり、スイッチング信号Vsw(2)がハイレベルに反転するタイミングがマスタ電源１６（１）の１周期tsw(1)の中間のタイミングにならない。そして、ステップＳ２５２に進み、スイッチング信号Vsw(2)がハイレベルになったのに伴って、主制御回路２８（２）が駆動パルスV22(2)をハイレベルに反転させ、主スイッチング素子２２（２）がオンする。このオンがしばらく継続した後、ステップＳ２５３に進み、出力電圧信号Vo1(2)を一定にするためのオン時間ton(2)が経過したタイミングで、主制御回路２８（２）が駆動パルスV22(2)をローレベルに反転させ、主スイッチング素子２２（２）がオフする。その後、ステップＳ２５４に進み、分周手段３６（２）が、スイッチング信号Vsw(2)をローレベルに反転させる。その後、ステップＳ２５５に進み、先にスイッチング信号Vsw(2)がハイレベルに反転したタイミングからtsw(2)の時間が経過した時、分周手段３６（２）がスイッチング信号Vsw(2)をハイレベルに反転させる。ここでは、分周数が（Ａ＋ａ）に指定されているので、周期はtsw(2)＝（Ａ＋ａ）・tckとなり、直前の周期tsw(2)＝Ａ・tckに比べて時間（ａ・tck）だけ変化する。図９では、a＝＋１に設定されているので、周期tsw(2)が時間tckだけ長くなる。その後はもう一度ステップＳ２５２に戻り、ステップＳ２５２〜Ｓ２５５を繰り返す。

２回目以降は、ステップＳ２５５を行った結果が異なる。すなわち、先にスイッチング信号Vsw(2)がハイレベルに反転したタイミングからtsw(2)の時間が経過した時、分周手段３６（２）がスイッチング信号Vsw(2)をハイレベルに反転させる、という動作は同じであるが、ここでは、分周数がＡに戻り、周期はtsw(2)＝Ａ・tckとなる。従って、図９に示すように、直前の周期tsw(2)＝（Ａ＋１）・tckよりも短くなる。

その後、スレーブ電源１６（２）は、図６のステップＳ２６に進み、先にSYN(2)端子を観測してから第三基準時間tc＝ta＋ａ・tckが経過したタイミングで、短い時間tsy(2)の間、処理手段３４（２）がSYN(2)端子を観測する。ここでは、図９に示すように、第三基準時間tcが前回よりも時間tckだけ長くなり、その分だけ、観測期間tsy(2)のタイミングが遅れることにより、マスタ電源１６（１）が出力したVsy(1)が検出される。従って、その後、ステップＳ２４に戻って「YES」と判断され、以降は、図８で説明した理想的なインターリーブ動作が行われるようになる。

図９における１回目の観測の時、短幅パルスVsy(1)が出力されるタイミングと観測期間tsy(2)とのずれが時間tckよりも大きいとすれば、図９における２回目の観測では「YES」と判断されないが、上記のステップＳ２４、Ｓ２５６、Ｓ２５１〜Ｓ２６の動作を何回か繰り返すことによって、やがて「YES」と判断され、以降は、図８で説明した理想的なインターリーブ動作が行われるようになる。この繰り返し回数は、分周数変更定数ａを変更することにより調整できる。

以上説明したように、第一実施形態のスイッチング電源装置１６によれば、主スイッチング素子２２の位相を制御するシンプルな構成の補助制御回路３０により、マスタ電源１６（１）とスレーブ電源１６（２）との間で理想的なインターリーブ動作を行うことが可能になる。また、マスタ電源１６（１）とスレーブ電源１６（２）は、同一構成の２台のスイッチング電源装置１６を用いて実現できるので、電源システム１０の組み立て工場において、スイッチング電源装置１６の調達や在庫管理が容易である。また、動作モードを短幅パルス出力モードに設定すれば、単体（１台）でも使用できるという利便性がある。

また、第一実施形態の電源システム１０によれば、２台のスイッチング電源装置１６（１），１６（２）の間を結ぶ接続線の数が１本と少なく、配線が非常に容易である。また、この接続線に外来ノイズが混入したとしても、その影響は、主スイッチング素子２２（１），２２（２）がオンオフする位相の設定に僅かな誤差が生じる程度であり、出力電圧Voが著しく変動する等の重大な異常が発生したり、主スイッチング素子２２（１），２２（２）が故障したりする心配がない。しかも、一時的に位相の設定に誤差が生じたとしても、その誤差が自動的に補正され、ごく短時間のうちに正常なインターリーブ動作の状態に戻ることができる。また、スイッチング電源装置１６（１），１６（２）のクロック信号Vck(1)，Vck(2)の周期tck(k)にばらつきがあると、スイッチング周期tsw(k)がばらつくので、従来であればインターリーブ動作が困難なところ、上記と同様の動作により自動的に補正され、良好なインターリーブ動作を行うことができる。

なお、周波数変更定数ａは、正負のどちらでもよく、適宜選択することができる。上記の説明では省略したが、電源システム１０の場合、入力電圧Viを投入した後、マスタ電源１６（１）が最初の短幅パルスVsy(1)を出力するタイミング（ステップＳ１３）が、スレーブ電源１６（２）が最初にSYN(2)端子を観測するタイミング（ステップＳ２３）よりも僅かに後になるように設定され、かつ、分周数変更定数ａを正の値（ここでは＋１）に設定されている。従って、上記の動作により、入力電圧Viを投入してからごく短時間のうちに正常なインターリーブ動作の状態になることができる。これに対して、最初の短幅パルスVsy(1)とSYN(2)端子の観測のタイミングとが反対の場合は、分周数変更定数ａを負の値にするとよい。その場合、入力電圧Viを投入してから所定の期間、分周手段３６（ｋ）から主制御回路２８（ｋ）へのスイッチング信号Vsw(k)の出力を停止させ、所定の期間が経過した後で出力させるようにすれば、正常なインターリーブ動作が可能になった時点で主スイッチング素子２２（ｋ）のオンオフを開始させることができる。

また、上記マスタ電源１６（１），１６（２）の主制御回路２８（１），２８（２）は、スイッチング信号Vsw(1)，Vsw(2)がハイレベルからローレベルにロジック反転する動作については、無視する形で駆動パルスV22(1)，V22(2)を生成している。しかし、このロジック反転を他のアプリケーションに利用することも可能である。例えば、主制御回路２８（１），２８（２）が、スイッチング信号Vsw(1)，Vsw(2)の当該ロジック反転のタイミングで駆動パルスV22(1)，V22(2)を強制的にローレベルに保持する機能を付与すれば、駆動パルスV22(1)，V22(2)の最大オン時間を規定する制御が可能になり、主トランス２４（ｋ）の磁気飽和を防止し、主スイッチング素子２２等のパワー半導体の故障を容易に回避することができるようになる。

次に、この発明のスイッチング電源装置及び電源システムの第二実施形態について、図１０〜図１３に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第二実施形態の電源システム４４は、図１０に示すように、１つの入力電源１２から電力の供給を受け、４つの負荷１４に対してそれぞれ異なる直流電圧及び電流を出力するシステムであり、この中に第二実施形態のスイッチング電源装置４６が４台使用されている。４台のスイッチング電源装置４６は、入力電源１２から受けた入力電圧を所定の出力電圧に変換して出力する装置であり、それぞれの出力電圧の違いに基づいて電力変換部の構成が異なっている。図１０では、説明の便宜のため、４台のスイッチング電源装置４６（ｋ）（kは１〜４）を表わし、各スイッチング電源装置に関係する構成についても符号の末尾に（１），（２），・・・を付して区別してある。

スイッチング電源装置４６（ｋ）は、図１１に示すように、インバータ回路１８（ｋ）と整流平滑回路２０（ｋ）とで構成された電力変換部を備え、さらにインバータ回路１８（ｋ）は、主スイッチング素子２２（ｋ）と主トランス２４（ｋ）とで構成されている。４台のスイッチング電源装置４６（ｋ）は、各出力電圧Vo(k)の設定値が異なるので、主トランス２４（ｋ）の巻数が異なっている。例えば、出力電圧Vo(k)の設定値が高いものは、二次巻線２４ｂの巻数が多くなっている。ただし、出力電圧Vo(k)の設定値の差が比較的小さい場合は、同一巻数の主トランス２４（ｋ）を使用しても構わない。

主スイッチング素子２２（ｋ）のオンオフを制御する制御部は、出力電圧検出回路２６（ｋ）、主制御回路２８（ｋ）、補助制御回路４８（ｋ）で構成されている。従って、図２で説明したスイッチング電源装置１６（ｋ）とは、補助制御回路３０（ｋ）に代えて補助制御回路４８（ｋ）が設けられている点で異なる。

補助制御回路４８（ｋ）は、矩形波状のパルスであるスイッチング信号Vsw(k)を生成し、主制御回路２８（ｋ）に向けて出力する回路である。外部接続端子として、２つの動作モード設定信号Vmo１(k)，Vmo2(k)が入力されるMO1(k)，MO2(k)端子と、相手方のスイッチング電源装置４６（ｋ）の補助制御回路４８（ｋ）との間で短幅パルスVsy(k)をやりとりするためのSYN(k)端子とが設けられ、内部には、クロック発生手段３２（ｋ）、処理手段５０（ｋ）、分周手段３６（ｋ）を備えている。従って、図２で説明した補助制御回路３０（ｋ）とは、動作モード設定信号が２つのMO端子に入力される点、及び、処理手段３４（ｋ）に代えて処理手段５０（ｋ）が設けられている点で異なる。

処理手段５０（ｋ）は、ＣＰＵやメモリなどを備え、クロック信号Vck(k)を受けて動作する。処理手段５０（ｋ）には、あらかじめ、基本分周数Ａ（Ａは、２以上の自然数）と、クロック信号Vck(k)の周期tckにＡとＢ（Ｂは、２以上の自然数）とを乗じた時間である第一基準時間taと、第一基準時間taよりも短い第二基準時間tbとが設定されている。さらに、処理手段５０（ｋ）には、あらかじめ、第一基準時間taと等しい第三基準時間tcと、クロック信号Vck(k)の周期tck(k)のＡ倍の時間よりも短い所定時間に第二基準時間tbを加算した時間である第四基準時間tdと、正又は負の整数である分周数変更定数ａとが設定されている。ここでは、各処理手段５０（ｋ）に、「tb+1/4・Ａ・tck」、「tb+2/4・Ａ・tck」、「tb+3/4・Ａ・tck」という３通りの第四基準時間tdが設定され、MO1(k)，MO2(k)端子に入力された動作モード設定信号Vmo１(k)，Vmo2(k)に応じて、いずれかの第四基準時間tdが選択される。詳しくは、後で説明する。

また、処理手段５０（ｋ）は、動作モード設定信号Vmo1(k)，Vmo2(k)により、短幅パルス出力モード又は短幅パルス検出モードのいずれかの動作モードに設定される。動作モード設定信号Vmo1(k)，Vmo2(k)は、電源動作中にハイレベル又はローレベルに固定される信号であり、MO1(k)，MO2(k)端子からデジタルI/Oポート３８（ｋ）を通して処理手段５０（ｋ）に入力される。ここでは、図１２に示すように、動作モード設定信号Vmo1(k)，Vmo2(k)の双方がローレベルの場合に短幅パルス出力モードになり、それ以外の場合に短幅パルス検出モードになる。さらに、動作モード設定信号Vmo１(k)，Vmo2(k)には、第四基準時間tdを指定する情報が含まれ、図１３に示す要領で、２つの信号のロジック（ハイレベル又はローレベル）の組み合わせにより、上記の３通りのうちのいずれかの時間tdが選択される。

また、処理手段５０（ｋ）は、図２の処理手段３４（ｋ）と同様に、矩形波状のスイッチング信号Vsw(k)を、ローレベルからハイレベルにロジック反転させるタイミングを決定する働きをする。ただし、ここでは、スレーブ電源に設定された場合、それぞれ、動作モード設定信号Vmo１(k)，Vmo2(k)により指定された個別の第四基準時間tdに基づいて、当該ロジック反転のタイミングを決定することになる。

次に、上記のスイッチング電源装置４６を４台使用した電源システム４４について、図１０に戻って説明する。ここで、各スイッチング電源装置４６（１）〜４６（４）は、クロック信号の周期tck、分周数Ａ、及び前記第二基準時間tbがそれぞれ同じ値にデフォルト設定されている。

スイッチング電源装置４６（１）〜４６（４）は、±IN(1)端子〜±IN(4)端子がそれぞれ入力電源１２の両端に接続され、±OUT(1)端子〜±OUT(4)端子がそれぞれ別個の負荷１４（１）〜１４（４）の両端に接続され、入力側のみが並列の関係になっている。SYN(1)端子〜SYN(4)端子は、互いに接続されている。

MO1(1)，MO2(1)端子〜MO1(4)，MO2(4)端子には、それぞれモード設定回路４２（１）〜４２（４）が接続されている。モード設定回路４２（１）は、処理手段５０（１）を短幅パルス出力モードに設定するため、図１２の「ｋ＝１」の欄に示すように、MO1(1)，MO2(1)端子の双方をローレベルに保持する。モード設定回路４２（２）〜４２（４）は、処理手段５０（２）〜５０（４）を短幅パルス検出モードに設定すると共に、それぞれ異なる第四基準時間tdに設定する回路であり、図１２の「ｋ＝２〜４」の欄に示すように、MO1(2)，MO2(2)端子〜MO1(4)，MO2(4)端子をハイレベル又はローレベルに保持する。
従って、スイッチング電源装置４６（１）がマスタ電源となり、スイッチング電源装置４６（２）〜４６（４）がスレーブ電源となる。

第二実施形態のスイッチング電源装置４６によれば、第一実施形態のスイッチング電源装置１６と同様の作用効果を得ることができ、さらに、スレーブ電源４６（ｋ）に設定された場合、動作モード設定信号Vmo１(k)，Vmo2(k)により第四基準時間tdを個別に指定できるので、マスタ電源４６（１）の主スイッチング素子２２（１）のオンが開始されるタイミングを基準として、スレーブ電源４６（ｋ）の主スイッチング素子２２（ｋ）のオンが開始されるタイミングを個別に設定し、各主スイッチング素子の位相を自在にずらすことができるという利点がある。

例えば、第二実施形態の電源システム４４のように、スレーブ電源４６（２）〜４６（４）の第四基準時間tdを、それぞれ、第二基準時間tbにスイッチング周期tsw（＝Ａ・tck）の1/4倍の時間、2/4倍の時間、3/4倍の時間を加算した時間に設定することによって、マスタ電源４６（１）を含む４台の間で位相を９０度ずつ均等にずらすことができ、理想的なインターリーブ動作を行うことができる。

ここで、図１１における補助制御回路４８（ｋ）は、MO1(k)，MO2(k)端子、２つのデジタルI/Oポート３８（ｋ）及び処理手段５０（ｋ）の構成が、デジタル信号である動作モード設定信号Vmo1(k)，Vmo2(k)に対応した構成になっているが、図１３（ａ）の変形例に示すように、１つのMO(k)端子、１つのＡ／Ｄコンバータ５２（ｋ）及び処理手段５０（ｋ）を設け、アナログ信号である動作モード設定信号Vmo(k)に対応した構成にしてもよい。この場合、動作モード及び第四基準時間tdの指定は、例えば図１３に示すように、動作モード設定信号Vmo(k)の直流電圧レベルの違いによって行うことができる。

なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。
例えば、上記実施形態では、第二基準時間tb又は第四基準時間tdが経過した時にスイッチング信号Vswがローレベルからハイレベルにロジック反転し、当該ロジック反転のタイミングで主スイッチング素子２２のオン時間を開始する、という制御を行っているが、これに限定されず、第二基準時間tb又は第四基準時間tdが経過した時にスイッチング信号Vswが所定方向にロジック反転し、当該ロジック反転のタイミングで主スイッチング素子２２の１周期が開始する、という制御がされるものであればよい。従って、例えば、第二基準時間tb又は第四基準時間tdが経過した時にスイッチング信号Vswがハイレベルからローレベルにロジック反転し、当該ロジック反転のタイミングで主スイッチング素子２２のオフ時間が開始する、という制御にすることができる。

また、動作モード設定信号により短幅パルス出力モードを選択すれば、単体（１台）での使用も可能になる。また、複数台を組み合わせて使用する場合、マスタ電源として使用されるスイッチング電源装置は、処理手段に、基本分周数Ａ、第一基準時間及び第二基準時間が設定されていればよく、スレーブ電源に必要な第三基準時間、第四基準時間、及び分周数変更定数ａの設定、及びこれに関連する演算処理を省略することができる。これにより、マスタ電源が有する処理手段の負担が軽減され、動作を高速化することができる。

また、この発明の電源システムについても、上記実施形態に限定されるものではない。例えば、図１の電源システム１０に、スイッチング電源装置１６（１），１６（２）と同一のスイッチング電源装置１６（３）を追加して、これをスレーブ電源としてインターリーブ動作を行うことができる。この場合、マスタとして動作しているスイッチング電源装置１６（１）の主スイッチング素子２２（１）に対して、スレーブとして動作しているスイッチング電源装置１６（２），１６（３）の主スイッチング素子２２（２），２２（３）の位相が１８０度ずれる形で、インターブ動作が行われる。

また、例えば、図１０の電源システム４４に、スイッチング電源装置４６（２）と同じモード設定信号Vmoを入力するスイッチング電源装置４６（５）、スイッチング電源装置４６（３）と同じモード設定信号Vmoを入力するスイッチング電源装置４６（６）、スイッチング電源装置４６（４）と同じモード設定信号Vmoを入力するスイッチング電源装置４６（７）の３台を追加し、これに加えて、新たな第四基準時間td=tb＋4/4・Ａ・tckに設定されるスイッチング電源装置４６（８）を加えて、インターリーブ動作を行うことができる。この場合、マスタとして動作しているスイッチング電源装置４６（１）の主スイッチング素子２２（１）に対して、スレーブとして動作しているスイッチング電源装置４６（２），４６（５）の主スイッチング素子２２（２），２２（５）の位相が９０度ずれ、スレーブとして動作しているスイッチング電源装置４６（３），４６（６）の主スイッチング素子２２（３），２２（６）の位相が１８０度ずれ、スレーブとして動作しているスイッチング電源装置４６（４），４６（７）の主スイッチング素子２２（４），２２（７）の位相が２７０度ずれ、スレーブとして動作しているスイッチング電源装置４６（８）が同位相で動作する形で、４つの位相に対して２台のスイッチング電源装置が一組となって、インターリーブ動作が行われる。

また、図１０の電源システム４４のスイッチング電源装置４６（ｋ）は、図１２に示すように、１周期tsw（＝Ａ・tck）を４分割し、各スレーブ電源４６（２）〜４６（４）の第四基準時間tdを、マスタ電源４６（１）の第二基準時間tbに対して（1/4・Ａ・tck）ずつ差をつけて設定することよって、４つの主スイッチング素子２２（ｋ）の位相を９０度ずつ均等にずらしている。１周期tswの分割数４は、使用するスイッチング電源装置の台数に応じて、２又は３にしてもよいし、５以上にしてもよい。例えば、３台のスイッチング電源装置４６（１）〜４６（３）を用いた電源システムの場合、分割数３が好適であり、２台のスレーブ電源４６（２），４６（３）の第四基準時間tdを、マスタ電源４６（１）の第二基準電圧tbに対して（1/3・Ａ・tck）ずつ差をつけて設定することよって、３つの主スイッチング素子２２（ｋ）の位相を１２０度ずつ均等にずらすことができる。また、５台を超えるスイッチング電源装置４６を使用する場合、分割数を５以上にすれば、同様の考え方で位相をずらすことができる。その場合、４種類以上の第四基準時間tdをデジタル信号である動作モード設定信号Vmoを用いて指定することになるので、適宜、モード設定信号Vmoの数を増やし対応するMO端子の数を増設する。図１３のようなアナログ信号である動作モード設定信号Vmoを用いる構成の場合は、MO端子を増設しなくても、ソフト的に対応が可能である。ただ、定常動作中の主スイッチング素子２２のオン・デューティが２５％以上の場合、分割数を５以上にして制御を複雑にしても、インターリーブ動作によって得られる効果は、分割数が４のときに比べて大きな差はない。

また、電源システム１０，４４のモード設定回路４２（ｋ）は、スイッチング電源装置（ｋ）ごとに個別に設けられているが、１つのモード設定ユニットに機能を集約し、各スイッチング電源装置（ｋ）の動作モードを集中管理する構成にしてもよい。また、そのモード設定ユニットを、いずれかのスイッチング電源装置の内部に設けてもよい。

１０，４４ 電源システム
１６，４６ スイッチング電源装置
２２ 主スイッチング素子
２６ 出力電圧検出回路
２８ 主制御回路
３０，４８ 補助制御回路
３２ クロック発生回路
３４，５０ 処理手段
３６ 分周手段
ａ 分周数変更定数
Ａ 分周数
Vck クロック信号
Vmo 動作モード設定信号
Vo1 出力電圧信号
Vsw スイッチング信号
Vsy 短幅パルス
V22 駆動パルス
ta 第一基準時間
tb 第二基準時間
tc 第三基準時間
td 第四基準時間
tck クロック信号の周期
tsw 駆動パルスの周期
tsy 短幅パルスのパルス幅、又は観測時間

Claims (7)

1. 主スイッチング素子のスイッチング動作により、入力電圧を直流の出力電圧に変換して出力するスイッチング電源装置において、
   前記出力電圧又はこれに対応する電圧を検出し、出力電圧信号を出力する出力電圧検出回路と、矩形波状のパルスであるスイッチング信号を生成する補助制御回路と、前記主スイッチング素子を駆動する矩形波状のパルスであって、前記スイッチング信号が所定方向にロジック反転するタイミングで１周期が開始する駆動パルスを出力し、前記出力電圧信号が所定の値に近づくように前記主スイッチング素子をオンオフさせる主制御回路とを備え、
   前記補助制御回路は、
   一定周期のクロック信号を発生するクロック発生手段と、
   前記クロック信号を受けて動作し、あらかじめ、基本分周数Ａ（Ａは、２以上の自然数）、前記クロック信号の周期にＡとＢ（Ｂは、２以上の自然数）とを乗じた時間である第一基準時間、及び前記第一基準時間よりも短い第二基準時間とが設定され、入力された動作モード設定信号により短幅パルス出力モード又は短幅パルス検出モードのいずれかの動作モードに設定され、前記スイッチング信号を所定方向にロジック反転させるタイミングを決定する処理手段と、
   前記クロック信号を受けて動作し、前記処理手段から、前記スイッチング信号を所定方向にロジック反転させるタイミングの指令、及び分周数の指令を受け、当該指令に基づいて前記クロック信号を分周して成る前記スイッチング信号を生成し、前記主制御回路に向けて出力する分周手段とで構成され、
   前記処理手段が短幅パルス出力モードに設定された場合、前記処理手段は、前記第一基準時間ごとに短幅パルスを出力し、さらに前記分周手段に向けて、前記短幅パルスを出力してから前記第二基準時間が経過したタイミングで前記スイッチング信号を前記所定の方向にロジック反転させる旨、及び当該ロジック反転後の前記スイッチング信号の周期を決定する分周数をＡとする旨の指令を出し、
   前記処理手段が短幅パルス検出モードに設定された場合、前記処理手段は、所定の短幅パルス信号が入力されたか否かを観測し、その観測結果に基づいて、スイッチング信号を生成することを特徴とするスイッチング電源装置。
2. 前記補助制御回路には、前記動作モード設定信号を入力するための外部接続端子と、前記短幅パルスを外部に出力し、又は前記処理手段が観測対象とする前記所定の短幅パルス信号を入力するための外部接続端子とが設けられた請求項１記載のスイッチング電源装置。
3. 前記請求項１又は２記載のスイッチング電源装置をｎ台（ｎは、２以上の自然数）備え、
   ｎ台の前記スイッチング電源装置が、前記クロック信号の周期、前記分周数Ａ、及び前記第二基準時間がそれぞれ同じ値にデフォルト設定され、短幅パルス出力モードに設定された１台のマスタ電源と、短幅パルス検出モードに設定されたその他のスレーブ電源とに区分され、
   前記スレーブ電源の前記処理手段には、あらかじめ、前記第一基準時間と等しい第三基準時間と、前記クロック信号の周期のＡ倍の時間よりも短い時間に前記第二基準時間を加算した時間である第四基準時間と、正又は負の整数である分周数変更定数ａとが設定され、
   個々の前記スレーブ電源は、自己の前記処理手段が、前記第三基準時間ごとに前記マスタ電源が出力する前記短幅パルスを短い期間観測し、
   前記観測期間内に前記短幅パルスが検出された時、当該処理手段が、自己の前記分周手段に向けて、当該観測期間から前記第四基準時間が経過したタイミングで前記スイッチング信号を前記所定の方向にロジック反転させる旨、及び当該ロジック反転後の前記スイッチング信号の周期を決定する分周数をＡとする旨の指令を出し、
   前記観測期間内に前記短幅パルスが検出されなかった時、当該処理手段は、次回の前記第三基準時間を、前記クロック周期に分周数変更定数ａを乗算した時間と前記第一基準時間とを加算した時間とするように設定変更すると共に、自己の前記分周手段に向けて、当該観測期間から前記第四基準時間が経過したタイミングで前記スイッチング信号を前記所定の方向にロジック反転させる旨、及び当該ロジック反転後の前記スイッチング信号の周期を決定する分周数を、１回は（Ａ＋ａ）とし、その１回以外はＡにする旨の指令を出すことを特徴とする電源システム。
4. 前記スレーブ電源の前記処理手段に入力される前記動作モード設定信号には、前記第四基準時間を指定する情報が含まれ、
   前記処理手段は、当該動作モード設定信号により指定された前記第四基準時間に基づいて処理を行う請求項３記載の電源システム。
5. １台の前記マスタ電源と１台以上の前記スレーブ電源とで電源システムを構成し、少なくとも１台の前記スレーブ電源の前記第四基準時間が、前記第二基準時間に前記クロック信号の周期の（1/2・Ａ）倍の時間を加算した時間に設定され、その他の前記スレーブ電源の第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（0/2・Ａ）倍の時間、前記クロック信号の周期の（1/2・Ａ）倍の時間、前記クロック信号の周期の（2/2・Ａ）倍の時間の何れかを加算した時間に設定されている請求項３又は４記載の電源システム。
6. １台の前記マスタ電源と２台以上の前記スレーブ電源とで電源システムを構成し、少なくとも２台の前記スレーブ電源の前記第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（1/3・Ａ）倍の時間、前記クロック信号の周期の（2/3・Ａ）倍の時間を加算した時間に設定され、その他の前記スレーブ電源の前記第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（0/3・Ａ）倍の時間、前記クロック信号の周期の（1/3・Ａ）倍の時間、前記クロック信号の周期の（2/3・Ａ）倍の時間、前記クロック信号の周期の（3/3・Ａ）倍の時間のうちの何れかを加算した時間に設定されている請求項３又は４記載の電源システム。
7. １台の前記マスタ電源と３台以上の前記スレーブ電源とで電源システムを構成し、少なくとも３台の前記スレーブ電源の前記第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（1/4・Ａ）倍の時間、前記クロック信号の周期の（2/4・Ａ）倍の時間、前記クロック信号の周期の（3/4・Ａ）倍の時間を加算した時間に設定され、その他の前記スレーブ電源の前記第四基準時間が、前記第二基準時間に、それぞれ前記クロック信号の周期の（0/4・Ａ）倍の時間、前記クロック信号の周期の（1/4・Ａ）倍の時間、前記クロック信号の周期の（2/4・Ａ）倍の時間、前記クロック信号の周期の（3/4・Ａ）倍の時間、前記クロック信号の（4/4・Ａ）倍の時間のうちの何れかを加算した時間に設定されている請求項３又は４記載の電源システム。

Images