JP2013197248A - 半導体装置の検査方法、半導体装置の製造方法、検査用治具 - Google Patents

半導体装置の検査方法、半導体装置の製造方法、検査用治具 Download PDF

Info

Publication number
JP2013197248A
JP2013197248A JP2012061632A JP2012061632A JP2013197248A JP 2013197248 A JP2013197248 A JP 2013197248A JP 2012061632 A JP2012061632 A JP 2012061632A JP 2012061632 A JP2012061632 A JP 2012061632A JP 2013197248 A JP2013197248 A JP 2013197248A
Authority
JP
Japan
Prior art keywords
sheet
semiconductor substrate
semiconductor device
inspection
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012061632A
Other languages
English (en)
Other versions
JP5591852B2 (ja
Inventor
Daisuke Yamashita
大輔 山下
Hironobu Shibata
浩延 柴田
Akira Ezaki
朗 江崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012061632A priority Critical patent/JP5591852B2/ja
Priority to US13/780,641 priority patent/US20130244351A1/en
Priority to CN2013100702527A priority patent/CN103325705A/zh
Publication of JP2013197248A publication Critical patent/JP2013197248A/ja
Application granted granted Critical
Publication of JP5591852B2 publication Critical patent/JP5591852B2/ja
Priority to US14/503,888 priority patent/US20150056727A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

【課題】薄化した半導体基板の搬送性を確保しつつ、半導体装置の電気特性を検査できる半導体装置の検査方法、半導体装置の製造方法及び検査用治具を提供する。
【解決手段】半導体装置が形成され、表面に支持基板が貼り付けられた半導体基板の裏面に、半導体基板よりも大きく、中心部に半導体基板よりも小さな開口101Cが形成されたシート101及びシート101の外周部を保持する保持フレーム102を備える検査用治具100を貼り付ける工程と、半導体基板から支持基板を剥離する工程と、電気特性検査装置のプローブを半導体基板の表面に接触させ、電気特性検査装置のテストステージを開口から露出した半導体基板の裏面に接触させて、半導体装置の電気特性を測定する工程とを有する。
【選択図】図1

Description

本発明の実施形態は、半導体装置の検査方法、半導体装置の製造方法及び検査用治具に関する。
個別半導体(ディスクリート半導体)等の縦型半導体装置は、半導体基板(以下、ウェハと記載)に対して垂直な方向に電流が流れる。このため、ウェハ上に形成されている縦型半導体装置の電気特性は、電気特性検査装置のプローブをウェハの表面側にある電極(表面電極)に接触(コンタクト)させ、電気特性検査装置のテストステージをウェハの裏面側にある電極(裏面電極)にコンタクトした状態で検査する必要がある。
縦型半導体装置では、ウェハを裏面から研削、研磨、エッチング等により薄化した後、この裏面に対して種々のプロセス処理を行うことが一般的である。通常、薄化したウェハは、反りが大きくなるため搬送(ハンドリング)が困難となる。また、搬送時やプロセス時の不具合(例えば、割れや欠け)が生じやすくなる。このため、ウェハの表面に表面保護シート(BSGテープ)や支持基板(ガラス基板)を貼り付けてウェハを補強する対策が採られる。
しかしながら、ウェハ表面にBSGテープやガラス基板を貼り付けた状態では、電気特性検査装置のプローブを表面電極に接触させることができず、縦型半導体装置の電気特性を検査することができない。そこで、ウェハ表面に貼り付けられたBSGテープやガラス基板を剥離して表面電極を露出する必要がある。通常、BSGテープやガラス基板は、ウェハをダイシングシート上にマウントした状態で剥離する。しかし、BSGテープやガラス基板を剥離した後では、ウェハの強度を保つためにダイシングシートを剥がすことができない。このため、今度は、裏面電極にテストステージを接触させることができず、縦型半導体装置の電気特性を検査することができない。
そこで、BSGテープやガラス基板をウェハの表面から剥離した後、ウェハの表面に、開口を有するシートを貼り付けて電気特性を測定することが提案されている。この提案では、シートの開口を介してプローブを表面電極にコンタクトさせて電気的導通を確保している(特許文献1参照)。
特開2005−294773号公報
しかしながら、従来の手法では、ウェハの表面側からウェハを支持しているため、ウェハ裏面のプロセス処理を進める途中でBSGテープを剥離する必要がある。また、BSGテープを剥離した状態のウェハでは、ウェハの強度を保つことができず、ウェハ裏面へのプロセス処理を進めることができない。
以上のように、薄化した半導体基板の搬送性を確保しつつ、半導体装置の電気特性を検査できる手法が求められている。
本発明の実施形態は、薄化した半導体基板の搬送性を確保しつつ、半導体装置の電気特性を検査できる半導体装置の検査方法、半導体装置の製造方法及び検査用治具を提供することを目的とする。
実施形態に係る半導体装置の検査方法は、半導体装置が形成され、表面に支持基板が貼り付けられた半導体基板の裏面に、半導体基板よりも大きく、中心部に半導体基板よりも小さな開口が形成されたシート及びシートの外周部を保持する保持フレームを備える検査用治具を貼り付ける工程と、半導体基板から支持基板を剥離する工程と、電気特性検査装置のプローブを半導体基板の表面に接触させ、電気特性検査装置のテストステージを開口から露出した半導体基板の裏面に接触させて、半導体装置の電気特性を測定する工程と、を有する。
実施形態に係る検査用治具の構成図。 実施形態に係る検査用治具の製造装置の断面図。 実施形態に係る検査用治具の製造工程図。 実施形態に係る検査用治具の製造工程図。 実施形態に係る半導体装置の製造工程図。 実施形態に係る半導体装置の製造工程図。 実施形態の変形例に係る半導体装置の製造工程図。
以下、図面を参照して、実施形態について詳細に説明する。
<実施形態>
(検査用治具100の構成)
図1は、実施形態に係る検査用治具100の構成図である。図1(a)は、検査用治具100の平面図である。図1(b)は、図1(a)の線分X−Xでの検査用治具100の断面図である。
検査用治具100は、シート101と、金属枠102とを備える。シート101は、ダイシングシートである。シート101は、シート基材101aと、粘着層101bとを備える。粘着層101bは、シート基材101aの片面に設けられる。シート基材101aは、例えばPVC(ポリ塩化ビニール)やPET(ポリエチレンテレフタレート)等の伸縮性を有する樹脂材料で構成される。
シート101は、中心部に円形の開口101cを有する円形のシートである。シート101の直径D1は、検査対象である半導体基板W(以下、ウェハW)の直径よりも大きい(長い)。開口101cの直径D2(シート101の内径)は、ウェハWの直径よりも6mm程度小さい(短い)。なお、シート101には、紫外線硬化型、非紫外線硬化型、耐熱型のいずれのシートを用いてもよい。
金属枠102は、シート101の外周部を保持するリング状の保持枠(例えば、ダイシングフレーム)である。金属枠102の内径D3は、ウェハWの直径よりも大きい(長い)。金属枠102の材質は、例えば、アルミニウム(Al)やステンレス鋼(SUS)である。なお、シート101に貼り付けられたウェハWを搬送するのに必要な強度を確保できれば、金属以外の材料を使用してもよい。
(検査用治具100の製造装置200)
図2は、シート101の製造装置200の構成図である。図2(a)は、製造装置200の断面図である。図2(b)は、吸着ステージ202及びハンドラ(搬送アーム)203の平面図である。以下、図2を参照して、製造装置200の構成について説明する。
製造装置200は、カットステージ201と、吸着ステージ202と、ハンドラ(搬送アーム)203と、カッター204とを備える。
カットステージ201は、上述したダイシングシートなど(以下、シートSと称する)を貼り付けるための円形状のフレームである。吸着ステージ202は、粒子状の金属又はセラミックを焼結成形したポーラス状(多孔質状)の内周吸着部202A及び外周吸着部202Bを備える。
内周吸着部202Aと外周吸着部202Bとの間には、カッター204の逃げ溝G1が設けられている。内周吸着部202A及び外周吸着部202Bは、それぞれ図示しない真空引き機構(例えば、ドライポンプ)に接続されている。吸着ステージ202は、カットステージ201に貼り付けられたシートを吸着する。
ハンドラ203は、吸着ステージ202を搬送する。ハンドラ203と、外周吸着部202Bとの間には、カッター204の逃げ溝G2が設けられている。カッター204は、吸着ステージ202に吸着されたシートSを逃げ溝G1,G2に沿って切る。
図2(b)に示すように、内周吸着部202A、外周吸着部202B及びハンドラ203は、それぞれ円形状であり、同心円状に配置されている。このためシートSを逃げ溝G1,G2に沿ってカッター204で切ると、図1を参照して説明したシート101の形状となる。
(検査用治具100の製造)
図3,図4は、実施形態に係る検査用治具100の製造工程図である。以下、図3,図4を参照して、検査用治具100の製造方法について説明する。
シートSの粘着面を下側(カットステージ側)にして、シートSを引き出し、カットステージ201上に貼り付ける(図3(a)参照)。
ハンドラ203を移動させて、吸着ステージ202の吸着面をシートSのカットステージ201とは反対側に当接させる。次に、シートSを内周吸着部202A及び外周吸着部202Bに吸着させる(図3(b)参照)。
カッター204を使用して、逃げ溝G2に沿ってシートSを切る(図3(c)参照)。次に、カッター204を使用して、逃げ溝G1に沿ってシートSを切る(図4(a)参照)。これにより、シートSからシート101が切り取られる。なお、逃げ溝G1に沿ってシートSを切った後、逃げ溝G2に沿ってシートSを切ってもよい。
ハンドラ203を移動させて、切り取ったシート101を金属枠102上に貼り付ける(図4(b)参照)。
外周吸着部202Bの吸着を解除(OFF)した後、ハンドラ203を移動させて吸着ステージ202を退避させる(図4(c)参照)。
以上のように、図3,図4を参照して説明した方法により、金属枠102にシート101が貼り付けられた検査用治具100が製造される。なお、内周吸着部202Aに吸着されている円形状のシートSを利用して、外径の一回り小さい検査用治具を製造してもよい。例えば、300mm(12インチ)ウェハ用の検査用治具を製造した後、内周吸着部202Aに吸着されている円形状のシートSを利用して、200mm(8インチ)ウェハ用の検査用治具を製造すれば、検査用治具の製造コストを低減できる。さらに、200mm(8インチ)ウェハ用の検査用治具を製造した後、内周吸着部202Aに吸着されている円形状のシートSを利用して、150mm(6インチ)ウェハ用の検査用治具を製造してもよい。
(半導体装置Cの製造)
図5,図6は、半導体装置Cの製造工程図である。以下、図5,図6を参照して、半導体装置Cの製造方法について説明する。
複数の半導体装置Cが形成されたウェハWの表面Fに、仮止剤V(接着剤V)を用いて支持基板Zを接合し、研削等により薄化した後、裏面電極E2の形成までを終えたウェハWを用意する。次に、ウェハWの裏面Bを、検査用治具100のシート101の粘着面側にマウントする(図5(a)参照)。ウェハWをシート101にマウントする際は、減圧下での脱気貼り付けや、ローラ等を用いて支持基板Z上またはシート101のシート基材101a側から圧力を印加する。また、脱気貼り付けと支持基板Zまたはシート101のシート基材101a側への圧力の印加を併用してもよい。
支持基板ZをウェハWの表面Fから剥離する。支持基板Zの剥離は、分離洗浄装置を用いる。支持基板Zを剥離した後は、ウェハWの表面Fを洗浄し、仮止剤VをウェハWの表面Fから取り除く(図5(b)参照)。
電気特性検査装置のプローブPをウェハWに形成された半導体装置Cの表面電極E1に接触させ、電気特性検査装置のテストステージXをシート101から露出したウェハWの裏面Bに形成された裏面電極E2に接触させて、半導体装置Cの電気特性を測定する(図5(c)参照)。
電気特性を測定後、ウェハWの裏面BにダイシングシートYを貼り付ける(図6(a)参照)。ダイシングシートYを貼り付ける際は、減圧下での脱気貼り付けや、ローラ等を用いて検査用治具100上から圧力を印加する。また、脱気貼り付けと検査用治具100への圧力の印加を併用してもよい。
なお、上記手法では、シート101の厚さに相当する段差がウェハWの裏面Bに発生するが,ダイシングシートYを脱気貼付けによりコンフォーマル貼りすることによりその段差部に生じる気泡を極小化できる。このため,ダイシング加工品質に対する影響を低減することができる。また、例えば、高速回転する切削ブレードで、ウェハWの外周部を切り取ることにより、上記段差部を除去した後、後述のダイシングを行うようにしてもよい。
ウェハWをダイシングして、半導体装置Cを個片化する(図6(b)参照)。なお、図6(b)では、ウェハWをフルカットしているが、ウェハWをハーフカットした後、ダイシングシートYを引き延ばして半導体装置Cを個片化してもよい。
以上のように、実施形態では、ウェハWよりも直径が大きく、中心部にウェハWよりも直径の小さな開口が形成されたシート101と、シート101の外周部を保持する金属枠102とを備える検査用治具100を、半導体装置Cが形成され、表面Fに支持基板Zが貼り付けられたウェハWの裏面Bに貼り付けた後、ウェハWから支持基板Zを剥離して、電気特性検査装置のプローブPをウェハWに形成されている半導体装置Cの表面電極E1にコンタクトさせ、電気特性検査装置のテストステージXをシート101から露出したウェハWの裏面に形成されている裏面電極E2にコンタクトさせているので、裏面導通が必要な電気特性検査(ウェハテスト)を実施することができる。
また、減圧下での脱気貼り付けや、ローラ等を用いて支持基板Z上またはシート101のシート基材101a側から圧力を印加した状態、もしくは、脱気貼り付けと支持基板Zまたはシート101のシート基材101a側への圧力の印加を併用してシート101やダイシングシートYを貼り付けているので、密着性を担保することができる。また、シート101とダイシングシートYとの間に発生する気泡を極小化することができる。
さらに、シート101を製造する際に、内周吸着部202Aに吸着されている円形状のシートSを利用して、外径の一回り小さい検査用治具100を製造しているので、検査用治具100の製造コストを低減することができる。
なお、シート101に、非紫外線硬化型のシートを用いた場合、非紫外線硬化型のシートが安価であることから、検査用治具100の製造コストをより低減することができる。また、シート101に、紫外線照射により硬化して粘着性が低下する紫外線硬化型のシートを用いた場合、電気特性検査(ウェハテスト)を実施した後、紫外線を照射することで粘着性が低下するため、シート101を剥離する際のウェハWへのストレスや裏面電極E2上のシート101の糊残渣を低減することができる。さらに、シート101に、耐熱型のシートを用いた場合、高温度での電気特性検査(ウェハテスト)の実施が可能となる。
(実施形態の変形例)
上記実施形態では、検査用治具100のシート101がウェハWの裏面Bに残った状態で、ダイシングシートYをウェハWの裏面Bに貼り付けた。この実施形態の変形例では、検査用治具100のシート101をウェハWの裏面Bから剥離した後に、ダイシングシートYをウェハWの裏面に貼り付ける形態について説明する。
図7は、実施形態の変形例に係る半導体装置Cの製造工程図である。なお、図5(c)までの製造工程は、既に説明した実施形態に係る半導体装置Cの製造工程と同じであるため、重複した説明を省略する。また、図1〜図6で説明した構成と同一の構成には、同一の符号を付して重複した説明を省略する。
電気特性を測定後、検査用治具100のシート101を剥離する。剥離の際は、薄化されたウェハWの損傷を防止するため、ウェハWを表面F側から吸着した状態で検査用治具100のシート101を剥離する(図7(a)参照)。
次に、ウェハWの裏面B及び検査用治具100の金属枠102の裏面にダイシングシートYを貼り付ける(7(b)参照)。ダイシングシートYを貼り付ける際は、減圧下での脱気貼り付けや、ローラ等を用いダイシングシートY側から圧力を印加する。また、脱気貼り付けとダイシングシートYへの圧力の印加を併用してもよい。
ウェハWをダイシングして、半導体装置Cを個片化する(図7(c)参照)。なお、図7(c)では、ウェハWをフルカットしているが、ウェハWをハーフカットした後、ダイシングシートYを引き延ばして半導体装置Cを個片化してもよい。
以上のように、実施形態に変形例では、ウェハWの裏面Bに貼り付けられたシート101を剥がした後に、ダイシングシートYを貼り付けている。このため、ウェハWの裏面Bに貼り付けられたダイシングシートYに段差が生じず、ウェハWをダイシングする際の加工性を担保することができる。
(その他の実施形態)
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
100…検査用治具、101…シート、101a…シート基材、101b…粘着層、101c…開口、102…金属枠、200…検査用治具の製造装置、201…カットステージ、202…吸着ステージ、202A…内周吸着部、202B…外周吸着部、203…ハンドラ、204…カッター、V…仮止剤(接着剤)、B…裏面、C…半導体装置、D1…直径、D2…直径、D3…内径、E1…表面電極、E2…裏面電極、F…表面、G1,G2…逃し溝、P…プローブ、S…シート、W…半導体基板(ウェハ)、X…テストステージ、Y…ダイシングシート、Z…支持基板。

Claims (12)

  1. 半導体装置が形成され、表面に支持基板が貼り付けられた半導体基板の裏面に、前記半導体基板よりも大きく、中心部に前記半導体基板よりも小さな開口が形成されたシート及び前記シートの外周部を保持する保持フレームを備える検査用治具を貼り付ける工程と、
    前記半導体基板から前記支持基板を剥離する工程と、
    電気特性検査装置のプローブを前記半導体基板の表面に接触させ、前記電気特性検査装置のテストステージを前記開口から露出した前記半導体基板の裏面に接触させて、前記半導体装置の電気特性を測定する工程と、
    を有する半導体装置の検査方法。
  2. 半導体装置が形成され、表面に支持基板が貼り付けられた半導体基板の裏面に、前記半導体基板よりも大きく、中心部に前記半導体基板よりも小さな開口が形成されたシート及び前記シートの外周部を保持する保持フレームを備える検査用治具を貼り付ける工程と、
    前記半導体基板の表面に貼り付けられた支持基板を剥離する工程と、
    前記半導体装置の電気特性を検査する工程と、
    を有する半導体装置の検査方法。
  3. 電気特性検査装置のプローブを前記半導体基板の表面に接触させ、前記電気特性検査装置のテストステージを前記開口から露出した前記半導体基板の裏面に接触させて、前記半導体装置の電気特性を測定する請求項2に記載の半導体装置の検査方法。
  4. 減圧した状態及び/又はローラにより圧力を印加した状態で、前記検査用治具を前記半導体基板の裏面に貼り付ける請求項2又は請求項3に記載の半導体装置の検査方法。
  5. 複数の半導体装置が形成され、表面に支持基板が貼り付けられた半導体基板の裏面に、前記半導体基板よりも大きく、中心部に前記半導体基板よりも小さな開口が形成されたシート及び前記シートの外周部を保持する保持フレームを備える検査用治具を貼り付ける工程と、
    前記半導体基板の表面に貼り付けられた支持基板を剥離する工程と、
    前記半導体装置の電気特性を検査する工程と、
    前記半導体基板の裏面にダイシングシートを貼り付ける工程と、
    前記半導体基板を切断して、前記半導体装置を個片化する工程と、
    を有する半導体装置の製造方法。
  6. 電気特性検査装置のプローブを前記半導体基板の表面に接触させ、前記電気特性検査装置のテストステージを前記開口から露出した前記半導体基板の裏面に接触させて、前記半導体装置の電気特性を測定する請求項5に記載の半導体装置の製造方法。
  7. 減圧した状態及び/又はローラにより圧力を印加した状態で、前記検査用治具を前記半導体基板の裏面に貼り付ける請求項5又は請求項6に記載の半導体装置の製造方法。
  8. 前記ダイシングシートは、前記シートを剥離した後に前記半導体基板の裏面に貼り付けられる請求項5乃至請求項7のいずれかに記載の半導体装置の製造方法。
  9. 減圧した状態及び/又はローラにより圧力を印加した状態で、前記ダイシングシートを前記半導体基板の裏面に貼り付ける請求項5乃至請求項8のいずれかに記載の半導体装置の製造方法。
  10. 半導体基板よりも大きく、中心部に前記半導体基板よりも小さな開口が形成されたシートと、
    前記シートの外周部を保持する保持フレームと、
    を備え、
    前記シートは、前記半導体基板の裏面側に貼り付けられる検査用治具。
  11. 前記開口は、前記半導体基板よりも直径が2〜6mm小さな円形である請求項10に記載の検査用治具。
  12. 前記シートは、円形である請求項10又は請求項11に記載の検査用治具。
JP2012061632A 2012-03-19 2012-03-19 半導体装置の検査方法、半導体装置の製造方法、検査用治具 Expired - Fee Related JP5591852B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012061632A JP5591852B2 (ja) 2012-03-19 2012-03-19 半導体装置の検査方法、半導体装置の製造方法、検査用治具
US13/780,641 US20130244351A1 (en) 2012-03-19 2013-02-28 Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool
CN2013100702527A CN103325705A (zh) 2012-03-19 2013-03-06 半导体器件的检查方法、制造方法以及检查用夹具
US14/503,888 US20150056727A1 (en) 2012-03-19 2014-10-01 Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061632A JP5591852B2 (ja) 2012-03-19 2012-03-19 半導体装置の検査方法、半導体装置の製造方法、検査用治具

Publications (2)

Publication Number Publication Date
JP2013197248A true JP2013197248A (ja) 2013-09-30
JP5591852B2 JP5591852B2 (ja) 2014-09-17

Family

ID=49157999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061632A Expired - Fee Related JP5591852B2 (ja) 2012-03-19 2012-03-19 半導体装置の検査方法、半導体装置の製造方法、検査用治具

Country Status (3)

Country Link
US (2) US20130244351A1 (ja)
JP (1) JP5591852B2 (ja)
CN (1) CN103325705A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9995786B2 (en) 2015-11-17 2018-06-12 Mitsubishi Electric Corporation Apparatus and method for evaluating semiconductor device
JP2018195712A (ja) * 2017-05-17 2018-12-06 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784172B2 (en) * 2017-12-29 2020-09-22 Texas Instruments Incorporated Testing solid state devices before completing manufacture
DE102019211540A1 (de) * 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats
US11315453B1 (en) * 2020-11-08 2022-04-26 Innolux Corporation Tiled display device with a test circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120827A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 半導体装置の製造方法
JP2007129032A (ja) * 2005-11-02 2007-05-24 Shin Etsu Polymer Co Ltd 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
JP2010040856A (ja) * 2008-08-06 2010-02-18 Sanyo Electric Co Ltd プロービング装置
JP2010251632A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP2011204793A (ja) * 2010-03-24 2011-10-13 Sekisui Chem Co Ltd ウエハの処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022546B2 (en) * 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
JP4570896B2 (ja) * 2004-04-06 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006125859A (ja) * 2004-10-26 2006-05-18 Jsr Corp シート状プローブおよびその製造方法ならびにその応用
JP5073599B2 (ja) * 2008-07-08 2012-11-14 ルネサスエレクトロニクス株式会社 半導体チップの検査用治具、検査装置および検査方法、ならびに半導体装置の製造方法
JP5434019B2 (ja) * 2008-09-03 2014-03-05 三菱電機株式会社 検査用治具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120827A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 半導体装置の製造方法
JP2007129032A (ja) * 2005-11-02 2007-05-24 Shin Etsu Polymer Co Ltd 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
JP2010040856A (ja) * 2008-08-06 2010-02-18 Sanyo Electric Co Ltd プロービング装置
JP2010251632A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP2011204793A (ja) * 2010-03-24 2011-10-13 Sekisui Chem Co Ltd ウエハの処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9995786B2 (en) 2015-11-17 2018-06-12 Mitsubishi Electric Corporation Apparatus and method for evaluating semiconductor device
JP2018195712A (ja) * 2017-05-17 2018-12-06 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20150056727A1 (en) 2015-02-26
JP5591852B2 (ja) 2014-09-17
US20130244351A1 (en) 2013-09-19
CN103325705A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5591852B2 (ja) 半導体装置の検査方法、半導体装置の製造方法、検査用治具
US20190189497A1 (en) Workpiece processing method
CN104733385B (zh) 器件晶片的加工方法
TWI625778B (zh) Wafer processing method
JP2015217461A (ja) ウェーハの加工方法
JP2011002680A (ja) ペリクル
CN104465430A (zh) 检测晶圆上的晶粒的方法
TW201633443A (zh) 加工裝置的工作夾台
JP2018088492A (ja) 被加工物の固定方法、及び被加工物の加工方法
JP6457223B2 (ja) 基板分離方法および半導体製造装置
JP2010283098A (ja) 板状部材の支持部材
TW200410304A (en) Process for manufacturing thin semiconductor chip
JP2014204089A (ja) ウェーハ搬送機構及びウェーハの加工方法
JP2013197511A (ja) サポート基板、半導体装置の製造方法、半導体装置の検査方法
JP2011023546A (ja) 電子部品保持具及びその使用方法
US9627241B2 (en) Resin sheet attaching method
JP2011210859A (ja) ダイシング装置およびダイシング方法
TW202307947A (zh) 加工基板的方法和用於加工基板的系統
JP2016063012A (ja) 半導体装置の製造方法
TWI619158B (zh) Device wafer processing method
JP6132502B2 (ja) ウェーハの加工方法
TW202109645A (zh) 晶圓的加工方法
JP6043675B2 (ja) ウェーハの加工方法
JP7305276B2 (ja) 被加工物の保持方法
JP5706258B2 (ja) ウェハの電気特性検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140730

LAPS Cancellation because of no payment of annual fees