CN103325705A - 半导体器件的检查方法、制造方法以及检查用夹具 - Google Patents

半导体器件的检查方法、制造方法以及检查用夹具 Download PDF

Info

Publication number
CN103325705A
CN103325705A CN2013100702527A CN201310070252A CN103325705A CN 103325705 A CN103325705 A CN 103325705A CN 2013100702527 A CN2013100702527 A CN 2013100702527A CN 201310070252 A CN201310070252 A CN 201310070252A CN 103325705 A CN103325705 A CN 103325705A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
semiconductor substrate
anchor clamps
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100702527A
Other languages
English (en)
Inventor
山下大辅
柴田浩延
江崎朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103325705A publication Critical patent/CN103325705A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Abstract

实施方式涉及的半导体器件的检查方法具有：在形成有半导体器件并在表面贴合了支撑衬底的半导体衬底的背面贴合检查用夹具的工序，该检查用夹具具备比上述半导体衬底大且在中心部形成有比上述半导体衬底小的开口的片以及保持上述片的外周部的保持架；剥离贴合到上述半导体衬底的表面的支撑衬底的工序；以及检查上述半导体器件的电气特性的工序。

Description

半导体器件的检查方法、制造方法以及检查用夹具
技术领域
本发明的实施方式涉及半导体器件的检查方法、半导体器件的制造方法以及检查用夹具。
背景技术
分立半导体等纵型半导体器件在相对于半导体衬底（晶片）垂直的方向流过电流。因此，形成于晶片的纵型半导体器件的电气特性需要在电气特性检查装置的探测器接触到处于晶片的表面侧的表面电极，并将电气特性检查装置的测试台接触到处于晶片的背面侧的背面电极的状态下进行检查。
在纵型半导体器件中，一般在通过从背面磨削、研磨、蚀刻等使晶片变薄后，对该背面进行各种加工处理。通常，变薄了的晶片因为翘曲增大而难以装卸（handling）。另外，容易发生搬运时和加工时的问题，例如容易发生破裂或者破碎。因此，采取在晶片的表面贴合表面保护片，例如BSG带，或者支撑衬底，例如玻璃衬底以加强晶片的措施。
但是，在对晶片表面贴合了BSG带或者玻璃衬底的状态下，无法使电气特性检查装置的探测器接触表面电极，无法检查纵型半导体器件的电气特性。因而，需要将贴合在晶片表面的BSG带或玻璃衬底剥离使表面电极露出。通常，在将晶片安装到切割片上的状态下剥离BSG带或玻璃衬底。但是，在剥离了BSG带和玻璃衬底后，为了保持晶片的强度而不能剥离切割片。因此，这次无法使测试台接触到背面电极，无法检查纵型半导体器件的电气特性。
因而，提出了在从晶片的表面剥离了BSG带和玻璃衬底后，在晶片的表面贴合具有开口的片来测定电气特性的方案。在该方法中，使探测器经由片的开口接触表面电极而确保电气导通。
但是，在以往的方法中，因为从晶片的表面侧支撑晶片，所以在进行晶片背面的加工处理的过程中需要剥离BSG带。另外，在剥离了BSG带的状态的晶片中，无法保持晶片的强度，无法对晶片的背面进行加工处理。
发明内容
由以上可知，要求确保变薄了的半导体衬底的搬运性，并且能够检查半导体器件的电气特性的手法。
实施方式涉及的半导体器件的检查方法具有如下工序：在形成有半导体器件并在表面贴合了支撑衬底的半导体衬底的背面贴合检查用夹具的工序，该检查用夹具具备比上述半导体衬底大且在中心部形成有比上述半导体衬底小的开口的片以及保持上述片的外周部的保持架；剥离贴合到上述半导体衬底的表面的支撑衬底的工序；以及检查上述半导体器件的电气特性的工序。
另一种实施方式涉及的半导体器件的制造方法具有如下工序：在形成有多个半导体器件并在表面贴合了支撑衬底的半导体衬底的背面贴合检查用夹具的工序，该检查用夹具具备比上述半导体衬底大且在中心部形成有比上述半导体衬底小的开口的片以及保持上述片的外周部的保持架；剥离贴合在上述半导体衬底的表面的支撑衬底的工序；检查上述半导体器件的电气特性的工序；在上述半导体衬底的背面贴合切割片的工序；以及切断上述半导体衬底，将上述半导体器件单片化的工序。
另一实施方式涉及的检查用夹具，具备：比半导体衬底大且在中心部形成有比上述半导体衬底小的开口的片；保持上述片的外周部的保持架，上述片贴合在上述半导体衬底的背面侧。
附图说明
图1（a）、（b）分别是表示实施方式的检查用夹具的构成的平面图以及剖面图。
图2（a）、（b）分别是表示实施方式的检查用夹具的制造装置的剖面图。
图3（a）-（f）是表示实施方式的检查用夹具的制造工序的剖面图以及平面图。
图4（a）-（e）是表示实施方式的半导体器件的制造工序的剖面图。
图5（a）-（c）是表示实施方式的变形例的半导体器件的制造工序的剖面图。
具体实施方式
以下，参照附图详细说明实施方式。
〈实施方式〉
（检查用夹具的构成）
图1是实施方式涉及的检查用夹具的构成图。图1（a）是检查用夹具的平面图。图1（b）是在图1（a）的X-X线处的检查用夹具的剖面图。
检查用夹具100具备片101、金属架102。片101是切割片。片101具备片基材101a、贴合层101b。贴合层101b设置于片基材101a的一面。基材101a例如由PVC（聚氯乙烯）或PET（聚对苯二甲酸乙二醇酯）等具有伸缩性的树脂材料构成。
片101是在中心部具有圆形的开口101c的圆形的片。片101的直径D1比作为检查对象的半导体衬底W（以下称为晶片W）的直径长。开口101c的直径D2（晶片101的内径）比晶片W的直径短6mm左右。
另外，关于片101，还可以使用紫外线固化型、非紫外线固化型、耐热型的任意一种的片。
金属架102是保持片101的外周部的环形的保持架（例如，切割架）。金属架102的内径D3比晶片W的直径大（长）。金属架102的材质例如是铝（Al）或不锈钢（SUS）。另外，通过确保搬送贴合在片101的晶片W所需要的强度，能够使用金属以外的材料。
（检查用夹具100的制造装置）
图2是片101的制造装置的构成图。图2（a）是制造装置的剖面图。图2（b）是吸附台以及输送装置（handler）（搬送臂）的平面图。以下，参照图2说明制造装置的构成。
制造装置200具备：切割台201、吸附台202、输送装置203以及刀具204。
切割台201是用于贴合上述的切割片等（以下称为片S）的圆形的架。吸附台202具备烧结粒子状的金属或者陶瓷而形成的多孔状的内周吸附部202A以及外周吸附部202B。
在内周吸附部202A和外周吸附部202B之间设置刀具204的退刀槽G1。内周吸附部202A以及外周吸附部202B分别连接到未图示的抽真空机构（例如，干式真空泵）。吸附台202吸附贴合于切割台201的片。
输送装置203搬运吸附台202。在输送装置203和外周吸附部202B之间设置有刀具204的退刀槽G2。刀具204沿着退刀槽G1、G2切割吸附于吸附台202的片S。
如图2（b）所示，内周吸附部202A、外周吸附部202B以及输送装置203各自为圆形，并配置成同心圆形状。因此，如果用刀具204沿着退刀槽G1、G2切割片S，则变成参照图1说明的片101的形状。
（检查用夹具100的制造）
图3（a）-（f）是表示实施方式的检查用夹具的制造工序的剖面图。以下，参照附图说明检查用夹具100的制造方法。
如图3（a）所示，将片S的粘接面设置为下侧（切割台侧），拉出片S，将片S的粘接面贴合到切割台201上。
如图3（b）所示，移动输送装置203，让吸附台202的吸附面抵接到片S的与切割台201相反的侧。接着，将片S吸附到内周吸附部202A以及外周吸附部202B。
如图3（c）所示，使用刀具204沿着退刀槽G2切割片S。如图3（d）所示，使用刀具204沿着退刀槽G1切割片S。由此，从片S切取出片101。另外，能够在沿着退刀槽G1切割片S之后，沿着退刀槽G2切割片S。
如图3（e）所示，使输送装置203移动，将切取出的片101贴合到金属架102上。
如图3（f）所示，在解除了外周吸附部202B的吸附后，移动输送装置203而使吸附台202退避。
如上所述，通过参照图3（a）-（f）说明的方法制造将片101贴合到金属架102的检查用夹具100。另外，也可以利用吸附在内周吸附部202A的圆形的片S，制造外径小一圈的检查用夹具。例如，在制造了直径300mm晶片用的检查用夹具后，如果利用吸附于内周吸附部202A的圆形的片S制造直径200mm晶片用的检查用夹具，则能够降低检查用夹具的制造成本。进而，在制造了直径200mm晶片用的检查用夹具后，能够利用吸附于内周吸附部202A的圆形状的片S，来制造150mm直径晶片用的检查用夹具。
（半导体器件C的制造）
图4（a）-（e）是表示半导体器件C的制造工序的剖面图。以下，参照附图说明半导体器件C的制造方法。
如图4（a）所示，准备在表面F形成了多个半导体器件C、在背面B形成了背面电极E2的晶片W。使用临时用的粘接剂V将支撑衬底Z接合到晶片W的表面F。如果需要则通过磨削等使支撑衬底Z变薄。将晶片W的背面B安装到检查用夹具100的片101的粘接面侧。在将晶片W安装到片101时，通过减压下的脱气贴合，或者使用辊等从支撑衬底Z上或者片101的片基材101a侧进行加压。另外，还可以并用脱气贴合以及加压。
如图4（b）所示，从晶片W的表面F剥离支撑衬底Z。支撑衬底Z的剥离使用分离清洗装置。在剥离了支撑衬底Z后，洗净晶片W的表面F，从晶片W的表面F除去粘接剂V。
如图4（c）所示，将电气特性检查装置的探测器P接触到形成在晶片W的表面的半导体器件C的表面电极E1。使电气特性检查装置的测试台X接触到形成在从片101露出的晶片W的背面B的背面电极E2。测定半导体器件C的电气特性。
如图4（d）所示，在测定了电气特性后，在晶片W的背面B贴合切割片Y。在贴合切割片Y时，进行减压下的脱气贴合，或使用辊等从检查用夹具100上进行加压。另外，也可以并用脱气贴合和加压。
而且，在上述方法中，在晶片W的背面B发生相当于片101的厚度的高度差。但是，在切割片Y的脱气贴合中，通过保形（conformal）地进行贴合，能够使在该高度差部产生的气泡极小化。因此，能够降低对切割加工质量的影响。另外，例如还能够通过使用高速旋转的切削刀片切取出晶片W的外周部，去除上述高度差部，之后进行后述的切割。
如图4（e）所示，切割晶片W而将半导体器件C单片化。另外，在本实施方式中，虽然完全切割晶片W，但也可以在半切割晶片后，拉伸切割片Y而将半导体器件C单片化。
如上所述，在本实施方式中，能够如以下那样地实施晶片状态下的电气特性检查。首先，准备检查用夹具100，该检查用夹具100具备比晶片W直径大且在中心部形成有比晶片W直径小的开口的片101、保持片101的外周部的金属架102。接着，将检查用夹具100贴合到形成半导体器件C、在表面F贴合有支撑衬底Z的晶片W的背面B。从晶片W剥离支撑衬底Z，将电气特性检查装置的探测器P接触到形成于晶片W的半导体器件C的表面电极E1。使电气特性检查装置的测试台X接触到形成于从片101露出的晶片W的背面的背面电极E2。关于半导体器件C，经由背面导通来实施电气特性检查。
另外，在减压下的脱气贴合了的状态下，或者使用辊等从支撑衬底Z上或者片101的片基材101a侧加压的状态下，或者，并用脱气贴合和加压的状态下，贴合片101或者切割片Y。因而，能够保持这些片的密接性。另外，能够使片101和切割片Y之间发生的气泡极小化。
在制造片101时，利用吸附在内周吸附部202A的圆形的片S，制造外径小一圈的检查用夹具100，所以能够降低检查用夹具100的制造成本。
另外，当对片101使用非紫外线固化型的片的情况下，因为非紫外线固化型的片便宜，所以能够进一步降低检查用夹具100的制造成本。另外，当对晶片101使用通过紫外线照射粘接性降低的紫外线固化型的片的情况下，在实施了晶片状态下的电气特性检查后，能够照射紫外线。这种情况下，因为粘接性降低，所以在剥离片101时，能够降低对晶片W的应力和背面电极E2上的片101的粘接剂残渣。进而，当对片101使用耐热型的片的情况下，能够实施高温下的电气特性检查。
（实施方式的变形例）
在上述实施方式中，在检查用夹具100的片101留在晶片W背面B的状态下，将切割片Y贴合到晶片W的背面B。在本实施方式的变形例中，说明从晶片W的背面B剥离了检查用夹具100的片101后，将切割片Y贴合到晶片W的背面的方式。
图5（a）-（c）是表示实施方式涉及的变形例的半导体器件C的制造工序的剖面图。而且，直到图4（c）为止的制造工序因为和已说明的实施方式的半导体器件C的制造工序相同，所以省略重复的说明。另外，关于与在图1～图6中说明过的构成相同的构成标注同一符号并省略重复的说明。
如图5（a）所示，在测定了电气特性后，剥离检查用夹具100的片101。剥离时，为了防止损伤变薄了的晶片W，在从表面F侧吸附了晶片W的状态下剥离检查用夹具100的片101。
如图5（b）所示，将切割片Y贴合到晶片W的背面B以及检查用夹具100的金属架102的背面。在贴合切割片Y时，进行减压下的脱气贴合，或者使用辊等从切割片Y侧进行加压。另外，也可以并用脱气贴合和对切割片Y的加压。
如图5（c）所示，切割晶片W而将半导体器件C单片化。另外，
虽然设为了全切割晶片W，但也可以在切割晶片W到中途后，拉伸切割片Y而将半导体器件C单片化。
如上所述，在本变形例中，在剥离了贴合到晶片W的背面B的片101后，贴合切割片Y。因此，在贴合到晶片W的背面B的切割片Y不产生高度差，能够确保切割晶片W时的加工性。
（其他的实施方式）
如以上那样说明了本发明的几个实施方式，但上述实施方式是作为例子提示的，并没有限定本发明范围的意思。上述实施方式也能够通过其他的各种方式实施，在未改变本发明的主旨的范围中，能够进行各种省略、置换、变更。这些实施方式和变形包含在发明的范围和主旨中，并且包含在权利要求书记载的发明及其均等的范围中。

Claims (18)

1.一种半导体器件的检查方法，具有以下工序：
在形成有半导体器件并在表面贴合了支撑衬底的半导体衬底的背面贴合检查用夹具的工序，该检查用夹具具备比上述半导体衬底大且在中心部形成有比上述半导体衬底小的开口的片以及保持上述片的外周部的保持架；
剥离贴合在上述半导体衬底的表面的支撑衬底的工序；以及
检查上述半导体器件的电气特性的工序。
2.根据权利要求1所述的半导体器件的检查方法，其中，
使检查装置的探测器接触到上述半导体器件的表面，使上述检查装置的测试台接触到从上述开口露出的上述半导体衬底的背面，测定上述半导体器件的电气特性。
3.根据权利要求1所述的半导体器件的检查方法，其中，
在减压了的状态以及/或者通过辊加压了的状态下，将上述检查用夹具贴合到上述半导体衬底的背面。
4.根据权利要求1所述的半导体器件的检查方法，其中，
上述检查用夹具的上述开口是直径比上述半导体衬底的直径小2～6mm的圆形。
5.根据权利要求1所述的半导体器件的检查方法，其中，
上述片是圆形。
6.根据权利要求1所述的半导体器件的检查方法，其中，
上述支撑衬底使用粘接剂临时贴合于半导体衬底，上述剥离的工序包含除去上述粘接剂。
7.一种半导体器件的制造方法，具有以下工序：
在形成有多个半导体器件并在表面贴合了支撑衬底的半导体衬底的背面贴合检查用夹具的工序，该检查用夹具具备比上述半导体衬底大且在中心部形成有比上述半导体衬底小的开口的片以及保持上述片的外周部的保持架；
剥离贴合在上述半导体衬底的表面的支撑衬底的工序；
检查上述半导体器件的电气特性的工序；
在上述半导体衬底的背面贴合切割片的工序；以及
切断上述半导体衬底，将上述半导体器件单片化的工序。
8.根据权利要求7所述的半导体器件的制造方法，其中，
使检查装置的探测器接触到上述半导体器件的表面，使上述检查装置的测试台接触到从上述开口露出的上述半导体衬底的背面，测定上述半导体器件的电气特性。
9.根据权利要求7所述的半导体器件的制造方法，其中，
在减压了的状态以及/或者通过辊加压了的状态下，将上述检查用夹具贴合到上述半导体衬底的背面。
10.根据权利要求7所述的半导体器件的制造方法，其中，
上述切割片在剥离了上述片之后贴合到上述半导体衬底的背面。
11.根据权利要求7所述的半导体器件的制造方法，其中，
在减压了的状态以及/或者通过辊加压了的状态下，将上述切割片贴合到上述半导体衬底的背面。
12.根据权利要求7所述的半导体器件的制造方法，其中，
上述支撑衬底使用粘接剂临时贴合于半导体衬底，上述剥离的工序包含除去上述粘接剂。
13.根据权利要求7所述的半导体器件的制造方法，其中，
上述单片化的工序包含将上述半导体衬底切割到中途，之后，通过拉伸上述切割片而将上述半导体器件单片化。
14.一种检查用夹具，具备：
比半导体衬底大且在中心部形成比上述半导体衬底小的开口的片；以及
保持上述片的外周部的保持架，
上述片贴合于上述半导体衬底的背面侧。
15.根据权利要求14所述的检查用夹具，其中，
上述开口是直径比上述半导体衬底小2～6mm的圆形。
16.根据权利要求14所述的检查用夹具，其中，
上述片是圆形。
17.根据权利要求14所述的检查用夹具，其中，
上述片具有基材和粘接层的叠层构造，上述保持架形成于上述粘接层上。
18.根据权利要求14所述的检查用夹具，其中，
上述基材是非紫外线固化型。
CN2013100702527A 2012-03-19 2013-03-06 半导体器件的检查方法、制造方法以及检查用夹具 Pending CN103325705A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012061632A JP5591852B2 (ja) 2012-03-19 2012-03-19 半導体装置の検査方法、半導体装置の製造方法、検査用治具
JP2012-061632 2012-03-19

Publications (1)

Publication Number Publication Date
CN103325705A true CN103325705A (zh) 2013-09-25

Family

ID=49157999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100702527A Pending CN103325705A (zh) 2012-03-19 2013-03-06 半导体器件的检查方法、制造方法以及检查用夹具

Country Status (3)

Country Link
US (2) US20130244351A1 (zh)
JP (1) JP5591852B2 (zh)
CN (1) CN103325705A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406221B2 (ja) 2015-11-17 2018-10-17 三菱電機株式会社 半導体装置の評価装置及び評価方法
JP6798418B2 (ja) * 2017-05-17 2020-12-09 三菱電機株式会社 半導体装置の製造方法
US10784172B2 (en) * 2017-12-29 2020-09-22 Texas Instruments Incorporated Testing solid state devices before completing manufacture
DE102019211540A1 (de) * 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats
US11315453B1 (en) * 2020-11-08 2022-04-26 Innolux Corporation Tiled display device with a test circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020094662A1 (en) * 2000-12-05 2002-07-18 Felton Lawrence E. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
JP2005294773A (ja) * 2004-04-06 2005-10-20 Renesas Technology Corp 半導体装置の製造方法
JP2006125859A (ja) * 2004-10-26 2006-05-18 Jsr Corp シート状プローブおよびその製造方法ならびにその応用
JP2007129032A (ja) * 2005-11-02 2007-05-24 Shin Etsu Polymer Co Ltd 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
CN101625394A (zh) * 2008-07-08 2010-01-13 恩益禧电子股份有限公司 半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法
CN101666815A (zh) * 2008-09-03 2010-03-10 三菱电机株式会社 检查用夹具

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120827A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 半導体装置の製造方法
JP2010040856A (ja) * 2008-08-06 2010-02-18 Sanyo Electric Co Ltd プロービング装置
JP5431777B2 (ja) * 2009-04-20 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011204793A (ja) * 2010-03-24 2011-10-13 Sekisui Chem Co Ltd ウエハの処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020094662A1 (en) * 2000-12-05 2002-07-18 Felton Lawrence E. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
JP2005294773A (ja) * 2004-04-06 2005-10-20 Renesas Technology Corp 半導体装置の製造方法
JP2006125859A (ja) * 2004-10-26 2006-05-18 Jsr Corp シート状プローブおよびその製造方法ならびにその応用
JP2007129032A (ja) * 2005-11-02 2007-05-24 Shin Etsu Polymer Co Ltd 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
CN101625394A (zh) * 2008-07-08 2010-01-13 恩益禧电子股份有限公司 半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法
CN101666815A (zh) * 2008-09-03 2010-03-10 三菱电机株式会社 检查用夹具

Also Published As

Publication number Publication date
JP2013197248A (ja) 2013-09-30
JP5591852B2 (ja) 2014-09-17
US20150056727A1 (en) 2015-02-26
US20130244351A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
JP5047232B2 (ja) ペリクル
JP5074719B2 (ja) ウエハを薄くする方法及びサポートプレート
CN103325705A (zh) 半导体器件的检查方法、制造方法以及检查用夹具
CN109689922B (zh) 蒸镀掩模、带框架的蒸镀掩模、蒸镀掩模制备体、蒸镀图案形成方法、有机半导体元件的制造方法、有机el显示装置的制造方法
KR20140133416A (ko) 박리 장치, 박리 시스템, 박리 방법 및 컴퓨터 기억 매체
TWI541133B (zh) Sheet Adhesive Device and Paste Method
JP2015073028A (ja) ウエーハの加工方法
TW201507058A (zh) 基板之保持裝置及緊貼曝光裝置以及近接曝光裝置
CN103325719A (zh) 支撑基板、半导体装置的制造方法以及半导体装置的检查方法
KR101019756B1 (ko) 비자외선형 다이접착필름 및 제조방법
JP2005252173A (ja) 半導体素子の製造方法及び該方法に利用され得る装置
JP2014225514A (ja) 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
CN105990100A (zh) 半导体装置的制造方法
US20130240127A1 (en) Method for fabricating a semiconductor device and semiconductor production apparatus
TW201511107A (zh) 半導體裝置之製造方法及半導體製造裝置
TW200945478A (en) Glass substrate suction table, and method for processing of glass substrate
JP2020069713A (ja) 積層体、導通チェック方法、および、電子デバイスの製造方法
EP3951839A1 (en) Protection film, method for affixing same, and method for manufacturing semiconductor component
JP2012115911A (ja) 基板の研削方法およびそれを用いて作製された半導体素子
TW201921545A (zh) 基板處理系統及基板處理方法
JP2019212803A (ja) ウェーハ用スペーサ
CN210052725U (zh) 传输装置
JP2014045144A (ja) ダイシング方法及びダイシング装置
US20210257231A1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
KR100579857B1 (ko) 반도체 웨이퍼의 백 그라인딩을 위한 보호 테이프 접착방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130925