JP2013187724A - データ受信回路、データ受信装置、情報処理システムおよびデータ受信方法 - Google Patents

データ受信回路、データ受信装置、情報処理システムおよびデータ受信方法 Download PDF

Info

Publication number
JP2013187724A
JP2013187724A JP2012051121A JP2012051121A JP2013187724A JP 2013187724 A JP2013187724 A JP 2013187724A JP 2012051121 A JP2012051121 A JP 2012051121A JP 2012051121 A JP2012051121 A JP 2012051121A JP 2013187724 A JP2013187724 A JP 2013187724A
Authority
JP
Japan
Prior art keywords
clock
transmission
data
stream
audio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012051121A
Other languages
English (en)
Inventor
Masahiro Naka
昌宏 仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012051121A priority Critical patent/JP2013187724A/ja
Priority to US13/768,493 priority patent/US8949490B2/en
Priority to CN201310065988.5A priority patent/CN103313099B/zh
Publication of JP2013187724A publication Critical patent/JP2013187724A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/12Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

【課題】クロックの生成を容易に行う。
【解決手段】データ受信回路は、クロック生成部を具備するものである。クロック生成部は、装置間においてビデオデータを伝送する際に伝送対象となる伝送ストリームのクロックである第1クロックを、所定データのクロックである第2クロックの第1クロックに対する周期関係を示すクロック情報に基づいて分周する。そして、クロック生成部は、当該分周されたクロックを第2クロックとして出力する。
【選択図】図2

Description

本技術は、データ受信回路に関する。詳しくは、クロックを生成するデータ受信回路、データ受信装置、情報処理システムおよびデータ受信方法に関する。
近年、オーディオデータおよびビデオデータを機器間で伝送する際に必要な系統(伝送経路)の本数を削除するために、オーディオデータとビデオデータとを多重化したデータ(多重化ストリーム)を伝送する装置が実現されている。例えば、このような装置として、HDMI(High-Definition Multimedia Interface)規格(HDMIは登録商標)により規定された方式によりオーディオデータおよびビデオデータを伝送する装置が実現されている(例えば、非特許文献1参照)。
このHDMI規格による伝送では、ビデオデータのクロック(ビデオクロック)に同期させて多重化ストリームが伝送される。なお、多重化ストリームの送信側の機器(ソース機器)は、オーディオデータのクロック(オーディオクロック)を予め設定した値(N値)で分周し、分周されたクロックとビデオクロックとの比(CTS値)を算出し、これらの値(N値、CTS値)を、多重化ストリームの受信側の機器(シンク機器)に送信する。
そして、シンク機器では、ビデオクロックを受信したCTS値で分周し、この分周したクロックをN倍することにより、オーディオクロックを生成する。
High-Definition Multimedia Interface Specification Version 1.3a,November 10 2006
上述の従来技術では、シンク機器に伝送されたビデオクロックと、N値と、CTS値とに基づいて、オーディオクロックを生成(再生)することができる。
しかしながら、上述の従来技術では、N倍とする処理を行うためにPLL(Phase Locked Loop)回路が必要となる。すなわち、PLL回路を用いることにより、回路規模の増大やコストの増加が発生することがある。そこで、オーディオクロックを生成するための回路の規模を小さくしてクロックの生成を容易することは重要である。
本技術はこのような状況に鑑みて生み出されたものであり、クロックの生成を容易に行うことを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、装置間においてビデオデータを伝送する際に伝送対象となる伝送ストリームのクロックである第1クロックを、所定データのクロックである第2クロックの上記第1クロックに対する周期関係を示すクロック情報に基づいて分周し、当該分周されたクロックを上記第2クロックとして出力するクロック生成部を具備するデータ受信回路およびデータ受信方法である。これにより、クロック情報に基づいて第1クロックを分周して第2クロックを生成させるという作用をもたらす。
また、この第1の側面において、上記伝送ストリームは、上記ビデオデータと、上記所定データと、上記クロック情報とが多重化されたストリームであって、上記伝送ストリームを送信する装置における装置内部での上記ビデオデータの転送に係るクロックを所定の倍率で増幅して生成された上記第1クロックに同期されて伝送されるものであり、伝送された上記伝送ストリームから、上記ビデオデータと、上記所定データと、上記クロック情報とをそれぞれ分離する分離部をさらに具備し、上記クロック生成部は、上記分離されたクロック情報に基づいて上記第1クロックを分周して上記第2クロックを生成するようにしてもよい。これにより、装置内部での上記ビデオデータの転送に係るクロックに同期されて伝送された伝送ストリームのクロックと、伝送ストリームから分離されたクロック情報とに基づいて第2クロックが生成されるという作用をもたらす。
また、この第1の側面において、上記第1クロックは、上記伝送ストリームを送信する装置における装置内部での上記ビデオデータの転送に係る系統数より少ない系統数の伝送経路により上記伝送ストリームを伝送するためのクロックであるようにしてもよい。これにより、伝送ストリームを送信する装置における装置内部での上記ビデオデータの転送に係る系統数より少ない系統で伝送された伝送ストリームのクロックとクロック情報とに基づいて第2クロックが生成されるという作用をもたらす。
また、この第1の側面において、上記第1クロックは、1系統の伝送経路により上記伝送ストリームを伝送するためのクロックであるようにしてもよい。これにより、1系統の伝送経路により伝送された伝送ストリームのクロックとクロック情報とに基づいて第2クロックが生成されるという作用をもたらす。
また、この第1の側面において、上記所定の倍率は、上記第2クロックに含まれるジッタの量が所定量を基準として小さくなる倍率であるようにしてもよい。これにより、ジッタの量が所定量を基準として小さくなるクロックで送信された伝送ストリームのクロックとクロック情報とに基づいて第2クロックが生成されるという作用をもたらす。
また、この第1の側面において、上記クロック情報は、所定の間隔に分周された第2クロックの1クロックに対応する上記第1クロックのクロック数を示すCTS値と、上記所定の間隔を示すN値とを含み、上記クロック生成部は、上記CTS値と上記N値との比に基づいて分周して上記第2クロックを生成するようにしてもよい。これにより、CTS値と上記N値との比に基づいて伝送クロックが分周されて第2クロックが生成されるという作用をもたらす。
また、この第1の側面において、上記所定データはオーディオデータであり、上記第2クロックは上記オーディオデータのマスタクロックであるようにしてもよい。これにより、伝送クロックが分周されてオーディオデータのマスタクロックが生成されるという作用をもたらす。
また、この第1の側面において、上記第1クロックは、上記オーディオデータのマスタクロックの少なくとも20倍以上の周波数であるようにしてもよい。これにより、再生可能なオーディオストリームが生成されるという作用をもたらす。
また、本技術の第2の側面は、装置間においてビデオデータを伝送するために送信側の装置から1系統の伝送経路により伝送された伝送ストリームのクロックである第1クロックを上記伝送された伝送ストリームに基づいて生成する第1クロック生成部と、上記伝送された伝送ストリームから、上記ビデオデータと、所定データと、上記所定データのクロックである第2クロックの上記第1クロックに対する周期関係を示すクロック情報とをそれぞれ分離する分離部と、上記生成された第1クロックを上記分離されたクロック情報に基づいて分周し、当該分周されたクロックを上記第2クロックとして出力するクロック生成部とを具備するデータ受信装置である。これにより、クロック情報に基づいて第1クロックを分周して第2クロックを生成させるという作用をもたらす。
また、本技術の第3の側面は、装置間においてビデオデータを伝送する際に伝送対象となる伝送ストリームのクロックである第1クロックと所定データのクロックである第2クロックとの間の周期関係を示すクロック情報を生成し、上記ビデオデータと、上記所定データと、上記クロック情報とが多重化された伝送ストリームを送信するデータ送信装置と、上記送信された伝送ストリームを受信して、上記ビデオデータと、上記所定データと、上記クロック情報とを分離し、上記第1クロックを上記クロック情報に基づいて分周して上記第2クロックを生成するデータ受信装置とを具備する情報処理システムである。これにより、クロック情報に基づいて第1クロックを分周して第2クロックを生成させるという作用をもたらす。
また、この第3の側面において、上記データ送信装置は、上記データ受信装置において生成される第2クロックに含まれるジッタの量が所定量を基準として小さくなる倍率を算出し、上記データ送信装置内部での上記ビデオデータの転送に係るクロックを上記算出した倍率に基づいて増幅して上記第1クロックを生成するようにしてもよい。これにより、ジッタの量が所定量より小さい第2クロックがデータ受信装置において生成されるという作用をもたらす。
また、この第3の側面において、上記データ送信装置は、上記伝送ストリームに含まれるブランキング期間の割合が上記倍率の増加に応じて増加する上記伝送ストリームを生成するようにしてもよい。これにより、伝送ストリームに含まれるブランキング期間のサイズの増減により第1クロックが増減されるという作用をもたらす。
本技術によれば、クロックの生成を容易に行うことができるという優れた効果を奏し得る。
本技術の第1の実施の形態におけるデータ伝送システム10の機能構成の一例を示す模式図である。 本技術の第1の実施の形態におけるオーディオクロック生成部400の機能構成の一例を示す模式図である。 本技術の第1の実施の形態におけるオーディオクロック生成部400によるオーディオクロックの生成の一例を模式的に示すタイミングチャートである。 本技術の第1の実施の形態におけるオーディオクロック生成部400の一例と、他のシンク機器のオーディオクロック生成部(オーディオクロック生成回路800)の一例とを模式的に示す図である。 本技術の第1の実施の形態においてオーディオクロック生成部400がオーディオクロックを再生する際の処理手順例を示すフローチャートである。 本技術の第2の実施の形態におけるデータ伝送システム600の機能構成の一例を示す模式図である。 本技術の第2の実施の形態における伝送ストリームのデータ構造の一例を示す模式図である。 本技術の第2の実施の形態においてソース機器610が伝送ストリームを送信する際の処理手順例を示すフローチャートである。 本技術の第2の実施の形態における伝送クロック速度決定部630により行われる伝送クロック設定処理(ステップS920)の処理手順例を示すフローチャートである。
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(データ転送制御:PLLを用いないでオーディオクロックを生成する例)
2.第2の実施の形態(データ転送制御:オーディオクロックのジッタの例)
<1.第1の実施の形態>
[データ転送システムの機能構成例]
図1は、本技術の第1の実施の形態におけるデータ伝送システム10の機能構成の一例を示す模式図である。
なお、図1では、データ伝送システム10のデータ送信側の機器(ソース機器100)およびデータ受信側の機器(シンク機器200)においてデータの伝送に係わる機能構成のみを示し、その他は省略して示す。
データ伝送システム10は、ソース機器100と、シンク機器200と、ソース機器100からシンク機器200に伝送されるデータの経路である伝送線310とを備える。伝送線310は、一対の信号線から構成され、ソース機器100が出力したデータをシンク機器200に伝送する。
ソース機器100は、オーディオデータとビデオデータとが多重化されたデータ(多重化ストリーム)を生成してシンク機器200へ送信するものである。このソース機器100は、N値決定部110と、伝送クロック生成部(PLL:Phase Locked Loop)120と、N分周部130とを備える。また、ソース機器100は、CTS(Cycle Time Stamp)値生成部140と、ストリーム合成部150と、差動ドライバ160とを備える。
N値決定部110は、ソース機器100において生成されたオーディオクロックのマスタクロックを分周するための値(N値)を決定するものである。なお、本技術の実施の形態では、オーディオクロックのマスタクロックは、標本化周波数(サンプリング周波数:fs)を128倍したクロック(128×fs)を想定して説明する。このN値決定部110は、例えば、HDMI(High-Definition Multimedia Interface)規格においてオーディオクロックを分周するためのN値の決定と同様にしてN値を決定する。例えば、N値決定部110は、オーディオクロックの速度と、伝送クロックの速度との関係に基づいて予め設定されている値をN値として決定する。N値決定部110は、決定したN値を、N分周部130およびストリーム合成部150に供給する。
N分周部130は、N値決定部110から供給されたN値に基づいて、オーディオクロックのマスタクロック(以降では、単にオーディオクロックと称する)をN値で分周するものである。このN分周部130は、分周して生成したクロック(オーディオクロックのN分の1のクロック)を、CTS値生成部140に供給する。
伝送クロック生成部(PLL)120は、ソース機器100からシンク機器200にストリームを伝送する際のクロック(伝送クロック)をビデオクロックに基づいて生成するものである。この伝送クロック生成部(PLL)120は、例えば、一般的なPLLにより実現される。伝送クロック生成部(PLL)120は、例えば、ビデオクロックの30倍の速度のクロックを生成し、この生成したクロック(伝送クロック)を、CTS値生成部140およびストリーム合成部150に供給する。
CTS値生成部140は、N分周部130から供給されたクロック(1/Nオーディオクロック)と、伝送クロック生成部(PLL)120から供給された伝送クロックとに基づいて、CTS値を生成するものである。ここで、CTS値とは、1/Nオーディオクロックの周期をビデオクロックでカウントした値である。
すなわち、オーディオクロック(S)と、伝送クロック(T)と、CTS値(CTS)と、N値との間の関係は、次の式1のようになる。
S=T×N/CTS 式1
なお、本技術の実施の形態におけるN値およびCTS値は、HDMI規格におけるN値およびCTS値と同様のものを想定している。CTS値生成部140は、生成したCTS値をストリーム合成部150に供給する。
ストリーム合成部150は、シンク機器200へ伝送するデータを整列させて伝送ストリームを生成するものである。なお、本技術の実施の形態では、信号線158を介して供給されるビデオストリーム(ビデオデータのストリーム)と、信号線159を介して供給されるオーディオストリーム(オーディオデータのストリーム)と、ブランクデータと、N値と、CTS値とが多重化されて伝送ストリームが生成されることを想定して説明する。
なお、多重化されたデータ(伝送ストリーム)のデータ構造は様々なものが考えられるが、本技術の第1の実施の形態は、どのようなデータ構造であっても適用することができる。例えば、HDMI規格やSDI(Serial Digital Interface)規格におけるデータ構造のように、付加データを格納できるブランキング期間が1フレームごとに設けられるデータ構造などが考えられる。このように、ストリーム合成部150によって、伝送ストリームにおけるブランク期間に、パケット化されたオーディオデータと、N値と、CTS値とが多重化される。ストリーム合成部150は、生成した伝送ストリームを、伝送クロックに乗せて差動ドライバ160に供給する。
差動ドライバ160は、ストリーム合成部150から供給された伝送ストリームを1対の信号線(伝送線310)でシリアル転送するために差動信号を生成するものである。この差動ドライバ160は、互いに逆位相となる対の信号(差動信号)を生成し、その生成した信号を、伝送線310を介してシンク機器200に供給する。このように、本技術の第1の実施の形態では、1系統での伝送により伝送ストリームはシンク機器200へ送信される。
なお、本技術の第1の実施の形態では機器間の伝送が1系統で行われる例について説明するが、これに限定されるものではなく、高速な伝送クロックに同期して伝送ストリームが伝送されればよい。すなわち、装置内部でのビデオデータの転送に係る系統数より少ない数の系統(本技術の第1の実施の形態では1系統)で伝送すれば、伝送クロックが高速になるため、同様に実施することができる。例えば、ソース機器100内部においてビデオストリームが24bitのパラレル転送(24系統)で扱われている場合において、1系統での伝送では伝送クロックは少なくともビデオクロックの24倍となり、4系統での伝送では伝送クロックは少なくとも6倍となる。
シンク機器200は、ソース機器100から供給された伝送ストリームを受信するものであり、差動レシーバ210と、伝送クロック再生部(PLL)220と、ストリーム分離部230と、ビデオクロック生成部(PLL)240とを備える。また、シンク機器200は、ビデオストリーム生成部250と、オーディオストリーム生成部270と、オーディオクロック生成部400とを備える。
差動レシーバ210は、伝送線310を介して供給された伝送ストリームを受信するものである。この差動レシーバ210は、差動ドライバ160が送信した差動信号を受信して、伝送クロック再生部(PLL)220およびストリーム分離部230に伝送ストリームを供給する。
伝送クロック再生部(PLL)220は、差動レシーバ210から供給された伝送ストリームに基づいて、この伝送ストリームのクロック(伝送クロック)を再生するものである。すなわち、この伝送クロック再生部(PLL)220は、伝送クロック生成部(PLL)120が生成したクロックと同じ周波数のクロック(伝送クロック)を再生する。伝送クロック再生部(PLL)220は、例えば、一般的なPLLにより実現される。伝送クロック再生部(PLL)220は、再生した伝送クロックを、信号線221を介して、ストリーム分離部230と、ビデオクロック生成部(PLL)240と、オーディオクロック生成部400とに供給する。なお、伝送クロック再生部(PLL)220は、特許請求の範囲に記載の第1クロック生成部の一例である。
ストリーム分離部230は、伝送ストリームに多重化されているデータ(ビデオデータ、オーディオデータ、N値、CTS値)をそれぞれ分離するものである。ストリーム分離部230は、伝送ストリームから分離したビデオデータを、ビデオストリーム生成部250に供給し、伝送ストリームから分離したオーディオデータを、オーディオストリーム生成部270に供給する。また、ストリーム分離部230は、伝送ストリームから分離したN値およびCTS値を、信号線490を介してオーディオクロック生成部400に供給する。
ビデオクロック生成部(PLL)240は、伝送クロック再生部(PLL)220から供給された伝送クロックに基づいてビデオクロックを生成するものである。このビデオクロック生成部(PLL)240は、例えば、一般的なPLLにより実現される。ビデオクロック生成部(PLL)240は、生成したビデオクロックを、ビデオストリーム生成部250と、シンク機器200においてビデオクロックを使用する回路(図示せず)とに供給する。
ビデオストリーム生成部250は、ストリーム分離部230から供給されたビデオデータと、ビデオクロック生成部(PLL)240から供給されたビデオクロックとに基づいて、ビデオストリームを生成するものである。このビデオストリーム生成部250が生成したビデオストリームは、シンク機器200においてビデオストリームを使用する回路へ供給される。
オーディオクロック生成部400は、伝送クロック再生部(PLL)220から供給された伝送クロックと、ストリーム分離部230から供給されたN値およびCTS値に基づいてオーディオクロックを生成するものである。このオーディオクロック生成部400は、N値およびCTS値に基づいて伝送クロックを分周することによりオーディオクロックを生成する。なお、オーディオクロック生成部400は、PLLを用いずに実現される。なお、このオーディオクロック生成部400については、図2を参照して説明するため、ここでの詳細な説明を省略する。オーディオクロック生成部400は、生成したオーディオクロックを、オーディオストリーム生成部270と、シンク機器200においてオーディオクロックを使用する回路(図示せず)とに供給する。なお、オーディオクロック生成部400は、特許請求の範囲に記載のクロック生成部の一例である。
オーディオストリーム生成部270は、ストリーム分離部230から供給されたオーディオストリームと、オーディオクロック生成部400から供給されたオーディオクロックとに基づいて、オーディオストリームを生成するものである。このオーディオストリーム生成部270が生成したオーディオストリームは、シンク機器200においてオーディオストリームを使用する回路へ供給される。
次に、オーディオクロック生成部400について、図2を参照して説明する。
[オーディオクロック生成部の機能構成例]
図2は、本技術の第1の実施の形態におけるオーディオクロック生成部400の機能構成の一例を示す模式図である。
オーディオクロック生成部400は、オーディオクロックを生成するものであり、分周演算部500および分周部420を備える。
分周演算部500は、ストリーム分離部230から信号線490を介して供給されたCTS値(信号線490のうちの信号線491)と、N値(信号線490のうちの信号線492)とに基づいて、オーディオクロックの1クロックに相当する伝送クロックの数を示す情報(これ以降は、クロック間隔と称する)を算出するものである。この分周演算部500が算出するクロック間隔は、例えば、オーディオクロックにおけるパルスの立ち上げタイミングを伝送クロックのクロック数で示す値である。なお、クロック間隔の算出の一例については図3を参照して説明するため、ここでの説明を省略する。この分周演算部500は、算出したクロック間隔を示す情報(クロック間隔情報)を、分周部420に供給する。
分周部420は、伝送クロック再生部(PLL)220から供給される伝送クロックを、分周演算部500から供給されるクロック間隔情報に基づいて分周するものである。この分周部420は、クロック間隔情報が示す伝送クロックのクロック数ごとにオーディオクロックのパルスを立ち上げることにより、オーディオクロックを生成する。
次に、分周演算部500および分周部420によって行われる分周によるオーディオクロックの生成の一例について、分周が非整数の場合を想定して図3において説明する。
[非整数の分周演算の一例]
図3は、本技術の第1の実施の形態におけるオーディオクロック生成部400によるオーディオクロックの生成の一例を模式的に示すタイミングチャートである。
この図3には、オーディオクロック生成部400に供給される3つの信号(伝送クロック、N値、CTS値)と、分周演算部500により生成されるクロック間隔情報と、分周部420により生成されるオーディオクロックとが示されている。なお、ここでは、伝送クロックに時刻「0」乃至時刻「22」の番号を付して説明する。
また、図3では、説明の便宜上、N値の値には「3」の値が設定されていることとする。また、時刻「1」において「10」の値のCTS値が供給され、時刻「11」において「11」の値のCTS値が供給されることを想定して説明する。
時刻「1」において、新たなCTS値が分周演算部500に供給されると、分周演算部500は、N値と新たなCTS値とに基づいてクロック間隔の算出を行う。分周演算部500は、例えば、次の式2を用いてクロック間隔を計算する。
A÷N=q…r 式2
ここで、AはCTS値に前回のクロック間隔の計算における剰余を加算した値である。また、NはN値を示し、qは左辺の除算の商を示し、rは左辺の除算の剰余を示す。なお、商qは、分周演算部500から分周部420に供給されるクロック間隔情報の値である。
ここで、上述の式2について説明する。新たなCTS値が供給されると、分周演算部500は、値AにCTS値を設定し(剰余は0)、式2を用いてクロック間隔を計算する。すなわち、時刻「1」においては、商qが「3」、剰余が「1」と計算(10÷3=3…1)される。そして、分周演算部500は、商qの値である「3」をクロック間隔として決定し、クロック間隔が「3」であることを示すクロック間隔情報を、分周部420へ供給する。そして、分周演算部500は、オーディオクロックのパルスが立ち上がるまで待機する。
その後、時刻「3」になると、オーディオクロックのパルスが立ち上がる。これにより、オーディオクロックの1クロックが生成される。
続いて、時刻「4」になると、分周演算部500において再びクロック間隔の計算が行われる。この計算において、値Aには、時刻「1」における剰余の値(1)をCTS値(10)に加算した値(11)が設定される。これにより、時刻「4」では、商qが「3」、剰余rが「2」と計算される。そして、分周演算部500は、クロック間隔が「3」であることを示すクロック間隔情報を、分周部420へ供給する。
その後、時刻「6」になると、オーディオクロックのパルスが立ち上がる。
続いて、時刻「7」において、分周演算部500が再びクロック間隔の計算を行う。この計算において、値Aには、時刻「4」における剰余の値(2)をCTS値(10)に加算した値(11)が設定される。これにより、時刻「7」では、商qが「4」、剰余rが「0」と計算される。そして、分周演算部500は、クロック間隔が「4」であることを示すクロック間隔情報を、分周部420へ供給する。
その後、時刻「10」になると、分周部420においてオーディオクロックのパルスが立ち上がる。
続いて、時刻「11」において、分周演算部500が再びクロック間隔の計算を行う。なお、時刻「7」における計算で剰余rが「0」となったため、分周演算部500は、値Aの更新に使用するCTS値を更新する。このタイミングチャートでは、時刻「11」の段階でCTS値が「11」に更新されているため、分周演算部500は、この「11」の値を値Aに設定する。これにより、時刻「11」では、商qが「3」、剰余rが「2」と計算(11÷3=3…2)され、「3」のクロック間隔が設定される。
その後、時刻「13」においてオーディオクロックのパルスが立ち上がる。
続いて、時刻「14」におけるクロック間隔の計算では、「13(11+2)」の値が値Aに設定され、商qが「4」、剰余rが「1」と計算(13÷3=4…1)され、「4」のクロック間隔が設定される。
その後、時刻「17」においてオーディオクロックのパルスが立ち上がる。
続いて、時刻「18」におけるクロック間隔の計算では、「12(11+1)」の値が値Aに設定され、商qが「4」、剰余rが「0」と計算(12÷3=4…0)され、「4」のクロック間隔が設定される。
このように、オーディオクロックの1クロックに相当する伝送クロックの数であるクロック間隔を、CTS値およびN値を用いて算出することにより、PLLを用いずともオーディオクロックを生成(再生)することができる。
なお、図3では、分周比が非整数となる場合を想定して説明した。分周比が非整数の場合には、クロック間隔が変動(例えば、「3」から「4」)することにより、生成したクロックにジッタが発生する。一方、分周比が整数となる場合には、ジッタは発生しない。
ここで、オーディオクロック生成部400により生成されるオーディオクロックとジッタとの関係について説明する。CTS値は、Nで分周されたオーディオクロック(図1のN分周部130、CTS値生成部140参照)ごとに生成され、クロック毎に値が変化する。クロック毎にCTS値が変化するため、オーディオクロック生成部400におけるオーディオクロックの生成において分周比を整数に固定することは難しく、分周比が非整数となることによりオーディオクロックにジッタが含まれることは避けられない。しかしながら、クロック源のクロック(伝送クロック)と、生成されるクロック(オーディオクロック)との間の周波数比を高くして分周することにより、ジッタを少なくすることができる。
ここで、クロック源の周波数と、分周により生成されるクロックのジッタとの関係について説明する。
100MHzをクロック源として10MHzのクロックを生成する(約1/10に分周する)ことを想定する場合において、クロック間隔が1クロックずれることによる周波数の変化は、次のようになる。
クロック間隔が「9」の場合: 11.111・・・MHz(100/9)
クロック間隔が「10」の場合: 10.000MHz(100/10)
クロック間隔が「11」の場合: 9.090・・・MHz(100/11)
このように、100MHzをクロック源として10MHzのクロックを生成する場合において、クロック間隔が1クロックずれることによる周波数の変動は、約1MHzとなる。すなわち、100MHzをクロック源として10MHzのクロックを生成する場合において非整数比の分周を行う場合における分周の分解能(精度)は、約1MHzとなる。
次に、1000MHzをクロック源として10MHzのクロックを生成する場合において、クロック間隔が1クロックずれることによる周波数の変化は、次のようになる。
クロック間隔が「99」の場合: 10.101・・・MHz(1000/99)
クロック間隔が「100」の場合: 10.000MHz(1000/100)
クロック間隔が「101」の場合: 9.901・・・MHz(1000/101)
このように、1000MHzクロック源として10MHzのクロックを生成する場合において、クロック間隔が1クロックずれることによる周波数の変動は、約0.1MHzとなる。すなわち、1000MHzをクロック源として10MHzのクロックを生成する場合において非整数比の分周を行う場合における分周の分解能(精度)は約0.1MHzとなり、100MHzをクロック源とする場合と比較して10倍の分解能となる。
このように、クロック源のクロック(伝送クロック)と、生成されるクロック(オーディオクロック)との間の周波数比が高ければ高いほど、ジッタを少なくすることができる。
例えば、伝送ストリームが1Gbps(1GHz)の速度で伝送される場合において、96kHzのサンプリング周波数(fs)の128倍のクロックを生成する場合には、周波数比が「1000000kHz:12288(96×128)kHz」となり、約83倍の周波数比で分周することができる。ここで、オーディオクロックは、5%のジッタまで許容する(目的の周波数の±5%以内の周波数となるクロック)ことを想定する(5%は、SPDIF規格(IEC60958−1)におけるジッタの許容限界)。ジッタが5%となる周波数比は20倍であるため、約83倍の周波数比による分周はこの許容範囲内に十分に収まる。
なお、本技術の第1の実施の形態のデータ伝送システム10では、1経路の差動信号でデータが転送されるため、速い速度でデータの伝送が行われる。すなわち、本技術の第1の実施の形態のデータ伝送システム10では、クロック源である伝送クロックが高い周波数となるため、PLLを用いないオーディオクロック生成部400により実用的なオーディオクロックを生成することができる。
[効果例]
図4は、本技術の第1の実施の形態におけるオーディオクロック生成部400の一例と、他のシンク機器のオーディオクロック生成部(オーディオクロック生成回路800)の一例とを模式的に示す図である。
図4(a)には、他のシンク機器のオーディオクロック生成回路800の一例が示されている。このオーディオクロック生成回路800は、CTS分周器810と、位相比較器820と、低域フィルタ830と、スイッチ840と、第1電圧制御発信器851乃至第3電圧制御発信器853と、N分周器860とを備える。
CTS分周器810は、クロック源のクロック(伝送クロック)をCTS値で分周するものであり、分周したクロックを位相比較器820に供給する。
位相比較器820、低域フィルタ830、スイッチ840、第1電圧制御発信器851乃至第3電圧制御発信器853、N分周器860は、PLL回路を構成するものである。なお、オーディオクロックは広帯域(例えば、約1MHzから約50MHzの間で変動)であるため、図8(a)では、複数の電圧制御発信器(VCO:Voltage Controlled Oscillator)のうちから帯域に適切な電圧制御発信器を選択して使用する例を示す。
なお、PLL回路を構成するこれらの機能構成(位相比較器820、低域フィルタ830、スイッチ840、第1電圧制御発信器851乃至第3電圧制御発信器853、N分周器860)については、詳細な説明を省略する。
図4(a)に示すように、PLL回路を用いてオーディオクロックを生成する場合には、複数の電圧制御発信器(VCO)が必要になることから、回路規模が大きくなる傾向がある。また、回路の製造段階において電圧制御発信器(VCO)を調整する必要もある。これらにより、PLL回路を用いてオーディオクロック生成回路800を構成する場合には、コストが高くなる可能性がある。
図4(b)には、本技術の第1の実施の形態におけるオーディオクロック生成部400が示されている。なお、図4(b)に示すオーディオクロック生成部400は、図2において示したものと同様であるため、説明を省略する。
図4(b)に示すように、本技術の第1の実施の形態によれば、PLLを用いないでオーディオクロックを生成することができる。このため、PLL回路を用いる場合と比較して、回路規模を縮小することができる。なお、回路規模を縮小することができるため、消費電力を減少させることができる。また、電圧制御発信器(VCO)を調整する必要もなくなるため、低コストで回路を製作することができる。このように、製品毎に行う調整の作業が不要になるため、低コストになるとともに性能のバラつきが減少する。
[オーディオクロック生成部の動作例]
次に、本技術の第1の実施の形態におけるオーディオクロック生成部400の動作について図面を参照して説明する。
図5は、本技術の第1の実施の形態においてオーディオクロック生成部400がオーディオクロックを再生(生成)する際の処理手順例を示すフローチャートである。
まず、オーディオクロックの再生を開始するか否かが判断され(ステップS901)、開始しない場合には、オーディオクロック生成処理手順を待機する。例えば、伝送ストリームを受信して、その受信した伝送ストリームにオーディオデータが含まれていることを検出した場合には、オーディオクロックの再生を開始するとシンク機器200の制御部(図示せず)により判断される。
そして、オーディオクロックの再生を開始すると判断された場合には(ステップS901)、ストリーム分離部230により伝送ストリームから分離されたN値が、オーディオクロック生成部400により取得される(ステップS902)。続いて、伝送ストリームから分離されたCTS値がオーディオクロック生成部400に供給され、CTS値がオーディオクロック生成部400により取得される(ステップS903)。
そして、N値とCTS値とに基づいて算出されたクロック間隔に基づいて伝送クロックを分周することにより、オーディオクロックがオーディオクロック生成部400により再生される(ステップS904)。なお、ステップS904は、特許請求の範囲に記載のクロック生成手順の一例である。
続いて、ステップS904においてクロック間隔の算出に用いたCTS値が示す期間(1/Nのオーディオクロックの1クロックに相当する期間)におけるオーディオクロックの再生が終了したか否かが、オーディオクロック生成部400により判断される(ステップS905)。そして、このCTS値が示す期間におけるオーディオクロックの再生が終了していないと判断された場合には(ステップS905)、ステップS904に戻り、オーディオクロックの再生を継続する。
一方、CTS値が示す期間におけるオーディオクロックの再生が終了したと判断された場合には(ステップS905)、オーディオクロックの再生を終了するか否かが判断される(ステップS906)。そして、オーディオクロックの再生を終了すると判断された場合(例えば、伝送ストリームの伝送が終了した場合)には、オーディオクロックの再生処理の動作を終了する。
このように、本技術の第1の実施の形態によれば、高い周波数の伝送クロックと、N値と、CTS値とを用いて高い周波数の伝送クロックを分周することにより、オーディオクロックの生成を容易に行うことができる。
<2.第2の実施の形態>
本技術の第1の実施の形態では、伝送クロック生成部(PLL)120は、ビデオクロックの30倍のクロックを伝送クロックとして生成することを想定して説明した。これにより、1フレームの画像のデータサイズに応じたサイズのブランキング期間を、伝送ストリームにおけるデータ構造の1フレーム毎に設けることができる。
しかしながら、ビデオクロックの速度に応じて伝送クロックが決定されてしまうため、ビデオクロックの速度の速度とオーディオクロックの速度との関係がオーディオクロック生成部400において生成されるクロックの精度を決定してしまう。すなわち、ビデオクロックが遅い場合には、生成される伝送クロックも遅いため、図3において説明したように、オーディオクロックを生成する際の精度が悪くなる。
例えば、フレーム(画像)のサイズが小さい場合や、フレームレートが小さい場合には、時間当たりのビデオデータの量は小さいことから、ビデオクロックも遅くなる。一方、オーディオデータはビデオデータの増減とは無関係であるため、ビデオクロックが遅くなってもオーディオデータは遅くならない。このため、伝送クロック(ビデオクロックの30倍)とオーディオデータとの比が小さくなり、結果として、オーディオクロックを生成する際の精度が悪くなる。このように、本技術の第1の実施の形態では、時間当たりのビデオデータの量が少ないほどオーディオクロックを生成する際の精度が悪くなる場合がある。
そこで、本技術の第2の実施の形態では、シンク機器において生成されるオーディオクロックの精度を高くするために、ソース機器において生成する伝送ストリームのブランキング期間のサイズを調整する例について、図6乃至図9を参照して説明する。
[データ転送システムの機能構成例]
図6は、本技術の第2の実施の形態におけるデータ伝送システム600の機能構成の一例を示す模式図である。
なお、図6において示すデータ伝送システム600は、図1において示したデータ伝送システム10の変形例である。このデータ伝送システム600は、伝送クロックを決定するための構成を、図1のソース機器100にさらに備えるものであるソース機器610を備える。また、このデータ伝送システム600は、図1のシンク機器200の機能に加えて、ソース機器610において決定された伝送クロック速度を反映してビデオクロックを生成する機能をさらに備えるものであるシンク機器650を備える。
ソース機器610は、N値決定部110と、N分周部130と、CTS値生成部140と、ストリーム合成部150と、差動ドライバ160と、許容ジッタ情報供給部640と、伝送クロック速度決定部630と、伝送クロック生成部(PLL)620とを備える。
なお、N値決定部110、N分周部130、CTS値生成部140、ストリーム合成部150、差動ドライバ160は、図1において示した各構成と略同じものであるため、説明を省略する。また、伝送クロック生成部(PLL)620は、ビデオクロックに対する伝送クロックの倍率を可変にできる以外は、図1の伝送クロック生成部(PLL)120と同様のものであるため、ここでの説明を省略する。
シンク機器650は、図1において示したシンク機器200のビデオクロック生成部(PLL)240に代えて、ビデオクロック生成部(PLL)660を備える。このビデオクロック生成部(PLL)660は、ストリーム分離部230から信号線669を介して供給される倍率に関する情報に応じて伝送クロックとビデオクロックとの比が変更可能である以外は。ビデオクロック生成部(PLL)240と同様のものである。また、シンク機器650におけるビデオクロック生成部(PLL)660以外の構成は図1のシンク機器200と同様のものであるため、ここでの説明を省略する。
許容ジッタ情報供給部640は、シンク機器650において生成(再生)されるオーディオクロックに含まれるジッタの上限(許容度)を示す情報(許容ジッタ情報)を、伝送クロック速度決定部630に供給するものである。なお、ジッタの度合いを示すものとしてはいくつかの例が考えられるが、ここでは、本技術の第1の実施の形態と同様に、割合(%)を想定して説明する。なお、本技術の第2の実施の形態では、本技術の第1の実施の形態と同様に5%が許容されることを想定し、5%の値がジッタ情報として設定されていることを想定して説明する。
なお、本技術の第2の実施の形態では、許容ジッタ情報が固定値で有ることを想定するが、オーディオの品質に関するユーザの入力に応じて許容ジッタ情報が設定できるようにする場合なども考えられる。また、シンク機器650から供給されるシンク機器650に関する情報(例えば、シンク機器650のオーディオ機能の性能)に応じて許容ジッタ情報が設定される場合なども考えられる。
伝送クロック速度決定部630は、許容ジッタ情報と、ビデオクロックと、オーディオクロックとに基づいて伝送クロックの速度を決定するものである。この伝送クロック速度決定部630は、シンク機器650のオーディオクロック生成部400により生成されるオーディオクロックにおけるジッタが、許容ジッタ情報の示すジッタ(5%)以内となるように、伝送クロックの速度(伝送クロック速度)を決定する。
ここで、伝送クロック速度決定部630が決定する伝送クロック速度について説明する。なお、標準のブランキング期間のサイズ(最低限のブランキング期間のサイズ)があることを想定する。この標準のブランキング期間のサイズ(標準サイズ)は、本技術の第1の実施の形態において付与されるブランキング期間を想定する。すなわち、標準サイズのブランキング期間が付与される際に生成される伝送ストリームのクロックは、ビデオクロックの30倍のクロックであることとする。
まず、伝送クロック速度決定部630は、ビデオクロックを30倍(標準倍率)して伝送クロックを生成した場合における伝送クロックの速度を算出する。そして、伝送クロック速度決定部630は、この算出した伝送クロックの速度と、オーディオクロックとに基づいて、オーディオクロック生成部400においてオーディオクロックを再生する際に発生するジッタの量(推定ジッタ量)を推定する。そして、推定ジッタ量と、許容ジッタ情報が示すジッタ量(許容ジッタ量)とを比較して、推定ジッタ量が許容ジッタ量以内である場合には、ビデオクロックを30倍して伝送クロックを生成すると決定する。一方、推定ジッタ量が許容ジッタ量より大きい場合には、推定ジッタ量が許容ジッタ量以内となる伝送クロックの速度を算出し、この算出した速度以上となるように、伝送クロックを生成する際の倍率を決定する。そして、伝送クロック速度決定部630は、決定した倍率に関する情報(倍率情報)を伝送クロック生成部(PLL)620に供給し、伝送クロック生成部(PLL)620におけるクロックの増幅倍率を設定する。
また、決定された倍率は、ストリーム合成部150に供給されて伝送ストリームに多重化されてシンク機器650に供給される。そして、シンク機器650では、ストリーム分離部230から信号線669を介してビデオクロック生成部(PLL)660に決定された倍率が供給され、ビデオクロックを再生するための情報(伝送クロックに対するビデオクロックの比)として使用される。
なお、伝送クロック速度決定部630は、決定された倍率(伝送クロックの速度)により設定されるブランキング期間のサイズに関する情報をストリーム合成部150に供給し、そのサイズのブランキング期間を含む伝送ストリームを生成させる。
[伝送ストリームのデータ構造の一例]
図7は、本技術の第2の実施の形態における伝送ストリームのデータ構造の一例を示す模式図である。
図7(a)には、伝送クロック速度決定部630において推定ジッタ量が許容ジッタ量以内であると判定されて、ビデオクロックの30倍(標準倍率)の伝送クロックが生成された場合における伝送ストリームの1フレームにおけるデータ構造が示されている。図7(a)に示すように、伝送ストリームにおける1フレームは、ブランク期間(水平ブランキング681および垂直ブランキング682)と、1フレームのビデオデータ(有効映像領域683)とにより構成される。
また、図7(a)には、伝送クロックに基づいてオーディオクロックを生成する際にジッタ量が許容ジッタ量となる1フレームのサイズ(データ量)が矢印684により模式的に示されている。水平ブランキング681と、垂直ブランキング682と、有効映像領域683との総和が、矢印684で示すサイズより小さくなると、推定ジッタ量が許容ジッタ量より大きくなる。
図7(b)には、伝送クロック速度決定部630において推定ジッタ量が許容ジッタ量より大きいと判定されて、推定ジッタ量が許容ジッタ量以内となるように伝送クロックの倍率が設定された場合における伝送ストリームの1フレームにおけるデータ構造が示されている。図7(b)には、図7(a)と同様に、ブランク期間(水平ブランキング691および垂直ブランキング692)と、1フレームのビデオデータ(有効映像領域693)とが示されている。なお、伝送クロックに基づいてオーディオクロックを生成する際にジッタ量が許容ジッタ量となる1フレームのサイズ(データ量)を示す矢印694は、図7(a)の矢印684よりも幅が大きい。図7(b)に示す場合では、この矢印694が示すデータ量よりも、水平ブランキング681と、垂直ブランキング682と、有効映像領域683との総和が小さくなると、推定ジッタ量が許容ジッタ量より大きくなる。
例えば、伝送クロック速度決定部630において推定ジッタ量が許容ジッタ量より大きいと判定された場合には、推定ジッタ量が許容ジッタ量以内となるように伝送クロックの倍率が算出される。この算出された伝送クロックで伝送するために、図7(b)に示すように、1フレームのブランク期間のサイズが調整される。すなわち、推定ジッタ量が許容ジッタ量より大きいと判定された場合には、基準倍率の時よりもブランク期間のサイズが大きい1フレームのデータ構造となる。
このように、伝送クロック速度決定部630において推定ジッタ量が許容ジッタ量より大きいと判定された場合には、ブランキング期間のサイズを調整して、推定ジッタ量が許容ジッタ量以内となる伝送クロックに同期した伝送ストリームが生成される。なお、有効映像領域のサイズは変わらないため、伝送クロックが速くなる(増幅倍率が増加する)ほど、1フレームにおけるブランキング期間の割合は増加する。
[伝送ストリームを送信する際のソース機器の動作例]
次に、本技術の第2の実施の形態におけるソース機器610が伝送ストリームを送信する際の動作について図面を参照して説明する。
図8は、本技術の第2の実施の形態においてソース機器610が伝送ストリームを送信する際の処理手順例を示すフローチャートである。
まず、伝送ストリームの伝送を開始するか否かが判断され(ステップS911)、伝送を開始しないと判断された場合には、伝送を開始するまで待機する。
なお、伝送ストリームの伝送を開始すると判断された場合には(ステップS911)伝送クロックの速度(ビデオクロックに対する倍率)が決定される伝送クロック設定処理が、伝送クロック速度決定部630により行われる(ステップS920)。なお、伝送クロック設定処理(ステップS920)については、図9を参照して説明するため、ここでの説明を省略する。
そして、伝送クロックの速度が設定されると、その設定された速度の伝送クロックが、伝送クロック生成部(PLL)620により生成され(ステップS912)、この生成された伝送クロックに同期して伝送ストリームが送信される(ステップS913)。
その後、伝送ストリームの伝送を終了するか否かが判断され(ステップS914)、伝送ストリームの伝送を終了すると判断された場合(例えば、送信するデータが無くなった場合)には、伝送ストリームの送信処理の動作を終了する。
一方、伝送ストリームの伝送を終了しないと判断された場合には(ステップS914)、伝送クロックの速度を変更するか否かが、伝送クロック速度決定部630により判断される(ステップS915)。そして、ステップS915において、伝送クロックの速度の変更が必要と判断された場合(例えば、オーディオクロックおよびビデオクロックのうちの少なくとも一つの速度が変わった場合)には、ステップS920に戻り、伝送クロックの速度の再設定が行われる。
また、ステップS915において、伝送クロックの速度の変更が必要と判断された場合(例えば、オーディオクロックおよびビデオクロックのいずれもが速度が変わっていない場合)には、ステップS912に戻る。
図9は、本技術の第2の実施の形態における伝送クロック速度決定部630により行われる伝送クロック設定処理(ステップS920)の処理手順例を示すフローチャートである。
まず、許容ジッタ情報供給部640から供給された許容ジッタ情報が、伝送クロック速度決定部630により取得される(ステップS921)。続いて、オーディオクロックの速度が取得されるとともに(ステップS922)、ビデオクロックの速度が取得される(ステップS923)。その後、標準のサイズのブランキング期間を付加する場合における伝送クロック(ビデオクロックの30倍の伝送クロック)の速度(標準設定時速度)が算出される(ステップS924)。
そして、算出された標準設定時速度と、オーディオクロックの速度とに基づいて、シンク機器650のオーディオクロック生成部400がオーディオクロックを再生(生成)する際のジッタの量(推定ジッタ量)が算出される(ステップS925)。その後、推定ジッタ量が、許容ジッタ情報が示すジッタ量(許容ジッタ量)以内であるか否かが判断される(ステップS926)。
そして、推定ジッタ量が許容ジッタ量以下であると判断された場合には(ステップS926)、伝送クロック速度決定部630により、伝送クロック生成部(PLL)620におけるクロックの増幅倍率が標準倍率に設定される(ステップS927)。その後、設定され他倍率に関する情報が伝送クロック速度決定部630からストリーム合成部150に供給され(ステップS931)、伝送クロック設定処理の動作が終了する。
一方、推定ジッタ量が許容ジッタ量より大きいと判断された場合には(ステップS926)、オーディオクロックを再生する際のジッタの量が許容ジッタ量以下となる伝送クロックの速度(倍率算出速度)が算出される(ステップS928)。そして、その算出された倍率算出速度に基づいて、伝送クロック生成部(PLL)620における倍率(算出倍率)が算出される(ステップS929)。その後、伝送クロック速度決定部630により、伝送クロック生成部(PLL)620におけるクロックの増幅倍率が算出倍率に設定され(ステップS930)、ステップS931に進む。
このように、本技術の第2の実施の形態によれば、ソース機器において生成する伝送ストリームのブランキング期間のサイズを調整することにより、シンク機器において分周により再生されるオーディオクロックの精度を向上させることができる。
このように、本技術の実施の形態によれば、クロックの生成を容易に行うことができる。
なお、本技術の実施の形態では、オーディオクロックを分周により再生する場合を想定したが、オーディオクロックに限定されるものではない。伝送クロックとは異なる周期のクロックを、周波数関係を示す情報に基づいて伝送クロックから再生するクロックに適用することができる。
また、本技術の実施の形態では、伝送クロックと1/Nオーディオクロックとの関係でCTS値を算出したが、ビデオクロックと1/Nオーディオクロックとの関係で算出することもできる。この場合には、ビデオクロックと伝送クロックとの間における倍率(第1の実施の形態では、30倍)を乗算し、乗算した値をCTS値として、式2を算出するようにすればよい。
なお、本技術の実施の形態では、伝送ストリームに基づいて伝送クロックを生成する例について説明したが、これに限定されるものではない。ソース機器から伝送クロックが送信される場合にも、同様に適用することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ハードディスク、CD(Compact Disc)、MD(MiniDisc)、DVD(Digital Versatile Disk)、メモリカード、ブルーレイディスク(Blu-ray Disc(登録商標))等を用いることができる。
なお、本技術は以下のような構成もとることができる。
(1) 装置間においてビデオデータを伝送する際に伝送対象となる伝送ストリームのクロックである第1クロックを、所定データのクロックである第2クロックの前記第1クロックに対する周期関係を示すクロック情報に基づいて分周し、当該分周されたクロックを前記第2クロックとして出力するクロック生成部を具備するデータ受信回路。
(2) 前記伝送ストリームは、前記ビデオデータと、前記所定データと、前記クロック情報とが多重化されたストリームであって、前記伝送ストリームを送信する装置における装置内部での前記ビデオデータの転送に係るクロックを所定の倍率で増幅して生成された前記第1クロックに同期されて伝送されるものであり、
伝送された前記伝送ストリームから、前記ビデオデータと、前記所定データと、前記クロック情報とをそれぞれ分離する分離部をさらに具備し、
前記クロック生成部は、前記分離されたクロック情報に基づいて前記第1クロックを分周して前記第2クロックを生成する
前記(1)に記載のデータ受信回路。
(3) 前記第1クロックは、前記伝送ストリームを送信する装置における装置内部での前記ビデオデータの転送に係る系統数より少ない系統数の伝送経路により前記伝送ストリームを伝送するためのクロックである前記(2)に記載のデータ受信回路。
(4) 前記第1クロックは、1系統の伝送経路により前記伝送ストリームを伝送するためのクロックである前記(3)に記載のデータ受信回路。
(5) 前記所定の倍率は、前記第2クロックに含まれるジッタの量が所定量を基準として小さくなる倍率である前記(2)に記載のデータ受信回路。
(6) 前記クロック情報は、所定の間隔に分周された第2クロックの1クロックに対応する前記第1クロックのクロック数を示すCTS値と、前記所定の間隔を示すN値とを含み、
前記クロック生成部は、前記CTS値と前記N値との比に基づいて分周して前記第2クロックを生成する
前記(1)から(5)のいずれかに記載のデータ受信回路。
(7) 前記所定データはオーディオデータであり、
前記第2クロックは前記オーディオデータのマスタクロックである
前記(1)から(6)のいずれかに記載のデータ受信回路。
(8) 前記第1クロックは、前記オーディオデータのマスタクロックの少なくとも20倍以上の周波数である前記(7)に記載のデータ受信回路。
(9) 装置間においてビデオデータを伝送するために送信側の装置から1系統の伝送経路により伝送された伝送ストリームのクロックである第1クロックを前記伝送された伝送ストリームに基づいて生成する第1クロック生成部と、
前記伝送された伝送ストリームから、前記ビデオデータと、所定データと、前記所定データのクロックである第2クロックの前記第1クロックに対する周期関係を示すクロック情報とをそれぞれ分離する分離部と、
前記生成された第1クロックを前記分離されたクロック情報に基づいて分周し、当該分周されたクロックを前記第2クロックとして出力するクロック生成部と
を具備するデータ受信装置。
(10)
装置間においてビデオデータを伝送する際に伝送対象となる伝送ストリームのクロックである第1クロックと所定データのクロックである第2クロックとの間の周期関係を示すクロック情報を生成し、前記ビデオデータと、前記所定データと、前記クロック情報とが多重化された伝送ストリームを送信するデータ送信装置と、
前記送信された伝送ストリームを受信して、前記ビデオデータと、前記所定データと、前記クロック情報とを分離し、前記第1クロックを前記クロック情報に基づいて分周して前記第2クロックを生成するデータ受信装置と
を具備する情報処理システム。
(11) 前記データ送信装置は、前記データ受信装置において生成される第2クロックに含まれるジッタの量が所定量を基準として小さくなる倍率を算出し、前記データ送信装置内部での前記ビデオデータの転送に係るクロックを前記算出した倍率に基づいて増幅して前記第1クロックを生成する前記(10)に記載の情報処理システム。
(12) 前記データ送信装置は、前記伝送ストリームに含まれるブランキング期間の割合が前記倍率の増加に応じて増加する前記伝送ストリームを生成する前記(11)に記載の情報処理システム。
(13) 装置間においてビデオデータを伝送する際に伝送対象となる伝送ストリームのクロックである第1クロックを、所定データのクロックである第2クロックの前記第1クロックに対する周期関係を示すクロック情報に基づいて分周し、当該分周されたクロックを前記第2クロックとして出力するクロック生成手順を具備するデータ受信方法。
10、600 データ伝送システム
100、610 ソース機器
110 N値決定部
120、620 伝送クロック生成部(PLL)
130 N分周部
140 CTS値生成部
150 ストリーム合成部
160 差動ドライバ
200 シンク機器
210 差動レシーバ
220 伝送クロック再生部(PLL)
230 ストリーム分離部
240、660 ビデオクロック生成部(PLL)
250 ビデオストリーム生成部
270 オーディオストリーム生成部
310 伝送線
400 オーディオクロック生成部
500 分周演算部
630 伝送クロック速度決定部
640 許容ジッタ情報供給部
650 シンク機器

Claims (13)

  1. 装置間においてビデオデータを伝送する際に伝送対象となる伝送ストリームのクロックである第1クロックを、所定データのクロックである第2クロックの前記第1クロックに対する周期関係を示すクロック情報に基づいて分周し、当該分周されたクロックを前記第2クロックとして出力するクロック生成部を具備するデータ受信回路。
  2. 前記伝送ストリームは、前記ビデオデータと、前記所定データと、前記クロック情報とが多重化されたストリームであって、前記伝送ストリームを送信する装置における装置内部での前記ビデオデータの転送に係るクロックを所定の倍率で増幅して生成された前記第1クロックに同期されて伝送されるものであり、
    伝送された前記伝送ストリームから、前記ビデオデータと、前記所定データと、前記クロック情報とをそれぞれ分離する分離部をさらに具備し、
    前記クロック生成部は、前記分離されたクロック情報に基づいて前記第1クロックを分周して前記第2クロックを生成する
    請求項1記載のデータ受信回路。
  3. 前記第1クロックは、前記伝送ストリームを送信する装置における装置内部での前記ビデオデータの転送に係る系統数より少ない系統数の伝送経路により前記伝送ストリームを伝送するためのクロックである請求項2記載のデータ受信回路。
  4. 前記第1クロックは、1系統の伝送経路により前記伝送ストリームを伝送するためのクロックである請求項3記載のデータ受信回路。
  5. 前記所定の倍率は、前記第2クロックに含まれるジッタの量が所定量を基準として小さくなる倍率である請求項2記載のデータ受信回路。
  6. 前記クロック情報は、所定の間隔に分周された第2クロックの1クロックに対応する前記第1クロックのクロック数を示すCTS値と、前記所定の間隔を示すN値とを含み、
    前記クロック生成部は、前記CTS値と前記N値との比に基づいて分周して前記第2クロックを生成する
    請求項1記載のデータ受信回路。
  7. 前記所定データはオーディオデータであり、
    前記第2クロックは前記オーディオデータのマスタクロックである
    請求項1記載のデータ受信回路。
  8. 前記第1クロックは、前記オーディオデータのマスタクロックの少なくとも20倍以上の周波数である請求項7記載のデータ受信回路。
  9. 装置間においてビデオデータを伝送するために送信側の装置から1系統の伝送経路により伝送された伝送ストリームのクロックである第1クロックを前記伝送された伝送ストリームに基づいて生成する第1クロック生成部と、
    前記伝送された伝送ストリームから、前記ビデオデータと、所定データと、前記所定データのクロックである第2クロックの前記第1クロックに対する周期関係を示すクロック情報とをそれぞれ分離する分離部と、
    前記生成された第1クロックを前記分離されたクロック情報に基づいて分周し、当該分周されたクロックを前記第2クロックとして出力するクロック生成部と
    を具備するデータ受信装置。
  10. 装置間においてビデオデータを伝送する際に伝送対象となる伝送ストリームのクロックである第1クロックと所定データのクロックである第2クロックとの間の周期関係を示すクロック情報を生成し、前記ビデオデータと、前記所定データと、前記クロック情報とが多重化された伝送ストリームを送信するデータ送信装置と、
    前記送信された伝送ストリームを受信して、前記ビデオデータと、前記所定データと、前記クロック情報とを分離し、前記第1クロックを前記クロック情報に基づいて分周して前記第2クロックを生成するデータ受信装置と
    を具備する情報処理システム。
  11. 前記データ送信装置は、前記データ受信装置において生成される第2クロックに含まれるジッタの量が所定量を基準として小さくなる倍率を算出し、前記データ送信装置内部での前記ビデオデータの転送に係るクロックを前記算出した倍率に基づいて増幅して前記第1クロックを生成する請求項10記載の情報処理システム。
  12. 前記データ送信装置は、前記伝送ストリームに含まれるブランキング期間の割合が前記倍率の増加に応じて増加する前記伝送ストリームを生成する請求項11記載の情報処理システム。
  13. 装置間においてビデオデータを伝送する際に伝送対象となる伝送ストリームのクロックである第1クロックを、所定データのクロックである第2クロックの前記第1クロックに対する周期関係を示すクロック情報に基づいて分周し、当該分周されたクロックを前記第2クロックとして出力するクロック生成手順を具備するデータ受信方法。
JP2012051121A 2012-03-08 2012-03-08 データ受信回路、データ受信装置、情報処理システムおよびデータ受信方法 Pending JP2013187724A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012051121A JP2013187724A (ja) 2012-03-08 2012-03-08 データ受信回路、データ受信装置、情報処理システムおよびデータ受信方法
US13/768,493 US8949490B2 (en) 2012-03-08 2013-02-15 Data reception circuit, data reception apparatus, information processing system, and data reception method
CN201310065988.5A CN103313099B (zh) 2012-03-08 2013-03-01 数据接收电路、数据接收装置及方法以及信息处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012051121A JP2013187724A (ja) 2012-03-08 2012-03-08 データ受信回路、データ受信装置、情報処理システムおよびデータ受信方法

Publications (1)

Publication Number Publication Date
JP2013187724A true JP2013187724A (ja) 2013-09-19

Family

ID=49113824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012051121A Pending JP2013187724A (ja) 2012-03-08 2012-03-08 データ受信回路、データ受信装置、情報処理システムおよびデータ受信方法

Country Status (3)

Country Link
US (1) US8949490B2 (ja)
JP (1) JP2013187724A (ja)
CN (1) CN103313099B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015113225A1 (zh) * 2014-01-28 2015-08-06 华为技术有限公司 同步信号转发方法和用户设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023187A (ja) * 2002-06-12 2004-01-22 Matsushita Electric Ind Co Ltd データ送信装置、データ受信装置
JP2005033451A (ja) * 2003-07-11 2005-02-03 Pioneer Electronic Corp 映像信号伝送システム及び方法並びに送信装置及び受信装置
JP4186935B2 (ja) * 2005-02-14 2008-11-26 ソニー株式会社 多重化装置及び多重化方法、並びに多重化データ送受信システム
KR20130002856A (ko) * 2011-06-29 2013-01-08 삼성전자주식회사 멀티미디어 시스템에서의 클록 생성 방법 및 그 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015113225A1 (zh) * 2014-01-28 2015-08-06 华为技术有限公司 同步信号转发方法和用户设备

Also Published As

Publication number Publication date
US20130235269A1 (en) 2013-09-12
CN103313099A (zh) 2013-09-18
CN103313099B (zh) 2017-12-15
US8949490B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
TWI343188B (en) Audio clock regenerator with precisely tracking mechanism, receiving apparatus, and audio clocl restoring method
JP4625863B2 (ja) 送信装置および送受信装置
CN105047209A (zh) 蓝牙音频播放同步的方法、装置及蓝牙音频播放装置
US8447003B2 (en) Clock synchronization method for use in communication system for transmitting at least one of video data and audio data
KR20090061595A (ko) 통신 시스템, 수신 장치, 및 수신 방법
CN106341127B (zh) 一种视频时钟恢复的方法和装置
JP2016130921A (ja) 伝送装置およびfifo回路の制御方法
JP5194110B2 (ja) 送信装置および受信装置
KR101545318B1 (ko) 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법
JP2013187724A (ja) データ受信回路、データ受信装置、情報処理システムおよびデータ受信方法
JP4612055B2 (ja) 信号分離回路、信号分離方法、信号多重回路および信号多重方法
JP5919500B2 (ja) クロック再生成回路およびデジタルオーディオ再生装置
JPWO2006114941A1 (ja) クロック発生回路およびオーディオシステム
JP5254376B2 (ja) 再生装置
JPWO2009069244A1 (ja) 送信方法および送信装置
JP5323977B1 (ja) クロック再生装置及び方法
JP2004056229A (ja) 光伝送装置、および、光伝送方式
JP5342690B1 (ja) クロック再生装置及び方法
JP2007088898A (ja) クロック生成回路、およびそれを搭載した電子機器
JP6547550B2 (ja) カメラ接続型録音装置
JP5540953B2 (ja) クロック再生成回路およびこれを用いたデジタルオーディオ再生装置
JP2006101029A (ja) データ受信装置
JP2011175702A (ja) 受信装置及びネットワークシステム
JP5495726B2 (ja) 信号処理装置
JP2004032069A (ja) クロック制御量演算方法及びクロック再生装置