JP2004032069A - クロック制御量演算方法及びクロック再生装置 - Google Patents
クロック制御量演算方法及びクロック再生装置 Download PDFInfo
- Publication number
- JP2004032069A JP2004032069A JP2002181431A JP2002181431A JP2004032069A JP 2004032069 A JP2004032069 A JP 2004032069A JP 2002181431 A JP2002181431 A JP 2002181431A JP 2002181431 A JP2002181431 A JP 2002181431A JP 2004032069 A JP2004032069 A JP 2004032069A
- Authority
- JP
- Japan
- Prior art keywords
- pcr
- value
- difference
- old
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
【解決手段】各レジスタ12,13,15及び16は、PCR抽出のタイミングで前回及び今回のPCR値及びシステムクロックのカウント値を更新する。2べき乗判断部175は、差分A(=PCR−PCR_old)を算出し、差分Aが最も近い2のべき乗値Bを判断する。シフト量決定部176は、2のべき乗値B(=2x)のべき指数xをビットシフト量として決定する。差分算出部171は、差分E(=(PCR−STC)−(PCR_old−STC_old))を算出する。シフト部173は、差分Eをべき指数xだけ右方向にビットシフトさせてクロック制御量F’を求める。加算部174は、クロック制御量F’から新たなクロック制御量Fを算出する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、クロック制御量演算方法及びクロック再生装置に関し、より特定的には、ディジタル放送受信端末に構成される、トランスポートストリームから抽出されるシステムクロック再生情報に基づいて送信側のシステムクロックに同期したクロックを再生するフェーズドロックループ(PLL)回路に用いられるクロック制御量演算方法、及びその方法を用いたクロック再生装置に関する。
【0002】
【従来の技術】
周知のように、ディジタル放送は、映像、音声及びデータ等の様々な情報を1つのトランスポートストリームにまとめて伝送する方式である。この伝送方式では、受信側で送信側と同期したシステムクロックを再生する必要がある。このため、この伝送方式では、送信側において、受信側にてシステムクロックを再生するための情報(以下、PCR(プログラムクロック基準参照値)と記す)が、トランスポートストリーム内に適当な時間間隔で挿入される。そして、受信側では、PCRがトランスポートストリームから抽出され、PLL制御がかけられてクロック制御量が演算されることにより、送信側と同期したシステムクロックが再生される。
【0003】
従来、PLL制御におけるクロック制御量の演算方法として、特開平8−223034号公報に記載された技術が知られている。図6は、上記公報に記載されている従来のクロック制御量演算方法を実行するクロック再生装置の構成を示すブロック図である。
図6において、従来のクロック再生装置は、PCR抽出部51と、PCRレジスタ52と、PCR_oldレジスタ53と、STCカウンタ54と、STCレジスタ55と、STC_oldレジスタ56と、クロック制御量演算部57と、クロック制御値出力部58と、ローパスフィルタ(LPF)59と、電圧制御水晶発振器(VCXO)60とを備える。また、クロック制御量演算部57は、差分算出部571と、乗算部572と、除算部573と、加算部574とを備える。
【0004】
PCR抽出部51は、入力されるトランスポートストリーム(TS)中に含まれるPCRを抽出する。PCR抽出部51で抽出されたPCRの値は、PCRレジスタ52に格納される(この格納された値を「PCR」と表記する)。このとき、現在PCRレジスタ52に格納されている前回抽出されたPCRの値は、PCR_oldレジスタ53に格納される(この格納された値を「PCR_old」と表記する)。
STCカウンタ54は、VCXO60が出力するシステムクロックによってカウント値をインクリメントする。このSTCカウンタ54のカウント値は、PCR抽出部51でPCRが抽出されたタイミングでSTCレジスタ55に格納される(この格納された値を「STC」と表記する)。これと同時に、現在STCレジスタ55に格納されている前回のSTCは、STC_oldレジスタ56に格納される(この格納された値を「STC_old」と表記する)。
【0005】
差分算出部571は、PCRレジスタ52、PCR_oldレジスタ53、STCレジスタ55及びSTC_oldレジスタ56から、それぞれPCR、PCR_old、STC及びSTC_oldを入力する。そして、差分算出部571は、今回抽出されたPCRとその抽出時点でのシステムクロックのカウント値との差分C(=PCR−STC)、及び前回抽出されたのPCRとその抽出時点でのシステムクロックのカウント値との差分D(=PCR_old−STC_old)を算出し、それらの差分E(=C−D)を求める。また、差分算出部571は、前回抽出されたPCRと今回抽出されたPCRとの差分A(=PCR−PCR_old)を求める。
乗算部572は、差分算出部571で求められた差分Eに所定の補正値αを乗算して、値を補正する。ここで、補正値αとは、VCXO60の製品規格に依存する予め定められた数値である。従って、補正値α=1の場合には、乗算部572を省略することができる。
除算部573は、乗算部572で補正された差分(α×E)を差分算出部571で求められた差分Aで除算して、1PCR単位のクロック制御量F’={(α×E)/A}を算出する。
加算部574は、除算部573で算出されたクロック制御量F’を現在のクロック制御量Fに加算して更新することで、新たなクロック制御量F(=F+F’)を求める。
【0006】
クロック制御値出力部58は、クロック制御量演算部57の加算部574で更新された新たなクロック制御量Fを入力し、D/A変換によってアナログ信号に変換して、LPF59へ出力する。LPF59は、クロック制御値出力部58で変換されたアナログ信号を平滑し、VCXO60へ出力する。VCXO60は、LPF59から出力されるアナログ信号の電圧値に応じた位相で、周波数27MHzのシステムクロックを生成する。VCXO60で生成されたシステムクロックは、STCカウンタ54へ供給され、カウント値をインクリメントするトリガとして用いられる。
【0007】
【発明が解決しようとする課題】
送信側と同期したシステムクロックを常に受信側で再生するためには、トランスポートストリームからPCRを抽出する度に、クロック制御量の演算処理を行うことが望ましい。しかしながら、上記従来のクロック制御量演算方法では、差分値(α×E)を差分Aで除算する処理が必要不可欠である。このため、例えば図7に示すような除算手順を、除算が完了するまで繰り返し行わなければならない。従って、このようなクロック制御量演算処理をソフトウェアで実現させる場合には、CPU(中央演算処理装置)の処理に大きな負荷をかけることになる。また、このようなクロック制御量演算処理をハードウェアで実現させる場合には、図7に示す除算手順を実行する回路が繰り返しの数だけ複数段必要となるので、処理回路の規模及びコストが大きくなるという問題もある。
【0008】
それ故に、本発明の目的は、PCRから受信側のシステムクロックを再生するに当たり、ソフトウェア処理に大きな負荷をかけることなく、またハードウェア構成の回路規模を縮小させた、クロック制御量の演算処理を実行することが可能なクロック制御量演算方法及びその方法を用いたクロック再生装置を提供することである。
【0009】
【課題を解決するための手段及び発明の効果】
第1の発明は、受信したトランスポートストリームに含まれるPCRに基づいて、送信側と同期したシステムクロックを再生するクロック再生装置に用いられる、クロック制御量を演算するクロック制御量演算方法であって、
トランスポートストリームからPCRが抽出される度に、今回新しく抽出されたPCRを新PCRとし、前回抽出されたPCRを旧PCRとして保持するステップと、任意の初期値を設定し、システムクロックに従ってカウント値をカウントするステップと、PCRが抽出される度に、新PCRの抽出時におけるカウント値を新カウント値とし、旧PCRの抽出時におけるカウント値を旧カウント値として保持するステップと、新PCRと新カウント値との差分から、旧PCRと旧カウント値との差分を減算して、第1の差分値を算出するステップと、新PCRから旧PCRを減算して、第2の差分値を算出するステップと、第2の差分値に最も近い2のべき乗値を求めるステップと、最も近い2のべき乗値のべき指数分だけ、第1の差分値を右方向にビットシフトさせるステップと、ビットシフトさせた第1の差分値に応じて、システムクロックの発振周期を変化させるクロック制御量を演算するステップとを備える。
【0010】
上記のように、第1の発明によれば、トランスポートストリームから抽出されたPCRの値に最も近い2のべき乗値を用いて、システムクロックを再生するためのクロック制御量を演算する。これにより、従来のクロック制御量演算処理内で繰り返し行われていた除算処理を、簡単なビットシフト処理で実現することができるので、従来の方法に比べて、ソフトウェア処理に大きな負荷がかからず、またハードウェア構成の回路規模を縮小させることができる。
【0011】
第2の発明は、受信したトランスポートストリームに含まれるPCRに基づいて、送信側と同期したシステムクロックを再生するクロック再生装置に用いられる、クロック制御量を演算するクロック制御量演算方法であって、
トランスポートストリームからPCRが抽出される度に、今回新しく抽出されたPCRを新PCRとし、前回抽出されたPCRを旧PCRとして保持するステップと、任意の初期値を設定し、システムクロックに従って第1のカウント値をカウントするステップと、PCRが抽出される度に新PCRを初期値に設定し、システムクロックに従って第2のカウント値をカウントするステップと、PCRが抽出される度に、旧PCRの抽出時における第1のカウント値を旧カウント値として保持するステップと、第2のカウント値と第1のカウント値との差分から、旧PCRと旧カウント値との差分を減算して、第1の差分値を算出するステップと、第2のカウント値から旧PCRを減算して、第2の差分値を算出するステップと、新PCRが抽出されてから、第2の差分値が初めて2のべき乗値となるタイミングを検出するステップと、検出されたタイミングにおいて、第2の差分値のべき指数分だけ、第1の差分値を右方向にビットシフトさせるステップと、ビットシフトさせた第1の差分値に応じて、システムクロックの発振周期を変化させるクロック制御量を演算するステップとを備える。
【0012】
上記のように、第2の発明によれば、トランスポートストリームからPCRを抽出した後、今回のPCRを初期値としてカウント制御した値と前回のPCRとの差分が2のべき乗値になった時点で、システムクロックを再生するためのクロック制御量演算処理を実行する。これにより、上記第1の発明と同様の効果を奏することができる。
【0013】
第3の発明は、第2の発明に従属するクロック制御量演算方法であって、
任意の初期値を設定し、システムクロックに従って第3のカウント値をカウントするステップと、PCRが抽出される度に、第2の差分値に最も近い2のべき乗値を判断し、当該最も近い2のべき乗値に最短で達するように第2及び第3のカウント値の増加又は減少を制御するステップとをさらに備え、
第1の差分値を算出するステップは、第2のカウント値と第3のカウント値との差分から、旧PCRと旧カウント値との差分を減算して、第1の差分値を算出することを特徴とする。
【0014】
上記のように、第3の発明によれば、前回のPCRと今回のPCRを初期値としてカウント制御した値との差分がより早く2のべき乗値に達するように、各カウンタの増加/減少を適切に制御することを行う。これにより、トランスポートストリームからPCRが抽出された後、迅速にクロック制御量演算処理を行うことができる。
【0015】
第4の発明は、受信したトランスポートストリームに含まれるPCRに基づいて、送信側と同期したシステムクロックを再生するクロック再生装置であって、
トランスポートストリームからPCRを抽出するPCR抽出部と、PCRが抽出される度に、今回新しく抽出されたPCRを新PCRとし、前回抽出されたPCRを旧PCRとして、それぞれ保持する第1の格納部と、任意の初期値を設定し、システムクロックに従ってカウントを行う第1のカウント部と、PCRが抽出される度に、新PCRの抽出時に第1のカウント部のカウント値を新カウント値として、旧PCRの抽出時に第1のカウント部のカウント値を旧カウント値として、それぞれ保持する第2の格納部と、新PCRと新カウント値との差分から、旧PCRと旧カウント値との差分を減算して、第1の差分値を算出する第1の差分値算出部と、新PCRから旧PCRを減算して、第2の差分値を算出する第2の差分値算出部と、算出された第2の差分値に最も近い2のべき乗値を判断する判断部と、判断された最も近い2のべき乗値のべき指数分だけ、第1の差分値を右方向にビットシフトさせるシフト部と、ビットシフトさせた第1の差分値に応じて、システムクロックの発振周期を変化させるクロック制御量を演算する演算部と、演算されたクロック制御量に応じた周期のシステムクロックを発生させるクロック発生部とを備える。
【0016】
第5の発明は、第4の発明に従属するクロック再生装置であって、
PCRが抽出される度に新PCRを初期値に設定し、システムクロックに従ってカウントを行う第2のカウント部をさらに備え、
第1の差分値算出部は、第2のカウント部のカウント値と第1のカウント部のカウント値との差分から、旧PCRと旧カウント値との差分を減算して、第1の差分値を算出し、第2の差分値算出部は、第2のカウント部のカウント値から旧PCRを減算して、第2の差分値を算出し、判断部は、第2の差分値が新PCRが抽出されてから初めて2のべき乗値となるタイミングを検出し、シフト部は、検出されたタイミングにおいて、第2の差分値のべき指数分だけ、第1の差分値を右方向にビットシフトさせることを特徴とする。
【0017】
第6の発明は、第5の発明に従属するクロック再生装置であって、
任意の初期値を設定し、システムクロックに従ってカウントを行う第3のカウント部と、PCRが抽出される度に、第2の差分値に最も近い2のべき乗値を判断し、当該最も近い2のべき乗値に最短で達するように第2及び第3のカウント部のカウント値の増加又は減少を制御する制御部とをさらに備え、
第1の差分値算出部は、第2のカウント部のカウント値と第3のカウント部のカウント値との差分から、旧PCRと旧カウント値との差分を減算して、第1の差分値を算出することを特徴とする。
【0018】
上記第4〜第6の発明に示すようにクロック再生装置を構成することで、上記第1〜第3の発明に示すクロック制御量演算方法をそれぞれ実現させることが可能となる。
【0019】
【発明の実施の形態】
(第1の実施形態)
図1は、本発明の第1の実施形態に係るクロック制御量演算方法を実行するクロック再生装置の構成を示すブロック図である。図2は、本発明の第1の実施形態に係るクロック制御量演算方法の処理手順を示すフロチャートである。
以下、図1及び図2を用いて、本発明の第1の実施形態を説明する。
【0020】
図1において、第1の実施形態のクロック再生装置は、PCR抽出部11と、PCRレジスタ12と、PCR_oldレジスタ13と、STCカウンタ14と、STCレジスタ15と、STC_oldレジスタ16と、クロック制御量演算部17と、クロック制御値出力部18と、LPF19と、VCXO20とを備える。また、クロック制御量演算部17は、差分算出部171と、乗算部172と、シフト部173と、加算部174と、2べき乗判断部175と、シフト量決定部176とを備える。
【0021】
PCR抽出部11は、入力されるトランスポートストリーム(TS)中に含まれるPCRを抽出する。PCR抽出部11で抽出されたPCRの値は、PCRレジスタ12に格納される(以下、格納された値を「PCR」と表記する)。このとき、現在PCRレジスタ12に格納されている前回抽出されたPCRの値は、PCR_oldレジスタ13に格納される(以下、格納された値を「PCR_old」と表記する)。STCカウンタ14は、VCXO20が出力するシステムクロックによってカウント値をインクリメントする。このSTCカウンタ14のカウント値(以下、「STC_c」と表記する)は、PCR抽出部11でPCRが抽出されたタイミングでSTCレジスタ15に格納される(以下、格納された値を「STC」と表記する)。これと同時に、現在STCレジスタ15に格納されている前回のカウント値は、STC_oldレジスタ16に格納される(以下、格納された値を「STC_old」と表記する)。
【0022】
2べき乗判断部175は、PCRレジスタ12及びPCR_oldレジスタ13から、PCR及びPCR_oldをそれぞれ入力し、前回抽出されたPCRと今回抽出されたPCRとの差分A(=PCR−PCR_old)を算出する(ステップS21)。そして、2べき乗判断部175は、差分Aに最も近い2のべき乗値Bを判断する(ステップS22)。例えば、差分A=80の場合には2のべき乗値B=64が判断され、差分A=100の場合には2のべき乗値B=128が判断される。
シフト量決定部176は、2べき乗判断部175から2のべき乗値Bを取得して、2のべき乗値B(=2x )のべき指数xをビットシフト量として決定する(ステップS23)。例えば、2のべき乗値B=128の場合には、ビットシフト量=7が決定される。
【0023】
差分算出部171は、PCRレジスタ12、PCR_oldレジスタ13、STCレジスタ15及びSTC_oldレジスタ16から、それぞれPCR、PCR_old、STC及びSTC_oldを入力する。そして、差分算出部171は、今回抽出されたPCRとその抽出時点でのシステムクロックのカウント値との差分C(=PCR−STC)、及び前回抽出されたPCRとその抽出時点でのシステムクロックのカウント値との差分D(=PCR_old−STC_old)を算出し、それらの差分E(=C−D)を求める(ステップS24)。この差分Eは、PCR(送信側のシステムクロック)と受信側のシステムクロックとの位相誤差に該当する。
乗算部172は、差分算出部171で求められた差分Eに所定の補正値αを乗算して、値を補正する(ステップS25)。ここで、補正値αとは、VCXO20の製品規格に依存する予め定められた数値である。従って、補正値α=1の場合には、乗算部172を省略することができる。
【0024】
シフト部173は、例えばシフトレジスタで構成され、乗算部172で補正された差分(α×E)を、シフト量決定部176から与えられるビットシフト量(べき指数x)だけ右方向にビットシフトさせて、クロック制御量F’を求める(ステップS26)。周知のように、右方向への1ビットシフトは、値を1/2にすることと同義である。従って、2のべき乗値Bに応じたビットシフト量だけ差分(α×E)をビットシフトさせることで、1PCR単位のクロック制御量F’={(α×E)/B}を算出できるのである。
加算部174は、シフト部173で算出されたクロック制御量F’を現在のクロック制御量Fに加算して更新することで、新たなクロック制御量F(=F+F’)を求める(ステップS27)。
【0025】
クロック制御値出力部18は、クロック制御量演算部17の加算部174で更新された新たなクロック制御量Fを入力し、D/A変換によってアナログ信号に変換して、LPF19へ出力する。LPF19は、クロック制御値出力部18で変換されたアナログ信号を平滑し、VCXO20へ出力する。VCXO20は、LPF19から出力されるアナログ信号の電圧値に応じた位相で、周波数27MHzのシステムクロックを生成する。VCXO20で生成されたシステムクロックは、STCカウンタ14へ供給され、カウント値をインクリメントするトリガとして用いられる。
【0026】
以上のように、本発明の第1の実施形態に係るクロック制御量演算方法及びクロック再生装置によれば、トランスポートストリームから抽出されたPCRの値に最も近い2のべき乗値を用いて、システムクロックを再生するためのクロック制御量を演算する。これにより、従来のクロック制御量演算処理内で繰り返し行われていた除算処理を、簡単なビットシフト処理で実現することができるので、従来の方法に比べて、ソフトウェア処理に大きな負荷がかからず、またハードウェア構成の回路規模を縮小させることができる。
【0027】
(第2の実施形態)
この第2の実施形態は、PCRの値に最も近い2のべき乗値をカウンタを用いて検出する手法を、上記第1の実施形態に適用させたものである。
以下、図3及び図4を用いて、本発明の第2の実施形態を説明する。
【0028】
図3は、本発明の第2の実施形態に係るクロック制御量演算方法を実行するクロック再生装置の構成を示すブロック図である。図3において、第2の実施形態のクロック再生装置は、PCR抽出部11と、PCRレジスタ12と、PCR_oldレジスタ13と、STCカウンタ14と、STCレジスタ15と、STC_oldレジスタ16と、PCRカウンタ21と、クロック制御量演算部27と、クロック制御値出力部18と、LPF19と、VCXO20とを備える。また、クロック制御量演算部27は、差分算出部271と、乗算部172と、シフト部173と、加算部174と、2べき乗検出部275と、シフト量決定部176と、PCR演算部277とを備える。
図3に示すように、第2の実施形態のクロック再生装置は、上記第1の実施形態のクロック再生装置において、差分算出部171及び2べき乗判断部175を差分算出部271及び2べき乗検出部275に代え、PCRカウンタ21及びPCR演算部277をさらに加えた構成である。以下、上記第1の実施形態と異なる部分を中心に、第2の実施形態のクロック再生装置を説明する。
【0029】
図3を参照して、PCRカウンタ21は、PCR抽出部11で抽出されたPCRの値を初期値とし、VCXO20が出力するシステムクロックによってカウント値をインクリメントする(以下、この値を「PCR_c」と表記する)。
PCR演算部277は、PCRカウンタ21及びPCR_oldレジスタ13から、PCR_c及びPCR_oldをそれぞれ入力し、PCRカウンタ21のカウント値がインクリメントされる毎に、差分A’(=PCR_c−PCR_old)を算出する。2べき乗検出部275は、PCR演算部277で算出された差分A’が2のべき乗値になったか否かを検出し、最初に検出した2のべき乗値Bをシフト量決定部176へ出力すると共に、検出のタイミングでアサートする信号ENを差分算出部271へ出力する。なお、差分A’が2のべき乗値であるか否かは、差分A’を2進数表現して、最下位ビットを除くいずれか1ビットのみが「1」であるかを判断すれば容易に検出できる。
【0030】
図4を参照して、2べき乗検出部275が行う検出処理を説明する。図4は、時間tに対する、PCR、PCR_old及びPCR_cの変化について表した図である。図4では、時間(T−1)に抽出されたPCRの値が“100”であり、時間Tに抽出されたPCRの値が“200”である場合を説明する。なお、PCRの値は、10進表示されている。
この場合、時間Tにおいて、PCR_oldレジスタ13にはPCR_old=100が、PCRレジスタ12にはPCR=200がそれぞれ設定される。PCRカウンタ21は、時間Tに抽出されたPCRの値“200”を初期値として、VCXO20から供給されるシステムクロックに従ってPCR_cのカウントを開始する。2べき乗検出部275は、1システムクロック毎にPCR演算部277で算出される差分A’、すなわち100、101、102…を確認し、PCR_c=228となった時間T’に、最初の2のべき乗値である“128(=228−100=27 )”を検出する。
【0031】
再び図3を参照して、差分算出部271は、2べき乗検出部275からアサートされた信号ENを受け取ると、PCRカウンタ21、PCR_oldレジスタ13、STCカウンタ14及びSTC_oldレジスタ16から、それぞれPCR_c、PCR_old、STC_c及びSTC_oldを入力する。そして、差分算出部271は、信号ENを受けた時点におけるPCRのカウント値とシステムクロックのカウント値との差分C’(=PCR_c−STC_c)、及び前回抽出されたPCRとその抽出時点でのシステムクロックのカウント値との差分D(=PCR_old−STC_old)を算出し、それらの差分E(=C’−B)を求める。なお、PCRカウンタ21及びSTCカウンタ14は、同一のシステムクロックを用いてカウント値をカウントしているので、結果的には差分C’=差分Cとなる。
【0032】
以上のように、本発明の第2の実施形態に係るクロック制御量演算方法及びクロック再生装置によれば、トランスポートストリームからPCRを抽出した後、今回のPCRを初期値としてカウント制御(インクリメント)した値と前回のPCRとの差分が2のべき乗値になった時点で、システムクロックを再生するためのクロック制御量演算処理を実行する。これにより、上記第1の実施形態と同様の効果を奏することができる。
【0033】
なお、上記第2の実施形態に係るクロック制御量演算方法では、PCRが抽出された後、2のべき乗値が検出される前に、すなわち今回のPCRに対するクロック制御量演算処理が行われる前に次のPCRが抽出されてしまう場合が考えられる。この場合、PCRを抽出した際に、PCRレジスタ12の格納値「PCR」ではなく、PCRカウンタ21のカウント値「PCR_c」をPCR_oldレジスタ13に格納し、同様にSTCレジスタ15の格納値「STC」ではなく、STCカウンタ14のカウント値「STC_c」をSTC_oldレジスタ16に格納するようにすればよい。このようにすれば、カウント値によっては、次のPCRに対するクロック制御量演算処理を迅速に行うことができる。なお、上述したPCR_c及びSTC_cの各レジスタへの格納は、常時行うようにしてもよいし、2のべき乗値が検出されずに次のPCRが抽出された場合にだけ選択的に行うようにしてもよい。
【0034】
(第3の実施形態)
上記第2の実施形態では、PCRカウンタ21のカウント値PCR_cをインクリメントする構成を説明した。しかし、カウント値PCR_cをデクリメントする方が差分A’(=PCR_c−PCR_old)が早く2のべき乗値に達する場合がある。例えば、PCR_old=200でPCR_c=350であるような場合には差分Eは“150”であるので、このまま増加させて“256”を検出するよりも減少させて“128”を検出する方が早い。
そこで、第3の実施形態では、PCRカウンタ21のカウント値PCR_cをデクリメントできるクロック制御量演算方法を説明する。
【0035】
図5は、本発明の第3の実施形態に係るクロック制御量演算方法を実行するクロック再生装置の構成を示すブロック図である。図5において、第3の実施形態のクロック再生装置は、PCR抽出部11と、PCRレジスタ12と、PCR_oldレジスタ13と、STCカウンタ14及び23と、STCレジスタ15と、STC_oldレジスタ16と、PCRカウンタ22と、カウンタ制御部24と、クロック制御量演算部27と、クロック制御値出力部18と、LPF19と、VCXO20とを備える。
図5に示すように、第3の実施形態のクロック再生装置は、上記第2の実施形態のクロック再生装置において、PCRカウンタ21をPCRカウンタ22に代え、STCカウンタ23及びカウンタ制御部24をさらに加えた構成である。以下、上記第2の実施形態と異なる部分を中心に、第3の実施形態のクロック再生装置を説明する。
【0036】
カウンタ制御部24は、PCR抽出部11においてトランスポートストリーム中に含まれるPCRが抽出された際、PCR演算部277から出力される差分A’(=PCR_c−PCR_old)を取得し、差分A’が最も早く2のべき乗値に達するためには差分A’を増加させた方がよいのか減少させた方がよいのかを判断する。そして、カウンタ制御部24は、差分A’を増加させた方がよいと判断した場合、カウント値のインクリメントを指示する制御信号CNT_CTRLを、差分A’を減少させた方がよいと判断した場合、カウント値のデクリメントを指示する制御信号CNT_CTRLを、PCRカウンタ22及びSTCカウンタ23へ出力する。
【0037】
PCRカウンタ22は、PCR抽出部11で抽出されたPCRの値を初期値とし、VCXO20が出力するシステムクロックによって、カウンタ制御部24から指示される制御信号CNT_CTRLに従ったカウント値(PCR_c)のインクリメント又はデクリメントを行う。
STCカウンタ23は、VCXO20が出力するシステムクロックによって、カウンタ制御部24から指示される制御信号CNT_CTRLに従ったカウント値(STC_c)のインクリメント又はデクリメントを、PCRカウンタ22と同期させて行う。
そして、クロック制御量演算部27は、PCRカウンタ22、PCR_oldレジスタ13、STCカウンタ23及びSTC_oldレジスタ16から、それぞれPCR_c、PCR_old、STC_c及びSTC_oldを入力し、上述した所定の演算を行って新たなクロック制御量Fを求める。
【0038】
以上のように、本発明の第3の実施形態に係るクロック制御量演算方法及びクロック再生装置によれば、前回のPCRと今回のPCRを初期値としてカウント制御した値との差分がより早く2のべき乗値に達するように、各カウンタの増加/減少を適切に制御することを行う。これにより、トランスポートストリームからPCRが抽出された後、迅速にクロック制御量演算処理を行うことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るクロック制御量演算方法を実行するクロック再生装置の構成を示すブロック図である。
【図2】本発明の第1の実施形態に係るクロック制御量演算方法の処理手順を示すフローチャートである。
【図3】本発明の第2の実施形態に係るクロック制御量演算方法を実行するクロック再生装置の構成を示すブロック図である。
【図4】時間tに対する、PCR、PCR_old及びPCR_cの変化について表した図である。
【図5】本発明の第3の実施形態に係るクロック制御量演算方法を実行するクロック再生装置の構成を示すブロック図である。
【図6】従来のクロック制御量演算方法を実行するクロック再生装置の構成を示すブロック図である。
【図7】従来のクロック制御量演算処理内で行われる除算手順を説明する図である。
【符号の説明】
11,51…PCR抽出部
12,52…PCRレジスタ
13,53…PCR_oldレジスタ
14,23,54…STCカウンタ
15,55…STCレジスタ
16,56…STC_oldレジスタ
17,27,57…クロック制御量演算部
18,58…クロック制御値出力部
19,59…LPF
20,60…VCXO
21,22…PCRカウンタ
24…カウンタ制御部
171,271,571…差分算出部
172,572…乗算部
173…シフト部
174,574…加算部
175…2べき乗判断部
176…シフト量決定部
275…2べき乗検出部
277…PCR演算部
573…除算部
Claims (6)
- 受信したトランスポートストリームに含まれるプログラムクロック基準参照値(PCR)に基づいて、送信側と同期したシステムクロックを再生するクロック再生装置に用いられる、クロック制御量を演算するクロック制御量演算方法であって、
トランスポートストリームからPCRが抽出される度に、今回新しく抽出されたPCRを新PCRとし、前回抽出されたPCRを旧PCRとして保持するステップと、
任意の初期値を設定し、システムクロックに従ってカウント値をカウントするステップと、
PCRが抽出される度に、前記新PCRの抽出時における前記カウント値を新カウント値とし、前記旧PCRの抽出時における前記カウント値を旧カウント値として保持するステップと、
前記新PCRと前記新カウント値との差分から、前記旧PCRと前記旧カウント値との差分を減算して、第1の差分値を算出するステップと、
前記新PCRから前記旧PCRを減算して、第2の差分値を算出するステップと、
前記第2の差分値に最も近い2のべき乗値を求めるステップと、
前記最も近い2のべき乗値のべき指数分だけ、前記第1の差分値を右方向にビットシフトさせるステップと、
前記ビットシフトさせた第1の差分値に応じて、システムクロックの発振周期を変化させるクロック制御量を演算するステップとを備える、クロック制御量演算方法。 - 受信したトランスポートストリームに含まれるプログラムクロック基準参照値(PCR)に基づいて、送信側と同期したシステムクロックを再生するクロック再生装置に用いられる、クロック制御量を演算するクロック制御量演算方法であって、
トランスポートストリームからPCRが抽出される度に、今回新しく抽出されたPCRを新PCRとし、前回抽出されたPCRを旧PCRとして保持するステップと、
任意の初期値を設定し、システムクロックに従って第1のカウント値をカウントするステップと、
PCRが抽出される度に前記新PCRを初期値に設定し、システムクロックに従って第2のカウント値をカウントするステップと、
PCRが抽出される度に、前記旧PCRの抽出時における前記第1のカウント値を旧カウント値として保持するステップと、
前記第2のカウント値と前記第1のカウント値との差分から、前記旧PCRと前記旧カウント値との差分を減算して、第1の差分値を算出するステップと、
前記第2のカウント値から前記旧PCRを減算して、第2の差分値を算出するステップと、
前記新PCRが抽出されてから、前記第2の差分値が初めて2のべき乗値となるタイミングを検出するステップと、
前記検出されたタイミングにおいて、前記第2の差分値のべき指数分だけ、前記第1の差分値を右方向にビットシフトさせるステップと、
前記ビットシフトさせた第1の差分値に応じて、システムクロックの発振周期を変化させるクロック制御量を演算するステップとを備える、クロック制御量演算方法。 - 任意の初期値を設定し、システムクロックに従って第3のカウント値をカウントするステップと、
PCRが抽出される度に、前記第2の差分値に最も近い2のべき乗値を判断し、当該最も近い2のべき乗値に最短で達するように前記第2及び第3のカウント値の増加又は減少を制御するステップとをさらに備え、
前記第1の差分値を算出するステップは、前記第2のカウント値と前記第3のカウント値との差分から、前記旧PCRと前記旧カウント値との差分を減算して、第1の差分値を算出することを特徴とする、請求項2に記載のクロック制御量演算方法。 - 受信したトランスポートストリームに含まれるプログラムクロック基準参照値(PCR)に基づいて、送信側と同期したシステムクロックを再生するクロック再生装置であって、
トランスポートストリームからPCRを抽出するPCR抽出部と、
PCRが抽出される度に、今回新しく抽出されたPCRを新PCRとし、前回抽出されたPCRを旧PCRとして、それぞれ保持する第1の格納部と、
任意の初期値を設定し、システムクロックに従ってカウントを行う第1のカウント部と、
PCRが抽出される度に、前記新PCRの抽出時に前記第1のカウント部のカウント値を新カウント値として、前記旧PCRの抽出時に前記第1のカウント部のカウント値を旧カウント値として、それぞれ保持する第2の格納部と、
前記新PCRと前記新カウント値との差分から、前記旧PCRと前記旧カウント値との差分を減算して、第1の差分値を算出する第1の差分値算出部と、
前記新PCRから前記旧PCRを減算して、第2の差分値を算出する第2の差分値算出部と、
算出された前記第2の差分値に最も近い2のべき乗値を判断する判断部と、
判断された前記最も近い2のべき乗値のべき指数分だけ、前記第1の差分値を右方向にビットシフトさせるシフト部と、
前記ビットシフトさせた第1の差分値に応じて、システムクロックの発振周期を変化させるクロック制御量を演算する演算部と、
演算された前記クロック制御量に応じた周期のシステムクロックを発生させるクロック発生部とを備える、クロック再生装置。 - PCRが抽出される度に前記新PCRを初期値に設定し、システムクロックに従ってカウントを行う第2のカウント部をさらに備え、
前記第1の差分値算出部は、前記第2のカウント部のカウント値と前記第1のカウント部のカウント値との差分から、前記旧PCRと前記旧カウント値との差分を減算して、第1の差分値を算出し、
前記第2の差分値算出部は、前記第2のカウント部のカウント値から前記旧PCRを減算して、第2の差分値を算出し、
前記判断部は、前記第2の差分値が前記新PCRが抽出されてから初めて2のべき乗値となるタイミングを検出し、
前記シフト部は、前記検出されたタイミングにおいて、前記第2の差分値のべき指数分だけ、前記第1の差分値を右方向にビットシフトさせることを特徴とする、請求項4に記載のクロック再生装置。 - 任意の初期値を設定し、システムクロックに従ってカウントを行う第3のカウント部と、
PCRが抽出される度に、前記第2の差分値に最も近い2のべき乗値を判断し、当該最も近い2のべき乗値に最短で達するように前記第2及び第3のカウント部のカウント値の増加又は減少を制御する制御部とをさらに備え、
前記第1の差分値算出部は、前記第2のカウント部のカウント値と前記第3のカウント部のカウント値との差分から、前記旧PCRと前記旧カウント値との差分を減算して、第1の差分値を算出することを特徴とする、請求項5に記載のクロック再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002181431A JP3862617B2 (ja) | 2002-06-21 | 2002-06-21 | クロック制御量演算方法及びクロック再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002181431A JP3862617B2 (ja) | 2002-06-21 | 2002-06-21 | クロック制御量演算方法及びクロック再生装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004032069A true JP2004032069A (ja) | 2004-01-29 |
JP2004032069A5 JP2004032069A5 (ja) | 2005-07-28 |
JP3862617B2 JP3862617B2 (ja) | 2006-12-27 |
Family
ID=31178269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002181431A Expired - Lifetime JP3862617B2 (ja) | 2002-06-21 | 2002-06-21 | クロック制御量演算方法及びクロック再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3862617B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009114978A1 (zh) * | 2008-03-21 | 2009-09-24 | 华为技术有限公司 | 时钟恢复的方法及装置 |
JP2012525067A (ja) * | 2009-04-21 | 2012-10-18 | クゥアルコム・インコーポレイテッド | ハードウェア・タイムスタンプなしでビデオ・フレームを同期すること |
-
2002
- 2002-06-21 JP JP2002181431A patent/JP3862617B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009114978A1 (zh) * | 2008-03-21 | 2009-09-24 | 华为技术有限公司 | 时钟恢复的方法及装置 |
JP2012525067A (ja) * | 2009-04-21 | 2012-10-18 | クゥアルコム・インコーポレイテッド | ハードウェア・タイムスタンプなしでビデオ・フレームを同期すること |
Also Published As
Publication number | Publication date |
---|---|
JP3862617B2 (ja) | 2006-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7679454B2 (en) | Hybrid phase-locked loop | |
JP4886276B2 (ja) | クロックデータ復元装置 | |
JP2008099017A (ja) | クロックデータ復元装置 | |
JP2007124044A (ja) | 基準クロック再生回路及びデータ受信装置 | |
JP4469758B2 (ja) | 音声処理装置 | |
JP2009267651A (ja) | オーディオ参照クロックを生成可能な受信装置 | |
US6580770B2 (en) | Information regenerating apparatus and information regenerating method | |
US7663416B2 (en) | Apparatus and related method for generating output clock | |
JP3862617B2 (ja) | クロック制御量演算方法及びクロック再生装置 | |
JP2008177678A (ja) | クロック生成装置及び方法 | |
WO2007060765A1 (ja) | タイミング抽出装置、並びにこれを用いた情報再生装置及びdvd装置 | |
JP5919500B2 (ja) | クロック再生成回路およびデジタルオーディオ再生装置 | |
JP2009206673A (ja) | 位相同期回路および位相同期方法ならびにデコーダ装置 | |
JP2006303861A (ja) | クロック制御量演算方法及びクロック再生装置 | |
JP2006339940A (ja) | Pll制御回路およびその制御方法 | |
JP2001028537A (ja) | クロック再生回路 | |
JP5800999B2 (ja) | デジタル放送受信装置およびデジタル放送受信方法 | |
US20090086588A1 (en) | Timing extractor, and information playback apparatus and dvd device using the timing extractor | |
JP2004023136A (ja) | デジタル放送受信機 | |
JP5323977B1 (ja) | クロック再生装置及び方法 | |
JP3587201B2 (ja) | クロック再生装置 | |
JP2006135552A (ja) | 位相同期回路 | |
JP2004289557A (ja) | Pll回路及びそれを備えたdvdレコーダ | |
US20120293224A1 (en) | Digital clock regenerator | |
JP5540953B2 (ja) | クロック再生成回路およびこれを用いたデジタルオーディオ再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |