JP2013186611A - 等価回路作成方法及び等価回路作成プログラム - Google Patents

等価回路作成方法及び等価回路作成プログラム Download PDF

Info

Publication number
JP2013186611A
JP2013186611A JP2012049995A JP2012049995A JP2013186611A JP 2013186611 A JP2013186611 A JP 2013186611A JP 2012049995 A JP2012049995 A JP 2012049995A JP 2012049995 A JP2012049995 A JP 2012049995A JP 2013186611 A JP2013186611 A JP 2013186611A
Authority
JP
Japan
Prior art keywords
component
terminal
line
capacitor
equivalent circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012049995A
Other languages
English (en)
Other versions
JP5573868B2 (ja
Inventor
Haruhiko Ueno
治彦 上野
Haruki Ando
晴気 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012049995A priority Critical patent/JP5573868B2/ja
Priority to KR1020130019688A priority patent/KR101466879B1/ko
Priority to CN201310065057.5A priority patent/CN103310035B/zh
Priority to US13/784,884 priority patent/US8650526B2/en
Publication of JP2013186611A publication Critical patent/JP2013186611A/ja
Application granted granted Critical
Publication of JP5573868B2 publication Critical patent/JP5573868B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

【課題】３端子コンデンサが実装された回路のシミュレーションを精度よく行うことができる
【解決手段】ラインＬｉｎ１は、外部電極１４ａ，１４ｂ間を接続する。ラインＬｉｎ２は、外部電極１４ｃ，１４ｄ間を接続する。ラインＬｉｎ３は、コンデンサ成分Ｃ１が設けられ、かつ、ラインＬｉｎ１，Ｌｉｎ２を接続する。回路成分Ａ３は、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｃとの間に設けられているインダクタ成分Ｌｇ１又は抵抗成分Ｒｇ１の少なくともいずれか１つからなる。回路成分Ａ４は、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｄとの間に設けられているインダクタ成分Ｌｇ２又は抵抗成分Ｒｇ２の少なくともいずれか１つからなる。
【選択図】図４

Description

本発明は、等価回路作成方法及び等価回路作成プログラムに関し、３端子コンデンサの等価回路作成方法及び等価回路作成プログラムに関する。
電子機器の回路設計やプリント基板設計において、シミュレーションが利用されることがある。シミュレーションでは、３端子コンデンサ等の電子部品の等価回路のモデルを電子機器の回路に組み込んで用いることが多い。従来の３端子コンデンサの等価回路としては、例えば、図９に示す等価回路が知られている。図９は、従来の３端子コンデンサの等価回路である。
図９の３端子コンデンサでは、抵抗Ｒ５００，Ｒ５０１，Ｒ５０２，Ｒ５０４、コイルＬ５００，Ｌ５０１，Ｌ５０２、コンデンサＣ５００及び外部電極５０２ａ〜５０２ｃを備えている。抵抗Ｒ５００、コイルＬ５００、抵抗Ｒ５０１及びコイルＬ５０１が外部電極５０２ａ，５０２ｂ間に直列に接続されている。また、コイルＬ５００と抵抗Ｒ５０１との間と外部電極５０２ｃとの間には、抵抗Ｒ５０２、コンデンサＣ５００及びコイルＬ５０２が直列に接続されている。更に、抵抗Ｒ５０４は、コンデンサＣ５００に並列に接続されている。
ところで、図９に示す等価回路では、以下に説明するように、３端子コンデンサが実装された回路基板のシミュレーションを精度よく行うことが困難である。図１０は、３端子コンデンサ５００が回路基板５０８に実装された図である。
３端子コンデンサ５００は、図１０に示すように、実際には４つの外部電極５０２ａ，５０２ｂ，５０２ｄ，５０２ｅを備えている。外部電極５０２ａ，５０２ｂは、一般的には入出力端子として用いられる。外部電極５０２ｄ，５０２ｅは、一般的にはグランド端子として用いられる。このような３端子コンデンサ５００は、回路基板５０８に実装される。より詳細には、回路基板５０８は、ランド電極５１０ａ〜５１０ｄを備えている。そして、外部電極５０２ａ，５０２ｂ，５０２ｄ，５０２ｅはそれぞれ、ランド電極５１０ａ〜５１０ｄに接合される。
しかしながら、従来の等価回路では、外部電極５０２ｄ，５０２ｅは、１つの外部電極５０２ｃとみなされている。そのため、従来の等価回路が用いられたシミュレーションでは、ランド電極５１０ｃ，５１０ｄの間のインピーダンスが考慮されなくなってしまう。また、ランド電極５１０ｃ，５１０ｄの形状が異なる場合、ランド電極５１０ｃ，５１０ｄに寄生するインダクタンスや容量も異なるため、外部電極５０２ｄ，５０２ｅを流れる電流も異なるが、この電流の違いも考慮されなくなってしまう。よって、３端子コンデンサ５００が実装された回路基板５０８全体のシミュレーションを精度よく行うことが困難であった。
なお、従来の等価回路に関する特許文献としては、例えば、特許文献１に記載の回路定数最適化方法が知られている。しかしながら、特許文献１には、３端子コンデンサが用いられた回路においてシミュレーションを精度よく行うことに関する記載は存在しない。
特開２００４−７１６４２号公報
そこで、本発明の目的は、３端子コンデンサが実装された回路基板のシミュレーションを精度よく行うことができる等価回路作成方法及び等価回路作成プログラムを提供することである。
本発明の一形態に係る等価回路作成方法は、第１の端子ないし第４の端子、該第１の端子と該第２の端子との間に接続されている第１のコンデンサ導体、及び、該第３の端子と該第４の端子との間に接続されている第２のコンデンサ導体を備えている３端子コンデンサの等価回路作成方法であって、前記第１の端子と前記第２の端子との間を接続する第１のラインと、前記第３の端子と前記第４の端子との間を接続する第２のラインと、第１のコンデンサ成分が設けられ、かつ、該第１のラインと該第２のラインとを接続する第３のラインと、該第２のラインと該第３のラインとの接続部分と該第３の端子との間に設けられている第１のインダクタ成分又は第１の抵抗成分の少なくともいずれか１つからなる第１の回路成分と、該第２のラインと該第３のラインとの接続部分と該第４の端子との間に設けられている第２のインダクタ成分又は第２の抵抗成分の少なくともいずれか１つからなる第２の回路成分と、を備えている等価回路を作成する第１のステップと、前記等価回路から求められる第１のＳパラメータと所定の第２のＳパラメータとの差が所定値よりも小さくなるときの前記第１のコンデンサ成分、前記第１のインダクタ成分、前記第１の抵抗成分、前記第２のインダクタ成分及び前記第２の抵抗成分の値を算出する第２のステップと、を備えていること、を特徴とする。
本発明の一形態に係る等価回路作成プログラムは、第１の端子ないし第４の端子、該第１の端子と該第２の端子との間に接続されている第１のコンデンサ導体、及び、該第３の端子と該第４の端子との間に接続されている第２のコンデンサ導体を備えている３端子コンデンサの等価回路作成プログラムであって、前記第１の端子と前記第２の端子との間を接続する第１のラインと、前記第３の端子と前記第４の端子との間を接続する第２のラインと、第１のコンデンサ成分が設けられ、かつ、該第１のラインと該第２のラインとを接続する第３のラインと、該第２のラインと該第３のラインとの接続部分と該第３の端子との間に設けられている第１のインダクタ成分又は第１の抵抗成分の少なくともいずれか１つからなる第１の回路成分と、該第２のラインと該第３のラインとの接続部分と該第４の端子との間に設けられている第２のインダクタ成分又は第２の抵抗成分の少なくともいずれか１つからなる第２の回路成分と、を備えている等価回路を作成する第１のステップと、前記等価回路から求められる第１のＳパラメータと所定の第２のＳパラメータとの差が所定値よりも小さくなるときの前記第１のコンデンサ成分、前記第１のインダクタ成分、前記第１の抵抗成分、前記第２のインダクタ成分及び前記第２の抵抗成分の値を算出する第２のステップと、をコンピュータに実行させること、を特徴とする。
本発明によれば、３端子コンデンサが実装された回路基板のシミュレーションを精度よく行うことができる。
３端子コンデンサの外観斜視図である。 ３端子コンデンサの分解斜視図である。 等価回路作成方法及び等価回路作成プログラムを実行するコンピュータのブロック図である。 ３端子コンデンサの等価回路である。 等価回路作成方法及び等価回路作成プログラムを作成する前に行われる３端子コンデンサのパラメータの測定手順を示したフローチャートである。 ３端子コンデンサの接続方法を示した図である。 等価回路作成プログラムを実行する際にコンピュータの制御部が行う動作を示したフローチャートである。 回路モジュールの断面構造図である。 従来の３端子コンデンサの等価回路である。 ３端子コンデンサが回路基板に実装された図である。
以下に、本発明の実施形態に係る等価回路作成方法及び等価回路作成プログラムについて説明する。以下に説明する等価回路作成方法及び等価回路作成プログラムでは、概略、以下に説明する手順が実行される。まず、３端子コンデンサのＳパラメータを実際に測定する。以下、実際に測定して得たＳパラメータを実測Ｓパラメータ（実測値）と呼ぶ。次に、予め定められた回路構成を有する等価回路の各パラメータ（コンデンサ成分、インダクタ成分及び抵抗成分の値）を変化させてＳパラメータをコンピュータにより計算し、実測Ｓパラメータに近いＳパラメータが得られるときの該各パラメータを決定する。以下、計算して得たＳパラメータを計算Ｓパラメータと呼ぶ。これにより、３端子コンデンサの等価回路を得ることができる。
（３端子コンデンサの構造）
まず、本発明の実施形態に係る等価回路作成方法及び等価回路作成プログラムにおいて、シミュレーションが行われる３端子コンデンサの構造について図面を参照しながら説明する。図１は、３端子コンデンサ１０の外観斜視図である。図２は、３端子コンデンサ１０の分解斜視図である。
３端子コンデンサ１０は、チップコンデンサであり、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ〜１４ｄ）及びコンデンサ導体１８（１８，１８ｂ）を備えている。
積層体１２は、図１に示すように、直方体状をなしており、図２に示すように、長方形状のセラミック層１６（１６ａ〜１６ｄ）が積層されて構成されている。積層体１２のｚ軸方向の負方向側の主面は、３端子コンデンサ１０が回路基板に実装される際に、回路基板と対向する実装面である。
セラミック層１６は、長方形状をなしており、誘電体セラミックにより作製されている。以下では、セラミック層１６のｚ軸方向の正方向側の主面を表面と称し、セラミック層１６のｚ軸方向の負方向側の主面を裏面と称す。
コンデンサ導体１８ａは、セラミック層１６ｂの表面上に設けられており、長方形状をなしている。また、コンデンサ導体１８ａは、セラミック層１６ｂのｘ軸方向の両側の短辺に引き出されている。
コンデンサ導体１８ｂは、セラミック層１６ｃの表面上に設けられており、長方形状をなしている。これにより、コンデンサ導体１８ａ，１８ｂは、セラミック層１６を介して互いに対向している。また、コンデンサ導体１８ｂは、セラミック層１６ｃのｙ軸方向の両側の長辺に引き出されている。
コンデンサ導体１８ａが形成されたセラミック層１６ｂとコンデンサ導体１８ｂが形成されたセラミック層１６ｃとは、ｚ軸方向に交互に並ぶように複数積層されている。
外部電極１４ａは、積層体１２のｘ軸方向の負方向側の端面を覆っている。外部電極１４ｂは、積層体１２のｘ軸方向の正方向側の端面を覆っている。これにより、コンデンサ導体１８ａは、外部電極１４ａ，１４ｂ間に接続されている。
外部電極１４ｃは、積層体１２のｙ軸方向の正方向側の側面に設けられている。外部電極１４ｄは、積層体１２のｙ軸方向の負方向側の端面に設けられている。これにより、コンデンサ導体１８ｂは、外部電極１４ｃ，１４ｄ間に接続されている。
（電子部品の製造方法）
次に、３端子コンデンサ１０の製造方法について説明する。なお、図面は、図１及び図２を援用する。
まず、ＢａＴｉＯ3等のセラミック粉末に対して、バインダ及び有機溶剤を加えてボールミルに投入し、湿式調合を行って、セラミックスラリーを得る。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミック層１６となるべきセラミックグリーンシートを作製する。なお、セラミック粉末の主成分は、ＣａＴｉＯ3，ＳｒＴｉＯ3，ＣａＺｒＯ3等であってもよい。また、セラミック粉末の副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等が添加されていてもよい。
次に、セラミック層１６となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法で塗布することにより、コンデンサ導体１８を形成する。導電性材料からなるペーストは、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。金属粉末は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等である。
次に、セラミック層１８となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、プレスを施す。
次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体１２を得る。この後、積層体１２の表面に、バレル研磨加工等の研磨加工を施す。
次に、未焼成の積層体１２を焼成する。焼成温度は、例えば、１２００〜１３００℃である。
次に、積層体１２に外部電極１４を形成する。具体的には、公知のディップ法やスリット工法等により、積層体１４の表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等を含有する導電性ペーストを塗布する。そして、下地電極の焼付けを行って、下地電極を形成する。下地電極上には、Ｎｉめっき及びＳｎめっきを施す。これにより、外部電極１４が形成される。以上の工程により、３端子コンデンサ１０が完成する。
（等価回路作成方法及び等価回路作成プログラム）
以下に、等価回路作成方法及び等価回路作成プログラムについて説明する。まず、等価回路作成方法及び等価回路作成プログラムを実行するコンピュータの構成について図面を参照しながら説明する。図３は、等価回路作成方法及び等価回路作成プログラムを実行するコンピュータ１００のブロック図である。
コンピュータ１００は、図３に示すように、制御部１０２、入力部１０４、記憶部１０６及び表示部１０８を備えている。制御部１０２は、例えば、ＣＰＵにより構成され、コンピュータ１００全体の制御を行う。入力部１０４は、例えば、キーボードやマウス等により構成され、ユーザの入力を受け付ける。記憶部１０６は、例えば、メモリやハードディスク等により構成され、入力部１０４において入力された情報や制御部１０２で生成された情報、等価回路生成プログラム等を記憶する。表示部１０８は、例えば、ディスプレイにより構成され、制御部１０２の演算結果を表示する。
次に、３端子コンデンサ１０の等価回路について図面を参照しながら説明する。図４は、３端子コンデンサ１０の等価回路２００である。
等価回路２００は、図４に示すように、外部電極１４ａ〜１４ｄ、ラインＬｉｎ１〜Ｌｉｎ７及び回路成分Ａ１〜Ａ９を備えている。
ラインＬｉｎ１は、外部電極１４ａ，１４ｂ間を接続している。ラインＬｉｎ２は、外部電極１４ｃ，１４ｄ間を接続している。ラインＬｉｎ３は、ラインＬｉｎ１とラインＬｉｎ２とを接続している。
ラインＬｉｎ４は、ラインＬｉｎ１とラインＬｉｎ３との接続部分と外部電極１４ｃとの間を接続している。ラインＬｉｎ５は、ラインＬｉｎ１とラインＬｉｎ３との接続部分と外部電極１４ｄとの間を接続している。
ラインＬｉｎ６は、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ａとの間を接続している。ラインＬｉｎ７は、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｂとの間を接続している。
回路成分Ａ１は、ラインＬｉｎ１とラインＬｉｎ３との接続部分と外部電極１４ａとの間に設けられており、抵抗成分Ｒｔ１及びインダクタ成分Ｌｔ１からなる。抵抗成分Ｒｔ１とインダクタ成分Ｌｔ１とは直列に接続されている。回路成分Ａ２は、ラインＬｉｎ１とラインＬｉｎ３との接続部分と外部電極１４ｂとの間に設けられており、抵抗成分Ｒｔ２及びインダクタ成分Ｌｔ２からなる。抵抗成分Ｒｔ２とインダクタ成分Ｌｔ２とは直列に接続されている。本実施形態では、抵抗成分Ｒｔ１と抵抗成分Ｒｔ２とは等しい。また、インダクタ成分Ｌｔ１とインダクタ成分Ｌｔ２とは等しい。
更に、インダクタ成分Ｌｔ１とインダクタ成分Ｌｔ２とは結合係数Ｋ１により電磁気的に結合している。インダクタ成分Ｌｇ１とインダクタ成分Ｌｇ２とは結合係数Ｋ２により電磁気的に結合している。
回路成分Ａ３は、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｃとの間に設けられており、抵抗成分Ｒｇ１及びインダクタ成分Ｌｇ１からなる。抵抗成分Ｒｇ１とインダクタ成分Ｌｇ１とは直列に接続されている。回路成分Ａ４は、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｄとの間に設けられており、抵抗成分Ｒｇ２及びインダクタ成分Ｌｇ２からなる。抵抗成分Ｒｇ２とインダクタ成分Ｌｇ２とは直列に接続されている。本実施形態では、抵抗成分Ｒｇ１と抵抗成分Ｒｇ２とは等しい。また、インダクタ成分Ｌｇ１とインダクタ成分Ｌｇ２とは等しい。
回路成分Ａ５は、ラインＬｉｎ３に設けられており、コンデンサ成分Ｃ１、インダクタ成分Ｌ１及び抵抗成分Ｒ１からなる。コンデンサ成分Ｃ１とインダクタ成分Ｌ１と抵抗成分Ｒ１とは直列に接続されている。
回路成分Ａ６は、ラインＬｉｎ１とラインＬｉｎ３との接続部分と外部電極１４ｃとの間に設けられており、コンデンサ成分Ｃ２、抵抗成分Ｒ２及びインダクタ成分Ｌ２からなる。コンデンサ成分Ｃ２と抵抗成分Ｒ２とインダクタ成分Ｌ２とは直列に接続されている。回路成分Ａ７は、ラインＬｉｎ１とラインＬｉｎ３との接続部分と外部電極１４ｄとの間に設けられており、コンデンサ成分Ｃ３、抵抗成分Ｒ３及びインダクタ成分Ｌ３からなる。コンデンサ成分Ｃ３と抵抗成分Ｒ３とインダクタ成分Ｌ３とは直列に接続されている。本実施形態では、コンデンサ成分Ｃ２とコンデンサ成分Ｃ３とは等しい。また、インダクタ成分Ｌ２とインダクタ成分Ｌ３とは等しい。抵抗成分Ｒ２と抵抗成分Ｒ３とは等しい。
回路成分Ａ８は、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ａとの間に設けられており、コンデンサ成分Ｃ４、インダクタ成分Ｌ４及び抵抗成分Ｒ４からなる。コンデンサ成分Ｃ４とインダクタ成分Ｌ４と抵抗成分Ｒ４とは直列に接続されている。回路成分Ａ９は、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｂとの間に設けられており、コンデンサ成分Ｃ５、インダクタ成分Ｌ５及び抵抗成分Ｒ５からなる。コンデンサ成分Ｃ５とインダクタ成分Ｌ５と抵抗成分Ｒ５とは直列に接続されている。本実施形態では、コンデンサ成分Ｃ４とコンデンサ成分Ｃ５とは等しい。また、インダクタ成分Ｌ４とインダクタ成分Ｌ５とは等しい。抵抗成分Ｒ４と抵抗成分Ｒ５とは等しい。
以上のように構成された等価回路２００では、回路成分Ａ１，Ａ２がコンデンサ導体１８ａに対応している。また、回路成分Ａ３，Ａ４がコンデンサ導体１８ｂに対応している。
以上のように、等価回路２００は、ラインＬｉｎ３から外部電極１４ａ，１４ｃを見たときの回路構造と、ラインＬｉｎ３から外部電極１４ｂ，１４ｄを見たときの回路構造とが対称となっている。
（コンピュータの動作）
次に、等価回路作成方法及び等価回路作成プログラムを実行する際のコンピュータ１００の動作について説明を行う。図５は、等価回路作成方法及び等価回路作成プログラムを作成する前に行われる３端子コンデンサ１０のパラメータの測定手順を示したフローチャートである。図６は、３端子コンデンサ１０の接続方法を示した図である。図７は、等価回路作成プログラムを実行する際にコンピュータ１００の制御部１０２が行う動作を示したフローチャートである。
まず、ユーザは、複数の３端子コンデンサ１０のサンプルを準備する（ステップＳ１）。そして、ユーザは、図６（ａ）に示すように外部電極１４ａ，１４ｂが電源電圧又は信号が印加される端子として用いられ、外部電極１４ｃ，１４ｄがグランド端子として用いられるように、３端子コンデンサ１０を回路基板に実装する。以下では、図６（ａ）の実装構造を第１の実装構造と呼ぶ。更に、ユーザは、図６（ｂ）に示すように、外部電極１４ｃ，１４ｄが電源電圧又は信号が印加される端子として用いられ、外部電極１４ａ，１４ｂがグランド端子として用いられるように、３端子コンデンサ１０を回路基板に実装する。以下では、図６（ｂ）の実装構造を第２の実装構造と呼ぶ。
次に、ユーザは、第１の実装構造における３端子コンデンサ１０の実測ＳパラメータＰ１を測定する（ステップＳ２）。更に、ユーザは、第２の実装構造における３端子コンデンサ１０の実測ＳパラメータＰ２を測定する（ステップＳ３）。
次に、ユーザは、３端子コンデンサ１０の外部電極１４ａ，１４ｂ間の直流抵抗値ｒ１を測定する（ステップＳ４）。更に、ユーザは、３端子コンデンサ１０の外部電極１４ｃ，１４ｄ間の直流抵抗値ｒ２を測定する（ステップＳ５）。以上の動作により、３端子コンデンサ１０のパラメータの測定が終了する。
次に、ユーザは、コンピュータ１００を起動させる。制御部１０２は、ユーザの入力部１０４からの入力に応じて、等価回路２００から、第１の実装構造におけるＳパラメータを計算するための第１のモデル、及び、第２の実装構造におけるＳパラメータを計算するための第２のモデルを作成する（ステップＳ１０）。
次に、ユーザは、入力部１０４により直流抵抗値ｒ１，ｒ２を入力する。応じて、制御部１０２は、抵抗成分Ｒｔ１，Ｒｔ２を直流抵抗値ｒ１に準じた値に設定し、抵抗成分Ｒｇ１，Ｒｇ２を直流抵抗値ｒ２に準じた値に設定する（ステップＳ１１）。
次に、ユーザは、入力部１０４によりコンデンサ成分Ｃ１〜Ｃ５、インダクタ成分Ｌ１〜Ｌ５、抵抗成分Ｒ１〜Ｒ５及び結合係数Ｋ１，Ｋ２（以下、これらをまとめて変数と称す）の初期値を入力する。応じて、制御部１０２は、初期値を用いて第１のモデルの計算ＳパラメータＰ１１及び第２のモデルの計算ＳパラメータＰ１２を計算する（ステップＳ１２）。これにより、制御部１０２は、計算ＳパラメータＰ１１，Ｐ１２のグラフを作成する。
次に、制御部１０２は、ステップＳ１２において計算した計算ＳパラメータＰ１１，Ｐ１２とステップＳ２，Ｓ３において取得した実測ＳパラメータＰ１，Ｐ２とのエラー関数の値Ｅ１，Ｅ２（差）を計算する（ステップＳ１３）。
次に、制御部１０２は、ステップＳ１３において得られたエラー関数の値Ｅ１，Ｅ２が所定値より小さくなったかを判定する。（ステップＳ１４）。ステップＳ１４において、エラー関数の値Ｅ１，Ｅ２が十分に小さくなった場合には、制御部１０２は、このときの変数の値を等価回路２００の回路成分と決定し、処理を終了する。一方、エラー関数の値Ｅ１，Ｅ２が十分に小さくなっていない場合には、本処理はステップＳ１５に進む。
エラー関数の値Ｅ１，Ｅ２が十分に小さくなっていない場合、制御部１０２は、変数を変更し、計算ＳパラメータＰ１１，Ｐ１２を計算する（ステップＳ１５）。この後、エラー関数の値Ｅ１，Ｅ２が所定値より小さくなるまで、ステップＳ１３〜Ｓ１５が繰り返される。変数の変更については、例えば、ＡＤＳ（Advanced Design System；Agilent Technologies社製）により行うことができる。
（効果）
本実施形態に係る等価回路作成方法及び等価回路作成プログラムによれば、３端子コンデンサ１０が実装された回路シミュレーションを精度よく行うことができる。より詳細には、図９に示す従来の等価回路では、外部電極５０２ｄ，５０２ｅは、１つの外部電極５０２ｃとみなされている。そのため、従来の等価回路が用いられたシミュレーションでは、ランド電極５１０ｃ，５１０ｄ間のインピーダンスや、外部電極５０２ｄ，５０２ｅを流れる電流の違いを考慮にいれることができず、シミュレーションを精度よく行うことが困難であった。
一方、本実施形態に係る等価回路作成方法及び等価回路作成プログラムでは、等価回路２００は、外部電極１４ｃ，１４ｄと、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｃとの間に設けられているインダクタ成分Ｌｇ１及び抵抗成分Ｒｇ１と、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｄとの間に設けられているインダクタ成分Ｌｇ２及び抵抗成分Ｒｇ２とを備えている。これにより、外部電極１４ｃ，１４ｄをそれぞれランド電極５１０ｃ，５１０ｄに接合させて、３端子コンデンサ１０が実装された回路シミュレーションを行うことが可能となる。よって、等価回路２００が用いられたシミュレーションでは、ランド電極５１０ｃ，５１０ｄ間のインピーダンスや、外部電極５０２ｄ，５０２ｅを流れる電流の違いを考慮に入れることが可能となる。その結果、本実施形態に係る等価回路作成方法及び等価回路作成プログラムによれば、３端子コンデンサ１０が実装された回路のシミュレーションを精度よく行うことができる。
また、本実施形態に係る等価回路作成方法及び等価回路作成プログラムによれば、第１の実装構造が適用された３端子コンデンサ１０が実装された回路のシミュレーションを行うことができると共に、第２の実装構造が適用された３端子コンデンサ１０が実装された回路のシミュレーションを行うことができる。より詳細には、図９に示す従来の等価回路では、外部電極５０２ｄ，５０２ｅは、１つの外部電極５０２ｃとみなされていた。この場合、外部電極５０２ｄ，５０２ｅに接続されているコンデンサ導体の等価回路が正確に表現されていないので、図６（ｂ）に示す第２の実装構造が適用された３端子コンデンサ１０が実装された回路のシミュレーションを正確に行うことができない。
一方、本実施形態に係る等価回路作成方法及び等価回路作成プログラムによれば、等価回路２００は、外部電極１４ａ，１４ｂと、ラインＬｉｎ１とラインＬｉｎ３との接続部分と外部電極１４ａとの間に設けられているインダクタ成分Ｌｔ１及び抵抗成分Ｒｔ１と、ラインＬｉｎ１とラインＬｉｎ３との接続部分と外部電極１４ｂとの間に設けられているインダクタ成分Ｌｔ２及び抵抗成分Ｒｔ２とを備えている。更に、外部電極１４ｃ，１４ｄと、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｃとの間に設けられているインダクタ成分Ｌｇ１及び抵抗成分Ｒｇ１と、ラインＬｉｎ２とラインＬｉｎ３との接続部分と外部電極１４ｄとの間に設けられているインダクタ成分Ｌｇ２及び抵抗成分Ｒｇ２とを備えている。これにより、外部電極１４ａ，１４ｂ間に接続されているコンデンサ導体１８ａの等価回路が表現されていると共に、外部電極１４ｃ，１４ｄ間に接続されているコンデンサ導体１８ｂの等価回路が表現されている。すなわち、等価回路２００によれば、３端子コンデンサ１０の構造が正確に表現されている。よって、等価回路２００を用いることによって、第１の実装構造が適用された３端子コンデンサ１０が実装された回路のシミュレーションを行うことができると共に、第２の実装構造が適用された３端子コンデンサ１０が実装された回路のシミュレーションを行うことができる。
また、本実施形態に係る等価回路作成方法及び等価回路作成プログラムによれば、３端子コンデンサ１０が実装された回路のシミュレーションをより精度よく行うことができる。より詳細には、等価回路２００は、コンデンサ成分Ｃ１〜Ｃ５、インダクタ成分Ｌ１〜Ｌ５及び抵抗成分Ｒ１〜Ｒ５を備えている。コンデンサ成分Ｃ１、インダクタ成分Ｌ１及び抵抗成分Ｒ１と、コンデンサ成分Ｃ２、インダクタ成分Ｌ２及び抵抗成分Ｒ２と、コンデンサ成分Ｃ３、インダクタ成分Ｌ３及び抵抗成分Ｒ３とは、並列接続されている。また、コンデンサ成分Ｃ１、インダクタ成分Ｌ１及び抵抗成分Ｒ１と、コンデンサ成分Ｃ４、インダクタ成分Ｌ４及び抵抗成分Ｒ４と、コンデンサ成分Ｃ５、インダクタ成分Ｌ５及び抵抗成分Ｒ５とは、並列接続されている。これにより、面状のコンデンサ導体１８ａ，１８ｂの等価回路が表現されている。その結果、本実施形態に係る等価回路作成方法及び等価回路作成プログラムによれば、３端子コンデンサ１０が実装された回路のシミュレーションをより精度よく行うことが可能となる。
また、本実施形態に係る等価回路作成方法及び等価回路作成プログラムによれば、等価回路２００の変数の決定のための計算時間を短くすることができる。より詳細には、３端子コンデンサ１０では、図２に示すように、コンデンサ導体１８ａは、コンデンサ導体１８ａの対角線の交点を通過し、かつ、ｙ軸方向に延びる直線Ｂ１に関して線対称な構造を有している。また、図２に示すように、コンデンサ導体１８ｂは、コンデンサ導体１８ｂの対角線の交点を通過し、かつ、ｘ軸方向に延びる直線Ｂ２に関して線対称な構造を有している。よって、コンデンサ導体１８ａの等価回路は、直線Ｂ１に関して対称な構造を有している。同様に、コンデンサ導体１８ｂの等価回路は、直線Ｂ２に関して対称な構造を有している。そこで、抵抗成分Ｒｔ１，Ｒｔ２を等しく設定し、抵抗成分Ｒｇ１，Ｒｇ２を等しく設定し、インダクタ成分Ｌｔ１，Ｌｔ２を等しく設定し、インダクタ成分Ｌｇ１，Ｌｇ２を等しく設定している。更に、コンデンサ成分Ｃ２，Ｃ３を等しく設定し、インダクタ成分Ｌ２，Ｌ３を等しく設定し、抵抗成分Ｒ２，Ｒ３を等しく設定している。更に、コンデンサ成分Ｃ４，Ｃ５を等しく設定し、インダクタ成分Ｌ４，Ｌ５を等しく設定し、抵抗成分Ｒ４，Ｒ５を等しく設定している。これにより、等価回路作成方法及び等価回路作成プログラムにおいて変更すべき変数の数が少なくなる。その結果、本実施形態に係る等価回路作成方法及び等価回路作成プログラムによれば、等価回路２００の変数の決定のための計算時間を短くすることができる。
（等価回路の使用例）
以下に、等価回路２００の使用例について図面を参照しながら説明する。図８は、回路モジュール３００の断面構造図である。以下では、図８における上下方向を単に上下方向と呼び、図８における左右方向を単に左右方向と呼ぶ。
回路モジュール３００は、３端子コンデンサ１０、回路基板３０２、ＩＣ３０４及び直流電源３０６を備えている。回路モジュール３００は、導体層３１０，３１２，３１４及びビアホール導体ｖ１〜ｖ５を含んでいる。
ＩＣ３０４及び直流電源３０６は、回路基板３０２の上側の主面に実装されている。３端子コンデンサ１０は、回路基板３０２の下側の主面に実装されており、電源電圧の変動を抑制するためのデカップリングコンデンサである。
導体層３１０は回路基板３０２内において左右方向に延在している。導体層３１２は回路基板３０２の下側の主面に設けられている。導体層３１２の右端は外部電極１４ａにランド（図示せず）を介して接続されている。導体層３１４は回路基板３０２の下側の主面に設けられている。導体層３１４の左端は外部電極１４ｂに接続されている。
ビアホール導体ｖ１は、回路基板３０２内を上下方向に延在している。ビアホール導体ｖ１の上端は導体層３１０に接続されている。また、ビアホール導体ｖ１の下端は、３端子コンデンサ１０の外部電極１４ｃ、１４ｄにランド（図示せず）を介して接続されている。（便宜上、ビアホール導体ｖ１を１本で図示している。）
ビアホール導体ｖ２は、回路基板３０２内を上下方向に延在している。ビアホール導体ｖ２の上端はＩＣ３０４に接続されている。また、ビアホール導体ｖ２の下端は導体層３１０の左右方向の中央に接続されている。
ビアホール導体ｖ３は、回路基板３０２内を上下方向に延在している。ビアホール導体ｖ３の上端はＩＣ３０４に接続されている。また、ビアホール導体ｖ３の下端は導体層３１２の左右方向の中央に接続されている。
ビアホール導体ｖ４は、回路基板３０２内を上下方向に延在している。ビアホール導体ｖ４の上端は直流電源３０６に接続されている。また、ビアホール導体ｖ４の下端は導体層３１０の左端に接続されている。
ビアホール導体ｖ５は、回路基板３０２内を上下方向に延在している。ビアホール導体ｖ５の上端は直流電源３０６に接続されている。また、ビアホール導体ｖ５の下端は導体層３１２の左端に接続されている。
以上のような回路モジュール３００では、回路・基板設計者は、ビアホール導体ｖ２、導体層３１０、ビアホール導体ｖ１、３端子コンデンサ１０、導体層３１２及びビアホール導体ｖ３からなるループ回路のインピーダンス（以下、ループインピーダンスと称す）が低くなるよう設計する。ループインピーダンスを低くする方法としては、コンデンサを多数使用すること、低ＥＳＬコンデンサを使用すること、コンデンサをＩＣ３０４のピンに近い位置に配置すること、回路基板３０２の導体層３１０，３１２，３１４やビアホール導体ｖ１〜ｖ５の構造を変更すること等が挙げられる。いずれの方法によってループインピーダンスを低くするのかを決定するためには。回路シミュレーションを用いて回路モジュール３００の設計を行うことが有効である。
回路モジュール３００の回路シミュレーションを行う場合には、３段階のシミュレーションを行う。まず、回路基板３０２の導体層３１０，３１２，３１４及びビアホール導体ｖ１〜ｖ５を入力し、回路基板３０２のみの特性を電磁界シミュレーションで求める。次に、本実施形態に係る等価回路作成方法及び等価回路作成プログラムによって３端子コンデンサ１０の等価回路、等価回路の変数を得る。最後に、電磁界シミュレーションで求めた回路基板３０２の特性と３端子コンデンサ１０の３端子コンデンサ１０の等価回路、等価回路の変数に基づいて、回路モジュール３００の回路シミュレーションを行う。これにより、回路モジュール３００のループインピーダンスを計算する。
（その他の実施形態）
本発明に係る等価回路作成方法及び等価回路作成プログラムによれば、前記実施形態に係る等価回路作成方法及び等価回路作成プログラムに限らず、その要旨の範囲内において変更可能である。
なお、等価回路２００において、コンデンサ成分Ｃ２〜Ｃ５、インダクタ成分Ｌ２〜Ｌ５及び抵抗成分Ｒ２〜Ｒ５が設けられていなくてもよい。更に、等価回路２００において、抵抗成分Ｒｔ１，Ｒｔ２及びインダクタ成分Ｌｔ１，Ｌｔ２が設けられていなくてもよい。
また、回路成分Ａ１は、抵抗成分Ｒｔ１又はインダクタ成分Ｌｔ１の少なくともいずれか１つからなっていればよい。回路成分Ａ２は、抵抗成分Ｒｔ２又はインダクタ成分Ｌｔ２の少なくともいずれか１つからなっていればよい。回路成分Ａ３は、抵抗成分Ｒｇ１又はインダクタ成分Ｌｇ１の少なくともいずれか１つからなっていればよい。回路成分Ａ４は、抵抗成分Ｒｇ２又はインダクタ成分Ｌｇ２の少なくともいずれか１つからなっていればよい。
また、回路成分Ａ５は、コンデンサ成分Ｃ１を含み、インダクタ成分Ｌ１及び抵抗成分Ｒ１の少なくともいずれか１つを含んでいてもよい。回路成分Ａ６は、コンデンサ成分Ｃ２、インダクタ成分Ｌ２及び抵抗成分Ｒ２の少なくともいずれか１つからなっていればよい。回路成分Ａ７は、コンデンサ成分Ｃ３、インダクタ成分Ｌ３及び抵抗成分Ｒ３の少なくともいずれか１つからなっていればよい。
また、回路成分Ａ８は、コンデンサ成分Ｃ４、インダクタ成分Ｌ４及び抵抗成分Ｒ４の少なくともいずれか１つからなっていればよい。回路成分Ａ９は、コンデンサ成分Ｃ５、インダクタ成分Ｌ５及び抵抗成分Ｒ５の少なくともいずれか１つからなっていればよい。
また、等価回路２００では、コンデンサ成分Ｃ１、インダクタ成分Ｌ１及び抵抗成分Ｒ１と、コンデンサ成分Ｃ２、インダクタ成分Ｌ２及び抵抗成分Ｒ２と、コンデンサ成分Ｃ３、インダクタ成分Ｌ３及び抵抗成分Ｒ３とは、並列接続されている。また、コンデンサ成分Ｃ１、インダクタ成分Ｌ１及び抵抗成分Ｒ１と、コンデンサ成分Ｃ４、インダクタ成分Ｌ４及び抵抗成分Ｒ４と、コンデンサ成分Ｃ５、インダクタ成分Ｌ５及び抵抗成分Ｒ５とは、並列接続されている。ただし、さらに多くのコンデンサ成分、インダクタ成分及び抵抗成分がコンデンサ成分Ｃ１、インダクタ成分Ｌ１及び抵抗成分Ｒ１に並列に接続されていてもよい。
また、前記実施形態では、制御部１０２は、エラー関数の値Ｅ１，Ｅ２の両方が最小となったときの等価回路２００の変数を算出している。しかしながら、制御部１０２は、エラー関数の値Ｅ１，Ｅ２が所定の値よりも小さくなるときの等価回路２００の変数を算出してもよい。
また、第２のＳパラメータは、必ずしも実測値でなくてもよい。例えば、ある３端子コンデンサが市場に流通していて、Ｓパラメータに関する情報がウェブサイト等に掲載されている場合、当該Ｓパラメータが第２のＳパラメータとなり得る。この場合、本発明に基づいて等価回路を作成することにより、当該３端子コンデンサの特徴を推定することが可能となる。例えば、等価回路のあるインダクタ成分が小さいとわかった場合、当該３端子コンデンサの内部電極に特徴があるのではないか、といった推測が可能となる。
以上のように、本発明は、等価回路作成方法及び等価回路作成プログラムに有用であり、特に、３端子コンデンサが実装された回路のシミュレーションを精度よく行うことができる点において優れている。
Ａ１〜Ａ９ 回路成分
Ｃ１〜Ｃ５ コンデンサ成分
Ｋ１，Ｋ２ 結合係数
Ｌ１〜Ｌ５，Ｌｇ１，Ｌｇ２，Ｌｔ１，Ｌｔ２ インダクタ成分
Ｌｉｎ１〜Ｌｉｎ７ ライン
Ｒ１〜Ｒ５，Ｒｇ１，Ｒｇ２，Ｒｔ１，Ｒｔ２ 抵抗成分
１０ ３端子コンデンサ
１２ 積層体
１４ａ〜１４ｄ 外部電極
１６ａ〜１６ｄ セラミック層
１８ａ，１８ｂ コンデンサ導体
１００ コンピュータ
１０２ 制御部
１０４ 入力部
１０６ 記憶部
１０８ 表示部
２００ 等価回路

Claims (12)

  1. 第１の端子ないし第４の端子、該第１の端子と該第２の端子との間に接続されている第１のコンデンサ導体、及び、該第３の端子と該第４の端子との間に接続されている第２のコンデンサ導体を備えている３端子コンデンサの等価回路作成方法であって、
    前記第１の端子と前記第２の端子との間を接続する第１のラインと、
    前記第３の端子と前記第４の端子との間を接続する第２のラインと、
    第１のコンデンサ成分が設けられ、かつ、該第１のラインと該第２のラインとを接続する第３のラインと、
    該第２のラインと該第３のラインとの接続部分と該第３の端子との間に設けられている第１のインダクタ成分又は第１の抵抗成分の少なくともいずれか１つからなる第１の回路成分と、
    該第２のラインと該第３のラインとの接続部分と該第４の端子との間に設けられている第２のインダクタ成分又は第２の抵抗成分の少なくともいずれか１つからなる第２の回路成分と、
    を備えている等価回路を作成する第１のステップと、
    前記等価回路から求められる第１のＳパラメータと所定の第２のＳパラメータとの差が所定値よりも小さくなるときの前記第１のコンデンサ成分、前記第１のインダクタ成分、前記第１の抵抗成分、前記第２のインダクタ成分及び前記第２の抵抗成分の値を算出する第２のステップと、
    を備えていること、
    を特徴とする等価回路作成方法。
  2. 前記第１のインダクタ成分と前記第２のインダクタ成分とは等しく、
    前記第１の抵抗成分と前記第２の抵抗成分とは等しいこと、
    を特徴とする請求項１に記載の等価回路作成方法。
  3. 前記等価回路は、前記第１のラインと前記第３のラインとの接続部分と前記第１の端子との間に設けられている第３のインダクタ成分又は第３の抵抗成分の少なくともいずれか１つからなる第３の回路成分と、該第１のラインと該第３のラインとの接続部分と前記第２の端子との間に設けられている第４のインダクタ成分又は第４の抵抗成分の少なくともいずれか１つからなる第４の回路成分と、を更に備えており、
    前記第２のステップでは、前記第１のＳパラメータと前記第２のＳパラメータとの差が所定値よりも小さくなるときの前記第３のインダクタ成分、前記第３の抵抗成分、前記第４のインダクタ成分及び前記第４の抵抗成分の値を算出すること、
    を特徴とする請求項１又は請求項２のいずれかに記載の等価回路作成方法。
  4. 前記第３のインダクタ成分と前記第４のインダクタ成分とは等しく、
    前記第３の抵抗成分と前記第４の抵抗成分とは等しいこと、
    を特徴とする請求項３に記載の等価回路作成方法。
  5. 前記等価回路は、第２のコンデンサ成分、第５のインダクタ成分及び第５の抵抗成分からなる第５の回路成分が設けられ、かつ、前記第１のラインと前記第３のラインとの接続部分と前記第３の端子との間を接続する第４のライン、及び、第３のコンデンサ成分、第６のインダクタ成分及び第６の抵抗成分からなる第６の回路成分が設けられ、かつ、該第１のラインと該第３のラインとの接続部分と前記第４の端子との間を接続する第５のラインを、更に備えており、
    前記第２のステップでは、前記第１のＳパラメータと前記第２のＳパラメータとの差が所定値よりも小さくなるときの前記第２のコンデンサ成分、前記第５のインダクタ成分、前記第５の抵抗成分、前記第３のコンデンサ成分、前記第６のインダクタ成分及び前記第６の抵抗成分の値を算出すること、
    を特徴とする請求項１ないし請求項４のいずれかに記載の等価回路作成方法。
  6. 前記第２のコンデンサ成分と前記第３のコンデンサ成分とは等しく、
    前記第５のインダクタ成分と前記第６のインダクタ成分とは等しく、
    前記第５の抵抗成分と前記第６の抵抗成分とは等しいこと、
    を特徴とする請求項５に記載の等価回路作成方法。
  7. 前記等価回路は、第４のコンデンサ成分、第７のインダクタ成分及び第７の抵抗成分からなる第７の回路成分が設けられ、かつ、前記第２のラインと前記第３のラインとの接続部分と前記第１の端子との間を接続する第６のライン、及び、第５のコンデンサ成分、第８のインダクタ成分及び第８の抵抗成分からなる第８の回路成分が設けられ、かつ、該第２のラインと該第３のラインとの接続部分と前記第２の端子との間を接続する第７のラインを、更に備えており、
    前記第２のステップでは、前記第１のＳパラメータと前記第２のＳパラメータとの差が所定値よりも小さくなるときの前記第４のコンデンサ成分、前記第７のインダクタ成分、前記第７の抵抗成分、前記第５のコンデンサ成分、前記第８のインダクタ成分及び前記第８の抵抗成分の値を算出すること、
    を特徴とする請求項１ないし請求項６のいずれかに記載の等価回路作成方法。
  8. 前記第４のコンデンサ成分と前記第５のコンデンサ成分とは等しく、
    前記第７のインダクタ成分と前記第８のインダクタ成分とは等しく、
    前記第７の抵抗成分と前記第８の抵抗成分とは等しいこと、
    を特徴とする請求項７に記載の等価回路作成方法。
  9. 前記第３のラインには、第９のインダクタ成分又は第９の抵抗成分の少なくともいずれか１つが更に設けられており、
    前記第１のコンデンサ成分、前記第９のインダクタ成分及び前記第９の抵抗成分は、第９の回路成分を構成していること、
    を特徴とする請求項１ないし請求項８のいずれかに記載の等価回路作成方法。
  10. 前記第２のＳパラメータは、前記３端子コンデンサのＳパラメータの実測値であること、
    を特徴とする請求項１ないし請求項９のいずれかに記載の等価回路作成方法。
  11. 前記第２のステップでは、前記第１のＳパラメータと前記第２のＳパラメータとの差が所定値よりも小さくなるときの前記第１のインダクタ成分と前記第２のインダクタ成分との第１の結合係数及び前記第３のインダクタ成分と前記第４のインダクタ成分との第２の結合係数の値を算出すること、
    を特徴とする請求項３又は請求項１０のいずれかに記載の等価回路作成方法。
  12. 第１の端子ないし第４の端子、該第１の端子と該第２の端子との間に接続されている第１のコンデンサ導体、及び、該第３の端子と該第４の端子との間に接続されている第２のコンデンサ導体を備えている３端子コンデンサの等価回路作成プログラムであって、
    前記第１の端子と前記第２の端子との間を接続する第１のラインと、前記第３の端子と前記第４の端子との間を接続する第２のラインと、第１のコンデンサ成分が設けられ、かつ、該第１のラインと該第２のラインとを接続する第３のラインと、該第２のラインと該第３のラインとの接続部分と該第３の端子との間に設けられている第１のインダクタ成分又は第１の抵抗成分の少なくともいずれか１つからなる第１の回路成分と、該第２のラインと該第３のラインとの接続部分と該第４の端子との間に設けられている第２のインダクタ成分又は第２の抵抗成分の少なくともいずれか１つからなる第２の回路成分と、を備えている等価回路を作成する第１のステップと、
    前記等価回路から求められる第１のＳパラメータと所定の第２のＳパラメータとの差が所定値よりも小さくなるときの前記第１のコンデンサ成分、前記第１のインダクタ成分、前記第１の抵抗成分、前記第２のインダクタ成分及び前記第２の抵抗成分の値を算出する第２のステップと、
    をコンピュータに実行させること、
    を特徴とする等価回路作成プログラム。
JP2012049995A 2012-03-07 2012-03-07 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置 Active JP5573868B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012049995A JP5573868B2 (ja) 2012-03-07 2012-03-07 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置
KR1020130019688A KR101466879B1 (ko) 2012-03-07 2013-02-25 등가 회로 작성방법 및 등가 회로 작성 프로그램
CN201310065057.5A CN103310035B (zh) 2012-03-07 2013-03-01 等效电路制作方法
US13/784,884 US8650526B2 (en) 2012-03-07 2013-03-05 Method and program for creating equivalent circuit for three-terminal capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012049995A JP5573868B2 (ja) 2012-03-07 2012-03-07 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置

Publications (2)

Publication Number Publication Date
JP2013186611A true JP2013186611A (ja) 2013-09-19
JP5573868B2 JP5573868B2 (ja) 2014-08-20

Family

ID=49115228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012049995A Active JP5573868B2 (ja) 2012-03-07 2012-03-07 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置

Country Status (4)

Country Link
US (1) US8650526B2 (ja)
JP (1) JP5573868B2 (ja)
KR (1) KR101466879B1 (ja)
CN (1) CN103310035B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170004A (ja) * 2014-03-05 2015-09-28 Tdk株式会社 等価回路
JP2017510057A (ja) * 2014-01-13 2017-04-06 アップル インコーポレイテッド 多層コンデンサの音響ノイズキャンセル
JP2022038590A (ja) * 2020-08-27 2022-03-10 株式会社村田製作所 積層コンデンサのシミュレーションモデル、および、積層コンデンサのシミュレーション方法
WO2023032764A1 (ja) * 2021-09-06 2023-03-09 株式会社村田製作所 多端子キャパシタの等価回路モデル作成方法、等価回路モデル作成プログラム、等価回路モデル作成プログラムを記憶した記憶媒体、シミュレーション方法およびシミュレーション装置
WO2023032786A1 (ja) * 2021-09-06 2023-03-09 株式会社村田製作所 多端子キャパシタの等価回路モデル作成方法、等価回路モデル作成プログラム、等価回路モデル作成プログラムを記憶した記憶媒体、シミュレーション方法およびシミュレーション装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105229644B (zh) * 2013-05-14 2018-08-17 株式会社村田制作所 电容器的仿真方法及电容器的非线性等效电路模型
KR102154784B1 (ko) * 2013-10-10 2020-09-11 삼성전자주식회사 반도체 장치 및 그 제조방법
KR101946252B1 (ko) * 2014-03-04 2019-02-11 가부시키가이샤 무라타 세이사쿠쇼 전기 회로망의 s 파라미터 도출 방법
US9844135B2 (en) * 2014-09-08 2017-12-12 Cisco Technology, Inc. Decoupling capacitive arrangement to manage power integrity
KR102041686B1 (ko) * 2017-12-06 2019-11-27 삼성전기주식회사 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버
US11575359B2 (en) * 2021-04-21 2023-02-07 Cisco Technology, Inc. Multi-port coupled inductor with interference suppression

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072652A (ja) * 2005-09-06 2007-03-22 Advanced Telecommunication Research Institute International 発振回路の設計／評価をコンピュータに実行させるためのプログラム、それを用いた発振回路の設計／評価装置および発振回路の作製方法
JP2008165831A (ja) * 2008-03-10 2008-07-17 Nec Electronics Corp 基板モデル作成装置及び方法、並びに基板ノイズ解析装置及び方法
JP2010072684A (ja) * 2008-09-16 2010-04-02 Nippon Telegr & Teleph Corp <Ntt> 回路特性解析方法、装置、およびプログラム
JP2010205004A (ja) * 2009-03-04 2010-09-16 Tokyo Institute Of Technology 回路モデル作成装置、回路モデル作成方法、シミュレーション装置、及び、シミュレーション方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04183005A (ja) * 1990-11-16 1992-06-30 Sumitomo Electric Ind Ltd 高周波発振回路
JP3087495B2 (ja) * 1993-03-05 2000-09-11 松下電器産業株式会社 コンデンサおよびシールドケース
JPH09231252A (ja) * 1996-02-23 1997-09-05 Oki Business:Kk 三次元電磁界モデルのモデリング方法
US5815367A (en) 1996-03-11 1998-09-29 Murata Manufacturing Co., Ltd. Layered capacitors having an internal inductor element
JPH1012491A (ja) 1996-06-27 1998-01-16 Murata Mfg Co Ltd ４端子型積層コンデンサ
US7233889B2 (en) * 2001-10-25 2007-06-19 Matsushita Electric Industrial Co., Ltd. Method, apparatus, and computer program for evaluating noise immunity of a semiconductor device
JP3558074B2 (ja) * 2001-12-10 2004-08-25 株式会社村田製作所 測定誤差の補正方法、電子部品の良否判定方法および電子部品特性測定装置
JP2004071642A (ja) 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 回路定数最適化方法
WO2004025673A1 (ja) * 2002-09-10 2004-03-25 Tdk Corporation 積層コンデンサ
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
JP2005268417A (ja) * 2004-03-17 2005-09-29 Mitsubishi Electric Corp 等価回路モデル作製方法
TWI276811B (en) 2004-05-26 2007-03-21 Sanyo Electric Co Recording medium with equivalent circuit model of storage element stored, recording medium for deriving program, deriving device, recording medium for simulation program, simulation device, design method, and method and device for deciding quality
JP4383251B2 (ja) 2004-05-26 2009-12-16 三洋電機株式会社 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
KR100716798B1 (ko) * 2005-12-29 2007-05-14 전자부품연구원 고주파용 디바이스의 모델링 방법
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
JP2009099913A (ja) * 2007-10-19 2009-05-07 Nec Tokin Corp 多端子型固体電解コンデンサ
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
US8917083B2 (en) * 2010-11-24 2014-12-23 International Business Machines Corporation Structures and methods for RF de-embedding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072652A (ja) * 2005-09-06 2007-03-22 Advanced Telecommunication Research Institute International 発振回路の設計／評価をコンピュータに実行させるためのプログラム、それを用いた発振回路の設計／評価装置および発振回路の作製方法
JP2008165831A (ja) * 2008-03-10 2008-07-17 Nec Electronics Corp 基板モデル作成装置及び方法、並びに基板ノイズ解析装置及び方法
JP2010072684A (ja) * 2008-09-16 2010-04-02 Nippon Telegr & Teleph Corp <Ntt> 回路特性解析方法、装置、およびプログラム
JP2010205004A (ja) * 2009-03-04 2010-09-16 Tokyo Institute Of Technology 回路モデル作成装置、回路モデル作成方法、シミュレーション装置、及び、シミュレーション方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014001104; 山本　秀俊: 'パワーインテグリティのためのコンデンサの適用（＜特集＞プリント配線板のパワーインテグリティ）' エレクトロニクス実装学会誌 第１２巻／第３号, 20090501, 第１９０-１９５頁, 社団法人エレクトロニクス実装学会 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510057A (ja) * 2014-01-13 2017-04-06 アップル インコーポレイテッド 多層コンデンサの音響ノイズキャンセル
JP2015170004A (ja) * 2014-03-05 2015-09-28 Tdk株式会社 等価回路
JP2022038590A (ja) * 2020-08-27 2022-03-10 株式会社村田製作所 積層コンデンサのシミュレーションモデル、および、積層コンデンサのシミュレーション方法
JP7276284B2 (ja) 2020-08-27 2023-05-18 株式会社村田製作所 積層コンデンサのシミュレーションモデルの生成方法、および、積層コンデンサのシミュレーション方法
WO2023032764A1 (ja) * 2021-09-06 2023-03-09 株式会社村田製作所 多端子キャパシタの等価回路モデル作成方法、等価回路モデル作成プログラム、等価回路モデル作成プログラムを記憶した記憶媒体、シミュレーション方法およびシミュレーション装置
WO2023032786A1 (ja) * 2021-09-06 2023-03-09 株式会社村田製作所 多端子キャパシタの等価回路モデル作成方法、等価回路モデル作成プログラム、等価回路モデル作成プログラムを記憶した記憶媒体、シミュレーション方法およびシミュレーション装置

Also Published As

Publication number Publication date
CN103310035A (zh) 2013-09-18
CN103310035B (zh) 2016-06-08
JP5573868B2 (ja) 2014-08-20
US8650526B2 (en) 2014-02-11
US20130239083A1 (en) 2013-09-12
KR20130102475A (ko) 2013-09-17
KR101466879B1 (ko) 2014-12-01

Similar Documents

Publication Publication Date Title
JP5573868B2 (ja) 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置
CN101310347B (zh) 层叠电容器
JP4049181B2 (ja) 積層コンデンサ
KR102083993B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US20170018935A1 (en) Miniaturized highly efficient wireless power transfer elements using multiple layers of resonators and/or tunable capacitors
US7961453B2 (en) Multilayer chip capacitor
JP2004140183A (ja) 積層コンデンサ
JP2009170873A (ja) 積層コンデンサ
US8421557B2 (en) Chip-type solid electrolytic capacitor and chip-type filter
JP2013106030A (ja) 積層セラミック電子部品及びその製造方法
JP5246785B2 (ja) 回路モデル作成装置、回路モデル作成方法、シミュレーション装置、及び、シミュレーション方法
EP2835749B1 (en) Method for deriving capacitor equivalent circuit model
CN105765679B (zh) 包括至少一个狭缝的多层陶瓷电容器
KR101499724B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5045058B2 (ja) π型フィルタ
CN101840441B (zh) 一种用于片上变压器的高频等效电路结构
KR102037268B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2007300148A (ja) 積層コンデンサ
Menicanin et al. Improved model of T-type LC EMI chip filters using new microstrip test fixture
US20170207024A1 (en) Multi-layer ceramic capacitors with bottom or side terminations
US8519277B2 (en) Surface mounted electronic component
CN111027268B (zh) 一种模拟共模扼流圈的电路
JP2011166635A (ja) 分布定数型ノイズフィルタ
JP3178373U (ja) 複数層並列式チップ抵抗器構造
CN117940930A (zh) 多端子电容器的等效电路模型创建方法、等效电路模型创建程序、存储有等效电路模型创建程序的存储介质、仿真方法以及仿真装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5573868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150