JP2013175772A - シリコン貫通ビアのブリッジする相互接続 - Google Patents

シリコン貫通ビアのブリッジする相互接続 Download PDF

Info

Publication number
JP2013175772A
JP2013175772A JP2013096310A JP2013096310A JP2013175772A JP 2013175772 A JP2013175772 A JP 2013175772A JP 2013096310 A JP2013096310 A JP 2013096310A JP 2013096310 A JP2013096310 A JP 2013096310A JP 2013175772 A JP2013175772 A JP 2013175772A
Authority
JP
Japan
Prior art keywords
die
bridging
dies
chip
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013096310A
Other languages
English (en)
Other versions
JP5763121B2 (ja
Inventor
Chandrasekaran Arvind
アルビンド・チャンドラセカラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2013175772A publication Critical patent/JP2013175772A/ja
Application granted granted Critical
Publication of JP5763121B2 publication Critical patent/JP5763121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

【課題】組み立てプロセスを簡単にし、相互接続の材料費を減らし、ワイヤボンディングおよび同等のビームリードの相互接続に対して許容されるよりも、微細な（finer）ピッチを用いた複数のチップ間の相互接続を可能にする、パッケージング相互接続システムを提供する。
【解決手段】集積回路をブリッジする相互接続システムは、並んだ構成で提供される、および、ブリッジするダイ２４０、３２０、３３０によって互いに電気的に相互接続される、第１のダイと第２のダイを含む。ブリッジするダイは、ブリッジするダイ上の複数の導体相互接続線２７２を第１のダイと第２のダイに接続するための複数のシリコン貫通ビア（ＴＳＶｓ）２７０を含む。複数の相互接続線以外のアクティブな回路は、ブリッジするダイ上に提供される。少なくとも１つまたは複数の追加のダイが、ブリッジするダイ上に積み重ねられ、ブリッジするダイに接続される。
【選択図】図３

Description

本開示は、集積回路（ＩＣ）パッケージングに関するものであり、そしてより明確には、基板パッケージ内に並んだ集積回路間をブリッジする相互接続に関するものである。
ＩＣパッケージングでは、複数の半導体ダイをパッケージ内で並んだ構成において提供し、そしてそれらを相互接続する必要性がある。該パッケージは、例えば、リードフレームのパッケージであることができる。
１つの構成では、複数の半導体ダイは、各ダイのアクティブな側面がパッケージベースから背いている状態でパッケージされる。複数のダイ間の相互接続は、ワイヤボンディングによって達成される。しかしながら、組み立て品の相互接続に関するデザインルールは、ワイヤの寸法を収容するために十分に離れて間隔を置かれる、および十分に大きい複数のボンディングパッドを要する、ワイヤボンディングのキャピラリ（capillary）ツールとワイヤの直径の寸法によって制限されることができる。従って、相互接続器の数は、相互接続器のサイズによって制限される。加えて、ダイからダイへの（die-to-die）ワイヤボンドにおける導線インダクタンスは、パッケージデバイスのパフォーマンスを制限することができる。更に、金製のワイヤが、ワイヤボンディングに対する従来の選択であり、パッケージの純原価を著しく増加している。
別の構成、フリップ−チップ半田ボールのパッケージングでは、ダイのアクティブなデバイス領域は、パッケージを搭載する基板に、例えば、下向きに、面している表面上にある。この構成において、隣接するダイ間の相互接続の密度はまた、コンタクトパッドのサイズ要件によって制限される。
米国特許第５，２２５，６３３号は、ブリッジする素子を用いて、並んだ（side-by-side）構成における２つの半導体ダイを相互接続することを開示している。各ブリッジする素子は、オーバーハングしている複数の伝導するビームリードをサポートしている硬いシリコンのダイを備えている。該ブリッジは、２つの半導体ダイの間に配置され、各ビームリードのオーバーハングの範囲（extent）および隣接の位置決めは、相互接続される半導体ダイの各々の上に配置される複数のボンディングパッドとの正しい嵌合（mating）を提供するように選択される。しかしながら、複数のビームリードを形成すること、あるいはそれらをシリコンブリッジ上に配置することに関する方法は開示されていない。その上、複数のビームリードを取り扱うこと（handling）および組み立てることは難しくあり、またブリッジは、２つのダイ間のスペースを占有する。更に、金が好ましい相互接続の金属なので、組み立てられたパッケージの材料費上に打撃（impact）がある。
従って、組み立てプロセスを簡単にし、相互接続の材料費を減らし、そしてワイヤボンディングおよび同等のビームリードの相互接続に対して従来許容されているよりも、より微細な（finer）ピッチを用いた複数のチップ間の相互接続を可能にする、隣接する半導体ダイ間のパッケージング相互接続システムの必要性がある。
並んだ構成で２つのダイを相互接続するためのシステムと方法が開示される。第３の半導体ダイは、２つのダイを接続するための相互接続ブリッジとして機能する。該ブリッジするダイは、相互接続を容易にするための複数のシリコン貫通ビア（ＴＳＶｓ）を含む。
集積回路をブリッジする相互接続システムは、第１の側面と第２の側面を有する第１のダイと、第１の側面と第２の側面を有する第２のダイとを含む。これらのダイは並んだ構成で提供される。ブリッジするダイは、第１のダイと第２のダイとの第１の側面上に配置される。ブリッジするダイは、第１のダイと第２のダイを相互接続する。
集積回路のパッケージングシステムは、複数の半導体ダイを含むためのパッケージと、複数の半導体ダイを受けるためにパッケージ内に配置される基板とを含む。両方が第１の側面と第２の側面を有する、第１のダイと第２のダイは、並んだ構成で基板上に配置される。第１と第２のダイとの第２の側面は、基板に面している。ブリッジするダイは、第１のダイと第２のダイとの第１の側面上に配置される。ブリッジするダイは、第１のダイと第２のダイを相互接続する。
前述は、後続する詳細な記述がより良く理解されることができる順序において、本発明の特徴および技術的な効果をどちらかと言えば大まかにアウトラインしている。本発明の特許請求の範囲の主題を形成する発明の更なる特徴および効果が、以下に記述されるであろう。開示される概念（conception）および特定の実施形態が、本発明と同じ目的を実施するための他の構造を設計するまたは修正するための基盤として容易に利用されることができることは、当業者によって評価されるべきである。また、そのような同等の構造が、添付された特許請求の範囲に記載されているような本発明の範囲および精神（spirit）から逸脱しないことは、当業者によって十分に理解されるべきである。更なるオブジェクト（objects）および効果を合わせた、その構成とオペレーションの方法との両方が本発明の特徴であると考えられる新規な特徴は、添付されている図面と関連して考慮されるとき、以下の記述からより良く理解されるであろう。しかしながら、各々の図面は、例示および記述目的のためだけに提供され、また本発明を限定する定義とは意図されないことが、明白に理解されるべきである。
本発明のより完全な理解のために、添付されている図面と関連してなされる以下の記述に対しての参照がここで行われる、ここにおいて：
図１は、本発明の複数の実施形態が有利に使用されることができる典型的な無線通信システムを示す図。 図２は、本発明の実施形態に従って、ＴＳＶのブリッジする相互接続を例示する平面図。 図３は、２つのフリップ−チップのダイ間をブリッジする相互接続に関する実施形態の典型的な分解組み立て断面図。 図４は、２つのワイヤ−ボンドのダイ間をブリッジする相互接続に関する実施形態の典型的な分解組み立て断面図。 図５は、フリップチップのダイとワイヤ−ボンドのダイとの間をブリッジする相互接続に関する実施形態の典型的な分解組み立て断面図。 図６は、ブリッジする相互接続の上に複数の追加のダイが積み重ねられる実施形態の典型的な分解組み立て断面図。
基板をベースにしたパッケージにおいて、並んだ構成で配置される２つの半導体ダイ（チップ）を接続するための方法および構造が開示される。該接続は、両方の並んだダイと接触を行うための、半導体の相互接続ブリッジダイ（典型的に、シリコン）を使用することによって達成されることができる。相互接続ブリッジダイは、各々のダイ上のコンタクトパッドを相互接続ブリッジダイの反対側の表面へ接続するための複数のシリコン貫通ビアを有する。相互接続ブリッジダイ上の複数の相互接続線は、複数のシリコン貫通ビア間の接続を完成するように形成される。
図１は、本発明の実施形態が有利に使用されることができる典型的な無線通信システム１００を示す。例示する目的のために、図１は、３つのリモート装置１２０、１３０および１５０と、２つの基地局１４０を示す。典型的な無線通信システムは、更に多くのリモート装置および基地局を有することができることが、理解されるであろう。リモート装置１２０、１３０および１５０は、シリコン貫通ビア（ＴＳＶ）のブリッジする相互接続のマルチチップパッケージ１２５Ａ、１２５Ｂおよび１２５Ｃを含み、それは、下で更に議論されるような、本発明の実施形態である。図１は、リモート装置１２０、１３０および１５０と複数の基地局１４０からのフォワードリンクシグナル１８０、そしてリモート装置１２０、１３０および１５０から複数の基地局１４０へのリバースリンクシグナル１９０を示す。
図１では、リモート装置１２０は、携帯電話として示され、リモート装置１３０は、ポータブルコンピュータとして示され、そしてリモート装置１５０は、無線ローカルループシステムにおける固定位置のリモート装置として示される。例えば、該リモート装置は、セルホン、ハンドヘルド・パーソナル移動通信システム（ＰＣＳ）装置、携帯情報端末のようなポータブルデータ装置、あるいはメーター読み取り機器（meter reading equipment）のような固定位置のデータ装置であることができる。図１は、本発明の教示に従ってリモート装置を例示しているが、本発明は、これらの典型的な例示された装置には限定されない。本発明は、並んだ構成における複数のチップを有するマルチチップのパッケージを含む何れのデバイスにおいて、適切に使用されることができる。
図２は、本発明の実施形態に従って、ＴＳＶのブリッジする相互接続の構成２００の平面図を例示する。構成２００は、基板２１０を含み、それは、例えば、有機の（organic）またはセラミックの基板にプリントされた回路基板であることができる。各ダイが第１と第２の側面を有するところの、２つ以上のダイは、基板２１０上に配置されることができる。典型的な例示のために、図２を参照すると、２つのダイ２２０および２３０は、並んだ構成で配置されているのが示される。ダイ２２０および２３０の１つの表面は、基板２１０に接続することができ、そしてゆくゆくはパッケージの導線に接続される。
第１と第２の側面を有するブリッジする相互接続ダイ２４０は、ダイ２２０および２３０と電気的に通信し、また少なくとも部分的にオーバラップする。伝導性金属を用いて充てんされた複数のシリコン貫通ビア（ＴＳＶ）２７０は、ブリッジする相互接続ダイ２４０の第１の側面（頁の外を面して示される）を、ダイ２２０および２３０上のアクティブな回路へ接続する。ブリッジする相互接続ダイ２４０の第１の側面上の複数の相互接続線２７２は、次にダイ２２０と２３０との間の複数の接続を完成する。ダイ２２０および２３０の特定の機能が変化するところの、異なる機能のアプリケーションに関しては、相互接続線２７２は、適切に経路を定め直され（re-routed）、そして複数のＴＳＶ ２７０は、ウェハースケールレベルのプロセッシングでの製造とフォトマスクにおける変更によって再配置されることができる。
更に、複数の相互接続線２７２が、主に不導体化金属（passive metal）の相互接続であることができる一方で、それらはまた、インピーダンス素子（即ち、抵抗器、キャパシタおよび誘導器）およびアクティブな素子（即ち、トランジスタ、ロジック、メモリ等）のような、より複雑な回路の相互接続であることができる。図２では示されていないが、ブリッジする相互接続ダイ２４０は、相互接続の機能と無関係の、追加のアクティブな回路を含むことができる。
ブリッジする相互接続ダイ２４０上の回路および／または複数の相互接続線２７２は、従来の半導体およびメタライゼーションのプロセスを使用して金属で充てんされた複数の穴ＴＳＶ ２７０を形成することを含む、ウェハーレベルで形成されることができ、その後、ウェハーは、個々のブリッジする相互接続ダイ２４０に切り離されることができる。
図３は、２つのフリップ−チップのダイ間をブリッジする相互接続の構成３００に関する実施形態の典型的な分解組み立て断面図である。フリップ−チップのダイ３２０とダイ３３０のアクティブな回路は、第２の側面上にあり、基板２１０に面している。ダイ３２０と３３０は、例えば、半田ボールボンディング、あるいは集積回路のパッケージングにおいて使用される同等の方法によって、基板２１０に接続される。
複数のシリコン貫通ビア（ＴＳＶ）３７３は、ダイ３２０と３３０との第２の側面上のアクティブな回路と第１の側面（図２では、上を面して示される）との間に金属性の相互接続を提供するために、ダイ３２０と３３０の厚みを貫通して形成される。
ブリッジする相互接続ダイ２４０の第２の側面およびダイ３２０と３３０との第１の側面の上の複数のコンタクトパッド３７１は、位置合わせされ、また例えば、半田ボールボンディング、および導体ペーストのような方法を使用してボンドされることができる。ダイ３２０、３３０および２４０上に形成された複数のコンタクトパッド３７１は、複数の対応するＴＳＶ ２７０と３７３との間の伝導性の接触を可能にする。その結果として、ダイ３２０と３３０上のアクティブな回路は、ブリッジする相互接続ダイ２４０の第１の側面に電気的に接続され、そこでアクティブな回路間の相互接続は、複数の相互接続線２７２を使用して完成される。複数のコンタクトパッド３７１は、アクティブな回路と複数の半田ボールを相互接続しているのが示される。
図４は、２つのワイヤボンドのダイ４２０と４３０との間をブリッジする相互接続の構成４００に関する実施形態の典型的な分解組み立て断面図である。ブリッジする相互接続ダイ２４０は、図３で示されたブリッジする相互接続ダイ２４０と実質的に同じであることができる。即ち、図４のブリッジする相互接続ダイ２４０は、複数のＴＳＶ ２７０、複数のコンタクトパッド３７１、複数の相互接続線２７２、およびオプションとして図３のブリッジする相互接続ダイ２４０の第１の側面上にまた配置されるインピーダンス素子および／またはアクティブなデバイスと同様の特徴および配置を有することができる。
半導体のワイヤボンドのダイ４２０と４３０の両方が、第１の側面と第２の側面を有し、そこでダイ４２０と４３０との第２の側面は、基板２１０に面し、また基板２１０に接続される。ワイヤボンディングは、ダイ４２０と４３０との第１の側面上の複数のコンタクトパッドを、基板２１０上の複数のコンタクトパッドに接続する。図３のフリップ−チップの構成３００においてと同様に、全ての３つのダイ４２０、４３０および２４０は、ブリッジする相互接続ダイ２４０を通じて、ダイ４２０と４３０の回路の相互接続を可能にするための、対応する位置における複数のコンタクトパッド３７１を有する。
ダイ４２０と４３０上のアクティブな回路は、第１の表面上に配置される（即ち、基板２１０に背いている）。構成４００では、アクティブな回路は第１の側面上にあるので、ダイ４２０と４３０への複数のＴＳＶ ３７３の抱合は、オプションとして含まれるか、あるいは必要とされない。
図５は、フリップ−チップのダイ３２０とワイヤボンドのダイ４３０との間をブリッジする相互接続の構成５００に関する実施形態の典型的な分解組み立て断面図である。両方のダイ３２０と４３０の第１の側面を同じ高さに配置するために、ダイの厚さ、ボールボンドの高さ等における相対的な違いに関しては、適切な補正が行われることができる。フリップ−チップ、ブリッジおよびワイヤボンドのダイ間の適切なインタフェースの考慮は、図３と４への参照と共に記述されたものと同じである。例えば、フリップ−チップのダイ３２０は、第２の側面上に配置される（即ち、基板２１０に面している）アクティブな回路を有し、そしてブリッジする相互接続ダイ２４０への接続を容易にするために、第１の側面上の複数のコンタクトパッド３７１に接続される複数のＴＳＶ ３７３を要することができる。これに対して、ワイヤボンドのダイ４３０は、第１の側面上に配置される（即ち、基板２１０に背いている）アクティブな回路を有し、そして複数のＴＳＶ ３７３を必要としないことがある。その代わりとして、アクティブな回路に接続された複数のコンタクトパッド３７１が、十分であることができる。
図６は、少なくとも１つまたは複数の追加のダイ６４０（ここでは、例示する目的のため、１つのダイ６４０のみが示される）が、ブリッジする相互接続ダイ２４０上に積み重ねられている構成６００に関する実施形態の典型的な断面図である。追加のダイ６４０は、アクティブなデバイスを含んでいる他のダイ３２０、４３０とは別個にダイ６４０を形成するための、機能、材料の技術、または他の基礎（basis）を含むことができる。相互接続ブリッジダイ２４０は、ダイ６４０上に配置されおよび反対側を向いている複数の対応するコンタクトパッド３７１とインタフェースするために、第１の側面上に複数のコンタクトパッド３７１を含むことができる。ダイ６４０は、相互接続ブリッジダイ２４０と、ダイ６４０の上部表面上の機能回路および／または相互接続線６７２との間に相互接続を提供するために、ダイ６４０の両方の側面上の複数のコンタクトパッド３７１に接続された複数のＴＳＶ ６７４を含むことができる。ダイ６４０の機能の例は、メモリ、遅延、増幅器、ロジック等を含む。相互接続ブリッジダイ２４０上に追加のダイ６４０を積み重ねることは、機能性、パッケージング、および他の望ましい目的に従って、考慮されることができる。ボールボンディングが、（垂直に積み重ねられた）隣接するダイ上の複数のパッドを相互接続するために使用される場合には、回路の配置は、ダイ６４０の第１か第２かどちらかの側面上にあることができる。
多くの利点は、記述された実施形態から派生させることができる。ブリッジするダイを使用し、相互接続のトレース(trace)は、複数の半導体プロセスを使用してウェハースケールにおいて大量に製造されることができる。メタライゼーションの厚さは、約数ミクロン以下であることができ、４５ｎｍ以下のような進歩する技術ノードに適切なライン幅を有する。金属は、金以外であることもできる。複数の基板間の金のワイヤボンディングと比較して、相当な材料節約が実現されることができる。
更に、ワイヤボンディングにおいて使用されるキャピラリの先端サイズに、少なくとも一部起因する理由から、ワイヤボンディングは、基板上の隣接するコタクトパッド間に最小限の間隔を必要とする。対照的に、ブリッジするダイ上の相互接続のトレースの非常に微細なピッチが可能であり、高密度の相互接続を可能にしている。更に、ワイヤボンディングでは、各ボンドが個々に達成されるのに対して、ブリッジする相互接続では、マルチプルなボンドは、例えば、半田リフローのようなボンディング方法および１つのチップ−レベルの配置を用いて達成されることができる。
更に、並んだマルチチップの構成が、ワイヤボンディングのために前もって設計されているところでは、ブリッジする相互接続は、既存のコンタクトパッドを活用しながら、ワイヤボンディングを置き換えるため有益にインプリメントされることができる。ワイヤボンディングに対するブリッジする相互接続の置き換えは、マルチプルな個別のワイヤボンドステップから、単一ダイの配置へと組み立てのステップ数を減らす。
なお更に、ワイヤボンディングは、典型的にボンディングパッド間に最低限必要とされる距離に加えて、２つのボンディングパッド間のワイヤのアークにおいてループを伴う。結果として、ワイヤのインダクタンスは、特に誘導性インピーダンスが振動数と共に増加する高速デバイスにおいて、パフォーマンスを低下し得る。導線からの電磁放射は、パッケージ内のチップ上のどこか他の所で望ましくなく検出され得る。ブリッジするダイでは、接続される複数のダイは、近く一緒に配置されることができ、放射を減らし、並びにパッケージの利用効率を増加している。ブリッジするダイはかなり小さく作られることができ、ワイヤボンドで必要とされるよりも、対応してより短い相互接続パスを有する。
なお更なる利点は、各チップのカストマイズされた便益により提供される「システムレベル」のパフォーマンスを最適化するために、異なる技術ノード、材料、またはプロセスフローを要する２つ以上の集積回路を単一のパッケージ中に含むための有効な性能である。これは、単一のパッケージにおけるより高いレベルの機能性を可能にする。
また更なる利点は、ブリッジするダイ上に機能性を含むための性能であり、それはワイヤボンディング単独では可能にすることができない。
多くの同様の利点は、フリップ−チップボンディングが、複数の集積回路のダイをパッケージするために使用されるときに、適用される。フリップ−チップのダイ上に複数のＴＳＶをインプリメントすることによって、微細なピッチの相互接続およびワイヤの経路スペース（routing space）の節約を可能にすることができる。
本発明およびその利点が詳細に記述されたが、様々な変更、代用、および交替は、添付されている特許請求の範囲によって定義される本発明の範囲および精神から逸脱することなく、ここにおいて施すことができることが理解されるべきである。例えば、読み取りのオペレーションが議論の中で使用されたが、本発明が書き込みオペレーションに対しても同様に適用されることが構想される。更に、本出願の範囲は、明細書において記述されたプロセス、機械、製造、組成物、手段、方法およびステップに関する特定の実施形態に制限されるようには意図されない。例えば、ＴＳＶは、シリコンダイにおけるビアを称する一般的な技術用語であるが、ビアは、他の材料においても形成されることができ、そして特に、ＧａＡｓ、ＳｉＣ、ＧａＮのような他の半導体ダイ、あるいは他の適切な材料において形成されることができる。ＴＳＶという用語は、何れのそのような材料へのアプリケーションに対して適用されることができる。当業者は、ここに記述された対応する実施形態と実質的に同様の結果を達成するあるいは実質的に同様の機能を行う、現在存在しているまたは後ほど開発される、プロセス、機械、製造、組成物、手段、方法およびステップの開示が、本発明に従って利用されることができることを、本発明の開示から容易に理解するであろう。従って、添付されている特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法およびステップをその範囲内に含むように意図される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］下記を具備する、集積回路をブリッジする相互接続システム：
第１の側面と第２の側面を有する第１のダイ；
前記第１のダイと並んだ構成で提供される、第１の側面と第２の側面を有する第２のダイ；および
前記第２のダイと前記第１のダイとの前記第１の側面上に少なくとも部分的に配置される、第１の側面と第２の側面を有するブリッジするダイ、前記ブリッジするダイは、前記第１のダイと前記第２のダイを電気的に相互接続する。
［２］［１］に記載のシステム、ここにおいて前記ブリッジするダイは、前記ブリッジするダイの前記第１の側面から前記ブリッジするダイの第２の側面への、ブリッジするダイの複数のシリコン貫通ビア（ＴＳＶｓ）を具備する、前記ブリッジするダイの複数のＴＳＶは、前記相互接続することを可能にするために、前記ブリッジするダイの前記第１の側面上に複数の導電線を接続するための複数のメタライゼーションを用いて充てんされている。
［３］［２］に記載のシステム、ここにおいて前記ブリッジするダイは、前記第１の側面上にアクティブな回路を更に具備する。
［４］［２］に記載のシステム、ここにおいて前記ブリッジするダイの前記第２の側面上の１つまたは複数のコンタクトパッドは、前記第１と第２のダイの前記第１の側面上の対応する１つまたは複数のコンタクトパッドに接触する。
［５］［２］に記載のシステム、ここにおいて前記第１と第２のダイのうち少なくとも１つは下記を具備する：
前記第２の側面上に配置される回路を有するフリップ−チップのダイ；および
前記フリップ−チップのダイの前記第１の側面から前記フリップ−チップのダイの前記第２の側面への、フリップ−チップの複数のＴＳＶ、前記フリップ−チップの複数のＴＳＶは、前記フリップ−チップのダイの前記第２の側面上のアクティブな回路を前記フリップ−チップのダイの前記第１の側面上の１つまたは複数のコンタクトパッドに接続するために、複数のメタライゼーションを用いて充てんされている。
［６］［２］に記載のシステム、ここにおいて前記第１と第２のダイのうち少なくとも１つは、前記ダイの前記第１の側面上に配置される回路を具備する。
［７］更に下記を具備する、［２］に記載のシステム：
前記第１と第２のダイ上の１つまたは複数のコンタクトパッド。
［８］［７］に記載のシステム、ここにおいて前記ブリッジするダイは更に下記を具備する：
前記第１および／または第２のダイの第１の側面上の前記１つまたは複数のコンタクトパッドに対応しているおよび向かい合っている、並びに前記ブリッジするダイの複数のＴＳＶに対応している、前記ブリッジするダイの前記第２の側面上の１つまたは複数のコンタクトパッド。
［９］更に下記を具備する、［８］に記載のシステム：
前記ブリッジするダイ上に積み重ねられる少なくとも１つの追加のダイ、前記少なくとも１つの追加のダイは、パッシブな、アクティブな、および／または相互接続の回路を更に具備している。
［１０］［１］に記載のシステム、ここにおいて前記ブリッジするダイは、前記第１および／または前記第２のダイに対応しているプロセスフローとは異なるプロセスフローを使用して作られる。
［１１］下記を具備する、集積回路のパッケージングシステム:
複数の半導体のダイを含むためのパッケージ：
複数の半導体のダイを受けるためにパッケージ内に配置される基板；
第１の側面と第２の側面を有する第１のダイ、ここにおいて前記第１のダイは、前記第２の側面が前記基板に面している状態で、前記基板上に配置される；
前記第１のダイと並んだ構成で提供される、第１の側面と第２の側面を有する第２のダイ、ここにおいて前記第２のダイは、前記第２の側面が前記基板に面している状態で、前記基板上に配置される；および
第１の側面と第２の側面を有するブリッジするダイ、ここにおいて前記ブリッジするダイは、前記第１のダイと前記第２のダイとの前記第１の側面上に少なくとも部分的に配置される、前記ブリッジするダイは、前記第１のダイと前記第２のダイを相互接続する。
［１２］［１１］に記載のパッケージングシステム、ここにおいて前記ブリッジするダイは、前記ブリッジするダイの前記第１の側面から前記ブリッジするダイの第２の側面への、ブリッジするダイの複数のシリコン貫通ビア（ＴＳＶｓ）を具備する、前記ブリッジするダイの複数のＴＳＶは、前記相互接続することを可能にするために、前記ブリッジするダイの前記第１の側面上に複数の導電線を接続するための複数のメタライゼーションを用いて充てんされている。
［１３］［１２］に記載のパッケージングシステム、ここにおいて前記ブリッジするダイは、前記第１の側面上にアクティブな回路を更に具備する。
［１４］［１２］に記載のパッケージングシステム、ここにおいて前記ブリッジするダイの前記第２の側面上の１つまたは複数のコンタクトパッドは、前記第１と第２のダイの前記第１の側面上の対応する１つまたは複数のコンタクトパッドに接触する。
［１５］［１２］に記載のパッケージングシステム、ここにおいて前記第１と第２のダイのうち少なくとも１つは下記を具備する：
前記第２の側面上に配置される回路を有するフリップ−チップのダイ、ここにおいて前記フリップ−チップは、ボールボンディング、半田バンプボンディング、または導体ペーストによって前記基板に結合される；
前記フリップ−チップのダイの前記第１の側面から前記第２の側面への、フリップ−チップの複数のＴＳＶ；および
前記フリップ−チップのダイの前記第２の側面上の複数の導電線を前記第１の側面上の１つまたは複数のコンタクトパッドへ接続するための複数のメタライゼーションを用いて充てんされている前記フリップ−チップの複数のＴＳＶ。
［１６］［１２］に記載のパッケージングシステム、ここにおいて前記第１と第２のダイのうち少なくとも１つは、前記ダイの前記第１の側面上に配置される回路を具備する。
［１７］更に下記を具備する、［１２］に記載のパッケージングシステム：
各々が１つまたは複数のコンタクトパッドを有する前記第１と前記第２のダイ。
［１８］［１７］に記載のパッケージングシステム、ここにおいて前記ブリッジするダイは更に下記を具備する：
前記第１および／または第２のダイの第１の側面上の前記１つまたは複数のコンタクトパッドに対応しているおよび向かい合っている、並びに前記ブリッジするダイの複数のＴＳＶに対応している、前記ブリッジするダイの前記第２の側面上の１つまたは複数のコンタクトパッド。
［１９］更に下記を具備する、［１８］に記載のパッケージングシステム：
前記ブリッジするダイ上に積み重ねられる少なくとも１つの追加のダイ、前記少なくとも１つの追加のダイは、パッシブな、アクティブな、および／または相互接続の回路を更に具備している。
［２０］［１１］に記載のパッケージングシステム、ここにおいて前記ブリッジするダイは、前記第１および／または前記第２のダイに対応しているプロセスフローとは異なるプロセスフローを使用して作られる。

Claims (18)

  1. 下記を具備する、集積回路をブリッジする相互接続システム：
    第１の側面と第２の側面を有する第１のダイ；
    前記第１のダイと並んだ構成で提供される、第１の側面と第２の側面を有する第２のダイ；および
    前記第２のダイと前記第１のダイとの前記第１の側面上に少なくとも部分的に配置される、第１の側面と第２の側面を有するブリッジするダイ、前記ブリッジするダイは、前記第１のダイと前記第２のダイを電気的に相互接続する、ここにおいて前記ブリッジするダイは、前記ブリッジするダイの前記第１の側面から前記ブリッジするダイの第２の側面への、ブリッジするダイの複数の貫通ビアを具備する、前記ブリッジするダイの複数の貫通ビアは、前記相互接続することを可能にするために、前記ブリッジするダイの前記第１の側面上に複数の導電線を接続するための複数のメタライゼーションを用いて充てんされている。
  2. 請求項１に記載のシステム、ここにおいて前記ブリッジするダイは、前記第１の側面上にアクティブな回路を更に具備する。
  3. 請求項１に記載のシステム、ここにおいて前記ブリッジするダイの前記第２の側面上の１つまたは複数のコンタクトパッドは、前記第１と第２のダイの前記第１の側面上の対応する１つまたは複数のコンタクトパッドに接触する。
  4. 請求項１に記載のシステム、ここにおいて前記第１と第２のダイのうち少なくとも１つは下記を具備する：
    前記第２の側面上に配置される回路を有するフリップ−チップのダイ；および
    前記フリップ−チップのダイの前記第１の側面から前記フリップ−チップのダイの前記第２の側面への、フリップ−チップの複数の貫通ビア、前記フリップ−チップの複数の貫通ビアは、前記フリップ−チップのダイの前記第２の側面上のアクティブな回路を前記フリップ−チップのダイの前記第１の側面上の１つまたは複数のコンタクトパッドに接続するために、複数のメタライゼーションを用いて充てんされている。
  5. 請求項１に記載のシステム、ここにおいて前記第１と第２のダイのうち少なくとも１つは、前記ダイの前記第１の側面上に配置される回路を具備する。
  6. 更に下記を具備する、請求項１に記載のシステム：
    前記第１と第２のダイ上の１つまたは複数のコンタクトパッド。
  7. 請求項６に記載のシステム、ここにおいて前記ブリッジするダイは更に下記を具備する：
    前記第１および第２のダイの第１の側面の内の少なくとも１つの上の前記１つまたは複数のコンタクトパッドに対応しているおよび向かい合っている、並びに前記ブリッジするダイの複数の貫通ビアに対応している、前記ブリッジするダイの前記第２の側面上の１つまたは複数のコンタクトパッド。
  8. 更に下記を具備する、請求項７に記載のシステム：
    前記ブリッジするダイ上に積み重ねられる少なくとも１つの追加のダイ、前記少なくとも１つの追加のダイは、パッシブな、アクティブな、および相互接続の回路の内の少なくとも１つを更に具備している。
  9. 請求項１に記載のシステム、ここにおいて前記ブリッジするダイは、前記第１および前記第２のダイの内の少なくとも１つに対応しているプロセスフローとは異なるプロセスフローを使用して作られる。
  10. 下記を具備する、集積回路のパッケージングシステム:
    複数の半導体のダイを含むためのパッケージ：
    複数の半導体のダイを受けるためにパッケージ内に配置される基板；
    第１の側面と第２の側面を有する第１のダイ、ここにおいて前記第１のダイは、前記第２の側面が前記基板に面している状態で、前記基板上に配置される；
    前記第１のダイと並んだ構成で提供される、第１の側面と第２の側面を有する第２のダイ、ここにおいて前記第２のダイは、前記第２の側面が前記基板に面している状態で、前記基板上に配置される；および
    第１の側面と第２の側面を有するブリッジするダイ、ここにおいて前記ブリッジするダイは、前記第１のダイと前記第２のダイとの前記第１の側面上に少なくとも部分的に配置される、前記ブリッジするダイは、前記第１のダイと前記第２のダイを相互接続する、ここにおいて前記ブリッジするダイは、前記ブリッジするダイの前記第１の側面から前記ブリッジするダイの第２の側面への、ブリッジするダイの複数の貫通ビアを具備する、前記ブリッジするダイの複数の貫通ビアは、前記相互接続することを可能にするために、前記ブリッジするダイの前記第１の側面上に複数の導電線を接続するための複数のメタライゼーションを用いて充てんされている。
  11. 請求項１０に記載のパッケージングシステム、ここにおいて前記ブリッジするダイは、前記第１の側面上にアクティブな回路を更に具備する。
  12. 請求項１０に記載のパッケージングシステム、ここにおいて前記ブリッジするダイの前記第２の側面上の１つまたは複数のコンタクトパッドは、前記第１と第２のダイの前記第１の側面上の対応する１つまたは複数のコンタクトパッドに接触する。
  13. 請求項１０に記載のパッケージングシステム、ここにおいて前記第１と第２のダイのうち少なくとも１つは下記を具備する：
    前記第２の側面上に配置される回路を有するフリップ−チップのダイ、ここにおいて前記フリップ−チップは、ボールボンディング、半田バンプボンディング、または導体ペーストによって前記基板に結合される；
    前記フリップ−チップのダイの前記第１の側面から前記第２の側面への、フリップ−チップの複数の貫通ビア；および
    前記フリップ−チップのダイの前記第２の側面上の複数の導電線を前記第１の側面上の１つまたは複数のコンタクトパッドへ接続するための複数のメタライゼーションを用いて充てんされている前記フリップ−チップの複数の貫通ビア。
  14. 請求項１０に記載のパッケージングシステム、ここにおいて前記第１と第２のダイのうち少なくとも１つは、前記ダイの前記第１の側面上に配置される回路を具備する。
  15. 更に下記を具備する、請求項１０に記載のパッケージングシステム：
    各々が１つまたは複数のコンタクトパッドを有する前記第１と前記第２のダイ。
  16. 請求項１５に記載のパッケージングシステム、ここにおいて前記ブリッジするダイは更に下記を具備する：
    前記第１および第２のダイの第１の側面の内の少なくとも１つの上の前記１つまたは複数のコンタクトパッドに対応しているおよび向かい合っている、並びに前記ブリッジするダイの複数の貫通ビアに対応している、前記ブリッジするダイの前記第２の側面上の１つまたは複数のコンタクトパッド。
  17. 更に下記を具備する、請求項１６に記載のパッケージングシステム：
    前記ブリッジするダイ上に積み重ねられる少なくとも１つの追加のダイ、前記少なくとも１つの追加のダイは、パッシブな、アクティブな、および相互接続の回路の内の少なくとも１つを更に具備している。
  18. 請求項１０に記載のパッケージングシステム、ここにおいて前記ブリッジするダイは、前記第１および前記第２のダイの内の少なくとも１つに対応しているプロセスフローとは異なるプロセスフローを使用して作られる。
JP2013096310A 2008-06-30 2013-05-01 シリコン貫通ビアのブリッジする相互接続 Active JP5763121B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/164,331 US7969009B2 (en) 2008-06-30 2008-06-30 Through silicon via bridge interconnect
US12/164,331 2008-06-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011516553A Division JP5265768B2 (ja) 2008-06-30 2009-06-24 シリコン貫通ビアのブリッジする相互接続

Publications (2)

Publication Number Publication Date
JP2013175772A true JP2013175772A (ja) 2013-09-05
JP5763121B2 JP5763121B2 (ja) 2015-08-12

Family

ID=41228442

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011516553A Active JP5265768B2 (ja) 2008-06-30 2009-06-24 シリコン貫通ビアのブリッジする相互接続
JP2013096310A Active JP5763121B2 (ja) 2008-06-30 2013-05-01 シリコン貫通ビアのブリッジする相互接続

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011516553A Active JP5265768B2 (ja) 2008-06-30 2009-06-24 シリコン貫通ビアのブリッジする相互接続

Country Status (13)

Country Link
US (2) US7969009B2 (ja)
EP (1) EP2311088B1 (ja)
JP (2) JP5265768B2 (ja)
KR (1) KR101209146B1 (ja)
CN (1) CN102077344B (ja)
BR (1) BRPI0914112B1 (ja)
CA (1) CA2727260C (ja)
ES (1) ES2812556T3 (ja)
HU (1) HUE051601T2 (ja)
MX (1) MX2010014181A (ja)
RU (1) RU2461092C1 (ja)
TW (1) TWI483369B (ja)
WO (1) WO2010002645A1 (ja)

Families Citing this family (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8873585B2 (en) 2006-12-19 2014-10-28 Corning Optical Communications Wireless Ltd Distributed antenna system for MIMO technologies
WO2008103375A2 (en) 2007-02-19 2008-08-28 Mobileaccess Networks Ltd. Method and system for improving uplink performance
US20100054746A1 (en) 2007-07-24 2010-03-04 Eric Raymond Logan Multi-port accumulator for radio-over-fiber (RoF) wireless picocellular systems
US8175459B2 (en) 2007-10-12 2012-05-08 Corning Cable Systems Llc Hybrid wireless/wired RoF transponder and hybrid RoF communication system using same
US8594133B2 (en) 2007-10-22 2013-11-26 Corning Mobileaccess Ltd. Communication system using low bandwidth wires
US8175649B2 (en) 2008-06-20 2012-05-08 Corning Mobileaccess Ltd Method and system for real time control of an active antenna over a distributed antenna system
US8644844B2 (en) 2007-12-20 2014-02-04 Corning Mobileaccess Ltd. Extending outdoor location based services and applications into enclosed areas
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
JP2012517190A (ja) 2009-02-03 2012-07-26 コーニング ケーブル システムズ リミテッド ライアビリティ カンパニー 光ファイバベースの分散型アンテナシステム、構成要素、及びそのモニタリング及び構成のための関連の方法
US9673904B2 (en) 2009-02-03 2017-06-06 Corning Optical Communications LLC Optical fiber-based distributed antenna systems, components, and related methods for calibration thereof
CN102369678B (zh) 2009-02-03 2015-08-19 康宁光缆系统有限责任公司 基于光纤的分布式天线系统、组件和用于校准基于光纤的分布式天线系统、组件的相关方法
EP2399141A4 (en) 2009-02-08 2012-08-01 Corning Mobileaccess Ltd COMMUNICATION SYSTEM WITH CABLE-TRANSMITTED ETHERNET SIGNALS
US9590733B2 (en) 2009-07-24 2017-03-07 Corning Optical Communications LLC Location tracking using fiber optic array cables and related systems and methods
US8548330B2 (en) 2009-07-31 2013-10-01 Corning Cable Systems Llc Sectorization in distributed antenna systems, and related components and methods
JP5635247B2 (ja) * 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
US8280259B2 (en) 2009-11-13 2012-10-02 Corning Cable Systems Llc Radio-over-fiber (RoF) system for protocol-independent wired and/or wireless communication
CN102130098B (zh) * 2010-01-20 2015-11-25 飞思卡尔半导体公司 双管芯半导体封装
US8275265B2 (en) 2010-02-15 2012-09-25 Corning Cable Systems Llc Dynamic cell bonding (DCB) for radio-over-fiber (RoF)-based networks and communication systems and related methods
CN102845001B (zh) 2010-03-31 2016-07-06 康宁光缆系统有限责任公司 基于光纤的分布式通信组件及系统中的定位服务以及相关方法
US8525342B2 (en) * 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
US20110268446A1 (en) 2010-05-02 2011-11-03 Cune William P Providing digital data services in optical fiber-based distributed radio frequency (rf) communications systems, and related components and methods
US9525488B2 (en) 2010-05-02 2016-12-20 Corning Optical Communications LLC Digital data services and/or power distribution in optical fiber-based distributed communications systems providing digital data and radio frequency (RF) communications services, and related components and methods
US8766459B2 (en) * 2010-05-03 2014-07-01 Georgia Tech Research Corporation CMUT devices and fabrication methods
TWI513301B (zh) * 2010-06-02 2015-12-11 Sony Corp 半導體裝置，固態成像裝置及相機系統
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8570914B2 (en) 2010-08-09 2013-10-29 Corning Cable Systems Llc Apparatuses, systems, and methods for determining location of a mobile device(s) in a distributed antenna system(s)
EP2606707A1 (en) 2010-08-16 2013-06-26 Corning Cable Systems LLC Remote antenna clusters and related systems, components, and methods supporting digital data signal propagation between remote antenna units
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US9160449B2 (en) 2010-10-13 2015-10-13 Ccs Technology, Inc. Local power management for remote antenna units in distributed antenna systems
US9252874B2 (en) 2010-10-13 2016-02-02 Ccs Technology, Inc Power management for remote antenna units in distributed antenna systems
US11296504B2 (en) 2010-11-24 2022-04-05 Corning Optical Communications LLC Power distribution module(s) capable of hot connection and/or disconnection for wireless communication systems, and related power units, components, and methods
CN103314556B (zh) 2010-11-24 2017-09-08 康宁光缆系统有限责任公司 用于分布式天线系统的能够带电连接和/或断开连接的配电模块及相关电力单元、组件与方法
US9190371B2 (en) 2010-12-21 2015-11-17 Moon J. Kim Self-organizing network with chip package having multiple interconnection configurations
WO2012115843A1 (en) 2011-02-21 2012-08-30 Corning Cable Systems Llc Providing digital data services as electrical signals and radio-frequency (rf) communications over optical fiber in distributed communications systems, and related components and methods
US8823133B2 (en) 2011-03-29 2014-09-02 Xilinx, Inc. Interposer having an inductor
CN103609146B (zh) 2011-04-29 2017-05-31 康宁光缆系统有限责任公司 用于增加分布式天线系统中的射频（rf）功率的系统、方法和装置
EP2702710A4 (en) 2011-04-29 2014-10-29 Corning Cable Sys Llc DETERMINING THE TRANSMISSION DELAY OF COMMUNICATIONS IN DISTRIBUTED ANTENNA SYSTEMS AND CORRESPONDING COMPONENTS, SYSTEMS AND METHODS
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9406738B2 (en) 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9330823B1 (en) 2011-12-19 2016-05-03 Xilinx, Inc. Integrated circuit structure with inductor in silicon interposer
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US9337138B1 (en) 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
EP2829152A2 (en) 2012-03-23 2015-01-28 Corning Optical Communications Wireless Ltd. Radio-frequency integrated circuit (rfic) chip(s) for providing distributed antenna system functionalities, and related components, systems, and methods
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
EP2832012A1 (en) 2012-03-30 2015-02-04 Corning Optical Communications LLC Reducing location-dependent interference in distributed antenna systems operating in multiple-input, multiple-output (mimo) configuration, and related components, systems, and methods
US9781553B2 (en) 2012-04-24 2017-10-03 Corning Optical Communications LLC Location based services in a distributed communication system, and related components and methods
EP2842245A1 (en) 2012-04-25 2015-03-04 Corning Optical Communications LLC Distributed antenna system architectures
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
WO2013181247A1 (en) 2012-05-29 2013-12-05 Corning Cable Systems Llc Ultrasound-based localization of client devices with inertial navigation supplement in distributed communication systems and related devices and methods
US9154222B2 (en) 2012-07-31 2015-10-06 Corning Optical Communications LLC Cooling system control in distributed antenna systems
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
WO2014024192A1 (en) 2012-08-07 2014-02-13 Corning Mobile Access Ltd. Distribution of time-division multiplexed (tdm) management services in a distributed antenna system, and related components, systems, and methods
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US9455784B2 (en) 2012-10-31 2016-09-27 Corning Optical Communications Wireless Ltd Deployable wireless infrastructures and methods of deploying wireless infrastructures
US10257056B2 (en) 2012-11-28 2019-04-09 Corning Optical Communications LLC Power management for distributed communication systems, and related components, systems, and methods
EP2926466A1 (en) 2012-11-29 2015-10-07 Corning Optical Communications LLC HYBRID INTRA-CELL / INTER-CELL REMOTE UNIT ANTENNA BONDING IN MULTIPLE-INPUT, MULTIPLE-OUTPUT (MIMO) DISTRIBUTED ANTENNA SYSTEMS (DASs)
US9647758B2 (en) 2012-11-30 2017-05-09 Corning Optical Communications Wireless Ltd Cabling connectivity monitoring and verification
US8866308B2 (en) 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US9158864B2 (en) 2012-12-21 2015-10-13 Corning Optical Communications Wireless Ltd Systems, methods, and devices for documenting a location of installed equipment
KR102021077B1 (ko) 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
US9497706B2 (en) 2013-02-20 2016-11-15 Corning Optical Communications Wireless Ltd Power management in distributed antenna systems (DASs), and related components, systems, and methods
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
JP2014222728A (ja) * 2013-05-14 2014-11-27 凸版印刷株式会社 半導体パッケージ
CN105452951B (zh) 2013-06-12 2018-10-19 康宁光电通信无线公司 电压控制式光学定向耦合器
WO2014199380A1 (en) 2013-06-12 2014-12-18 Corning Optical Communications Wireless, Ltd. Time-division duplexing (tdd) in distributed communications systems, including distributed antenna systems (dass)
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US9247543B2 (en) 2013-07-23 2016-01-26 Corning Optical Communications Wireless Ltd Monitoring non-supported wireless spectrum within coverage areas of distributed antenna systems (DASs)
US9661781B2 (en) 2013-07-31 2017-05-23 Corning Optical Communications Wireless Ltd Remote units for distributed communication systems and related installation methods and apparatuses
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
WO2015029028A1 (en) 2013-08-28 2015-03-05 Corning Optical Communications Wireless Ltd. Power management for distributed communication systems, and related components, systems, and methods
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10615133B2 (en) 2013-09-27 2020-04-07 Intel Corporation Die package with superposer substrate for passive components
US9385810B2 (en) 2013-09-30 2016-07-05 Corning Optical Communications Wireless Ltd Connection mapping in distributed communication systems
JP2016533646A (ja) 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
WO2015063758A1 (en) 2013-10-28 2015-05-07 Corning Optical Communications Wireless Ltd. Unified optical fiber-based distributed antenna systems (dass) for supporting small cell communications deployment from multiple small cell service providers, and related devices and methods
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
WO2015079435A1 (en) 2013-11-26 2015-06-04 Corning Optical Communications Wireless Ltd. Selective activation of communications services on power-up of a remote unit(s) in a distributed antenna system (das) based on power consumption
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9178635B2 (en) 2014-01-03 2015-11-03 Corning Optical Communications Wireless Ltd Separation of communication signal sub-bands in distributed antenna systems (DASs) to reduce interference
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP2014078760A (ja) * 2014-02-03 2014-05-01 Fujitsu Ltd マルチチップモジュール
US9583460B2 (en) * 2014-02-14 2017-02-28 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
US9775123B2 (en) 2014-03-28 2017-09-26 Corning Optical Communications Wireless Ltd. Individualized gain control of uplink paths in remote units in a distributed antenna system (DAS) based on individual remote unit contribution to combined uplink power
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9357551B2 (en) 2014-05-30 2016-05-31 Corning Optical Communications Wireless Ltd Systems and methods for simultaneous sampling of serial digital data streams from multiple analog-to-digital converters (ADCS), including in distributed antenna systems
US9509133B2 (en) 2014-06-27 2016-11-29 Corning Optical Communications Wireless Ltd Protection of distributed antenna systems
US10056352B2 (en) * 2014-07-11 2018-08-21 Intel IP Corporation High density chip-to-chip connection
US9525472B2 (en) 2014-07-30 2016-12-20 Corning Incorporated Reducing location-dependent destructive interference in distributed antenna systems (DASS) operating in multiple-input, multiple-output (MIMO) configuration, and related components, systems, and methods
US9730228B2 (en) 2014-08-29 2017-08-08 Corning Optical Communications Wireless Ltd Individualized gain control of remote uplink band paths in a remote unit in a distributed antenna system (DAS), based on combined uplink power level in the remote unit
US9653861B2 (en) 2014-09-17 2017-05-16 Corning Optical Communications Wireless Ltd Interconnection of hardware components
CN107004661B (zh) * 2014-09-19 2019-06-14 英特尔公司 具有嵌入式桥接互连件的半导体封装
US9602210B2 (en) 2014-09-24 2017-03-21 Corning Optical Communications Wireless Ltd Flexible head-end chassis supporting automatic identification and interconnection of radio interface modules and optical interface modules in an optical fiber-based distributed antenna system (DAS)
US9184960B1 (en) 2014-09-25 2015-11-10 Corning Optical Communications Wireless Ltd Frequency shifting a communications signal(s) in a multi-frequency distributed antenna system (DAS) to avoid or reduce frequency interference
US10659163B2 (en) 2014-09-25 2020-05-19 Corning Optical Communications LLC Supporting analog remote antenna units (RAUs) in digital distributed antenna systems (DASs) using analog RAU digital adaptors
US9420542B2 (en) 2014-09-25 2016-08-16 Corning Optical Communications Wireless Ltd System-wide uplink band gain control in a distributed antenna system (DAS), based on per band gain control of remote uplink paths in remote units
EP4163956A3 (en) 2014-09-26 2023-06-28 Intel Corporation Integrated circuit package having wire-bonded multi-die stack
WO2016071902A1 (en) 2014-11-03 2016-05-12 Corning Optical Communications Wireless Ltd. Multi-band monopole planar antennas configured to facilitate improved radio frequency (rf) isolation in multiple-input multiple-output (mimo) antenna arrangement
WO2016075696A1 (en) 2014-11-13 2016-05-19 Corning Optical Communications Wireless Ltd. Analog distributed antenna systems (dass) supporting distribution of digital communications signals interfaced from a digital signal source and analog radio frequency (rf) communications signals
US9729267B2 (en) 2014-12-11 2017-08-08 Corning Optical Communications Wireless Ltd Multiplexing two separate optical links with the same wavelength using asymmetric combining and splitting
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
WO2016098109A1 (en) 2014-12-18 2016-06-23 Corning Optical Communications Wireless Ltd. Digital interface modules (dims) for flexibly distributing digital and/or analog communications signals in wide-area analog distributed antenna systems (dass)
WO2016098111A1 (en) 2014-12-18 2016-06-23 Corning Optical Communications Wireless Ltd. Digital- analog interface modules (da!ms) for flexibly.distributing digital and/or analog communications signals in wide-area analog distributed antenna systems (dass)
US20160249365A1 (en) 2015-02-19 2016-08-25 Corning Optical Communications Wireless Ltd. Offsetting unwanted downlink interference signals in an uplink path in a distributed antenna system (das)
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9785175B2 (en) 2015-03-27 2017-10-10 Corning Optical Communications Wireless, Ltd. Combining power from electrically isolated power paths for powering remote units in a distributed antenna system(s) (DASs)
US9681313B2 (en) 2015-04-15 2017-06-13 Corning Optical Communications Wireless Ltd Optimizing remote antenna unit performance using an alternative data channel
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9948349B2 (en) 2015-07-17 2018-04-17 Corning Optical Communications Wireless Ltd IOT automation and data collection system
US9368450B1 (en) 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US10560214B2 (en) 2015-09-28 2020-02-11 Corning Optical Communications LLC Downlink and uplink communication path switching in a time-division duplex (TDD) distributed antenna system (DAS)
US9935076B1 (en) * 2015-09-30 2018-04-03 Apple Inc. Structure and method for fabricating a computing system with an integrated voltage regulator module
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
WO2017111790A1 (en) 2015-12-23 2017-06-29 Manusharow Mathew J Improving size and efficiency of dies
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10002100B2 (en) 2016-02-02 2018-06-19 Xilinx, Inc. Active-by-active programmable device
EP3411953B1 (en) * 2016-02-02 2021-03-03 Xilinx, Inc. Active-by-active programmable device
US10042806B2 (en) 2016-02-02 2018-08-07 Xilinx, Inc. System-level interconnect ring for a programmable integrated circuit
US9648580B1 (en) 2016-03-23 2017-05-09 Corning Optical Communications Wireless Ltd Identifying remote units in a wireless distribution system (WDS) based on assigned unique temporal delay patterns
US10236924B2 (en) 2016-03-31 2019-03-19 Corning Optical Communications Wireless Ltd Reducing out-of-channel noise in a wireless distribution system (WDS)
WO2018004692A1 (en) * 2016-07-01 2018-01-04 Pietambaram Srinivas V Molded embedded bridge for enhanced emib applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10651126B2 (en) 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US11508663B2 (en) 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US10438894B1 (en) 2018-05-30 2019-10-08 Globalfoundries Inc. Chip-to-chip and chip-to-substrate interconnections in multi-chip semiconductor devices
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US20200098692A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Microelectronic assemblies having non-rectilinear arrangements
CN114144875A (zh) 2019-06-10 2022-03-04 马维尔以色列(M.I.S.L.)有限公司 具有顶侧存储器模块的ic封装
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US10957650B2 (en) 2019-08-21 2021-03-23 International Business Machines Corporation Bridge support structure
TW202111907A (zh) 2019-09-05 2021-03-16 力成科技股份有限公司 以矽中介層作為互連橋的封裝晶片結構
US11430764B2 (en) * 2019-12-20 2022-08-30 Intel Corporation Overhang bridge interconnect
EP4128344A1 (en) * 2020-04-03 2023-02-08 Wolfspeed, Inc. Rf amplifier package
US11837559B2 (en) 2020-04-03 2023-12-05 Wolfspeed, Inc. Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
JP2023520028A (ja) 2020-04-03 2023-05-15 ウルフスピード インコーポレイテッド ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11830817B2 (en) * 2020-08-12 2023-11-28 Advanced Micro Devices, Inc. Creating interconnects between dies using a cross-over die and through-die vias
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013737U (ja) * 1983-07-08 1985-01-30 日本電気株式会社 半導体集積回路装置
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH09293824A (ja) * 1996-04-26 1997-11-11 Shinko Electric Ind Co Ltd マルチチップモジュール
JP2002170903A (ja) * 2000-11-29 2002-06-14 Fujitsu Ltd 半導体装置
JP2005217205A (ja) * 2004-01-29 2005-08-11 Nec Electronics Corp チップ積層構成の３次元半導体装置及び該装置に用いられるスペーサチップ
US20060017147A1 (en) * 2004-04-13 2006-01-26 Drost Robert J Method and apparatus for using capacitively coupled communication within stacks of laminated chips
US20060095639A1 (en) * 2004-11-02 2006-05-04 Guenin Bruce M Structures and methods for proximity communication using bridge chips
JP2007180529A (ja) * 2005-12-02 2007-07-12 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
US5225633A (en) * 1991-10-04 1993-07-06 The United States Of America As Represented By The Secretary Of The Air Force Bridge chip interconnect system
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
JPH07283364A (ja) * 1994-04-13 1995-10-27 Seiko Instr Inc 電子装置及びその製造方法
DE10019483A1 (de) 2000-04-19 2001-10-31 Infineon Technologies Ag Halbleiterbauelement mit mehreren Halbleiterchips
TW588446B (en) * 2003-03-21 2004-05-21 Advanced Semiconductor Eng Multi-chips stacked package
TWI225291B (en) * 2003-03-25 2004-12-11 Advanced Semiconductor Eng Multi-chips module and manufacturing method thereof
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2006073651A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
US20060096639A1 (en) * 2004-11-05 2006-05-11 Gregory Coogle Condensate drain tray connector
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US7554195B2 (en) * 2006-01-03 2009-06-30 Sun Microsystems, Inc. Engine with cable direct to outboard memory
US7514289B2 (en) * 2006-03-20 2009-04-07 Sun Microsystems, Inc. Methods and structures for facilitating proximity communication
US7390700B2 (en) * 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
RU2312425C1 (ru) * 2006-04-21 2007-12-10 Юрий Дмитриевич Сасов Трехмерный электронный модуль с шариковыми выводами
US7477535B2 (en) * 2006-10-05 2009-01-13 Nokia Corporation 3D chip arrangement including memory manager
JP2008124072A (ja) * 2006-11-08 2008-05-29 Toshiba Corp 半導体装置
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
TWI344694B (en) * 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
US8008764B2 (en) * 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US8282766B2 (en) * 2008-11-19 2012-10-09 Austriamicrosystems Ag Etch apparatus and method of etching silicon nitride
US8274149B2 (en) * 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US9082869B2 (en) * 2010-09-14 2015-07-14 Terapede Systems, Inc. Apparatus and methods for high-density chip connectivity
US9147672B1 (en) * 2014-05-08 2015-09-29 Macronix International Co., Ltd. Three-dimensional multiple chip packages including multiple chip stacks

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013737U (ja) * 1983-07-08 1985-01-30 日本電気株式会社 半導体集積回路装置
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH09293824A (ja) * 1996-04-26 1997-11-11 Shinko Electric Ind Co Ltd マルチチップモジュール
JP2002170903A (ja) * 2000-11-29 2002-06-14 Fujitsu Ltd 半導体装置
JP2005217205A (ja) * 2004-01-29 2005-08-11 Nec Electronics Corp チップ積層構成の３次元半導体装置及び該装置に用いられるスペーサチップ
US20060017147A1 (en) * 2004-04-13 2006-01-26 Drost Robert J Method and apparatus for using capacitively coupled communication within stacks of laminated chips
US20060095639A1 (en) * 2004-11-02 2006-05-04 Guenin Bruce M Structures and methods for proximity communication using bridge chips
JP2007180529A (ja) * 2005-12-02 2007-07-12 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20090321939A1 (en) 2009-12-31
WO2010002645A1 (en) 2010-01-07
ES2812556T3 (es) 2021-03-17
CA2727260A1 (en) 2010-01-07
HUE051601T2 (hu) 2021-03-01
EP2311088A1 (en) 2011-04-20
KR101209146B1 (ko) 2012-12-06
RU2461092C1 (ru) 2012-09-10
CA2727260C (en) 2017-08-08
CN102077344B (zh) 2013-04-17
RU2011103138A (ru) 2012-08-10
MX2010014181A (es) 2011-02-22
US7969009B2 (en) 2011-06-28
JP5763121B2 (ja) 2015-08-12
KR20110025699A (ko) 2011-03-10
CN102077344A (zh) 2011-05-25
US20110215472A1 (en) 2011-09-08
JP5265768B2 (ja) 2013-08-14
JP2011527113A (ja) 2011-10-20
TWI483369B (zh) 2015-05-01
BRPI0914112B1 (pt) 2020-08-11
EP2311088B1 (en) 2020-05-20
BRPI0914112A2 (pt) 2015-10-20
TW201010038A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
JP5763121B2 (ja) シリコン貫通ビアのブリッジする相互接続
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US8823172B2 (en) Semiconductor package and method for fabricating the same
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
CN102044512B (zh) 集成电路及三维堆叠的多重芯片模块
US7880310B2 (en) Direct device attachment on dual-mode wirebond die
US9030021B2 (en) Printed circuit board having hexagonally aligned bump pads for substrate of semiconductor package, and semiconductor package including the same
KR20130006260A (ko) 혁신적인 범프-온-트레이스 패키지-온-패키지
JP2005217205A (ja) チップ積層構成の３次元半導体装置及び該装置に用いられるスペーサチップ
KR101583719B1 (ko) 반도체 패키지 및 그 제조 방법
US8546187B2 (en) Electronic part and method of manufacturing the same
US10497655B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
CN100392849C (zh) 封装体及封装体模块
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
CN117393534A (zh) 一种芯片封装结构及电子设备
KR20110004111A (ko) 스택 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150610

R150 Certificate of patent or registration of utility model

Ref document number: 5763121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250