JP2013165257A - 薄膜トランジスタ及びこれを採用したディスプレイパネル - Google Patents

薄膜トランジスタ及びこれを採用したディスプレイパネル Download PDF

Info

Publication number
JP2013165257A
JP2013165257A JP2012273716A JP2012273716A JP2013165257A JP 2013165257 A JP2013165257 A JP 2013165257A JP 2012273716 A JP2012273716 A JP 2012273716A JP 2012273716 A JP2012273716 A JP 2012273716A JP 2013165257 A JP2013165257 A JP 2013165257A
Authority
JP
Japan
Prior art keywords
gate
transparent conductive
transparent electrode
layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012273716A
Other languages
English (en)
Other versions
JP5964738B2 (ja
Inventor
Sang-Hun Jeon
尚 勳 田
I-Hun Song
利 憲 宋
Chang Jung Kim
昌 ▲じょん▼ 金
Seung-Eon Ahn
承 彦 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013165257A publication Critical patent/JP2013165257A/ja
Application granted granted Critical
Publication of JP5964738B2 publication Critical patent/JP5964738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

【課題】 薄膜トランジスタ及びこれを採用したディスプレイパネルを提供する。
【解決手段】 ゲートと、ゲートを覆う第１パッシベーション層と、第１パッシベーション層上に形成され、半導体物質からなるチャネル層と、第１パッシベーション層上に、チャネル層の両側にそれぞれ接触して形成されたソース及びドレインと、チャネル層、ソース及びドレインを全体的に覆う第２パッシベーション層と、第２パッシベーション層上に相互離隔して形成された第１透明電極層及び第２透明電極層と、第２パッシベーション層を貫いて、ソースと第１透明電極層とを連結するものであって、透明導電性酸化物からなる第１透明導電性ビアと、第２パッシベーション層を貫いて、ドレインと第２透明電極層とを連結するものであって、透明導電性酸化物からなる第２透明導電性ビアと、を備え、ゲートの断面サイズは、チャネル層、ソース及びドレイン全体が形成する断面サイズより大きい薄膜トランジスタである。
【選択図】 図１

Description

本発明は、薄膜トランジスタ及びこれを採用したディスプレイパネルに関する。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）は、多様な応用分野に利用されており、特に、ディスプレイ分野でスイチング及び駆動素子として利用されている。
最近、ＴＦＴは、光タッチスクリーン装置の光センシング素子としての利用が提案されている。タッチスクリーン装置とは、ディスプレイ画面の特定位置にユーザの手やペンがタッチすれば、その位置を把握して、ソフトウェアによって特定処理が可能なように、画面で直接入力データを受けるようにした装置を称す。これまで広く使われているタッチスクリーン装置は、手やペンを利用してディスプレイ装置の画面に直接タッチする方式である。しかし、ディスプレイ装置が次第に大型化しつつ、ユーザとディスプレイ装置との間の距離が遠くなる場合には、このような直接タッチ方式を適用し難いこともある。光タッチスクリーン装置は、手やペンの接触の代わりに、光を感知して、既存のタッチスクリーンと同一の機能を行える装置であって、ユーザと端末機との間の意思疎通だけではなく、ユーザとユーザとの間の意思疎通にも有利であると期待されている。
このように、ＴＦＴがディスプレイ素子に採用されるとき、ＴＦＴの性能は、チャネル層を形成する半導体物質に大きく左右されるが、チャネル層の性能が外光や温度によって劣化すると報告されている。さらに、ディスプレイ素子として受光型素子である液晶表示素子が使われる場合、画像形成用光源としてバックライト（Ｂａｃｋ Ｌｉｇｈｔ）が共に備えられるが、これからの光がチャネル層に入射する場合、チャネル層の性能が劣化する恐れがある。
本発明が解決しようとする課題は、外光がチャネル層に入射することを可能な限り低減し得る構造の薄膜トランジスタ及びこれを採用したディスプレイパネルを提供することである。
上述の課題を達成するために、本発明の一類型による薄膜トランジスタ（ＴＦＴ）は、ゲートと、前記ゲートを覆う第１パッシベーション層と、前記第１パッシベーション層上に形成され、半導体物質からなるチャネル層と、前記第１パッシベーション層上に、前記チャネル層の両側にそれぞれ接触して形成されたソース及びドレインと、前記チャネル層、ソース及びドレインを全体的に覆う第２パッシベーション層と、前記第２パッシベーション層上に、相互離隔して形成された第１透明電極層及び第２透明電極層と、前記第２パッシベーション層を貫いて前記ソースと前記第１透明電極層とを連結するものであって、透明導電性酸化物からなる第１透明導電性ビアと、前記第２パッシベーション層を貫いて前記ドレインと前記第２透明電極層とを連結するものであって、透明導電性酸化物からなる第２透明導電性ビアと、を備え、前記ゲートの断面サイズは、前記チャネル層、ソース及びドレイン全体が形成する断面サイズより大きく形成されている。
前記ソース及びドレインが前記第１パッシベーション層に接するサイズは、前記ゲートの側下部から前記ゲートを経由しない方向に傾斜して入射した光が、前記ソースまたはドレインが前記第１パッシベーション層に接する面と出合わず、前記透明電極層を透過するように定められ得る。
前記ソース、ドレイン、ゲートは、金属材料で形成され得る。前記透明電極層は、透明導電性酸化物で形成され得る。前記チャネル層は、酸化物半導体で形成され得る。
また、上述の課題を達成するために、一類型によるディスプレイパネルは、ディスプレイセル及び前記ディスプレイセルのオン／オフを制御するための駆動トランジスタを備える複数の画素を含むディスプレイパネルにおいて、前記駆動トランジスタは、ゲートと、前記ゲートを覆う第１パッシベーション層と、前記第１パッシベーション層上に形成され、半導体物質からなるチャネル層と、前記第１パッシベーション層上に、前記チャネル層の両側にそれぞれ接触して形成されたソース及びドレインと、前記チャネル層、ソース及びドレインを全体的に覆う第２パッシベーション層と、前記第２パッシベーション層上に相互離隔して形成された第１透明電極層及び第２透明電極層と、前記第２パッシベーション層を貫いて、前記ソースと前記第１透明電極層とを連結するものであって、透明導電性酸化物からなる第１透明導電性ビアと、前記第２パッシベーション層を貫いて、前記ドレインと前記第２透明電極層とを連結するものであって、透明導電性酸化物からなる第２透明導電性ビアと、を備え、前記ゲートの断面サイズは、前記チャネル層、ソース及びドレイン全体が形成する断面サイズより大きく形成されている。
ディスプレイセルは、液晶セルで形成され得る。
前記複数の画素それぞれの上部には、ブラックマトリックス及びカラーフィルタが設けられ、前記第１透明電極層は、前記第１透明導電性ビアから前記ゲートに対向する領域範囲まで延在され、前記第１透明電極層が、前記第１透明導電性ビアと連結された一端の他端から、前記ブラックマトリックスに対向する領域範囲までは、メタル電極が形成されてもよい。また、前記第２透明電極層は、前記第２透明導電性ビアから、前記ゲートに対向する領域範囲まで延在され、前記第２透明電極層が、前記第２透明導電性ビアと連結された一端の他端から、前記ブラックマトリックスに対向する領域範囲までは、メタル電極が形成されてもよい。
また、一類型による光タッチディスプレイパネルは、ディスプレイセル、前記ディスプレイセルのオン／オフを制御するための駆動トランジスタ、入射光を感知する光センシングトランジスタ及び前記光センシングトランジスタからデータを出力するためのスイッチトランジスタを備える複数の画素を含む光タッチディスプレイパネルにおいて、前記駆動トランジスタ、光センシングトランジスタ及びスイッチトランジスタのそれぞれは、ゲートと、前記ゲートを覆う第１パッシベーション層と、前記第１パッシベーション層上に形成され、半導体物質からなるチャネル層と、前記第１パッシベーション層上に、前記チャネル層の両側にそれぞれ接触して形成されたソース及びドレインと、前記チャネル層、ソース及びドレインを全体的に覆う第２パッシベーション層と、前記第２パッシベーション層上に相互離隔して形成された第１透明電極層及び第２透明電極層と、前記第２パッシベーション層を貫いて、前記ソースと前記第１透明電極層とを連結するものであって、透明導電性酸化物からなる第１透明導電性ビアと、前記第２パッシベーション層を貫いて、前記ドレインと前記第２透明電極層とを連結するものであって、透明導電性酸化物からなる第２透明導電性ビアと、を備え、前記ゲートの断面サイズは、前記チャネル層、ソース及びドレイン全体が形成する断面サイズより大きく形成される。
外光がチャネル層に入射することが低減され、チャネル層の性能劣化が抑制された薄膜トランジスタ及びこれを採用したディスプレイパネルが提供され得る。
本発明の一実施形態によるＴＦＴの概略的な構造を示す断面図である。 比較例によるＴＦＴの概略的な構造を示す断面図である。 比較例によるＴＦＴについて、ゲートのサイズを変化させたときの動作特性を示すグラフである。 比較例によるＴＦＴについて、ゲートのサイズを変化させたときの動作特性を示すグラフである。 比較例によるＴＦＴについて、ゲートのサイズを変化させたときの動作特性を示すグラフである。 本発明の一実施形態によるＴＦＴについて、ゲートのサイズを変化させたときの動作特性を示すグラフである。 本発明の一実施形態によるＴＦＴについて、ゲートのサイズを変化させたときの動作特性を示すグラフである。 本発明の一実施形態によるＴＦＴについて、ゲートのサイズを変化させたときの動作特性を示すグラフである。 本発明の一実施形態によるディスプレイパネルの一画素についての概略的な構造を示す断面図である。 本発明の他の実施形態によるディスプレイパネルの一画素についての概略的な構造を示す断面図である。 本発明のさらに他の実施形態によるディスプレイパネルの一画素についての例示的な構造を示す回路図である。
以下、添付した図面を参照して、本発明の望ましい実施形態を詳細に説明する。以下の図面において、同じ参照符号は、同じ構成要素を表し、図面上で各構成要素のサイズは、説明の明瞭性及び便宜上、誇張されていることがある。
図１は、本発明の一実施形態による薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）１００の概略的な構造を示す断面図である。図１を参照するに、ＴＦＴ １００は、基板１１０上に形成されたゲート１２０、ゲート１２０を覆う第１パッシベーション層１３０、第１パッシベーション層１３０上に形成され、半導体物質からなるチャネル層１４０、第１パッシベーション層１３０上に、チャネル層１４０の両側にそれぞれ接触して形成されたソース１６０及びドレイン１５０を備える。また、第１パッシベーション層１３０上には、チャネル層１４０、ソース１６０及びドレイン１５０を全体的に覆う第２パッシベーション層１７０が形成されており、第２パッシベーション層１７０上に相互離隔して形成された第１透明電極層１８１及び第２透明電極層１８２が形成されている。
本発明の実施形態において、ゲート１２０の断面サイズは、チャネル層１４０、ソース１６０及びドレイン１５０全体が形成する断面サイズより大きく形成されている。ソース１６０及びドレイン１５０への電気信号の入出力のための電極配線として第１透明電極層１８１、第２透明電極層１８２が使われ、これにより、第２パッシベーション層１７０を貫いて、ソース１６０と第１透明電極層１８１とを連結する第１透明導電性ビアＴＶ１と、第２パッシベーション層１７０を貫いて、ドレイン１５０と第２透明電極層１８２とを連結する第２透明導電性ビアＴＶ２が形成されている。
基板１１０には、ガラス、シリコンのような一般的な基板材料が使用され得る。第１パッシベーション層１３０、第２パッシベーション層１７０は、絶縁物質であって、シリコン酸化物またはシリコン窒化物が使用され得る。例えば、ＳｉＯ２、またはＳｉＯ２より誘電率の高いｈｉｇｈ−ｋ物質であるＨｆＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４またはこれらの混合物が使用され得る。または、これらの物質からなる二層膜を使用してもよい。
また、ゲート１２０、ソース１６０、ドレイン１５０は、導電性の高い金属材料、例えば、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、ＷまたはＣｕなどの材料が使用され得る。
本発明の実施形態によるＴＦＴ１００は、酸化物ＴＦＴであってもよく、すなわち、チャネル層１４０は、酸化物半導体で形成されてもよい。酸化物ＴＦＴは、非晶質シリコンＴＦＴ（ａ−Ｓｉ ＴＦＴ）の長所と多結晶ＴＦＴ（ｐｏｌｙ−Ｓｉ ＴＦＴ）の長所とを有するという点で注目される素子である。例えば、ＺｎＯ系半導体素子は、低温工程で製作可能であり、非晶質相であるため、大面積化が容易であるという長所がある。また、ＺｎＯ系半導体膜は、高移動度の物質であって、多結晶シリコンのような非常に良好な電気的特性を有する。チャネル層１４０は、例えば、ＺｎＯ、ＩｎＯ、ＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯ、ＩｎＳｎＯのような酸化物半導体材料が使用されるか、または前述した酸化物半導体材料にＨｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｇａ、Ｎｂ、Ｖ、Ａｌ、Ｓｎなどの材料が一つ以上追加的に混合された材料が使用されるかし得る。チャネル層１４０は、一つの単一層に形成されてもよいが、ＴＦＴ１００の性能及び信頼性を向上させるために、多層構造に形成されてもよい。
第１透明電極層１８１、第２透明電極層１８２、第１透明導電性ビアＴＶ１及び第２透明導電性ビアＴＶ２は、透明導電性酸化物、例えば、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）またはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で形成され得る。
前述した構造のＴＦＴ１００は、チャネル層１４０に入射する光ＬによるＴＦＴ１００の性能の劣化を最小化するように提示されたものである。外部からの光Ｌは、例えば、ＴＦＴ１００がディスプレイの駆動素子として利用されるとき、画像形成光として提供されるバックライト光であるが、このとき、基板１１０の下部から入射された光Ｌの一部がチャネル層１４０に入射される場合、これは、電気光学信頼性に悪影響を及ぼす。例えば、ゲート電圧ＶＧＳ対ドレイン電流ＩＤＳ特性が一定に現われず、経時的に変化する。本発明の実施形態によるＴＦＴ１００は、外部からの光Ｌがチャネル層１４０に入射されることを最小化して、電気光学信頼性の低下を防止している。
これについて、図２を共に参照して説明する。図２は、比較例によるＴＦＴ１００’の概略的な構造を示す断面図である。比較例のＴＦＴ１００’は、基板１０、基板１０上に形成されたゲート２０、ゲート２０を覆う第１パッシベーション層３０、第１パッシベーション層３０上に形成されたチャネル層４０、第１パッシベーション層３０上に、チャネル層４０の両側にそれぞれ接触して形成されたソース６０及びドレイン５０、及びソース６０、ドレイン５０、チャネル層４０を全体的に覆う第２パッシベーション層７０を備える。比較例のＴＦＴ１００’は、ソース６０、チャネル層４０、ドレイン５０全体が占める断面サイズがゲート２０の断面サイズより大きく形成されたものであって、ソース６０、ドレイン５０がチャネル層４０に入出力される電気信号のための配線の役割を兼ねている。
図１及び図２を参照するに、外部からの光Ｌは、ゲート１２０，２０の側下部からチャネル層１４０，４０に向かう方向に入射される。ゲート１２０，２０の材料である金属は、光を反射させる性質を有するので、光Ｌがチャネル層１２０，２０に入射することを阻むことができ、また、ゲート１２０，２０の断面サイズがチャネル層１４０，４０の断面に比べて大きいほど、その効果が増大する。一方、ゲート１２０，２０の側下部からゲート１２０，２０を経由しない方向にチャネル層１４０，４０に向かう光は、チャネル層１４０，４０に入射することができる。また、図２に示されたように、チャネル層４０に直接的に向かわない光Ｌであっても、金属材料からなるソース６０またはドレイン５０及びゲート２０の表面で起こる反射によってチャネル層４０に向かう方向にガイドされる。本発明の実施形態では、ソース１６０及びドレイン１５０が第１パッシベーション層１３０に接するサイズを可能な限り減らしており、すなわち、図１に示されたように、ゲート１２０の側下部からゲート１２０を経由しない方向に傾斜して入射する光Ｌが、ソース１６０またはドレイン１５０の下面と出合わず、透明な性質を有する第１透明電極層１８１を透過している。
図面では、一方向の光線だけを例示したが、前述した実施形態の構造は、図２の比較例の構造と比べる時、ゲート１２０の側下部からゲート１２０を経由しない方向に傾斜して入射する光のほとんどがチャネル層１４０に入射しないようにされている。
図３Ａないし図３Ｃは、比較例によるＴＦＴ１００’について、それぞれゲート２０のサイズを変化させたときの動作特性を示したグラフである。
図３Ａないし図３Ｃは、ゲート２０の断面サイズがそれぞれ６０μｍ×１００μｍ、７０μｍ×１２０μｍ、９０μｍ×１４０μｍである場合の、バックライトあり（Ｂａｃｋ Ｌｉｇｈｔ）、バックライトなし（Ｄａｒｋ）による動作特性を示している。グラフを参照するに、バックライトがある場合、ＴＦＴ１００’にしきい電圧より低いゲート電圧ＶＧＳが印加される場合のドレイン電流ＩＤＳは、バックライトあり（Ｂａｃｋ Ｌｉｇｈｔ）、バックライトなし（Ｄａｒｋ）によって差がある。これは、チャネル層２０に入射された光量がトランジスタの性能に影響を及ぼすことを意味し、その程度は、ゲート２０の断面サイズが大きくなるほど、小さくなる。
図４Ａないし図４Ｃは、本発明の実施形態によるＴＦＴ１００について、それぞれゲートのサイズを変化させたときの動作特性を示したグラフである。
図４Ａないし図４Ｃは、ゲート１２０の断面サイズがそれぞれ６０μｍ×１００μｍ、７０μｍ×１２０μｍ、９０μｍ×１４０μｍである場合の、バックライトあり（Ｂａｃｋ Ｌｉｇｈｔ）、バックライトなし（Ｄａｒｋ）による動作特性を示している。グラフを参照するに、バックライトがある場合、ＴＦＴ１００にしきい電圧より低いゲート電圧ＶＧＳが印加される場合のドレイン電流ＩＤＳは、バックライトあり（Ｂａｃｋ Ｌｉｇｈｔ）、バックライトなし（Ｄａｒｋ）によって差がある。しかしながら、ドレイン１５０、チャネル層１４０、ソース１６０全体が占める断面サイズを、ゲート１２０の断面サイズより小さくし、第１及び第２透明導電性ビアＴＶ１，ＴＶ２を導入した実施形態の場合、バックライトあり（Ｂａｃｋ Ｌｉｇｈｔ）、バックライトなし（Ｄａｒｋ）による差は、さらに減っている。
前述したＴＦＴ１００は、ゲート１２０の断面サイズを増大させ、それと共に、第１及び第２透明導電性ビアＴＶ１，ＴＶ２を導入して、外光がチャネル層１４０に入射することを最小化している。第１及び第２透明導電性ビアＴＶ１，ＴＶ２は、それぞれソース１６０と第１透明電極層１８１、ドレイン１５０と第２透明電極層１８２とのブリッジの役割を行い、また、第１及び第２透明電極層１８１，１８２と同じ材料で形成できて、ＴＦＴ１００の製造時、既存の工程に比べて追加的なマスクが不要であるので、既存の工程と同じ工程数で製造される。
図５は、本発明の実施形態によるディスプレイパネル２００の一画素についての概略的な構造を示す断面図である。
ディスプレイパネル２００は、ディスプレイセル２６０及びディスプレイセル２６０のオン／オフを制御するための駆動トランジスタを備える複数の画素を含み、但し、図面には、一つの画素だけを示している。
ディスプレイパネル２００は、相互対向して配された透明な背面基板２１０と透明な前面基板２７０、背面基板２１０と前面基板２７０との間のディスプレイセル１６０及び隣接した二つの画素を分離するためのスペーサ２７５を備える。ディスプレイセル２６０は、液晶物質からなる液晶セルである。
背面基板２１０の上面には、ディスプレイセル２６０のオン／オフを制御するための駆動トランジスタが形成されている。駆動トランジスタは、背面基板２１０上に設けられたゲート２１３、ゲート２１３を覆う第１パッシベーション層２１６、第１パッシベーション層２１６上に形成され、半導体材料からなるチャネル層２１９、第１パッシベーション層２１６上に、チャネル層２１９の両側にそれぞれ接触して形成されたソース２２５及びドレイン２２２、チャネル層２１９、ソース２２５及びドレイン２２２を全体的に覆う第２パッシベーション層２２８、第２パッシベーション層２２８上に相互離隔して形成された第１透明電極層２３３と第２透明電極層２３１、第２パッシベーション層２２８を貫いて、ソース２２５と第１透明電極層２３３とを連結するものであって、透明導電性酸化物からなる第１透明導電性ビアＴＶ１、第２パッシベーション層２２８を貫いて、ドレイン２２２と第２透明電極層２３１とを連結するものであって、透明導電性酸化物からなる第２透明導電性ビアＴＶ２を備える。ゲート２１３の断面サイズは、チャネル層２１９、ソース２２５及びドレイン２２２全体が形成する断面サイズより大きく形成されている。駆動トランジスタの構造や材料は、図１のＴＦＴ１００と実質的に同じである。
一方、前面基板２７０の下面には、出射する光の色を限定するためのカラーフィルタ２５２と駆動トランジスタを区分するためのブラックマトリックス２５４とが部分的に形成されている。ブラックマトリックス２５４及びカラーフィルタ２５２を覆うように、第３パッシベーション層２３９が全体的に塗布されており、第３パッシベーション層２３９上には、透明電極層２３６が形成されている。
ディスプレイセル２６０の下部及び上部には、それぞれ液晶の界面特性及び配向特性を向上させるために、第１配向膜２４２、第２配向膜２４８が形成される。また、背面基板２１０の下面には、第１偏光板２８２が、前面基板２７０の上面には、第２偏光板２８４が配される。
図６は、本発明の他の実施形態によるディスプレイパネル３００の一画素についての概略的な構造を示す断面図である。
本発明の実施形態は、図５のディスプレイパネル２００と比べると、第１透明電極層３３３、第２透明電極層３３１が形成された範囲に差がある。図１に示されたＴＦＴ１００の構造は、光を反射させる金属材料のドレイン、ソース、ゲートによってチャネル層に光がガイドされることを防止するために、透明導電性酸化物が光を透過させる点を活用しているが、透明導電性酸化物は、金属材料に比べて、抵抗が大きい。したがって、本発明の実施形態では、電気抵抗を考慮して、透明導電性酸化物が適用される範囲をさらに効率的に定めている。
すなわち、図示したように、第１透明電極層３３３は、第１透明導電性ビアＴＶ１からゲート２１３に対向する領域範囲まで延在させ、第１透明電極層３３３が第１透明導電性ビアＴＶ１と連結された一端の他端からブラックマトリックス２５４に対向する領域範囲までは金属材料で第１メタル電極層３３４を形成する。次いで、カラーフィルタ２５２に対向する領域では、第３透明電極層３３５を第１メタル電極層３３４と連結させて形成する。
同様に、第２透明電極層３３１は、第２透明導電性ビアＴＶ２からゲート２１３に対向する領域範囲まで延在させ、第２透明電極層３３１が第２透明導電性ビアＴＶ２と連結された一端の他端からブラックマトリックスに対向する領域範囲までは、金属材料で第２メタル電極層３３２を形成する。
図７は、本発明のさらに他の実施形態によるディスプレイパネル４００の一画素についての例示的な構造を示す回路図である。
本発明の実施形態のディスプレイパネル４００は、光センシングトランジスタを備えた光タッチディスプレイパネルである。
ディスプレイパネル４００は、ディスプレイセルＤＳとディスプレイセルＤＳのオン／オフを制御するための駆動トランジスタＴ１、入射光を感知する光センシングトランジスタＴ２及び光センシングトランジスタＴ２からデータを出力するためのスイッチトランジスタＴ３を備える複数の画素を含み、図７は、一つの画素についての回路図である。
駆動トランジスタＴ１、光センシングトランジスタＴ２及びスイッチトランジスタＴ３の構成は、図１で例示したＴＦＴ１００と実質的に同じであり、但し、それぞれに必要な性能によってチャネル層の構造や材料が変えられ得る。例えば、光センシングトランジスタＴ２は、光に敏感なものが要求される一方、駆動トランジスタＴ１及びスイッチトランジスタＴ２は、速い動作速度及び安定性が要求される。このために、駆動トランジスタＴ１及びスイッチトランジスタＴ３のチャネル層の構造及び材料を、光センシングトランジスタＴ２のチャネル層の構造及び材料と異なって形成する。
駆動トランジスタＴ１及びスイッチトランジスタＴ３のゲートは、一つのゲートラインＧａｔｅに連結されている。また、駆動トランジスタＴ１のドレインは、画像データラインＳｏｕｒｃｅに連結されており、ソースは、ディスプレイセルＤＳに連結される。光センシングトランジスタＴ２は、スイッチトランジスタＴ３と直列に連結される。すなわち、スイッチトランジスタＴ３のドレインは、光センシングトランジスタＴ２のソースと連結される。そして、スイッチトランジスタＴ３のソースは、光センシングラインＳｅｎｓｉｎｇに連結され、光センシングトランジスタＴ２のドレインは、駆動電圧ラインＶｄｄに連結され、光センシングトランジスタＴ２のゲートは、リセットラインＲｅｓｅｔに連結される。
駆動トランジスタＴ１、光センシングトランジスタＴ２及びスイッチトランジスタＴ３には、それぞれ電極間の連結のために、透明導電性酸化物からなる透明電極ブリッジが適用される。すなわち、駆動トランジスタＴ１のソースと、ディスプレイセルＤＳの画素電極との間に、第１透明導電性ビアＴＶ１が形成されてもよく、駆動トランジスタＴ１のドレインと、画像データラインＳｏｕｒｃｅとの間に、第２透明導電性ビアＴＶ２が形成されてもよい。また、光センシングトランジスタＴ２のドレインと、駆動電圧ラインＶｄｄとの間に、第３透明導電性ビアＴＶ３が形成されてもよく、スイッチトランジスタＴ３のドレインと、光センシングトランジスタＴ２のソースとの間に、第４透明導電性ビアＴＶ４が形成されてもよく、スイッチトランジスタＴ３のソースは、光センシングラインＳｅｎｓｉｎｇとの間に、第５透明導電性ビアＴＶ５が形成されてもよい。
このような構造で、ゲートラインＧａｔｅを通じて駆動トランジスタＴ１及びスイッチトランジスタＴ３にゲート電圧が印加されれば、駆動トランジスタＴ１及びスイッチトランジスタＴ３がオン状態になる。これにより、ディスプレイ画素ＤＳでは、画像データラインＳｏｕｒｃｅの画像信号がディスプレイセルＤＳに印加されて、ディスプレイセルＤＳが画像を表示する。一方、光センシングトランジスタＴ２のソースから光センシングラインＳｅｎｓｉｎｇへ電流が流れる。この時、光センシングトランジスタＴ２から光センシングラインＳｅｎｓｉｎｇへ流れる電流の量は、光センシングトランジスタＴ２に入射する光の強度によって変化する。したがって、光センシングラインＳｅｎｓｉｎｇを通じて流れる電流の量を測定すれば、光センシングトランジスタＴ２に入射する光の強度を計算できる。光センシング信号を出力するために、スイッチトランジスタＴ３がオン状態である間には、光センシングトランジスタＴ２のゲートには、しきい電圧より低い電圧が印加される。一方、スイッチトランジスタＴ３にゲート電圧が印加されていない間には、スイッチトランジスタＴ３がオフ状態になるので、光センシングラインＳｅｎｓｉｎｇに電流が流れなくなる。したがって、スイッチトランジスタＴ３の制御を通じて光センシング信号が出力され、光センシング信号の大きさから光センシングトランジスタＴ２に光が入射するか否かということ及び光の強度が分かる。光センシングトランジスタＴ２で一度光を測定した後、次の測定のために、光センシングトランジスタＴ２のゲートには、リセットラインＲｅｓｅｔを通じて正のゲート電圧が印加される。
前記構造で、５つの透明導電性ビアＴＶ１〜ＴＶ５を例示したが、これは、例示的なものであり、外光が入射する経路との位置関係によっていずれか一部が省略されることもある。
前述したＴＦＴは、外部からの光がチャネル層に入射されることを最小化する構造を有し、したがって、電気光学的な信頼性が高い。また、このようなＴＦＴの製造のために、既存工程に比べて追加的なマスクが不要であるので、これを容易に具現することができる。
したがって、このようなＴＦＴは、ディスプレイのための駆動トランジスタやスイッチトランジスタまたは光タッチ機能を有するディスプレイのための光センシングトランジスタに適用される。
このような本発明のＴＦＴ及びこれを採用したディスプレイパネルは、理解を助けるために、図面に示された実施形態を参照して説明されたが、これは、例示的なものに過ぎず、当業者なら、これから多様な変形及び均等な他の実施形態が可能であるということが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によって決定されねばならない。
本発明は、ディスプレイ関連の技術分野に好適に適用可能である。
１０，１１０ 基板
２０，１２０，２１３ ゲート
３０，１３０，２１６ 第１パッシベーション層
４０，１４０，２１９ チャネル層
５０，１５０，２２２ ドレイン
６０，１６０，２２５ ソース
７０，１７０，２２８ 第２パッシベーション層
１００，１００’ 薄膜トランジスタ
１８１，２３３，３３３ 第１透明電極層
１８２，２３１，３３１ 第２透明電極層
２００，３００，４００ ディスプレイパネル
２１０ 背面基板
２３６ 透明電極層
２３９ 第３パッシベーション層
２４２ 第１配向膜
２４８ 第２配向膜
２５２ カラーフィルタ
２５４ ブラックマトリックス
２６０ ディスプレイセル
２７０ 前面基板
２７５ スペーサ
２８２ 第１偏光板
２８４ 第２偏光板
３３２ 第２メタル電極層
３３４ 第１メタル電極層
３３５ 第３透明電極層

Claims (13)

  1. ゲートと、
    前記ゲートを覆う第１パッシベーション層と、
    前記第１パッシベーション層上に形成され、半導体材料からなるチャネル層と、
    前記第１パッシベーション層上に、前記チャネル層の両側にそれぞれ接触して形成されたソース及びドレインと、
    前記チャネル層、ソース及びドレインを全体的に覆う第２パッシベーション層と、
    前記第２パッシベーション層上に相互離隔して形成された第１透明電極層及び第２透明電極層と、
    前記第２パッシベーション層を貫いて、前記ソースと前記第１透明電極層とを連結するものであって、透明導電性酸化物からなる第１透明導電性ビアと、
    前記第２パッシベーション層を貫いて、前記ドレインと前記第２透明電極層とを連結するものであって、透明導電性酸化物からなる第２透明導電性ビアと、を備え、
    前記ゲートの断面サイズは、前記チャネル層、ソース及びドレイン全体が形成する断面サイズより大きい、薄膜トランジスタ。
  2. 前記ソース及びドレインが前記第１パッシベーション層に接するサイズは、
    前記ゲートの側下部から前記ゲートを経由しない方向に傾斜して入射した光が、前記ソースまたはドレインが前記第１パッシベーション層に接する面と出合わず、前記第１または第２透明電極層を透過するように定められることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記ソース、ドレイン、ゲートは、金属材料で形成されることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
  4. 前記第１及び第２透明電極層は、透明導電性酸化物で形成されることを特徴とする請求項１乃至３の何れか一項に記載の薄膜トランジスタ。
  5. 前記チャネル層は、酸化物半導体で形成されることを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
  6. ディスプレイセル及び前記ディスプレイセルのオン／オフを制御するための駆動トランジスタを備える複数の画素を含むディスプレイパネルにおいて、
    前記駆動トランジスタは、請求項１乃至４の何れか一項に記載の薄膜トランジスタで形成されることを特徴とするディスプレイパネル。
  7. 前記ディスプレイセルは、液晶セルで形成されることを特徴とする請求項６に記載のディスプレイパネル。
  8. 前記複数の画素それぞれの上部には、ブラックマトリックス及びカラーフィルタが設けられ、
    前記第１透明電極層は、前記第１透明導電性ビアから前記ゲートに対向する領域範囲まで延在され、
    前記第１透明電極層が前記第１透明導電性ビアと連結された一端の他端から、前記ブラックマトリックスに対向する領域範囲までは、メタル電極が形成されたことを特徴とする請求項６又は７に記載のディスプレイパネル。
  9. 前記複数の画素それぞれの上部には、ブラックマトリックス及びカラーフィルタが設けられ、
    前記第２透明電極層は、前記第２透明導電性ビアから前記ゲートに対向する領域範囲まで延在され、
    前記第２透明電極層が前記第２透明導電性ビアと連結された一端の他端から、前記ブラックマトリックスに対向する領域範囲までは、メタル電極が形成されたことを特徴とする請求項６又は７に記載のディスプレイパネル。
  10. ディスプレイセル、前記ディスプレイセルのオン／オフを制御するための駆動トランジスタ、入射光を感知する光センシングトランジスタ及び前記光センシングトランジスタからデータを出力するためのスイッチトランジスタを備える複数の画素を含む光タッチディスプレイパネルにおいて、
    前記駆動トランジスタ、光センシングトランジスタ及びスイッチトランジスタのうち少なくとも何れか一つは、請求項１乃至４の何れか一項に記載の薄膜トランジスタで形成されることを特徴とする光タッチディスプレイパネル。
  11. 前記ディスプレイセルは、液晶セルで形成されることを特徴とする請求項１０に記載の光タッチディスプレイパネル。
  12. 前記複数の画素それぞれの上部には、ブラックマトリックス及びカラーフィルタが設けられ、
    前記第１透明電極層は、前記第１透明導電性ビアから前記ゲートに対向する領域範囲まで延在され、
    前記第１透明電極層が前記第１透明導電性ビアと連結された一端の他端から、前記ブラックマトリックスに対向する領域範囲までは、メタル電極が形成されることを特徴とする請求項１０又は１１に記載の光タッチディスプレイパネル。
  13. 前記複数の画素それぞれの上部には、ブラックマトリックス及びカラーフィルタが設けられ、
    前記第２透明電極層は、前記第２透明導電性ビアから前記ゲートに対向する領域範囲まで延在され、
    前記第２透明電極層が前記第２透明導電性ビアと連結された一端の他端から、前記ブラックマトリックスに対向する領域範囲までは、メタル電極が形成されることを特徴とする請求項１０又は１１に記載の光タッチディスプレイパネル。
JP2012273716A 2012-02-13 2012-12-14 薄膜トランジスタを採用したディスプレイパネル Active JP5964738B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0014404 2012-02-13
KR1020120014404A KR20130092848A (ko) 2012-02-13 2012-02-13 박막 트랜지스터 및 이를 채용한 디스플레이 패널

Publications (2)

Publication Number Publication Date
JP2013165257A true JP2013165257A (ja) 2013-08-22
JP5964738B2 JP5964738B2 (ja) 2016-08-03

Family

ID=48927057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012273716A Active JP5964738B2 (ja) 2012-02-13 2012-12-14 薄膜トランジスタを採用したディスプレイパネル

Country Status (4)

Country Link
US (1) US9178030B2 (ja)
JP (1) JP5964738B2 (ja)
KR (1) KR20130092848A (ja)
CN (1) CN103247693B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017168594A1 (ja) * 2016-03-29 2017-10-05 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241392B (zh) 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104078513B (zh) * 2014-07-15 2017-11-07 浙江大学 一种非晶氧化物半导体薄膜及其制备方法和应用
US10901543B1 (en) * 2017-09-29 2021-01-26 Apple Inc. Touch screen with transparent electrode structure
CN109300981A (zh) * 2018-10-29 2019-02-01 佛山科学技术学院 一种薄膜晶体管
CN109545845A (zh) * 2018-10-29 2019-03-29 佛山科学技术学院 一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6491120A (en) * 1987-10-02 1989-04-10 Hitachi Ltd Thin film transistor
JP2003249370A (ja) * 2002-02-20 2003-09-05 Samsung Electronics Co Ltd アクティブマトリックス型有機電界発光表示装置及びその製造方法
JP2003249655A (ja) * 2002-02-22 2003-09-05 Nec Corp チャネルエッチ型薄膜トランジスタ
JP2010098317A (ja) * 2008-10-17 2010-04-30 Samsung Electronics Co Ltd パネル構造体、パネル構造体を含む表示装置及びその製造方法
JP2011065123A (ja) * 2009-09-15 2011-03-31 Lg Display Co Ltd 光センシング方式のタッチパネル内蔵型液晶表示装置及びその駆動方法
JP2011192958A (ja) * 2009-09-16 2011-09-29 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309209B1 (ko) * 1999-07-31 2001-09-29 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
TW466773B (en) * 2000-12-15 2001-12-01 Acer Display Tech Inc Manufacturing method of thin film transistor liquid crystal display
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4569295B2 (ja) * 2004-12-28 2010-10-27 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
KR101216688B1 (ko) * 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2006313363A (ja) * 2006-05-24 2006-11-16 Semiconductor Energy Lab Co Ltd 表示装置
KR101362959B1 (ko) * 2007-03-30 2014-02-13 엘지디스플레이 주식회사 센싱기능을 가지는 액정표시장치 및 그의 제조방법
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011037829A2 (en) 2009-09-24 2011-03-31 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6491120A (en) * 1987-10-02 1989-04-10 Hitachi Ltd Thin film transistor
JP2003249370A (ja) * 2002-02-20 2003-09-05 Samsung Electronics Co Ltd アクティブマトリックス型有機電界発光表示装置及びその製造方法
JP2003249655A (ja) * 2002-02-22 2003-09-05 Nec Corp チャネルエッチ型薄膜トランジスタ
JP2010098317A (ja) * 2008-10-17 2010-04-30 Samsung Electronics Co Ltd パネル構造体、パネル構造体を含む表示装置及びその製造方法
JP2011065123A (ja) * 2009-09-15 2011-03-31 Lg Display Co Ltd 光センシング方式のタッチパネル内蔵型液晶表示装置及びその駆動方法
JP2011192958A (ja) * 2009-09-16 2011-09-29 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017168594A1 (ja) * 2016-03-29 2017-10-05 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
CN103247693A (zh) 2013-08-14
US20130208204A1 (en) 2013-08-15
CN103247693B (zh) 2017-11-21
JP5964738B2 (ja) 2016-08-03
US9178030B2 (en) 2015-11-03
KR20130092848A (ko) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5964738B2 (ja) 薄膜トランジスタを採用したディスプレイパネル
US20130088460A1 (en) Optical touch screen apparatus and method of manufacturing the optical touch screen apparatus
JP4604440B2 (ja) チャネルエッチ型薄膜トランジスタ
US9147706B2 (en) Semiconductor device having sensor circuit having amplifier circuit
US8976132B2 (en) Touch-sensing display apparatus
CN104903949A (zh) 显示面板
JP6263044B2 (ja) 液晶表示装置
CN106886107B (zh) 显示面板
KR101955336B1 (ko) 광 센싱 트랜지스터, 이의 제조방법 및 이를 채용한 디스플레이 패널
KR20170087574A (ko) 액정 표시 장치 및 그 제조 방법
US20230317853A1 (en) Semiconductor device and method of manufacturing semiconductor device
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
KR20170124428A (ko) 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
KR20110044598A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR102103986B1 (ko) 박막 트랜지스터 및 이를 채용한 디스플레이 패널
TWI581317B (zh) 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
CN113345914B (zh) 有源矩阵基板和显示装置
TWI695528B (zh) 半導體裝置
JP3203753U (ja) 表示装置
WO2021106336A1 (ja) 酸化物半導体を用いた薄膜トランジスタ、及び、それを用いた半導体装置
KR20060033483A (ko) 액정 표시 장치
US20210167092A1 (en) Array Substrate, Display Panel, and Display Device
JP5080124B2 (ja) 表示装置
KR20150062186A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080064412A (ko) 광센서

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160630

R150 Certificate of patent or registration of utility model

Ref document number: 5964738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250