JP2013162087A - リニアソレノイド制御装置 - Google Patents

Abstract

【課題】リニアソレノイドの制御精度の低下を防止する。
【解決手段】電源からリニアソレノイドのコイルへの通電経路に設けられたトランジスタをＰＷＭ信号によりオン／オフさせてコイルへの通電電流を制御する装置では、制御周期における通電電流の平均値を目標電流にしつつ通電電流にディザ振動を発生させるための制御情報として、通電電流のピークタイミングＰＴと、ピークタイミングＰＴまでの大デューティ比（オン時間＝ＴＬ）と、ピークタイミングＰＴから制御周期終了時までの小デューティ比（オン時間＝ＴＳ＜ＴＬ）とを決定するが、更に、制御周期においてピークタイミングＰＴを含む特定ＰＷＭ信号６５のデューティ比は、制御周期での全ＰＷＭ信号の合計オン時間が目標電流を実現するための目標オン時間Ｔｏｎと一致するように、上記大及び小デューティ比とは異なる中デューティ比（オン時間＝ＴＭ）に決定し直す。
【選択図】図６

Description

本発明は、リニアソレノイドの制御装置に関する。

コイルへの通電電流に応じて可動体の位置が変わるリニアソレノイドを制御する装置では、電源からリニアソレノイドのコイルに電流を流すための通電経路にスイッチング素子を設け、そのスイッチング素子をＰＷＭ（パルス幅変調）信号によりオン／オフさせて上記通電経路を連通及び遮断させることにより、そのＰＷＭ信号のデューティ比に応じた電流をコイルに流すようになっている。

そして、この種の装置として、例えば特許文献１に記載されたものがある。
特許文献１に記載の装置では、一定の制御周期において、ＰＷＭ信号のデューティ比を、コイルへの通電電流を上昇させるための上昇デューティ比から、通電電流を下降させるための下降デューティ比（＜上昇デューティ比）に切り替えることにより、通電電流に制御周期を１周期としたディザ振動を発生させている。リニアソレノイドの可動体を微振動させて、該可動体の摺動性を向上させるためである。

更に、特許文献１に記載の装置では、制御周期におけるコイルへの通電電流の平均値がリニアソレノイドを制御する上での目標値になるように、且つ、通電電流のディザ振動の振幅が一定値となるように、上昇デューティ比及び下降デューティ比と、制御周期においてＰＷＭ信号のデューティ比を上昇デューティ比から下降デューティ比に切り替えるタイミング（以下、切替タイミングという）とを決定している。

特開平１０−２５８６２５号公報

ところで、前述の通り、上昇デューティ比は通電電流を上昇させるためのデューティ比であり、下降デューティ比は通電電流を下降させるためのデューティ比である。
このため、上記切替タイミングの本質的な意味は、制御周期（ディザ振動の周期でもある）における通電電流の変化傾向を上昇から下降に移行させるタイミングであり、即ち、通電電流を極大値にさせる極大値タイミング（広い意味では、通電電流を極値にさせる極値タイミング）である。

よって、リニアソレノイド制御装置において、上昇デューティ比及び下降デューティ比と切替タイミングとを決定する演算機能部は、ＰＷＭ信号の周期途中のタイミングを切替タイミングとして決定することが考えられる。

そして、その場合、ＰＷＭ信号の周期途中で、そのＰＷＭ信号のデューティ比を自由に変更することは困難であることから、従来のリニアソレノイド制御装置では、制御周期における複数のＰＷＭ信号のうち、最初のＰＷＭ信号から、決定された切替タイミングが含まれるＰＷＭ信号までは、デューティ比を上昇デューティ比にし、その後のＰＷＭ信号は、デューティ比を下降デューティ比にすることとなる。

しかし、このような場合、実際にデューティ比が変更されるのは、決定された切替タイミングが含まれるＰＷＭ信号の次のＰＷＭ信号からになる。このため、制御周期における全てのＰＷＭ信号のオン時間を合計した値（以下、合計オン時間という）が、当該制御周期における通電電流の平均値を目標値にするためのオン時間の目標合計値からずれてしまう。すると、通電電流の平均値が目標値からずれて、リニアソレノイドの制御精度が低下することとなる。尚、ＰＷＭ信号のオン時間とは、ＰＷＭ信号が上記通電経路を連通させる方のアクティブレベルになっている時間である。

そこで、本発明は、リニアソレノイドの制御精度の低下を防止することを目的としている。

本発明のリニアソレノイド制御装置は、デューティ比が可変のＰＷＭ信号を出力するＰＷＭ信号出力手段と、電源からリニアソレノイドのコイルに電流を流すための通電経路を、ＰＷＭ信号出力手段から出力されるＰＷＭ信号に応じて連通及び遮断させることにより、コイルに電流を流す駆動手段と、決定手段とを備えている。

決定手段は、ＰＷＭ信号の周期を複数倍した長さの制御周期毎に動作し、今回の制御周期におけるコイルへの通電電流の平均値を目標値にしつつ通電電流にディザ振動を発生させるための制御情報を決定する。そして、その制御情報としては、通電電流の変化傾向を上昇と下降とのうちの一方から他方に移行させるタイミングである極値タイミングと、制御周期の開始タイミングから極値タイミングまでのＰＷＭ信号のデューティ比である第１デューティ比と、極値タイミングから制御周期の終了タイミングまでのＰＷＭ信号のデューティ比である第２デューティ比と、がある。

更に、このリニアソレノイド制御装置は、決定手段により決定された制御情報に基づいて、ＰＷＭ信号出力手段にＰＷＭ信号を出力させるが、そのための手段として、修正手段と、出力制御手段とを備えている。

修正手段は、制御周期における複数のＰＷＭ信号のうち、決定手段により決定された極値タイミングが含まれるＰＷＭ信号である特定ＰＷＭ信号を少なくとも含む１つ以上の修正対象ＰＷＭ信号のデューティ比を、決定手段により決定されたデューティ比とは異なる値に決定する手段である。

具体的には、修正手段は、制御周期における全てのＰＷＭ信号のオン時間を合計した値（合計オン時間）が、当該制御周期における通電電流の平均値を目標値にするためのオン時間の目標合計値と一致するように、修正対象ＰＷＭ信号のデューティ比を、決定手段により決定されたデューティ比とは異なる値に決定する。

そして、出力制御手段は、制御周期における複数のＰＷＭ信号のうち、修正対象ＰＷＭ信号については、ＰＷＭ信号出力手段に、修正手段により決定されたデューティ比で出力させ、修正対象ＰＷＭ信号以外のＰＷＭ信号については、ＰＷＭ信号出力手段に、決定手段により決定されたデューティ比で出力させる。

このようなリニアソレノイド制御装置によれば、決定手段により決定される極値タイミングが、何れかのＰＷＭ信号の周期途中であっても、制御周期におけるＰＷＭ信号の実際の合計オン時間を上記目標合計値に合わせることができる。よって、リニアソレノイドの制御精度が低下してしまうことを防止することができる。

第１実施形態の制御装置の構成を表す構成図である。 第１実施形態におけるＰＷＭ出力部の構成を表す構成図である。 第１実施形態におけるマルチプレクサの動作を説明する説明図である。 第１実施形態におけるＰＷＭ出力部の動作を表すタイムチャートである。 第１実施形態の制御処理を表すフローチャートである。 第１実施形態における中デューティ比の算出手法を説明する説明図である。 課題を説明する説明図である。 第２実施形態におけるＰＷＭ出力部の構成を表す構成図である。 第２実施形態の閾値変更処理を表すフローチャートである。 第２実施形態の制御装置の作用を説明する説明図である。 第３実施形態におけるＰＷＭ出力部の構成を表す構成図である。 第３実施形態の制御処理を表すフローチャートである。 第３実施形態の制御装置の作用を説明する説明図である。

以下に、本発明が適用された実施形態のリニアソレノイド制御装置（以下単に、制御装置という）について説明する。尚、本実施形態において、制御対象のリニアソレノイドは、例えば、自動車の変速機を変速させるためのリニアソレノイドであるが、他の用途のリニアソレノイド（例えば、自動車のショックアブソーバの減衰力を変化させるためのリニアソレノイド）であっても良い。

［第１実施形態］
図１に示すように、第１実施形態の制御装置１は、電源としてのバッテリ３のプラス端子からリニアソレノイド５のコイル７へ至る通電経路上に設けられた駆動手段としてのトランジスタ（スイッチング素子）９と、リニアソレノイド５を制御するための処理を行うマイコン１１と、マイコン１１からの駆動信号に従いトランジスタ９をオン／オフさせる駆動回路１３と、電流検出回路１５及びフィルタ回路１７とを備えている。尚、リニアソレノイド５は、可動体としてのプランジャ８を備えており、そのプランジャ８の位置が、コイル７への通電電流（以下単に、通電電流ともいう）に応じて変わる。また、トランジスタ９がオンすると上記通電経路が連通され、トランジスタ９がオフすると上記通電経路が遮断される。

電流検出回路１５は、コイル７の下流側とグランドラインとの間に設けられた電流検出用の抵抗１９と、その抵抗１９の両端の電圧を増幅して出力する増幅器２１とを備えている。そして、増幅器２１の出力が、電流検出回路１５の出力になっている。

また、フィルタ回路１７は、電流検出回路１５の出力を入力としたノイズ除去用のローパスフィルタであり、この例では、抵抗２３とコンデンサ２５からなる積分回路である。そして、このフィルタ回路１７の出力がマイコン１１に入力される。

一方、制御装置１の外部において、グランドラインとコイル７の上流側（トランジスタ９と接続される側）との間には、コイル７に電流を還流させるためのダイオード２７が、それのアノードをグランドライン側にして接続されている。

このため、コイル７には、トランジスタ９がオンしているときに、バッテリ３から電流が流れ、トランジスタ９がオフすると、トランジスタ９のオン中に該コイル７に蓄積されたエネルギーにより、引き続きダイオード２７を経由して電流が流れる（還流する）こととなる。よって、トランジスタ９をオン／オフさせる駆動信号をＰＷＭ信号にして、そのＰＷＭ信号のデューティ比を変えることにより、コイル７に流す電流（通電電流）を変えることができる。

また、上記抵抗１９には、コイル７に流れる電流と同じ電流が流れるため、電流検出回路１５からは、コイル７に流れる電流に比例した電圧の信号が出力されることとなり、その電流検出回路１５の出力が、フィルタ回路１７を介してマイコン１１に入力されることとなる。

一方、マイコン１１は、プログラムを実行するＣＰＵ３１と、プログラムが格納されたＲＯＭ３３と、データを記憶するためのＲＡＭ３５を備えており、更に、ＰＷＭ信号を出力するＰＷＭ出力部３７と、ＡＤ変換器（ＡＤＣ）３９も備えている。

そして、ＰＷＭ出力部３７から出力されるＰＷＭ信号が、駆動回路１３へ、トランジスタ９をオン／オフさせるための駆動信号として出力される。また、フィルタ回路１７の出力は、マイコン１１内において、ＡＤ変換器３９に入力され、そのＡＤ変換器３９よりＡＤ変換される。

尚、本実施形態において、ＰＷＭ信号のハイとローとのレベルのうち、トランジスタ９をオンさせる方（即ち、電源からコイル７に電流を流すための通電経路を連通させる方）のアクティブレベルはハイである。このため、ＰＷＭ信号のオン時間は、ＰＷＭ信号がハイになっている時間（ハイ時間）のことになるが、もちろんハイとローが逆であっても良い。

次に、ＰＷＭ出力部３７の構成について説明する。
図２に示すように、ＰＷＭ出力部３７は、ＰＷＭ信号のデューティ比を可変にするための第１タイマ４１と、ＰＷＭ信号の周期（以下、ＰＷＭ周期ともいう）を複数倍した長さの制御周期においてＰＷＭ信号のデューティ比を切り替えるタイミングを調節するための第２タイマ４２とを備えている。尚、本実施形態において、制御周期は、コイル７への通電電流をフィードバック制御する周期である。

第１タイマ４１は、マイコン１１内のクロックによりカウントアップするカウンタ４３と、ＰＷＭ周期を示す閾値ＮＴｐがＣＰＵ３１により設定されるレジスタ４４と、３通りのデューティ比の各々を示す閾値がＣＰＵ３１により設定される３つのレジスタ４５，４６，４７と、その３つのレジスタ４５，４６，４７に設定された閾値のうちの何れか１つを、第２タイマ４２から入力される２つの選択信号Ｓ１，Ｓ２に応じて選択して出力するマルチプレクサ４８と、を備えている。そして、本第１実施形態では、３通りのデューティ比のうち、最も大きいデューティ比（以下、大デューティ比という）を示す閾値ＮＬがレジスタ４５に設定され、真ん中のデューティ比（以下、中デューティ比という）を示す閾値ＮＭがレジスタ４６に設定され、最も小さいデューティ比（以下、小デューティ比という）を示す閾値ＮＳがレジスタ４７に設定される。

尚、レジスタ４４には、ＰＷＭ周期をクロックの周期（以下、クロック周期という）で割った値が、閾値ＮＴｐとして設定される。また、ＰＷＭ信号のデューティ比は、ＰＷＭ周期におけるオン時間によって一意的に決まるため、レジスタ４５には、大デューティ比に該当するオン時間（即ち、ＰＷＭ周期に大デューティ比を乗じた時間）をクロック周期で割った値が、閾値ＮＬとして設定される。同様に、レジスタ４６には、中デューティ比に該当するオン時間をクロック周期で割った値が、閾値ＮＭとして設定され、レジスタ４７には、小デューティ比に該当するオン時間をクロック周期で割った値が、閾値ＮＳとして設定される。

一方、選択信号Ｓ１，Ｓ２とマルチプレクサ４８の出力値ＮＤ（即ち、マルチプレクサ４８が選択する閾値）との関係は、図３に示す通りである。また、図３において、“０”は、信号のレベルが論理０に該当するローであることを意味し、“１”は、信号のレベルが論理１に該当するハイであることを意味している。

更に、第１タイマ４１は、カウンタ４３の値（以下、カウンタ値ともいう）Ｎｃ１とレジスタ４４内の閾値ＮＴｐとを比較する比較器４９と、カウンタ値Ｎｃ１とマルチプレクサ４８の出力値ＮＤとを比較する比較器５０と、比較器４９の出力がセット端子（Ｓ）に入力され、比較器５０の出力がリセット端子（Ｒ）に入力されるＳＲラッチ５１と、を備えている。

比較器４９は、カウンタ値Ｎｃ１と閾値ＮＴｐとが不一致ならば、出力がローになり、カウンタ値Ｎｃ１と閾値ＮＴｐとが一致すると、出力がハイになる。すると、ＳＲラッチ５１がセット状態になり、そのＳＲラッチ５１の出力端子（Ｑ）からの出力信号がハイになる。更に、比較器４９の出力がハイになってＳＲラッチ５１がセット状態になると、カウンタ４３がリセット（初期化）されてカウンタ値Ｎｃ１が０に戻るようになっている。

また、比較器５０は、カウンタ値Ｎｃ１とマルチプレクサ４８の出力値ＮＤとが不一致ならば、出力がローになり、カウンタ値Ｎｃ１と出力値ＮＤとが一致すると、出力がハイになる。すると、ＳＲラッチ５１がリセットされて、そのＳＲラッチ５１の出力信号がローになる。

そして、ＰＷＭ出力部３７では、ＳＲラッチ５１の出力信号が、ＰＷＭ信号として、マイコン１１の外部へ（駆動回路１３へ）出力される。
尚、ＳＲラッチ５１は、セット端子とリセット端子との両方にハイの信号が入力された場合には、セット状態になる。このため、マルチプレクサ４８の出力値ＮＤが、閾値ＮＴｐと同じ値であれば、ＳＲラッチ５１の出力信号はハイのままとなり、即ち、ＰＷＭ信号のデューティ比が１００％になる。

一方、第２タイマ４２は、上記クロックによりカウントアップするカウンタ５３と、制御周期を示す閾値ＮＴｆがＣＰＵ３１により設定されるレジスタ５４と、制御周期においてＰＷＭ信号のデューティ比を切り替える任意の２つの時刻のうちの一方である第１時刻を示す閾値Ｎ１がＣＰＵ３１により設定されるレジスタ５５と、上記２つの時刻のうちの他方である第２時刻を示す閾値Ｎ２がＣＰＵ３１により設定されるレジスタ５６と、を備えている。

尚、レジスタ５４には、制御周期をクロック周期で割った値が、閾値ＮＴｆとして設定される。また、レジスタ５５には、制御周期の開始タイミングからＰＷＭ信号のデューティ比を大デューティ比から中デューティ比に切り替える時刻（これが第１時刻）が到来するまでの時間をクロック周期で割った値が、閾値Ｎ１として設定される。同様に、レジスタ５６には、制御周期の開始タイミングからＰＷＭ信号のデューティ比を中デューティ比から小デューティ比に切り替える時刻（これが第２時刻）が到来するまでの時間をクロック周期で割った値が、閾値Ｎ２として設定される。しかも、閾値ＮＴｆ，Ｎ１，Ｎ２の各々としては、閾値ＮＴｐの整数倍の値が設定される。

更に、第２タイマ４２は、カウンタ５３の値（以下、カウンタ値ともいう）Ｎｃ２とレジスタ５４内の閾値ＮＴｆとを比較する比較器５７と、カウンタ値Ｎｃ２とレジスタ５５内の閾値Ｎ１とを比較する比較器５８と、カウンタ値Ｎｃ２とレジスタ５６内の閾値Ｎ２とを比較する比較器５９と、比較器５７の出力がリセット端子（Ｒ）に入力され、比較器５８の出力がセット端子（Ｓ）に入力されるＳＲラッチ６１と、比較器５７の出力がリセット端子（Ｒ）に入力され、比較器５９の出力がセット端子（Ｓ）に入力されるＳＲラッチ６２と、を備えている。

比較器５７は、カウンタ値Ｎｃ２と閾値ＮＴｆとが不一致ならば、出力がローになり、カウンタ値Ｎｃ２と閾値ＮＴｆとが一致すると、出力がハイになる。すると、２つのＳＲラッチ６１，６２がリセットされて、そのＳＲラッチ６１，６２の出力端子（Ｑ）からの出力信号がローになる。更に、比較器５７の出力がハイになってＳＲラッチ６１，６２がリセットされると、カウンタ５３もリセットされてカウンタ値Ｎｃ２が０に戻るようになっている。

また、比較器５８は、カウンタ値Ｎｃ２と閾値Ｎ１とが不一致ならば、出力がローになり、カウンタ値Ｎｃ２と閾値Ｎ１とが一致すると、出力がハイになる。すると、ＳＲラッチ６１がセット状態になり、そのＳＲラッチ６１の出力信号がハイになる。そして、ＳＲラッチ６１の出力信号は、選択信号Ｓ１として、第１タイマ４１のマルチプレクサ４８に出力される。

また、比較器５９は、カウンタ値Ｎｃ２と閾値Ｎ２とが不一致ならば、出力がローになり、カウンタ値Ｎｃ２と閾値Ｎ２とが一致すると、出力がハイになる。すると、ＳＲラッチ６２がセット状態になり、そのＳＲラッチ６２の出力信号がハイになる。そして、ＳＲラッチ６２の出力信号は、選択信号Ｓ２として、第１タイマ４１のマルチプレクサ４８に出力される。

尚、ＳＲラッチ６１，６２の各々は、セット端子とリセット端子との両方にハイの信号が入力された場合には、リセットされる。このため、例えば、閾値Ｎ１と閾値Ｎ２が、閾値ＮＴｆと同じ値であれば、ＳＲラッチ６１，６２の出力信号（選択信号Ｓ１，Ｓ２）はローのままとなる。

次に、ＰＷＭ出力部３７の動作について説明する。
ＰＷＭ出力部３７は、例えばＣＰＵ３１からの起動指令を受けると動作を開始するが、その動作開始時に、初期化されて、カウンタ４３，５３とＳＲラッチ６１，６２がリセットされると共に、ＳＲラッチ５１がセット状態になる。尚、この初期化の時点で、レジスタ４４〜４７，５４〜５６の各々には既に閾値が設定されているものとする。

そして、図４に示すように、カウンタ値Ｎｃ１とカウンタ値Ｎｃ２が０から同じ度合いで増加していくが、カウンタ値Ｎｃ２が０から閾値Ｎ１に達するまでの期間（以下、第１期間という）では、ＳＲラッチ６１，６２の出力信号である選択信号Ｓ１，Ｓ２が、両方共にローとなり、マルチプレクサ４８の出力値ＮＤは閾値ＮＬとなる（図３参照）。

一方、カウンタ値Ｎｃ１が０からマルチプレクサ４８の出力値ＮＤに達するまでは、比較器５０の出力がローであるため、ＳＲラッチ５１はセット状態を続けることとなり、そのＳＲラッチ５１の出力信号であるＰＷＭ信号はハイになる。そして、カウンタ値Ｎｃ１がマルチプレクサ４８の出力値ＮＤと一致すると、比較器５０の出力がハイになってＳＲラッチ５１がリセットされ、ＰＷＭ信号がハイからローになる。その後、カウンタ値Ｎｃ１が閾値ＮＴｐと一致すると、比較器４９の出力がハイになってＳＲラッチ５１がセット状態に戻り、その結果、ＰＷＭ信号が再びローからハイになると共に、カウンタ値Ｎｃ１が０に戻る。

このため、ＳＲラッチ５１からは、ＰＷＭ周期＝「ＮＴｐ×クロック周期」で、デューティ比＝「ＮＤ／ＮＴｐ」のＰＷＭ信号が出力されることとなる。
そして、第１期間においては、マルチプレクサ４８の出力値ＮＤが閾値ＮＬとなるため、図４に示すように、ＰＷＭ信号のデューティ比は、大デューティ比である「ＮＬ／ＮＴｐ」となる。このため、図４では、第１期間のことを、大デューティ比期間とも記載している。

次に、カウンタ値Ｎｃ２が閾値Ｎ１と一致すると、比較器５８の出力がハイになってＳＲラッチ６１がセット状態になる。
このため、図４に示すように、カウンタ値Ｎｃ２が閾値Ｎ１から閾値Ｎ２に達するまでの期間（以下、第２期間という）では、選択信号Ｓ１，Ｓ２のうち、選択信号Ｓ１の方だけがハイになり、マルチプレクサ４８の出力値ＮＤは閾値ＮＭとなる（図３参照）。

よって、第２期間においては、ＰＷＭ信号のデューティ比が、中デューティ比である「ＮＭ／ＮＴｐ」となる。このため、図４では、第２期間のことを、中デューティ比期間とも記載している。

そして、その後、カウンタ値Ｎｃ２が閾値Ｎ２と一致すると、比較器５９の出力がハイになってＳＲラッチ６２もセット状態になる。
このため、図４に示すように、カウンタ値Ｎｃ２が閾値Ｎ２から閾値ＮＴｆに達するまでの期間（以下、第３期間という）では、選択信号Ｓ１，Ｓ２が両用共にハイとなり、マルチプレクサ４８の出力値ＮＤは閾値ＮＳとなる（図３参照）。

よって、第３期間においては、ＰＷＭ信号のデューティ比が、小デューティ比である「ＮＳ／ＮＴｐ」となる。このため、図４では、第３期間のことを、小デューティ比期間とも記載している。

そして、カウンタ値Ｎｃ２が閾値ＮＴｆに達すると、比較器５７の出力がハイになってＳＲラッチ６１，６２がリセットされ、選択信号Ｓ１，Ｓ２が両方共にローに戻り、カウンタ値Ｎｃ２も０に戻る。

また、カウンタ値Ｎｃ２が閾値ＮＴｆになったときには、カウンタ値Ｎｃ１も閾値ＮＴｐとなり、前述したように、比較器４９の出力がハイになってＳＲラッチ５１がセット状態になると共に、カウンタ値Ｎｃ１が０に戻る。

このため、カウンタ値Ｎｃ２が閾値ＮＴｆに達すると、ＰＷＭ出力部３７は初期化されたときと同じ状態に戻ることとなり、以後は、前述した動作（初期化された後の動作）を繰り返すこととなる。

次に、ＣＰＵ３１がＲＯＭ３３内のプログラムを実行することで行う処理について説明する。
ＣＰＵ３１は、リニアソレノイド５の制御を開始するとき、あるいはそのときよりも前（例えばマイコン１１が起動した直後）に、レジスタ４４に閾値ＮＴｐを書き込むと共に、レジスタ５４に閾値ＮＴｆを書き込む。尚、本実施形態では、マイコン１１の動作中にＰＷＭ周期と制御周期を変えないため、閾値ＮＴｐと閾値ＮＴｆは変更しない。

そして、ＣＰＵ３１は、リニアソレノイド５の制御を開始するときに、レジスタ４５，４６，４７，５５，５６の各々に、初期値を書き込み、その後、ＰＷＭ出力部３７に前述の起動指令を与える。尚、初期値としては、例えば、コイル７への通電電流を速やかに上昇させるために、次のような値を書き込む。即ち、レジスタ５５，５６の各々には、任意のデフォルト値（但し、閾値ＮＴｐの整数倍の値）を書き込み、レジスタ４５〜４７の各々には、閾値ＮＴｐ以下の同じ値を書き込むことにより、最初の制御周期における全てのＰＷＭ信号のデューティ比を同じにして、コイル７への通電電流を目標の電流に向けて増加させる。

また、ＣＰＵ３１は、各制御周期において、電流検出回路１５の出力（本実施形態ではフィルタ回路１７の出力）を、ＡＤ変換器３９により一定時間毎にサンプリングすると共に、そのサンプリング値を積算することにより、その制御周期においてコイル７に流れた電流の平均値（平均電流）を検出する。

そして、ＣＰＵ３１は、２回目以降の各制御周期の開始タイミング毎に、図５に示す制御処理のＳ１６０にて、レジスタ４５，４６，４７，５５，５６内の閾値を更新する。このため、図５の制御処理は、２回目以降の各制御周期の開始タイミングの直前毎に開始される。尚、本実施形態において、制御周期の開始タイミングとは、ＰＷＭ出力部３７におけるカウンタ値Ｎｃ２が閾値ＮＴｆから０に戻るタイミングに該当する。

図５に示すように、ＣＰＵ３１は、制御処理を開始すると、まずＳ１１０にて、上位制御によって算出される指令電流を取得する。上位制御では、まず車速（自動車の走行速度）やエンジンのスロットル開度や運転者によるシフト位置などの車両状態を表す情報に基づいて、変速機の目標状態を決定する。そして更に、その目標状態を実現するためのプランジャ８の目標位置を決定し、その目標位置にプランジャ８を位置させるためにコイル７に流すべき電流である指令電流を算出する。この指令電流は、コイル７に流したい最終目標の電流である。

次にＳ１２０にて、今回の制御周期（即ち、今からの制御周期）の１つ前である前回の制御周期において検出した実際の平均電流（以下、前回平均電流という）を用いたフィードバック処理により、今回の制御周期における目標電流を算出する。この目標電流は、今回の制御周期における通電電流の平均値の目標値である。そして、Ｓ１２０では、例えば、指令電流に対する前回平均電流の不足分が大きいほど、目標電流として大きい値を算出し、逆に、指令電流に対する前回平均電流の過剰分が大きいほど、目標電流として小さい値を算出する。

そして、次のＳ１３０では、今回の制御周期における通電電流の平均値を、Ｓ１２０で算出した目標電流にしつつ、その通電電流に一定振幅のディザ振動を発生させるための制御情報を、演算により決定する（つまり算出する）。

具体的には、Ｓ１３０では、制御情報として、今回の制御周期において通電電流の変化傾向を上昇と下降とのうちの一方から他方に移行させる極値タイミング（本実施形態では、上昇から下降に移行させる極大値タイミングであり、以下、ピークタイミングという）と、今回の制御周期の開始タイミングからピークタイミングまでのＰＷＭ信号のデューティ比であって、通電電流を上昇させる上昇デューティ比としての大デューティ比と、ピークタイミングから今回の制御周期の終了タイミングまでのＰＷＭ信号のデューティ比であって、通電電流を下降させる下降デューティ比としての小デューティ比と、を決定する。尚、大デューティ比は、小デューティ比よりも大きい。

ここで、ＲＯＭ３３には、目標電流に対して、その目標電流を実現するための基準デューティ比と、その基準デューティ比を増加させて大デューティ比を定めるためのデューティ比増加分と、その基準デューティ比を減少させて小デューティ比を定めるためのデューティ比減少分と、ピークタイミングとを記録したマップが記憶されている。尚、こうしたマップは、前述した特許文献１にも記載されている。

このため、Ｓ１３０において、ＣＰＵ３１は、ＲＯＭ３３内の上記マップから、Ｓ１２０で算出した目標電流に対応する基準デューティ比と、デューティ比増加分と、デューティ比減少分と、ピークタイミングとを、補間演算等により決定する。そして更に、ＣＰＵ３１は、基準デューティ比にデューティ比増加分を加えた値を、大デューティ比として決定し、基準デューティ比からデューティ比減少分を引いた値を、小デューティ比として決定する。

尚、ある目標電流Ｉｔに対応する基準デューティ比と、デューティ比増加分と、デューティ比減少分と、ピークタイミングとを、それぞれ、Ｄｔ、ΔＤｐ、ΔＤｍ、ＰＴとすると、上記マップは、『制御周期の開始タイミングからＰＴまでの期間は、通電電流が「Ｄｔ＋ΔＤｐ」の大デューティ比に応じた度合いで上昇し、ＰＴから制御周期の終了タイミングまでの期間は、通電電流が「Ｄｔ−ΔＤｍ」の小デューティ比に応じた度合いで下降し、その場合に、通電電流の平均値が目標電流Ｉｔになると共に、通電電流に一定振幅のディザ振幅が生じる』という想定で設計されている。このため、ＰＷＭ周期の途中のタイミングが、ピークタイミングとして決定されることがある。

ここで、制御周期におけるＰＷＭ信号の実際のデューティ比を、Ｓ１３０で決定された大デューティ比と小デューティ比との、２通りだけにすると仮定する。
この仮定の場合には、図７に例示するように、制御周期における複数のＰＷＭ信号（図７では便宜上５つ）のうち、最初のＰＷＭ信号から、Ｓ１３０で決定されたピークタイミングＰＴが含まれるＰＷＭ信号（以下、特定ＰＷＭ信号という）６５までは、デューティ比を大デューティ比にし、その特定ＰＷＭ信号６５よりも後のＰＷＭ信号は、デューティ比を小デューティ比にすることとなる。しかし、この場合、実際にデューティ比が変更されるのは、ピークタイミングＰＴよりも後であり、特定ＰＷＭ信号６５の次のＰＷＭ信号からになる。

このため、制御周期における全てのＰＷＭ信号のオン時間を合計した値である合計オン時間が、今回の制御周期における通電電流の平均値を目標電流にするために必要な全ＰＷＭ信号のオン時間の合計値である目標オン時間（即ち、オン時間の目標合計値）からずれてしまう。すると、通電電流の平均値（平均電流）が目標電流からずれて、リニアソレノイド５の制御精度が低下してしまう。図７の例では、決定されたピークタイミングＰＴが特定ＰＷＭ信号６５のオン期間中（ハイレベル期間中）であり、合計オン時間が目標オン時間よりも大きくなるため、図７の最下段において、実線で示す実際の平均電流が、点線で示す目標電流よりも大きくなってしまう。

そこで、本実施形態では、ＣＰＵ３１が、上記Ｓ１３０に続き、Ｓ１４０〜Ｓ１６０の処理を行う。
まずＳ１４０では、今回の制御周期における全ＰＷＭ信号の目標オン時間を算出する。具体的な処理を説明すると、上記マップにおける基準デューティ比は、目標電流を実現するためのデューティ比であるため、ＣＰＵ３１は、上記Ｓ１３０でマップから決定した基準デューティ比に該当するオン時間（即ち「ＰＷＭ周期×基準デューティ比」）に、制御周期において発生するＰＷＭ信号の総数Ｍ（＝ＮＴｆ／ＮＴｐ）を乗ずることにより、目標オン時間を算出する。

そして、ＣＰＵ３１は、次のＳ１５０にて、制御周期における合計オン時間を目標オン時間に一致させるための、中デューティ比を決定する処理を行う。
本実施形態では、図６に示すように、制御周期における複数のＰＷＭ信号（図６では便宜上５つ）のうち、ピークタイミングＰＴを含む特定ＰＷＭ信号６５を、デューティ比を修正する（即ち、中デューティ比にする）修正対象ＰＷＭ信号としている。そして、その修正対象ＰＷＭ信号のデューティ比として、Ｓ１３０で決定された大デューティ比及び小デューティ比とは異なる中デューティ比を決定するが、実際には、その中デューティ比に該当するオン時間ＴＭを、演算により決定する。

具体的に説明すると、図６に示すように、制御周期におけるＰＷＭ信号のうち、特定ＰＷＭ信号６５よりも前のＰＷＭ信号のデューティ比を、Ｓ１３０で決定された大デューティ比とし、特定ＰＷＭ信号６５よりも後のＰＷＭ信号のデューティ比を、Ｓ１３０で決定された小デューティ比として、特定ＰＷＭ信号６５を除いたＰＷＭ信号のオン時間の合計値Ｔａｂ（図６の例では「Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４」）を求める。そして、Ｓ１４０で算出した目標オン時間Ｔｏｎから、上記合計値Ｔａｂを引いた値を、オン時間ＴＭ（即ち、特定ＰＷＭ信号６５のオン時間）として算出する。

更に具体的には、制御周期におけるＰＷＭ信号のうち、特定ＰＷＭ信号６５よりも前のＰＷＭ信号の数をＮａ（図６の例では２）とし、特定ＰＷＭ信号６５よりも後のＰＷＭ信号の数をＮｂ（図６の例では２）とし、Ｓ１３０で決定された大デューティ比に該当するオン時間をＴＬとし、Ｓ１３０で決定された小デューティ比に該当するオン時間をＴＳとすると、下記の式１によりオン時間ＴＭを算出する。

ＴＭ＝Ｔｏｎ−Ｔａｂ＝Ｔｏｎ−（ＴＬ×Ｎａ＋ＴＳ×Ｎｂ） …式１
そして、ＣＰＵ３１は、次のＳ１６０では、今回の制御周期におけるＰＷＭ信号のうち、特定ＰＷＭ信号６５はＳ１５０で決定した中デューティ比で出力され、他のＰＷＭ信号はＳ１３０で決定したデューティ比で出力されるように（詳しくは、特定ＰＷＭ信号６５よりも前のＰＷＭ信号は大デューティ比で出力され、特定ＰＷＭ信号６５よりも後のＰＷＭ信号は小デューティ比で出力されるように）、ＰＷＭ出力部３７のレジスタ４５，４６，４７，５５，５６に閾値を書き込む。

具体的には、前述のクロック周期をＴｃｋとすると、レジスタ４５には、閾値ＮＬとして「ＴＬ／Ｔｃｋ」を書き込み、レジスタ４６には、閾値ＮＭとして「ＴＭ／Ｔｃｋ」を書き込み、レジスタ４７には、閾値ＮＳとして「ＴＳ／Ｔｃｋ」を書き込む。そして、レジスタ５５には、閾値Ｎ１として、「ＮＴｐ×Ｎａ」を書き込み、レジスタ５６には、閾値Ｎ２として、「ＮＴｐ×（Ｎａ＋１）」を書き込む。そして、その後、ＣＰＵ３１は、当該制御処理を終了する。

このため、図６に示すように、今回の制御周期においてＰＷＭ出力部３７から出力されるＰＷＭ信号のうち、最初からＮａ個のＰＷＭ信号は、オン時間がＴＬの大デューティ比となり、最初から「Ｎａ＋１」個目の特定ＰＷＭ信号６５は、オン時間がＴＭの中デューティ比となり、それより後のＮｂ個のＰＷＭ信号は、オン時間がＴＳの小デューティ比となる。

以上のような制御装置１によれば、Ｓ１３０で決定されるピークタイミングＰＴが、何れかのＰＷＭ信号の周期途中であっても、制御周期におけるＰＷＭ信号の実際の合計オン時間を目標オン時間に合わせることができる。よって、リニアソレノイド５の制御精度が低下してしまうことを防止することができる。

更に、Ｓ１３０で決定されたデューティ比とは異なるデューティ比にする修正対象ＰＷＭ信号は、ピークタイミングＰＴを含む１つの特定ＰＷＭ信号６５である。このため、コイル７への通電電流の波形を、Ｓ１３０で決定された制御情報に基づく目標の波形に近づけることができる。その目標の波形とは、ピークタイミングが、Ｓ１３０で決定されたピークタイミングＰＴとなり、そのピークタイミングＰＴまでの上昇度合いが、Ｓ１３０で決定された大デューティ比に応じた度合いとなり、ピークタイミングＰＴからの下降度合いが、Ｓ１３０で決定された小デューティ比に応じた度合いとなる、という波形である。よって、制御装置１によれば、通電電流のディザ振動波形も目標の波形に近づけることができ、リニアソレノイド５の制御精度を一層良好にすることができる。

また、ＰＷＭ出力部３７は、第１のデューティ比情報としての閾値ＮＬ、第２のデューティ比情報としての閾値ＮＭ、及び第３のデューティ比情報としての閾値ＮＳが設定されるレジスタ４５，４６，４７と、第１の時刻情報としての閾値Ｎ１、及び第２の時刻情報としての閾値Ｎ２が設定されるレジスタ５５，５６と、を備えている。そして、ＰＷＭ出力部３７は、制御周期の開始タイミングから閾値Ｎ１が示す時刻が到来するまでの第１期間は、閾値ＮＬが示すデューティ比でＰＷＭ信号を出力し、閾値Ｎ１が示す時刻が到来した時から閾値Ｎ２が示す時刻が到来するまでの第２期間は、閾値ＮＭが示すデューティ比でＰＷＭ信号を出力し、閾値Ｎ２が示す時刻が到来した時から制御周期の終了タイミングまでの第３期間は、閾値ＮＳが示すデューティ比でＰＷＭ信号を出力するように構成されている。

このため、ＰＷＭ出力部３７にＰＷＭ信号を出力させる出力制御手段としてのＣＰＵ３１は、デューティ比設定部としてのレジスタ４５〜４７と、時刻設定部としてのレジスタ５５，５６とに、閾値を設定するだけで、制御周期におけるＰＷＭ信号のデューティ比を、任意のタイミングで３通りに順次切り替えることができる。よって、ＣＰＵ３１の処理負荷を低減することができる。

尚、本第１実施形態では、大デューティ比が、第１デューティ比の一例に相当し、小デューティ比が、第２デューティ比の一例に相当している。
［第１変形例］
上記第１実施形態において、修正対象ＰＷＭ信号は、２つ以上であっても良い。

そして、その場合には、特定ＰＷＭ信号６５を含む連続した２つ以上のＰＷＭ信号を、修正対象ＰＷＭ信号にすると良い。このようにすれば、もし、特定ＰＷＭ信号６５のデューティ比を調整するだけではＰＷＭ信号の合計オン時間を目標オン時間に合わせることができない場合でも、２つ以上の修正対象ＰＷＭ信号のデューティ比を調整することで、通電電流の波形を目標の波形から大きくずらしてしまうことなく、合計オン時間を目標オン時間に合わせることができる。

例えば、修正対象ＰＷＭ信号を、特定ＰＷＭ信号６５と、特定ＰＷＭ信号６５の１つ前のＰＷＭ信号と、特定ＰＷＭ信号６５の１つ後のＰＷＭ信号との、３つにした場合には、第１実施形態を以下のように変形すれば良い。

まず、ＣＰＵ３１は、図５のＳ１５０では、式１の代わりに、下記の式２により、３つの修正対象ＰＷＭ信号の合計のオン時間（＝３×ＴＭ）を求め、その合計のオン時間を３で割った値を、各修正対象ＰＷＭ信号のオン時間（即ち、中デューティ比に該当するオン時間）ＴＭとして算出する。

３×ＴＭ＝Ｔｏｎ−｛ＴＬ×（Ｎａ−１）＋ＴＳ×（Ｎｂ−１）｝ …式２
そして、ＣＰＵ３１は、図５のＳ１６０において、レジスタ５５には、閾値Ｎ１として、「ＮＴｐ×（Ｎａ−１）」を書き込み、レジスタ５６には、閾値Ｎ２として、「ＮＴｐ×（Ｎａ＋２）」を書き込めば良い。尚、この例においても、レジスタ４５には、閾値ＮＬとして「ＴＬ／Ｔｃｋ」を書き込み、レジスタ４６には、閾値ＮＭとして「ＴＭ／Ｔｃｋ」を書き込み、レジスタ４７には、閾値ＮＳとして「ＴＳ／Ｔｃｋ」を書き込めば良い。

［第２実施形態］
次に、第２実施形態について説明するが、第１実施形態と同一または類似の構成要素や数値等については、その第１実施形態で用いた符号と同じ符号を用いるため、詳細な説明は省略する。また、このことは、後述する他の実施形態についても同様である。

第２実施形態の制御装置１は、第１実施形態と比較すると、下記の（１−１）〜（１−３）の点が異なっている。
（１−１）マイコン１１は、ＰＷＭ出力部３７に代えて、図８に示すＰＷＭ出力部６７を備えている。

そのＰＷＭ出力部６７は、ＰＷＭ出力部３７と比較すると、第２タイマ４２及びマルチプレクサ４８を備えておらず、また、３つのレジスタ４５〜４７に代えて、１つのレジスタ６９を備えると共に、比較器５０に代えて、比較器７０を備えている。

比較器７０は、カウンタ値Ｎｃ１（カウンタ４３の値）とレジスタ６９内の閾値Ｎｔｈとを大小比較し、カウンタ値Ｎｃ１が閾値Ｎｔｈ以上であれば、出力がハイになる。そして、その比較器７０の出力が、ＳＲラッチ５１のリセット端子（Ｒ）に入力されるようになっている。よって、カウンタ値Ｎｃ１が閾値Ｎｔｈ以上になると、ＳＲラッチ５１がリセットされて、そのＳＲラッチ５１の出力信号であるＰＷＭ信号がローになる。

このため、レジスタ６９には、ＰＷＭ信号のオン時間を示す値であって、そのオン時間をクロック周期で割った値が、閾値Ｎｔｈとして設定される。
つまり、ＰＷＭ出力部６７は、ＰＷＭ信号の周期を計時するカウンタ４３と、カウンタ値Ｎｃ１がＰＷＭ信号の周期の終了タイミングに該当する値（閾値ＮＴｐ）になる毎に、ＰＷＭ信号の出力レベルをアクティブレベルにすると共に、カウンタ４３を初期化する初期化手段としての比較器４９と、カウンタ値Ｎｃ１と大小比較される閾値Ｎｔｈとして、ＰＷＭ信号のオン時間を示す値が設定される閾値設定部としてのレジスタ６９と、カウンタ値Ｎｃ１がレジスタ６９内の閾値Ｎｔｈ以上になると、ＰＷＭ信号の出力レベルをアクティブレベルから非アクティブレベルに反転させる出力反転手段としての比較器７０と、を備えている。

そして、このようなＰＷＭ出力部６７によれば、ＰＷＭ信号の出力レベルがアクティブレベル（ハイ）になっているオン期間中に、レジスタ６９内の閾値Ｎｔｈを、その時点のカウンタ値Ｎｃ１よりも小さい値に書き換えれば、ＰＷＭ信号は、即座にアクティブレベルから非アクティブレベル（ロー）に反転することとなる。

（１−２）ＣＰＵ３１は、図５の制御処理のＳ１６０では、上記レジスタ６９に、閾値Ｎｔｈとして、Ｓ１３０で決定された大デューティ比に該当するオン時間ＴＬを示す値を書き込む。尚、その値は、詳しくは、オン時間ＴＬをクロック周期Ｔｃｋで割った値（＝ＴＬ／Ｔｃｋ）である。そして、本第２実施形態では、この値をＮＬと記載する。

（１−３）そして、ＣＰＵ３１は、図１０における時刻ｔ１に示すように、制御周期における特定ＰＷＭ信号６５の開始タイミングから、図５のＳ１５０で算出したオン時間ＴＭが経過したときに、図９の閾値変更処理を実行する。

その閾値変更処理では、レジスタ６９に、閾値Ｎｔｈとして、Ｓ１３０で決定された小デューティ比に該当するオン時間ＴＳを示す値を書き込む（Ｓ２１０）。尚、その値は、詳しくは、オン時間ＴＳをクロック周期Ｔｃｋで割った値（＝ＴＳ／Ｔｃｋ）である。そして、本第２実施形態では、この値をＮＳと記載する。

このため、上記閾値変更処理により、レジスタ６９内の閾値Ｎｔｈは、大デューティ比に対応する値ＮＬから、小デューティ比に対応する値ＮＳに変更される。
そして、通常ならば「ＴＭ＞ＴＳ」であり、図１０に示すように、閾値変更処理が実行される時刻ｔ１のタイミングでは、カウンタ値Ｎｃ１が既に値ＮＳ以上であるため、ＰＷＭ出力部６７からのＰＷＭ信号が即座にハイからローへと反転することとなる。よって、特定ＰＷＭ信号６５のデューティ比は、Ｓ１５０で算出されたオン時間ＴＭに応じた中デューティ比になる。

以上のような第２実施形態によれば、第１実施形態と比較すると、ＰＷＭ出力部６７のハードウェア構成が簡単なもので済むという利点がある。
尚、上記第２実施形態において、ＣＰＵ３１は、図９の閾値変更処理を、図５のＳ１３０で決定されたピークタイミングＰＴで実行しても良い。そして、このように変形した場合には、図５におけるＳ１４０及びＳ１５０の処理を省略することができる。

［第３実施形態］
第３実施形態の制御装置１は、第１実施形態と比較すると、下記の（２−１）及び（２−２）の点が異なっている。

（２−１）マイコン１１が、ＰＷＭ出力部３７に代えて、図１１に示すＰＷＭ出力部７３を備えている。
そのＰＷＭ出力部７３は、ＰＷＭ出力部３７と比較すると、第２タイマ４２からレジスタ５６、比較器５９及びＳＲラッチ６２が削除されており、第１タイマ４１からレジスタ４６が削除されている。そして、マルチプレクサ４８は、ＳＲラッチ６１の出力信号である選択信号Ｓ１に応じて、その選択信号Ｓ１がローならば、レジスタ４５内の閾値ＮＬを選択して比較器５０に出力し、選択信号Ｓ１がハイならば、レジスタ４７内の閾値ＮＳを選択して比較器５０に出力する。

このため、ＰＷＭ出力部７３は、制御周期の開始タイミングからレジスタ５５内の閾値Ｎ１が示す時刻が到来するまでの期間は、閾値ＮＬが示すデューティ比でＰＷＭ信号を出力し、閾値Ｎ１が示す時刻が到来した時から制御周期の終了タイミングまでの期間は、閾値ＮＳが示すデューティ比でＰＷＭ信号を出力することとなる。

（２−２）ＣＰＵ３１は、図５の制御処理に代えて、図１２の制御処理を実行する。
図１２の制御処理は、図５の制御処理と比較すると、Ｓ１５０の代わりにＳ１７０，Ｓ１８０の処理が行われる点と、Ｓ１６０の代わりにＳ１９０の処理が行われる点とが異なっている。このため、Ｓ１９０の処理は、２回目以降の各制御周期の開始タイミング毎に行われる。

図１２の制御処理において、ＣＰＵ３１は、Ｓ１４０の次に、Ｓ１７０へ進み、オン時間誤差ΔＴを算出する。そのオン時間誤差ΔＴは、図１３に示すように、今回の制御周期におけるＰＷＭ信号のデューティ比を、Ｓ１３０で決定された大デューティ比（オン時間＝ＴＬ）と小デューティ比（オン時間＝ＴＳ）との、２通りだけにしたと仮定した場合の合計オン時間ＴΣと、Ｓ１４０で算出した目標オン時間Ｔｏｎとの差（ＴΣ−Ｔｏｎ）である。尚、図１３の「ＰＷＭ出力波形」の段においては、実線で示す波形が、上記仮定の場合のＰＷＭ信号を示している。

そして、ＣＰＵ３１は、次のＳ１８０にて、Ｓ１３０で決定された大デューティ比と小デューティ比との各々を、オン時間誤差ΔＴに基づいて同量ずつ補正することにより、補正大デューティ比と補正小デューティ比とを決定する。

具体的には、補正大デューティ比に該当するオン時間ＴｒＬと、補正小デューティ比に該当するオン時間ＴｒＳとを、以下の手順で決定する。
まず、図１３に示すように、Ｓ１７０で算出したオン時間誤差ΔＴを、制御周期におけるＰＷＭ信号の総数Ｍ（＝Ｎａ＋１＋Ｎｂ＝ＮＴｆ／ＮＴｐ）で割った値（＝ΔＴ／Ｍ）を、補正時間Ｒとして算出する。そして、Ｓ１３０で決定された大デューティ比に該当するオン時間ＴＬから、補正時間Ｒを減じた値（＝ＴＬ−Ｒ）を、オン時間ＴｒＬとし、同様に、Ｓ１３０で決定された小デューティ比に該当するオン時間ＴＳから、補正時間Ｒを減じた値（＝ＴＳ−Ｒ）を、オン時間ＴｒＳとする。

次に、ＣＰＵ３１は、Ｓ１９０にて、レジスタ４５に、閾値ＮＬとして「ＴｒＬ／Ｔｃｋ」を書き込み、レジスタ４７に、閾値ＮＳとして「ＴｒＳ／Ｔｃｋ」を書き込み、レジスタ５５に、閾値Ｎ１として「ＮＴｐ×（Ｎａ＋１）」を書き込む。そして、その後、当該制御処理を終了する。

つまり、本第３実施形態の制御装置１では、制御周期における全てのＰＷＭ信号を、修正対象ＰＷＭ信号にしている。そして、図１３の「ＰＷＭ出力波形」の段において、点線で示すように、制御周期における複数のＰＷＭ信号のうち、最初のＰＷＭ信号から特定ＰＷＭ信号６５までの「Ｎａ＋１」個のＰＷＭ信号のデューティ比を、Ｓ１３０により決定された大デューティ比を補正時間Ｒに該当する補正値（＝Ｒ／ＰＷＭ周期）だけ小さく補正した補正大デューティ比にし、特定ＰＷＭ信号６５よりも後の「Ｎｂ」個のＰＷＭ信号のデューティ比を、Ｓ１３０により決定された小デューティ比を上記補正値だけ小さく補正した補正小デューティ比にするようになっている。

そして、このような第３実施形態によっても、第１実施形態と同様に、制御周期におけるＰＷＭ信号の実際の合計オン時間を目標オン時間Ｔｏｎに合わせることができ、延いては、リニアソレノイド５の制御精度が低下してしまうことを防止することができる。また、ＰＷＭ出力部７３のハードウェア構成が、第１実施形態のＰＷＭ出力部３７よりも簡単なもので済むという利点がある。

［第２変形例］
上記第３実施形態において、合計オン時間を目標オン時間と一致させるためにデューティ比をＳ１３０で決定された値から修正する修正対象ＰＷＭ信号は、制御周期における全てのＰＷＭ信号のうち、最初のＰＷＭ信号から特定ＰＷＭ信号６５までのＰＷＭ信号だけにしたり、あるいは、特定ＰＷＭ信号６５よりも後のＰＷＭ信号だけにすることも可能である。

前者の場合、Ｓ１８０では、オン時間誤差ΔＴを「Ｎａ＋１」で割った値を、補正時間Ｒとして算出し、大デューティ比に該当するオン時間ＴＬから、その補正時間Ｒを減じた値を、補正大デューティ比に該当するオン時間ＴｒＬとすれば良い。そして、Ｓ１９０では、レジスタ４５に、閾値ＮＬとして「ＴｒＬ／Ｔｃｋ」を書き込めば良いが、レジスタ４７には、閾値ＮＳとして「ＴＳ／Ｔｃｋ」を書き込めば良く、レジスタ５５には、閾値Ｎ１として「ＮＴｐ×（Ｎａ＋１）」を書き込めば良い。

そして、このようにすれば、制御周期における複数のＰＷＭ信号のうち、最初のＰＷＭ信号から特定ＰＷＭ信号６５までの「Ｎａ＋１」個のＰＷＭ信号のデューティ比が、Ｓ１３０で決定された大デューティ比よりも小さい補正大デューティ比となり、特定ＰＷＭ信号６５よりも後の「Ｎｂ」個のＰＷＭ信号のデューティ比は、Ｓ１３０で決定された小デューティ比となる。

また、後者の場合、Ｓ１８０では、オン時間誤差ΔＴを「Ｎｂ」で割った値を、補正時間Ｒとして算出し、小デューティ比に該当するオン時間ＴＳから、その補正時間Ｒを減じた値を、補正小デューティ比に該当するオン時間ＴｒＳとすれば良い。そして、Ｓ１９０では、レジスタ４７に、閾値ＮＳとして「ＴｒＳ／Ｔｃｋ」を書き込めば良いが、レジスタ４５には、閾値ＮＬとして「ＴＬ／Ｔｃｋ」を書き込めば良く、レジスタ５５には、閾値Ｎ１として「ＮＴｐ×（Ｎａ＋１）」を書き込めば良い。

そして、このようにすれば、制御周期における複数のＰＷＭ信号のうち、最初のＰＷＭ信号から特定ＰＷＭ信号６５までの「Ｎａ＋１」個のＰＷＭ信号のデューティ比は、Ｓ１３０で決定された大デューティ比となり、特定ＰＷＭ信号６５よりも後の「Ｎｂ」個のＰＷＭ信号のデューティ比が、Ｓ１３０で決定された小デューティ比よりも小さい補正小デューティ比となる。

以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施し得ることは勿論である。

例えば、前述した各実施形態では、制御周期における通電電流を上昇させてから下降させるようになっていたが、通電電流を下降させてから上昇させるようになっていても、本発明は適用することができる。

第１実施形態を変形した場合を例に挙げて説明する。
まず、図５のＳ１３０では、極値タイミングとして、通電電流の変化傾向を下降から上昇に移行させる極小値タイミングを決定することとなる。更に、そのＳ１３０では、今回の制御周期の開始タイミングから極小値タイミングまでのＰＷＭ信号のデューティ比として、小デューティ比（下降デューティ比）を決定し、極小値タイミングから今回の制御周期の終了タイミングまでのＰＷＭ信号のデューティ比として、大デューティ比（上昇デューティ比）を決定することとなる。

そして、図５のＳ１５０では、制御周期におけるＰＷＭ信号のうち、特定ＰＷＭ信号６５よりも前のＰＷＭ信号のデューティ比を、Ｓ１３０で決定された小デューティ比とし、特定ＰＷＭ信号６５よりも後のＰＷＭ信号のデューティ比を、Ｓ１３０で決定された大デューティ比として、特定ＰＷＭ信号６５を除いたＰＷＭ信号のオン時間の合計値Ｔａｂを求め、その合計値ＴａｂをＳ１４０で算出された目標オン時間Ｔｏｎから引いた値を、特定ＰＷＭ信号６５のオン時間（即ち、中デューティ比に該当するオン時間）ＴＭとして算出することとなる。

そして更に、図５のＳ１６０では、レジスタ４５に「ＴＳ／Ｔｃｋ」を書き込み、レジスタ４６に「ＴＭ／Ｔｃｋ」を書き込み、レジスタ４７に「ＴＬ／Ｔｃｋ」を書き込むこととなる。また、第１実施形態と同様に、レジスタ５５には、閾値Ｎ１として、「ＮＴｐ×Ｎａ」を書き込み、レジスタ５６には、閾値Ｎ２として、「ＮＴｐ×（Ｎａ＋１）」を書き込むこととなる。つまり、今回の制御周期において出力されるＰＷＭ信号のうち、最初から特定ＰＷＭ信号６５の１つ前までのＰＷＭ信号は、Ｓ１３０で決定された小デューティ比にし、特定ＰＷＭ信号６５は、オン時間がＴＭの中デューティ比にし、それより後のＰＷＭ信号は、Ｓ１３０で決定された大デューティ比にする。

そして、以上のように変形しても、第１実施形態と同様の効果を得ることができる。

１…制御装置、３…バッテリ、５…リニアソレノイド、７…コイル、９…トランジスタ、３１…ＣＰＵ、３７，６７，７３…ＰＷＭ出力部、６５…特定ＰＷＭ信号

Claims (6)

1. デューティ比が可変のＰＷＭ信号を出力するＰＷＭ信号出力手段（３７，６７，７３）と、
   電源（３）からリニアソレノイド（５）のコイル（７）に電流を流すための通電経路を、前記ＰＷＭ信号に応じて連通及び遮断させることにより、前記コイルに電流を流す駆動手段（９）と、
   前記ＰＷＭ信号の周期を複数倍した長さの制御周期毎に動作し、今回の前記制御周期における前記コイルへの通電電流の平均値を目標値にしつつ前記通電電流にディザ振動を発生させるための制御情報として、前記通電電流の変化傾向を上昇と下降とのうちの一方から他方に移行させるタイミングである極値タイミング（ＰＴ）と、当該制御周期の開始タイミングから前記極値タイミングまでの前記ＰＷＭ信号のデューティ比である第１デューティ比と、前記極値タイミングから当該制御周期の終了タイミングまでの前記ＰＷＭ信号のデューティ比である第２デューティ比と、を決定する決定手段（３１，Ｓ１３０）とを備え、
   前記決定手段により決定された前記制御情報に基づいて、前記ＰＷＭ信号出力手段に前記ＰＷＭ信号を出力させるリニアソレノイド制御装置（１）であって、
   前記制御周期における複数の前記ＰＷＭ信号のうち、前記決定手段により決定された極値タイミングが含まれるＰＷＭ信号である特定ＰＷＭ信号（６５）を少なくとも含む１つ以上の修正対象ＰＷＭ信号のデューティ比を、前記決定手段により決定されたデューティ比とは異なる値に決定する手段であって、前記制御周期における全ての前記ＰＷＭ信号のオン時間を合計した値が、当該制御周期における前記通電電流の平均値を前記目標値にするための前記オン時間の目標合計値と一致するように、前記修正対象ＰＷＭ信号のデューティ比を、前記決定手段により決定されたデューティ比とは異なる値に決定する修正手段（３１，Ｓ１４０，Ｓ１５０，Ｓ１７０，Ｓ１８０）と、
   前記制御周期における複数の前記ＰＷＭ信号のうち、前記修正対象ＰＷＭ信号については、前記ＰＷＭ信号出力手段に、前記修正手段により決定されたデューティ比で出力させ、前記修正対象ＰＷＭ信号以外のＰＷＭ信号については、前記ＰＷＭ信号出力手段に、前記決定手段により決定されたデューティ比で出力させる出力制御手段（３１，Ｓ１６０，Ｓ２１０，Ｓ１９０）と、
   を備えることを特徴とするリニアソレノイド制御装置。
2. 請求項１に記載のリニアソレノイド制御装置において、
   前記修正対象ＰＷＭ信号は、１つであり、前記特定ＰＷＭ信号であること、
   を特徴とするリニアソレノイド制御装置。
3. 請求項１に記載のリニアソレノイド制御装置において、
   前記修正対象ＰＷＭ信号は、連続する２つ以上のＰＷＭ信号であること、
   を特徴とするリニアソレノイド制御装置。
4. 請求項２又は請求項３に記載のリニアソレノイド制御装置において、
   前記ＰＷＭ信号出力手段（３７）は、
   ３通りのデューティ比の各々を示す第１のデューティ比情報（ＮＬ）、第２のデューティ比情報（ＮＭ）及び第３のデューティ比情報（ＮＳ）が設定されるデューティ比設定部（４５，４６，４７）と、
   前記制御周期における２つの時刻の各々を示す第１の時刻情報（Ｎ１）及び第２の時刻情報（Ｎ２）が設定される時刻設定部（５５，５６）と、を備え、
   前記制御周期の開始タイミングから前記第１の時刻情報が示す時刻が到来するまでの第１期間は、前記第１のデューティ比情報が示すデューティ比でＰＷＭ信号を出力し、前記第１の時刻情報が示す時刻が到来した時から前記第２の時刻情報が示す時刻が到来するまでの第２期間は、前記第２のデューティ比情報が示すデューティ比でＰＷＭ信号を出力し、前記第２の時刻情報が示す時刻が到来した時から前記制御周期の終了タイミングまでの第３期間は、前記第３のデューティ比情報が示すデューティ比でＰＷＭ信号を出力すること、
   を特徴とするリニアソレノイド制御装置。
5. 請求項２に記載のリニアソレノイド制御装置において、
   前記決定手段（３１，Ｓ１３０）は、
   前記極値タイミングとして、前記通電電流の変化傾向を上昇から下降に移行させるタイミングを決定すると共に、前記第１デューティ比として、前記第２デューティ比よりも大きいデューティ比を決定するようになっており、
   前記ＰＷＭ信号出力手段（６７）は、
   前記ＰＷＭ信号の周期を計時するカウンタ（４３）と、
   前記カウンタの値が、前記ＰＷＭ信号の周期の終了タイミングに該当する値になる毎に、前記ＰＷＭ信号の出力レベルを、前記通電経路を連通させる方のアクティブレベルにすると共に、前記カウンタを初期化する初期化手段（４９）と、
   前記カウンタの値と大小比較される閾値として、前記ＰＷＭ信号のオン時間を示す値が設定される閾値設定部（６９）と、
   前記カウンタの値と前記閾値設定部に設定された閾値とを大小比較し、前記カウンタの値が前記閾値以上になると、前記ＰＷＭ信号の出力レベルをアクティブレベルから非アクティブレベルに反転させる出力反転手段（７０，５１）と、を備えており、
   前記出力制御手段（３１，Ｓ１６０，Ｓ２１０）は、
   前記制御周期の開始タイミングにおいて、前記閾値設定部に、前記閾値として、前記決定手段により決定された前記第１デューティ比に該当するオン時間を示す値を設定し（Ｓ１６０）、
   前記特定ＰＷＭ信号の開始タイミングから前記修正手段により決定されたデューティ比に該当するオン時間が経過したタイミングで、前記閾値設定部内の前記閾値を、前記決定手段により決定された前記第２デューティ比に該当するオン時間を示す値に変更すること（Ｓ２１０）、
   を特徴とするリニアソレノイド制御装置。
6. 請求項１に記載のリニアソレノイド制御装置において、
   前記修正対象ＰＷＭ信号は、前記制御周期における全ての前記ＰＷＭ信号であり、
   前記修正手段（３１，Ｓ１４０，Ｓ１７０，Ｓ１８０）は、
   前記制御周期における複数の前記ＰＷＭ信号のうち、最初のＰＷＭ信号から前記特定ＰＷＭ信号までの各ＰＷＭ信号のデューティ比を、前記決定手段により決定された前記第１デューティ比を所定値だけ補正した値に決定すると共に、前記特定ＰＷＭ信号よりも後の各ＰＷＭ信号のデューティ比を、前記決定手段により決定された前記第２デューティ比を前記所定値だけ補正した値に決定すること、
   を特徴とするリニアソレノイド制御装置。

Images