JP6632488B2 - 制御装置およびad変換制御方法 - Google Patents

制御装置およびad変換制御方法 Download PDF

Info

Publication number
JP6632488B2
JP6632488B2 JP2016142775A JP2016142775A JP6632488B2 JP 6632488 B2 JP6632488 B2 JP 6632488B2 JP 2016142775 A JP2016142775 A JP 2016142775A JP 2016142775 A JP2016142775 A JP 2016142775A JP 6632488 B2 JP6632488 B2 JP 6632488B2
Authority
JP
Japan
Prior art keywords
conversion
unit
control
cycle
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016142775A
Other languages
English (en)
Other versions
JP2018014607A (ja
Inventor
将利 渡邊
将利 渡邊
重人 梅山
重人 梅山
雅憲 赤座
雅憲 赤座
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2016142775A priority Critical patent/JP6632488B2/ja
Priority to US15/600,231 priority patent/US9787315B1/en
Priority to CN201710588432.2A priority patent/CN107643705B/zh
Publication of JP2018014607A publication Critical patent/JP2018014607A/ja
Application granted granted Critical
Publication of JP6632488B2 publication Critical patent/JP6632488B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods
    • H03M1/1255Synchronisation of the sampling frequency or phase to the input frequency or phase
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F01MACHINES OR ENGINES IN GENERAL; ENGINE PLANTS IN GENERAL; STEAM ENGINES
    • F01LCYCLICALLY OPERATING VALVES FOR MACHINES OR ENGINES
    • F01L1/00Valve-gear or valve arrangements, e.g. lift-valve gear
    • F01L1/34Valve-gear or valve arrangements, e.g. lift-valve gear characterised by the provision of means for changing the timing of the valves without changing the duration of opening and without affecting the magnitude of the valve lift
    • F01L1/344Valve-gear or valve arrangements, e.g. lift-valve gear characterised by the provision of means for changing the timing of the valves without changing the duration of opening and without affecting the magnitude of the valve lift changing the angular relationship between crankshaft and camshaft, e.g. using helicoidal gear
    • F01L1/3442Valve-gear or valve arrangements, e.g. lift-valve gear characterised by the provision of means for changing the timing of the valves without changing the duration of opening and without affecting the magnitude of the valve lift changing the angular relationship between crankshaft and camshaft, e.g. using helicoidal gear using hydraulic chambers with variable volume to transmit the rotating force
    • F01L2001/34423Details relating to the hydraulic feeding circuit
    • F01L2001/34426Oil control valves
    • F01L2001/3443Solenoid driven oil control valves

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、制御装置およびAD変換制御方法に関する。
近年、例えば、自動変速機や可変吸排気バルブなどにリニアソレノイドが用いられている。リニアソレノイドは、供給される電流に応じて可動体である弁体の位置を直線的に変更するソレノイドである。かかるリニアソレノイドの制御において、ハウジングとスプールなどの弁体との間の摩擦を軽減させて摺動性を高めるために、弁体を振動させるディザ制御が行われる(例えば、特許文献1参照)。
特開2004−301224号公報
上述したディザ制御は、交流成分であるディザ成分を重畳した電流をリニアソレノイドへ供給することによって行われ、かかるディザ成分の振幅は目標値になるように制御される。そのため、リニアソレノイドへ供給されるディザ成分の振幅を検出できるように、リニアソレノイドへ供給される電流の検出は、ディザ周期内で複数回行われる。
かかる電流検出をAD変換によって行う場合、ディザ成分の振幅を検出できるようにAD変換のタイミングを適切に設定することが望ましい。このことは、ディザ成分に限らず交流成分が重畳された電流または電圧を制御対象へ供給する制御装置において、制御対象へ供給される電流または電圧の検出をAD変換によって行う場合も同様である。
本発明は、上記に鑑みてなされたものであって、制御対象に供給される電流または電圧に重畳される交流成分に対するAD変換のタイミングを適切に設定することができる制御装置およびAD変換制御方法を提供することを目的とする。
実施形態の一態様に係る制御装置は、駆動部と、出力部と、AD変換部と、AD変換制御部と、駆動制御部とを備える。前記駆動部は、交流成分が重畳された電流または電圧を制御対象へ供給する。前記出力部は、前記駆動部から前記制御対象へ供給される電流または電圧に応じた検出電圧を出力する。前記AD変換部は、前記検出電圧をAD変換してAD変換値を生成する。前記AD変換制御部は、前記交流成分の交流周期内において複数回のタイミングで前記AD変換部に前記AD変換を実行させ、複数のAD変換値を取得する。前記駆動制御部は、前記複数のAD変換値に基づいて、前記駆動部から前記制御対象へ供給させる前記電流または前記電圧を制御する。前記AD変換制御部は、前記交流周期内において、当該交流周期の開始タイミングに同期して1回目のAD変換を前記AD変換部に実行させた後、前記AD変換部の内部タイマによるトリガで2回目以降のAD変換を所定の時間間隔で前記AD変換部に実行させる。
実施形態の一態様に係る制御装置およびAD変換制御方法によれば、制御対象に供給される電流または電圧に重畳される交流成分に対するAD変換のタイミングを適切に設定することができる。
図1Aは、本発明の実施形態に係る制御装置の一例を示す図である。 図1Bは、AD変換制御部がAD変換部に実行させるAD変換のタイミングを説明するための図である。 図2は、実施形態に係る制御システムの一例を示す図である。 図3は、リニアソレノイドバルブの構成例を示す図である。 図4は、制御部の機能ブロック図およびAD変換部の構成の一例を示す図である。 図5は、電流フィードバックデューティ比と、ディザデューティ比と、PWM信号と、出力電流と、電流検出値との関係を示す図である。 図6は、第1モードによるAD変換要求によるAD変換の説明図である。 図7は、第2モードによるAD変換要求によるAD変換の説明図である。 図8は、ディザ周期の変化と実行されるモードとの関係の一例を示す図である。 図9は、第3モードによるAD変換要求によるAD変換の説明図である。 図10は、AD変換制御部が実行する処理手順の一例を示すフローチャートである。 図11は、図10に示すステップS4で実行される第1モードによるAD変換要求の処理の流れを示すフローチャートである。 図12は、図10に示すステップS5で実行される第2モードによるAD変換要求の処理の流れを示すフローチャートである。 図13は、図10に示すステップS6で実行される第3モードによるAD変換要求の処理の流れを示すフローチャートである。
以下、添付図面を参照して、本発明の実施形態に係る制御装置およびAD変換制御方法を詳細に説明する。なお、かかる実施形態によりこの発明が限定されるものではない。
[1.制御装置]
図1Aは、本発明の実施形態に係る制御装置の一例を示す図である。図1Aに示すように、制御装置1は、交流成分が重畳された電圧または電流である駆動信号Eoを制御対象2へ供給することによって、制御対象2を制御する。
かかる制御装置1は、駆動部20と、出力部21と、AD(Analog-to-Digital)変換部34と、AD変換制御部35と、駆動制御部36とを備える。
駆動部20は、駆動信号Eoを制御対象2へ供給する。出力部21は、駆動部20から制御対象2へ供給される駆動信号Eoを検出し、検出した駆動信号Eoの電圧の瞬時値に対応する電圧(以下、検出電圧Edと記載する)をAD変換部34へ出力する。AD変換部34は、検出電圧EdをAD変換してデジタル値であるAD変換値Eddを生成する。
AD変換制御部35は、駆動信号Eoに重畳されている交流成分の交流周期TS内においてN個(N≧3)のタイミングでAD変換部34にAD変換を実行させ、交流周期TS毎にN個のAD変換値Eddを取得する。駆動制御部36は、AD変換制御部35によって取得されたN個のAD変換値Eddに基づいて、駆動信号Eoの平均値や交流成分の振幅を検出し、かかる検出結果に基づいて、駆動部20から制御対象2へ供給させる駆動信号Eoを制御する。
ここで、AD変換部34は、外部トリガ(例えば、ソフトウェアトリガやハードウェアトリガ)によるAD変換処理と、内部トリガ(例えば、AD変換部34の内部タイマによるトリガ)によるAD変換処理を実行することができるものとする。
かかるAD変換部34に対して、AD変換制御部35が交流成分の交流周期TS内においてN回のAD変換(以下、AD変換群と記載する場合がある)を行わせる場合を考える。交流周期TSが変更される場合、変更前後の交流周期TSに一つのAD変換群が跨がってしまうと、駆動信号Eoの基本成分や交流成分が精度よく検出できないおそれがある。そのため、交流周期TSが変更された場合であっても、AD変換群が交流周期TS内に収まることが望ましい。
AD変換群が交流周期TS内に収まるようにするために、交流周期TS内においてAD変換毎に外部トリガによりAD変換部34でAD変換を実行させることが考えられるが、頻繁に割り込み処理が発生するため処理負荷が増加する。
また、交流周期TS内において内部トリガによるN回のAD変換をAD変換制御部35からAD変換部34に要求する場合、かかる要求毎にAD変換部34においてAD変換までの処理時間が発生する。そのため、交流周期TSの長さが変更された場合に、AD変換群のタイミングがずれて変更前後の交流周期TSに一つのAD変換群が跨がることから、駆動信号Eoの交流成分を精度よく検出できないおそれがある。
また、交流周期TSの開始タイミングで割り込みを発生させ、内部トリガによる複数のAD変換をAD変換部34に実行させる場合、図1Bに示す黒三角のように、期間の長さが変更前後の交流周期TSにAD変換群(図1Bに示す例では、8個のAD変換値Edd)が跨がってしまう。図1Bは、AD変換制御部35がAD変換部34に実行させるAD変換のタイミングを説明するための図である。
そこで、AD変換制御部35は、図1Bの黒丸で示すように、交流成分の交流周期TS内において、まず、外部トリガまたは内部トリガによる1回のAD変換の要求をAD変換部34に対して行うことによって、交流周期TSの開始タイミングから第1の時間T1内のタイミング(交流周期TSの開始タイミングに同期したタイミングの一例)でAD変換部34に1回目のAD変換を実行させる。
その後、AD変換制御部35は、第1の時間T1よりも長い第2の時間T2がインターバル時間として設定され、かつ、繰り返し回数がN−1回に設定された内部トリガ(以下、インバーバルタイマートリガと記載する場合がある)によるAD変換の要求をAD変換部34に対して行う。なお、第2の時間T2は、例えば、T2=TS/Nであり、交流周期TSとAD変換の回数であるN回とに基づいて設定される。
これにより、AD変換制御部35は、内部トリガで第1の時間T1よりも長い第2の時間T2の間隔でAD変換部34に2回目〜N回目のAD変換(図1Bに示す例では2回目〜8回目)を実行する。
したがって、AD変換毎に外部トリガによるAD変換の要求をN回行う場合に比べ、AD変換制御部35の処理負荷を軽減することができ、また、内部トリガによって交流周期TS内の全てのAD変換を行う場合に比べ、AD変換のタイミングのずれを抑制できる。
そのため、処理負荷を軽減しつつも、交流成分に対するAD変換のタイミングを適切に設定することができる。以下、制御装置1および制御対象2を含むシステムの一例として、リニアソレノイドバルブへ供給する電流を制御する制御装置1を含む制御システムを一例に挙げて説明する。
[2.制御システム]
図2は、実施形態に係る制御システムの一例を示す図である。図2に示す制御システム100は、制御装置1と、かかる制御装置1によって制御されるリニアソレノイドバルブ2aとを備える。制御装置1は、駆動部20と、出力部21と、制御部22とを備える。
駆動部20は、制御部22から出力されるPWM(pulse width modulation)信号Spに基づいて、端子Toに対して電源電圧VBを断続的に出力することによって、ディザ成分(交流成分の一例)が重畳された駆動電流Ioをリニアソレノイドバルブ2aの電磁コイル58に流す。
かかる駆動部20は、例えば、MOSFETやIGBTなどのスイッチング素子Q1を有しており、かかるスイッチング素子Q1がPWM信号SpによってON/OFFされることによって、端子Toに電源電圧VBが断続的に出力される。なお、駆動部20は図2に示す構成に限定されず、PWM信号Spに基づいて電磁コイル58に駆動電流Ioを流すことができる構成であればよい。
出力部21は、電磁コイル58に流れる駆動電流Ioの瞬時値に応じた電圧(以下、検出電圧Vdと記載する)を出力する。かかる出力部21は、例えば、抵抗R1と、増幅器AMP1と、フィルタ回路FL1を有する。抵抗R1は、電磁コイル58の一端が接続される端子Tiとグランド電位との間に接続され、かかる抵抗R1の電圧は駆動電流Ioに応じた電圧になる。
増幅器AMP1は、抵抗R1の電圧を増幅してフィルタ回路FL1へ出力する。フィルタ回路FL1は、例えば、ローパスフィルタであり、増幅器AMP1の出力に含まれる高周波成分を除去して検出電圧Vd(検出電圧Edの一例)を取得し、かかる検出電圧Vdを制御部22へ出力する。なお、出力部21は、図2に示す構成に限定されず、電磁コイル58に流れる駆動電流Ioの瞬時値に応じた検出電圧Vdを出力することができる構成であればよい。
制御部22は、図2に示すように、CPU(Central Processing Unit)30、ROM(Read Only Memory)31、RAM(Random Access Memory)32、入出力(I/O)ポート33、および、AD変換部34などを有し、これらはバスによって互いに接続される。
CPU30は、ROM31に記憶されているプログラムを読み出し、RAM32を作業領域としてプログラムを実行する。これにより、制御部22は、例えば、後述するAD変換制御部35および駆動制御部36(図4参照)として機能する。なお、各部の少なくともいずれか一部または全部をハードウェアのみで構成することもできる。
図3は、リニアソレノイドバルブ2aの構成例を示す図である。図3に示すように、リニアソレノイドバルブ2aは、バルブハウジング51と、スプール52と、スプリング53と、リニアソレノイド54(制御対象2の一例)とを備える。
バルブハウジング51は、中空筒状に形成されており、入力ポート55と、出力ポート56とを備える。スプール52は、スプリング53によって付勢され、バルブハウジング51内を直線的に摺動可能に配置される。リニアソレノイド54は、プランジャ57と、プランジャ57の外周と空隙を介して対向する電磁コイル58と、ポジションセンサ59とを備え、制御装置1から電磁コイル58へ供給される駆動電流Ioに応じてプランジャ57が移動する。
プランジャ57にはスプール52が連結されており、プランジャ57の移動に応じてスプール52がバルブハウジング51内を摺動する。これにより、入力ポート55から出力ポート56への気体(または液体)の流量が調整される。ポジションセンサ59は、プランジャ57の移動位置(リフト量)を検出する。
なお、上述したリニアソレノイドバルブ2aは、例えば、内燃機関での燃焼によって排出される排気ガス中の窒素酸化物を低減する排気再循環機構を構成するが、制御装置1は種々のシステムに適用することができる。
図4は、制御部22の機能ブロック図およびAD変換部34の構成の一例を示す図である。図4に示すように、制御部22は、AD変換制御部35および駆動制御部36として機能する。
AD変換制御部35は、AD変換要求部60と、AD変換値取得部61とを備える。AD変換要求部60は、AD変換部34に対して検出電圧VdのAD変換の要求(以下、AD変換要求と記載する場合がある)を行う。AD変換値取得部61は、AD変換部34がAD変換を行って生成したAD変換値Iod(検出電圧Vdのデジタル値)をAD変換部34から取得する。
駆動制御部36は、リニアソレノイドバルブ2aのリニアソレノイド54を駆動しつつリニアソレノイド54のディザ制御を行うことができる。ディザ制御とは、リニアソレノイド54の制御の目標値である目標制御量に一定の揺らぎを与えることによって、リニアソレノイド54の駆動応答性を向上させる制御である。
かかる駆動制御部36は、平均電流検出部71と、目標電流値出力部72と、電流制御デューティ比演算部73と、ディザ振幅検出部74と、目標ディザ振幅値出力部75と、ディザデューティ比演算部76と、デューティ比重畳部77と、ディザ周期設定部78と、を備える。
平均電流検出部71は、交流周期TSの期間でAD変換制御部35によって取得されるAD変換値Iod(AD変換値Eddの一例)を平均化し、平均電流値Iavとして検出する。例えば、平均電流検出部71は、交流周期TSと同じ期間またはそれより長い期間での移動平均演算を行って平均電流値Iavを求めることができる。
目標電流値出力部72は、プランジャ57の制御量の目標値に対応する電流目標値Ioref(図1Aに示すErefの一例)を生成して出力する。電流制御デューティ比演算部73は、平均電流値Iavと電流目標値Iorefとの差がゼロまたは低減するようにPI(比例積分)制御またはPID(比例積分微分)制御を行って、電流フィードバックデューティ比Dfbを生成する。
ディザ振幅検出部74は、駆動電流Ioに含まれるディザ成分の振幅値Iaを検出する。かかるディザ振幅検出部74は、例えば、交流周期TSの期間毎に、AD変換制御部35によって取得されるAD変換値Iodの最小値Iodminと最大値Iodmaxとを検出し、かかる検出結果に基づいてディザ成分の振幅値Iam(=Iodmax−Iodmin)を演算する。
目標ディザ振幅値出力部75は、ディザ成分の振幅値の目標値である振幅目標値Iamrefを生成して出力する。かかる目標ディザ振幅値出力部75は、例えば、目標電流値出力部72から出力される電流目標値Iorefに基づいて、振幅目標値Iamrefを変更することができる。ディザデューティ比演算部76は、振幅値Iamと振幅目標値Iamrefとの差がゼロまたは低減するようにPI制御またはPID制御を行って、ディザデューティ比Ddを生成する。
デューティ比重畳部77は、電流フィードバックデューティ比Dfbにディザデューティ比Ddを重畳し、PWM信号Spを生成する。図5は、電流フィードバックデューティ比Dfbと、ディザデューティ比Ddと、PWM信号Spと、駆動電流Ioと、検出電流値Io’との関係を示す図である。なお、検出電流値Io’は、フィルタ回路FL1を介して検出される駆動電流Ioの電流値である。
図5に示すように、デューティ比重畳部77は、電流フィードバックデューティ比Dfbにディザデューティ比Ddを加算して、Hi側デューティ比DHIを生成する。また、デューティ比重畳部77は、電流フィードバックデューティ比Dfbからディザデューティ比Ddを減算して、Lo側デューティ比DLOを生成する。
そして、デューティ比重畳部77は、交流周期TSの期間内の前半期間(時刻t20〜t21、時刻t22〜t23)で、Hi側デューティ比DHIと同じディーティ比のPWM信号Spを生成する。また、デューティ比重畳部77は、交流周期TSの期間内の後半期間(時刻t21〜t22、時刻t23〜t24)で、Lo側デューティ比DLOと同じディーティ比のPWM信号Spを生成する。
かかるデューティ比重畳部77によって生成されたPWM信号Spによって駆動部20のスイッチング素子Q1(図2参照)がON/OFFされることによって、端子Toに電源電圧VBが断続的に出力される。これにより、ディザ成分が重畳された駆動電流Ioが駆動部20からリニアソレノイドバルブ2aの電磁コイル58へ出力される。
図4に戻って制御装置1の説明を続ける。制御装置1のディザ周期設定部78は、所定の条件に基づいて、ディザ周期Tsを変更する。例えば、ディザ周期設定部78は、リニアソレノイドバルブ2aで調整される気体または液体の温度に応じて、ディザ周期Tsを変更する。
なお、ディザ周期Tsの長さに関する情報は、例えば、ディザ周期Tsの長さを変更する前のタイミングで、ディザ周期設定部78からAD変換制御部35およびデューティ比重畳部77へ通知される。
また、ディザ周期設定部78は、ディザ周期Ts(交流周期TSの一例)の期間が開始されるタイミングで割り込み(以下、PWM割り込みと記載する)をAD変換制御部35およびデューティ比重畳部77に対して行う。これにより、AD変換制御部35およびデューティ比重畳部77においてPWM割り込みに同期した処理が行われる。
例えば、AD変換制御部35は、PWM割り込みのタイミングでAD変換要求の処理を開始し、デューティ比重畳部77は、PWM割り込みのタイミング(図5に示す時刻t20、t22)で、PWM信号Spの1周期分の生成を開始する。
次に、図4に示すAD変換部34について説明する。AD変換部34は、AD変換制御部35との間で通信を行い、出力部21から出力される検出電圧VdをAD変換してAD変換値Iodを生成し、かかるAD変換値IodをAD変換制御部35へ出力する。
AD変換部34は、コントローラ40と、AD処理部41と、データレジスタ42と、タイマ43(内部タイマの一例)とを備え、コントローラ40は、AD処理部41、データレジスタ42およびタイマ43との間で通信を行う。
コントローラ40は、AD変換要求部60からのAD変換要求に応じて、AD処理部41によるAD変換を実行させてAD変換値Iodを生成させ、かかるAD変換値IodをAD処理部41から取得してデータレジスタ42へ記憶する。また、コントローラ40は、AD変換値取得部61からのAD変換値取得要求に応じて、データレジスタ42に記憶されたAD変換値IodをAD変換値取得部61へ引き渡す。
AD変換要求部60は、設定されたモードや交流周期TSの変更の有無によってAD変換部34に対して異なるAD変換要求を行う。例えば、AD変換要求部60は、第1モードによるAD変換要求、第2モードによるAD変換要求、および、第3モードによるAD変換要求のいずれかを選択してAD変換部34に対してAD変換要求を行うことができる。以下、第1モード、第2モード、第3モードの順に説明する。
AD変換要求部60は、AD変換部34に対して外部トリガによるAD変換要求と内部トリガ(上述したインバーバルタイマートリガ)によるAD変換要求とを順次行うことによって第1モードによるAD変換要求を行う。図6は、第1モードによるAD変換要求によるAD変換の説明図である。
図6に示すように、AD変換制御部35のAD変換要求部60は、ディザ周期設定部78からPWM割り込みがあると、かかるPWM割り込みタイミングでAD変換部34に対して外部トリガによるAD変換要求を行う。
AD変換部34のコントローラ40は、AD変換要求部60から外部トリガによるAD変換要求があった場合、すぐに1回目のAD変換をAD処理部41に開始させる。これにより、AD変換要求部60は、PWM割り込みタイミング(例えば、図5に示す時刻t20、t22)から第1の時間T1内にAD変換部34に1回目のAD変換を実行させることができる。
外部トリガによるAD変換要求は、ソフトウェアによるAD変換要求とハードウェアによるAD変換要求とがある。ソフトウェアによるAD変換要求は、例えば、AD変換要求部60からコントローラ40のコントロールレジスタ(図示せず)のAD変換開始フラグをアクティブ値(例えば、1)に書き換えることによって行われる。コントローラ40は、AD変換開始フラグがアクティブになった場合、AD処理部41によるAD変換を開始させる。
また、ハードウェアによるAD変換要求は、AD変換要求部60からコントローラ40の割り込み端子へのアクティブ信号(例えば、LowレベルからHighレベルへ変化する信号)の入力によって行われる。コントローラ40は、割り込み端子へアクティブ信号の入力があった場合、上述したコントロールレジスタのAD変換開始フラグをアクティブ値に書き換え、AD処理部41によるAD変換を開始させる。
コントローラ40は、外部トリガによるAD変換要求に応じたAD変換が終了すると、AD変換開始フラグをノンアクティブ値に書き換えると共に、AD変換制御部35に対してAD変換完了を示す通知または割り込み(以下、AD変換完了割り込みと記載する)を行う。
AD変換制御部35は、AD変換完了割り込みがあった場合、第1の時間T1よりも長い第2の時間T2がインターバル時間として設定され、AD変換の繰り返し回数がN−1回(N≧3)に設定されたインバーバルタイマートリガによるAD変換の要求をAD変換部34に対して行う。なお、AD変換制御部35は、ディザ周期設定部78から通知されるディザ周期Ts(ディザ成分の周波数fsの逆数)の長さに関する情報に基づいて、例えば、T2=Ts/Nとなるように、第2の時間T2を設定する。
コントローラ40は、AD変換制御部35からインターバルタイマートリガによるAD変換の要求があった場合、タイマ43にカウントを開始させ、タイマ43のカウント値が第2の時間T2に対応する時間になる毎に、AD処理部41によるAD変換を開始させる。これにより、第1の時間T1よりも長い第2の時間T2の間隔でAD変換部34に2回目〜N回目までのAD変換が実行される。
なお、ディザ周期Ts期間内に行われたN回のAD変換によって生成されたN個のAD変換値Iodは、データレジスタ42に記憶される。コントローラ40は、AD変換値取得部61による要求に応じて、N個のAD変換値Iodをデータレジスタ42から読み出してAD変換値取得部61へ出力する。
また、インバーバルタイマートリガによるAD変換の要求に対してAD処理部41によるAD変換を開始するまでにコントローラ40に処理時間T4が必要になる。そのため、1回目のAD変換タイミングと2回目のAD変換タイミングとの間の期間T5(=T2+T4)は、第2の時間T2よりも長い時間になるが、T4<T2−T1の関係であるため、ディザ周期Ts期間内にN回のAD変換を行うことができる。
ディザ周期Tsの期間内に、N回のAD変換のそれぞれに対応して外部トリガによるAD変換要求をN回分行った場合、N回のAD変換完了割り込みがAD変換制御部35に対して行われる。そのため、AD変換制御部35において、頻繁に割り込み処理が発生するため処理負荷が増加してしまう。
また、コントローラ40は、AD処理部41によって取得されたAD変換値Iodを順次加算する加算部を有しており、かかる加算部の加算結果を用いる場合、加算結果のみがコントローラ40からAD変換制御部35へ通知される。そのため、ディザ振幅検出部74においてAD変換値Iodの最小値Iodminと最大値Iodmaxとを検出することが難しく、ディザ成分の振幅値Iaの検出精度が悪くなる。
また、第2の時間T2がインターバル時間として設定され、かつ、AD変換回数がN回に設定されたインターバルタイマートリガによるAD変換の要求をAD変換部34に対して行ったとする。この場合、1回目のAD変換が第2の時間T2よりも処理時間T4だけ長い時間に行われるため、ディザ周期Tsを等間隔で分けた期間T3(図1B参照)単位のタイミングでAD変換を行うことができない。そのため、N回のAD変換がディザ周期Ts内で行うことができないおそれがあり(図1B参照)、駆動電流Ioの平均値やディザ成分を精度よく検出できないおそれがある。
一方、AD変換制御部35は、PWM割り込みタイミングでAD変換部34に対して外部トリガによるAD変換を要求することによって、AD変換の要求を開始してから第1の時間T1内でAD変換部34に1回目のAD変換を実行させる。そして、AD変換制御部35は、1回目のAD変換についてのAD変換完了割り込みがAD変換部34からあった場合に、AD変換部34のタイマ43によるインターバルトリガでのAD変換を要求することによって、第2の時間T2の間隔で2回目以降のAD変換を実行させる。
これにより、ディザ周期TsをN等分に分けた期間T3(図1B参照)単位のタイミングでそれぞれAD変換を行うことができることから、例えば、交流周期TSが変更される場合であっても、処理負荷を軽減しつつも、ディザ成分が駆動電流Ioに対するAD変換のタイミングを適切に設定することができる。
次に、第2モードについて説明する。AD変換要求部60は、AD変換部34に対してインターバル時間と繰り返し回数とが異なる2つの内部トリガによるAD変換要求を行うことによって第2モードによるAD変換要求を行う。図7は、第2モードによるAD変換要求によるAD変換の説明図である。
図7に示すように、AD変換制御部35のAD変換要求部60は、ディザ周期設定部78からPWM割り込みがあった場合、第1の時間T1よりも短い時間T1’(≦T1−T4)がインターバル時間に設定され、かつ、AD変換の繰り返し回数が1回に設定されたインターバルタイマートリガによるAD変換の要求をAD変換部34に対して行う。
コントローラ40は、かかるAD変換要求があった場合、インターバルタイマートリガによるタイマ43のカウント値が時間T1’に対応する値になると、AD処理部41によるAD変換を開始させる。これにより、PWM割り込みタイミングから第1の時間T1以内でAD変換部34において1回目のAD変換が実行される。コントローラ40は、AD変換が終了すると、AD変換開始フラグをノンアクティブ値に書き換えると共に、AD変換制御部35に対してAD変換完了割り込みを行う。
AD変換制御部35は、AD変換完了割り込みがあった場合、第1モードの場合と同様に、第1の時間T1よりも長い第2の時間T2がインターバル時間として設定され、かつ、AD変換の繰り返し回数がN回に設定されたインターバルタイマートリガによるAD変換の要求をAD変換部34に対して行う。これにより、第1の時間T1よりも長い第2の時間T2の間隔でAD変換部34に2回目からN回までのAD変換が実行される。
これによっても、ディザ周期TsをN等分に分けた期間T3(図1B参照)単位のタイミングでそれぞれAD変換を行うことができることから、例えば、ディザ周期Tsが変更される場合であっても、処理負荷を軽減しつつも、ディザ成分が重畳された駆動電流Ioに対するAD変換のタイミングを適切に設定することができる。
次に、第3モードについて説明する。AD変換要求部60は、第3モードにおいて、AD変換部34に対してインターバル時間が一定のインターバルタイマートリガによるAD変換の要求を行う。図8は、ディザ周期Tsの変化と実行されるモードとの関係の一例を示す図であり、図9は、第3モードによるAD変換要求によるAD変換の説明図である。
図8に示すように、AD変換制御部35のAD変換要求部60は、ディザ周期Tsが変更される場合、第1モード(または第2モード)でAD変換部34に対してAD変換要求を行う。AD変換要求部60は、例えば、ディザ周期Tsが変更されるか否かをディザ周期設定部78から通知されるディザ周期Tsの長さに関する情報に基づいて判定することができる。
また、AD変換要求部60は、ディザ周期Tsが変更されてからディザ成分のP周期(P≧2)分以上の間ディザ周期Tsが変更されないような場合(図8に示す例では、P=2)、第3モードでAD変換部34に対してAD変換要求を行う。この場合、AD変換要求部60は、まず第1モード(または第2モード)によるAD変換をAD変換部34に実行させた後、第3モードによるAD変換要求を実行する。
例えば、AD変換要求部60は、図9に示すように、第1モードによるAD変換が完了した後、第2の時間T2がインターバル時間に設定され、かつ、AD変換の繰り返し回数を規定しないインバーバルタイマートリガによるAD変換の要求(第3モードによるAD変換要求)をAD変換部34に対して行う。
コントローラ40は、AD変換制御部35からインターバルタイマートリガによるAD変換の要求があった場合、タイマ43にカウントを開始させ、タイマ43のカウント値が第2の時間T2に対応する時間になる毎に、AD処理部41によるAD変換を開始させる。これにより、第2の時間T2の間隔でAD変換部34にAD変換が繰り返し実行される。
第1モードから第3モードへの移行時には、上述した処理時間T4が必要となるため、周期の長さの変更後の最初のディザ周期TsでのAD変換の回数がN−1回となるが、それ以降では、ディザ周期Ts内でN回のAD変換が実行される。そのため、第3モードへの移行後の次のディザ周期TsからはAD変換のタイミングを適切に設定することができる。なお、この場合、ディザ周期Tsは、PWM割り込みタイミングから処理時間T4分ずれることになる。
また、AD変換値取得部61は、コントローラ40に対して、第3モードに移行する最初のPWM割り込みタイミングで、DMA(Direct Memory Access)転送によるRAM32へのN個分のAD変換値Iodの格納を要求する。これにより、コントローラ40は、データレジスタ42に記憶したAD変換値IodをAD変換毎にRAM32の所定領域へDMA転送を行い、DMA転送が完了した場合、転送完了通知を行う。
RAM32の所定領域をAD変換値取得部61の記憶領域とすることで、AD変換値取得部61は、N個分のAD変換値Iodを取得することができる。また、AD変換値取得部61は、AD変換部34から転送完了通知がある毎に、DMA転送によるRAM32へのN個分のAD変換値Iodの格納を再度要求する。
第3モードによるAD変換要求は、AD変換の繰り返し回数を規定しないAD変換要求であるため、AD変換部34からAD変換制御部35へのAD変換完了割り込みは行われない。そのため、第1モードや第2モードを実行する場合に比べて、処理負荷をより低減しつつ、ディザ成分が重畳された駆動電流Ioに対するAD変換のタイミングを適切に設定することができる。
なお、上述した例では、ディザ周期Tsの長さが変更される場合の例を説明したが、ディザ周期Tsの長さが固定の場合、AD変換制御部35は、第3モードによるAD変換要求を継続して行うこともできる。
[3.AD変換制御部35による処理]
次に、フローチャートを用いて、AD変換制御部35の処理の流れの一例を説明する。図10は、AD変換制御部35が実行する処理手順の一例を示すフローチャートであり、繰り返し実行される処理である。
図10に示すように、AD変換制御部35は、まず、PWM割り込みタイミングであるか否かを判定する(ステップS1)。PWM割り込みタイミングであると判定した場合(ステップS1;Yes)、AD変換制御部35は、ディザ周期Tsが所定期間Tth(例えば、ディザ成分のP周期分の期間)以上一定であるか否かを判定する(ステップS2)。
ディザ周期Tsが所定期間Tth以上一定ではないと判定した場合(ステップS2;No)、AD変換制御部35は、設定モードが第1モードであるか否かを判定する(ステップS3)。かかる設定モードは、例えば、制御装置1の外部から作業者や利用者により設定される。
AD変換制御部35は、設定モードが第1モードであると判定した場合(ステップS3;Yes)、第1モードによるAD変換要求を実行し(ステップS4)、そうでない場合(ステップS3;No)、第2モードによるAD変換要求を実行する(ステップS5)。また、ステップS2において、ディザ周期Tsが所定期間Tth以上一定であると判定した場合(ステップS2;Yes)、AD変換制御部35は、第3モードによるAD変換要求を実行する(ステップS6)。
PWM割り込みタイミングではないと判定した場合(ステップS1;No)、または、ステップS4、S5、S6のいずれかの処理が終了した場合、AD変換制御部35は、ステップS1からの処理を繰り返す。
図11は、図10に示すステップS4で実行される第1モードによるAD変換要求の処理の流れを示すフローチャートである。図11に示すように、AD変換制御部35は、外部トリガによるAD変換要求をAD変換部34に対して行い(ステップS10)、その後、AD変換部34からのAD変換完了割り込みを待つ(ステップS11)。
AD変換制御部35は、AD変換部34からのAD変換完了割り込みがあると判定した場合(ステップS11;Yes)、第2の時間T2がインターバル時間として設定され、かつ、AD変換の繰り返し回数がN回に設定されたインターバルタイマートリガによるAD変換の要求をAD変換部34に対して行う(ステップS12)。
その後、AD変換制御部35は、AD変換部34からのAD変換完了割り込みを待ち(ステップS13)、AD変換部34からのAD変換完了割り込みがあると判定した場合(ステップS13;Yes)、図11に示す処理を終了する。
図12は、図10に示すステップS5で実行される第2モードによるAD変換要求の処理の流れを示すフローチャートである。図12に示すように、AD変換制御部35は、第1の時間T1よりも短い時間T1’(≦T1−T4)がインターバル時間に設定され、かつ、AD変換の繰り返し回数が1回に設定されたインターバルタイマートリガによるAD変換の要求をAD変換部34に対して行う(ステップS20)。
その後、AD変換制御部35は、AD変換部34からのAD変換完了割り込みを待つ(ステップS21)。AD変換制御部35は、AD変換部34からのAD変換完了割り込みがあると判定した場合(ステップS21;Yes)、図11のステップS12、S13に示す処理と同様の処理を行い(ステップS22、S23)、図12に示す処理を終了する。
なお、AD変換制御部35は、第1モードまたは第2モードにおいて、AD変換完了割り込みがある毎に、AD変換部34からAD変換値Iodを取得したり、ステップS13でAD変換完了割り込みがあると判定した場合に、AD変換部34からN個のAD変換値Iodを一括して取得したりすることもできる。
図13は、図10に示すステップS6で実行される第3モードによるAD変換要求の処理の流れを示すフローチャートである。図13に示すように、AD変換制御部35は、第2の時間T2がインターバル時間に設定され、かつ、AD変換の繰り返し回数を規定しないインバーバルタイマートリガによるAD変換の要求をAD変換部34に対して行う(ステップS30)。
また、AD変換制御部35は、N個のAD変換値IodについてDMA転送要求を行い(ステップS31)、かかるDMA転送要求に対してAD変換部34から転送完了通知があるか否かを判定する(ステップS32)。AD変換制御部35は、転送完了通知があると判定した場合(ステップS32;Yes)、モード変更のタイミングであるか否かを判定する(ステップS33)。例えば、AD変換制御部35は、次のPWM割り込みタイミングからディザ周期Tsの長さが変更になる場合、モード変更のタイミングであると判定する。
AD変換制御部35は、モード変更のタイミングではないと判定した場合(ステップS33;No)、処理をステップS31へ戻し、モード変更のタイミングではあると判定した場合(ステップS33;Yes)、図13に示す処理を終了する。
以上のように、実施形態に係る制御装置1は、駆動部20と、出力部21と、AD変換部34(AD変換器の一例)と、AD変換制御部35と、駆動制御部36とを備える。駆動部20は、交流成分が重畳された電流または電圧を制御対象2へ供給する。出力部21は、駆動部20から制御対象2(例えば、リニアソレノイドバルブ2a)へ供給される電流または電圧に応じた検出電圧Edを出力する。AD変換部34は、検出電圧EdをAD変換してAD変換値Eddを生成する。AD変換制御部35は、交流成分の交流周期TS内において複数回のタイミングでAD変換部34にAD変換を実行させ、複数のAD変換値Eddを取得する。駆動制御部36は、複数のAD変換値Eddに基づいて、駆動部20から制御対象2へ供給させる電流または電圧を制御する。AD変換制御部35は、交流成分の交流周期TS内において、PWM割り込みタイミング(交流周期TSの開始タイミングの一例)に同期して1回目のAD変換をAD変換部34に実行させた後、AD変換部34のタイマ43(内部タイマの一例)によるトリガで2回目以降のAD変換を所定の時間間隔でAD変換部34に実行させる。例えば、AD変換制御部35は、交流成分の交流周期TS内において、PWM割り込みタイミングから第1の時間T1内で1回目のAD変換をAD変換部34に実行させた後、AD変換部34のタイマ43(内部タイマの一例)によるトリガで2回目以降のAD変換を第1の時間T1よりも長い第2の時間T2の間隔でAD変換部34に実行させる。これにより、処理負荷を軽減しつつも、交流成分に対するAD変換のタイミングを適切に設定することができる。
また、AD変換制御部35は、AD変換部34に対してAD変換のトリガ(例えば、ソフトウェアトリガやハードウェアトリガ)を出力することによって、PWM割り込みタイミングから第1の時間T1内で1回目のAD変換をAD変換部34に実行させる。これにより、第1の時間T1内で1回目のAD変換をAD変換部34に精度よく実行させることができる。
また、AD変換制御部35は、時間間隔が第1の時間T1より短い時間T1’に設定されたタイマ43によるトリガでの1つのAD変換を要求することによって、PWM割り込みタイミングから第1の時間T1内で1回目のAD変換をAD変換部34に実行させる。これによっても、第1の時間T1内で1回目のAD変換をAD変換部34に精度よく実行させることができる。
また、実施形態に係る制御装置1は、所定の条件(例えば、電流目標値Iorefが所定値以下であるという条件)に基づいて、ディザ成分(交流成分の一例)の周波数fs(=1/Ts)を変更するディザ周期設定部78(変更部の一例)を備える。AD変換制御部35は、ディザ周期設定部78による周波数fsの変更に応じて第2の時間T2を変更して、ディザ周期Ts(交流周期の一例)内におけるAD変換の回数を一定数に維持する。これにより、ディザ周期Tsが変更された場合であっても、処理負荷を軽減しつつ、ディザ成分に対するAD変換のタイミングを適切に設定することができる。
また、AD変換制御部35は、ディザ成分(交流成分の一例)の周波数fsが所定期間Tth以上一定である場合、AD変換部34に対してタイマ43によるトリガでのAD変換を要求し、AD変換部34に対してディザ周期Ts内の1回目のAD変換からタイマ43によるトリガでのAD変換を実行させる。これにより、例えば、第1モードや第2モードを実行する場合に比べて、処理負荷をより低減しつつ、ディザ成分に対するAD変換のタイミングを適切に設定することができる。
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
1 制御装置
2 制御対象
20 駆動部
21 出力部
22 制御部
34 AD変換部
35 AD変換制御部
36 駆動制御部

Claims (6)

  1. 交流成分が重畳された電流または電圧を制御対象へ供給する駆動部と、
    前記駆動部から前記制御対象へ供給される電流または電圧に応じた検出電圧を出力する出力部と、
    前記検出電圧をAD変換してAD変換値を生成するAD変換部と、
    前記交流成分の交流周期内において複数回のタイミングで前記AD変換部に前記AD変換を実行させ、複数のAD変換値を取得するAD変換制御部と、
    前記複数のAD変換値に基づいて、前記駆動部から前記制御対象へ供給させる前記電流または前記電圧を制御する駆動制御部と、
    所定の条件に基づいて、前記交流成分の周波数を変更する変更部と、を備え、
    前記AD変換制御部は、
    前記変更部による前記周波数の変更に応じて、前記交流周期内において、当該交流周期の開始タイミングに同期して当該交流周期の開始タイミングから第1の時間内で1回目のAD変換を前記AD変換部に実行させた後、前記AD変換部の内部タイマによるトリガで2回目以降のAD変換を前記第1の時間よりも長い第2の時間の間隔で前記AD変換部に実行させる
    ことを特徴とする制御装置。
  2. 前記AD変換制御部は、
    前記AD変換部に対して前記AD変換のトリガを出力することによって、前記開始タイミングから前記第1の時間内で前記1回目のAD変換を前記AD変換部に実行させる
    ことを特徴とする請求項に記載の制御装置。
  3. 前記AD変換制御部は、
    時間間隔が前記第1の時間より短い時間に設定された前記内部タイマによるトリガでの1回のAD変換を要求することによって、前記開始タイミングから前記第1の時間内で前記1回目のAD変換を前記AD変換部に実行させる
    ことを特徴とする請求項に記載の制御装置。
  4. 記AD変換制御部は、
    前記変更部による前記周波数の変更に応じて前記第2の時間を変更して、前記交流周期内における前記AD変換の回数を一定数に維持する
    ことを特徴とする請求項またはに記載の制御装置。
  5. 前記AD変換制御部は、
    前記交流成分の前記周波数が所定期間以上一定である場合、前記AD変換部に対して前記内部タイマによるトリガでのAD変換を要求し、前記AD変換部に対して前記1回目のAD変換から前記内部タイマによるトリガでのAD変換を実行させる
    ことを特徴とする請求項に記載の制御装置。
  6. 交流成分が重畳された電流または電圧であって前記交流成分を重畳させた電流または電圧に応じた検出電圧をAD変換器へ出力する出力工程と、
    前記AD変換器に対し、前記交流成分の交流周期内において複数回のタイミングで前記検出電圧のAD変換を実行させる制御工程と、
    所定の条件に基づいて、前記交流成分の周波数を変更する変更工程と、を含み、
    前記制御工程は、
    前記変更工程による前記周波数の変更に応じて、前記交流周期内において、当該交流周期の開始タイミングに同期して当該交流周期の開始タイミングから第1の時間内で1回目のAD変換を前記AD変換器に実行させた後、前記AD変換器の内部タイマによるトリガで2回目以降のAD変換を前記第1の時間よりも長い第2の時間の間隔で前記AD変換器に実行させる
    ことを特徴とするAD変換制御方法。
JP2016142775A 2016-07-20 2016-07-20 制御装置およびad変換制御方法 Active JP6632488B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016142775A JP6632488B2 (ja) 2016-07-20 2016-07-20 制御装置およびad変換制御方法
US15/600,231 US9787315B1 (en) 2016-07-20 2017-05-19 Control device and analog-to-digital conversion controlling method
CN201710588432.2A CN107643705B (zh) 2016-07-20 2017-07-18 控制设备和模数转换控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016142775A JP6632488B2 (ja) 2016-07-20 2016-07-20 制御装置およびad変換制御方法

Publications (2)

Publication Number Publication Date
JP2018014607A JP2018014607A (ja) 2018-01-25
JP6632488B2 true JP6632488B2 (ja) 2020-01-22

Family

ID=59982055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016142775A Active JP6632488B2 (ja) 2016-07-20 2016-07-20 制御装置およびad変換制御方法

Country Status (3)

Country Link
US (1) US9787315B1 (ja)
JP (1) JP6632488B2 (ja)
CN (1) CN107643705B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964467B2 (en) 2015-04-14 2021-03-30 Hanchett Entry Systems, Inc. Solenoid assembly with included constant-current controller circuit
US11424061B2 (en) 2015-04-14 2022-08-23 Hanchett Entry Systems, Inc. Solenoid assembly actuation using resonant frequency current controller circuit
JP6129257B2 (ja) * 2015-09-02 2017-05-17 三菱電機株式会社 ディザ電流給電制御方法及びディザ電流給電制御装置
US10712755B2 (en) * 2016-07-12 2020-07-14 Jatco Ltd Linear solenoid valve
JP6625514B2 (ja) * 2016-11-24 2019-12-25 株式会社デンソーテン 負荷駆動制御装置
GB2600176B (en) * 2020-10-23 2024-01-10 Hanchett Entry Systems Inc Solenoid assembly actuation using resonant frequency current controller circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810509B2 (ja) * 1997-03-19 2006-08-16 株式会社日立製作所 ブレーキ液圧制御装置
JP3897598B2 (ja) * 2002-01-10 2007-03-28 松下電器産業株式会社 インバータ制御用半導体装置
JP3901082B2 (ja) * 2002-12-06 2007-04-04 トヨタ自動車株式会社 A/d変換器制御装置
JP3806701B2 (ja) * 2003-03-26 2006-08-09 株式会社クボタ エンジンの電子ガバナ用アクチュエータの電流制御装置および電流制御方法
JP2004301224A (ja) 2003-03-31 2004-10-28 Denso Corp デューティ比制御装置
US6934140B1 (en) * 2004-02-13 2005-08-23 Motorola, Inc. Frequency-controlled load driver for an electromechanical system
JP4303760B2 (ja) * 2007-02-16 2009-07-29 富士通株式会社 Ad変換制御装置、光受信装置および光受信方法
US7872845B2 (en) * 2007-03-30 2011-01-18 Infineon Technologies Ag Control system
JP2009187158A (ja) * 2008-02-05 2009-08-20 Hitachi Ltd 実効電流値演算装置、実効電流値演算方法および電流制御装置
US8737099B2 (en) * 2011-07-15 2014-05-27 O2Micro, Inc. Controllers for power converters
JP5979955B2 (ja) * 2012-04-20 2016-08-31 ルネサスエレクトロニクス株式会社 半導体集積回路装置、電源装置及び電源装置の制御方法
JP5761580B2 (ja) * 2013-03-06 2015-08-12 株式会社デンソー 電流制御装置および電流制御プログラム
JP6295810B2 (ja) * 2014-05-07 2018-03-20 株式会社デンソー 負荷駆動制御装置

Also Published As

Publication number Publication date
CN107643705B (zh) 2020-03-27
US9787315B1 (en) 2017-10-10
CN107643705A (zh) 2018-01-30
JP2018014607A (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
JP6632488B2 (ja) 制御装置およびad変換制御方法
US10571874B2 (en) Control device for performing learning control
JP5803987B2 (ja) 負荷駆動制御装置
JP2019008416A (ja) 制御装置、制御プログラムおよび制御システム
JPWO2019003757A1 (ja) 電磁弁駆動制御回路、電磁弁駆動装置及び燃料噴射装置
JP6295810B2 (ja) 負荷駆動制御装置
JP2009131133A (ja) 電磁アクチュエータ制御装置及び方法
JP5163475B2 (ja) 信号処理装置
JP5036056B2 (ja) タイマユニット回路及びその使用方法
US8058932B2 (en) Digital pulse width modulation device
JP2018013870A (ja) 負荷駆動制御装置
JP2016039748A (ja) モータ制御装置、モータ制御システム、モータ制御方法及びモータ制御プログラム
JP5446053B2 (ja) 電力調整器
CN110487304B (zh) 位置感测设备
KR102434408B1 (ko) Plc 시스템
JP5729321B2 (ja) リニアソレノイド制御装置
JPH1039902A (ja) 電流制御装置
JP6354671B2 (ja) 電子制御装置
WO2016143465A1 (ja) 電流検出回路及びソレノイド駆動装置
GB2476848A (en) A digital pulse width modulator
JP7468324B2 (ja) リニアソレノイドバルブの制御装置
JP2010068024A (ja) 温度調節計
JP2014236122A (ja) 通電制御装置
JP2017011927A (ja) 超音波モータの駆動装置
WO2015166542A1 (ja) アナログ信号出力装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190531

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190531

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191210

R150 Certificate of patent or registration of utility model

Ref document number: 6632488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250