JP6632488B2

JP6632488B2 - 制御装置およびａｄ変換制御方法

Info

Publication number: JP6632488B2
Application number: JP2016142775A
Authority: JP
Inventors: 将利渡邊; 重人梅山; 雅憲赤座
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2016-07-20
Filing date: 2016-07-20
Publication date: 2020-01-22
Anticipated expiration: 2036-07-20
Also published as: CN107643705B; JP2018014607A; CN107643705A; US9787315B1

Description

本発明は、制御装置およびＡＤ変換制御方法に関する。

近年、例えば、自動変速機や可変吸排気バルブなどにリニアソレノイドが用いられている。リニアソレノイドは、供給される電流に応じて可動体である弁体の位置を直線的に変更するソレノイドである。かかるリニアソレノイドの制御において、ハウジングとスプールなどの弁体との間の摩擦を軽減させて摺動性を高めるために、弁体を振動させるディザ制御が行われる（例えば、特許文献１参照）。

特開２００４−３０１２２４号公報

上述したディザ制御は、交流成分であるディザ成分を重畳した電流をリニアソレノイドへ供給することによって行われ、かかるディザ成分の振幅は目標値になるように制御される。そのため、リニアソレノイドへ供給されるディザ成分の振幅を検出できるように、リニアソレノイドへ供給される電流の検出は、ディザ周期内で複数回行われる。

かかる電流検出をＡＤ変換によって行う場合、ディザ成分の振幅を検出できるようにＡＤ変換のタイミングを適切に設定することが望ましい。このことは、ディザ成分に限らず交流成分が重畳された電流または電圧を制御対象へ供給する制御装置において、制御対象へ供給される電流または電圧の検出をＡＤ変換によって行う場合も同様である。

本発明は、上記に鑑みてなされたものであって、制御対象に供給される電流または電圧に重畳される交流成分に対するＡＤ変換のタイミングを適切に設定することができる制御装置およびＡＤ変換制御方法を提供することを目的とする。

実施形態の一態様に係る制御装置は、駆動部と、出力部と、ＡＤ変換部と、ＡＤ変換制御部と、駆動制御部とを備える。前記駆動部は、交流成分が重畳された電流または電圧を制御対象へ供給する。前記出力部は、前記駆動部から前記制御対象へ供給される電流または電圧に応じた検出電圧を出力する。前記ＡＤ変換部は、前記検出電圧をＡＤ変換してＡＤ変換値を生成する。前記ＡＤ変換制御部は、前記交流成分の交流周期内において複数回のタイミングで前記ＡＤ変換部に前記ＡＤ変換を実行させ、複数のＡＤ変換値を取得する。前記駆動制御部は、前記複数のＡＤ変換値に基づいて、前記駆動部から前記制御対象へ供給させる前記電流または前記電圧を制御する。前記ＡＤ変換制御部は、前記交流周期内において、当該交流周期の開始タイミングに同期して１回目のＡＤ変換を前記ＡＤ変換部に実行させた後、前記ＡＤ変換部の内部タイマによるトリガで２回目以降のＡＤ変換を所定の時間間隔で前記ＡＤ変換部に実行させる。

実施形態の一態様に係る制御装置およびＡＤ変換制御方法によれば、制御対象に供給される電流または電圧に重畳される交流成分に対するＡＤ変換のタイミングを適切に設定することができる。

図１Ａは、本発明の実施形態に係る制御装置の一例を示す図である。図１Ｂは、ＡＤ変換制御部がＡＤ変換部に実行させるＡＤ変換のタイミングを説明するための図である。図２は、実施形態に係る制御システムの一例を示す図である。図３は、リニアソレノイドバルブの構成例を示す図である。図４は、制御部の機能ブロック図およびＡＤ変換部の構成の一例を示す図である。図５は、電流フィードバックデューティ比と、ディザデューティ比と、ＰＷＭ信号と、出力電流と、電流検出値との関係を示す図である。図６は、第１モードによるＡＤ変換要求によるＡＤ変換の説明図である。図７は、第２モードによるＡＤ変換要求によるＡＤ変換の説明図である。図８は、ディザ周期の変化と実行されるモードとの関係の一例を示す図である。図９は、第３モードによるＡＤ変換要求によるＡＤ変換の説明図である。図１０は、ＡＤ変換制御部が実行する処理手順の一例を示すフローチャートである。図１１は、図１０に示すステップＳ４で実行される第１モードによるＡＤ変換要求の処理の流れを示すフローチャートである。図１２は、図１０に示すステップＳ５で実行される第２モードによるＡＤ変換要求の処理の流れを示すフローチャートである。図１３は、図１０に示すステップＳ６で実行される第３モードによるＡＤ変換要求の処理の流れを示すフローチャートである。

以下、添付図面を参照して、本発明の実施形態に係る制御装置およびＡＤ変換制御方法を詳細に説明する。なお、かかる実施形態によりこの発明が限定されるものではない。

［１．制御装置］
図１Ａは、本発明の実施形態に係る制御装置の一例を示す図である。図１Ａに示すように、制御装置１は、交流成分が重畳された電圧または電流である駆動信号Ｅｏを制御対象２へ供給することによって、制御対象２を制御する。

かかる制御装置１は、駆動部２０と、出力部２１と、ＡＤ（Analog-to-Digital）変換部３４と、ＡＤ変換制御部３５と、駆動制御部３６とを備える。

駆動部２０は、駆動信号Ｅｏを制御対象２へ供給する。出力部２１は、駆動部２０から制御対象２へ供給される駆動信号Ｅｏを検出し、検出した駆動信号Ｅｏの電圧の瞬時値に対応する電圧（以下、検出電圧Ｅｄと記載する）をＡＤ変換部３４へ出力する。ＡＤ変換部３４は、検出電圧ＥｄをＡＤ変換してデジタル値であるＡＤ変換値Ｅｄｄを生成する。

ＡＤ変換制御部３５は、駆動信号Ｅｏに重畳されている交流成分の交流周期ＴＳ内においてＮ個（Ｎ≧３）のタイミングでＡＤ変換部３４にＡＤ変換を実行させ、交流周期ＴＳ毎にＮ個のＡＤ変換値Ｅｄｄを取得する。駆動制御部３６は、ＡＤ変換制御部３５によって取得されたＮ個のＡＤ変換値Ｅｄｄに基づいて、駆動信号Ｅｏの平均値や交流成分の振幅を検出し、かかる検出結果に基づいて、駆動部２０から制御対象２へ供給させる駆動信号Ｅｏを制御する。

ここで、ＡＤ変換部３４は、外部トリガ（例えば、ソフトウェアトリガやハードウェアトリガ）によるＡＤ変換処理と、内部トリガ（例えば、ＡＤ変換部３４の内部タイマによるトリガ）によるＡＤ変換処理を実行することができるものとする。

かかるＡＤ変換部３４に対して、ＡＤ変換制御部３５が交流成分の交流周期ＴＳ内においてＮ回のＡＤ変換（以下、ＡＤ変換群と記載する場合がある）を行わせる場合を考える。交流周期ＴＳが変更される場合、変更前後の交流周期ＴＳに一つのＡＤ変換群が跨がってしまうと、駆動信号Ｅｏの基本成分や交流成分が精度よく検出できないおそれがある。そのため、交流周期ＴＳが変更された場合であっても、ＡＤ変換群が交流周期ＴＳ内に収まることが望ましい。

ＡＤ変換群が交流周期ＴＳ内に収まるようにするために、交流周期ＴＳ内においてＡＤ変換毎に外部トリガによりＡＤ変換部３４でＡＤ変換を実行させることが考えられるが、頻繁に割り込み処理が発生するため処理負荷が増加する。

また、交流周期ＴＳ内において内部トリガによるＮ回のＡＤ変換をＡＤ変換制御部３５からＡＤ変換部３４に要求する場合、かかる要求毎にＡＤ変換部３４においてＡＤ変換までの処理時間が発生する。そのため、交流周期ＴＳの長さが変更された場合に、ＡＤ変換群のタイミングがずれて変更前後の交流周期ＴＳに一つのＡＤ変換群が跨がることから、駆動信号Ｅｏの交流成分を精度よく検出できないおそれがある。

また、交流周期ＴＳの開始タイミングで割り込みを発生させ、内部トリガによる複数のＡＤ変換をＡＤ変換部３４に実行させる場合、図１Ｂに示す黒三角のように、期間の長さが変更前後の交流周期ＴＳにＡＤ変換群（図１Ｂに示す例では、８個のＡＤ変換値Ｅｄｄ）が跨がってしまう。図１Ｂは、ＡＤ変換制御部３５がＡＤ変換部３４に実行させるＡＤ変換のタイミングを説明するための図である。

そこで、ＡＤ変換制御部３５は、図１Ｂの黒丸で示すように、交流成分の交流周期ＴＳ内において、まず、外部トリガまたは内部トリガによる１回のＡＤ変換の要求をＡＤ変換部３４に対して行うことによって、交流周期ＴＳの開始タイミングから第１の時間Ｔ１内のタイミング（交流周期ＴＳの開始タイミングに同期したタイミングの一例）でＡＤ変換部３４に１回目のＡＤ変換を実行させる。

その後、ＡＤ変換制御部３５は、第１の時間Ｔ１よりも長い第２の時間Ｔ２がインターバル時間として設定され、かつ、繰り返し回数がＮ−１回に設定された内部トリガ（以下、インバーバルタイマートリガと記載する場合がある）によるＡＤ変換の要求をＡＤ変換部３４に対して行う。なお、第２の時間Ｔ２は、例えば、Ｔ２＝ＴＳ／Ｎであり、交流周期ＴＳとＡＤ変換の回数であるＮ回とに基づいて設定される。

これにより、ＡＤ変換制御部３５は、内部トリガで第１の時間Ｔ１よりも長い第２の時間Ｔ２の間隔でＡＤ変換部３４に２回目〜Ｎ回目のＡＤ変換（図１Ｂに示す例では２回目〜８回目）を実行する。

したがって、ＡＤ変換毎に外部トリガによるＡＤ変換の要求をＮ回行う場合に比べ、ＡＤ変換制御部３５の処理負荷を軽減することができ、また、内部トリガによって交流周期ＴＳ内の全てのＡＤ変換を行う場合に比べ、ＡＤ変換のタイミングのずれを抑制できる。

そのため、処理負荷を軽減しつつも、交流成分に対するＡＤ変換のタイミングを適切に設定することができる。以下、制御装置１および制御対象２を含むシステムの一例として、リニアソレノイドバルブへ供給する電流を制御する制御装置１を含む制御システムを一例に挙げて説明する。

［２．制御システム］
図２は、実施形態に係る制御システムの一例を示す図である。図２に示す制御システム１００は、制御装置１と、かかる制御装置１によって制御されるリニアソレノイドバルブ２ａとを備える。制御装置１は、駆動部２０と、出力部２１と、制御部２２とを備える。

駆動部２０は、制御部２２から出力されるＰＷＭ（pulse width modulation）信号Ｓｐに基づいて、端子Ｔｏに対して電源電圧ＶＢを断続的に出力することによって、ディザ成分（交流成分の一例）が重畳された駆動電流Ｉｏをリニアソレノイドバルブ２ａの電磁コイル５８に流す。

かかる駆動部２０は、例えば、ＭＯＳＦＥＴやＩＧＢＴなどのスイッチング素子Ｑ１を有しており、かかるスイッチング素子Ｑ１がＰＷＭ信号ＳｐによってＯＮ／ＯＦＦされることによって、端子Ｔｏに電源電圧ＶＢが断続的に出力される。なお、駆動部２０は図２に示す構成に限定されず、ＰＷＭ信号Ｓｐに基づいて電磁コイル５８に駆動電流Ｉｏを流すことができる構成であればよい。

出力部２１は、電磁コイル５８に流れる駆動電流Ｉｏの瞬時値に応じた電圧（以下、検出電圧Ｖｄと記載する）を出力する。かかる出力部２１は、例えば、抵抗Ｒ１と、増幅器ＡＭＰ１と、フィルタ回路ＦＬ１を有する。抵抗Ｒ１は、電磁コイル５８の一端が接続される端子Ｔｉとグランド電位との間に接続され、かかる抵抗Ｒ１の電圧は駆動電流Ｉｏに応じた電圧になる。

増幅器ＡＭＰ１は、抵抗Ｒ１の電圧を増幅してフィルタ回路ＦＬ１へ出力する。フィルタ回路ＦＬ１は、例えば、ローパスフィルタであり、増幅器ＡＭＰ１の出力に含まれる高周波成分を除去して検出電圧Ｖｄ（検出電圧Ｅｄの一例）を取得し、かかる検出電圧Ｖｄを制御部２２へ出力する。なお、出力部２１は、図２に示す構成に限定されず、電磁コイル５８に流れる駆動電流Ｉｏの瞬時値に応じた検出電圧Ｖｄを出力することができる構成であればよい。

制御部２２は、図２に示すように、ＣＰＵ（Central Processing Unit）３０、ＲＯＭ（Read Only Memory）３１、ＲＡＭ（Random Access Memory）３２、入出力（Ｉ／Ｏ）ポート３３、および、ＡＤ変換部３４などを有し、これらはバスによって互いに接続される。

ＣＰＵ３０は、ＲＯＭ３１に記憶されているプログラムを読み出し、ＲＡＭ３２を作業領域としてプログラムを実行する。これにより、制御部２２は、例えば、後述するＡＤ変換制御部３５および駆動制御部３６（図４参照）として機能する。なお、各部の少なくともいずれか一部または全部をハードウェアのみで構成することもできる。

図３は、リニアソレノイドバルブ２ａの構成例を示す図である。図３に示すように、リニアソレノイドバルブ２ａは、バルブハウジング５１と、スプール５２と、スプリング５３と、リニアソレノイド５４（制御対象２の一例）とを備える。

バルブハウジング５１は、中空筒状に形成されており、入力ポート５５と、出力ポート５６とを備える。スプール５２は、スプリング５３によって付勢され、バルブハウジング５１内を直線的に摺動可能に配置される。リニアソレノイド５４は、プランジャ５７と、プランジャ５７の外周と空隙を介して対向する電磁コイル５８と、ポジションセンサ５９とを備え、制御装置１から電磁コイル５８へ供給される駆動電流Ｉｏに応じてプランジャ５７が移動する。

プランジャ５７にはスプール５２が連結されており、プランジャ５７の移動に応じてスプール５２がバルブハウジング５１内を摺動する。これにより、入力ポート５５から出力ポート５６への気体（または液体）の流量が調整される。ポジションセンサ５９は、プランジャ５７の移動位置（リフト量）を検出する。

なお、上述したリニアソレノイドバルブ２ａは、例えば、内燃機関での燃焼によって排出される排気ガス中の窒素酸化物を低減する排気再循環機構を構成するが、制御装置１は種々のシステムに適用することができる。

図４は、制御部２２の機能ブロック図およびＡＤ変換部３４の構成の一例を示す図である。図４に示すように、制御部２２は、ＡＤ変換制御部３５および駆動制御部３６として機能する。

ＡＤ変換制御部３５は、ＡＤ変換要求部６０と、ＡＤ変換値取得部６１とを備える。ＡＤ変換要求部６０は、ＡＤ変換部３４に対して検出電圧ＶｄのＡＤ変換の要求（以下、ＡＤ変換要求と記載する場合がある）を行う。ＡＤ変換値取得部６１は、ＡＤ変換部３４がＡＤ変換を行って生成したＡＤ変換値Ｉｏｄ（検出電圧Ｖｄのデジタル値）をＡＤ変換部３４から取得する。

駆動制御部３６は、リニアソレノイドバルブ２ａのリニアソレノイド５４を駆動しつつリニアソレノイド５４のディザ制御を行うことができる。ディザ制御とは、リニアソレノイド５４の制御の目標値である目標制御量に一定の揺らぎを与えることによって、リニアソレノイド５４の駆動応答性を向上させる制御である。

かかる駆動制御部３６は、平均電流検出部７１と、目標電流値出力部７２と、電流制御デューティ比演算部７３と、ディザ振幅検出部７４と、目標ディザ振幅値出力部７５と、ディザデューティ比演算部７６と、デューティ比重畳部７７と、ディザ周期設定部７８と、を備える。

平均電流検出部７１は、交流周期ＴＳの期間でＡＤ変換制御部３５によって取得されるＡＤ変換値Ｉｏｄ（ＡＤ変換値Ｅｄｄの一例）を平均化し、平均電流値Ｉａｖとして検出する。例えば、平均電流検出部７１は、交流周期ＴＳと同じ期間またはそれより長い期間での移動平均演算を行って平均電流値Ｉａｖを求めることができる。

目標電流値出力部７２は、プランジャ５７の制御量の目標値に対応する電流目標値Ｉｏｒｅｆ（図１Ａに示すＥｒｅｆの一例）を生成して出力する。電流制御デューティ比演算部７３は、平均電流値Ｉａｖと電流目標値Ｉｏｒｅｆとの差がゼロまたは低減するようにＰＩ（比例積分）制御またはＰＩＤ（比例積分微分）制御を行って、電流フィードバックデューティ比Ｄｆｂを生成する。

ディザ振幅検出部７４は、駆動電流Ｉｏに含まれるディザ成分の振幅値Ｉａを検出する。かかるディザ振幅検出部７４は、例えば、交流周期ＴＳの期間毎に、ＡＤ変換制御部３５によって取得されるＡＤ変換値Ｉｏｄの最小値Ｉｏｄｍｉｎと最大値Ｉｏｄｍａｘとを検出し、かかる検出結果に基づいてディザ成分の振幅値Ｉａｍ（＝Ｉｏｄｍａｘ−Ｉｏｄｍｉｎ）を演算する。

目標ディザ振幅値出力部７５は、ディザ成分の振幅値の目標値である振幅目標値Ｉａｍｒｅｆを生成して出力する。かかる目標ディザ振幅値出力部７５は、例えば、目標電流値出力部７２から出力される電流目標値Ｉｏｒｅｆに基づいて、振幅目標値Ｉａｍｒｅｆを変更することができる。ディザデューティ比演算部７６は、振幅値Ｉａｍと振幅目標値Ｉａｍｒｅｆとの差がゼロまたは低減するようにＰＩ制御またはＰＩＤ制御を行って、ディザデューティ比Ｄｄを生成する。

デューティ比重畳部７７は、電流フィードバックデューティ比Ｄｆｂにディザデューティ比Ｄｄを重畳し、ＰＷＭ信号Ｓｐを生成する。図５は、電流フィードバックデューティ比Ｄｆｂと、ディザデューティ比Ｄｄと、ＰＷＭ信号Ｓｐと、駆動電流Ｉｏと、検出電流値Ｉｏ’との関係を示す図である。なお、検出電流値Ｉｏ’は、フィルタ回路ＦＬ１を介して検出される駆動電流Ｉｏの電流値である。

図５に示すように、デューティ比重畳部７７は、電流フィードバックデューティ比Ｄｆｂにディザデューティ比Ｄｄを加算して、Ｈｉ側デューティ比Ｄ_ＨＩを生成する。また、デューティ比重畳部７７は、電流フィードバックデューティ比Ｄｆｂからディザデューティ比Ｄｄを減算して、Ｌｏ側デューティ比Ｄ_ＬＯを生成する。

そして、デューティ比重畳部７７は、交流周期ＴＳの期間内の前半期間（時刻ｔ２０〜ｔ２１、時刻ｔ２２〜ｔ２３）で、Ｈｉ側デューティ比Ｄ_ＨＩと同じディーティ比のＰＷＭ信号Ｓｐを生成する。また、デューティ比重畳部７７は、交流周期ＴＳの期間内の後半期間（時刻ｔ２１〜ｔ２２、時刻ｔ２３〜ｔ２４）で、Ｌｏ側デューティ比Ｄ_ＬＯと同じディーティ比のＰＷＭ信号Ｓｐを生成する。

かかるデューティ比重畳部７７によって生成されたＰＷＭ信号Ｓｐによって駆動部２０のスイッチング素子Ｑ１（図２参照）がＯＮ／ＯＦＦされることによって、端子Ｔｏに電源電圧ＶＢが断続的に出力される。これにより、ディザ成分が重畳された駆動電流Ｉｏが駆動部２０からリニアソレノイドバルブ２ａの電磁コイル５８へ出力される。

図４に戻って制御装置１の説明を続ける。制御装置１のディザ周期設定部７８は、所定の条件に基づいて、ディザ周期Ｔｓを変更する。例えば、ディザ周期設定部７８は、リニアソレノイドバルブ２ａで調整される気体または液体の温度に応じて、ディザ周期Ｔｓを変更する。

なお、ディザ周期Ｔｓの長さに関する情報は、例えば、ディザ周期Ｔｓの長さを変更する前のタイミングで、ディザ周期設定部７８からＡＤ変換制御部３５およびデューティ比重畳部７７へ通知される。

また、ディザ周期設定部７８は、ディザ周期Ｔｓ（交流周期ＴＳの一例）の期間が開始されるタイミングで割り込み（以下、ＰＷＭ割り込みと記載する）をＡＤ変換制御部３５およびデューティ比重畳部７７に対して行う。これにより、ＡＤ変換制御部３５およびデューティ比重畳部７７においてＰＷＭ割り込みに同期した処理が行われる。

例えば、ＡＤ変換制御部３５は、ＰＷＭ割り込みのタイミングでＡＤ変換要求の処理を開始し、デューティ比重畳部７７は、ＰＷＭ割り込みのタイミング（図５に示す時刻ｔ２０、ｔ２２）で、ＰＷＭ信号Ｓｐの１周期分の生成を開始する。

次に、図４に示すＡＤ変換部３４について説明する。ＡＤ変換部３４は、ＡＤ変換制御部３５との間で通信を行い、出力部２１から出力される検出電圧ＶｄをＡＤ変換してＡＤ変換値Ｉｏｄを生成し、かかるＡＤ変換値ＩｏｄをＡＤ変換制御部３５へ出力する。

ＡＤ変換部３４は、コントローラ４０と、ＡＤ処理部４１と、データレジスタ４２と、タイマ４３（内部タイマの一例）とを備え、コントローラ４０は、ＡＤ処理部４１、データレジスタ４２およびタイマ４３との間で通信を行う。

コントローラ４０は、ＡＤ変換要求部６０からのＡＤ変換要求に応じて、ＡＤ処理部４１によるＡＤ変換を実行させてＡＤ変換値Ｉｏｄを生成させ、かかるＡＤ変換値ＩｏｄをＡＤ処理部４１から取得してデータレジスタ４２へ記憶する。また、コントローラ４０は、ＡＤ変換値取得部６１からのＡＤ変換値取得要求に応じて、データレジスタ４２に記憶されたＡＤ変換値ＩｏｄをＡＤ変換値取得部６１へ引き渡す。

ＡＤ変換要求部６０は、設定されたモードや交流周期ＴＳの変更の有無によってＡＤ変換部３４に対して異なるＡＤ変換要求を行う。例えば、ＡＤ変換要求部６０は、第１モードによるＡＤ変換要求、第２モードによるＡＤ変換要求、および、第３モードによるＡＤ変換要求のいずれかを選択してＡＤ変換部３４に対してＡＤ変換要求を行うことができる。以下、第１モード、第２モード、第３モードの順に説明する。

ＡＤ変換要求部６０は、ＡＤ変換部３４に対して外部トリガによるＡＤ変換要求と内部トリガ（上述したインバーバルタイマートリガ）によるＡＤ変換要求とを順次行うことによって第１モードによるＡＤ変換要求を行う。図６は、第１モードによるＡＤ変換要求によるＡＤ変換の説明図である。

図６に示すように、ＡＤ変換制御部３５のＡＤ変換要求部６０は、ディザ周期設定部７８からＰＷＭ割り込みがあると、かかるＰＷＭ割り込みタイミングでＡＤ変換部３４に対して外部トリガによるＡＤ変換要求を行う。

ＡＤ変換部３４のコントローラ４０は、ＡＤ変換要求部６０から外部トリガによるＡＤ変換要求があった場合、すぐに１回目のＡＤ変換をＡＤ処理部４１に開始させる。これにより、ＡＤ変換要求部６０は、ＰＷＭ割り込みタイミング（例えば、図５に示す時刻ｔ２０、ｔ２２）から第１の時間Ｔ１内にＡＤ変換部３４に１回目のＡＤ変換を実行させることができる。

外部トリガによるＡＤ変換要求は、ソフトウェアによるＡＤ変換要求とハードウェアによるＡＤ変換要求とがある。ソフトウェアによるＡＤ変換要求は、例えば、ＡＤ変換要求部６０からコントローラ４０のコントロールレジスタ（図示せず）のＡＤ変換開始フラグをアクティブ値（例えば、１）に書き換えることによって行われる。コントローラ４０は、ＡＤ変換開始フラグがアクティブになった場合、ＡＤ処理部４１によるＡＤ変換を開始させる。

また、ハードウェアによるＡＤ変換要求は、ＡＤ変換要求部６０からコントローラ４０の割り込み端子へのアクティブ信号（例えば、ＬｏｗレベルからＨｉｇｈレベルへ変化する信号）の入力によって行われる。コントローラ４０は、割り込み端子へアクティブ信号の入力があった場合、上述したコントロールレジスタのＡＤ変換開始フラグをアクティブ値に書き換え、ＡＤ処理部４１によるＡＤ変換を開始させる。

コントローラ４０は、外部トリガによるＡＤ変換要求に応じたＡＤ変換が終了すると、ＡＤ変換開始フラグをノンアクティブ値に書き換えると共に、ＡＤ変換制御部３５に対してＡＤ変換完了を示す通知または割り込み（以下、ＡＤ変換完了割り込みと記載する）を行う。

ＡＤ変換制御部３５は、ＡＤ変換完了割り込みがあった場合、第１の時間Ｔ１よりも長い第２の時間Ｔ２がインターバル時間として設定され、ＡＤ変換の繰り返し回数がＮ−１回（Ｎ≧３）に設定されたインバーバルタイマートリガによるＡＤ変換の要求をＡＤ変換部３４に対して行う。なお、ＡＤ変換制御部３５は、ディザ周期設定部７８から通知されるディザ周期Ｔｓ（ディザ成分の周波数ｆｓの逆数）の長さに関する情報に基づいて、例えば、Ｔ２＝Ｔｓ／Ｎとなるように、第２の時間Ｔ２を設定する。

コントローラ４０は、ＡＤ変換制御部３５からインターバルタイマートリガによるＡＤ変換の要求があった場合、タイマ４３にカウントを開始させ、タイマ４３のカウント値が第２の時間Ｔ２に対応する時間になる毎に、ＡＤ処理部４１によるＡＤ変換を開始させる。これにより、第１の時間Ｔ１よりも長い第２の時間Ｔ２の間隔でＡＤ変換部３４に２回目〜Ｎ回目までのＡＤ変換が実行される。

なお、ディザ周期Ｔｓ期間内に行われたＮ回のＡＤ変換によって生成されたＮ個のＡＤ変換値Ｉｏｄは、データレジスタ４２に記憶される。コントローラ４０は、ＡＤ変換値取得部６１による要求に応じて、Ｎ個のＡＤ変換値Ｉｏｄをデータレジスタ４２から読み出してＡＤ変換値取得部６１へ出力する。

また、インバーバルタイマートリガによるＡＤ変換の要求に対してＡＤ処理部４１によるＡＤ変換を開始するまでにコントローラ４０に処理時間Ｔ４が必要になる。そのため、１回目のＡＤ変換タイミングと２回目のＡＤ変換タイミングとの間の期間Ｔ５（＝Ｔ２＋Ｔ４）は、第２の時間Ｔ２よりも長い時間になるが、Ｔ４＜Ｔ２−Ｔ１の関係であるため、ディザ周期Ｔｓ期間内にＮ回のＡＤ変換を行うことができる。

ディザ周期Ｔｓの期間内に、Ｎ回のＡＤ変換のそれぞれに対応して外部トリガによるＡＤ変換要求をＮ回分行った場合、Ｎ回のＡＤ変換完了割り込みがＡＤ変換制御部３５に対して行われる。そのため、ＡＤ変換制御部３５において、頻繁に割り込み処理が発生するため処理負荷が増加してしまう。

また、コントローラ４０は、ＡＤ処理部４１によって取得されたＡＤ変換値Ｉｏｄを順次加算する加算部を有しており、かかる加算部の加算結果を用いる場合、加算結果のみがコントローラ４０からＡＤ変換制御部３５へ通知される。そのため、ディザ振幅検出部７４においてＡＤ変換値Ｉｏｄの最小値Ｉｏｄｍｉｎと最大値Ｉｏｄｍａｘとを検出することが難しく、ディザ成分の振幅値Ｉａの検出精度が悪くなる。

また、第２の時間Ｔ２がインターバル時間として設定され、かつ、ＡＤ変換回数がＮ回に設定されたインターバルタイマートリガによるＡＤ変換の要求をＡＤ変換部３４に対して行ったとする。この場合、１回目のＡＤ変換が第２の時間Ｔ２よりも処理時間Ｔ４だけ長い時間に行われるため、ディザ周期Ｔｓを等間隔で分けた期間Ｔ３（図１Ｂ参照）単位のタイミングでＡＤ変換を行うことができない。そのため、Ｎ回のＡＤ変換がディザ周期Ｔｓ内で行うことができないおそれがあり（図１Ｂ参照）、駆動電流Ｉｏの平均値やディザ成分を精度よく検出できないおそれがある。

一方、ＡＤ変換制御部３５は、ＰＷＭ割り込みタイミングでＡＤ変換部３４に対して外部トリガによるＡＤ変換を要求することによって、ＡＤ変換の要求を開始してから第１の時間Ｔ１内でＡＤ変換部３４に１回目のＡＤ変換を実行させる。そして、ＡＤ変換制御部３５は、１回目のＡＤ変換についてのＡＤ変換完了割り込みがＡＤ変換部３４からあった場合に、ＡＤ変換部３４のタイマ４３によるインターバルトリガでのＡＤ変換を要求することによって、第２の時間Ｔ２の間隔で２回目以降のＡＤ変換を実行させる。

これにより、ディザ周期ＴｓをＮ等分に分けた期間Ｔ３（図１Ｂ参照）単位のタイミングでそれぞれＡＤ変換を行うことができることから、例えば、交流周期ＴＳが変更される場合であっても、処理負荷を軽減しつつも、ディザ成分が駆動電流Ｉｏに対するＡＤ変換のタイミングを適切に設定することができる。

次に、第２モードについて説明する。ＡＤ変換要求部６０は、ＡＤ変換部３４に対してインターバル時間と繰り返し回数とが異なる２つの内部トリガによるＡＤ変換要求を行うことによって第２モードによるＡＤ変換要求を行う。図７は、第２モードによるＡＤ変換要求によるＡＤ変換の説明図である。

図７に示すように、ＡＤ変換制御部３５のＡＤ変換要求部６０は、ディザ周期設定部７８からＰＷＭ割り込みがあった場合、第１の時間Ｔ１よりも短い時間Ｔ１’（≦Ｔ１−Ｔ４）がインターバル時間に設定され、かつ、ＡＤ変換の繰り返し回数が１回に設定されたインターバルタイマートリガによるＡＤ変換の要求をＡＤ変換部３４に対して行う。

コントローラ４０は、かかるＡＤ変換要求があった場合、インターバルタイマートリガによるタイマ４３のカウント値が時間Ｔ１’に対応する値になると、ＡＤ処理部４１によるＡＤ変換を開始させる。これにより、ＰＷＭ割り込みタイミングから第１の時間Ｔ１以内でＡＤ変換部３４において１回目のＡＤ変換が実行される。コントローラ４０は、ＡＤ変換が終了すると、ＡＤ変換開始フラグをノンアクティブ値に書き換えると共に、ＡＤ変換制御部３５に対してＡＤ変換完了割り込みを行う。

ＡＤ変換制御部３５は、ＡＤ変換完了割り込みがあった場合、第１モードの場合と同様に、第１の時間Ｔ１よりも長い第２の時間Ｔ２がインターバル時間として設定され、かつ、ＡＤ変換の繰り返し回数がＮ回に設定されたインターバルタイマートリガによるＡＤ変換の要求をＡＤ変換部３４に対して行う。これにより、第１の時間Ｔ１よりも長い第２の時間Ｔ２の間隔でＡＤ変換部３４に２回目からＮ回までのＡＤ変換が実行される。

これによっても、ディザ周期ＴｓをＮ等分に分けた期間Ｔ３（図１Ｂ参照）単位のタイミングでそれぞれＡＤ変換を行うことができることから、例えば、ディザ周期Ｔｓが変更される場合であっても、処理負荷を軽減しつつも、ディザ成分が重畳された駆動電流Ｉｏに対するＡＤ変換のタイミングを適切に設定することができる。

次に、第３モードについて説明する。ＡＤ変換要求部６０は、第３モードにおいて、ＡＤ変換部３４に対してインターバル時間が一定のインターバルタイマートリガによるＡＤ変換の要求を行う。図８は、ディザ周期Ｔｓの変化と実行されるモードとの関係の一例を示す図であり、図９は、第３モードによるＡＤ変換要求によるＡＤ変換の説明図である。

図８に示すように、ＡＤ変換制御部３５のＡＤ変換要求部６０は、ディザ周期Ｔｓが変更される場合、第１モード（または第２モード）でＡＤ変換部３４に対してＡＤ変換要求を行う。ＡＤ変換要求部６０は、例えば、ディザ周期Ｔｓが変更されるか否かをディザ周期設定部７８から通知されるディザ周期Ｔｓの長さに関する情報に基づいて判定することができる。

また、ＡＤ変換要求部６０は、ディザ周期Ｔｓが変更されてからディザ成分のＰ周期（Ｐ≧２）分以上の間ディザ周期Ｔｓが変更されないような場合（図８に示す例では、Ｐ＝２）、第３モードでＡＤ変換部３４に対してＡＤ変換要求を行う。この場合、ＡＤ変換要求部６０は、まず第１モード（または第２モード）によるＡＤ変換をＡＤ変換部３４に実行させた後、第３モードによるＡＤ変換要求を実行する。

例えば、ＡＤ変換要求部６０は、図９に示すように、第１モードによるＡＤ変換が完了した後、第２の時間Ｔ２がインターバル時間に設定され、かつ、ＡＤ変換の繰り返し回数を規定しないインバーバルタイマートリガによるＡＤ変換の要求（第３モードによるＡＤ変換要求）をＡＤ変換部３４に対して行う。

コントローラ４０は、ＡＤ変換制御部３５からインターバルタイマートリガによるＡＤ変換の要求があった場合、タイマ４３にカウントを開始させ、タイマ４３のカウント値が第２の時間Ｔ２に対応する時間になる毎に、ＡＤ処理部４１によるＡＤ変換を開始させる。これにより、第２の時間Ｔ２の間隔でＡＤ変換部３４にＡＤ変換が繰り返し実行される。

第１モードから第３モードへの移行時には、上述した処理時間Ｔ４が必要となるため、周期の長さの変更後の最初のディザ周期ＴｓでのＡＤ変換の回数がＮ−１回となるが、それ以降では、ディザ周期Ｔｓ内でＮ回のＡＤ変換が実行される。そのため、第３モードへの移行後の次のディザ周期ＴｓからはＡＤ変換のタイミングを適切に設定することができる。なお、この場合、ディザ周期Ｔｓは、ＰＷＭ割り込みタイミングから処理時間Ｔ４分ずれることになる。

また、ＡＤ変換値取得部６１は、コントローラ４０に対して、第３モードに移行する最初のＰＷＭ割り込みタイミングで、ＤＭＡ（Direct Memory Access）転送によるＲＡＭ３２へのＮ個分のＡＤ変換値Ｉｏｄの格納を要求する。これにより、コントローラ４０は、データレジスタ４２に記憶したＡＤ変換値ＩｏｄをＡＤ変換毎にＲＡＭ３２の所定領域へＤＭＡ転送を行い、ＤＭＡ転送が完了した場合、転送完了通知を行う。

ＲＡＭ３２の所定領域をＡＤ変換値取得部６１の記憶領域とすることで、ＡＤ変換値取得部６１は、Ｎ個分のＡＤ変換値Ｉｏｄを取得することができる。また、ＡＤ変換値取得部６１は、ＡＤ変換部３４から転送完了通知がある毎に、ＤＭＡ転送によるＲＡＭ３２へのＮ個分のＡＤ変換値Ｉｏｄの格納を再度要求する。

第３モードによるＡＤ変換要求は、ＡＤ変換の繰り返し回数を規定しないＡＤ変換要求であるため、ＡＤ変換部３４からＡＤ変換制御部３５へのＡＤ変換完了割り込みは行われない。そのため、第１モードや第２モードを実行する場合に比べて、処理負荷をより低減しつつ、ディザ成分が重畳された駆動電流Ｉｏに対するＡＤ変換のタイミングを適切に設定することができる。

なお、上述した例では、ディザ周期Ｔｓの長さが変更される場合の例を説明したが、ディザ周期Ｔｓの長さが固定の場合、ＡＤ変換制御部３５は、第３モードによるＡＤ変換要求を継続して行うこともできる。

［３．ＡＤ変換制御部３５による処理］
次に、フローチャートを用いて、ＡＤ変換制御部３５の処理の流れの一例を説明する。図１０は、ＡＤ変換制御部３５が実行する処理手順の一例を示すフローチャートであり、繰り返し実行される処理である。

図１０に示すように、ＡＤ変換制御部３５は、まず、ＰＷＭ割り込みタイミングであるか否かを判定する（ステップＳ１）。ＰＷＭ割り込みタイミングであると判定した場合（ステップＳ１；Ｙｅｓ）、ＡＤ変換制御部３５は、ディザ周期Ｔｓが所定期間Ｔｔｈ（例えば、ディザ成分のＰ周期分の期間）以上一定であるか否かを判定する（ステップＳ２）。

ディザ周期Ｔｓが所定期間Ｔｔｈ以上一定ではないと判定した場合（ステップＳ２；Ｎｏ）、ＡＤ変換制御部３５は、設定モードが第１モードであるか否かを判定する（ステップＳ３）。かかる設定モードは、例えば、制御装置１の外部から作業者や利用者により設定される。

ＡＤ変換制御部３５は、設定モードが第１モードであると判定した場合（ステップＳ３；Ｙｅｓ）、第１モードによるＡＤ変換要求を実行し（ステップＳ４）、そうでない場合（ステップＳ３；Ｎｏ）、第２モードによるＡＤ変換要求を実行する（ステップＳ５）。また、ステップＳ２において、ディザ周期Ｔｓが所定期間Ｔｔｈ以上一定であると判定した場合（ステップＳ２；Ｙｅｓ）、ＡＤ変換制御部３５は、第３モードによるＡＤ変換要求を実行する（ステップＳ６）。

ＰＷＭ割り込みタイミングではないと判定した場合（ステップＳ１；Ｎｏ）、または、ステップＳ４、Ｓ５、Ｓ６のいずれかの処理が終了した場合、ＡＤ変換制御部３５は、ステップＳ１からの処理を繰り返す。

図１１は、図１０に示すステップＳ４で実行される第１モードによるＡＤ変換要求の処理の流れを示すフローチャートである。図１１に示すように、ＡＤ変換制御部３５は、外部トリガによるＡＤ変換要求をＡＤ変換部３４に対して行い（ステップＳ１０）、その後、ＡＤ変換部３４からのＡＤ変換完了割り込みを待つ（ステップＳ１１）。

ＡＤ変換制御部３５は、ＡＤ変換部３４からのＡＤ変換完了割り込みがあると判定した場合（ステップＳ１１；Ｙｅｓ）、第２の時間Ｔ２がインターバル時間として設定され、かつ、ＡＤ変換の繰り返し回数がＮ回に設定されたインターバルタイマートリガによるＡＤ変換の要求をＡＤ変換部３４に対して行う（ステップＳ１２）。

その後、ＡＤ変換制御部３５は、ＡＤ変換部３４からのＡＤ変換完了割り込みを待ち（ステップＳ１３）、ＡＤ変換部３４からのＡＤ変換完了割り込みがあると判定した場合（ステップＳ１３；Ｙｅｓ）、図１１に示す処理を終了する。

図１２は、図１０に示すステップＳ５で実行される第２モードによるＡＤ変換要求の処理の流れを示すフローチャートである。図１２に示すように、ＡＤ変換制御部３５は、第１の時間Ｔ１よりも短い時間Ｔ１’（≦Ｔ１−Ｔ４）がインターバル時間に設定され、かつ、ＡＤ変換の繰り返し回数が１回に設定されたインターバルタイマートリガによるＡＤ変換の要求をＡＤ変換部３４に対して行う（ステップＳ２０）。

その後、ＡＤ変換制御部３５は、ＡＤ変換部３４からのＡＤ変換完了割り込みを待つ（ステップＳ２１）。ＡＤ変換制御部３５は、ＡＤ変換部３４からのＡＤ変換完了割り込みがあると判定した場合（ステップＳ２１；Ｙｅｓ）、図１１のステップＳ１２、Ｓ１３に示す処理と同様の処理を行い（ステップＳ２２、Ｓ２３）、図１２に示す処理を終了する。

なお、ＡＤ変換制御部３５は、第１モードまたは第２モードにおいて、ＡＤ変換完了割り込みがある毎に、ＡＤ変換部３４からＡＤ変換値Ｉｏｄを取得したり、ステップＳ１３でＡＤ変換完了割り込みがあると判定した場合に、ＡＤ変換部３４からＮ個のＡＤ変換値Ｉｏｄを一括して取得したりすることもできる。

図１３は、図１０に示すステップＳ６で実行される第３モードによるＡＤ変換要求の処理の流れを示すフローチャートである。図１３に示すように、ＡＤ変換制御部３５は、第２の時間Ｔ２がインターバル時間に設定され、かつ、ＡＤ変換の繰り返し回数を規定しないインバーバルタイマートリガによるＡＤ変換の要求をＡＤ変換部３４に対して行う（ステップＳ３０）。

また、ＡＤ変換制御部３５は、Ｎ個のＡＤ変換値ＩｏｄについてＤＭＡ転送要求を行い（ステップＳ３１）、かかるＤＭＡ転送要求に対してＡＤ変換部３４から転送完了通知があるか否かを判定する（ステップＳ３２）。ＡＤ変換制御部３５は、転送完了通知があると判定した場合（ステップＳ３２；Ｙｅｓ）、モード変更のタイミングであるか否かを判定する（ステップＳ３３）。例えば、ＡＤ変換制御部３５は、次のＰＷＭ割り込みタイミングからディザ周期Ｔｓの長さが変更になる場合、モード変更のタイミングであると判定する。

ＡＤ変換制御部３５は、モード変更のタイミングではないと判定した場合（ステップＳ３３；Ｎｏ）、処理をステップＳ３１へ戻し、モード変更のタイミングではあると判定した場合（ステップＳ３３；Ｙｅｓ）、図１３に示す処理を終了する。

以上のように、実施形態に係る制御装置１は、駆動部２０と、出力部２１と、ＡＤ変換部３４（ＡＤ変換器の一例）と、ＡＤ変換制御部３５と、駆動制御部３６とを備える。駆動部２０は、交流成分が重畳された電流または電圧を制御対象２へ供給する。出力部２１は、駆動部２０から制御対象２（例えば、リニアソレノイドバルブ２ａ）へ供給される電流または電圧に応じた検出電圧Ｅｄを出力する。ＡＤ変換部３４は、検出電圧ＥｄをＡＤ変換してＡＤ変換値Ｅｄｄを生成する。ＡＤ変換制御部３５は、交流成分の交流周期ＴＳ内において複数回のタイミングでＡＤ変換部３４にＡＤ変換を実行させ、複数のＡＤ変換値Ｅｄｄを取得する。駆動制御部３６は、複数のＡＤ変換値Ｅｄｄに基づいて、駆動部２０から制御対象２へ供給させる電流または電圧を制御する。ＡＤ変換制御部３５は、交流成分の交流周期ＴＳ内において、ＰＷＭ割り込みタイミング（交流周期ＴＳの開始タイミングの一例）に同期して１回目のＡＤ変換をＡＤ変換部３４に実行させた後、ＡＤ変換部３４のタイマ４３（内部タイマの一例）によるトリガで２回目以降のＡＤ変換を所定の時間間隔でＡＤ変換部３４に実行させる。例えば、ＡＤ変換制御部３５は、交流成分の交流周期ＴＳ内において、ＰＷＭ割り込みタイミングから第１の時間Ｔ１内で１回目のＡＤ変換をＡＤ変換部３４に実行させた後、ＡＤ変換部３４のタイマ４３（内部タイマの一例）によるトリガで２回目以降のＡＤ変換を第１の時間Ｔ１よりも長い第２の時間Ｔ２の間隔でＡＤ変換部３４に実行させる。これにより、処理負荷を軽減しつつも、交流成分に対するＡＤ変換のタイミングを適切に設定することができる。

また、ＡＤ変換制御部３５は、ＡＤ変換部３４に対してＡＤ変換のトリガ（例えば、ソフトウェアトリガやハードウェアトリガ）を出力することによって、ＰＷＭ割り込みタイミングから第１の時間Ｔ１内で１回目のＡＤ変換をＡＤ変換部３４に実行させる。これにより、第１の時間Ｔ１内で１回目のＡＤ変換をＡＤ変換部３４に精度よく実行させることができる。

また、ＡＤ変換制御部３５は、時間間隔が第１の時間Ｔ１より短い時間Ｔ１’に設定されたタイマ４３によるトリガでの１つのＡＤ変換を要求することによって、ＰＷＭ割り込みタイミングから第１の時間Ｔ１内で１回目のＡＤ変換をＡＤ変換部３４に実行させる。これによっても、第１の時間Ｔ１内で１回目のＡＤ変換をＡＤ変換部３４に精度よく実行させることができる。

また、実施形態に係る制御装置１は、所定の条件（例えば、電流目標値Ｉｏｒｅｆが所定値以下であるという条件）に基づいて、ディザ成分（交流成分の一例）の周波数ｆｓ（＝１／Ｔｓ）を変更するディザ周期設定部７８（変更部の一例）を備える。ＡＤ変換制御部３５は、ディザ周期設定部７８による周波数ｆｓの変更に応じて第２の時間Ｔ２を変更して、ディザ周期Ｔｓ（交流周期の一例）内におけるＡＤ変換の回数を一定数に維持する。これにより、ディザ周期Ｔｓが変更された場合であっても、処理負荷を軽減しつつ、ディザ成分に対するＡＤ変換のタイミングを適切に設定することができる。

また、ＡＤ変換制御部３５は、ディザ成分（交流成分の一例）の周波数ｆｓが所定期間Ｔｔｈ以上一定である場合、ＡＤ変換部３４に対してタイマ４３によるトリガでのＡＤ変換を要求し、ＡＤ変換部３４に対してディザ周期Ｔｓ内の１回目のＡＤ変換からタイマ４３によるトリガでのＡＤ変換を実行させる。これにより、例えば、第１モードや第２モードを実行する場合に比べて、処理負荷をより低減しつつ、ディザ成分に対するＡＤ変換のタイミングを適切に設定することができる。

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。

１制御装置
２制御対象
２０駆動部
２１出力部
２２制御部
３４ＡＤ変換部
３５ＡＤ変換制御部
３６駆動制御部

Claims

交流成分が重畳された電流または電圧を制御対象へ供給する駆動部と、
前記駆動部から前記制御対象へ供給される電流または電圧に応じた検出電圧を出力する出力部と、
前記検出電圧をＡＤ変換してＡＤ変換値を生成するＡＤ変換部と、
前記交流成分の交流周期内において複数回のタイミングで前記ＡＤ変換部に前記ＡＤ変換を実行させ、複数のＡＤ変換値を取得するＡＤ変換制御部と、
前記複数のＡＤ変換値に基づいて、前記駆動部から前記制御対象へ供給させる前記電流または前記電圧を制御する駆動制御部と、
所定の条件に基づいて、前記交流成分の周波数を変更する変更部と、を備え、
前記ＡＤ変換制御部は、
前記変更部による前記周波数の変更に応じて、前記交流周期内において、当該交流周期の開始タイミングに同期して当該交流周期の開始タイミングから第１の時間内で１回目のＡＤ変換を前記ＡＤ変換部に実行させた後、前記ＡＤ変換部の内部タイマによるトリガで２回目以降のＡＤ変換を前記第１の時間よりも長い第２の時間の間隔で前記ＡＤ変換部に実行させる
ことを特徴とする制御装置。
前記ＡＤ変換制御部は、
前記ＡＤ変換部に対して前記ＡＤ変換のトリガを出力することによって、前記開始タイミングから前記第１の時間内で前記１回目のＡＤ変換を前記ＡＤ変換部に実行させる
ことを特徴とする請求項１に記載の制御装置。
前記ＡＤ変換制御部は、
時間間隔が前記第１の時間より短い時間に設定された前記内部タイマによるトリガでの１回のＡＤ変換を要求することによって、前記開始タイミングから前記第１の時間内で前記１回目のＡＤ変換を前記ＡＤ変換部に実行させる
ことを特徴とする請求項１に記載の制御装置。
前記ＡＤ変換制御部は、
前記変更部による前記周波数の変更に応じて前記第２の時間を変更して、前記交流周期内における前記ＡＤ変換の回数を一定数に維持する
ことを特徴とする請求項１または３に記載の制御装置。
前記ＡＤ変換制御部は、
前記交流成分の前記周波数が所定期間以上一定である場合、前記ＡＤ変換部に対して前記内部タイマによるトリガでのＡＤ変換を要求し、前記ＡＤ変換部に対して前記１回目のＡＤ変換から前記内部タイマによるトリガでのＡＤ変換を実行させる
ことを特徴とする請求項４に記載の制御装置。
交流成分が重畳された電流または電圧であって前記交流成分を重畳させた電流または電圧に応じた検出電圧をＡＤ変換器へ出力する出力工程と、
前記ＡＤ変換器に対し、前記交流成分の交流周期内において複数回のタイミングで前記検出電圧のＡＤ変換を実行させる制御工程と、
所定の条件に基づいて、前記交流成分の周波数を変更する変更工程と、を含み、
前記制御工程は、
前記変更工程による前記周波数の変更に応じて、前記交流周期内において、当該交流周期の開始タイミングに同期して当該交流周期の開始タイミングから第１の時間内で１回目のＡＤ変換を前記ＡＤ変換器に実行させた後、前記ＡＤ変換器の内部タイマによるトリガで２回目以降のＡＤ変換を前記第１の時間よりも長い第２の時間の間隔で前記ＡＤ変換器に実行させる
ことを特徴とするＡＤ変換制御方法。