JP6129257B2 - ディザ電流給電制御方法及びディザ電流給電制御装置 - Google Patents

Description

この発明は、可逆位置決め用アクチェータを駆動する誘導性電気負荷に対し、被駆動体に作用する静止摩擦抵抗に対抗して、増減電流を付与するようにしたディザ（Ｄｉｔｈｅｒ）電流給電制御方法及びディザ電流給電制御装置の改良に関するものである。

例えば、自動車の変速機制御装置或いはサスペンション制御装置等において、アクチェータである油圧シリンダを制御する比例電磁弁が使用されて、この比例電磁弁の可動弁の位置を制御するために、誘導性電気負荷である比例電磁コイルに対してディザ電流が供給され、この比例電磁コイルは可動弁に作用する静止摩擦抵抗と可動弁を一方向に押圧するばね力に対抗して、他方向に押圧力を発生して可動弁の位置を制御するようになっている。
なお、誘導性電気負荷は、そのインダクタンスＬと負荷抵抗Ｒとの比率である時定数Ｔｘ＝Ｌ／Ｒによって負荷電流の増減に応答遅れが発生し、ディザ小電流Ｉ１からディザ大電流Ｉ２への立上り時間と、ディザ大電流Ｉ２からディザ小電流Ｉ１への立上り時間とが異なると、ディザ大電流Ｉ２とディザ小電流Ｉ１とのディザ中間電流Ｉ０＝（Ｉ１＋Ｉ２）／２の値と、ディザ電流の時間積分値をディザ振幅周期Ｔｄで割って得られるディザ平均電流Ｉａとが異なった値となる。
従って、ディザ中間電流Ｉ０に注目しないで、単に目標平均電流Ｉａａと検出平均電流Ｉｄｄとを一致させるような負帰還制御が行われている場合には、均質なディザ制御が行えなくなる問題点があることに留意しておく必要がある。

例えば、下記の特許文献１「比例電磁弁の制御方法及び制御装置」の図１によれば、マイクロプロセッサによって構成された（と推定される）ＭＰＵ３は、比例電磁弁１０に対する目標平均電流を決定する開口量補正器６と、ディザ信号発生器７と、合成器８とを備え、ＭＰＵ３の外部に接続されたハードウエアである（と推定される）定電流駆動器５は、合成器８の出力をＤ／Ａ変換器４でアナログ信号に変換した指示電流と、比例電磁弁１０に対する駆動電流とが合致するように負帰還制御を行い、その負帰還制御は、図６で示された第１・第２のオペアンプ３１・３２と、加算器３３と、バッファ３４と、トランジスタ３５と、電流検出器３６と、微分倍率器３７とを備え、この微分倍率器３７は駆動電流の増減を高速処理するようになっている。
しかし、駆動電流の増減は、特許文献１の図４（ｂ）で示すとおり、なだらかに増減する正弦波となっていて、所定のディザ振幅を得るためにはディザ周期が大きくなり、可動鉄片１４（図２参照）が静止摩擦抵抗により固着するおそれがある。

また、下記の特許文献２「電流制御装置および電流制御プログラム」の図２によれば、マイクロプロセッサを包含する（と推定される）電流制御装置１０は、ソレノイド９５を開閉駆動する駆動回路５０に対してＰＷＭ信号Ｓｐｗｍを直接出力するものであり、図２で示す目標設定手段２０と、デューティ比設定手段３０と、ＰＷＭ信号生成手段４０によって構成され、目標設定手段２０による基本電流値Ｉｂの設定から、ＰＷＭ信号生成手段４０によるデューティ比Ｒｄが更新されるまでの時間を短縮する技術が開示されている。
この特許文献２の図４によれば、目標設定手段２０は、基本設定部２１で基本電流値Ｉｂを決定し、ディザ平均算出部２２では被検出励磁電流信号Ｓｉからディザ平均電流値Ｉａｖｅ２を算出し、減算部２３で偏差値ΔＩ２を算出し、補正部２４で基本電流値Ｉｂの比例積分補正値を発生し、ディザ設定部２５でディザ電流Ｉｄを設定し、加算部２６で目標電流値Ｉｔを算出している。

また、特許文献２の図３によれば、デューティ比設定手段３０は、ＰＷＭ平均算出部３１において被検出励磁電流信号ＳｉからＰＷＭ平均電流値Ｉａｖｅ１を算出し、減算部３２で偏差ΔＩ１を算出し、フィードバック制御部３３（３４の誤記）でデューティ比Ｒｄ／ｆｂを算出し、フィードフォワード制御部３４（３３の誤記）でデューティ比Ｒｄ／ｆｆを算出し、加算部３５でデューティ比Ｒｄを算出し、デューティ比設定手段３０は目標電流Ｉｔが、ＰＷＭ平均電流値Ｉａｖｅ１に一致するようにＰＷＭのデューティ比Ｒｄを調節するものとなっている。
なお、特許文献２の図２において、ＰＷＭ信号生成手段４０はＰＷＭ信号Ｓｐｗｍを生成して駆動回路に出力し、目標電流ＩｔはＰＷＭ信号ＳｐｗｍのＰＷＭ周期の１０倍に設定されているディザ周期で周期的に変化する値である。
特許文献２の図３におけるフィードフォワード制御部３４（３３の誤記）は、ディザ電流の基本波が、特許文献２の図１５の三角波となるようにデューティ比Ｒｄ／ｆｆを付与するものであって、この三角波に追従してデューティ比Ｒｄ／ｆｂによるフィードバック制御を行うためには、三角波は徐々に増減する緩やかな波形となり、所定のディザ振幅を得るためにはディザ周期が大きくなり、スプール９４２（特許文献２の図１参照）が静止摩擦抵抗により固着するおそれがある。

特開２００９−１０３３００号公報（図１、図４、図６、要約、段落［００２８］、［００２９］、［００４０］、［００４５］） 特開２０１４−１９７６５５号公報（図２〜図４、図１５、段落［００１０］〜［００１７］、［００４０］）

前記特許文献１による「比例電磁弁の制御方法及び制御装置」は、ディザ電流波形がなだらかに変化する正弦波となっていて、このとおりに制御されればディザ電流の立上り時間と立下り時間は一致する。
しかし、電流制御が追従できるように正弦波の周期を大きくすると、可動鉄片１４の静止状態が発生して静止摩擦抵抗が発生する問題があるとともに、正弦波の周期を短縮すると電流制御が追従できず、ディザ電流の立上り時間と立下り時間が一致しなくなる問題がある。
また、脈動する指示電流と脈動する検出電流の偏差信号からその変化度合である微分係数を算出することは至難であって、正確な微分制御を行うことは期待できない問題点がある。

前記特許文献２による「電流制御装置および電流制御プログラム」も同様であり、ディザ電流波形はなだらかに変化する三角波となっていて、このとおりに制御されればディザ電流の立上り時間と立下り時間は一致する。
しかし、電流制御が追従できるように三角波の周期を大きくすると、スプール９４２の静止状態が発生して静止摩擦抵抗が発生する問題があるとともに、三角波の周期を短縮すると電流制御が追従できず、ディザ電流の立上り時間と立下り時間が一致しなくなる問題がある。
また、図３におけるＰＷＭ平均電流値Ｉａｖｅ１の算出方法、及びフィードフォワード制御の方法は一切記載されていないが、高速応答のマイクロプロセッサと高速応答のＡＤ変換器が必要となるものと推定される。

この発明は、かかる課題を解決するためになされたものであり、この発明の第一の目的は、ディザ電流の立上り時間と立下り時間に差異があっても、目標平均電流に対応した検出平均電流が得られるような指示電流の設定を行って、変動する目標電流に対応したフィードバック制御の応答依存度を下げて、安定した電流制御を行うことができるようにしたディザ電流給電制御方法を提供することである。
また、この発明の第二の目的は、実験段階で測定された補正パラメータを用いて、予定された目標平均電流が得られることを想定した指示電流を生成し、これに脈動するディザ電流を重畳して、簡易な演算制御回路部を用いて、安定した高精度な通電電流を得ることができるディザ電流給電制御装置を提供することである。

この発明によるディザ電流給電制御方法は、摺動抵抗を有するアクチェータを駆動する誘導性電気負荷に対し、目標平均電流Ｉａａと検出平均電流Ｉｄｄとが一致するように、この目標平均電流Ｉａａに対応した指示電流の指令信号を発生して通電電流の負帰還制御を行う演算制御手段を備え、
前記目標平均電流Ｉａａには、前記摺動抵抗によって定まる所定のディザ（Ｄｉｔｈｅｒ）振幅電流ΔＩが付加されるディザ電流給電制御方法であって、
前記ディザ振幅電流ΔＩは、ディザ振幅周期Ｔｄの中のディザ電流大期間Ｂにおけるディザ大電流の飽和推定値Ｉ２と、ディザ電流小期間Ａ（Ａ＝Ｔｄ−Ｂ）におけるディザ小電流の飽和推定値Ｉ１との偏差値ΔＩ＝Ｉ２−Ｉ１として設定され、ディザ中間電流をＩ０＝（Ｉ２＋Ｉ１）／２とすると、（算式１）が成立し、
Ｉ２＝Ｉ０＋ΔＩ／２，Ｉ１＝Ｉ０−ΔＩ／２・・・・・・・（算式１）
前記通電電流が前記ディザ小電流Ｉ１からディザ大電流Ｉ２まで増加するための立上り時間をｂとし、前記ディザ大電流Ｉ２からディザ小電流Ｉ１まで減少するための立下り時間をａとしたときの、波形平均電流Ｉａは（算式２）によって算出される。
Ｉａ＝［Ｉ２×（Ｂ−ｂ）＋Ｉ１×（Ａ−ａ）＋Ｉ０×（ｂ＋ａ）］／Ｔｄ
＝Ｉ０＋０．５×ΔＩ［（Ｂ−ｂ）−（Ａ−ａ）］／Ｔｄ・・・・（算式２）

そして、前記波形平均電流Ｉａは、前記ディザ振幅周期Ｔｄの間の前記通電電流の時間積分値を前記ディザ振幅周期Ｔｄで割った値であって、この波形平均電流Ｉａが前記目標平均電流Ｉａａと合致するようになるディザ中間電流Ｉ０を算出して、このディザ中間電流Ｉ０は前記目標平均電流Ｉａａを得るための前記指示電流となり、
実験段階において、サンプルとしての前記誘導性電気負荷を、ディザ振幅周期Ｔｄによってディザ大電流Ｉ２とディザ小電流Ｉ１で通電駆動して、これにより得られる複数段階の前記ディザ中間電流Ｉ０に対応した前記立上り時間ｂと立下り時間ａとの応答時間差（ａ−ｂ）の実験測定データを、計測又は計算機上の模擬実験によって取得し、
製造組立段階において、複数サンプルによる前記実験測定データの平均値に基づいて、算出された「ディザ中間電流Ｉ０対平均応答時間差（（ａ−ｂ））」の近似算式、又はデータテーブルを、補正パラメータとして前記演算制御手段となるマイクロプロセッサと協働するプログラムメモリに格納し、
実働段階の第１ステップとして、与えられた目標平均電流Ｉａａとディザ振幅電流ΔＩとを読出し設定し、第２ステップとして、算式（２）の波形平均電流Ｉａが、与えられた目標平均電流Ｉａａと合致する関係となる指示電流、及びディザ電流大期間Ｂとディザ振幅周期Ｔｄとの比率であるディザデューティΓ＝Ｂ／Ｔｄを算出し、この指示電流を前記ディザ中間電流Ｉ０として設定し、第３ステップとして、前記通電電流の検出平均電流Ｉｄｄと前記目標平均電流Ｉａａ即ち前記波形平均電流Ｉａとが一致する関係に、前記演算制御手段によって負帰還制御が行われる。

この発明によるディザ電流給電制御装置は、誘導性電気負荷である比例電磁コイルへの通電電流に応じて、液体圧力を比例制御するアクチェータである比例電磁弁に対し、前記比例電磁コイルに対する目標平均電流Ｉａａと検出平均電流Ｉｄｄとが一致するように、この目標平均電流Ｉａａに対応した指示電流の指令信号を発生して、通電電流の負帰還制御を行う演算制御回路部を備え、前記目標平均電流Ｉａａには、前記比例電磁弁の可動弁の摺動抵抗によって定まる所定のディザ（Ｄｉｔｈｅｒ）振幅電流ΔＩが付加されるディザ電流給電制御装置であって、
前記比例電磁コイルには、その通電電流を断続制御する駆動用開閉素子と電流検出抵抗とが直列接続されるとともに、前記比例電磁コイルと前記電流検出抵抗との直列回路に対して並列接続される転流回路素子を備え、
前記演算制御回路部は、プログラムメモリ及び演算用ＲＡＭメモリと協働するマイクロプロセッサを主体として構成されていて、前記プログラムメモリは電流制御手段となる制御プログラムを包含し、
前記電流制御手段は、圧力対電流変換テーブルによって目標圧力に対応した目標平均電流Ｉａａを設定する目標平均電流設定手段と、目標とするディザ振幅電流ΔＩを設定するディザ振幅電流設定手段と、前記目標平均電流Ｉａａと前記ディザ振幅電流ΔＩと加算したディザ合成電流に基づく指示電流設定手段と、第一補正手段又は第二補正手段とを備えている。

そして、前記目標平均電流設定手段が発生する前記目標平均電流Ｉａａと、前記検出平均電流Ｉｄｄとの偏差値は、比例積分手段を介して前記目標平均電流Ｉａａに代数加算されて合成目標電流Ｉｔとなり、
前記ディザ振幅電流設定手段は、ディザ中間電流Ｉ０を基準として、目標とする前記ディザ振幅電流ΔＩの半分を加算又は減算して得られる指令信号であるディザ大電流Ｉ２とディザ小電流Ｉ１を、それぞれディザ電流大期間Ｂとディザ電流小期間Ａとなるディザ振幅周期Ｔｄ＝Ａ＋Ｂで繰返して発生し、
前記指示電流設定手段は、前記ディザ振幅電流設定手段によって設定された前記ディザ振幅電流ΔＩと、前記合成目標電流Ｉｔに基づいて決定される前記ディザ中間電流Ｉ０と前記ディザ大電流Ｉ２及び前記ディザ小電流Ｉ１を決定し、
前記第一補正手段は、前記指示電流設定手段に作用して、前記ディザ中間電流Ｉ０と前記ディザ振幅電流ΔＩの大きさによって変動する前記通電電流の立上り時間ｂ及び立下り時間ａの変動誤差を、実験段階で測定された補正パラメータによって補正して、前記目標平均電流Ｉａａとは異なる値の指示電流を前記ディザ中間電流Ｉ０として設定する指示電流補正手段であり、
前記第二補正手段は、前記ディザ電流振幅設定手段に作用して、前記目標平均電流Ｉａａと前記ディザ中間電流Ｉ０が一致する関係に前記ディザ電流大期間Ｂと前記ディザ振幅周期Ｔｄとの比率であるディザデューティΓ＝Ｂ／Ｔｄを設定するディザデューティ補正手段となっている。

以上のとおり、この発明によるディザ電流給電制御方法は、誘導性電気負荷への通電電流の波形平均電流が、目標平均電流と合致するように指示電流となるディザ中間電流を決定し、この指示電流はディザ中間電流とディザ振幅電流の大きさによって変動する立上り時間及び立下り時間の変動誤差を、予備実験段階で測定された補正パラメータを用いて、実働段階で補正して運転するようになっている。
従って、予定された目標平均電流が得られることを想定して生成されている指示電流を用いて負帰還制御が行われるので、自動制御における過渡変動誤差の発生が抑制され、その他の要因によって指示電流に対応した検出平均電流に制御誤差が含まれていても、負帰還制御によって自動修正されて、高精度な通電制御を安定して行うことができる効果がある。

以上のとおり、この発明によるディザ電流給電制御装置は、目標平均電流設定手段とディザ振幅電流設定手段によって与えられた目標平均電流とディザ振幅電流を得るために、指示電流設定手段と指示電流補正手段又はディザデューティ補正手段を備え、比例電磁コイルの通電平均電流が目標平均電流と等しくなる関係にディザ中間電流又はディザデューティを設定するようになっている。
従って、予定された目標平均電流が得られることを想定した指示電流は、実験段階で測定された補正パラメータを用いてを生成されているので、自動制御における過渡変動誤差の発生が抑制されて、簡易な演算制御回路部を用いて、安定した高精度な通電電流を得ることができる効果がある。

この発明の実施の形態１に係るディザ電流給電制御装置の全体回路ブロック図である。 図１における演算制御回路部による電流制御ブロック図ある。 図２の電流制御ブロックによる電流波形を示す特性線図である。 図３の電流波形を簡略表示した模式電流波形を示す特性線図である。 図１のものの応答時間差と指示電流の関係を示す実験特性線図である。 図１のものの目標電流と指示電流との関係を示す補正特性線図である。 この発明の実施の形態２に係るディザ電流給電制御装置の全体回路ブロック図である。 図７における演算制御回路部による電流制御ブロック図ある。 図８の電流制御ブロックによる電流波形を示す特性線図である。 図７のもののディザデューティと目標電流の関係を示す補正特性線図である。 この発明の実施の形態３に係るディザ電流給電制御装置の全体回路ブロック図である。 図１１における演算制御回路部による電流制御ブロック図ある。 図１１のもののディザデューティと目標電流の関係を示す実験特性線図である。 図１１のもののビットパターンを示すデータマップである。

実施の形態１．
（１）構成の詳細な説明
以下、この発明の実施の形態１に係る装置の全体回路ブロック図である図１について説明する。
図１において、ディザ電流給電制御装置１００Ａは、例えば自動車用変速機における変速段選択用の複数の油圧電磁弁に設けられた比例電磁コイル１０５に対して、ディザ電流を含む励磁電流を供給するものであって、図示しない電源スイッチが閉路されたときに付勢される電源リレーの出力接点１０２を介して、車載バッテリである外部電源１０１から電源電圧Ｖｂｂが印可されるようになっている。
なお、複数の比例電磁コイル１０５のそれぞれには、励磁電流対油圧特性の個体バラツキ変動を補正するためのラベル抵抗１０７が設けられているとともに、変速機内にはその環境温度を代表して油温を測定する温度センサ１０６が設けられている。
ディザ電流給電制御装置１００ＡはマイクロプロセッサＣＰＵを含む演算制御回路部１２０Ａを主体として構成されていて、この演算制御回路部１２０Ａには定電圧電源１１０を介して例えばＤＣ５Ｖの安定化電圧である制御電圧Ｖｃｃが印可されている。

演算制御回路部１２０Ａは、不揮発性のプログラムメモリ１２１と演算処理用のＲＡＭメモリ１２２と、後述するリングカウンタ１２３ａと、多チャンネルＡＤ変換器１２４によって構成され、プログラムメモリ１２１には後述する電流制御手段１２５Ａとなる制御プログラムと、補正パラメータを格納する不揮発性のデータメモリ領域が設けられている。
入力インタフェース回路１３０は、例えばギアシフトレバーの選択位置に応動するギアシフトセンサ、エンジン回転センサ、車速センサ、アクセルペダルの踏込度合を検出するアクセルポジションセンサなどの図示しない入力センサ群から得られるアナログ又はオンオフ動作の入力信号を演算制御回路部１２０Ａの入力ポートに接続する。
なお、温度センサ１０６は入力インタフェース回路１３０を介して温度検出信号ＴＭＰを多チャンネルＡＤ変換器１２４に入力し、ラベル抵抗１０７は入力インタフェース回路１３０を介して特性ラベル信号ＬＢＬとして多チャンネルＡＤ変換器１２４に入力されている。
出力インタフェース回路１４０は、例えば油圧ポンプや前後進選択用油圧電磁弁などの図示しない電気負荷群と演算制御回路部１２０Ａの出力ポートとの間に接続されている。

比例電磁コイル１０５の上流位置に接続されている駆動用開閉素子１５１は、ゲート回路１５０Ａを介して演算制御回路部１２０Ａが発生する駆動パルス信号ＤＲＶによってオン／オフ制御されるようになっている。
比例電磁コイル１０５の下流位置は電流検出抵抗１５３を介してグランド回路ＧＮＤに接続されていて、電流検出抵抗１５３の両端電圧は増幅器１５４を介して増幅されて、比例電磁コイル１０５の通電電流に比例した電圧となる電流検出信号Ｉｆが多チャンネルＡＤ変換器１２４に入力されている。
転流回路素子１５２Ａは、駆動用開閉素子１５１と比例電磁コイル１０５との接続点とグランド回路ＧＮＤとの間に接続されていて、駆動用開閉素子１５１が開路したときに、比例電磁コイル１０５に流れていた通電電流が、電流検出抵抗１５３を介して転流するようになっている。
なお、この実施の形態では転流回路素子１５２ＡはＮチャネル型の電界効果型トランジスタを逆接続したものとなっていて、このトランジスタが開路しているときには内部寄生ダイオードを介して転流電流が流れ、ゲート回路１５０Ａによってゲート信号が与えられると、内部寄生ダイオードに代わってソース端子からドレーン端子の方向に転流電流が流れるようになっている。

従って、この転流回路素子１５２Ａは転流電流による電圧降下が小さくて低損失ではあるが、通電電流を速やかに減衰させたい場合には、望ましくは点線で図示した減衰抵抗１５５ａを直列接続し、通電電流を速やかに減衰させたくない時点では、この減衰抵抗１５５ａを付加開閉素子１５５ｂによって短絡しておくようにするとよい。
また、複数の比例電磁コイル１０５のそれぞれに設けられた駆動用開閉素子１５１の上流位置には、望ましくは点線で図示した共用可変定電圧電源１５９ａと平滑コンデンサ１５９ｂを設け、電源電圧Ｖｂｂの変動や、環境温度変化による比例電磁コイル１０５の内部抵抗の変動があっても、駆動用開閉素子１５１を完全導通させたときに所定の基準電流が供給されるようにしておくとよい。
演算制御回路部１２０Ａと図示しない外部機器との間で接続されたシリアルインタフェース１７０は、例えば、プログラムツールからプログラムメモリ１２１に制御プログラムや補正パラメータデータの送信書込みを行ったり、運転中のエンジン制御装置との間で入出力信号の交信が行えるようになっている。

次に、図１における演算制御回路部１２０Ａによる電流制御ブロック図である図２について、その構成を説明する。
図２において、圧力対電流変換テーブル２０ａは、プログラムメモリ１２１のデータメモリ領域に予め格納されていて、適用された比例電磁コイル１０５の励磁電流対油圧電磁弁の出力圧力との対応関係の標準特性を、電流対圧力の近似算式又はデータテーブルによって示したものである。
誤差補正手段２０ｂは、接続された比例電磁コイル１０５に対して個別に添付されているラベル抵抗１０７の抵抗値を特性ラベル信号ＬＢＬによって読み出して、その値によって電流対圧力特性の個体バラツキ変動を補正し、例えば電流対圧力に関する複数の標準データの中から、適用された現品に最も近い電流対圧力特性のものを選択するようになっている。

目標圧力設定手段２１ａは、図示しない他の制御プログラムによって算出され、複数の比例電磁コイル１０５の中の特定のものに対する目標圧力Ｐｔを格納するようになっている。目標平均電流設定手段２１ｂは、目標圧力設定手段２１ａによって設定された目標圧力Ｐｔに対応して、圧力対電流変換テーブル２０ａを参照して得られる目標平均電流Ｉａａを読出設定するようになっている。
ディザ圧力設定手段２２ａでは、油圧電磁弁の可動弁に作用する静止摩擦抵抗に打勝つだけのディザ圧力Ｐｄが設定される。
ディザ振幅電流設定手段２２ｂは、ディザ圧力設定手段２２ａによって設定されたディザ圧力Ｐｄに対応して、圧力対電流変換テーブル２０ａを参照して得られるディザ振幅電流ΔＩを算出するようになっている。

ディザ周期設定手段２３ａは、ディザ圧力設定手段２２ａで設定されたディザ圧力Ｐｄと、可動弁の重さとを勘案して、可動弁を微振動させるに必要なディザ振幅周期Ｔｄが設定される。
ディザデューティ設定手段２３ｂは、図３で後述するディザ電流大期間Ｂと、ディザ電流小期間Ａに対し、ディザデューティΓ＝Ｂ／Ｔｄを設定するものであり、この実施の形態ではディザデューティは５０％に設定されている。
ここで、検出電流帰還入力手段２７ａは、図１の増幅器１５４の出力信号である電流検出信号Ｉｆを、多チャンネルＡＤ変換器１２４によってデジタル変換して、得られたデジタル値である検出電流Ｉｄの現在値を更新格納するようになっている。
デジタルフィルタ２７ｂは、平滑時定数Ｔｆの期間における検出電流Ｉｄの移動平均値を検出平均電流Ｉｄｄとして算出し、平滑時定数Ｔｆはディザ振幅周期Ｔｄよりは大きな値となっている。
比例積分手段２８は、目標平均電流設定手段２１ｂによる目標平均電流Ｉａａと、検出平均電流Ｉｄｄとの偏差値に対する比例成分と、偏差値の時間積分成分とを含む誤差信号を発生する。

指示電流設定手段２４ａは、目標平均電流設定手段２１ｂによる目標平均電流Ｉａａと、比例積分手段２８による比例積分の誤差信号を加算して得られる合成目標電流Ｉｔに基づいて、ディザ大電流Ｉ２とディザ小電流Ｉ１とを設定するものである。
指示電流補正手段２４ｂ（第一補正手段）は、後述する補正パラメータに基づいて、合成目標電流Ｉｔに対応した指示電流となるディザ中間電流Ｉ０を算出するものである。なお、ここでいうディザ大電流Ｉ２とディザ小電流Ｉ１とディザ中間電流Ｉ０とディザ振幅電流ΔＩとの関係は（算式１）のとおりとなっている。
Ｉ２＝Ｉ０＋ΔＩ／２、Ｉ１＝Ｉ０−ΔＩ／２・・・・・・・（算式１）
従って、ΔＩ＝Ｉ２−Ｉ１、Ｉ０＝（Ｉ２＋Ｉ１）／２となっていて、ディザ中間電流Ｉ０と、ディザ電流波形の平均値である波形平均電流Ｉａとは必ずしも一致するものではない。
指示電流補正手段２４ｂは、与えられた合成目標電流Ｉｔと、波形平均電流Ｉａとが一致するようなディザ中間電流Ｉ０を算出するものである。

ＰＷＭデューティ設定手段２５ａは、クロック信号をＮカウント計数したことによってＰＷＭ周期τが到来すると初期復帰するリングカウンタ１２３ａにおいて、駆動用開閉素子１５１の閉路期間τｏｎが到来するまでのカウント数Ｓを設定するものであり、実際にはディザ大電流Ｉ２と基準電流Ｉｓとの比率γ２＝Ｉ２／Ｉｓ、又はディザ小電流Ｉ１と基準電流Ｉｓとの比率γ１＝Ｉ１／Ｉｓが、ＰＷＭデューティγ＝τｏｎ／τ＝Ｓ／Ｎと等しくなるようにカウント数Ｓが設定されるようになっている。
なお、基準電流Ｉｓは例えば比例電磁コイル１０５の定格電流であり、例えば２０℃の基準温度における比例電磁コイル１０５の抵抗値を基準抵抗Ｒ０とし、ＰＷＭデューティγ＝１として駆動用開閉素子１５１を閉路したときに、比例電磁コイル１０５に印可される電圧が基準電圧Ｖ０＝Ｉｓ×Ｒ０となっている。

電源電圧補正手段２５ｂは、現在の電源電圧Ｖｂｂと基準電圧Ｖ０との比率である電圧補正係数Ｋｅ＝Ｖｂｂ／Ｖ０の逆数をＰＷＭデューティγ＝τｏｎ／τに掛けて、電源電圧Ｖｂｂが基準電圧Ｖ０よりも大きければ、ＰＷＭデューティγを小さくするようになっている。
検出温度入力手段２５ｄは、温度センサ１０６から得られる温度検出信号ＴＭＰを多チャンネルＡＤ変換器１２４によってデジタル変換して現在抵抗補正手段２５ｃに入力し、
現在抵抗補正手段２５ｃは、比例電磁コイル１０５の温度対抵抗特性の近似算式から、比例電磁コイル１０５の現在温度における負荷抵抗Ｒを算出して、ＰＷＭデューティγ＝τｏｎ／τに対して負荷抵抗Ｒと基準抵抗Ｒ０との比率である抵抗補正係数Ｋｒ＝Ｒ／Ｒ０を掛け合わせた補正デューティを決定する。
なお、図１における共用可変定電圧電源１５９ａが使用されている場合には、電源電圧補正手段２５ｂと現在抵抗補正手段２５ｃによるＰＷＭデューティγの補正は不要である。

指令パルス発生手段２６ａは、リングカウンタ１２３ａを主体として構成され、ＰＷＭデューティ設定手段２５ａによって設定されたＰＷＭデューティγに基づいて、ＰＷＭ周期τ、オン時間τｏｎとなる駆動パルス信号ＤＲＶを発生し、これによって駆動用開閉素子１５１がオン／オフ制御されるようになっている。
増大デューティ設定手段２６ｂは、検出電流Ｉｄが目標とするディザ大電流Ｉ２よりも過小であって、指示電流設定手段２４ａによる指示電流と検出電流Ｉｄとの偏差値である偏差電流Ｉｘの絶対値が第一閾値以上であるときに作用して、指令パルス発生手段２６ａが発生する駆動パルス信号ＤＲＶのＰＷＭデューティγ＝τｏｎ／τを一次的に増大させ、検出電流Ｉｄが増大して目標とするディザ大電流Ｉ２に接近通過した時点以降はＰＷＭデューティ設定手段２５ａが指定するＰＷＭデューティγ＝τｏｎ／τに復帰するようになっている。

減少デューティ設定手段２６ｃは、検出電流Ｉｄが目標とするディザ小電流Ｉ１よりも過大であって、指示電流設定手段２４ａによる指示電流と検出電流Ｉｄとの偏差値である偏差電流Ｉｘの絶対値が第二閾値以上であるときに作用して、指令パルス発生手段２６ａが発生する駆動パルス信号ＤＲＶのＰＷＭデューティγ＝τｏｎ／τを一次的に減少させ、検出電流Ｉｄが減少して目標とするディザ小電流Ｉ１に接近通過した時点以降は、ＰＷＭデューティ設定手段２５ａが指定するＰＷＭデューティγ＝τｏｎ／τに復帰するようになっている。
なお、１回のディザ振幅周期Ｔｄは、整数倍（例えば１０〜２０倍）のＰＷＭ周期τによって構成されているとともに、比例電磁コイル１０５のインダクタンスＬと負荷抵抗Ｒとの比率である誘導時定数Ｔｘ＝Ｌ／Ｒの値は、ディザ振幅周期Ｔｄよりは小さい値であるが、ＰＷＭ周期τよりは十分大きな値となっている。

（２）作用・動作と方法の詳細な説明
以下、図１・図２のとおり構成されたこの発明の実施の形態１に係る装置において、図３から図６で示された特性線図に基づいて、その作用・動作と制御方法を順次詳細に説明する。
まず、図１・図２において、図示しない電源スイッチが閉路されると、電源リレーの出力接点１０２が閉路して、ディザ電流給電制御装置１００Ａに電源電圧Ｖｂｂが印加される。
その結果、定電圧電源１１０が例えばＤＣ５Ｖの安定化電圧である制御電圧Ｖｃｃを発生して、演算制御回路部１２０Ａを構成するマイクロプロセッサＣＰＵが制御動作を開始する。
マイクロプロセッサＣＰＵは、入力インタフェース回路１３０から入力される図示しない入力センサ群の動作状態と、不揮発性のプログラムメモリ１２１に格納された制御プログラムの内容に応動して、出力インタフェース回路１４０に接続された図示しない電気負荷群に対する負荷駆動指令信号を発生し、電気負荷群の中の特定の電気負荷である複数の比例電磁コイル１０５に対しては、駆動用開閉素子１５１を介してオン／オフ制御を行って、その通電電流を制御するようになっている。

この駆動用開閉素子１５１は、図２で示された指令パルス発生手段２６ａが発生する駆動パルス信号ＤＲＶによってオン／オフ制御され、この駆動パルス信号ＤＲＶは、ＰＷＭ周期τの期間中にオン時間τｏｎの期間だけオン指令を発生し、その結果として比例電磁コイル１０５にはＶｂｂ×τｏｎ／τとなる平均電圧が印可されることになる。
指示電流設定手段２４ａは、ディザ振幅電流設定手段２２ｂ及び指示電流補正手段２４ｂと協働して、合成目標電流Ｉｔに対応したディザ中間電流Ｉ０を決定し、算式１で示されたディザ大電流Ｉ２とディザ小電流Ｉ１を算出するとともに、ＰＷＭデューティ設定手段２５ａを介して指令パルス発生手段２６ａに対するＰＷＭデューティγ＝τｏｎ／τを指令する。
合成目標電流Ｉｔは、目標平均電流設定手段２１ｂによる目標平均電流Ｉａａと、比例積分手段２８が発生する誤差信号を代数加算したものであり、比例積分手段２８には目標平均電流設定手段２１ｂによる目標平均電流Ｉａａとデジタルフィルタ２７ｂによる検出平均電流Ｉｄｄとの偏差信号が入力されている。

デジタルフィルタ２７ｂの平滑時定数Ｔｆは、ディザ振幅周期Ｔｄよりも大きくて、検出平均電流Ｉｄｄは脈動するディザ電流の波形平均電流Ｉａに相当するものとなっている。
これに対し、増幅器１５４から得られた電流検出信号Ｉｆを単にデジタル変換して得られる検出電流Ｉｄは、大小のディザ電流に応じて脈動する通電電流の現在値を示している。
そして、増大デューティ設定手段２６ｂと減少デューティ設定手段２６ｃとは、指示電流設定手段２４ａが交互に発生する指令信号であるディザ大電流Ｉ２及びディザ小電流Ｉ１と、検出電流Ｉｄとの偏差電流Ｉｘに応動してＰＷＭデューティγを急増・急減させて、速やかに電流変化が達成されるように指令パルス発生手段２６ａを補助するものとなっている。
従って、高頻度に増減するディザ振幅電流については、直接的には演算制御手段による負帰還制御の対象とならず、その波形平均電流を負帰還制御することによって間接的に反映されるようになっており、所定の増減パターンよって高頻度に変化する通電電流に応答する必要がないので、制御特性が安定し簡易な演算制御手段が適用できるようになっている。

次に、図２の電流制御ブロックによる電流波形を示す特性線図である図３において、図３（Ａ）は、転流回路素子１５２Ａが図１で示す電界効果型トランジスタであって、点線で示された減衰抵抗１５５ａや付加開閉素子１５５ｂを持たない場合のものであり、特にディザ電流大期間Ｂとディザ電流小期間Ａを等しくした場合の電流波形を示している。
図３（Ａ）で明らかなとおり、ディザ小電流Ｉ１からディザ大電流Ｉ２への立上り時間は、ディザ大電流Ｉ２からディザ小電流Ｉ１への立下り時間よりも短時間であり、その結果として波形平均電流Ｉａはディザ中間電流Ｉ０よりも大きな値となっている。
これに対し、図３（Ｂ）は、波形平均電流Ｉａとディザ中間電流Ｉ０とが一致するように、ディザ電流大期間Ｂを短縮した場合の電流波形を示したものである。
なお、波形平均電流Ｉａとディザ中間電流Ｉ０との関係は、図４により詳細に説明する。

図３の電流波形を簡略表示した模式電流波形を示す特性線図である図４において、ディザ小電流Ｉ１からディザ大電流Ｉ２への立上り時間をｂとし、ディザ大電流Ｉ２からディザ小電流Ｉ１への立下り時間をａとし、（算式１）を参照しながらディザ振幅周期Ｔｄ期間におけるディザ電流波形の面積を算出すると、次のとおりである。
期間ｂの面積＝ｂ×（Ｉ１＋Ｉ２）／２＝ｂ×Ｉ０
期間（Ｂ−ｂ）の面積＝（Ｂ−ｂ）×Ｉ２＝（Ｂ−ｂ）×（Ｉ０＋ΔＩ／２）
期間ａの面積＝ａ×（Ｉ１＋Ｉ２）／２＝ａ×Ｉ０
期間（Ａ−ａ）の面積＝（Ａ−ａ）×Ｉ１＝（Ａ−ａ）×（Ｉ０−ΔＩ／２）
期間Ｔｄの全面積＝Ｔｄ×Ｉ０＋［（Ｂ−ｂ）−（Ａ−ａ）］×ΔＩ／２
従って、期間Ｔｄの全面積をディザ振幅周期Ｔｄで割って得られる波形平均電流Ｉａは（算式２）によって示されることになる。
Ｉａ＝Ｉ０＋０．５×ΔＩ［（Ｂ−ｂ）−（Ａ−ａ）］／Ｔｄ・・・・（算式２）
図３（Ａ）は（算式２）の状態を示していて、（Ｂ−ｂ）＞（Ａ−ａ）であれば、Ｉａ＞Ｉ０となることがわかる。

また、（算式２）において、もしも（Ｂ−ｂ）＝（Ａ−ａ）となるように、ディザ電流大期間Ｂ又はディザ電流小期間Ａを調整すれば、図３（Ｂ）で示されたＩａ＝Ｉ０となることがわかる。
従って、実験測定において、ディザ中間電流Ｉ０を指示電流として検出平均電流Ｉｄｄを測定し、ディザ中間電流Ｉ０と検出平均電流Ｉｄｄ（即ち波形平均電流Ｉａ）とが一致するようにディザ電流大期間Ｂを調整すると、この時点においては（Ｂ−ｂ）＝（Ａ−ａ）、Ａ＋Ｂ＝Ｔｄの関係が成立しているので、（算式３ａ）から（算式３ｃ）が得られることになる。
Ａ＝［（Ｔｄ＋（ａ−ｂ）］／２・・・・・（算式３ａ）
Ｂ＝［（Ｔｄ−（ａ−ｂ）］／２・・・・・（算式３ｂ）
∴（ａ−ｂ）＝Ａ−Ｂ＝Ｔｄ−２×Ｂ（＝２×Ａ−Ｔｄ）・・・・（算式３ｃ）

複数サンプルの実験測定によって、ディザ中間電流Ｉ０対応答時間差（ａ−ｂ）の平均値（（ａ−ｂ））を測定し、これを図示したものが図５で示す応答時間差対指示電流の関係を示す実験特性線図となっている。
なお、図５において、特性線図５００ａはディザ振幅電流ΔＩを、目標平均電流Ｉａａの最大値の１０％とした場合、特性線図５００ｂはこれを１４０％とした場合のものとなっている。
このようにして測定された平均応答時間差（（ａ−ｂ））を、実際の運転の中でどのように反映するのかについては第１の補正方法と第２の補正方法とがある。
第１の補正方法は、（算式２）においてＢ＝Ａとして、ディザ電流大期間Ｂとディザ電流小期間Ａとを一致させて、ディザデューティΓ＝Ｂ／Ｔｄを５０％に固定した補正であり、この場合の目標平均電流Ｉａａとなる波形平均電流Ｉａに対応した指示電流となるディザ中間電流Ｉ０の関係は、（算式２ａ）によって算出される。
Ｉａａ＝Ｉａ＝Ｉ０＋０．５×ΔＩ×（（ａ−ｂ））・・・・・・・（算式２ａ）
図６は、第１の補正方法による目標電流と指示電流との関係を示す補正特性線図である。
なお、図６において、特性線図６００ａはディザ振幅電流ΔＩを、目標平均電流Ｉａａの最大値の１０％とした場合、特性線図６００ｂはこれを１４０％とした場合のものとなっている。

第２の補正方法は、（算式２）においてＢ−ｂ＝Ａ−ａとして、目標平均電流Ｉａａとなる波形平均電流Ｉａに対応した指示電流となるディザ中間電流Ｉ０は相互に一致させたものであり、このディザ中間電流Ｉ０に対応した、ディザ電流大期間Ｂ又はディザ電流小期間Ａとは、（算式５ｂ）又は（算式５ａ）によって算出される。
Ａ＝［（Ｔｄ＋（（ａ−ｂ））］／２・・・・・（算式５ａ）
Ｂ＝［（Ｔｄ−（（ａ−ｂ））］／２・・・・・（算式５ｂ）
これは、後述の実施の形態２において適用されているものである。
いずれの場合も、平均応答時間差（（ａ−ｂ））は、目標平均電流Ｉａａの実用範囲である最小値から最大値の間の中間値、又は多用される特定の代表目標平均電流に対応した平均応答時間差が適用されるか、或いは、複数段階の目標平均電流Ｉａａに関する複数の平均応答時間差を用いて補間演算によって算出される平均応答時間差が適用される。

（３）実施の形態１の要点と特徴
以上の説明で明らかなとおりこの発明の実施の形態１によるディザ電流給電制御方法は、
摺動抵抗を有するアクチェータを駆動する誘導性電気負荷に対し、目標平均電流Ｉａａと検出平均電流Ｉｄｄとが一致するように、この目標平均電流Ｉａａに対応した指示電流の指令信号を発生して通電電流の負帰還制御を行う演算制御手段を備え、
前記目標平均電流Ｉａａには、前記摺動抵抗によって定まる所定のディザ（Ｄｉｔｈｅｒ）振幅電流ΔＩが付加されるディザ電流給電制御方法であって、
前記ディザ振幅電流ΔＩは、ディザ振幅周期Ｔｄの中のディザ電流大期間Ｂにおけるディザ大電流の飽和推定値Ｉ２と、ディザ電流小期間Ａ（Ａ＝Ｔｄ−Ｂ）におけるディザ小電流の飽和推定値Ｉ１との偏差値ΔＩ＝Ｉ２−Ｉ１として設定され、ディザ中間電流をＩ０＝（Ｉ２＋Ｉ１）／２とすると、前述した（算式１）が成立する。
前記通電電流が前記ディザ小電流Ｉ１からディザ大電流Ｉ２まで増加するための立上り時間をｂとし、前記ディザ大電流Ｉ２からディザ小電流Ｉ１まで減少するための立下り時間をａとしたときの、波形平均電流Ｉａは前述した（算式２）によって算出される。

そして、前記波形平均電流Ｉａは、前記ディザ振幅周期Ｔｄの間の前記通電電流の時間積分値を前記ディザ振幅周期Ｔｄで割った値であって、この波形平均電流Ｉａが前記目標平均電流Ｉａａと合致するようになるディザ中間電流Ｉ０を算出して、このディザ中間電流Ｉ０は前記目標平均電流Ｉａａを得るための前記指示電流となり、
実験段階において、サンプルとしての前記誘導性電気負荷を、ディザ振幅周期Ｔｄによってディザ大電流Ｉ２とディザ小電流Ｉ１で通電駆動して、これにより得られる複数段階の前記ディザ中間電流Ｉ０に対応した前記立上り時間ｂと立下り時間ａとの応答時間差（ａ−ｂ）の実験測定データを、計測又は計算機上の模擬実験によって取得し、
製造組立段階において、複数サンプルによる前記実験測定データの平均値に基づいて、算出された「ディザ中間電流Ｉ０対平均応答時間差（（ａ−ｂ））」の近似算式、又はデータテーブルを、補正パラメータとして前記演算制御手段となるマイクロプロセッサと協働するプログラムメモリに格納し、
実働段階の第１ステップとして、与えられた目標平均電流Ｉａａとディザ振幅電流ΔＩとを読出し設定し、第２ステップとして、算式（２）の波形平均電流Ｉａが、与えられた目標平均電流Ｉａａと合致する関係となる指示電流、及びディザ電流大期間Ｂとディザ振幅周期Ｔｄとの比率であるディザデューティΓ＝Ｂ／Ｔｄを算出し、この指示電流を前記ディザ中間電流Ｉ０として設定し、第３ステップとして、前記通電電流の検出平均電流Ｉｄｄと前記目標平均電流Ｉａａ即ち前記波形平均電流Ｉａとが一致する関係に、前記演算制御手段によって負帰還制御が行われる。

前記実験測定データは、前記ディザ振幅周期Ｔｄ＝Ａ＋Ｂを一定とし、所定の前記ディザ中間電流Ｉ０において、前記ディザデューティΓ＝Ｂ／Ｔｄを調整しながら、前記検出平均電流Ｉｄｄと、前記ディザ中間電流Ｉ０とが一致する時点の前記ディザ電流大期間Ｂ又は前記ディザ電流小期間Ａが測定され、前記ディザ中間電流Ｉ０と前記検出平均電流Ｉｄｄ、即ち波形平均電流Ｉａとが一致するということは、（算式２）における前記ディザ電流大期間Ｂと前記立上り時間ｂとの差分値（Ｂ−ｂ）と、前記ディザ電流小期間Ａと前記立下り時間ａとの差分値（Ａ−ａ）が等しくなって、前記ディザ中間電流Ｉ０と前記波形平均電流Ｉａとが一致していることを意味していて、よって、（算式３ａ）又は（算式３ｂ）が成立し、
Ａ＝［（Ｔｄ＋（ａ−ｂ）］／２・・・・・（算式３ａ）
Ｂ＝［（Ｔｄ−（ａ−ｂ）］／２・・・・・（算式３ｂ）
前記補正パラメータは、基準電圧と基準温度の環境下で、前記誘導性電気負荷の複数サンプルによって、所定のディザ振幅周期Ｔｄと、前記目標平均電流Ｉａａに対応して定められている前記ディザ振幅電流ΔＩと、複数段階の前記ディザ中間電流Ｉ０とによる実験測定を行い、これに対応して実測された前記ディザ電流大期間Ｂ００又はディザ電流小期間Ａ００に基づいて、（算式４）によって応答時間差（ａ−ｂ）を算出し、複数サンプルの平均値を、前記ディザ中間電流Ｉ０における平均応答時間差（（ａ−ｂ））であるとした「ディザ中間電流Ｉ０対平均応答時間差（（ａ−ｂ））」の近似算式又はデータテーブルである。
（ａ−ｂ）＝Ｔｄ−２×Ｂ００（＝２×Ａ００−Ｔｄ）→平均値（（ａ−ｂ））
・・・（算式４）

以上のとおり、この発明の請求項２に関連し、実験測定段階においては設定されたディザ中間電流と検出平均電流とを一致させるようにディザデューティを調整して、ディザ中間電流に対応した立下り時間と立上り時間の差分値である応答時間差を測定するようになっている。
従って、実験段階において立下り時間と立上り時間を直接観測する必要がなく、実験測定において適用されたディザ中間電流と、これに対応して測定された検出平均電流を波形平均電流として用いて、等価的に立下り時間と立上り時間が測定されたことになり、実用目的に合致して高精度に測定することができる特徴がある。
これは、実施の形態２・３についても同様である。

前記実働段階において、第１の補正方法が適用され、
前記第１の補正方法は、（算式２）においてＢ＝Ａとして、前記ディザ電流大期間Ｂと前記ディザ電流小期間Ａとを一致させて、前記ディザデューティΓ＝Ｂ／Ｔｄを５０％に固定した補正であり、この場合の目標平均電流Ｉａａとなる波形平均電流Ｉａに対応した指示電流となるディザ中間電流Ｉ０の関係は、（算式２ａ）によって算出され、
Ｉａａ＝Ｉａ＝Ｉ０＋０．５×ΔＩ×（（ａ−ｂ））・・・・・・・（算式２ａ）
前記平均応答時間差（（ａ−ｂ））は、目標平均電流Ｉａａの実用範囲である最小値から最大値の間の中間値、又は多用される特定の代表目標平均電流に対応した平均応答時間差が適用されるか、或いは、複数段階の目標平均電流Ｉａａに関する複数の平均応答時間差を用いて補間演算によって算出される平均応答時間差が適用されるようになっている。

以上のとおり、この発明の請求項３に関連し、実験測定段階においては波形平均電流とディザ中間電流とを一致させるようにディザデューティを調整して、ディザ中間電流に対応した立下り時間と立上り時間の差分値である応答時間差を測定し、実働段階における第１の補正方法としては、ディザデューティを５０％に固定して、実験測定段階で得られた平均応答時間差データを用いて波形平均電流に対応したディザ中間電流を算出し、これを目標平均電流に対応した指示電流として適用するようになっている。
従って、（算式２ａ）による単純な算式を用いて、ディザ中間電流を補正して指示電流とすることによって、ディザ電流の立下り時間と立上り時間が変動しても、与えられた目標平均電流に対応して、適正なディザ中間電流を指示電流として決定し、制御誤差を低減することができる特徴がある。

以上の説明で明らかなとおりこの発明の実施の形態１によるディザ電流給電制御装置は、
誘導性電気負荷である比例電磁コイル１０５への通電電流に応じて、液体圧力を比例制御するアクチェータである比例電磁弁に対し、前記比例電磁コイル１０５に対する目標平均電流Ｉａａと検出平均電流Ｉｄｄとが一致するように、この目標平均電流Ｉａａに対応した指示電流の指令信号を発生して、通電電流の負帰還制御を行う演算制御回路部１２０Ａを備え、前記目標平均電流Ｉａａには、前記比例電磁弁の可動弁の摺動抵抗によって定まる所定のディザ（Ｄｉｔｈｅｒ）振幅電流ΔＩが付加されるディザ電流給電制御装置であって、
前記比例電磁コイル１０５には、その通電電流を断続制御する駆動用開閉素子１５１と電流検出抵抗１５３とが直列接続されるとともに、前記比例電磁コイル１０５と前記電流検出抵抗１５３との直列回路に対して並列接続される転流回路素子１５２Ａを備え、
前記演算制御回路部１２０Ａは、プログラムメモリ１２１及び演算用ＲＡＭメモリ１２２と協働するマイクロプロセッサＣＰＵを主体として構成されていて、前記プログラムメモリ１２１は電流制御手段１２５Ａとなる制御プログラムを包含し、
前記電流制御手段１２５Ａは、圧力対電流変換テーブル２０ａによって目標圧力に対応した目標平均電流Ｉａａを設定する目標平均電流設定手段２１ｂと、目標とするディザ振幅電流ΔＩを設定するディザ振幅電流設定手段２２ｂと、前記目標平均電流Ｉａａと前記ディザ振幅電流ΔＩとを加算したディザ合成電流に基づく指示電流設定手段２４ａと、第一補正手段２４ｂとを備えている。

そして、前記目標平均電流設定手段２１ｂが発生する前記目標平均電流Ｉａａと、前記検出平均電流Ｉｄｄとの偏差値は、比例積分手段２８を介して前記目標平均電流Ｉａａに代数加算されて合成目標電流Ｉｔとなり、
前記ディザ振幅電流設定手段２２ｂは、ディザ中間電流Ｉ０を基準として、目標とする前記ディザ振幅電流ΔＩの半分を加算又は減算して得られる指令信号であるディザ大電流Ｉ２とディザ小電流Ｉ１を、それぞれディザ電流大期間Ｂとディザ電流小期間Ａとなるディザ振幅周期Ｔｄ＝Ａ＋Ｂで繰返して発生し、
前記指示電流設定手段２４ａは、前記ディザ振幅電流設定手段２２ｂによって設定された前記ディザ振幅電流ΔＩと、前記合成目標電流Ｉｔに基づいて決定される前記ディザ中間電流Ｉ０と前記ディザ大電流Ｉ２及び前記ディザ小電流Ｉ１を決定し、
前記第一補正手段２４ｂは、前記指示電流設定手段２４ａに作用して、前記ディザ中間電流Ｉ０と前記ディザ振幅電流ΔＩの大きさによって変動する前記通電電流の立上り時間ｂ及び立下り時間ａの変動誤差を、実験段階で測定された補正パラメータによって補正して、前記目標平均電流Ｉａａとは異なる値の指示電流を前記ディザ中間電流Ｉ０として設定する指示電流補正手段となっている。

前記演算制御回路部１２０Ａは、ＰＷＭデューティ設定手段２５ａで決定された開閉デューティに基づいて、指令パルス発生手段２６ａが駆動パルス信号ＤＲＶを発生し、ゲート回路１５０Ａを介して前記駆動用開閉素子１５１を直接オン／オフ制御し、
前記ＰＷＭデューティ設定手段２５ａは、前記指示電流設定手段２４ａによる指示電流に応動して、前記駆動用開閉素子１５１のオン時間である閉路期間τｏｎと、ＰＷＭ周期τとの比率であるＰＷＭデューティγ＝τｏｎ／τを決定し、
前記電流検出抵抗１５３の両端電圧は、増幅器１５４を介して前記演算制御回路部１２０Ａに入力されて、そのデジタル変換値に比例する検出電流Ｉｄは、デジタルフィルタ２７ｂを介して平滑化されて前記検出平均電流Ｉｄｄとなり、
前記ＰＷＭデューティ設定手段２５ａは、前記ＰＷＭデューティγ＝τｏｎ／τが、前記ディザ大電流Ｉ２及び前記ディザ小電流Ｉ１と、基準電流Ｉｓとの比率Ｉ２／Ｉｓ、Ｉ１／Ｉｓと一致するように初期設定し、
前記基準電流Ｉｓは、前記比例電磁コイル１０５の抵抗値が基準抵抗Ｒ０であって、前記駆動用開閉素子１５１を閉路したときの前記比例電磁コイル１０５に対する印可電圧が基準電圧Ｖ０であったときの通電電流Ｖ０／Ｒ０であり、
前記比例電磁コイル１０５は、共用可変定電圧電源１５９ａを介して給電され、この共用可変定電圧電源１５９ａの出力電圧は、前記比例電磁コイル１０５の現在の負荷抵抗Ｒと基準抵抗Ｒ０との抵抗比率（Ｒ／Ｒ０）に比例した可変電圧Ｖｘとなるように負帰還制御されるか、又はこの抵抗比率を現在の電源電圧Ｖｂｂと基準電圧Ｖ０との電圧比率（Ｖｂｂ／Ｖ０）で割った値に相当する通電デューティでオン／オフ制御するようになっているか、又は
前記ＰＷＭデューティ設定手段２５ａは更に、前記初期設定デューティγ＝τｏｎ／τに対して、電源電圧補正手段２５ｂによって現在の電源電圧Ｖｂｂと前記基準電圧Ｖ０との比率である電圧補正係数Ｋｅ＝Ｖｂｂ／Ｖ０の逆数を掛けるか、又は、現在抵抗補正手段２５ｃによって算出された前記比例電磁コイル１０５の現在温度における負荷抵抗Ｒと前記基準抵抗Ｒ０との比率である抵抗補正係数Ｋｒ＝Ｒ／Ｒ０を掛け合わせた補正デューティを決定する。

そして、前記ディザ振幅電流設定手段２２ｂにおける前記ディザ振幅周期Ｔｄは、前記比例電磁コイル１０５のインダクタンスＬと前記負荷抵抗Ｒとの比率である誘導時定数Ｔｘ＝Ｌ／Ｒよりは大きく、前記ＰＷＭ周期τは前記誘導時定数Ｔｘよりは小さく、前記デジタルフィルタ２７ｂによる平滑時定数Ｔｆは前記ディザ振幅周期Ｔｄよりも大きく（Ｔｆ＞Ｔｄ＞Ｔｘ＞τ）なっていて、
前記比例積分手段２８は、前記第一補正手段２４ｂによる前記指示電流設定手段２４ａの設定誤差、又は前記第二補正手段２３ｃによる前記ディザ振幅電流設定手段２２ｂの設定誤差、又は前記現在電圧補正手段２５ｂと前記現在抵抗補正手段２５ｃのいずれか一方或いは双方による前記ＰＷＭデューティ設定手段２５ａの設定誤差があるときに、前記目標平均電流Ｉａａと前記検出平均電流Ｉｄｄとの偏差信号の積分値によって前記合成目標電流Ｉｔを増減して、前記目標平均電流Ｉａａと前記検出平均電流Ｉｄｄとが一致する関係に負帰還制御を行うものであって、その積分時定数Ｔｉは前記ディザ振幅周期Ｔｄよりも大きくなっている。
これは実施の形態２の場合も同様である。

以上のとおり、この発明の請求項８に関連し、与えられた目標平均電流とディザ振幅電流を得るために、指示電流設定手段と指示電流補正手段又はディザデューティ補正手段を備え、比例電磁コイルの通電平均電流が目標平均電流と等しくなる関係にディザ中間電流又はディザデューティを設定するものにおいて、比例電磁コイルの駆動用開閉素子を開閉制御するための通電デューティを決定するＰＷＭデューティ設定手段は、共用可変定電圧源が接続されていない場合には、現在の電源電圧或いは現在温度における比例電磁コイルの負荷抵抗に応じてＰＷＭデューティが補正されるとともに、目標平均電流と検出平均電流との偏差信号の積分値によって合成目標電流を補正して、目標平均電流と検出平均電流とが一致するように負帰還制御している。
従って、指示電流補正手段又はディザデューティ補正手段と、現在電圧補正手段又は現在抵抗補正手段を用いて、目標平均電流に相当した通電平均電流が得られるように構成し、制御誤差を比例積分手段によって抑制することによって、電源電圧や負荷抵抗、或いは負荷のインダクタンスの広範囲な変動と、目標平均電流の要求範囲の変動に対応して安定した高精度な負帰還制御を行うことができる特徴がある。

前記演算制御回路部１２０Ａは更に、前記指示電流設定手段２４ａが交互に発生する指令信号であるディザ大電流Ｉ２及びディザ小電流Ｉ１と、前記検出電流Ｉｄとの偏差電流Ｉｘに応動する増大デューティ設定手段２６ｂ又は減少デューティ設定手段２６ｃの少なくとも一方を備え、
前記増大デューティ設定手段２６ｂは、前記検出電流Ｉｄが目標とする前記ディザ大電流Ｉ２よりも過小であって、前記偏差電流Ｉｘの絶対値が第一閾値以上であるときに作用して、前記指令パルス発生手段２６ａが発生する駆動パルス信号ＤＲＶのＰＷＭデューティγ＝τｏｎ／τを一次的に増大させ、前記検出電流Ｉｄが増大して目標とする前記ディザ大電流Ｉ２に接近通過した時点以降は前記ＰＷＭデューティ設定手段２５ａが指定するＰＷＭデューティγ＝τｏｎ／τに復帰し、
前記減少デューティ設定手段２６ｃは、前記検出電流Ｉｄが目標とする前記ディザ大電流Ｉ１よりも過大であって、前記偏差電流Ｉｘの絶対値が第二閾値以上であるときに作用して、前記指令パルス発生手段２６ａが発生する駆動パルス信号ＤＲＶのＰＷＭデューティγ＝τｏｎ／τを一次的に減少させ、前記検出電流Ｉｄが減少して目標とする前記ディザ小電流Ｉ１に接近通過した時点以降は、前記ＰＷＭデューティ設定手段２５ａが指定するＰＷＭデューティγ＝τｏｎ／τに復帰するようになっている。
これは実施の形態２の場合も同様である。

以上のとおり、この発明の請求項９に関連し、ディザ電流を急増・急減させるための増大デューティ設定手段又は減少デューティ設定手段を備えている。
従って、ディザ大電流及びディザ小電流に対する直接の負帰還制御は行われていないが、その増減切換時点において、一時的に通電デューティの補正が行われて制御の応答性が向上する特徴がある。
また、増大デューティ設定手段又は減少デューティ設定手段によれば、比例電磁コイルの通電開始時、及び通電停止時においても速やかに通電電流の増減を行って、目標電流に急接近させたり、急速遮断を行うことができる特徴がある。

前記比例電磁コイル１０５に並列接続される転流回路は、前記比例電磁コイル１０５の通電遮断時と、前記ディザ大電流Ｉ２から前記ディザ小電流Ｉ１への切換え移行時の減流所要時間において有効となる高速遮断回路を備え、
前記高速遮断回路は、前記転流回路素子１５２Ａに直列接続された減衰抵抗１５５ａと、この減衰抵抗１５５ａと並列接続され、前記減流所要時間において開路される付加開閉素子１５５ｂである。
以上のとおり、この発明の請求項１３に関連し、比例電磁コイルの通電遮断時と、ディザ大電流からディザ小電流への切換え移行時の減流所要時間において、転流回路素子に直列接続された減衰抵抗によって転流電流を急速減衰させるようになっている。
従って、ディザ電流の立下り時間を短縮してその変動誤差を低減するとともに、通電電流のオン／オフ制御が行われている常時は、駆動用開閉素子を開路したときに通電電流が転流回路素子に転流することによって電磁エネルギーの放出を抑制して、少ない消費電力によって通電電流の制御を行うことができる特徴がある。

前記指令パルス発生手段２６ａが発生するパルス信号のＰＷＭデューティγは、ＰＷＭ周期τの期間内でＮ回のクロック信号を計数し、この内のＳ回がオン指令であったときにＰＷＭデューティγ＝Ｓ／Ｎとなるものであって、前記Ｎ回のクロック信号を一単位とする前記ＰＷＭ周期τは、前記ディザ振幅周期Ｔｄの期間内にｎ回発生し、前記ディザデューティΓ＝Ｂ／Ｔｄの最小調整単位はＴｄ／ｎとなり、
前記指令パルス発生手段２６ａは、前記クロック信号を計数するリングカウンタ１２３ａであって、計数値１〜Ｓがオン期間、計数値Ｓ＋１〜Ｎがオフ期間となるようにオン期間が連続する集中型のものが使用されている。
これは、実施の形態２も同様である。
以上のとおり、この発明の請求項１４に関連し、一つのディザ振幅周期の期間内にｎ回のＰＷＭ周期が介在し、その内のＢ／τ回はディザ大電流Ｉ２に対応したＰＷＭデューティγ２とし、Ａ／τ回（Ａ＋Ｂ＝ｎ×τ）はディザ小電流Ｉ１に対応したＰＷＭデューティγ１が設定されるようになっている。
従って、比例電磁コイルの電流上昇特性と下降特性のバラツキによって、目標平均電流と検出平均電流と間で発生する制御誤差の発生を、ディザデューティΓ＝Ｂ／（Ａ＋Ｂ）によって補正することができる特徴がある。

実施の形態２．
（１）構成の詳細な説明
以下、この発明の実施の形態２に係る装置の全体回路ブロック図である図７について、図１のものとの相違点を中心にしてその構成を詳細に説明する。
なお、各図において共通符号は同一又は相当部分を示し、符号末尾の大文字のアルファベット文字によって実施の形態の相違を示している。
まず、図１と図７の主な相違点として、電界効果型トランジスタであった転流回路素子１５２Ａがダイオードである転流回路素子１５２Ｂに改変され、高速遮断回路も異なっている。更に、温度センサ１０６に代わるものとして抵抗検出回路１８０が使用され、ラベル抵抗１０７は図示されていない。
図７において、ディザ電流給電制御装置１００Ｂには、図１のものと同様に電源リレーの出力接点１０２を介して、車載バッテリである外部電源１０１から電源電圧Ｖｂｂが印可され、自動車用変速機内の複数の複数の油圧電磁弁に設けられた比例電磁コイル１０５が接続されている。

ディザ電流給電制御装置１００ＢはマイクロプロセッサＣＰＵを含む演算制御回路部１２０Ｂを主体として構成されていて、この演算制御回路部１２０Ｂには定電圧電源１１０を介して例えばＤＣ５Ｖの安定化電圧である制御電圧Ｖｃｃが印可されている。
演算制御回路部１２０Ｂは、不揮発性のプログラムメモリ１２１と演算処理用のＲＡＭメモリ１２２と、リングカウンタ１２３ａと、多チャンネルＡＤ変換器１２４によって構成され、プログラムメモリ１２１には後述する電流制御手段１２５Ｂとなる制御プログラムと、補正パラメータを格納する不揮発性のデータメモリ領域が設けられている。
入力インタフェース回路１３０、出力インタフェース回路１４０、シリアルインタフェース１７０は、図１と同様に演算制御回路部１２０Ｂに接続されている。
比例電磁コイル１０５の上流位置に接続されている駆動用開閉素子１５１は、ゲート回路１５０Ｂを介して演算制御回路部１２０Ｂが発生する駆動パルス信号ＤＲＶによってオン／オフ制御されるようになっている。

比例電磁コイル１０５の下流位置は電流検出抵抗１５３を介してグランド回路ＧＮＤに接続されていて、電流検出抵抗１５３の両端電圧は増幅器１５４を介して増幅されて、比例電磁コイル１０５の通電電流に比例した電圧となる電流検出信号Ｉｆが多チャンネルＡＤ変換器１２４に入力されている。
転流回路素子１５２Ｂは、駆動用開閉素子１５１と比例電磁コイル１０５との接続点とグランド回路ＧＮＤとの間に接続されていて、駆動用開閉素子１５１が開路したときに、比例電磁コイル１０５に流れていた通電電流が、電流検出抵抗１５３を介して転流するようになっている。
なお、この実施の形態では転流回路素子１５２Ｂはダイオードであり、通電電流を速やかに減衰させたい場合には、望ましくは点線で図示した転流開閉素子１５８ａを直列接続し、この転流開閉素子１５８ａには電圧制限ダイオード１５８ｂを接続しておくとともに、減流所要時間においては転流開閉素子１５８ａを開路し、その両端電圧は電圧制限ダイオード１５８ｂによって制限するようにしておくとよい。

また、図１の場合と同様に、望ましくは点線で図示した共用可変定電圧電源１５９ａと平滑コンデンサ１５９ｂを設け、電源電圧Ｖｂｂの変動や、環境温度変化による比例電磁コイル１０５の内部抵抗の変動があっても、駆動用開閉素子１５１を完全導通させたときに所定の基準電流が供給されるようにしておくとよい。
抵抗検出回路１８０は、制御電圧Ｖｃｃから非駆動中の比例電磁コイル１０５に対して、サンプリング開閉素子１８１と、負荷抵抗Ｒよりも大きな値の抵抗値Ｒｓである直列抵抗１８２とを介してパルス電流を供給し、このときの比例電磁コイル１０５に対する印可電圧Ｖｓ＝Ｖｃｃ×Ｒ／（Ｒ＋Ｒｓ）を増幅して、抵抗検出信号ＲＤＳを発生する第二増幅器１８３によって構成されている。
但し、抵抗値Ｒｓは負荷抵抗Ｒよりは十分に大きく、印可電圧Ｖｓ≒Ｖｃｃ×Ｒ／Ｒｓとなっているとともに、直列抵抗１８２を介して比例電磁コイル１０５に流入する電流Ｖｃｃ／Ｒｓは微小であって、これによって油圧電磁弁が作動することはないようになっている。

次に、図７における演算制御回路部１２０Ｂによる電流制御ブロック図である図８について、図２のものとの相違点を中心にしてその構成を詳細に説明する。
まず、図２と図８との相違点は、ディザデューティ補正手段２３ｃ（第二補正手段）、指示電流補正手段２４ｂｂ、抵抗信号入力手段２５ｄｄであり、誤差補正手段２０ｂについては省略されているものの、その他の構成要素は全て図２の場合と同じである。
図８において、ディザデューティ補正手段２３ｃは、合成目標電流Ｉｔに基づいて、図９で後述するディザ電流大期間Ｂと、ディザ電流小期間Ａに対し、ディザデューティΓ＝Ｂ／Ｔｄを設定するものであり、この実施の形態では前述した（算式５ｂ）に基づいてディザデューティΓ＝Ｂ／Ｔｄが設定されている。
（算式５ｂ）は補正パラメータとしてプログラムメモリ１２１のデータメモリ領域に格納されている。
指示電流補正手段２４ｂｂは、指示電流設定手段２４ａで適用されるディザ中間電流Ｉ０として、合成目標電流Ｉｔを補正しないでそのまま適用するようになっている。
抵抗信号入力手段２５ｄｄは、サンプリング開閉素子１８１をパルス駆動し、このときの抵抗検出信号ＲＤＳを受信して、比例電磁コイル１０５の現在温度における内部抵抗である負荷抵抗Ｒを、算式Ｒ＝Ｒｓ×Ｖｓ／（Ｖｃｃ−Ｖｓ）≒Ｒｓ×Ｖｓ／Ｖｃｃによって算出するようになっている。

（２）作用・動作と方法の詳細な説明
以下、図７・図８のとおり構成されたこの発明の実施の形態２に係る装置において、図９・図１０で示された特性線図に基づいて、その作用・動作と制御方法を順次詳細に説明する。
まず、図７・図８において、図示しない電源スイッチが閉路されると、電源リレーの出力接点１０２が閉路して、ディザ電流給電制御装置１００Ｂに電源電圧Ｖｂｂが印加される。その結果、定電圧電源１１０が例えばＤＣ５Ｖの安定化電圧である制御電圧Ｖｃｃを発生して、演算制御回路部１２０Ｂを構成するマイクロプロセッサＣＰＵが制御動作を開始する。
マイクロプロセッサＣＰＵは、入力インタフェース回路１３０から入力される図示しない入力センサ群の動作状態と、不揮発性のプログラムメモリ１２１に格納された制御プログラムの内容に応動して、出力インタフェース回路１４０に接続された図示しない電気負荷群に対する負荷駆動指令信号を発生し、電気負荷群の中の特定の電気負荷である複数の比例電磁コイル１０５に対しては、駆動用開閉素子１５１を介してオン／オフ制御を行って、その通電電流を制御するようになっている。

この駆動用開閉素子１５１は、図８で示された指令パルス発生手段２６ａが発生する駆動パルス信号ＤＲＶによってオン／オフ制御され、この駆動パルス信号ＤＲＶは、ＰＷＭ周期τの期間中にオン時間τｏｎの期間だけオン指令を発生し、その結果として比例電磁コイル１０５にはＶｂｂ×τｏｎ／τとなる平均電圧が印可されることになる。
指示電流設定手段２４ａは、ディザ振幅電流設定手段２２ｂ及び指示電流補正手段２４ｂｂと協働して、合成目標電流Ｉｔに対応したディザ中間電流Ｉ０を決定し、算式１で示されたディザ大電流Ｉ２とディザ小電流Ｉ１を算出するとともに、ＰＷＭデューティ設定手段２５ａを介して指令パルス発生手段２６ａに対するＰＷＭデューティγ＝τｏｎ／τを指令する。
指示電流補正手段２４ｂｂは、前述したとおり指示電流設定手段２４ａで適用されるディザ中間電流Ｉ０として、合成目標電流Ｉｔを補正しないでそのまま適用するようになっている。
合成目標電流Ｉｔは、目標平均電流設定手段２１ｂによる目標平均電流Ｉａａと、比例積分手段２８が発生する誤差信号を代数加算したものであり、比例積分手段２８には目標平均電流設定手段２１ｂによる目標平均電流Ｉａａとデジタルフィルタ２７ｂによる検出平均電流Ｉｄｄとの偏差信号が入力されている。

デジタルフィルタ２７ｂの平滑時定数Ｔｆは、ディザ振幅周期Ｔｄよりも大きくて、検出平均電流Ｉｄｄは脈動するディザ電流の波形平均電流Ｉａに相当するものとなっている。
これに対し、増幅器１５４から得られた電流検出信号Ｉｆを単にデジタル変換して得られる検出電流Ｉｄは、大小のディザ電流に応じて脈動する通電電流の現在値を示している。
そして、増大デューティ設定手段２６ｂと減少デューティ設定手段２６ｃとは、指示電流設定手段２４ａが交互に発生する指令信号であるディザ大電流Ｉ２及びディザ小電流Ｉ１と、検出電流Ｉｄとの偏差電流Ｉｘに応動してＰＷＭデューティγを急増・急減させて、速やかに電流変化が達成されるように指令パルス発生手段２６ａを補助するものとなっている。
従って、高頻度に増減するディザ振幅電流については、直接的には演算制御手段による負帰還制御の対象とならず、その波形平均電流を負帰還制御することによって間接的に反映されるようになっており、所定の増減パターンよって高頻度に変化する通電電流に応答する必要がないので、制御特性が安定し簡易な演算制御手段が適用できるようになっている。

次に、図８の電流制御ブロックによる電流波形を示す特性線図である図９において、
図９（Ａ）は、転流回路素子１５２Ｂが図７で示すダイオードであって、点線で示された転流開閉素子１５８ａや電圧制限ダイオード１５８ｂを持たない場合のものであり、特にディザ電流大期間Ｂをディザ電流小期間Ａよりも小さく設定した場合の電流波形を示している。
図９（Ａ）で明らかなとおり、ディザ小電流Ｉ１からディザ大電流Ｉ２への立上り時間は、ディザ大電流Ｉ２からディザ小電流Ｉ１への立下り時間よりも短時間であり、その結果として波形平均電流Ｉａはディザ中間電流Ｉ０よりも小さな値となっている。
これに対し、図９（Ｂ）は、ディザ電流大期間Ｂとディザ電流小期間Ａを等しく設定した場合の電流波形を示している。
その結果、図９（Ａ）では、波形平均電流Ｉａはディザ中間電流Ｉ０よりも小さくなり、図９（Ｂ）では、波形平均電流Ｉａはディザ中間電流Ｉ０よりも大きくなっている。
なお、波形平均電流Ｉａとディザ中間電流Ｉ０との関係は、図４により説明したとおりである。

また、平均応答時間差（（ａ−ｂ））と指示電流（ディザ中間電流Ｉ０）の参考例は図５で示したとおりである。
図７のもののディザデューティと目標電流の関係を示す補正特性線図である図１０において、図１０は、前述した第２の補正方法によって、合成目標電流Ｉｔとディザ中間電流Ｉ０とを一致させるための、ディザデューティΓ＝Ｂ／Ｔｄの関係を示したものであり、これは（算式５ｂ）によって算出されるものである。

（３）実施の形態２の要点と特徴
以上の説明で明らかなとおりこの発明の実施の形態２によるディザ電流給電制御方法は、実施の形態１の場合と同様に、誘導性電気負荷への通電電流の波形平均電流が目標平均電流と合致するように指示電流となるディザ中間電流を決定し、この指示電流はディザ中間電流とディザ振幅電流の大きさによって変動する立上り時間及び立下り時間の変動誤差を、予備実験段階で測定された補正パラメータを用いて、実働段階で補正して運転するようになっている。
また、この発明の請求項２に関連して、実験測定段階においては設定されたディザ中間電流と検出平均電流とを一致させるようにディザデューティを調整して、ディザ中間電流に対応した立下り時間と立上り時間の差分値である応答時間差を測定するようになっている。

前記実働段階において、第２の補正方法が適用され、
前記第２の補正方法は、（算式２）においてＢ−ｂ＝Ａ−ａとして、目標平均電流Ｉａａとなる波形平均電流Ｉａに対応した指示電流となるディザ中間電流Ｉ０は相互に一致しており、このディザ中間電流Ｉ０に対応して、前記ディザ電流大期間Ｂ又は前記ディザ電流小期間Ａとは、（算式５ｂ）又は（算式５ａ）によって算出され、
Ａ＝［（Ｔｄ＋（（ａ−ｂ））］／２・・・・・（算式５ａ）
Ｂ＝［（Ｔｄ−（（ａ−ｂ））］／２・・・・・（算式５ｂ）
前記平均応答時間差（（ａ−ｂ））は、目標平均電流Ｉａａの実用範囲である最小値から最大値の間の中間値、又は多用される特定の代表目標平均電流に対応した平均応答時間差が適用されるか、或いは、複数段階の目標平均電流Ｉａａに関する複数の平均応答時間差を用いて補間演算によって算出される平均応答時間差が適用されるようになっている。

以上のとおり、この発明の請求項３に関連し、実験測定段階においては波形平均電流とディザ中間電流とを一致させるようにディザデューティを調整して、ディザ中間電流に対応した立下り時間と立上り時間の差分値である応答時間差を測定し、実働段階における第２の補正方法としては、実働段階でもディザデューティを可変にして、実験測定段階で得られた応答時間差データを用いてディザ電流大期間とディザ電流小期間を算出するようになっている。
従って、（算式５ｂ）による単純な算式を用いて、ディザ中間電流は補正しないでディザデューティを補正することによって、ディザ電流の立下り時間と立上り時間が変動しても、与えられた目標平均電流に対応して、適正なディザ中間電流を指示電流として決定し、制御誤差を低減することができる特徴がある。

以上の説明で明らかなとおり、この発明の実施の形態２によるディザ電流給電制御装置１００Ｂは、実施の形態１の場合と同様に、電流制御手段１２５Ｂを含む演算制御回路部１２０Ｂと、比例電磁コイル１０５に対する駆動用開閉素子１５１と転流回路素子１５２Ｂを備えるとともに、目標平均電流設定手段２１ｂとディザ振幅電流設定手段２２ｂによって与えられた目標平均電流Ｉａａとディザ振幅電流ΔＩを得るために、指示電流設定手段２４ａとディザデューティ補正手段２３ｃを備え、比例電磁コイル１０５の検出平均電流Ｉｄｄが目標平均電流Ｉａａと等しくなる関係にディザ中間電流Ｉ０又はディザデューティΓを設定するようになっている。
そして、実施の形態１における第一補正手段２４ｂに代わって第二補正手段２３ｃが適用され、前記第二補正手段２３ｃは、前記ディザ電流振幅設定手段２２ｂに作用して、前記目標平均電流Ｉａａと前記ディザ中間電流Ｉ０が一致する関係に前記ディザ電流大期間Ｂと前記ディザ振幅周期Ｔｄとの比率であるディザデューティΓ＝Ｂ／Ｔｄを設定するディザデューティ補正手段となっている。

前記比例電磁コイル１０５は、自動車用変速機における変速段選択用の複数の油圧電磁弁のそれぞれに設けられ、この複数の比例電磁コイル１０５はそれぞれが前記駆動用開閉素子１５１を備えるとともに、一方が給電されているときに他方は給電されていない状態が存在する少なくとも一対の前記比例電磁コイル１０５に接続された抵抗検出回路１８０を備え、
前記抵抗検出回路１８０は、安定化された制御電圧Ｖｃｃから非駆動中の前記比例電磁コイル１０５に対して、サンプリング開閉素子１８１と、前記負荷抵抗Ｒよりも大きな値の抵抗値Ｒｓである直列抵抗１８２とを介してパルス電流を供給し、このときの前記比例電磁コイル１０５に対する印可電圧Ｖｓ＝Ｖｃｃ×Ｒ／（Ｒ＋Ｒｓ）を増幅して、抵抗検出信号ＲＤＳを発生する第二増幅器１８３によって構成され、
前記演算制御回路部１２０Ｂは、前記サンプリング開閉素子１８１をパルス駆動し、このときの前記抵抗検出信号ＲＤＳを受信して、前記比例電磁コイル１０５の現在温度における内部抵抗である前記負荷抵抗Ｒを、
算式Ｒ＝Ｒｓ×Ｖｓ／（Ｖｃｃ−Ｖｓ）≒Ｒｓ×Ｖｓ／Ｖｃｃによって算出し、
前記比例電磁コイル１０５は、その負荷抵抗Ｒの値によって出力電圧が補正される共用可変定電圧電源を介して給電されるか、又は前記駆動用開閉素子１５１の通電デューティを、前記負荷抵抗Ｒの値によって補正するＰＷＭデューティ設定手段２５ａを備えている。

以上のとおり、この発明の請求項１２に関連し、演算制御回路部は、非駆動中の比例電磁コイルに対して、大きな抵抗値の直列抵抗を介して短時間駆動して得られる比例電磁コイルの両端電圧を監視して、その負荷抵抗を測定するようになっている。
従って、この微小で短時間のパルス電流によって比例電磁コイルが誤作動することがなく、比例電磁コイルのインダクタンスＬと直列抵抗の抵抗値Ｒｓとの比率である測定時定数が小さいので短時間のパルス電流によって比例電磁コイルに対する飽和電圧を測定することができる特徴がある。
なお、通電駆動中の比例電磁コイルは自己発熱によって更に温度上昇していることになるので、判定結果はこれを見込んだものとしておく必要があり、これは油温センサを設けた場合も同様であるが、少なくとも極低温から極高温まで変動する環境温度のもとで、ほぼ正確に現在抵抗を測定することができるとともに、油温センサを用いる場合に比べて信号配線の本数を削減することができる特徴がある。
これは、実施の形態３も同様である。

前記比例電磁コイル１０５に並列接続される転流回路は、前記比例電磁コイル１０５の通電遮断時と、前記ディザ大電流Ｉ２から前記ディザ小電流Ｉ１への切換え移行時の減流所要時間において有効となる高速遮断回路を備え、
前記高速遮断回路は、前記転流回路素子１５２Ｂに対して直列接続された転流開閉素子１５８ａであり、
前記転流開閉素子１５８ａには電圧制限ダイオード１５８ｂが接続されているとともに、前記減流所要時間においては開路されて、その両端電圧は前記電圧制限ダイオード１５８ｂによって制限されるようになっている。
以上のとおり、この発明の請求項１３に関連し、比例電磁コイルの通電遮断時と、ディザ大電流からディザ小電流への切換え移行時の減流所要時間において、転流回路素子に直列接続された転流開閉素子によって転流電流を急速減衰させるようになっている。
従って、ディザ電流の立下り時間を短縮してその変動誤差を低減するとともに、通電電流のオン／オフ制御が行われている常時は、駆動用開閉素子を開路したときに通電電流が転流回路素子に転流することによって電磁エネルギーの放出を抑制して、少ない消費電力によって通電電流の制御を行うことができる特徴がある。

実施の形態３．
（１）構成の詳細な説明
以下、この発明の実施の形態３に係る装置の全体回路ブロック図である図１１について、図１のものとの相違点を中心にしてその構成を詳細に説明する。
なお、各図において共通符号は同一又は相当部分を示し、符号末尾の大文字のアルファベット文字によって実施の形態の相違を示している。
まず、図１と図１１の根本的な相違点として、図１１では演算制御回路部１２０Ｃとゲート回路１５０Ｃとの間に負帰還制御回路１６０が設けられ、この負帰還制御回路１６０は演算制御回路部１２０Ｃが発生する指令パルス信号ＰＬＳを平滑して、この平滑電圧に比例した通電電流となるように駆動用開閉素子１５１を開閉制御するようになっている。
また、図１と図１１の主な相違点として、電界効果型トランジスタであった転流回路素子１５２Ａがダイオードである転流回路素子１５２Ｃに改変され、高速遮断は省略されている。
但し、転流回路の構成を識別するために図示しない回路基板に対してジャンパー１５６が接続されている。
更に、温度センサ１０６に代わるものとして抵抗検出回路１８０が使用され、ラベル抵抗１０７は図示されておらず、リングカウンタ１２３ａに代わるリングレジスタ１２３ｂが設けられている。

図１１において、ディザ電流給電制御装置１００Ｃには、図１のものと同様に電源リレーの出力接点１０２を介して、車載バッテリである外部電源１０１から電源電圧Ｖｂｂが印可され、自動車用変速機内の複数の複数の油圧電磁弁に設けられた比例電磁コイル１０５が接続されている。
ディザ電流給電制御装置１００ＣはマイクロプロセッサＣＰＵを含む演算制御回路部１２０Ｃを主体として構成されていて、この演算制御回路部１２０Ｃには定電圧電源１１０を介して例えばＤＣ５Ｖの安定化電圧である制御電圧Ｖｃｃが印可されている。
演算制御回路部１２０Ｃは、不揮発性のプログラムメモリ１２１と演算処理用のＲＡＭメモリ１２２と、リングレジスタ１２３ｂと、多チャンネルＡＤ変換器１２４によって構成され、プログラムメモリ１２１には後述する電流制御手段１２５Ｃとなる制御プログラムと可変電圧指令手段２５ｃｃとなる制御プログラムと、補正パラメータを格納する不揮発性のデータメモリ領域が設けられている。
入力インタフェース回路１３０、出力インタフェース回路１４０、シリアルインタフェース１７０は、図１と同様に演算制御回路部１２０Ｃに接続されている。
比例電磁コイル１０５の上流位置に接続されている駆動用開閉素子１５１は、ゲート回路１５０Ｃを介して負帰還制御回路１６０が発生する通電指令信号によってオン／オフ制御されるようになっている。

比例電磁コイル１０５の下流位置は電流検出抵抗１５３を介してグランド回路ＧＮＤに接続されていて、電流検出抵抗１５３の両端電圧は増幅器１５４を介して増幅されて、比例電磁コイル１０５の通電電流に比例した電圧となる電流検出信号Ｉｆが多チャンネルＡＤ変換器１２４に入力されている。
転流回路素子１５２Ｃは、駆動用開閉素子１５１と比例電磁コイル１０５との接続点とグランド回路ＧＮＤとの間に接続されていて、駆動用開閉素子１５１が開路したときに、比例電磁コイル１０５に流れていた通電電流が、電流検出抵抗１５３を介して転流するようになっている。
なお、この実施の形態では転流回路素子１５２Ｃがダイオードであることを、ジャンパー１５６によって識別できるようになっている。
駆動用開閉素子１５１の上流位置には、望ましい形態として共用可変定電圧電源１５９ａと平滑コンデンサ１５９ｂが接続されていて、電源電圧Ｖｂｂの変動や、環境温度変化による比例電磁コイル１０５の内部抵抗の変動があっても、駆動用開閉素子１５１を完全導通させたときに所定の基準電流が供給されるようになっている。

抵抗検出回路１８０は、図７で前述したとおり、制御電圧Ｖｃｃから非駆動中の比例電磁コイル１０５に対して、サンプリング開閉素子１８１と、負荷抵抗Ｒよりも大きな値の抵抗値Ｒｓである直列抵抗１８２とを介してパルス電流を供給し、このときの比例電磁コイル１０５に対する印可電圧Ｖｓ＝Ｖｃｃ×Ｒ／（Ｒ＋Ｒｓ）を増幅して、抵抗検出信号ＲＤＳを発生する第二増幅器１８３によって構成されている。
但し、抵抗値Ｒｓは負荷抵抗Ｒよりは十分に大きく、印可電圧Ｖｓ≒Ｖｃｃ×Ｒ／Ｒｓとなっているとともに、直列抵抗１８２を介して比例電磁コイル１０５に流入する電流Ｖｃｃ／Ｒｓは微小であって、これによって油圧電磁弁が作動することはないようになっている。
そして、共用可変定電圧電源１５９ａは抵抗検出信号ＲＤＳに応動する可変電圧指令手段２５ｃｃによって、出力電圧が補正されるようになっている。

次に、図１１における演算制御回路部１２０Ｃによる電流制御ブロック図である図１２について、図２のものとの相違点を中心にしてその構成を詳細に説明する。
まず、図２と図１２との相違点は、ディザ振幅電流設定手段２２ｂｂ、ディザデューティ補正手段２３ｃｃ（第３補正手段）、ＰＷＭデューティ設定手段２５ａａ、指令パルス発生手段２６ａａであり、現在電圧補正手段２５ｂ、現在抵抗補正手段２５ｃ、検出温度入力手段２５ｄは設けられておらず、誤差補正手段２０ｂについては省略されているものの、その他の構成要素は全て図２の場合と同じである。
図１２において、ディザ振幅電流設定手段２２ｂｂは、負帰還制御回路１６０に対して上昇開始指令パルスＵＰと下降開始指令パルスＤＮを発生し、上昇開始指令パルスＵＰは、比例電磁コイル１０５に対する通電開始時、又はディザ振幅電流設定手段２２ｂｂが、ディザ小電流Ｉ１からディザ大電流Ｉ２に切換った時点において、所定時間幅又は可変時間幅の第一パルス信号を発生し、下降開始指令パルスＤＮは、比例電磁コイル１０５に対する通電停止時、又はディザ振幅電流設定手段２２ｂｂが、ディザ大電流Ｉ２からディザ小電流Ｉ１に切換った時点において、所定時間幅又は可変時間幅の第二パルス信号を発生し、負帰還制御回路１６０は、第一パルス信号又は第二パルス信号に応動して、比較制御回路１６１に入力されているアナログ指令信号Ａｔを一次的に急増又は急減させるようになっている。

ディザデューティ補正手段２３ｃｃは、プログラムメモリ１２１に格納されている補正パラメータによってディザデューティΓを補正し、転流回路形式の異なる製品間で共通の指示電流補正手段２４ｂ（第一補正手段）を適用するための第三補正手段となるものであり、その詳細は後述する。
ＰＷＭデューティ設定手段２５ａａは、指令パルス発生手段２６ａａが発生する指令パルス信号ＰＬＳのＰＷＭデューティγ＝τｏｎ／τを決定し、ＰＷＭデューティγ＝τｏｎ／τは、指示電流設定手段２４ａによる指示電流であるディザ大電流Ｉ２とディザ小電流Ｉ１とに対応して、目標平均電流Ｉａａの最大値Ｉａｍａｘとの比率であるγ２＝Ｉ２／Ｉａｍａｘ、又はγ１＝Ｉ１／Ｉａｍａｘとなるようにオン時間である閉路期間τｏｎが決定される。
指令パルス発生手段２６ａａが発生するパルス信号のＰＷＭデューティγは、ＰＷＭ周期τの期間内でＮ回のクロック信号を計数し、この内のＳ回がオン指令であったときにＰＷＭデューティγ＝Ｓ／Ｎとなるものであって、Ｎ回のクロック信号を一単位とするＰＷＭ周期τは、ディザ振幅周期Ｔｄの期間内にｎ回発生し、ディザデューティΓ＝Ｂ／Ｔｄの最小調整単位はＴｄ／ｎとなっている。
指令パルス発生手段２６ａａは、Ｓ回のオンタイミングが、Ｎ回のクロック信号の中に分散配置されたリングレジスタ１２３ｂによる第二手段が適用されている。

負帰還制御回路１６０は、指令パルス信号ＰＬＳを第一平滑回路１６０ａによって平滑して得られるアナログ指令信号Ａｔと、増幅器１５４の出力電圧を第二平滑回路１６０ｂで平滑して得られる電流検出信号Ａｄとを比較制御回路１６１で比較して、電源電圧Ｖｂｂの変動及び負荷抵抗Ｒの変動の有無にかかわらず、ディザ大電流Ｉ２とディザ小電流Ｉ１に対応して、通電電流が一致する関係に駆動用開閉素子１５１を開閉して負帰還制御するとともに、第一及び第二平滑回路１６０ａ・１６０ｂの平滑時定数は、ＰＷＭ周期τよりも大きくて、比例電磁コイル１０５の誘導時定数Ｔｘよりも小さな値となっている。

（２）作用・動作と方法の詳細な説明
以下、図１１・図１２のとおり構成されたこの発明の実施の形態３に係る装置において、図１３で示された特性線図と、図１４で示されたデータマップに基づいて、その作用・動作と制御方法を順次詳細に説明する。
まず、図１１・図１２において、図示しない電源スイッチが閉路されると、電源リレーの出力接点１０２が閉路して、ディザ電流給電制御装置１００Ｃに電源電圧Ｖｂｂが印加される。
その結果、定電圧電源１１０が例えばＤＣ５Ｖの安定化電圧である制御電圧Ｖｃｃを発生して、演算制御回路部１２０Ｃを構成するマイクロプロセッサＣＰＵが制御動作を開始する。
マイクロプロセッサＣＰＵは、入力インタフェース回路１３０から入力される図示しない入力センサ群の動作状態と、不揮発性のプログラムメモリ１２１に格納された制御プログラムの内容に応動して、出力インタフェース回路１４０に接続された図示しない電気負荷群に対する負荷駆動指令信号を発生し、電気負荷群の中の特定の電気負荷である複数の比例電磁コイル１０５に対しては、駆動用開閉素子１５１を介してオン／オフ制御を行って、その通電電流を制御するようになっている。

この駆動用開閉素子１５１は、図１２で示された指令パルス発生手段２６ａａが発生する指令パルス信号ＰＬＳを、負帰還制御回路１６０内の第一平滑回路１６０ａによって一旦平滑し、アナログ指令信号Ａｔに変換してからに再びオン／オフ制御され、第二平滑回路１６０ｂから得られる電流検出信号Ａｄとアナログ指令信号Ａｔとが一致する関係に負帰還制御される。
指示電流設定手段２４ａは、ディザ振幅電流設定手段２２ｂｂ及び指示電流補正手段２４ｂと協働して、合成目標電流Ｉｔに対応したディザ中間電流Ｉ０を決定し、算式１で示されたディザ大電流Ｉ２とディザ小電流Ｉ１を算出するとともに、ＰＷＭデューティ設定手段２５ａａを介して指令パルス発生手段２６ａａに対するＰＷＭデューティγ＝τｏｎ／τを指令する。
指示電流補正手段２４ｂは、前述した補正パラメータに基づいて、合成目標電流Ｉｔに対応した指示電流となるディザ中間電流Ｉ０を算出するものである。
合成目標電流Ｉｔは、目標平均電流設定手段２１ｂによる目標平均電流Ｉａａと、比例積分手段２８が発生する誤差信号を代数加算したものであり、比例積分手段２８には目標平均電流設定手段２１ｂによる目標平均電流Ｉａａとデジタルフィルタ２７ｂによる検出平均電流Ｉｄｄとの偏差信号が入力されている。
デジタルフィルタ２７ｂの平滑時定数Ｔｆは、ディザ振幅周期Ｔｄよりも大きくて、検出平均電流Ｉｄｄは脈動するディザ電流の波形平均電流Ｉａに相当するものとなっている。

図１２において、ディザデューティ補正手段２３ｃｃは、第３の補正方法に対応するものであり、応答時間差（ａ１−ｂ１）である第一製品（実施の形態３における転流回路素子１５２Ｃの場合）と、応答時間差（ａ２−ｂ２）であって、（ａ２−ｂ２）＞（ａ１−ｂ１）である第二製品（実施の形態１における転流回路素子１５２Ａの場合）とに対して、（算式２ａａ）による共通のディザ中間電流Ｉ０が適用できるように、第二製品のディザデューティΓ２＝Ｂ２／Ｔｄを第一製品のディザデューティΓ１＝Ｂ１／Ｔｄ＝０．５よりも小さく設定しておくものである。
Ｉａａ＝Ｉａ＝Ｉ０＋０．５×ΔＩ×（（ａ１−ｂ１））・・・・・・（算式２ａａ）
即ち、第一製品に関する（算式２）の値と、第二製品に関する（算式２）の値を等しくするためには（算式６）の関係が必要である。
（Ｂ１−ｂ１）−（Ａ１−ａ１）＝（Ｂ２−ｂ２）−（Ａ２−ａ２）・・・（算式６）
ここで、Ａ１＝Ｂ１＝Ｔｄ／２、Ａ２＋Ｂ２＝Ｔｄとすることによって（算式６ａ）と（算式６ｂ）が得られる。
Ａ２＝［Ｔｄ＋（ａ２−ｂ２）−（ａ１−ｂ１）］／２・・・・（算式６ａ）
Ｂ２＝［Ｔｄ−（ａ２−ｂ２）＋（ａ１−ｂ１）］／２・・・・（算式６ｂ）

従って、応答時間差の差分値（ａ２−ｂ２）−（ａ１−ｂ１）を補正パラメータとして、第二製品のディザデューティΓ２＝Ｂ２／Ｔｄが決定される。
複数サンプルの平均値である平均応答時間差（（ａ１−ｂ１））と、その平均差分値（（ａ２−ｂ２）−（ａ１−ｂ１））とは、目標平均電流Ｉａａの実用範囲である最小値から最大値の間の中間値又は多用される特定の代表目標平均電流に対応した平均応答時間差が適用されるか、或いは、複数段階の目標平均電流Ｉａａに関する複数の平均応答時間差を用いて補間演算によって算出される平均応答時間差が適用される。
図１１のもののディザデューティと目標電流の関係を示す実験特性線図である図１３において、特性線図１３００は第一製品のディザデューティΓ１＝Ｂ１／Ｔｄ＝５０％を示し、特性線図１３０１は（算式６ｂ）による第二製品のディザデューティΓ２＝Ｂ２／Ｔｄを示している。

図１１のリングレジスタ１２３ｂのビットパターンを示すデータマップである図１４において、最上段の中央部には、一例として２４ビット長のリングレジスタが示されていて、全ビット数Ｎ＝２４の中で、論理「１」となるものが何回あるかのＯＮ回数が異なる様々なビットパターンが図示されている。
例えば、ＯＮ回数Ｓ＝６であれば、図１４の６段目に示すように１回の論理「１」に続いて３回の論理「０」を続け、これを６回繰返すことによって６回の論理「１」は均等に分散されている。
しかし、ＯＮ回数をＳ＝７回にする場合であれば、図１４の７段目に示すように、１回の論理「１」に続いて２回の論理「０」又は３回の論理「０」を交互に変更することによって論理「１」の配分と論理「０」の配分とが均等に分散されている。
なお、図１４のデータマップにおいて論理「１」の回数Ｓが１２回を越える場合には、（Ｎ−Ｓ）回の論理「０」を均等配分するようになっていて、例えば１１段目の分布で論理を反転したものが１３段目の分布と合致している。

このようなビットパターンは、次の要領によって生成したものを、プログラムメモリ１２１のデータメモリ領域に格納しておいて、これを読出し転送するようになっている。
まず、通電デューティが５０％以下であってＮ／Ｓ＝γの値が整数である時には１回のＯＮ指令に続いて（γ−１）回のＯＦＦ指令を発生し、再び１回のＯＮ指令に続いて（γ−１）回のＯＦＦ指令を発生するＯＮ／ＯＦＦパターンを反復する。
例えばＮ＝２４、Ｓ＝６の場合であればγ＝Ｎ／Ｓ＝４であるから１回のＯＮ指令に続いてγ−１＝３回のＯＦＦ指令を発生し、再び再び１回のＯＮ指令に続いて３回のＯＦＦ指令を発生するＯＮ／ＯＦＦパターンを反復すればよい。
通電デューティが５０％以下であってＮ／Ｓの商がγ、剰余がδある時には１回のＯＮ指令に続いて（γ−１）回のＯＦＦ指令又はγ回のＯＦＦ指令を発生し、再び１回のＯＮ指令に続いて（γ−１）回のＯＦＦ指令又はγ回のＯＦＦ指令を発生するＯＮ／ＯＦＦパターンを反復し、Ｓ回の反復動作の中でγ回のＯＦＦ指令を発生するのはδ回とする。

例えばＮ＝２４、Ｓ＝７の場合であれば、商γ＝２４／７＝３、剰余δ＝３であるから、１回のＯＮ指令に続いて２回のＯＦＦ指令又は３回のＯＦＦ指令を発生し、再び１回のＯＮ指令に続いて２回のＯＦＦ指令又は３回のＯＦＦ指令を発生するＯＮ／ＯＦＦパターンを反復し、７回の反復動作の中で３回のＯＦＦ指令を発生するのは３回とすればよい。 通電デューティが５０％を超過するときは、通電デューティが５０％以下であった場合のＯＮ／ＯＦＦパターンのＯＮとＯＦＦを反転した補数パターンに基づいて、Ｎ回の中でＳ回のＯＦＦ指令を発生することによって通電デューティ（Ｎ−Ｓ）／Ｎを達成することができる。

このようなリングレジスタ１２３は、ディザ電流大期間Ｂの設定用と、ディザ電流小期間Ａの設定用に分けて準備し、設定値を変更するときにはディザ電流大期間Ｂの間にディザ電流小期間Ａの設定変更を行い、ディザ電流小期間Ａの間にディザ電流大期間Ｂの設定変更を行うようになっている。
なお、リングレジスタに格納されたデータは、クロック信号によって循環移動し、終端位置のフラグビットの出力が指令信号ＰＬＳとなっている。また、オン／オフデューティを１％単位で設定するためには、各リングレジスタのリング長さは１００ビット以上のものが必要である。

以上の説明では、実施の形態１〜３に対応して、部分的に異なる様々な変形要素を適用したが、これ等はどの実施の形態であっても適用できるものとなっている。
例えば、転流回路の構成は図１の転流回路素子１５２Ａ（電界効果型トランジスタ）、又はこれに減衰抵抗１５５ａと付加開閉素子１５５ｂを設けたもの、或いは図７の転流回路素子１５２Ｂ（ダイオード）、又はこれに転流開閉素子１５８ａと電圧制限ダイオード１５８ｂを設けたものの４通りのものを示したが、その識別は図１１で示された２個のジャンパー１５６の接続状態で識別するか、プログラムメモリ１２１に格納された機種コードによって識別されるようになっている。
また、比例電磁コイル１０５の現在抵抗を検出するためには、図１の温度センサ１０６を使用するか、図７・図１１の抵抗検出回路１８０のどれかを用いればよい。
また、抵抗検出回路としては、駆動用開閉素子１５１によって通電制御中の比例電磁コイル１０５に対する印可電圧と、電流検出抵抗１５３による検出電流を用いて算出することも可能である。

以上の説明では、指令パルス発生手段２６ａ・２６ａａとして、簡易なリングカウンタ１２３ａによる場合と、平滑特性に優れたリングレジスタ１２３ｂによるものを示したが、各実施の形態においてはどちらでも適用することができるものである。
以上の説明では、共用可変定電圧電源１５９ａは外部電源１０１からの降圧形式のものとして説明したが、外部電源１０１が車載バッテリである場合には、共用可変定電圧電源１５９ａは昇圧回路を内蔵することによって、電源電圧の異常低下と高温・高抵抗状態における比例電磁コイルへの給電能力を高めることができるようになるとともに、比例電磁コイル１０５の定格電流を小さくして、駆動用開閉素子１５１の消費電力を抑制することができる。

（３）実施の形態３の要点と特徴
以上の説明で明らかなとおりこの発明の実施の形態３によるディザ電流給電制御方法は、実施の形態１の場合と同様に、誘導性電気負荷への通電電流の波形平均電流が目標平均電流と合致するように指示電流となるディザ中間電流を決定し、この指示電流はディザ中間電流とディザ振幅電流の大きさによって変動する立上り時間及び立下り時間の変動誤差を、予備実験段階で測定された補正パラメータを用いて、実働段階で補正して運転するようになっている。
また、この発明の請求項２に関連して、実験測定段階においては設定されたディザ中間電流と検出平均電流とを一致させるようにディザデューティを調整して、ディザ中間電流に対応した立下り時間と立上り時間の差分値である応答時間差を測定するようになっている。

前記実働段階において、第１の補正方法及び第３の補正方法の双方が適用され、
前記第１の補正方法は、（算式２）においてＢ＝Ａとして、前記ディザ電流大期間Ｂと前記ディザ電流小期間Ａとを一致させて、前記ディザデューティΓ＝Ｂ／Ｔｄを５０％に固定した補正であり、この場合の目標平均電流Ｉａａとなる波形平均電流Ｉａに対応した指示電流となるディザ中間電流Ｉ０の関係は、（算式２ａ）によって算出され、
Ｉａａ＝Ｉａ＝Ｉ０＋０．５×ΔＩ×（（ａ−ｂ））・・・・・・・（算式２ａ）
前記第３の補正方法は、前記応答時間差（ａ１−ｂ１）である第一製品と、前記応答時間差（ａ２−ｂ２）であって、（ａ２−ｂ２）＞（ａ１−ｂ１）である第二製品とに対して、（算式２ａａ）による共通のディザ中間電流Ｉ０が適用できるように、前記第二製品のディザデューティΓ２＝Ｂ２／Ｔｄを第一製品のディザデューティΓ１＝Ｂ１／Ｔｄ＝０．５よりも小さく設定しておくものであり、
Ｉａａ＝Ｉａ＝Ｉ０＋０．５×ΔＩ×（（ａ１−ｂ１））・・・・・・（算式２ａａ）
前記第一製品に関する（算式２）の値と、前記第二製品に関する（算式２）の値を等しくするためには（算式６）の関係が必要である。
（Ｂ１−ｂ１）−（Ａ１−ａ１）＝（Ｂ２−ｂ２）−（Ａ２−ａ２）・・・（算式６）

ここで、Ａ１＝Ｂ１＝Ｔｄ／２、Ａ２＋Ｂ２＝Ｔｄとすることによって（算式６ａ）と（算式６ｂ）が得られ、
Ａ２＝［Ｔｄ＋（ａ２−ｂ２）−（ａ１−ｂ１）］／２・・・・（算式６ａ）
Ｂ２＝［Ｔｄ−（ａ２−ｂ２）＋（ａ１−ｂ１）］／２・・・・（算式６ｂ）
応答時間差の差分値（ａ２−ｂ２）−（ａ１−ｂ１）を補正パラメータとして、第二製品のディザデューティΓ２＝Ｂ２／Ｔｄが決定され、
前記複数サンプルの平均値である平均応答時間差（（ａ１−ｂ１））と、その平均差分値（（ａ２−ｂ２）−（ａ１−ｂ１））とは、目標平均電流Ｉａａの実用範囲である最小値から最大値の間の中間値又は多用される特定の代表目標平均電流に対応した平均応答時間差が適用されるか、或いは、複数段階の目標平均電流Ｉａａに関する複数の平均応答時間差を用いて補間演算によって算出される平均応答時間差が適用されるようになっている。

以上のとおり、この発明の請求項４に関連し、実験測定段階においては波形平均電流とディザ中間電流とを一致させるようにディザデューティを調整して、ディザ中間電流に対応した立下り時間と立上り時間の差分値である応答時間差を測定し、実働段階における第１の補正方法としては、ディザデューティを５０％に固定して、実験測定段階で得られた平均応答時間差データを用いて波形平均電流に対応したディザ中間電流を算出し、これを目標平均電流に対応した指示電流として適用するようになっており、第３の補正方法としては、平均応答時間差が異なる第一製品と第二製品の一方のディザデューティを可変調整して、第１の補正方法で統一した補正を行うようになっている。
従って、（算式２ａａ）又は（算式６ｂ）による単純な算式を用いて、ディザ中間電流を補正して指示電流とし、製品間の相違はディザデューティを補正することによって調整し、ディザ電流の立下り時間と立上り時間が変動しても、与えられた目標平均電流に対応して、適正なディザ中間電流を指示電流として決定し、制御誤差を低減することができる特徴がある。

以上の説明で明らかなとおり、この発明の実施の形態３によるディザ電流給電制御装置１００Ｃは、実施の形態１の場合と同様に、電流制御手段１２５Ｃを含む演算制御回路部１２０Ｃと、比例電磁コイル１０５に対する駆動用開閉素子１５１と転流回路素子１５２Ｃを備えるとともに、目標平均電流設定手段２１ｂとディザ振幅電流設定手段２２ｂｂによって与えられた目標平均電流Ｉａａとディザ振幅電流ΔＩを得るために、指示電流設定手段２４ａと指示電流補正手段２４ｂを備え、比例電磁コイル１０５の検出平均電流Ｉｄｄが目標平均電流Ｉａａと等しくなる関係にディザ中間電流Ｉ０を設定する第一補正手段２４ｂが適用されている。

前記転流回路素子１５２Ｃは、順方向電圧降下が大きな接合型ダイオードである第一製品であるか、又は電界効果型トランジスタを逆導通して電圧降下と発熱を抑制した等価ダイオードである第二製品となっており、その機種区分は回路基板に設けられたジャンパー１５６の有無、又は前記プログラムメモリ１２１に格納されている機種コードによって判別されるとともに、前記指示電流設定手段２４に対して作用する指示電流補正手段である前記第一補正手段２４ｂに加えて、第三補正手段２３ｃｃが併用され、前記第三補正手段２３ｃｃは、前記ディザ電流振幅設定手段２２ｂｂに作用して、前記応答時間差（ａ１−ｂ１）である第一製品と、前記応答時間差（ａ２−ｂ２）であって、（ａ２−ｂ２）＞（ａ１−ｂ１）である第二製品とに対して、共通のディザ中間電流Ｉ０が適用できるように、前記第二製品のディザデューティΓ２＝Ｂ２／Ｔｄを第一製品のディザデューティΓ１＝Ｂ１／Ｔｄ＝０．５よりも小さく設定しておくディザデューティ補正手段となっている。

以上のとおり、この発明の請求項６に関連し、指示電流設定手段に対して作用する指示電流補正手段（第一補正手段）によって比例電磁コイルの通電平均電流が目標平均電流と等しくなる関係にディザ中間電流が設定されるとともに、応答時間差の大きい第二製品のディザデューティを、応答時間差の小さい第一製品のディザデューティよりも小さく設定する第三補正手段となるディザデューティ補正手段を備えている。従って、応答時間差が異なる第一製品と第二製品に対して、共通の指示電流補正手段（第一補正手段）を適用できる特徴がある。

前記比例電磁コイル１０５は、自動車用変速機における変速段選択用の複数の油圧電磁弁のそれぞれに設けられ、この複数の比例電磁コイル１０５はそれぞれが前記駆動用開閉素子１５１と電流検出抵抗１５３と転流回路素子１５２Ｃを備えるとともに、車載バッテリである外部電源１０１と、複数の前記駆動用開閉素子１５１との間には、共用可変定電圧電源１５９ａが設けられ、
前記共用可変定電圧電源１５９ａは、その出力電圧が前記比例電磁コイル１０５の基準電流Ｉｓと、現在温度における前記比例電磁コイル１０５の内部抵抗である負荷抵抗Ｒとの積である可変電圧Ｖｘ＝Ｉｓ×Ｒとなるように負帰還制御されるか、又は前記外部電源１０１の現在電圧である電源電圧Ｖｂｂと前記可変電圧Ｖｘとの比率である電源デューティΓｖ＝Ｖｘ／Ｖｂｂによってオン／オフ比率が調整され、
前記基準電流Ｉｓは、前記比例電磁コイル１０５の抵抗値が基準抵抗Ｒ０であって、前記駆動用開閉素子１５１を閉路したときの前記比例電磁コイル１０５に対する印可電圧が基準電圧Ｖ０であったときの通電電流Ｖ０／Ｒ０であり、複数の前記比例電磁コイル１０５の基準抵抗Ｒ０と基準電流Ｉｓとが相違していても、基準電圧Ｖ０は共通の固定値となっており、
前記可変電圧は、算式Ｖｘ＝Ｖ０×（Ｒ／Ｒ０）で示されるとともに、前記電源デューティは、算式Γｖ＝（Ｉｓ×Ｒ）／Ｖｂｂ＝（Ｒ／Ｒ０）／（Ｖｂｂ／Ｖ０）で示されて、複数の前記比例電磁コイル１０５は共通の温度環境と共通の外部電源１０１で使用されていることによって、抵抗比（Ｒ／Ｒ０）と電圧比（Ｖｂｂ／Ｖ０）は共通しており、前記可変電圧Ｖｘ又は前記電源デューティΓｖは、複数の前記比例電磁コイル１０５に対して共通して適用されるようになっている。
これは、実施の形態１・２でも同様である。

以上のとおり、この発明の請求項７に関連し、共通の温度環境と共通の外部電源で使用される複数の比例電磁コイルは、共用可変定電圧電源を介して給電され、この共用可変定電圧電源の出力電圧は、比例電磁コイルの現在抵抗Ｒと基準抵抗Ｒ０との抵抗比率（Ｒ／Ｒ０）に比例した可変電圧Ｖｘとなるように負帰還制御されるか、又はこの抵抗比率を現在の電源電圧Ｖｂｂと基準電圧Ｖ０との電圧比率（Ｖｂｂ／Ｖ０）で割った値に相当する通電デューティでオン／オフ制御するようになっている。
従って、比例電磁コイルに対する印可電圧が、電源電圧の変動と、温度変化による内部抵抗の変動に対応して可変調整されているので、電流制御手段は基準電流に対する比率を指定することによって所望の通電電流を得ることができる特徴がある。
また、共用可変定電圧電源は複数の比例電磁コイルに対して共用されて経済的であるとともに、複数の比例電磁コイルの全てが同時全通電されることがないので、消費電力も抑制される特徴がある。

前記演算制御回路部１２０Ｃは、ＰＷＭデューティ設定手段２５ａａで決定された開閉デューティに基づいて、指令パルス発生手段２６ａａが指令パルス信号ＰＬＳを発生し、負帰還制御回路１６０とゲート回路１５０Ｃを介して前記駆動用開閉素子１５１を間接的にオン／オフ制御し、前記ＰＷＭデューティ設定手段２５ａａは、前記指令パルス信号ＰＬＳがＰＷＭ周期τでオン／オフするＰＷＭデューティγ＝τｏｎ／τを決定し、前記ＰＷＭデューティγ＝τｏｎ／τは、前記指示電流設定手段２４ａによる指示電流であるディザ大電流Ｉ２とディザ小電流Ｉ１とに対応して、前記目標平均電流Ｉａａの最大値Ｉａｍａｘとの比率であるγ２＝Ｉ２／Ｉａｍａｘ、又はγ１＝Ｉ１／Ｉａｍａｘとなるようにオン時間である閉路期間τｏｎが決定され、
前記電流検出抵抗１５３の両端電圧は、増幅器１５４を介して前記演算制御回路部１２０Ｃに入力されて、そのデジタル変換値に比例する検出電流Ｉｄは、デジタルフィルタ２７ｂを介して平滑化されて前記検出平均電流Ｉｄｄとなり、
前記ディザ振幅電流設定手段２２ｂｂにおける前記ディザ振幅周期Ｔｄは、前記比例電磁コイル１０５のインダクタンスＬと現在温度における負荷抵抗Ｒとの比率である誘導時定数Ｔｘ＝Ｌ／Ｒよりは大きく、前記ＰＷＭ周期τは前記誘導時定数Ｔｘよりは小さく、前記デジタルフィルタ２７ｂによる平滑時定数Ｔｆは前記ディザ振幅周期Ｔｄよりも大きく（Ｔｆ＞Ｔｄ＞Ｔｘ＞τ）なっている。

そして、前記負帰還制御回路１６０は、前記指令パルス信号ＰＬＳを第一平滑回路１６０ａによって平滑して得られるアナログ指令信号Ａｔと、前記増幅器１５４の出力電圧を第二平滑回路１６０ｂで平滑して得られる電流検出信号Ａｄとを比較制御回路１６１で比較して、前記電源電圧Ｖｂｂの変動及び前記負荷抵抗Ｒの変動の有無にかかわらず、前記ディザ大電流Ｉ２と前記ディザ小電流Ｉ１に対応して、前記検出電流が一致する関係に前記駆動用開閉素子１５１を開閉して負帰還制御するとともに、
前記第一及び第二平滑回路１６０ａ・１６０ｂの平滑時定数は、前記ＰＷＭ周期τよりも大きくて、前記誘導時定数Ｔｘよりも小さな値であり、
前記比例積分手段２８は、前記第一補正手段２４ｂによる前記指示電流設定手段２４ａの設定誤差、又は前記第三補正手段２３ｃｃによる前記ディザ振幅電流設定手段２２ｂｂの設定誤差と、前記負帰還制御回路１６０の電流制御誤差があるときに、前記目標平均電流Ｉａａと前記検出平均電流Ｉｄｄとの偏差信号の積分値によって前記合成目標電流Ｉｔを増減して、前記目標平均電流Ｉａａと前記検出平均電流Ｉｄｄとが一致する関係に負帰還制御を行うものであって、その積分時定数Ｔｉは前記ディザ振幅周期Ｔｄよりも大きくなっている。

以上のとおり、この発明の請求項１０に関連し、演算制御回路部は、与えられた目標平均電流とディザ振幅電流を得るために、指示電流設定手段と指示電流補正手段又はディザデューティ補正手段を備え、比例電磁コイルの通電平均電流が目標平均電流と等しくなる関係にディザ中間電流又はディザデューティを設定してから、指令パルス信号のオンデューティγがディザ大電流Ｉ２に比例するディザ電流大期間Ｂと、ディザ小電流Ｉ１に比例するディザ電流小期間Ａとをディザ振幅周期Ｔｄで反復し、負帰還制御回路は指令パルス信号を平滑化して得られるディザ大電流Ｉ２又はディザ小電流Ｉ１が得られるように、比例電磁コイルの通電電流を監視しながら駆動用開閉素子の開閉制御を行い、演算制御回路部は更に、目標平均電流と検出平均電流との偏差信号の積分値によって目標電流を補正して、目標平均電流と検出平均電流とが一致するように負帰還制御している。
従って、比例電磁コイルに対する電流制御は負帰還制御回路によって行われるので、
演算制御回路部の制御負担が軽減されるとともに、指示電流補正手段又はディザデューティ補正手段と、二重の負帰還制御とによって、電源電圧や負荷抵抗、或いは負荷のインダクタンスの広範囲な変動と、目標平均電流の要求範囲の変動に対応して安定した高精度な負帰還制御を行うことができる特徴がある。

前記ディザ振幅電流設定手段２２ｂｂは、前記負帰還制御回路１６０に対して上昇開始指令パルスＵＰと下降開始指令パルスＤＮを発生し、
前記上昇開始指令パルスＵＰは、前記比例電磁コイル１０５に対する通電開始時、又は前記ディザ振幅電流設定手段２２ｂｂが、前記ディザ小電流Ｉ１から前記ディザ大電流Ｉ２に切換った時点において、所定時間幅又は可変時間幅の第一パルス信号を発生し、
前記下降開始指令パルスＤＮは、前記比例電磁コイル１０５に対する通電停止時、又は前記ディザ振幅電流設定手段２２ｂｂが、前記ディザ大電流Ｉ２から前記ディザ小電流Ｉ１に切換った時点において、所定時間幅又は可変時間幅の第二パルス信号を発生し、
前記負帰還制御回路１６０は、前記第一パルス信号又は第二パルス信号に応動して、前記比較制御回路１６１に入力されている前記アナログ指令信号Ａｔを一次的に急増又は急減させるようになっている。

以上のとおり、この発明の請求項１１に関連し、演算制御回路部は、負帰還制御回路に対して上昇開始指令パルスＵＰと下降開始指令パルスＤＮを発生し、負帰還制御回路は、この指令パルスに応動して、比較制御回路に入力されているアナログ合成目標電流を一次的に急増又は急減させるようになっている。
従って、脈動するアナログ合成目標電流と脈動するアナログ検出電流との偏差電流の急増／急減を検出する微分回路に依存せずに、指令発生源である演算制御回路部側からの急増／急減予告信号によって、安定した急増／急減制御を行うことができる特徴がある。

前記指令パルス発生手段２６ａａが発生するパルス信号のＰＷＭデューティγは、ＰＷＭ周期τの期間内でＮ回のクロック信号を計数し、この内のＳ回がオン指令であったときにＰＷＭデューティγ＝Ｓ／Ｎとなるものであって、前記Ｎ回のクロック信号を一単位とする前記ＰＷＭ周期τは、前記ディザ振幅周期Ｔｄの期間内にｎ回発生し、前記ディザデューティΓ＝Ｂ／Ｔｄの最小調整単位はＴｄ／ｎとなり、
前記指令パルス発生手段２６ａａは、Ｓ回のオンタイミングが、Ｎ回のクロック信号の中に分散配置されたリングレジスタ１２３ｂによる第二手段が使用されている。

以上のとおり、この発明の請求項１４に関連し、一つのディザ振幅周期の期間内にｎ回のＰＷＭ周期が介在し、その内のＢ／τ回はディザ大電流Ｉ２に対応したＰＷＭデューティγ２とし、Ａ／τ回（Ａ＋Ｂ＝ｎ×τ）はディザ小電流Ｉ１に対応したＰＷＭデューティγ１が設定されるようになっている。
従って、比例電磁コイルの電流上昇特性と下降特性のバラツキによって、目標平均電流と検出平均電流と間で発生する制御誤差の発生を、ディザデューティΓ＝Ｂ／（Ａ＋Ｂ）によって補正することができる特徴がある。

前記指令パルス発生手段２６ａａは、第１及び第２のリングレジスタ１２３ｂを備え、
前記ディザ電流大期間Ｂにおいては、前記第２のリングレジスタ１２３ｂに格納されているビットパターンによって順次前記指令パルスＰＬＳがオン／オフ状態となり、
前記ディザ電流小期間Ａにおいては、前記第１のリングレジスタ１２３ｂに格納されているビットパターンによって順次前記指令パルスＰＬＳがオン／オフ状態となり、
前記ＰＷＭデューティγに対応した前記ビットパターンはデータマップとして前記プログラムメモリ１２１に格納されていて、
前記第１のリングレジスタ１２３ｂには、前記ディザ電流大期間Ｂにおいて、前記ディザ小電流Ｉ１に適した前記データマップが読出し格納され、
前記第２のリングレジスタ１２３ｂには、前記ディザ電流小期間Ａにおいて、前記ディザ大電流Ｉ２に適した前記データマップが読出し格納され、
前記ＰＷＭデューティγが５０％以下であって、Ｎ／Ｓ＝ｑの値が整数である時には１回のオン指令に続いて（ｑ−１）回のオフ指令を発生し、再び１回のオン指令に続いて（ｑ−１）回のオフ指令を発生する前記ビットパターンを反復し、
前記ＰＷＭデューティγが５０％以下であってＮ／Ｓの商がｑ、剰余がｒある時には１回のオン指令に続いて（ｑ−１）回のオフ指令又はｑ回のオフ指令を発生し、再び１回のオン指令に続いて（ｑ−１）回のオフ指令又はｑ回のオフ指令を発生する前記ビットパターンを反復し、Ｓ回の反復動作の中でｑ回のオフ指令を発生するのはｒ回とし、
前記ＰＷＭデューティγが５０％を超過するときは、ＰＷＭデューティが５０％以下であった場合の前記ビットパターンのオンとオフを反転した補数パターンに基づいて、Ｎ回の中でＳ回のオフ指令を発生することによってＰＷＭデューティ（Ｎ−Ｓ）／Ｎを達成するようになっている。

以上のとおり、この発明の請求項１５に関連し、指令パルス発生手段はオンタイミングが分散配置されていて、Ｎ回のクロック信号の発生期間においてＳ回のオンタイミングを分散配置して、ＰＷＭデューティとしてＳ／Ｎ又は（Ｎ−Ｓ）／Ｎを得るようになっている。
従って、例えば１０回の中で連続する２回をオン指令として続く８回をオフ指令とするよりは、５回の中で１回をオン指令とし、続く４回をオフ指令とてこれを繰り返した方が、指令信号を平均化したときの脈動が抑制され、或いは、１０回の中で連続する５回をオン指令とし、続く５回をオフ指令とするよりは、オン指令とオフ指令を交互に１回づつ繰返した方が有利であり、指令信号の脈動を抑制して電流制御精度を向上させることができる特徴がある。
また、マイクロプロセッサはオン／オフ指令の分散化のために複雑な演算をする必要がなく、予め設定されたデータマップを用いて手軽に分散指令信号を発生して、負荷電流の脈動を抑制することができる特徴がある。

２０ａ 圧力対電流変換テーブル、２１ｂ 目標平均電流設定手段、２２ｂ，２２ｂｂ ディザ振幅電流設定手段、２３ｃ ディザデューティ補正手段、２３ｃｃ ディザデューティ補正手段、２４ａ 指示電流設定手段、２４ｂ 指示電流補正手段、２５ａ，２５ａａ ＰＷＭデューティ設定手段、２５ｂ 現在電圧補正手段、２５ｃ 現在抵抗補正手段、２６ａ，２６ａａ 指令パルス発生手段、２６ｂ 増大デューティ設定手段、２６ｃ 減少デューティ設定手段、２７ｂ デジタルフィルタ、２８ 比例積分手段、１００Ａ，１００Ｂ，１００Ｃ ディザ電流給電制御装置、１０１ 外部電源、１０５ 比例電磁コイル、１２０Ａ，１２０Ｂ，１２０Ｃ 演算制御回路部、１２１ プログラムメモリ、１２２ 演算用ＲＡＭメモリ、１２３ａ リングカウンタ、１２３ｂ リングレジスタ、１２５Ａ，１２５Ｂ，１２５Ｃ 電流制御手段、１５０Ａ，１５０Ｂ，１５０Ｃ ゲート回路、１５１ 駆動用開閉素子、１５２Ａ，１５２Ｂ，１５２Ｃ 転流回路素子、１５３ 電流検出抵抗、１５４ 増幅器、１５５ａ 減衰抵抗、１５５ｂ 付加開閉素子、１５６ ジャンパー、１５８ａ 転流開閉素子、１５８ｂ 電圧制限ダイオード、１５９ａ 共用可変定電圧電源、１６０ 負帰還制御回路、１６０ａ 第一平滑回路、１６０ｂ 第二平滑回路、１６１ 比較制御回路、１８０ 抵抗検出回路、１８１ サンプリング開閉素子、１８２ 直列抵抗、１８３ 第二増幅器、Ａ ディザ電流小期間、ａ 立下り時間、Ａｄ 電流検出電流（アナログ）、Ａｔ アナログ指令信号、Ｂ ディザ電流大期間、ｂ 立上り時間、ＣＰＵ マイクロプロセッサ、ＤＮ 下降開始指令パルス、ＤＲＶ 駆動パルス信号、Ｉ０ ディザ中間電流、Ｉ１ ディザ小電流（飽和推定値）、Ｉ２ ディザ大電流（飽和推定値）、ΔＩ ディザ振幅電流、Ｉａ 波形平均電流、Ｉａａ 目標平均電流、Ｉａｍａｘ 目標平均電流の最大値、Ｉｄ 検出電流（デジタル）、Ｉｄｄ 検出平均電流、Ｉｓ 基準電流、Ｉｔ 合成目標電流、Ｉｘ 偏差電流、Ｋｅ 電圧補正係数、Ｋｒ 抵抗補正係数、Ｌ インダクタンス、ＰＬＳ 指令パルス信号、Ｒ 負荷抵抗（現在温度）、Ｒ０ 基準抵抗（２０℃）、ＲＤＳ 抵抗検出信号、Ｔｄ ディザ振幅周期、Γ ディザデューティ、Γｖ 電源デューティ、τ ＰＷＭ周期、τｏｎ 閉路期間（オン時間）、γ ＰＷＭデューティ、Ｔｆ 平滑時定数、Ｔｉ 積分時定数、Ｔｘ 誘導時定数、ＵＰ 上昇開始指令パルス、Ｖｂｂ 電源電圧（現在電圧）、Ｖ０ 基準電圧（ＤＣ１２Ｖ）、Ｖｃｃ 制御電圧、Ｖｓ 印可電圧、Ｖｘ 可変電圧。

Claims (15)

1. 摺動抵抗を有するアクチェータを駆動する誘導性電気負荷に対し、目標平均電流Ｉａａと検出平均電流Ｉｄｄとが一致するように、この目標平均電流Ｉａａに対応した指示電流の指令信号を発生して通電電流の負帰還制御を行う演算制御手段を備え、
   前記目標平均電流Ｉａａには、前記摺動抵抗によって定まる所定のディザ（Ｄｉｔｈｅｒ）振幅電流ΔＩが付加されるディザ電流給電制御方法であって、
   前記ディザ振幅電流ΔＩは、ディザ振幅周期Ｔｄの中のディザ電流大期間Ｂにおけるディザ大電流の飽和推定値Ｉ２と、ディザ電流小期間Ａ（Ａ＝Ｔｄ−Ｂ）におけるディザ小電流の飽和推定値Ｉ１との偏差値ΔＩ＝Ｉ２−Ｉ１として設定され、ディザ中間電流をＩ０＝（Ｉ２＋Ｉ１）／２とすると、（算式１）が成立し、
   Ｉ２＝Ｉ０＋ΔＩ／２、Ｉ１＝Ｉ０−ΔＩ／２・・・・・・・（算式１）
   前記通電電流が前記ディザ小電流Ｉ１からディザ大電流Ｉ２まで増加するための立上り時間をｂとし、前記ディザ大電流Ｉ２からディザ小電流Ｉ１まで減少するための立下り時間をａとしたときの、波形平均電流Ｉａは（算式２）によって算出され、
   Ｉａ＝［Ｉ２×（Ｂ−ｂ）＋Ｉ１×（Ａ−ａ）＋Ｉ０×（ｂ＋ａ）］／Ｔｄ
   ＝Ｉ０＋０．５×ΔＩ［（Ｂ−ｂ）−（Ａ−ａ）］／Ｔｄ・・・・（算式２）
   前記波形平均電流Ｉａは、前記ディザ振幅周期Ｔｄの間の前記通電電流の時間積分値を前記ディザ振幅周期Ｔｄで割った値であって、この波形平均電流Ｉａが前記目標平均電流Ｉａａと合致するようになるディザ中間電流Ｉ０を算出して、このディザ中間電流Ｉ０は前記目標平均電流Ｉａａを得るための前記指示電流となり、
   実験段階において、サンプルとしての前記誘導性電気負荷を、ディザ振幅周期Ｔｄによってディザ大電流Ｉ２とディザ小電流Ｉ１で通電駆動して、これにより得られる複数段階の前記ディザ中間電流Ｉ０に対応した前記立上り時間ｂと立下り時間ａとの応答時間差（ａ−ｂ）の実験測定データを、計測又は計算機上の模擬実験によって取得し、
   製造組立段階において、複数サンプルによる前記実験測定データの平均値に基づいて、算出された「ディザ中間電流Ｉ０対平均応答時間差（（ａ−ｂ））」の近似算式、又はデータテーブルを、補正パラメータとして前記演算制御手段となるマイクロプロセッサと協働するプログラムメモリに格納し、
   実働段階の第１ステップとして、与えられた目標平均電流Ｉａａとディザ振幅電流ΔＩとを読出し設定し、第２ステップとして、算式（２）の波形平均電流Ｉａが、与えられた目標平均電流Ｉａａと合致する関係となる指示電流、及びディザ電流大期間Ｂとディザ振幅周期Ｔｄとの比率であるディザデューティΓ＝Ｂ／Ｔｄを算出し、この指示電流を前記ディザ中間電流Ｉ０として設定し、第３ステップとして、前記通電電流の検出平均電流Ｉｄｄと前記目標平均電流Ｉａａ即ち前記波形平均電流Ｉａとが一致する関係に、前記演算制御手段によって負帰還制御が行われる
   ことを特徴とするディザ電流給電制御方法。
2. 前記実験測定データは、前記ディザ振幅周期Ｔｄ＝Ａ＋Ｂを一定とし、所定の前記ディザ中間電流Ｉ０において、前記ディザデューティΓ＝Ｂ／Ｔｄを調整しながら、前記検出平均電流Ｉｄｄと、前記ディザ中間電流Ｉ０とが一致する時点の前記ディザ電流大期間Ｂ又は前記ディザ電流小期間Ａが測定され、前記ディザ中間電流Ｉ０と前記検出平均電流Ｉｄｄ、即ち波形平均電流Ｉａとが一致するということは、（算式２）における前記ディザ電流大期間Ｂと前記立上り時間ｂとの差分値（Ｂ−ｂ）と、前記ディザ電流小期間Ａと前記立下り時間ａとの差分値（Ａ−ａ）が等しくなって、前記ディザ中間電流Ｉ０と前記波形平均電流Ｉａとが一致していることを意味していて、よって、（算式３ａ）又は（算式３ｂ）が成立し、
   Ａ＝［（Ｔｄ＋（ａ−ｂ）］／２・・・・・（算式３ａ）
   Ｂ＝［（Ｔｄ−（ａ−ｂ）］／２・・・・・（算式３ｂ）
   前記補正パラメータは、基準電圧と基準温度の環境下で、前記誘導性電気負荷の複数サンプルによって、所定のディザ振幅周期Ｔｄと、前記目標平均電流Ｉａａに対応して定められている前記ディザ振幅電流ΔＩと、複数段階の前記ディザ中間電流Ｉ０とによる実験測定を行い、これに対応して実測された前記ディザ電流大期間Ｂ００又はディザ電流小期間Ａ００に基づいて、（算式４）によって応答時間差（ａ−ｂ）を算出し、複数サンプルの平均値を、前記ディザ中間電流Ｉ０における平均応答時間差（（ａ−ｂ））であるとした「ディザ中間電流Ｉ０対平均応答時間差（（ａ−ｂ））」の近似算式又はデータテーブルである
   （ａ−ｂ）＝Ｔｄ−２×Ｂ００（＝２×Ａ００−Ｔｄ）→平均値（（ａ−ｂ））
   ・・・（算式４）
   ことを特徴とする請求項１に記載のディザ電流給電制御方法。
3. 前記実働段階において、第１の補正方法又は第２の補正方法のいずれかが適用され、
   前記第１の補正方法は、（算式２）においてＢ＝Ａとして、前記ディザ電流大期間Ｂと前記ディザ電流小期間Ａとを一致させて、前記ディザデューティΓ＝Ｂ／Ｔｄを５０％に固定した補正であり、この場合の目標平均電流Ｉａａとなる波形平均電流Ｉａに対応した指示電流となるディザ中間電流Ｉ０の関係は、（算式２ａ）によって算出され、
   Ｉａａ＝Ｉａ＝Ｉ０＋０．５×ΔＩ×（（ａ−ｂ））・・・・・・・（算式２ａ）
   前記第２の補正方法は、（算式２）においてＢ−ｂ＝Ａ−ａとして、目標平均電流Ｉａａとなる波形平均電流Ｉａに対応した指示電流となるディザ中間電流Ｉ０は相互に一致しており、このディザ中間電流Ｉ０に対応して、前記ディザ電流大期間Ｂ又は前記ディザ電流小期間Ａとは、（算式５ｂ）又は（算式５ａ）によって算出され、
   Ａ＝［（Ｔｄ＋（（ａ−ｂ））］／２・・・・・（算式５ａ）
   Ｂ＝［（Ｔｄ−（（ａ−ｂ））］／２・・・・・（算式５ｂ）
   前記平均応答時間差（（ａ−ｂ））は、目標平均電流Ｉａａの実用範囲である最小値から最大値の間の中間値、又は多用される特定の代表目標平均電流に対応した平均応答時間差が適用されるか、或いは、複数段階の目標平均電流Ｉａａに関する複数の平均応答時間差を用いて補間演算によって算出される平均応答時間差が適用される
   ことを特徴とする請求項２に記載のディザ電流給電制御方法。
4. 前記実働段階において、第１の補正方法及び第３の補正方法の双方が適用され、
   前記第１の補正方法は、（算式２）においてＢ＝Ａとして、前記ディザ電流大期間Ｂと前記ディザ電流小期間Ａとを一致させて、前記ディザデューティΓ＝Ｂ／Ｔｄを５０％に固定した補正であり、この場合の目標平均電流Ｉａａとなる波形平均電流Ｉａに対応した指示電流となるディザ中間電流Ｉ０の関係は、（算式２ａ）によって算出され、
   Ｉａａ＝Ｉａ＝Ｉ０＋０．５×ΔＩ×（（ａ−ｂ））・・・・・・・（算式２ａ）
   前記第３の補正方法は、前記応答時間差（ａ１−ｂ１）である第一製品と、前記応答時間差（ａ２−ｂ２）であって、（ａ２−ｂ２）＞（ａ１−ｂ１）である第二製品とに対して、（算式２ａａ）による共通のディザ中間電流Ｉ０が適用できるように、前記第二製品のディザデューティΓ２＝Ｂ２／Ｔｄを第一製品のディザデューティΓ１＝Ｂ１／Ｔｄ＝０．５よりも小さく設定しておくものであり、
   Ｉａａ＝Ｉａ＝Ｉ０＋０．５×ΔＩ×（（ａ１−ｂ１））・・・・・（算式２ａａ）
   前記第一製品に関する（算式２）の値と、前記第二製品に関する（算式２）の値を等しくするためには（算式６）の関係が必要であり、
   （Ｂ１−ｂ１）−（Ａ１−ａ１）＝（Ｂ２−ｂ２）−（Ａ２−ａ２）・・（算式６）
   ここで、Ａ１＝Ｂ１＝Ｔｄ／２、Ａ２＋Ｂ２＝Ｔｄとすることによって（算式６ａ）と（算式６ｂ）が得られ、
   Ａ２＝［Ｔｄ＋（ａ２−ｂ２）−（ａ１−ｂ１）］／２・・・・（算式６ａ）
   Ｂ２＝［Ｔｄ−（ａ２−ｂ２）＋（ａ１−ｂ１）］／２・・・・（算式６ｂ）
   応答時間差の差分値（ａ２−ｂ２）−（ａ１−ｂ１）を補正パラメータとして、第二製品のディザデューティΓ２＝Ｂ２／Ｔｄが決定され、
   前記複数サンプルの平均値である平均応答時間差（（ａ１−ｂ１））と、その平均差分値（（ａ２−ｂ２）−（ａ１−ｂ１））とは、目標平均電流Ｉａａの実用範囲である最小値から最大値の間の中間値又は多用される特定の代表目標平均電流に対応した平均応答時間差が適用されるか、或いは、複数段階の目標平均電流Ｉａａに関する複数の平均応答時間差を用いて補間演算によって算出される平均応答時間差が適用される
   ことを特徴とする請求項２に記載のディザ電流給電制御方法。
5. 誘導性電気負荷である比例電磁コイルへの通電電流に応じて、液体圧力を比例制御するアクチェータである比例電磁弁に対し、前記比例電磁コイルに対する目標平均電流Ｉａａと検出平均電流Ｉｄｄとが一致するように、この目標平均電流Ｉａａに対応した指示電流の指令信号を発生して、通電電流の負帰還制御を行う演算制御回路部を備え、前記目標平均電流Ｉａａには、前記比例電磁弁の可動弁の摺動抵抗によって定まる所定のディザ（Ｄｉｔｈｅｒ）振幅電流ΔＩが付加されるディザ電流給電制御装置であって、
   前記比例電磁コイルには、その通電電流を断続制御する駆動用開閉素子と電流検出抵抗とが直列接続されるとともに、前記比例電磁コイルと前記電流検出抵抗との直列回路に対して並列接続される転流回路素子を備え、
   前記演算制御回路部は、プログラムメモリ及び演算用ＲＡＭメモリと協働するマイクロプロセッサを主体として構成されていて、前記プログラムメモリは電流制御手段となる制御プログラムを包含し、
   前記電流制御手段は、圧力対電流変換テーブルによって目標圧力に対応した目標平均電流Ｉａａを設定する目標平均電流設定手段と、目標とするディザ振幅電流ΔＩを設定するディザ振幅電流設定手段と、前記目標平均電流Ｉａａと前記ディザ振幅電流ΔＩと加算したディザ合成電流に基づく指示電流設定手段と、第一補正手段又は第二補正手段とを備え、
   前記目標平均電流設定手段が発生する前記目標平均電流Ｉａａと、前記検出平均電流Ｉｄｄとの偏差値は、比例積分手段を介して前記目標平均電流Ｉａａに代数加算されて合成目標電流Ｉｔとなり、
   前記ディザ振幅電流設定手段は、ディザ中間電流Ｉ０を基準として、目標とする前記ディザ振幅電流ΔＩの半分を加算又は減算して得られる指令信号であるディザ大電流Ｉ２とディザ小電流Ｉ１を、それぞれディザ電流大期間Ｂとディザ電流小期間Ａとなるディザ振幅周期Ｔｄ＝Ａ＋Ｂで繰返して発生し、
   前記指示電流設定手段は、前記ディザ振幅電流設定手段によって設定された前記ディザ振幅電流ΔＩと、前記合成目標電流Ｉｔに基づいて決定される前記ディザ中間電流Ｉ０とに基づいて、前記ディザ大電流Ｉ２及び前記ディザ小電流Ｉ１を決定し、
   前記第一補正手段は、前記指示電流設定手段に作用して、前記ディザ中間電流Ｉ０と前記ディザ振幅電流ΔＩの大きさによって変動する前記通電電流の立上り時間ｂ及び立下り時間ａの変動誤差を、実験段階で測定された補正パラメータによって補正して、前記目標平均電流Ｉａａとは異なる値の指示電流を前記ディザ中間電流Ｉ０として設定する指示電流補正手段であり、
   前記第二補正手段は、前記ディザ電流振幅設定手段に作用して、前記目標平均電流Ｉａａと前記ディザ中間電流Ｉ０が一致する関係に前記ディザ電流大期間Ｂと前記ディザ振幅周期Ｔｄとの比率であるディザデューティΓ＝Ｂ／Ｔｄを設定するディザデューティ補正手段である
   ことを特徴とするディザ電流給電制御装置。
6. 前記転流回路素子は、順方向電圧降下が大きな接合型ダイオードである第一製品であるか、又は電界効果型トランジスタを逆導通して電圧降下と発熱を抑制した等価ダイオードである第二製品となっており、その機種区分は回路基板に設けられたジャンパーの有無、又は前記プログラムメモリに格納されている機種コードによって判別されるとともに、前記指示電流設定手段に対して作用する指示電流補正手段である前記第一補正手段に加えて、第三補正手段が併用され、
   前記第三補正手段は、前記ディザ電流振幅設定手段に作用して、前記応答時間差（ａ１−ｂ１）である第一製品と、前記応答時間差（ａ２−ｂ２）であって、（ａ２−ｂ２）＞（ａ１−ｂ１）である第二製品とに対して、共通のディザ中間電流Ｉ０が適用できるように、前記第二製品のディザデューティΓ２＝Ｂ２／Ｔｄを第一製品のディザデューティΓ１＝Ｂ１／Ｔｄ＝０．５よりも小さく設定しておくディザデューティ補正手段である
   ことを特徴とする請求項５に記載のディザ電流給電制御装置。
7. 前記比例電磁コイルは、自動車用変速機における変速段選択用の複数の油圧電磁弁のそれぞれに設けられ、この複数の比例電磁コイルはそれぞれが前記駆動用開閉素子と電流検出抵抗と転流回路素子を備えるとともに、車載バッテリである外部電源と、複数の前記駆動用開閉素子との間には、共用可変定電圧電源が設けられ、
   前記共用可変定電圧電源は、その出力電圧が前記比例電磁コイルの基準電流Ｉｓと、現在温度における前記比例電磁コイルの内部抵抗である負荷抵抗Ｒとの積である可変電圧Ｖｘ＝Ｉｓ×Ｒとなるように負帰還制御されるか、又は前記外部電源の現在電圧である電源電圧Ｖｂｂと前記可変電圧Ｖｘとの比率である電源デューティΓｖ＝Ｖｘ／Ｖｂｂによってオン／オフ比率が調整され、
   前記基準電流Ｉｓは、前記比例電磁コイルの抵抗値が基準抵抗Ｒ０であって、前記駆動用開閉素子を閉路したときの前記比例電磁コイルに対する印可電圧が基準電圧Ｖ０であったときの通電電流Ｖ０／Ｒ０であり、複数の前記比例電磁コイルの基準抵抗Ｒ０と基準電流Ｉｓとが相違していても、基準電圧Ｖ０は共通の固定値となっており、
   前記可変電圧は、算式Ｖｘ＝Ｖ０×（Ｒ／Ｒ０）で示されるとともに、前記電源デューティは、算式Γｖ＝（Ｉｓ×Ｒ）／Ｖｂｂ＝（Ｒ／Ｒ０）／（Ｖｂｂ／Ｖ０）で示されて、複数の前記比例電磁コイルは共通の温度環境と共通の外部電源で使用されていることによって、抵抗比（Ｒ／Ｒ０）と電圧比（Ｖｂｂ／Ｖ０）は共通しており、前記可変電圧Ｖｘ又は前記電源デューティΓｖは、複数の前記比例電磁コイルに対して共通して適用される
   ことを特徴とする請求項５に記載のディザ電流給電制御装置。
8. 前記演算制御回路部は、ＰＷＭデューティ設定手段で決定された開閉デューティに基づいて、指令パルス発生手段が駆動パルス信号ＤＲＶを発生し、ゲート回路を介して前記駆動用開閉素子を直接オン／オフ制御し、
   前記ＰＷＭデューティ設定手段は、前記指示電流設定手段による指示電流に応動して、前記駆動用開閉素子のオン時間である閉路期間τｏｎと、ＰＷＭ周期τとの比率であるＰＷＭデューティγ＝τｏｎ／τを決定し、
   前記電流検出抵抗の両端電圧は、増幅器を介して前記演算制御回路部に入力されて、そのデジタル変換値に比例する検出電流Ｉｄは、デジタルフィルタを介して平滑化されて前記検出平均電流Ｉｄｄとなり、
   前記ＰＷＭデューティ設定手段は、前記ＰＷＭデューティγ＝τｏｎ／τが、前記ディザ大電流Ｉ２及び前記ディザ小電流Ｉ１と、基準電流Ｉｓとの比率Ｉ２／Ｉｓ、Ｉ１／Ｉｓと一致するように初期設定し、
   前記基準電流Ｉｓは、前記比例電磁コイルの抵抗値が基準抵抗Ｒ０であって、前記駆動用開閉素子を閉路したときの前記比例電磁コイルに対する印可電圧が基準電圧Ｖ０であったときの通電電流Ｖ０／Ｒ０であり、
   前記比例電磁コイルは、共用可変定電圧電源を介して給電され、この共用可変定電圧電源の出力電圧は、比例電磁コイルの現在の負荷抵抗Ｒと基準抵抗Ｒ０との抵抗比率（Ｒ／Ｒ０）に比例した可変電圧Ｖｘとなるように負帰還制御されるか、又はこの抵抗比率を現在の電源電圧Ｖｂｂと基準電圧Ｖ０との電圧比率（Ｖｂｂ／Ｖ０）で割った値に相当する通電デューティでオン／オフ制御するようになっているか、又は
   前記ＰＷＭデューティ設定手段は更に、前記初期設定デューティγ＝τｏｎ／τに対して、電源電圧補正手段によって現在の電源電圧Ｖｂｂと前記基準電圧Ｖ０との比率である電圧補正係数Ｋｅ＝Ｖｂｂ／Ｖ０の逆数を掛けるか、又は、現在抵抗補正手段によって算出された前記比例電磁コイルの現在温度における負荷抵抗Ｒと前記基準抵抗Ｒ０との比率である抵抗補正係数Ｋｒ＝Ｒ／Ｒ０を掛け合わせた補正デューティを決定し、
   前記ディザ振幅電流設定手段における前記ディザ振幅周期Ｔｄは、前記比例電磁コイルのインダクタンスＬと前記負荷抵抗Ｒとの比率である誘導時定数Ｔｘ＝Ｌ／Ｒよりは大きく、前記ＰＷＭ周期τは前記誘導時定数Ｔｘよりは小さく、前記デジタルフィルタによる平滑時定数Ｔｆは前記ディザ振幅周期Ｔｄよりも大きく（Ｔｆ＞Ｔｄ＞Ｔｘ＞τ）なっていて、
   前記比例積分手段は、前記第一補正手段による前記指示電流設定手段の設定誤差、又は前記第二補正手段或いは前記第三補正手段による前記ディザ振幅電流設定手段の設定誤差、又は前記現在電圧補正手段と前記現在抵抗補正手段のいずれか一方或いは双方による前記ＰＷＭデューティ設定手段の設定誤差があるときに、前記目標平均電流Ｉａａと前記検出平均電流Ｉｄｄとの偏差信号の積分値によって前記合成目標電流Ｉｔを増減して、前記目標平均電流Ｉａａと前記検出平均電流Ｉｄｄとが一致する関係に負帰還制御を行うものであって、その積分時定数Ｔｉは前記ディザ振幅周期Ｔｄよりも大きい
   ことを特徴とする請求項５から７までのいずれか１項に記載のディザ電流給電制御装置。
9. 前記演算制御回路部は更に、前記指示電流設定手段が交互に発生する指令信号であるディザ大電流Ｉ２及びディザ小電流Ｉ１と、前記検出電流Ｉｄとの偏差電流Ｉｘに応動する増大デューティ設定手段又は減少デューティ設定手段の少なくとも一方を備え、
   前記増大デューティ設定手段は、前記検出電流Ｉｄが目標とする前記ディザ大電流Ｉ２よりも過小であって、前記偏差電流Ｉｘの絶対値が第一閾値以上であるときに作用して、前記指令パルス発生手段が発生する駆動パルス信号ＤＲＶのＰＷＭデューティγ＝τｏｎ／τを一次的に増大させ、前記検出電流Ｉｄが増大して目標とする前記ディザ大電流Ｉ２に接近通過した時点以降は前記ＰＷＭデューティ設定手段が指定するＰＷＭデューティγ＝τｏｎ／τに復帰し、
   前記減少デューティ設定手段は、前記検出電流Ｉｄが目標とする前記ディザ大電流Ｉ１よりも過大であって、前記偏差電流Ｉｘの絶対値が第二閾値以上であるときに作用して、前記指令パルス発生手段が発生する駆動パルス信号ＤＲＶのＰＷＭデューティγ＝τｏｎ／τを一次的に減少させ、前記検出電流Ｉｄが減少して目標とする前記ディザ小電流Ｉ１に接近通過した時点以降は、前記ＰＷＭデューティ設定手段が指定するＰＷＭデューティγ＝τｏｎ／τに復帰する
   ことを特徴とする請求項８に記載のディザ電流給電制御装置。
10. 前記演算制御回路部は、ＰＷＭデューティ設定手段で決定された開閉デューティに基づいて、指令パルス発生手段が指令パルス信号ＰＬＳを発生し、負帰還制御回路とゲート回路を介して前記駆動用開閉素子を間接的にオン／オフ制御し、
    前記ＰＷＭデューティ設定手段は、前記指令パルス信号ＰＬＳがＰＷＭ周期τでオン／オフするＰＷＭデューティγ＝τｏｎ／τを決定し、前記ＰＷＭデューティγ＝τｏｎ／τは、前記指示電流設定手段による指示電流であるディザ大電流Ｉ２とディザ小電流Ｉ１とに対応して、前記目標平均電流Ｉａａの最大値Ｉａｍａｘとの比率であるγ２＝Ｉ２／Ｉａｍａｘ、又はγ１＝Ｉ１／Ｉａｍａｘとなるようにオン時間である閉路期間τｏｎが決定され、
    前記電流検出抵抗の両端電圧は、増幅器を介して前記演算制御回路部に入力されて、そのデジタル変換値に比例する検出電流Ｉｄは、デジタルフィルタを介して平滑化されて前記検出平均電流Ｉｄｄとなり、
    前記ディザ振幅電流設定手段における前記ディザ振幅周期Ｔｄは、前記比例電磁コイルのインダクタンスＬと現在温度における負荷抵抗Ｒとの比率である誘導時定数Ｔｘ＝Ｌ／Ｒよりは大きく、前記ＰＷＭ周期τは前記誘導時定数Ｔｘよりは小さく、前記デジタルフィルタによる平滑時定数Ｔｆは前記ディザ振幅周期Ｔｄよりも大きく（Ｔｆ＞Ｔｄ＞Ｔｘ＞τ）なっていて、
    前記負帰還制御回路は、前記指令パルス信号ＰＬＳを第一平滑回路によって平滑して得られるアナログ指令信号Ａｔと、前記増幅器の出力電圧を第二平滑回路で平滑して得られる電流検出信号Ａｄとを比較制御回路で比較して、前記電源電圧Ｖｂｂの変動及び前記負荷抵抗Ｒの変動の有無にかかわらず、前記ディザ大電流Ｉ２と前記ディザ小電流Ｉ１に対応して、前記検出電流が一致する関係に前記駆動用開閉素子を開閉して負帰還制御するとともに、
    前記第一及び第二平滑回路の平滑時定数は、前記ＰＷＭ周期τよりも大きくて、前記誘導時定数Ｔｘよりも小さな値であり、
    前記比例積分手段は、前記第一補正手段による前記指示電流設定手段の設定誤差、又は前記第二補正手段或いは前記第三補正手段による前記ディザ振幅電流設定手段の設定誤差と、前記負帰還制御回路の電流制御誤差があるときに、前記目標平均電流Ｉａａと前記検出平均電流Ｉｄｄとの偏差信号の積分値によって前記合成目標電流Ｉｔを増減して、前記目標平均電流Ｉａａと前記検出平均電流Ｉｄｄとが一致する関係に負帰還制御を行うものであって、その積分時定数Ｔｉは前記ディザ振幅周期Ｔｄよりも大きい
    ことを特徴とする請求項５から７までのいずれか１項に記載のディザ電流給電制御装置。
11. 前記ディザ振幅電流設定手段は、前記負帰還制御回路に対して上昇開始指令パルスＵＰと下降開始指令パルスＤＮを発生し、
    前記上昇開始指令パルスＵＰは、前記比例電磁コイルに対する通電開始時、又は前記ディザ振幅電流設定手段が、前記ディザ小電流Ｉ１から前記ディザ大電流Ｉ２に切換った時点において、所定時間幅又は可変時間幅の第一パルス信号を発生し、
    前記下降開始指令パルスＤＮは、前記比例電磁コイルに対する通電停止時、又は前記ディザ振幅電流設定手段が、前記ディザ大電流Ｉ２から前記ディザ小電流Ｉ１に切換った時点において、所定時間幅又は可変時間幅の第二パルス信号を発生し、
    前記負帰還制御回路は、前記第一パルス信号又は第二パルス信号に応動して、前記比較制御回路に入力されている前記アナログ指令信号Ａｔを一次的に急増又は急減させる
    ことを特徴とする請求項１０に記載のディザ電流給電制御装置。
12. 前記比例電磁コイルは、自動車用変速機における変速段選択用の複数の油圧電磁弁のそれぞれに設けられ、この複数の比例電磁コイルはそれぞれが前記駆動用開閉素子を備えるとともに、一方が給電されているときに他方は給電されていない状態が存在する少なくとも一対の前記比例電磁コイルに接続された抵抗検出回路を備え、
    前記抵抗検出回路は、安定化された制御電圧Ｖｃｃから非駆動中の前記比例電磁コイルに対して、サンプリング開閉素子と、前記負荷抵抗Ｒよりも大きな値の抵抗値Ｒｓである直列抵抗とを介してパルス電流を供給し、このときの前記比例電磁コイルに対する印可電圧Ｖｓ＝Ｖｃｃ×Ｒ／（Ｒ＋Ｒｓ）を増幅して、抵抗検出信号ＲＤＳを発生する第二増幅器によって構成され、
    前記演算制御回路部は、前記サンプリング開閉素子をパルス駆動し、このときの前記抵抗検出信号ＲＤＳを受信して、前記比例電磁コイルの現在温度における内部抵抗である前記負荷抵抗Ｒを、算式Ｒ＝Ｒｓ×Ｖｓ／（Ｖｃｃ−Ｖｓ）≒Ｒｓ×Ｖｓ／Ｖｃｃによって算出し、
    前記比例電磁コイルは、その負荷抵抗Ｒの値によって出力電圧が補正される共用可変定電圧電源を介して給電されるか、又は前記駆動用開閉素子の通電デューティを、前記負荷抵抗Ｒの値によって補正するＰＷＭデューティ設定手段を備えている
    ことを特徴とする請求項５から１１までのいずれか１項に記載のディザ電流給電制御装置。
13. 前記比例電磁コイルに並列接続される転流回路は、前記比例電磁コイルの通電遮断時と、前記ディザ大電流Ｉ２から前記ディザ小電流Ｉ１への切換え移行時の減流所要時間において有効となる高速遮断回路を備え、
    前記高速遮断回路は、前記転流回路素子に直列接続された減衰抵抗と、この減衰抵抗と並列接続され、前記減流所要時間において開路される付加開閉素子であるか、又は前記転流回路素子に対して直列接続され転流開閉素子であり、
    前記転流開閉素子には電圧制限ダイオードが接続されているとともに、前記減流所要時間においては開路されて、その両端電圧は前記電圧制限ダイオードによって制限されるようになっている
    ことを特徴とする請求項５から１１までのいずれか１項に記載のディザ電流給電制御装置。
14. 前記指令パルス発生手段が発生するパルス信号のＰＷＭデューティγは、ＰＷＭ周期τの期間内でＮ回のクロック信号を計数し、この内のＳ回がオン指令であったときにＰＷＭデューティγ＝Ｓ／Ｎとなるものであって、前記Ｎ回のクロック信号を一単位とする前記ＰＷＭ周期τは、前記ディザ振幅周期Ｔｄの期間内にｎ回発生し、前記ディザデューティΓ＝Ｂ／Ｔｄの最小調整単位はＴｄ／ｎとなり、
    前記指令パルス発生手段は、前記クロック信号を計数するリングカウンタであって、計数値１〜Ｓがオン期間、計数値Ｓ＋１〜Ｎがオフ期間となるようにオン期間が連続する集中型のものを第一手段とし、Ｓ回のオンタイミングが、Ｎ回のクロック信号の中に分散配置されたリングレジスタによるものを第二手段として、前記第一手段又は前記第二手段のいずれかが選択使用される
    ことを特徴とする請求項５から１１までのいずれか１項に記載のディザ電流給電制御装置。
15. 前記指令パルス発生手段は、第１及び第２のリングレジスタを備え、
    前記ディザ電流大期間Ｂにおいては、前記第２のリングレジスタに格納されているビットパターンによって順次前記指令パルスＰＬＳがオン／オフ状態となり、
    前記ディザ電流小期間Ａにおいては、前記第１のリングレジスタに格納されているビットパターンによって順次前記指令パルスＰＬＳがオン／オフ状態となり、
    前記ＰＷＭデューティγに対応した前記ビットパターンはデータマップとして前記プログラムメモリに格納されていて、
    前記第１のリングレジスタには、前記ディザ電流大期間Ｂにおいて、前記ディザ小電流Ｉ１に適した前記データマップが読出し格納され、
    前記第２のリングレジスタには、前記ディザ電流小期間Ａにおいて、前記ディザ大電流Ｉ２に適した前記データマップが読出し格納され、
    前記ＰＷＭデューティγが５０％以下であって、Ｎ／Ｓ＝ｑの値が整数である時には１回のオン指令に続いて（ｑ−１）回のオフ指令を発生し、再び１回のオン指令に続いて（ｑ−１）回のオフ指令を発生する前記ビットパターンを反復し、
    前記ＰＷＭデューティγが５０％以下であってＮ／Ｓの商がｑ、剰余がｒある時には１回のオン指令に続いて（ｑ−１）回のオフ指令又はｑ回のオフ指令を発生し、再び１回のオン指令に続いて（ｑ−１）回のオフ指令又はｑ回のオフ指令を発生する前記ビットパターンを反復し、Ｓ回の反復動作の中でｑ回のオフ指令を発生するのはｒ回とし、
    前記ＰＷＭデューティγが５０％を超過するときは、ＰＷＭデューティが５０％以下であった場合の前記ビットパターンのオンとオフを反転した補数パターンに基づいて、Ｎ回の中でＳ回のオフ指令を発生することによってＰＷＭデューティ（Ｎ−Ｓ）／Ｎを達成するようになっている
    ことを特徴とする請求項１４に記載のディザ電流給電制御装置。

Images