JP2013157847A - 三角波発生回路およびd級増幅器 - Google Patents
三角波発生回路およびd級増幅器 Download PDFInfo
- Publication number
- JP2013157847A JP2013157847A JP2012017868A JP2012017868A JP2013157847A JP 2013157847 A JP2013157847 A JP 2013157847A JP 2012017868 A JP2012017868 A JP 2012017868A JP 2012017868 A JP2012017868 A JP 2012017868A JP 2013157847 A JP2013157847 A JP 2013157847A
- Authority
- JP
- Japan
- Prior art keywords
- potential side
- triangular wave
- low
- high potential
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】 波高値の時変動の少ない三角波信号を出力可能な三角波発生回路を提供する。
【解決手段】 Pチャネルトランジスタ11、12のソースは高電位側電源VDDに接続され、Nチャネルトランジスタ21、22のソースは接地されている。Pチャネルトランジスタ11、12の各ドレインと三角波信号出力ノードとの間には、Pチャネルトランジスタ31、32が各々介挿され、Nチャネルトランジスタ21、22の各ドレインと三角波信号出力ノードとの間には、Nチャネルトランジスタ41、42が各々介挿され、三角波信号出力ノードはキャパシタ50を介して接地されている。タイミングジェネレータ70は、Pチャネルトランジスタ31および32を所定時間ずつ順次選択し、選択したものをONとする制御と、Nチャネルトランジスタ41および42を所定時間ずつ順次選択し、選択したものをONとする制御を交互に繰り返す。
【選択図】図2
【解決手段】 Pチャネルトランジスタ11、12のソースは高電位側電源VDDに接続され、Nチャネルトランジスタ21、22のソースは接地されている。Pチャネルトランジスタ11、12の各ドレインと三角波信号出力ノードとの間には、Pチャネルトランジスタ31、32が各々介挿され、Nチャネルトランジスタ21、22の各ドレインと三角波信号出力ノードとの間には、Nチャネルトランジスタ41、42が各々介挿され、三角波信号出力ノードはキャパシタ50を介して接地されている。タイミングジェネレータ70は、Pチャネルトランジスタ31および32を所定時間ずつ順次選択し、選択したものをONとする制御と、Nチャネルトランジスタ41および42を所定時間ずつ順次選択し、選択したものをONとする制御を交互に繰り返す。
【選択図】図2
Description
この発明は、三角波発生回路および三角波発生回路を備えたD級増幅器に関する。
周知の通り、D級増幅器は、入力信号に応じてパルス幅変調されたパルス列を出力する増幅器であり、スピーカ等の負荷を駆動するためのパワーアンプとして用いられている。この種のD級増幅器では、パルス幅変調に用いるためのキャリアとして三角波信号が一般的に用いられる。図5はこの三角波信号を発生する三角波発生回路の構成例を示す回路図である。図5に示すように、三角波発生回路は、高電位側電源VDDおよび低電位側電源であるグラウンド間に順次直列に介挿された定電流源1、スイッチSW1、スイッチSW2および定電流源2を有している。そして、スイッチSW1およびSW2間の共通ノードとグラウンドとの間にキャパシタ3が介挿されている。ここで、定電流源1および2とスイッチSW1およびSW2は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor;金属−酸化膜−半導体構造の電界効果トランジスタであり、以下、単にトランジスタという)により構成されている。また、定電流源1および2は、同じ大きさの電流I0を流すように設計されている。
図6は図5に示す三角波発生回路の動作を示すタイムチャートである。図6に示すように、スイッチSW1およびSW2は、交互に一定時間TずつONにされる。スイッチSW1がONである間は、定電流源1がスイッチSW1を介して充電電流I0をキャパシタ3に流すため、キャパシタ3の充電電圧VCは充電電流I0に比例した勾配で上昇する。そして、スイッチSW2がONである間は、定電流源2がスイッチSW2を介してキャパシタ3に放電電流I0を流すため、キャパシタ3の充電電圧VCは放電電流I0に比例した勾配で低下する。この結果、キャパシタ3の充電電圧VCは、一定時間Tずつ交互に同じ勾配での上昇と低下を繰り返す周期2Tの三角波信号となる。
ところで、上述した従来の三角波発生回路では、トランジスタにより構成された定電流源1および2は1/fノイズや熱ノイズの影響を受ける。このため、定電流源1および2には、設計目標通りの電流I0に1/fノイズや熱ノイズに起因したノイズ成分Inoiseが加わった電流I0+Inoiseが流れ、しかもノイズ成分Inoiseは時々刻々と変化する。ここで、図5に示す三角波発生回路の定電流源1に流れる電流I0に対して正のノイズ成分Inoiseが加わると、図6に示すように、そのノイズ成分Inoiseの大きさに応じて三角波信号の電圧値VCの上昇時の勾配が大きくなり、負のノイズ成分Inoiseが加わると、そのノイズ成分Inoiseの大きさに応じて三角波信号の電圧値VCの上昇時の勾配が小さくなる。一方、定電流源2に流れる電流I0に正のノイズ成分Inoiseが加わると、そのノイズ成分Inoiseの大きさに応じて三角波信号の電圧値VCの低下時の勾配が大きくなり、負のノイズ成分Inoiseが加わると、そのノイズ成分Inoiseの大きさに応じて三角波信号の電圧値VCの低下時の勾配が小さくなる。このように三角波信号の勾配が定電流源1および2の電流値に依存するため、定電流源1および2の電流値が1/fノイズや熱ノイズの影響により時変動すると、三角波発生回路から出力される三角波信号の波高値が時変動することとなる。ここで、キャパシタ3の容量値をCとすると、ノイズ成分Inoiseに起因して三角波信号の波高値に現われる変動の大きさはInoise・T/Cとなる。このように波高値が時変動する三角波信号をキャリアとして使用してD級増幅器におけるパルス幅変調が行われた場合、時変動の大きさによってはD級増幅器の動作が不安定になるという問題があった。
この発明は以上のような事情に鑑みてなされたものであり、波高値の時変動の少ない三角波信号を出力することができる三角波発生回路を提供することを目的としている。
この発明は、高電位側電源に各々接続された複数の高電位側定電流源と、低電位側電源に各々接続された複数の低電位側定電流源と、一方の電極が三角波出力ノードに接続され、他方の電極が基準電源に接続されたキャパシタと、前記複数の高電位側電流源と前記三角波出力ノードとの間に各々介挿された複数の高電位側スイッチと、前記複数の低電位側電流源と前記三角波出力ノードとの間に各々介挿された複数の低電位側スイッチと、前記複数の低電位側スイッチをOFFとするとともに、前記複数の高電位側スイッチを所定時間ずつ順次選択し、選択した高電位側スイッチのみをONとし、他の高電位側スイッチをOFFとする制御と、前記複数の高電位側スイッチをOFFとするとともに、前記複数の低電位側スイッチを所定時間ずつ順次選択し、選択した低電位側スイッチのみをONとし、他の低電位側スイッチをOFFとする制御とを交互に繰り返す制御手段とを具備することを特徴とする三角波発生回路を提供する。
この発明によれば、三角波信号の上昇過程では、複数の高電位側定電流源が順次選択され、選択された高電位側定電流源の出力電流がキャパシタに流れ、三角波信号の低下過程では、複数の低電位側定電流源が順次選択され、選択された低電位側定電流源の出力電流がキャパシタに流れる。従って、三角波信号の上昇過程では、複数の高電位側定電流源の各出力電流に含まれるノイズ成分が相殺し、三角波信号の低下過程では、複数の低電位側定電流源の各出力電流に含まれるノイズ成分が相殺し、三角波信号の波高値の時変動が低減される。
なお、特許文献1は、三角波発生回路を利用したパルス幅変調器に関するものであるが、キャパシタの充放電に使用する定電流源の電流値を切り換える技術を開示している。しかし、特許文献1では、ノイズの低減のため、三角波信号の周期に同期させて定電流源の電流値を切り換えることにより三角波周波数を拡散させるものであり、本願発明のように波高値の時変動を低減するために、三角波信号の上昇過程、低下過程の途中においてキャパシタの充放電に用いる定電流源を切り換えるものではない。
以下、図面を参照し、この発明の実施形態について説明する。
<第1実施形態>
図1はこの発明の第1実施形態である三角波発生回路40を用いたD級増幅器の構成を示すブロック図である。図1において、D級増幅器は、減衰部10と、誤差積分器20と、パルス幅変調器30と、本実施形態による三角波発生回路40と、クリップ防止制御部50と、ノイズゲート制御部60とを有する。減衰部10には、増幅対象である入力オーディオ信号VIが与えられる。クリップ防止制御部50から減衰指令パルス(後述)が与えられない場合、減衰部10は入力オーディオ信号VIをそのまま通過させ、オーディオ信号VI’として出力する。誤差積分器20は、減衰部10を介して供給されるオーディオ信号VI’とパルス幅変調器30から出力される出力デジタル信号VOとの誤差を積分し、積分結果を示す変調信号VMを出力する。パルス幅変調器30は、三角波発生回路40が出力する三角波信号TRをキャリアとして使用し、変調信号VMによりパルス幅変調されたパルス列である出力デジタル信号VOを出力する。
<第1実施形態>
図1はこの発明の第1実施形態である三角波発生回路40を用いたD級増幅器の構成を示すブロック図である。図1において、D級増幅器は、減衰部10と、誤差積分器20と、パルス幅変調器30と、本実施形態による三角波発生回路40と、クリップ防止制御部50と、ノイズゲート制御部60とを有する。減衰部10には、増幅対象である入力オーディオ信号VIが与えられる。クリップ防止制御部50から減衰指令パルス(後述)が与えられない場合、減衰部10は入力オーディオ信号VIをそのまま通過させ、オーディオ信号VI’として出力する。誤差積分器20は、減衰部10を介して供給されるオーディオ信号VI’とパルス幅変調器30から出力される出力デジタル信号VOとの誤差を積分し、積分結果を示す変調信号VMを出力する。パルス幅変調器30は、三角波発生回路40が出力する三角波信号TRをキャリアとして使用し、変調信号VMによりパルス幅変調されたパルス列である出力デジタル信号VOを出力する。
変調信号VMが三角波信号TRの波高値の範囲、より具体的には最高値VPPと最低値VPNの範囲内にある場合、変調信号VMのレベルに比例したデューティ比を持ったパルス列が出力デジタル信号VOとしてパルス幅変調器30から出力される。
しかし、変調信号VMのレベルが三角波信号TRの最高値VPPを上回り、あるいは三角波信号TRの最低値VPNを下回ると、出力デジタル信号VOのレベルが継続的にHレベルあるいはLレベルとなるクリップが発生する。
クリップ防止制御部50は、このようなクリップの発生を検知したとき、三角波信号TRの周期に同期した減衰指令パルスを出力する。減衰部10は、この減衰指令パルスが非アクティブレベルである期間、入力オーディオ信号VIをそのままオーディオ信号VI’として出力し、減衰指令パルスがアクティブレベルである期間、オーディオ信号VI’を0Vとすることにより、誤差積分器20に対して入力されるオーディオ信号VI’を減衰させる。このようにして出力デジタル信号VOにクリップが発生すると、クリップ防止制御部50が減衰指令パルスを発生してD級増幅器のゲインを低下させ、クリップの発生しない状態に移行させる。
また、ノイズゲート制御部60は、入力オーディオ信号VIのレベルが所定の閾値以内になった場合に、入力オーディオ信号VIが供給されない無信号入力状態になったと判定し、パルス幅変調器30に対して入力される変調信号VMのレベルを強制的に変調度0を指示するレベルに設定する。
このノイズゲート制御部60の働きにより、無信号入力時に雑音が変調信号VMとしてパルス幅変調器30に入力されるのを防止し、出力デジタル信号VOのパルス幅に時変動が発生するのを防止することができる。
図2は本実施形態による三角波発生回路40の構成例を示す回路図である。図2において、Pチャネルトランジスタ11および12は、各々高電位側定電流源として機能するトランジスタであり、各々のソースが高電位側電源VDDに接続され、各々のゲートには基準電圧VREFPが与えられる。Nチャネルトランジスタ21および22は、各々低電位側定電流源として機能するトランジスタであり、各々のソースが低電位側電源であるグラウンドに接続され、各々のゲートには基準電圧VREFNが与えられる。Pチャネルトランジスタ31および32は、各々高電位側スイッチとして機能するトランジスタであり、各々のソースがPチャネルトランジスタ11および12の各ドレインに各々接続され、各々のゲートにはクロックCK1およびCK2が各々与えられる。Nチャネルトランジスタ41および42は、各々低電位側スイッチとして機能するトランジスタであり、各々のソースがNチャネルトランジスタ21および22の各ドレインに各々接続され、各々のゲートにはクロックCK3およびCK4が各々与えられる。
Pチャネルトランジスタ31および32の各ドレインとNチャネルトランジスタ41および42の各ドレインは共通接続されており、この共通接続点が三角波信号TRの出力ノードとなっている。そして、この三角波信号TRの出力ノードと低電位側電源たるグラウンドとの間にキャパシタ50が介挿されている。
Pチャネルトランジスタ61および62、定電流源63、Nチャネルトランジスタ64は、基準電圧VREFPおよびVREFNを発生するための回路を構成している。ここで、Pチャネルトランジスタ61は、ソースが高電位側電源VDDに接続され、ドレインおよびゲートが共通接続されている。そして、Pチャネルトランジスタ61のドレインおよびゲートの共通接続点とグラウンドとの間に定電流源63が介挿されている。また、Pチャネルトランジスタ61のドレインおよびゲートの共通接続点に発生する基準電圧VREFPが、Pチャネルトランジスタ62、11および12の各ゲートに与えられる。Pチャネルトランジスタ62は、ソースが高電位側電源VDDに接続されている。Nチャネルトランジスタ64は、ソースがグラウントに接続され、ドレインおよびゲートがPチャネルトランジスタ62のドレインに接続されている。そして、Nチャネルトランジスタ64のドレインおよびゲートの共通接続点に発生する基準電圧VREFNが、Nチャネルトランジスタ21および22の各ゲートに与えられる。
以上の構成において、Pチャネルトランジスタ61には、定電流源63の出力電流がドレイン電流として流れる。そして、Pチャネルトランジスタ61、11および12はカレントミラーを構成している。従って、Pチャネルトランジスタ11および12は、定電流源63の出力電流に比例した電流を流す高電位側定電流源として機能する。
また、図2の回路では、Pチャネルトランジスタ61および62がカレントミラーを構成しており、Nチャネルトランジスタ64、21および22がカレントミラーを構成している。従って、Nチャネルトランジスタ21および22は、定電流源63の出力電流に比例した電流を流す低電位側定電流源として機能する。
本実施形態では、Pチャネルトランジスタ11および12並びにNチャネルトランジスタ21および22が同じ大きさの電流I0を流す定電流源として機能するように、各カレントミラーを構成する各トランジスタのサイズが設計されている。
タイミングジェネレータ70は、高電位側スイッチであるPチャネルトランジスタ31および32を順次選択し、選択したトランジスタのみを一定時間T/2ずつONとするクロックCK1およびCK2を発生する制御と、低電位側スイッチであるNチャネルトランジスタ41および42を順次選択し、選択したトランジスタのみを一定時間T/2ずつONとするクロックCK3およびCK4を発生する制御とを交互に繰り返す制御手段として機能する。本実施形態におけるタイミングジェネレータ70は、一定周期T/2のクロックCK0に基づき、クロックCK1〜CK4を発生する。
図3は本実施形態の動作を示すタイムチャートである。図3に示すように、タイミングジェネレータ70は、クロックCK0に同期して、まず、クロックCK1を一定時間T/2だけLレベルとし、次いでクロックCK2を一定時間T/2だけLレベルとし、次いでクロックCK3を一定時間T/2だけHレベルとし、次いでクロックCK4を一定時間T/2だけHレベルとする制御を周期的に繰り返す。
クロックCK1がLレベルである期間は、Pチャネルトランジスタ31がONとなるため、Pチャネルトランジスタ11のドレイン電流がPチャネルトランジスタ31を介してキャパシタ50に流れ込む。また、クロックCK2がLレベルである期間は、Pチャネルトランジスタ32がONとなるため、Pチャネルトランジスタ12のドレイン電流がPチャネルトランジスタ32を介してキャパシタ50に流れ込む。この結果、キャパシタ50の充電電圧である三角波信号TRは最低値VPNから最高値VPPまで立ち上がる。ここで、前半の時間T/2の期間における三角波信号TRの勾配は、Pチャネルトランジスタ11のドレイン電流値に依存し、後半の時間T/2の期間における三角波信号TRの勾配は、Pチャネルトランジスタ12のドレイン電流値に依存する。
次にクロックCK3がHレベルである期間は、Nチャネルトランジスタ41がONとなるため、キャパシタ50からNチャネルトランジスタ41を介してNチャネルトランジスタ21にドレイン電流が流れる。また、クロックCK4がHレベルである期間は、Nチャネルトランジスタ42がONとなるため、キャパシタ50からNチャネルトランジスタ42を介してNチャネルトランジスタ22にドレイン電流が流れる。この結果、キャパシタ50の充電電圧である三角波信号TRは最高値VPPから最低値VPNまで立ち下がる。ここで、前半の時間T/2の期間における三角波信号TRの勾配は、Nチャネルトランジスタ21のドレイン電流値に依存し、後半の時間T/2の期間における三角波信号TRの勾配は、Nチャネルトランジスタ22のドレイン電流値に依存する。
さて、本実施形態による三角波発生回路40は、Pチャネルトランジスタ11および12並びにNチャネルトランジスタ21および22に同じ大きさの電流値I0が流れるように設計されている。しかし、各トランジスタ11、12、21および22では、1/fノイズや熱ノイズが発生するため、各トランジスタ11、12、21および22に流れるドレイン電流値は、設計値I0に対して1/fノイズや熱ノイズに対応したノイズ成分Inoiseが加わった電流値I0+Inoiseとなる。しかしながら、トランジスタ11、12、21および22は、別個の独立したトランジスタなので、各トランジスタにおけるドレイン電流のノイズ成分Inoiseはランダムに生じる。そして、三角波信号TRのレベルが上昇する過程では、Pチャネルトランジスタ11のドレイン電流に加わるノイズ成分InoiseとPチャネルトランジスタ12のドレイン電流に加わるノイズ成分Inoiseとを平均化したノイズ成分が電圧上昇分VPP−VPNの変動要因となる。ここで、電圧上昇分VPP−VPNの変動要因となるノイズ成分の平均値の絶対値は、Pチャネルトランジスタ11のドレイン電流に加わるノイズ成分InoiseとPチャネルトランジスタ12のドレイン電流に加わるノイズ成分Inoiseのうち絶対値の大きい方の絶対値よりも小さくなる。三角波信号TRのレベルが低下する過程についても同様である。このため、本実施形態によれば、高電位側定電流源としてのPチャネルトランジスタおよび低電位側定電流源としてのNチャネルトランジスタを1個ずつ使用した従来の三角波発生回路に比べて、三角波信号TRの最高値VPPおよび最低値VPNの時変動を少なくすることができる。
以上説明を簡単にするため、高電位側定電流源となるトランジスタが2個、低電位側定電流源となるトランジスタが2個である構成を例に説明したが、高電位側定電流源となるトランジスタおよび低電位側定電流源となるトランジスタの各々の個数が多いほど、最高値VPPおよび最低値VPNの時変動の低減効果は大きくなる。さらに詳述すると、高電位側定電流源となるトランジスタおよび低電位側定電流源となるトランジスタの各々の個数をNとした場合、三角波信号TRの上昇過程を通じての平均的なノイズ成分および三角波信号TRの低下過程を通じての平均的なノイズ成分は、Inoise/√Nになる。従って、高電位側定電流源となるトランジスタおよび低電位側定電流源となるトランジスタの個数Nを多くする程、三角波信号TRの最高値VPPおよび最低値VPNの時変動を少なくすることができる。
次に本実施形態による三角波発生回路40を採用したことによってD級増幅器にもたらされる効果について説明する。上述したように図1に示すD級増幅器では、変調信号VMが三角波信号TRの最高値VPPを上回ったとき、あるいは最低値VPNを下回ったときに、クリップ防止制御部50によりD級増幅器のゲインを低下させる制御が行われる。ここで、三角波信号TRの最高値VPPおよび最低値VPNに時変動が生じると、ゲインを低下させる制御が行われる変調信号VMのレベルが時変動する。このため、ゲインを低下させる制御の働く入力オーディオ信号VIの振幅に時変動が発生し、負荷であるスピーカの再生音の音量が不安定になる問題が発生する。
しかしながら、本実施形態による三角波発生回路40を採用することにより三角波信号TRの最高値VPPおよび最低値VPNの時変動を少なくすることができる。従って、ゲインを低下させる制御の働く入力オーディオ信号VIの振幅を安定化することができ、再生音の音量を安定化することができる。
また、図1に示すD級増幅器では、無信号入力時に、ノイズが増幅されてD級増幅器から出力されるのを防止するため、ノイズゲート制御部60により変調信号VMのレベルが変調度0に対応したレベルに固定される。しかし、三角波信号TRの最高値VPPおよび最低値VPNに時変動が生じると、変調信号VMのレベルが変調度0に対応したレベルに固定されていても、出力デジタル信号VOのパルス幅に時変動が生じ、これがノイズとなって負荷であるスピーカから放音される。
しかしながら、本実施形態による三角波発生回路40を採用することにより三角波信号TRの最高値VPPおよび最低値VPNの時変動を少なくすることができる。従って、無信号入力時に、出力デジタル信号VOのパルス幅の時変動を少なくし、スピーカから再生されるノイズを低減することができる。
<第2実施形態>
図4はこの発明の第2実施形態である三角波発生回路40Aの構成を示す回路図である。なお、この図では、図面が煩雑になるのを防止するため、基準電圧VREFPおよびVREFNを発生する回路および図2におけるタイミングジェネレータ70に相当するものの図示は省略されている。
図4はこの発明の第2実施形態である三角波発生回路40Aの構成を示す回路図である。なお、この図では、図面が煩雑になるのを防止するため、基準電圧VREFPおよびVREFNを発生する回路および図2におけるタイミングジェネレータ70に相当するものの図示は省略されている。
本実施形態による三角波発生回路40Aでは、上記第1実施形態による三角波発生回路40に対し、高電位側転流回路110および120と低電位側転流回路210および220が追加されている。
ここで、高電位側転流回路110は、高電位側定電流源であるPチャネルトランジスタ11と高電位側スイッチであるPチャネルトランジスタ31とが共通接続されるノードと低電位側電源であるグラウンドとの間に介挿されており、互いに直列接続されたPチャネルトランジスタ111および抵抗112により構成されている。同様に高電位側転流回路120は、高電位側定電流源であるPチャネルトランジスタ12と高電位側スイッチであるPチャネルトランジスタ32とが共通接続されるノードと低電位側電源であるグラウンドとの間に介挿されており、互いに直列接続されたPチャネルトランジスタ121および抵抗122により構成されている。また、低電位側転流回路210は、低電位側定電流源であるNチャネルトランジスタ21と低電位側スイッチであるNチャネルトランジスタ41とが共通接続されるノードと高電位側電源VDDとの間に介挿されており、互いに直列接続されたNチャネルトランジスタ211および抵抗212により構成されている。同様に低電位側転流回路220は、低電位側定電流源であるNチャネルトランジスタ22と低電位側スイッチであるNチャネルトランジスタ42とが共通接続されるノードと高電位側電源VDDとの間に介挿されており、互いに直列接続されたNチャネルトランジスタ221および抵抗222により構成されている。
ここで、Pチャネルトランジスタ111のゲートには、Pチャネルトランジスタ31のゲートに対するクロックCK1を反転させたクロックCK1Bが供給される。また、Pチャネルトランジスタ121のゲートには、Pチャネルトランジスタ32のゲートに対するクロックCK2を反転させたクロックCK2Bが供給される。また、Nチャネルトランジスタ211のゲートには、Nチャネルトランジスタ41のゲートに対するクロックCK3を反転させたクロックCK3Bが供給される。また、Nチャネルトランジスタ221のゲートには、Nチャネルトランジスタ42のゲートに対するクロックCK4を反転させたクロックCK4Bが供給される。ここで、クロックCK1B、CK2B、CK3BおよびCK4Bは、クロックCK1〜CK4と同様、上記第1実施形態のタイミングジェネレータ70に相当する回路により発生される。
次に上記第1実施形態と対比しつつ本実施形態の効果を説明する。上記第1実施形態(図2)において例えば三角波信号TRの上昇過程においてPチャネルトランジスタ31がONからOFFになると、Pチャネルトランジスタ11のドレインが高電位側電源VDDのレベルに充電される。このため、その後の三角波信号TRの上昇過程においてPチャネルトランジスタ31がONになるとき、Pチャネルトランジスタ11のドレインの充電電荷(充電電圧VDD)がPチャネルトランジスタ31を介して三角波信号TRの出力ノードに移動する。このため、Pチャネルトランジスタ11のドレインに介在する容量と三角波信号TRの出力ノードに介在する容量との関係によっては、三角波信号TRに不連続が発生する場合がある。他のPチャネルトランジスタ32、Nチャネルトランジスタ41および42がONからOFFに転じ、再びONになる場合も同様である。
これに対し、本実施形態では、Pチャネルトランジスタ31がONからOFFになるとき、Pチャネルトランジスタ111がONとなって高電位側定電流源であるPチャネルトランジスタ11のドレイン電流がPチャネルトランジスタ111を介して抵抗112に流れる。このため、Pチャネルトランジスタ11のドレイン電位が高電位側電源VDDのレベルまで上昇するのを防止することができる。Pチャネルトランジスタ32がONからOFFになる場合も同様である。また、Nチャネルトランジスタ41がONからOFFになるとき、Nチャネルトランジスタ211がONとなって抵抗212およびNチャネルトランジスタ211を介して低電位側定電流源であるNチャネルトランジスタ21にドレイン電流が流れる。このため、Nチャネルトランジスタ21のドレイン電位が低電位側電源であるグラウンドのレベルまで低下するのを防止することができる。Nチャネルトランジスタ42がONからOFFになる場合も同様である。従って、本実施形態によれば、三角波信号TRに不連続が発生するのを防止することができる。
<他の実施形態>
以上、この発明の第1および第2実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
以上、この発明の第1および第2実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
(1)三角波発生回路には、M個(Mは複数)の高電位側定電流源、M個の高電位側スイッチ、M個の低電位側定電流源、M個の低電位側スイッチを設けておき、これらのうちユーザによって指定されたN個(N≦M)の高電位側定電流源、N個の高電位側スイッチ、N個の低電位側定電流源、N個の低電位側スイッチを動作させ、三角波信号TRの上昇過程ではN個の高電位側スイッチを順次選択してONとし、三角波信号TRの低下過程ではN個の低電位側スイッチを順次選択してONとしてもよい。その際、動作させない高電位側定電流源および低電位側定電流源はOFFにする。この態様によれば、Nを大きくすれば三角波信号TRの最高値VPPおよび最低値VPNの時変動を少なくすることができ、Nを小さくすれば三角波発生回路の消費電流を減らすことができる。すなわち、この態様によれば、三角波信号TRの最高値VPPおよび最低値VPNの精度および消費電流の要求に合わせて、三角波発生回路を適切な構成に切り換えることができる。
(2)上記各実施形態では、三角波信号TRの上昇過程では、複数の高電位側スイッチを一定の順序に従って1個ずつ選択してONとし、三角波信号TRの低下過程では、複数の低電位側スイッチを一定の順序に従って1個ずつ選択してONとした。しかし、三角波信号TRの上昇過程において複数の高電位側スイッチをONにする順序と、三角波信号TRの低下過程において複数の低電位側スイッチをONにする順序とを、三角波信号TRの各周期において切り換えてもよい。あるいは例えばN個の高電位側スイッチおよびN個の低電位側スイッチを使用する場合には、1〜Nの範囲の擬似乱数kを発生する回路を設け、三角波信号TRの上昇過程では、擬似乱数kを発生させて、N個のうちのk番目の高電位側スイッチを一定時間だけONにする動作をN回繰り返し、三角波信号TRの低下過程では、擬似乱数kを発生させて、N個のうちのk番目の低電位側スイッチを一定時間だけONにする動作をN回繰り返すようにしてもよい。この態様によれば、N個の高電位側定電流源の各電流値、N個の低電位側定電流源の各電流値にばらつきがある場合に、このばらつきに起因した定常的な歪が三角波信号TRの波形に発生するのを防止することができる。
(3)上記各実施形態では、三角波信号TRを出力するノードとグラウンドとの間にキャパシタ50を介挿したが、三角波信号TRを出力するノードとグラウンド以外の基準電源、例えば高電位側電源VDDとの間に介挿してもよい。
(4)上記各実施形態では、複数の高電位側定電流源および複数の低電位側定電流源を電界効果トランジスタにより構成したが、バイポーラトランジスタ等の他の種類のトランジスタにより構成してもよい。
10…減衰部、20…誤差積分器、30…パルス幅変調器、40…三角波発生回路、50…クリップ防止制御部、60…ノイズゲート制御部、11,12,31,32,61,62,111,121…Pチャネルトランジスタ、21,22,41,42,64,211,221…Nチャネルトランジスタ、63…定電流源、50…キャパシタ、70…タイミングジェネレータ、110,120…高電位側転流回路、210,220…低電位側転流回路、112,212,122,222…抵抗。
Claims (4)
- 高電位側電源に各々接続された複数の高電位側定電流源と、
低電位側電源に各々接続された複数の低電位側定電流源と、
一方の電極が三角波出力ノードに接続され、他方の電極が基準電源に接続されたキャパシタと、
前記複数の高電位側電流源と前記三角波出力ノードとの間に各々介挿された複数の高電位側スイッチと、
前記複数の低電位側電流源と前記三角波出力ノードとの間に各々介挿された複数の低電位側スイッチと、
前記複数の低電位側スイッチをOFFとするとともに、前記複数の高電位側スイッチを所定時間ずつ順次選択し、選択した高電位側スイッチのみをONとし、他の高電位側スイッチをOFFとする制御と、前記複数の高電位側スイッチをOFFとするとともに、前記複数の低電位側スイッチを所定時間ずつ順次選択し、選択した低電位側スイッチのみをONとし、他の低電位側スイッチをOFFとする制御とを交互に繰り返す制御手段と
を具備することを特徴とする三角波発生回路。 - 前記複数の高電位側定電流源および前記複数の低電位側定電流源がトランジスタにより構成されることを特徴とする請求項1に記載の三角波発生回路。
- 前記複数の高電位側電流源の各々と前記複数の高電位側スイッチの各々とが相互に接続される各接続点と前記低電位側電源との間に各々互いに直列接続されたスイッチおよび抵抗からなる複数の高電位側転流回路が各々介挿され、
前記複数の低電位側電流源の各々と前記複数の低電位側スイッチの各々とが相互に接続される各接続点と前記高電位側電源との間に各々互いに直列接続されたスイッチおよび抵抗からなる複数の低電位側転流回路が各々介挿され、
前記制御手段は、前記複数の高電位側スイッチのうちOFFにする高電位側スイッチに接続された高電位側転流回路のスイッチをONとし、前記複数の低電位側スイッチのうちOFFにする低電位側スイッチに接続された低電位側転流回路のスイッチをONにすることを特徴とする請求項1または2に記載の三角波発生回路。 - 請求項1〜3のいずれか1の請求項に記載の三角波発生回路が三角波出力ノードから出力する三角波信号をキャリアとし、このキャリアを入力信号に応じてパルス幅変調するパルス幅変調回路を具備し、このパルス幅変調回路が出力するパルス幅変調信号に基づいて負荷を駆動することを特徴とするD級増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012017868A JP2013157847A (ja) | 2012-01-31 | 2012-01-31 | 三角波発生回路およびd級増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012017868A JP2013157847A (ja) | 2012-01-31 | 2012-01-31 | 三角波発生回路およびd級増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013157847A true JP2013157847A (ja) | 2013-08-15 |
Family
ID=49052628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012017868A Pending JP2013157847A (ja) | 2012-01-31 | 2012-01-31 | 三角波発生回路およびd級増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013157847A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698040B1 (ko) * | 2002-06-14 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 이동용 지그 |
KR20170130707A (ko) * | 2016-05-19 | 2017-11-29 | 에스케이하이닉스 주식회사 | 삼각파 발생 장치 |
-
2012
- 2012-01-31 JP JP2012017868A patent/JP2013157847A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698040B1 (ko) * | 2002-06-14 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 이동용 지그 |
KR20170130707A (ko) * | 2016-05-19 | 2017-11-29 | 에스케이하이닉스 주식회사 | 삼각파 발생 장치 |
KR102468786B1 (ko) * | 2016-05-19 | 2022-11-18 | 에스케이하이닉스 주식회사 | 삼각파 발생 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11190136B2 (en) | Amplification systems and methods with one or more channels | |
US8164388B2 (en) | Amplifying apparatus | |
US9065401B2 (en) | Amplification systems and methods with noise reductions | |
JP5442636B2 (ja) | D級電力増幅器 | |
US20070103234A1 (en) | Class D amplifier | |
US8525589B2 (en) | Pop sound reduction circuit and audio circuit having such pop reduction circuit for use in audio amplifier | |
US10505507B2 (en) | Amplification systems and methods with output regulation | |
JP6682463B2 (ja) | D級アンプ | |
JP2011066558A (ja) | D級増幅器 | |
US7825725B2 (en) | Class D amplifier | |
GB2610917A (en) | Chopped triangular wave PWM quantizer and PWM modulator having quantizer with controllable analog gain and calibratable for multi-non-ideal gain-affecting | |
JP4853176B2 (ja) | D級増幅器 | |
KR101389854B1 (ko) | 전원 제어 회로 | |
CN112886933B (zh) | D类音频放大器及其自适应脉宽调整方法、电子设备 | |
CN112865731B (zh) | D类音频放大器及其混合调制方法、电子设备 | |
JP2013157847A (ja) | 三角波発生回路およびd級増幅器 | |
JP5343782B2 (ja) | D級増幅器 | |
JP2010187399A (ja) | D級増幅器 | |
JP4947307B2 (ja) | スイッチングアンプ | |
JP5499431B2 (ja) | 三角波発生回路 | |
JP5983742B2 (ja) | 増幅回路 | |
JP2009159344A (ja) | 発振回路 | |
JP2006149174A (ja) | チャージポンプ型昇圧回路 | |
JP2006101022A (ja) | デジタルアンプ | |
JP2022051329A (ja) | D級アンプ |