JP5983742B2

JP5983742B2 - 増幅回路

Info

Publication number: JP5983742B2
Application number: JP2014521030A
Authority: JP
Inventors: 和明大石
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2012-06-12
Filing date: 2012-06-12
Publication date: 2016-09-06
Anticipated expiration: 2032-06-12
Also published as: US20150077184A1; WO2013186863A1; US9099977B2; JPWO2013186863A1

Description

本発明は、増幅回路に関する。

無線通信の送信機には、空中に電波を送信するために、パワーアンプが使用される。パワーアンプは、大電力の信号を出力する必要があるため、送信機の中でも、電力消費が大きいブロックである。そのため、パワーアンプの電力効率を上げ、消費電力を小さくすることが重要である。

増幅器への入力信号に基づいて変調された電源電圧を当該増幅器に付与する機能と、増幅器の入出力特性に基づいて逆歪特性を推定し歪補償を行う機能と、増幅器に付与される入力信号及び電源電圧の相互のタイミングを調整する機能とを備えた増幅回路において、歪補償部による歪補償を行わない状態で、尖塔波形の調整用信号を増幅器に入力したときのタイミング未調整の出力からタイミング調整により増幅器の出力を増大させてピーク値を出現させ、当該ピーク値近傍の、ピーク値より低い出力における入出力特性の幅（ゲイン幅等）に相当する値が所定値以下（理想的には０）になるようタイミング調整を行う増幅回路が知られている（例えば、特許文献１参照）。

また、増幅器と、入力信号に基づいて変調された電源電圧を増幅器に付与する電源変調回路と、増幅器に対して前置され、増幅器の歪特性を打ち消す逆歪特性を生成して入力信号に付加する歪補償回路とを備えた増幅回路であって、歪補償回路と増幅器との間に利得調整回路を設け、電源電圧に関わらず増幅器の周波数特性の形を揃える逆特性を利得調整回路の周波数特性とする増幅回路が知られている（例えば、特許文献２参照）。

また、増幅された出力信号に歪み成分を含む可能性がある増幅回路と、入力信号の振幅を検出する第１の検出手段と、出力信号の振幅を検出する第２の検出手段と、増幅回路の前段に挿入接続され、第１の検出手段及び第２の検出手段で検出される振幅の差又は比が収束するように増幅回路に導入される信号の振幅を制御する振幅制御手段とを具える歪補償増幅装置が知られている（例えば、特許文献３参照）。

特開２００９−２３２２９６号公報特開２０１１−２１１５３３号公報特開２００２−３５３７４４号公報

本発明の目的は、電源回路のローパスフィルタ特性に起因する歪みを低減させることができる増幅回路を提供することである。

増幅回路は、入力信号を入力し、前記入力信号の振幅情報を生成する振幅生成部と、前記入力信号を入力し、前記入力信号の位相情報を生成する位相生成部と、前記振幅生成部により生成される前記振幅情報を入力し、第１のカットオフ周波数より高い周波数成分の利得が前記第１のカットオフ周波数より低い周波数成分の利得より大きくなるようにフィルタリングを行う第１のフィルタと、第２のカットオフ周波数より低い周波数成分の利得が前記第２のカットオフ周波数より高い周波数成分の利得より大きいローパスフィルタ特性を有し、前記第１のフィルタにより出力される振幅情報を入力し、前記第１のフィルタにより出力される振幅情報に対応する電源電圧を生成する電源回路と、前記電源回路により生成される電源電圧の供給を受け、前記位相生成部により生成される前記入力信号の位相情報を増幅するアンプと、前記入力信号の振幅情報と前記電源回路により生成される電源電圧との位相差を検出する位相差検出器とを有し、前記第１のフィルタは、前記位相差検出器により検出される位相差が小さくなる方向に、前記振幅生成部により生成される前記振幅情報を入力する前記第１のフィルタの前記第１のカットオフ周波数を変化させる。
また、増幅回路は、入力信号を入力し、前記入力信号の振幅情報を生成する振幅生成部と、前記入力信号を入力し、前記入力信号を遅延させる遅延回路と、前記振幅生成部により生成される前記振幅情報を入力し、第１のカットオフ周波数より高い周波数成分の利得が前記第１のカットオフ周波数より低い周波数成分の利得より大きくなるようにフィルタリングを行う第１のフィルタと、第２のカットオフ周波数より低い周波数成分の利得が前記第２のカットオフ周波数より高い周波数成分の利得より大きいローパスフィルタ特性を有し、前記第１のフィルタにより出力される振幅情報を入力し、前記第１のフィルタにより出力される振幅情報に対応する電源電圧を生成する電源回路と、前記電源回路により生成される電源電圧の供給を受け、前記遅延回路により遅延させられた入力信号を増幅するアンプと、前記入力信号の振幅情報と前記電源回路により生成される電源電圧との位相差を検出する位相差検出器とを有し、前記第１のフィルタは、前記位相差検出器により検出される位相差が小さくなる方向に、前記振幅生成部により生成される前記振幅情報を入力する前記第１のフィルタの前記第１のカットオフ周波数を変化させる。

第１のフィルタを設けることにより、電源回路のローパスフィルタ特性に起因する歪みを低減させることができる。また、位相差検出器を設けることにより、歪み低減の効果を向上させることができる。

図１は、増幅回路の構成例を示す図である。図２は、図１の増幅回路の課題を説明するための図である。図３Ａは、第１の実施形態による増幅回路の構成例を示す図である。図３Ｂは、図３Ａの増幅回路の周波数特性の例を示す図である。図４Ａは、図１及び図２の増幅回路のシミュレーション結果を示す図である。図４Ｂは、図３Ａの増幅回路のシミュレーション結果を示す図である。図５は、第１のフィルタの第１のカットオフ周波数及び電源回路の第２のカットオフ周波数にずれが生じた場合のシミュレーション結果を示す図である。図６は、図３Ｂの場合の入力信号の振幅情報と電源回路により生成される電源電圧との位相関係を示す図である。図７Ａは、第１のフィルタの周波数特性の第１のカットオフ周波数が、電源回路の周波数特性の第２のカットオフ周波数より高い場合を示す図である。図７Ｂは、図７Ａの場合の入力信号の振幅情報と電源回路により生成される電源電圧との位相関係を示す図である。図８Ａは、第１のフィルタの周波数特性の第１のカットオフ周波数が、電源回路の周波数特性の第２のカットオフ周波数より低い場合を示す図である。図８Ｂは、図８Ａの場合の入力信号の振幅情報と電源回路により生成される電源電圧との位相関係を示す図である。図９は、図３Ａの制御部の構成例を示す図である。図１０は、電源電圧の立ち上がりエッジが振幅情報の立ち上がりエッジより進んでいる場合の位相差検出器の動作を説明するためのタイミングチャートである。図１１は、電源電圧の立ち上がりエッジが振幅情報の立ち上がりエッジより遅れている場合の位相差検出器の動作を説明するためのタイミングチャートである。図１２は、電源電圧の立ち下がりエッジが振幅情報の立ち下がりエッジより進んでいる場合の位相差検出器の動作を説明するためのタイミングチャートである。図１３は、電源電圧の立ち下がりエッジが振幅情報の立ち下がりエッジより遅れている場合の位相差検出器の動作を説明するためのタイミングチャートである。図１４は、図３Ａの第１のフィルタの構成例を示す図である。図１５Ａは、フィードバック制御による振幅情報及び電源電圧の電圧波形のシミュレーション結果を示す図である。図１５Ｂは、図１５Ａのフィードバック制御の初期の時間領域の拡大図である。図１５Ｃは、図１５Ａのフィードバック制御が略収束した時間領域の拡大図である。図１６は、第１のフィルタの制御信号の電圧変化のシミュレーション結果を示す図である。図１７は、第２の実施形態による増幅回路の構成例を示す図である。

（第１の実施形態）
図１は、増幅回路の構成例を示す図である。増幅回路は、振幅生成部１０１、電源回路１０２、位相生成部１０３及びスイッチモードパワーアンプ１０４を有し、入力信号Ｓ１１１を入力し、入力信号Ｓ１１１を増幅した出力信号Ｓ１１４を出力する。

振幅生成部１０１は、入力信号Ｓ１１１を入力し、入力信号Ｓ１１１の振幅情報Ｓ１１２を生成する。振幅情報Ｓ１１２は、入力信号Ｓ１１１を整流した信号のエンベロープ波形（例えば電圧）に相当する。電源回路１０２は、振幅情報Ｓ１１２を入力し、振幅情報Ｓ１１２に対応する電源電圧Ｓ１１５を生成する。位相生成部１０３は、入力信号Ｓ１１１を入力し、入力信号Ｓ１１１の位相情報Ｓ１１３を生成する。入力信号Ｓ１１１は、振幅情報Ｓ１１２及び位相情報Ｓ１１３に分解される。スイッチモードパワーアンプ１０４は、電源回路１０２により生成される電源電圧Ｓ１１５の供給を受け、トランジスタのスイッチング動作により、位相情報Ｓ１１３を増幅し、増幅した出力信号Ｓ１１４を出力する。

以上のように、スイッチモードパワーアンプ１０４は、トランジスタをスイッチング動作させるため、位相情報Ｓ１１３のみ増幅可能であり、振幅情報Ｓ１１２を増幅するためには振幅生成部１０１及び電源回路１０２が必要である。入力信号Ｓ１１１は、振幅情報Ｓ１１２及び位相情報Ｓ１１３に分解される。電源回路１０２は、振幅情報Ｓ１１２を基に電源電圧Ｓ１１５を変調する。スイッチモードパワーアンプ１０４は、電源電圧Ｓ１１５の供給を受け、位相情報Ｓ１１３を増幅する。

図２は、図１の増幅回路の課題を説明するための図である。電源回路１０２は、カットオフ周波数より低い周波数成分の利得がカットオフ周波数より高い周波数成分の利得より大きいローパスフィルタ特性を有する。そのローパスフィルタ特性の影響により、電源電圧Ｓ１１５には歪みが生じる。電源電圧Ｓ１１５の歪みを減らすためには、カットオフ周波数が高い高速な電源回路１０２が必要である。しかし、電源回路１０２は、速度が高速なほど、その電源電圧生成効率が下がるため、増幅回路のトータルの効率が下がってしまう。したがって、高効率化のために低速な電源回路１０２を使用しつつ、電源電圧Ｓ１１５の歪みを低減させることができる増幅回路が望まれる。

以下、電源回路１０２のローパスフィルタ特性に起因する電源電圧Ｓ１１５の歪みを低減させることができる実施形態を説明する。

図３Ａは第１の実施形態による増幅回路の構成例を示す図であり、図３Ｂは図３Ａの増幅回路の“振幅情報部（電源パス）の”周波数特性の例を示す図である。図３Ａの増幅回路は、図１及び図２の増幅回路に対して、第１のフィルタ３０１及び制御部３２０を追加したものである。増幅回路は、振幅生成部１０１、歪み補償電源部３００、位相生成部１０３、スイッチモードパワーアンプ１０４及び制御部３２０を有し、入力信号Ｓ１１１を入力し、入力信号Ｓ１１１を増幅した出力信号Ｓ１１４を出力する。歪み補償電源部３００は、第１のフィルタ（歪み補償回路）３０１及び電源回路１０２を有する。制御部３２０は、リミッタ３２１，３２２、位相差検出器３２３、チャージポンプ３２４及びループフィルタ３２５を有する。

振幅生成部１０１は、入力信号Ｓ１１１を入力し、入力信号Ｓ１１１の振幅情報Ｓ１１２を生成する。振幅情報Ｓ１１２は、入力信号Ｓ１１１を整流した信号のエンベロープ波形に相当する。

第１のフィルタ３０１は、ハイパスフィルタであり、入力信号の振幅情報Ｓ１１２を入力し、図３Ｂの周波数特性３１２に示すように、第１のカットオフ周波数ｆ１より高い周波数成分の利得が第１のカットオフ周波数ｆ１より低い周波数成分の利得より大きくなるようにフィルタリングを行う。例えば、第１のフィルタ３０１は、第１のカットオフ周波数ｆ１以上で利得が増加するハイパスフィルタ特性を有する。図３Ｂの周波数特性３１２において、高周波数側で利得が一定になっているのは、例えば第１のフィルタ３０１を構成する演算増幅器などが有する有限の帯域のためである。第１のフィルタ３０１は、ハイパスフィルタが好ましい。しかし、実際のハイパスフィルタは、理想的なハイパスフィルタを実現することが困難であり、図３Ｂの周波数特性３１２のように高周波数側で利得が一定になってもよい。

電源回路１０２は、第２のカットオフ周波数ｆ２より低い周波数成分の利得が第２のカットオフ周波数ｆ２より高い周波数成分の利得より大きいローパスフィルタ特性を有し、第１のフィルタ３０１により出力される振幅情報を入力し、第１のフィルタ３０１により出力される振幅情報に対応する電源電圧Ｓ１１５を生成する。例えば、電源回路１０２は、第２のカットオフ周波数ｆ２以上で利得が減少するローパスフィルタ特性３１１（図３Ｂ）を有する。

第１のフィルタ３０１は、電源回路１０２のローパスフィルタ特性に起因する電源電圧Ｓ１１５の歪みを低減させるための歪み補償回路である。以下、第１のフィルタ３０１が電源電圧Ｓ１１５の歪みを低減させることができる理由を説明する。第１のフィルタ３０１の周波数特性３１２の第１のカットオフ周波数ｆ１は、電源回路１０２の第２のカットオフ周波数ｆ２と同一又は略同一である。また、第１のフィルタ３０１の周波数に対する利得の特性３１２は、電源回路１０２の周波数に対する利得の特性３１１に対して、dB（デシベル）表示の場合、正負符号が逆であって絶対値が略同じ傾きを有することが好ましい。第１のフィルタ３０１の周波数特性３１２及び電源回路１０２の周波数特性３１１の合成により、電源電圧Ｓ１１５の周波数特性３１３（図３Ｂ）は、電源回路１０２の周波数特性３１１に比べ、カットオフ周波数が高くなり、高利得の周波数帯域が高周波数側に拡張される。これにより、電源電圧Ｓ１１５の歪みを低減させることができる。

なお、周波数特性３１１及び３１２の低周波数領域の利得が相互に同じ場合を図３Ｂに示したが、これらの利得は必ずしも同じでなくてもよい。

位相生成部１０３は、例えばリミッタ回路及び遅延回路を有し、入力信号Ｓ１１１を入力し、入力信号Ｓ１１１の位相情報Ｓ１１３を生成する。入力信号Ｓ１１１は、振幅情報Ｓ１１２及び位相情報Ｓ１１３に分解される。スイッチモードパワーアンプ１０４は、電源回路１０２により生成される電源電圧Ｓ１１５の供給を受け、トランジスタのスイッチング動作により、位相情報Ｓ１１３を増幅し、増幅した出力信号Ｓ１１４を出力する。

スイッチモードパワーアンプ１０４は、トランジスタをスイッチング動作させるため、位相情報Ｓ１１３のみ増幅可能であり、振幅情報Ｓ１１２を増幅するためには振幅生成部１０１及び歪み補償電源部３００が必要である。入力信号Ｓ１１１は、振幅情報Ｓ１１２及び位相情報Ｓ１１３に分解される。歪み補償電源部３００は、振幅情報Ｓ１１２を基に電源電圧Ｓ１１５を変調する。スイッチモードパワーアンプ１０４は、電源電圧Ｓ１１５の供給を受け、位相情報Ｓ１１３を増幅する。

図４Ａは、図１及び図２の増幅回路のシミュレーション結果を示す図である。横軸は出力信号Ｓ１１４のパワーを示し、左縦軸は出力信号Ｓ１１４の利得を示し、右縦軸は出力信号Ｓ１１４の３次相互変調歪み量を示している。利得特性４００は、出力信号Ｓ１１４のパワーに対する利得（左縦軸）を示す。３次相互変調歪み量特性４０１〜４０３は、出力信号Ｓ１１４のパワーに対する３次相互変調歪み量（右縦軸）を示す。３次相互変調歪み量特性４０１は、電源回路１０２の第２のカットオフ周波数ｆ２が５ＭＨｚの場合の特性である。３次相互変調歪み量特性４０２は、電源回路１０２の第２のカットオフ周波数ｆ２が１０ＭＨｚの場合の特性である。３次相互変調歪み量特性４０３は、電源回路１０２の第２のカットオフ周波数ｆ２が１５ＭＨｚの場合の特性である。電源回路１０２の第２のカットオフ周波数ｆ２（５ＭＨｚ、１０ＭＨｚ、１５ＭＨｚ）が低いほど、３次相互変調歪み量が大きくなっている。

図４Ｂは、図３Ａの増幅回路のシミュレーション結果を示す図である。横軸は出力信号Ｓ１１４のパワーを示し、左縦軸は出力信号Ｓ１１４の利得を示し、右縦軸は出力信号Ｓ１１４の３次相互変調歪み量を示している。利得特性４１０は、出力信号Ｓ１１４のパワーに対する利得（左縦軸）を示す。３次相互変調歪み量特性４１１は、出力信号Ｓ１１４のパワーに対する３次相互変調歪み量（右縦軸）を示し、電源回路１０２の第２のカットオフ周波数ｆ２が５ＭＨｚ、１０ＭＨｚ及び１５ＭＨｚの場合の特性であり、略同じ特性である。電源回路１０２の第２のカットオフ周波数ｆ２が５ＭＨｚの場合には、第１のフィルタ３０１の第１のカットオフ周波数ｆ１も５ＭＨｚに設定した。電源回路１０２の第２のカットオフ周波数ｆ２が１０ＭＨｚの場合には、第１のフィルタ３０１の第１のカットオフ周波数ｆ１も１０ＭＨｚに設定した。電源回路１０２の第２のカットオフ周波数ｆ２が１５ＭＨｚの場合には、第１のフィルタ３０１の第１のカットオフ周波数ｆ１も１５ＭＨｚに設定した。第１のカットオフ周波数ｆ１及び第２のカットオフ周波数ｆ２を同一にすることにより、電源回路１０２の第２のカットオフ周波数ｆ２が低くなっても、歪み量が小さく、良好な歪み特性４１１を示している。

図３Ａの増幅回路の歪み特性４１１（図４Ｂ）は、図１及び図２の増幅回路の歪み特性４０１〜４０３（図４Ａ）に比べ、歪み量が低減している。本実施形態によれば、高効率化のために低速な電源回路１０２を使用しつつ、電源電圧Ｓ１１５の歪みを低減させることができる。

図３Ａの増幅回路において、第１のフィルタ３０１の第１のカットオフ周波数ｆ１及び電源回路１０２の第２のカットオフ周波数ｆ２は、製造ばらつき、温度変動などにより独立に変化する。その結果、第１のフィルタ３０１の第１のカットオフ周波数ｆ１及び電源回路１０２の第２のカットオフ周波数ｆ２にずれが生じると、電源電圧Ｓ１１５の歪みを低減させる効果が弱まる。

図５は、第１のフィルタ３０１の第１のカットオフ周波数ｆ１及び電源回路１０２の第２のカットオフ周波数ｆ２にずれが生じた場合のシミュレーション結果を示す図である。横軸は出力信号Ｓ１１４のパワーを示し、左縦軸は出力信号Ｓ１１４の利得を示し、右縦軸は出力信号Ｓ１１４の３次相互変調歪み量を示している。利得特性６００は、出力信号Ｓ１１４のパワーに対する利得（左縦軸）を示す。３次相互変調歪み量特性６０１〜６０３は、出力信号Ｓ１１４のパワーに対する３次相互変調歪み量（右縦軸）を示す。３次相互変調歪み量特性６０１は、電源回路１０２の第２のカットオフ周波数ｆ２が５ＭＨｚであり、第１のフィルタ３０１の第１のカットオフ周波数ｆ１が１０ＭＨｚの場合の特性である。３次相互変調歪み量特性６０２は、電源回路１０２の第２のカットオフ周波数ｆ２が１５ＭＨｚであり、第１のフィルタ３０１の第１のカットオフ周波数ｆ１が１０ＭＨｚの場合の特性である。３次相互変調歪み量特性６０３は、電源回路１０２の第２のカットオフ周波数ｆ２が１０ＭＨｚであり、第１のフィルタ３０１の第１のカットオフ周波数ｆ１が１０ＭＨｚの場合の特性である。第１のフィルタ３０１の第１のカットオフ周波数ｆ１及び電源回路１０２の第２のカットオフ周波数ｆ２にずれが生じると、電源電圧Ｓ１１５の歪み量は増加することが分かる。

上記の図３Ｂの場合、第１のフィルタ３０１の周波数特性３１２の第１のカットオフ周波数ｆ１は、電源回路１０２の周波数特性３１１の第２のカットオフ周波数ｆ２と同一である。この場合、上記のように、第１のフィルタ３０１の周波数特性３１２及び電源回路１０２の周波数特性３１１の合成により、電源電圧Ｓ１１５の周波数特性３１３は、電源回路１０２の周波数特性３１１に比べ、カットオフ周波数が高くなり、高利得の周波数帯域が高周波数側に拡張される。この状態が、電源電圧Ｓ１１５の歪みを低減させる効果が最大となる状態である。

図６は、図３Ｂの場合の入力信号の振幅情報Ｓ１１２と電源回路１０２により生成される電源電圧Ｓ１１５との位相関係を示す図である。入力信号の振幅情報Ｓ１１２と電源回路１０２により生成される電源電圧Ｓ１１５との位相差は０である。振幅情報Ｓ１１２は歪み補償電源部３００の入力振幅情報であり、電源電圧Ｓ１１５は歪み補償電源部３００の出力振幅情報である。図３Ａにおいて、位相差検出器３２３は、図６の場合、入力信号の振幅情報Ｓ１１２と電源回路１０２により生成される電源電圧Ｓ１１５との位相差が０であることを検出する。その場合、電源電圧Ｓ１１５の歪みを低減させる効果が最大であるので、制御部３２０は、第１のフィルタ３０１の第１のカットオフ周波数ｆ１を変更する必要がなく、第１のカットオフ周波数ｆ１を維持するための制御信号Ｓ１１７を第１のフィルタ３０１に出力する。

図７Ａは、図３Ｂに対応し、第１のフィルタ３０１の周波数特性３１２の第１のカットオフ周波数ｆ１が、電源回路１０２の周波数特性３１１の第２のカットオフ周波数ｆ２より高い場合を示す図である。この場合、第１のフィルタ３０１の周波数特性３１２及び電源回路１０２の周波数特性３１１の合成により、電源電圧Ｓ１１５の周波数特性３１３は、カットオフ周波数ｆ１及びｆ２付近で、電源回路１０２の周波数特性３１１の影響を大きく受け、電源電圧Ｓ１１５の歪みを十分に低減させることができない。

図７Ｂは、図７Ａの場合の入力信号の振幅情報Ｓ１１２と電源回路１０２により生成される電源電圧Ｓ１１５との位相関係を示す図である。電源回路１０２により生成される電源電圧Ｓ１１５の位相は、入力信号の振幅情報Ｓ１１２の位相より遅れている。図３Ａにおいて、位相差検出器３２３は、図７Ｂの場合、電源回路１０２により生成される電源電圧Ｓ１１５の位相が入力信号の振幅情報Ｓ１１２の位相より遅れていることを検出する。その場合、第１のフィルタ３０１の周波数特性３１２の第１のカットオフ周波数ｆ１を電源回路１０２の周波数特性３１１の第２のカットオフ周波数ｆ２と同じにするため、制御部３２０は、第１のフィルタ３０１の第１のカットオフ周波数ｆ１が低くなるように、第１のフィルタ３０１に制御信号Ｓ１１７を出力する。この制御により、電源電圧Ｓ１１５の歪みを低減させる効果を増大させることができる。

図８Ａは、図３Ｂに対応し、第１のフィルタ３０１の周波数特性３１２の第１のカットオフ周波数ｆ１が、電源回路１０２の周波数特性３１１の第２のカットオフ周波数ｆ２より低い場合を示す図である。この場合、第１のフィルタ３０１の周波数特性３１２及び電源回路１０２の周波数特性３１１の合成により、電源電圧Ｓ１１５の周波数特性３１３は、カットオフ周波数ｆ１及びｆ２付近で、第１のフィルタ３０１の周波数特性３１２の影響を大きく受け、電源電圧Ｓ１１５の歪みを十分に低減させることができない。

図８Ｂは、図８Ａの場合の入力信号の振幅情報Ｓ１１２と電源回路１０２により生成される電源電圧Ｓ１１５との位相関係を示す図である。電源回路１０２により生成される電源電圧Ｓ１１５の位相は、入力信号の振幅情報Ｓ１１２の位相より進んでいる。図３Ａにおいて、位相差検出器３２３は、図８Ｂの場合、電源回路１０２により生成される電源電圧Ｓ１１５の位相が入力信号の振幅情報Ｓ１１２の位相より進んでいることを検出する。その場合、第１のフィルタ３０１の周波数特性３１２の第１のカットオフ周波数ｆ１を電源回路１０２の周波数特性３１１の第２のカットオフ周波数ｆ２と同じにするため、制御部３２０は、第１のフィルタ３０１の第１のカットオフ周波数ｆ１が高くなるように、第１のフィルタ３０１に制御信号Ｓ１１７を出力する。この制御により、電源電圧Ｓ１１５の歪みを低減させる効果を増大させることができる。

図９は、図３Ａの制御部３２０の構成例を示す図である。制御部３２０は、リミッタ３２１，３２２、位相差検出器３２３、チャージポンプ３２４及びループフィルタ３２５を有する。

リミッタ３２１は、入力信号の振幅情報Ｓ１１２を増幅し、ハイレベル以上の電位をハイレベルに制限し、ローレベル以下の電位をローレベルに制限し、振幅情報Ａ１を出力する。例えば、ハイレベルは電源電位、ローレベルはグランド電位である。すなわち、リミッタ３２１は、アナログの振幅情報Ｓ１１２を２値のデジタルの振幅情報Ａ１に変換する。

同様に、リミッタ３２２は、電源回路１０２により生成される電源電圧Ｓ１１５を増幅し、ハイレベル以上の電位をハイレベルに制限し、ローレベル以下の電位をローレベルに制限し、電源電圧Ａ２を出力する。すなわち、リミッタ３２２は、アナログの電源電圧Ｓ１１５を２値のデジタルの電源電圧Ａ２に変換する。

位相差検出器３２３は、インバータ９０１〜９０６、論理積（ＡＮＤ）回路９０７〜９１４及びフリップフロップ９１５〜９１８を有する。チャージポンプ３２４は、電流源９２１〜９２４及びスイッチ９２５〜９２８を有する。ループフィルタ３２５は、容量９２９を有する。容量９２９は、出力ノードＮ１及びグランド電位ノード間に接続される。出力ノードＮ１からは制御信号Ｓ１１７が出力される。

図１０は、電源電圧Ａ２の立ち上がりエッジが振幅情報Ａ１の立ち上がりエッジより進んでいる場合の位相差検出器３２３（図９）の動作を説明するためのタイミングチャートである。インバータ９０１は、振幅情報Ａ１を論理反転した信号を出力する。論理積回路９０７は、インバータ９０１の出力信号と電源電圧Ａ２との論理積信号Ｂ１を出力する。フリップフロップ９１５は、電源電圧Ａ２の立ち上がり時の振幅情報Ａ１のレベル（例えばローレベル）を反転し、その反転したレベル（例えばハイレベル）の信号Ｂ２を保持して出力する。論理積回路９１１は、信号Ｂ１と信号Ｂ２との論理積信号Ｃ１を出力する。この場合、第１の論理積回路９１１は進みパルス信号を論理積信号Ｃ１として出力し、第２〜第４の論理積回路９１２〜９１４はローレベル信号を論理積信号Ｃ２〜Ｃ４として出力する。進みパルス信号のパルス幅は、振幅情報Ｓ１１２と電源電圧Ｓ１１５との位相差に相当する。

すると、図９において、スイッチ９２５がオンし、スイッチ９２６〜９２８がオフする。出力ノードＮ１は、電流源９２１を介して電源電位ノードに接続され、容量９２９には電荷が充電される。すると、制御信号Ｓ１１７の電圧が高くなる。また、制御信号Ｓ１１７は、ループフィルタ３２５により、高周波数成分が抑制される。図３Ａの第１のフィルタ３０１は、制御信号Ｓ１１７の電圧が高くなると、第１のカットオフ周波数ｆ１が高くなる。これにより、第１のフィルタ３０１の第１のカットオフ周波数ｆ１と電源回路１０２の第２のカットオフ周波数ｆ２との差が小さくなり、電源電圧Ｓ１１５の歪みを低減させる効果を増大させることができる。

図１１は、電源電圧Ａ２の立ち上がりエッジが振幅情報Ａ１の立ち上がりエッジより遅れている場合の位相差検出器３２３（図９）の動作を説明するためのタイミングチャートである。インバータ９０２は、電源電圧Ａ２を論理反転した信号を出力する。論理積回路９０８は、インバータ９０２の出力信号と振幅情報Ａ１との論理積信号Ｂ３を出力する。フリップフロップ９１６は、振幅情報Ａ１の立ち上がり時の電源電圧Ａ２のレベル（例えばローレベル）を反転し、その反転したレベル（例えばハイレベル）の信号Ｂ４を保持して出力する。論理積回路９１２は、信号Ｂ３と信号Ｂ４との論理積信号Ｃ２を出力する。この場合、第２の論理積回路９１２は遅れパルス信号を論理積信号Ｃ２として出力し、第１、第３及び第４の論理積回路９１１，９１３，９１４はローレベル信号を論理積信号Ｃ１，Ｃ３，Ｃ４として出力する。遅れパルス信号のパルス幅は、振幅情報Ｓ１１２と電源電圧Ｓ１１５との位相差に相当する。

すると、図９において、スイッチ９２６がオンし、スイッチ９２５，９２７，９２８がオフする。出力ノードＮ１は、電流源９２２を介してグランド電位ノードに接続され、容量９２９の電荷が放電される。すると、制御信号Ｓ１１７の電圧が低くなる。また、制御信号Ｓ１１７は、ループフィルタ３２５により、高周波数成分が抑制される。図３Ａの第１のフィルタ３０１は、制御信号Ｓ１１７の電圧が低くなると、第１のカットオフ周波数ｆ１が低くなる。これにより、第１のフィルタ３０１の第１のカットオフ周波数ｆ１と電源回路１０２の第２のカットオフ周波数ｆ２との差が小さくなり、電源電圧Ｓ１１５の歪みを低減させる効果を増大させることができる。

図１２は、電源電圧Ａ２の立ち下がりエッジが振幅情報Ａ１の立ち下がりエッジより進んでいる場合の位相差検出器３２３（図９）の動作を説明するためのタイミングチャートである。インバータ９０３は、電源電圧Ａ２を論理反転した信号を出力する。論理積回路９０９は、インバータ９０３の出力信号と振幅情報Ａ１との論理積信号Ｂ５を出力する。インバータ９０５は、電源電圧Ａ２を論理反転した信号をフリップフロップ９１７のクロック端子に出力する。フリップフロップ９１７は、電源電圧Ａ２の立ち下がり時の振幅情報Ａ１のレベル（例えばハイレベル）の信号Ｂ６を保持して出力する。論理積回路９１３は、信号Ｂ５と信号Ｂ６との論理積信号Ｃ３を出力する。この場合、第３の論理積回路９１３は進みパルス信号を論理積信号Ｃ３として出力し、第１、第２及び第４の論理積回路９１１，９１２，９１４はローレベル信号を論理積信号Ｃ１，Ｃ２，Ｃ４として出力する。進みパルス信号のパルス幅は、振幅情報Ｓ１１２と電源電圧Ｓ１１５との位相差に相当する。

すると、図９において、スイッチ９２７がオンし、スイッチ９２５，９２６，９２８がオフする。出力ノードＮ１は、電流源９２３を介して電源電位ノードに接続され、容量９２９には電荷が充電される。すると、制御信号Ｓ１１７の電圧が高くなる。また、制御信号Ｓ１１７は、ループフィルタ３２５により、高周波数成分が抑制される。図３Ａの第１のフィルタ３０１は、制御信号Ｓ１１７の電圧が高くなると、第１のカットオフ周波数ｆ１が高くなる。これにより、第１のフィルタ３０１の第１のカットオフ周波数ｆ１と電源回路１０２の第２のカットオフ周波数ｆ２との差が小さくなり、電源電圧Ｓ１１５の歪みを低減させる効果を増大させることができる。

図１３は、電源電圧Ａ２の立ち下がりエッジが振幅情報Ａ１の立ち下がりエッジより遅れている場合の位相差検出器３２３（図９）の動作を説明するためのタイミングチャートである。インバータ９０４は、振幅情報Ａ１を論理反転した信号を出力する。論理積回路９１０は、インバータ９０４の出力信号と電源電圧Ａ２との論理積信号Ｂ７を出力する。インバータ９０６は、振幅情報Ａ１を論理反転した信号をフリップフロップ９１８のクロック端子に出力する。フリップフロップ９１８は、振幅情報Ａ１の立ち下がり時の電源電圧Ａ２のレベル（例えばハイレベル）の信号Ｂ８を保持して出力する。論理積回路９１４は、信号Ｂ７と信号Ｂ８との論理積信号Ｃ４を出力する。この場合、第４の論理積回路９１４は遅れパルス信号を論理積信号Ｃ４として出力し、第１〜第３の論理積回路９１１〜９１３はローレベル信号を論理積信号Ｃ１〜Ｃ３として出力する。遅れパルス信号のパルス幅は、振幅情報Ｓ１１２と電源電圧Ｓ１１５との位相差に相当する。

すると、図９において、スイッチ９２８がオンし、スイッチ９２５〜９２７がオフする。出力ノードＮ１は、電流源９２４を介してグランド電位ノードに接続され、容量９２９の電荷が放電される。すると、制御信号Ｓ１１７の電圧が低くなる。また、制御信号Ｓ１１７は、ループフィルタ３２５により、高周波数成分が抑制される。図３Ａの第１のフィルタ３０１は、制御信号Ｓ１１７の電圧が低くなると、第１のカットオフ周波数ｆ１が低くなる。これにより、第１のフィルタ３０１の第１のカットオフ周波数ｆ１と電源回路１０２の第２のカットオフ周波数ｆ２との差が小さくなり、電源電圧Ｓ１１５の歪みを低減させる効果を増大させることができる。

以上のように、位相差検出器３２３は、入力信号の振幅情報Ｓ１１２と電源回路１０２により生成される電源電圧Ｓ１１５との位相差を検出する。第１のフィルタ３０１は、位相差検出器３２３により検出される位相差が小さくなる方向に第１のカットオフ周波数ｆ１を変化させる。第１のフィルタ３０１は、制御部３２０により、フィードバック制御される。

ループフィルタ３２５は、電荷を蓄積するための容量９２９を有する。チャージポンプ３２４は、位相差検出器３２３により検出される位相差の正負符号に応じて、ループフィルタ３２５に対して電荷を充電又は放電させる。電源電圧Ｓ１１５が振幅情報Ｓ１１２より進んでいる場合には、位相差が負値になり、図１０及び図１２に示すように、ループフィルタ３２５に電荷が充電される。これに対し、電源電圧Ｓ１１５が振幅情報Ｓ１１２より遅れている場合には、位相差が正値になり、図１１及び図１３に示すように、ループフィルタ３２５の電荷が放電される。第１のフィルタ３０１は、ループフィルタ３２５に蓄積されている電荷量に応じて、第１のカットオフ周波数ｆ１を変化させる。

図１４は、図３Ａの第１のフィルタ３０１の構成例を示す図である。第１のフィルタ３０１は、容量１１０１，１１０２、ｎチャネルＭＯＳ電界効果トランジスタ１１０３，１１０４，１１０６，１１０７及び差動アンプ１１０５を有し、差動信号Ｓ１１２ｐ及びＳ１１２ｎを振幅生成部１０１から入力し、差動信号Ｓ１１６ｐ及びＳ１１６ｎを電源回路１０２に出力する。差動信号Ｓ１１２ｐ及びＳ１１２ｎは、図３Ａの振幅情報Ｓ１１２に対応する。

第１のフィルタ３０１は、ＲＣアクティブフィルタの抵抗をＭＯＳトランジスタ１１０３，１１０４，１１０６，１１０７に置き換えたＭＯＳ−Ｃアクティブフィルタ（１次ハイパスフィルタ）である。第１のフィルタ３０１は、制御信号Ｓ１１７によりＭＯＳトランジスタ１１０３，１１０４，１１０６，１１０７のゲート電圧を制御することで、ＭＯＳトランジスタ１１０３，１１０４，１１０６，１１０７のオン抵抗を可変とする。その結果、ＭＯＳトランジスタ１１０３，１１０４，１１０６，１１０７のオン抵抗と容量１１０１，１１０２で決定される第１のカットオフ周波数ｆ１を可変とすることができる。制御信号Ｓ１１７の電圧が高くなれば、ＭＯＳトランジスタ１１０３，１１０４，１１０６，１１０７のオン抵抗が小さくなり、第１のカットオフ周波数ｆ１が高くなる。これに対し、制御信号Ｓ１１７の電圧が低くなれば、ＭＯＳトランジスタ１１０３，１１０４，１１０６，１１０７のオン抵抗が大きくなり、第１のカットオフ周波数ｆ１が低くなる。

図１４では、１次ハイパスフィルタを例に説明したが、これに限定されず、第１のフィルタ３０１のハイパスフィルタ特性の次数やその周波数特性は、電源回路１０２の周波数特性に従って、適した増幅回路の歪み補償特性が得られるように、選択するのがよい。また、ＭＯＳトランジスタ１１０３，１１０４，１１０６，１１０７がｎチャネルＭＯＳトランジスタである場合を例に説明したが、ｐチャネルＭＯＳトランジスタであってもよい。その場合は、制御信号Ｓ１１７の電圧の正負符号は、逆になる。

図１５Ａは、フィードバック制御による振幅情報Ｓ１１２及び電源電圧Ｓ１１５の電圧波形のシミュレーション結果を示す図である。横軸が時間であり、縦軸が電圧である。図１５Ａは縮小図であるので、図１５Ａ上では振幅情報Ｓ１１２及び電源電圧Ｓ１１５の波形は略同じである。

図１５Ｂは、図１５Ａのフィードバック制御の初期の時間領域１５０１の拡大図である。フィードバック制御の初期の時間領域１５０１では、電源電圧Ｓ１１５は、振幅情報Ｓ１１２より時間Ｔ１遅れている。時間Ｔ１は、３．５ｎｓである。

図１５Ｃは、図１５Ａのフィードバック制御が略収束した時間領域１５０２の拡大図である。フィードバック制御が略収束した時間領域１５０２では、電源電圧Ｓ１１５は、振幅情報Ｓ１１２より時間Ｔ２遅れている。時間Ｔ２は、０．７ｎｓであり、図１５Ｂの時間Ｔ１（３．５ｎｓ）より短い。

図１６は、図１５Ａに対応し、第１のフィルタ３０１の制御信号Ｓ１１７の電圧変化のシミュレーション結果を示す図である。横軸が時間であり、縦軸が電圧である。フィードバック制御により、制御信号Ｓ１１７が時間経過と共に収束していく様子がわかる。

以上のように、フィードバック制御により、振幅情報Ｓ１１２に対する電源電圧Ｓ１１５の遅延時間は、時間Ｔ１（３．５ｎｓ）から時間Ｔ２（０．７ｎｓ）に短縮された。未収束状態では遅延時間Ｔ１が長いが、収束に近づくにつれ、遅延時間Ｔ２が短くなっていることがわかる。遅延時間が短くなると、第１のカットオフ周波数ｆ１と第２のカットオフ周波数ｆ２との差が小さくなり、電源電圧Ｓ１１５の歪みを低減させる効果が増大する。

（第２の実施形態）
図１７は、第２の実施形態による増幅回路の構成例を示す図である。第１の実施形態（図３Ａ）では、スイッチモードパワーアンプ１０４を用いた増幅回路を説明した。これに対して、第２の実施形態（図１７）では、リニアモードパワーアンプ１０４を用いた増幅回路を説明する。以下、本実施形態が第１の実施形態と異なる点を説明する。遅延回路１７０１は、図３Ａの位相生成部１０３の代わりに設けられる。遅延回路１７０１は、入力信号Ｓ１１１を入力し、入力信号Ｓ１１１を遅延させ、遅延した信号Ｓ１１３を出力する。リニアモードパワーアンプ１０４は、電源回路１０２により生成される電源電圧Ｓ１１５の供給を受け、遅延回路１７０１により遅延させられた入力信号Ｓ１１３をリニアに増幅し、その増幅した出力信号Ｓ１１４を出力する。遅延回路１７０１により、遅延信号Ｓ１１３と電源電圧Ｓ１１５のタイミングを調整することができる。

第１の実施形態のスイッチモードパワーアンプ１０４は、第２の実施形態のリニアモードパワーアンプ１０４に比べ、理想的には電力効率が高い。これは、理想的には、スイッチモードパワーアンプ１０４中のトランジスタのドレインに電圧がかかっている期間にはドレイン電流が流れず、逆にドレイン電流が流れる期間にはドレイン電圧がかからなく、消費電力＝ドレイン電圧×ドレイン電流＝０になるためである。

以上のように、第１及び第２の実施形態によれば、第１のフィルタ３０１を設けることにより、電源効率の良い低速の電源回路１０２を使用しても、電源回路１０２のローパスフィルタ特性に起因する歪みを低減させることができる。また、制御部３２０を設けることにより、歪み低減の効果を向上させることができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

Claims

入力信号を入力し、前記入力信号の振幅情報を生成する振幅生成部と、
前記入力信号を入力し、前記入力信号の位相情報を生成する位相生成部と、
前記振幅生成部により生成される前記振幅情報を入力し、第１のカットオフ周波数より高い周波数成分の利得が前記第１のカットオフ周波数より低い周波数成分の利得より大きくなるようにフィルタリングを行う第１のフィルタと、
第２のカットオフ周波数より低い周波数成分の利得が前記第２のカットオフ周波数より高い周波数成分の利得より大きいローパスフィルタ特性を有し、前記第１のフィルタにより出力される振幅情報を入力し、前記第１のフィルタにより出力される振幅情報に対応する電源電圧を生成する電源回路と、
前記電源回路により生成される電源電圧の供給を受け、前記位相生成部により生成される前記入力信号の位相情報を増幅するアンプと、
前記入力信号の振幅情報と前記電源回路により生成される電源電圧との位相差を検出する位相差検出器とを有し、
前記第１のフィルタは、前記位相差検出器により検出される位相差が小さくなる方向に、前記振幅生成部により生成される前記振幅情報を入力する前記第１のフィルタの前記第１のカットオフ周波数を変化させることを特徴とする増幅回路。
入力信号を入力し、前記入力信号の振幅情報を生成する振幅生成部と、
前記入力信号を入力し、前記入力信号を遅延させる遅延回路と、
前記振幅生成部により生成される前記振幅情報を入力し、第１のカットオフ周波数より高い周波数成分の利得が前記第１のカットオフ周波数より低い周波数成分の利得より大きくなるようにフィルタリングを行う第１のフィルタと、
第２のカットオフ周波数より低い周波数成分の利得が前記第２のカットオフ周波数より高い周波数成分の利得より大きいローパスフィルタ特性を有し、前記第１のフィルタにより出力される振幅情報を入力し、前記第１のフィルタにより出力される振幅情報に対応する電源電圧を生成する電源回路と、
前記電源回路により生成される電源電圧の供給を受け、前記遅延回路により遅延させられた入力信号を増幅するアンプと、
前記入力信号の振幅情報と前記電源回路により生成される電源電圧との位相差を検出する位相差検出器とを有し、
前記第１のフィルタは、前記位相差検出器により検出される位相差が小さくなる方向に、前記振幅生成部により生成される前記振幅情報を入力する前記第１のフィルタの前記第１のカットオフ周波数を変化させることを特徴とする増幅回路。
さらに、電荷を蓄積するループフィルタと、
前記位相差検出器により検出される位相差の正負符号に応じて、前記ループフィルタに対して電荷を充電又は放電させるチャージポンプとを有し、
前記第１のフィルタは、前記ループフィルタに蓄積されている電荷量に応じて、前記第１のカットオフ周波数を変化させることを特徴とする請求項１又は２記載の増幅回路。
前記位相差検出器は、
前記電源回路により生成される電源電圧の立ち上がりエッジが前記入力信号の振幅情報の立ち上がりエッジより進んでいる場合に進みパルス信号を生成する第１の論理回路と、
前記電源回路により生成される電源電圧の立ち上がりエッジが前記入力信号の振幅情報の立ち上がりエッジより遅れている場合に遅れパルス信号を生成する第２の論理回路と、
前記電源回路により生成される電源電圧の立ち下がりエッジが前記入力信号の振幅情報の立ち下がりエッジより進んでいる場合に進みパルス信号を生成する第３の論理回路と、
前記電源回路により生成される電源電圧の立ち下がりエッジが前記入力信号の振幅情報の立ち下がりエッジより遅れている場合に遅れパルス信号を生成する第４の論理回路とを有することを特徴とする請求項１〜３のいずれか１項に記載の増幅回路。
前記第１のフィルタは、ハイパスフィルタであることを特徴とする請求項１〜４のいずれか１項に記載の増幅回路。
前記第１のカットオフ周波数は、前記第２のカットオフ周波数と同一になる方向に変化することを特徴とする請求項１〜５のいずれか１項に記載の増幅回路。
前記第１のフィルタの周波数に対する利得の特性は、前記電源回路の周波数に対する利得の特性に対して、dB(デシベル)表示で、正負符号が逆であって絶対値が同じ傾きを有することを特徴とする請求項１〜６のいずれか１項に記載の増幅回路。