JP2013149984A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2013149984A
JP2013149984A JP2013034153A JP2013034153A JP2013149984A JP 2013149984 A JP2013149984 A JP 2013149984A JP 2013034153 A JP2013034153 A JP 2013034153A JP 2013034153 A JP2013034153 A JP 2013034153A JP 2013149984 A JP2013149984 A JP 2013149984A
Authority
JP
Japan
Prior art keywords
transistor
voltage
electrode
gate electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013034153A
Other languages
English (en)
Other versions
JP5560358B2 (ja
JP2013149984A5 (ja
Inventor
Toshihiko Saito
利彦 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013034153A priority Critical patent/JP5560358B2/ja
Publication of JP2013149984A publication Critical patent/JP2013149984A/ja
Publication of JP2013149984A5 publication Critical patent/JP2013149984A5/ja
Application granted granted Critical
Publication of JP5560358B2 publication Critical patent/JP5560358B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/005—Arrangements for writing information into, or reading information out from, a digital store with combined beam-and individual cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4013—Memory devices with multiple cells per bit, e.g. twin-cells

Abstract

【課題】ロジック回路を増やすことなく、第三者がメモリセルにアクセスできずかつ必要
な場合にはいつでもアクセス可能なメモリセルを有する記憶装置を提供する。
【解決手段】メモリセルを有し、メモリセルに設けられたトランジスタのチャネルが酸化物半導体膜からなる記憶装置であって、メモリセルからのデータの読み出しはトランジスタに紫外線を照射している時に行われる記憶装置によって解決する。当該トランジスタのしきい値電圧は紫外線照射前、紫外線照射時、紫外線照射後で変化する。
【選択図】図１

Description

本発明はトランジスタを有する記憶装置であって、当該トランジスタのチャネルが酸化物
半導体膜を含む記憶装置に関する。
記憶装置は複数のメモリセルを有する。複数のメモリセルの一部には一般ユーザなどの第
三者がアクセスできないように設定したい場合がある。特許文献１は、データを読み出す
際に、あらかじめ設定されたキーワードの入力が必要なメモリを開示している。キーワー
ドの入力が必要なため、第三者はデータを読み出すことができない。
実開平２−１４１５０号公報
特許文献１により、第三者はデータを読み出すことができないが、キーワードの入力等の
ためにロジック回路を増やす必要がある。
本発明の一態様は、ロジック回路を増やすことなく、第三者が容易にアクセスできずかつ
必要な場合にはいつでもアクセス可能なメモリセルを有する記憶装置を提供する。
本発明者はトランジスタのチャネルが酸化物半導体膜を含む場合、当該トランジスタのし
きい値電圧が紫外線照射前、紫外線照射時、紫外線照射後で変化するという現象を見出し
た。そしてその現象を用い、当該トランジスタを有するメモリセルを有する記憶装置によ
り上記課題を解決することができるという考えに至った。
本発明の第１の態様は、第１のメモリセルと、第２のメモリセルと、を有し、第１のメモ
リセルは第１のトランジスタ及び第１のメモリ素子を有し、第１のトランジスタは、第１
のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１
のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、
第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第
１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２の
メモリセルは第２のトランジスタ及び第２のメモリ素子を有し、第２のトランジスタは、
第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続さ
れ、第２のチャネルは酸化物半導体膜からなり、第２のソース電極及び第２のドレイン電
極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方
は第２のメモリ素子に電気的に接続され、紫外線照射前における第２のトランジスタのし
きい値電圧（Ｖ２１）は、第１のトランジスタのしきい値電圧（Ｖ１）よりも高く、紫外
線照射時における第２のトランジスタのしきい値電圧（Ｖ２２）は、電圧Ｖ２１よりも低
く、紫外線照射後における第２のトランジスタのしきい値電圧（Ｖ２３）は、電圧Ｖ２１
よりも低く、かつ電圧Ｖ２２及び電圧Ｖ１よりも高く、第２のメモリ素子に記憶されたデ
ータの読み出しは、紫外線を照射しながら第２のトランジスタの第２のゲート電極に電圧
（ＶＧ）を印加して第２のトランジスタをオンにすることによって行う記憶装置である。
ただしＶ１≦ＶＧ（電圧ＶＧは電圧Ｖ１以上）、Ｖ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧Ｖ
Ｇは電圧Ｖ２２以上）である。
上記態様において、第１のメモリ素子に記憶されたデータの読み出しは、第１のゲート電
極に電圧ＶＧを印加して第１のトランジスタをオンにすることによって行ってもよい。
上記態様において、書き込み回路、アナログスイッチ及び第３のトランジスタを有し、第
３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３の
ドレイン電極を有し、第３のチャネルは酸化物半導体膜からなり、書き込み回路の出力は
アナログスイッチに入力され、アナログスイッチの出力は第２のトランジスタのソース電
極及びドレイン電極の一方に入力され、第３のソース電極及び第３のドレイン電極の一方
には書き込みイネーブル信号が入力され、他方はアナログスイッチの第１の制御端子に接
続され、書き込みイネーブル信号の反転信号がアナログスイッチの第２の制御端子に入力
され、紫外線照射前における第３のトランジスタのしきい値電圧はＶ３１であり、紫外線
照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後におけ
る第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書
き込みは、紫外線を照射しながら第３のゲート電極に電圧（ＶＡ）を印加して第３のトラ
ンジスタをオンにし、書き込みイネーブル信号が第１の制御端子に入力されて、書き込み
回路からの出力が第２のソース電極及び第２のドレイン電極の一方に入力されるとともに
、第２のゲート電極に電圧（ＶＷ）が印加されて第２のトランジスタがオンすることによ
り行われる記憶装置である。ただしＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３
２以上）であり、Ｖ２３＜Ｖ２１＜ＶＷである。
本発明の第２の態様は、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリ
セルと、第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３の
トランジスタと、を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、
第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の
一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレ
イン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され
、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、第２のチャネル
、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電
極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のソー
ス電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット
線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第３のトランジス
タは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を
有し、第３のチャネルは酸化物半導体膜からなり、第３のソース電極及び第３のドレイン
電極の一方は第２のワード線に電気的に接続され、他方には第２のトランジスタをオンす
る選択信号が入力され、紫外線照射前における第３のトランジスタのしきい値電圧はＶ３
１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫
外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素
子へのデータの書き込み及び読み出しは、紫外線を照射しながら第３のゲート電極に電圧
（ＶＧ）を印加して第３のトランジスタをオンにし、選択信号を第２のゲート電極に印加
して第２のトランジスタをオンすることによって行う記憶装置である。ただしＶ３２≦Ｖ
Ｇ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
本発明の第３の態様は、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリ
セルと、第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３の
トランジスタと、第４のトランジスタと、を有し、前記第１のトランジスタは、第１のチ
ャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲ
ート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１
のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１の
ビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトラ
ンジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン
電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電
気的に接続され、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一
部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に
接続され、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電
極及び第３のドレイン電極を有し、第３のソース電極及び第３のドレイン電極の一方は第
２のワード線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入
力され、第４のトランジスタは、第４のチャネル、第４のゲート電極、第４のソース電極
及び第４のドレイン電極を有し、第４のチャネルは酸化物半導体膜からなり、第４のソー
ス電極及び第４のドレイン電極の一方は第３のゲート電極に電気的に接続され、他方には
第３のトランジスタをオンする選択信号が入力され、紫外線照射前における第４のトラン
ジスタのしきい値電圧はＶ３１であり、紫外線照射時における第４のトランジスタのしき
い値電圧はＶ３２であり、紫外線照射後における第４のトランジスタのしきい値電圧はＶ
３３であり、第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しな
がら第４のゲート電極に電圧（ＶＧ）を印加して第４のトランジスタをオンすることで第
３のトランジスタをオンにし、第２のトランジスタをオンする選択信号を第２のゲート電
極に印加して第２のトランジスタをオンすることによって行う記憶装置である。ただしＶ
３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
上記第２の態様又は第３の態様において、デコーダ、レベルシフタ及びバッファを有し、
第３のソース電極及び第３のドレイン電極の一方はレベルシフタ及びバッファを介して第
２のワード線に電気的に接続され、デコーダが前記他方に選択信号を入力してもよい。
上記第２の態様又は第３の態様において、デコーダ、レベルシフタ、バッファ及びアドレ
ス線を有し、第３のソース電極及び第３のドレイン電極の一方はデコーダ、レベルシフタ
及びバッファを介して第２のワード線に電気的に接続され、アドレス線から選択信号が前
記他方に入力されてもよい。
本発明の第１の態様−第３の態様は、ロジック回路を増やすことなく、第三者がメモリセ
ルにアクセスできずかつ必要な場合にはいつでもアクセス可能なメモリセルを有する記憶
装置を提供できる。
実施形態１の記憶装置を説明する図 しきい値電圧の変化を説明する図 記憶装置の断面図 記憶装置を説明する図 しきい値電圧の変化を説明する図 実施形態２の記憶装置を説明する図 実施形態２の記憶装置を説明する図 実施形態４の記憶装置を説明する図 しきい値電圧の変化を説明する図 メモリモジュールを説明する図 ＲＦＩＤタグを説明する図 ＲＦＩＤタグを説明する図 ＲＦＩＤタグを適用した例を説明する図 しきい電圧の変化を説明する図 メモリモジュールを説明する図 実施形態３の記憶装置を説明する図
以下に、本発明の実施形態を説明する。但し、本発明は多くの異なる態様で実施すること
が可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容
に限定して解釈されるものではない。なお以下において、同一部分又は同様な機能を有す
る部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略する
ことがある。
（実施形態１）
本実施形態は、第１のメモリセルと、第２のメモリセルと、を有し、第２のメモリセルに
設けられた第２のトランジスタの第２のチャネルが酸化物半導体膜からなる記憶装置を示
す。具体的には、第１のメモリセルと、第２のメモリセルと、を有し、第１のメモリセル
は第１のトランジスタ及び第１のメモリ素子を有し、第１のトランジスタは、第１のチャ
ネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲー
ト電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１の
ソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビ
ット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のメモリ
セルは第２のトランジスタ及び第２のメモリ素子を有し、第２のトランジスタは、第２の
チャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２の
ゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第
２のチャネルは酸化物半導体膜からなり、第２のソース電極及び第２のドレイン電極の一
方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２
のメモリ素子に電気的に接続され、紫外線照射前における第２のトランジスタのしきい値
電圧（Ｖ２１）は、第１のトランジスタのしきい値電圧（Ｖ１）よりも高く、紫外線照射
時における第２のトランジスタのしきい値電圧（Ｖ２２）は、電圧Ｖ２１よりも低く、紫
外線照射後における第２のトランジスタのしきい値電圧（Ｖ２３）は、電圧Ｖ２１よりも
低く、かつ電圧Ｖ２２及び電圧Ｖ１よりも高く、第２のメモリ素子に記憶されたデータの
読み出しは、紫外線を照射しながら第２のトランジスタの第２のゲート電極に電圧（ＶＧ
）を印加して前記第２のトランジスタをオンにすることによって行う記憶装置を示す。た
だしＶ１≦ＶＧ（ＶＧはＶ１以上）、Ｖ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ
２２以上）である。
記憶装置１は第１のメモリセル２及び第２のメモリセル３を有する（図１）。
第１のメモリセル２は第１のトランジスタ４及び第１のメモリ素子５を有する。第１のト
ランジスタ４は第１のチャネル１７、第１のゲート電極２２、電極２５（第１のソース電
極及び第１のドレイン電極の一方）、電極２６（第１のソース電極及び第１のドレイン電
極の他方）を有する。第１のゲート電極２２は第１のワード線６に電気的に接続され、電
極２５は第１のビット線７に電気的に接続され、電極２６は第１のメモリ素子５に電気的
に接続される。第１のチャネル１７はシリコンからなる半導体膜を用いる。その他、ゲル
マニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等からなる半導体膜を用い
てもよい。第１のトランジスタ４のしきい値電圧はＶ１である。なお第１のゲート電極２
２は第１のワード線６の一部であってもよい。電極２５は第１のビット線７の一部であっ
てもよい。
第２のメモリセル３は第２のトランジスタ８及び第２のメモリ素子９を有する。第２のト
ランジスタ８は第２のチャネル３０１、第２のゲート電極３０、電極３３（第２のソース
電極及び第２のドレイン電極の一方）及び電極３４（第２のソース電極及び第２のドレイ
ン電極の他方）を有する。第２のゲート電極３０は第２のワード線１０に電気的に接続さ
れ、電極３３は第２のビット線１１に電気的に接続され、電極３４は第２のメモリ素子９
に電気的に接続される。第２のチャネル３０１は酸化物半導体膜からなる。なお第２のゲ
ート電極３０は第２のワード線１０の一部であってもよい。電極３３は第２のビット線１
１の一部であってもよい。
第２のトランジスタ８のしきい値電圧は第２のチャネル３０１への紫外線照射により変化
する（図２）。図２は第２のトランジスタ８のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ
）の関係を模式的に示している。曲線４１は紫外線照射前、曲線４２は紫外線照射時、曲
線４３は紫外線照射後の第２のトランジスタ８のＶｇ−Ｉｄの関係を示す。第２のトラン
ジスタ８のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ２１であるが、紫外線照
射時にはＶ２２になり、紫外線照射後はＶ２３となる。すなわち、Ｖ２２＜Ｖ２３＜Ｖ２
１となる。このようにチャネルが酸化物半導体からなる場合にはシリコンなどの酸化物半
導体以外の材料とは異なる挙動を示す。この現象を用いて記憶装置１を動作させる。
実際にデータを読み出すときは第２のトランジスタ８の第２のゲート電極３０には電圧Ｖ
Ｇを印加する。電圧ＶＧはＶ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）
の関係を有する。これにより紫外線を照射していない時には第２のトランジスタ８はオフ
のままであるが、紫外線照射時には第２のトランジスタ８をオンさせることができる。な
お紫外線照射時には第２のトランジスタ８のオフ電流が増加するが、これは光リーク電流
に起因する。
照射する紫外線の波長は１０ｎｍ以上４００ｎｍ以下である。紫外線の波長が短いほど、
Ｖ２２の値は小さくなる。光源としては市販のＵＶランプ、エキシマレーザ等を用いる。
照射強度は波長及び光源に依存するが、例えば０．０１−１．００ｍＷ／ｃｍ２程度でよ
い。
次に記憶装置１の動作を説明する。第１のメモリ素子５には第三者がアクセス可能なデー
タが記憶され、第２のメモリ素子９には第三者にアクセスさせたくないデータが記憶され
る。第１のトランジスタ４のしきい値電圧はＶ１であり、Ｖ１＜Ｖ２３＜Ｖ２１である。
なお第１のチャネル１７がシリコンからなる場合、必要であれば第１のチャネル１７にｎ
型又はｐ型の不純物イオンをドープして第１のトランジスタ４のしきい値電圧Ｖ１をシフ
トさせる。
１．第１のメモリ素子５からデータを読み出す場合
まず第１のメモリ素子５に記憶されているデータ（電荷）を読み出す際の動作を説明する
。第１のワード線６に電圧ＶＧを印加することにより、第１のトランジスタ４の第１のゲ
ート電極２２に電圧ＶＧを印加して第１のトランジスタ４をオンにする。第１のトランジ
スタ４がオンすることにより、第１のメモリ素子５に記憶されているデータが第１のトラ
ンジスタ４を介して第１のビット線７へ読み出される。ただしＶ１＜ＶＧ＜Ｖ２３＜Ｖ２
１とする。
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第
２のゲート電極３０に電圧ＶＧを印加する。電圧ＶＧは紫外線未照射状態における第２の
トランジスタ８のしきい値電圧（Ｖ２１）よりも低いため、第２のトランジスタ８はオフ
のままである。したがって第２のメモリ素子９に記憶されているデータが読み出されるこ
とはない。
２．第１のメモリ素子５及び第２のメモリ素子９からデータを読み出す場合
次に第１のメモリ素子５に記憶されているデータ及び第２のメモリ素子９に記憶されてい
るデータを読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することに
より、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトラン
ジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子
５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出さ
れる。
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第
２のゲート電極３０に電圧ＶＧを印加する。このとき第２のトランジスタ８には紫外線を
照射する。具体的には第２のチャネル３０１へ紫外線を照射する。第２のトランジスタ８
のしきい値電圧はＶ２１からＶ２２へと変化する。電圧ＶＧは紫外線照射状態における第
２のトランジスタ８のしきい値電圧（Ｖ２２）よりも高いため、第２のトランジスタ８は
オンとなる。第２のトランジスタ８がオンすることにより、第２のメモリ素子９に記憶さ
れているデータが第２のトランジスタ８を介して第２のビット線１１へ読み出される。
第２のメモリ素子９からデータを読み出した後は、第２のトランジスタ８への紫外線照射
を止める。第２のトランジスタ８のしきい値電圧はＶ２２からＶ２３へと変化する。
３．第２のトランジスタ８のしきい値電圧がＶ２３となった後、第１のメモリ素子５から
データを読み出す場合
第２のトランジスタ８のしきい値電圧がＶ２３となった後、第１のメモリ素子５に記憶さ
れているデータを読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加する
ことにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１の
トランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモ
リ素子５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読
み出される。
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第
２のゲート電極３０に電圧ＶＧを印加する。電圧ＶＧは第２のトランジスタ８のしきい値
電圧（Ｖ２３）よりも低いため、第２のトランジスタ８はオフのままである。したがって
第２のメモリ素子９に記憶されているデータが読み出されることはない。
４．第２のトランジスタ８のしきい値電圧がＶ２３となった後、第１のメモリ素子５及び
第２のメモリ素子９からデータを読み出す場合
次に第１のメモリ素子５に記憶されているデータ及び第２のメモリ素子９に記憶されてい
るデータを読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することに
より、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトラン
ジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子
５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出さ
れる。
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第
２のゲート電極３０に電圧ＶＧを印加する。このとき第２のトランジスタ８には上記のよ
うに紫外線を照射する。第２のトランジスタ８のしきい値電圧はＶ２３からＶ２２へと変
化する。電圧ＶＧは紫外線照射状態における第２のトランジスタ８のしきい値電圧（Ｖ２
２）よりも高いため、第２のトランジスタ８はオンとなる。第２のトランジスタ８がオン
することにより、第２のメモリ素子９に記憶されているデータが第２のトランジスタ８を
介して第２のビット線１１へ読み出される。第２のメモリ素子９からデータを読み出した
後は、第２のトランジスタ８への紫外線照射を止める。
５．第１のメモリ素子５及び第２のメモリ素子９にデータを書き込む場合
次に第１のメモリ素子５及び第２のメモリ素子９にデータを書き込む際の動作を説明する
。第１のワード線６に電圧ＶＷを印加することにより、第１のトランジスタ４の第１のゲ
ート電極２２に電圧ＶＷを印加して第１のトランジスタ４をオンにする。第１のトランジ
スタ４がオンすることにより、第１のビット線７からデータが第１のトランジスタ４を介
して第１のメモリ素子５へ書き込まれる。ただしＶ１＜Ｖ２３＜Ｖ２１＜ＶＷである。
一方、第２のワード線１０に電圧ＶＷを印加することにより、第２のトランジスタ８の第
２のゲート電極３０に電圧ＶＷを印加して第２のトランジスタ８をオンにする。第２のト
ランジスタ８がオンすることにより、第２のビット線１１からデータが第２のトランジス
タ８を介して第２のメモリ素子９へ書き込まれる。
次に記憶装置１が有する第１のトランジスタ４、第２のトランジスタ８、第１のメモリ素
子５及び第２のメモリ素子９を説明する（図３）。図３は第１のトランジスタ４、第２の
トランジスタ８、第１のメモリ素子５及び第２のメモリ素子９の断面図である。
（第１のトランジスタ４）
第１のトランジスタ４は第１のチャネル１７を有するシリコン膜２０、第１のゲート絶縁
膜２１、第１のゲート電極２２、電極２５（第１のソース電極及び第１のドレイン電極の
一方）、電極２６（第１のソース電極及び第１のドレイン電極の他方）を有する。領域１
８は第１のソース領域及び第１のドレイン領域の一方であり、領域１９は第１のソース領
域及び第１のドレイン領域の他方である。
第１のトランジスタ４は基板１５の上の下地膜となる絶縁膜１６上に設けられる。絶縁膜
１６は基板１５に含まれる金属イオンなどの不純物が第１のトランジスタ４、第１のメモ
リ素子５、第２のトランジスタ８及び第２のメモリ素子９に侵入するのを防止する。絶縁
膜１６の上にはシリコン膜２０が設けられる。シリコン膜２０の上には第１のゲート絶縁
膜２１が設けられる。第１のゲート絶縁膜２１の上には第１のゲート電極２２が設けられ
る。電極２５は、シリコン膜２０の上に、領域１８に接するように設けられ、電極２６は
、シリコン膜２０の上に、領域１９に接するように設けられる。なおここでは第１のトラ
ンジスタ４としてトップゲート型の薄膜トランジスタ（ＴＦＴ）を示したが、ボトムゲー
ト型のＴＦＴでもよい。
第１のゲート電極２２は第１のワード線６に電気的に接続される（図示しない）。または
第１のゲート電極２２は第１のワード線６の一部であってもよい。
電極２５は第１のビット線７に電気的に接続される（図示しない）。または電極２５は第
１のビット線７の一部であってもよい。
紫外線を第２のトランジスタ８に照射する際に、第１のトランジスタ４に照射されないよ
うにするために第１のトランジスタ４の上（例えば絶縁膜２９の上）に遮光膜を設けても
よい。
（第１のメモリ素子５）
第１のメモリ素子５は電極２７、第１のゲート絶縁膜２１及び電極２８を有する。
第１のメモリ素子５は基板１５の上の下地膜となる絶縁膜１６上に設けられる。電極２７
は絶縁膜１６の上に設けられる。電極２７の上には第１のゲート絶縁膜２１が設けられる
。第１のゲート絶縁膜２１の上には電極２８が設けられる。電極２６は電極２８に接する
ように設けられる。電極２７は接地されていてもよい。第１のメモリ素子５は上記構成に
限定されることはなく、他の構成であってもよい。
その他、第１のゲート電極２２及び電極２８の上にはパッシベーション膜として絶縁膜２
３が設けられる。絶縁膜２３の上にはパッシベーション膜及び平坦化膜として絶縁膜２４
が設けられる。電極２５及び電極２６は絶縁膜２４の上にも設けられ、絶縁膜２４、絶縁
膜２３及び第１のゲート絶縁膜２１に設けられたコンタクトホール内で領域１８、領域１
９に接する。また電極２６は絶縁膜２４及び絶縁膜２３に設けられたコンタクトホール内
で電極２８と接する。電極２５及び電極２６かつ絶縁膜２４の上にパッシベーション膜及
び平坦化膜として絶縁膜２９が設けられる。
（第２のトランジスタ８）
第２のトランジスタ８は第２のゲート電極３０、第２のゲート絶縁膜３１、酸化物半導体
膜３２、電極３３（第２のソース電極及び第２のドレイン電極の一方）及び電極３４（第
２のソース電極及び第２のドレイン電極の他方）を有する。
第２のトランジスタ８は絶縁膜２９上に設けられる。第２のゲート電極３０は絶縁膜２９
の上に設けられる。第２のゲート電極３０の上には酸化物半導体膜３２が設けられる。酸
化物半導体膜３２の上に接して電極３３及び電極３４が設けられる。電極３３及び電極３
４、酸化物半導体膜３２及び第２のゲート絶縁膜３１の上にはパッシベーション膜として
絶縁膜３６が設けられる。なおここでは第２のトランジスタ８としてボトムゲート型の薄
膜トランジスタを示したが、トップゲート型の薄膜トランジスタでもよい。
第２のゲート電極３０は第２のワード線１０に電気的に接続される。または第２のゲート
電極３０は第２のワード線１０の一部であってもよい（図示しない）。
電極３３は第２のビット線１１に電気的に接続される。または電極３３は第２のビット線
１１の一部であってもよい（図示しない）。
なお紫外線は図３に示すように第２のチャネル３０１が形成される酸化物半導体膜３２に
照射する。
（第２のメモリ素子９）
第２のメモリ素子９は電極３５、第２のゲート絶縁膜３１及び電極３４を有する。
第２のメモリ素子９は絶縁膜２９上に設けられる。電極３５は絶縁膜２９の上に設けられ
る。電極３５の上には第２のゲート絶縁膜３１が設けられる。第２のゲート絶縁膜３１の
上には電極３４が設けられる。電極３５は接地されていてもよい（図示しない）。
その他、絶縁膜３６の上にはパッシベーション膜及び平坦化膜として絶縁膜３８が設けら
れる。
次に各構成要素の材料等を説明する。
基板１５は、後の加熱処理に耐えうる程度の耐熱性を有する。基板１５としては、バリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。または基板
１５は、セラミック基板、石英基板、サファイア基板、結晶化ガラス基板などの絶縁体で
なる基板でもよい。後の加熱処理に耐えうる程度の耐熱性を有していれば、ポリエチレン
テレフタレート、ポリイミド、アクリル樹脂、ポリカーボネート、ポリプロピレン、ポリ
エステル、ポリ塩化ビニル等のプラスチックフィルムなどを用いる。
絶縁膜１６は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などを用いる。絶縁膜１６は１０
−２００ｎｍの厚さを有すればよい。
シリコン膜２０は単結晶シリコン膜又は結晶性シリコン膜である。シリコン膜２０は２ｎ
ｍ以上２００ｎｍ以下の厚さを有すればよい。シリコン膜２０はｎ型又はｐ型の不純物元
素を含み、当該不純物元素を含む領域が領域１８、領域１９となる。領域１８、領域１９
の間が第１のチャネル１７となる。シリコン膜２０は必要に応じてＬＤＤ領域を有してい
てもよい。シリコンの他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化
珪素等を用いてもよい。
電極２７はシリコン膜２０と同じシリコン膜でよい。電極２７は２ｎｍ以上２００ｎｍ以
下の厚さを有すればよい。ただし導電性を持たせるためｎ型又はｐ型の不純物が含まれて
いる。また電極２７はシリコン膜でなく、金属等の導電膜であってもよい。
第１のゲート絶縁膜２１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒
化酸化シリコン膜、酸化アルミニウム膜、Ｙ２Ｏ３膜又はＨｆＯ２膜を単層でまたは積層
して形成する。第１のゲート絶縁膜２１は１０−５００ｎｍの厚さを有すればよい。
第１のゲート電極２２はモリブデン、チタン、クロム、タンタル、タングステン、アルミ
ニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料
を用いて、単層でまたは積層して形成する。第１のゲート電極２２は１０−２００ｎｍの
厚さを有すればよい。
電極２８は第１のゲート電極２２と同じ膜で設けられる。または第１のゲート電極２２と
は異なる導電膜を用いてもよい。
電極２５、電極２６はモリブデン、チタン、クロム、タンタル、タングステン、アルミニ
ウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を
用いて、単層でまたは積層して形成する。電極２５、電極２６は１００−５００ｎｍの厚
さを有すればよい。
絶縁膜２３は例えば酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、Ｙ
２Ｏ３膜又はＨｆＯ２膜を単層でまたは積層して形成する。絶縁膜２３は１０−２００ｎ
ｍの厚さを有すればよい。
絶縁膜２４、２９は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などを用いる。絶縁膜２４
、２９には水素、水酸基または水分が含まれないようにすることが好ましい。絶縁膜２４
、２９は１０ｎｍ−１μｍの厚さを有すればよい。
第２のゲート電極３０及び電極３５はモリブデン、チタン、クロム、タンタル、タングス
テン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分と
する合金材料を用いて、単層でまたは積層して形成する。第２のゲート電極３０及び電極
３５には水素、水酸基または水分が含まれないようにすることが好ましい。第２のゲート
電極３０及び電極３５は１０−２００ｎｍの厚さを有すればよい。
第２のゲート絶縁膜３１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒
化酸化シリコン膜、酸化アルミニウム膜、ハフニウムシリケート（ＨｆＳｉＯｘ）膜、Ｎ
が添加されたＨｆＳｉｘＯｙ膜、ハフニウムアルミネート（ＨｆＡｌＯｘ）膜、酸化ハフ
ニウム膜、酸化イットリウム膜を単層でまたは積層して形成する。ハフニウムシリケート
（ＨｆＳｉＯｘ）膜、Ｎが添加されたＨｆＳｉｘＯｙ膜、ハフニウムアルミネート（Ｈｆ
ＡｌＯｘ）膜、酸化ハフニウム膜、酸化イットリウム膜などのｈｉｇｈ−ｋ材料を用いる
ことでゲートリークを低減できる。第２のゲート絶縁膜３１には水素、水酸基または水分
が含まれないようにすることが好ましい。第２のゲート絶縁膜３１は１０−５００ｎｍの
厚さを有すればよい。
第２のゲート絶縁膜３１にハロゲン元素（例えば、フッ素または塩素）を５×１０１８ａ
ｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度含ませてもよい。ハロゲン元素
により酸化物半導体膜３２中、または第２のゲート絶縁膜３１と酸化物半導体膜３２との
界面に存在しうる、水素、水分、水酸基又は水素化物などの不純物を排除することができ
る。例えば第２のゲート絶縁膜３１として、窒化シリコン膜と酸化シリコン膜の積層膜を
用いる場合は、酸化物半導体膜３２に接する側を、上記濃度でハロゲン元素を含む酸化シ
リコン膜とするとよい。窒化シリコン膜が水素、水分、水酸基又は水素化物（水素化合物
ともいう）などの不純物が酸化シリコン膜に侵入することを防止する。
酸化物半導体膜３２は非晶質酸化物半導体膜又は結晶性酸化物半導体膜であり、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−
Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜
である。酸化物半導体膜３２は２ｎｍ以上２００ｎｍ以下の厚さを有ればよい。酸化物半
導体膜３２の種類及び組成によりしきい値電圧を調整することができる。
酸化物半導体膜３２には水素、水酸基または水分が含まれないようにすることが好ましい
。具体的には水素が５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔ
ｏｍｓ／ｃｍ３以下、より好ましくは５×１０１６ａｔｏｍｓ／ｃｍ３未満である。また
、３００Ｋでのキャリア濃度は５×１０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１
０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１２ａｔｏｍｓ／ｃｍ３以下、好ま
しくは１×１０１２ａｔｏｍｓ／ｃｍ３以下である。即ち、酸化物半導体膜のキャリア濃
度は、限りなくゼロに近い。また、エネルギーギャップは２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体膜中の水素濃度測定は
、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ）で行えばよい。キャリア濃度測定はホール効果測定を行えばよい。
酸化物半導体において水素はドナーであり、酸化物半導体をｎ型化する一つの要因である
ことが知られている。したがって水素を酸化物半導体から除去し、酸化物半導体の主成分
以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とすることが
できる。不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去して、高
純度化されたｉ型（真性半導体）またはそれに近づけることが好ましい。不純物を除去し
た酸化物半導体のフェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまで
することができる。
上記酸化物半導体膜３２を有する第２のトランジスタ８では、第２のゲート電極３０に負
の電位（逆バイアス）が印加しても、オフ電流は小さい。キャリア濃度が低いため、オフ
電流に寄与する少数キャリア濃度（ホール濃度）が小さいからである。
例えば第２のトランジスタ８のチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素
子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ
値）が０．１Ｖ／ｄｅｃ．（第２のゲート絶縁膜３１の厚さ１００ｎｍ）が得られる。
酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、第
２のトランジスタ８の動作を良好なものとすることができる。特に、オフ電流を低減する
ことができる。
また酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ
）は４．３ｅＶと言われている。例えば電極３３及び電極３４にチタン（Ｔｉ）を用いる
と、Ｔｉの仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属
（Ｔｉ）−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されな
い。すなわち酸化物半導体膜３２にｎ型の不純物を添加しなくてもＴｉから酸化物半導体
膜３２に電子が注入される。
電極３３及び電極３４はモリブデン、チタン、クロム、タンタル、タングステン、アルミ
ニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料
を用いて、単層でまたは積層して形成する。電極３３及び電極３４には水素、水酸基また
は水分が含まれないようにすることが好ましい。電極３３及び電極３４は１０−５００ｎ
ｍの厚さを有すればよい。
絶縁膜３６は酸化物絶縁膜であり、例えば酸化シリコン膜を用いる。絶縁膜３６には水素
、水酸基または水分が含まれないようにすることが好ましい。絶縁膜３６は１０−２００
ｎｍの厚さを有すればよい。なお酸化シリコン膜に代えて、酸化窒化シリコン膜、酸化ア
ルミニウム膜、または酸化窒化アルミニウム膜などを用いることもできる。
絶縁膜３６にハロゲン元素（例えば、フッ素または塩素）を５×１０１８ａｔｏｍｓ／ｃ
ｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度含ませてもよい。ハロゲン元素により酸化物
半導体膜３２中、または絶縁膜３６と酸化物半導体膜３２との界面に存在しうる、水素、
水分、水酸基又は水素化物などの不純物を排除することができる。
なお絶縁膜３６の直上であって、第２のゲート電極３０の上方にいわゆるバックゲートを
設けることにより、しきい値電圧を調整することができる。
絶縁膜３８は例えば酸化シリコン膜や窒化シリコン膜を用いる。絶縁膜３８には水素、水
酸基または水分が含まれないようにすることが好ましい。絶縁膜３８は１００ｎｍ−１μ
ｍの厚さを有すればよい。
第１のワード線６、第２のワード線１０、第１のビット線７及び第２のビット線１１は、
代表的には、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム
、ネオジム、スカンジウムから選ばれた元素でなる単体、上述の元素を成分とする合金、
上述の元素を成分とする化合物（酸化物や窒化物）などの導電材料を用いることができる
。また、インジウム錫酸化物（以下、ＩＴＯと示す。）、酸化タングステンを含むインジ
ウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウ
ム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を
添加したインジウム錫酸化物などの透光性を有する導電性材料を用いてもよい。また、こ
れらの材料を含む積層構造を適用することもできる。
次に図３に示した記憶装置１の作製方法を説明する。基板１５の上に絶縁膜１６をＣＶＤ
法又はスパッタリング法により形成する。
絶縁膜１６の上にシリコン膜をＣＶＤ法又はスパッタリング法により成膜し、フォトリソ
グラフィ工程により形成したレジストマスクを用いてエッチングを行い、シリコン膜２０
を形成する。またシリコン膜２０と同時に電極２７となるシリコン膜を形成してもよい。
シリコン膜２０が単結晶シリコン膜の場合、非晶質シリコン膜を成膜し、その後連続発振
レーザ光や発振周波数が１−１０ＭＨｚのレーザ光を照射して単結晶化する。または単結
晶シリコン基板から単結晶シリコン膜を絶縁膜１６上に転写してもよい。
シリコン膜２０が結晶性シリコン膜の場合、非晶質シリコン膜を成膜し、その後エキシマ
レーザ光を照射して結晶化する。または非晶質シリコン膜の上にＮｉなどの金属膜を成膜
した後、非晶質シリコン膜を熱結晶化してもよい。またはＣＶＤ法により結晶性シリコン
膜を成膜してもよい。シリコン膜２０にはｎ型又はｐ型の不純物イオンをドープして第１
のトランジスタ４のしきい値電圧Ｖ１をシフトさせてもよい。
電極２７にシリコン膜を用いない場合は、絶縁膜１６上に金属等の導電膜を成膜し、フォ
トリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、電極２７
を形成する。
次に、シリコン膜２０の上に第１のゲート絶縁膜２１をＣＶＤ法又はスパッタリング法に
より形成する。
第１のゲート絶縁膜２１の上に導電膜をスパッタリング法により形成し、フォトリソグラ
フィ工程により形成したレジストマスクを用いてエッチングを行い、第１のゲート電極２
２及び電極２８を形成する。なお電極２７をシリコン膜２０と同じ膜で形成する場合は、
電極２８を形成する前にｎ型又はｐ型の不純物イオンを添加して導電性を付与する。
第１のゲート電極２２をマスクとし、ｎ型又はｐ型の不純物元素をドーピングして、シリ
コン膜２０に領域１８及び領域１９を形成する。ｎ型又はｐ型の不純物元素がドープされ
ていない領域が第１のチャネル１７となる。
第１のゲート電極２２の上に絶縁膜２３をＣＶＤ法又はスパッタリング法により形成する
。絶縁膜２３の上に絶縁膜２４をＣＶＤ法、スパッタリング法又は塗布法により形成する
。
次に、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い
、絶縁膜２４、絶縁膜２３及びゲート絶縁膜２１に開口を形成する。開口は領域１８、領
域１９及び電極２８に達する。
絶縁膜２４の上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストマス
クを用いてエッチングを行い、電極２５及び電極２６を形成する。
電極２５及び電極２６の上に絶縁膜２９をＣＶＤ法、スパッタリング法又は塗布法により
形成する。なお絶縁膜２９中に水素が多量に含まれないようにするためにスパッタリング
法で成膜することが好ましい。
絶縁膜２９として、例えば酸化珪素膜を形成する場合を説明する。水素、水、水酸基また
は水素化物（水素化合物ともいう。）などが除去された高純度酸素を含むスパッタガスを
導入しシリコン半導体のターゲットを用いて、酸化珪素膜を成膜する。また成膜温度は室
温でもよいし、基板１５を加熱していてもよい。
または石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットの間と
の距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及び
アルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦ
スパッタリング法により酸化珪素膜を成膜する。なお、石英（好ましくは合成石英）に代
えてシリコンターゲットを用いてもよい。なお、スパッタガスとして酸素または、酸素及
びアルゴンの混合ガスを用いて行う。
なお成膜室内の残留水分を除去しつつ絶縁膜２９を成膜することが好ましい。絶縁膜２９
に水素、水、水酸基または水素化物などが含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基また
は水素化物などが排気されるため、当該成膜室で成膜し絶縁膜２９に含まれる不純物の濃
度を低減できる。
スパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度数ｐｐｍ、又は濃
度数ｐｐｂまで除去された高純度ガスを用いることが好ましい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、Ｄ
Ｃスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリン
グ法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッ
タリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング
方法を適宜用いることができる。
絶縁膜２９として窒化珪素膜と酸化珪素膜とを積層する場合、窒化珪素膜と酸化珪素膜を
同じ成膜室において、共通のシリコンターゲットを用いて成膜する。先に窒素を含むスパ
ッタガスを導入して、成膜室内に装着されたシリコンターゲットを用いて窒化珪素膜を形
成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化珪
素膜を成膜する。窒化珪素膜と酸化珪素膜とを大気に曝露せずに連続して形成することが
できるため、窒化珪素膜表面に水素、水、水酸基または水素化物などの不純物が吸着する
ことを防止することができる。
絶縁膜２９上に導電膜を形成した後、フォトリソグラフィ工程により形成したレジストマ
スクを用いてエッチングして第２のゲート電極３０、電極３５を形成する。導電膜に水素
、水酸基または水分が含まれないようにするためスパッタリング法で成膜することが好ま
しい。第２のゲート電極３０の端部はテーパ形状であると、後に積層する第２のゲート絶
縁膜３１の被覆性が向上するため好ましい。
第２のゲート電極３０、電極３５上に第２のゲート絶縁膜３１を形成する。第２のゲート
絶縁膜３１に水素、水酸基または水分が含まれないようにするためスパッタリング法で成
膜することが好ましい。そのために成膜の前処理として、スパッタリング装置の予備加熱
室で基板１５を予備加熱し、基板１５に吸着した水素、水、水酸基または水素化物などの
不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上
４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排
気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる
。
例えば第２のゲート絶縁膜３１として酸化シリコン膜を成膜する場合には、ターゲットと
してシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、
酸素及びアルゴンの混合ガスを用いて行う。
第２のゲート絶縁膜３１上に酸化物半導体膜をスパッタリング法により形成する。スパッ
タリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッ
タを行い、第２のゲート絶縁膜３１の表面に付着しているゴミを除去することが好ましい
。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周
波電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。な
お、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
上記した酸化物半導体を有するターゲットに用いる。例えば、酸化亜鉛を主成分とする金
属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例と
しては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：０
．５［ａｔｏｍ％］）を用いることができる。Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物タ
ーゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、またはＩｎ：Ｇａ：Ｚ
ｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。金属
酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％
以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半
導体膜は緻密な膜となる。ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用い
てもよい。
希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアル
ゴン）及び酸素雰囲気下において酸化物半導体膜を成膜する。
スパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度数ｐｐｍ、又は濃
度数ｐｐｂまで除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板１５を保持し、成膜室内の残留水分を除去しつつ水
素、水、水酸基または水素化物などの不純物が除去されたスパッタリングガスを導入し、
上記ターゲットを用いて酸化物半導体膜を成膜する。成膜室内の残留水分を除去するため
には、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポ
ンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては
、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用い
て排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より
好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物
半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板１５
を、例えば４００℃未満の温度に加熱してもよい。
成膜条件の一例としては、基板１５の温度を室温とし、基板とターゲットの間との距離を
１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流
量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パル
ス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともい
う）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは２
ｎｍ以上２００ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異
なり、材料に応じて適宜厚みを選択すればよい。
次に、フォトリソグラフィ工程により形成したレジストマスクを用いて酸化物半導体膜を
エッチングして酸化物半導体膜３２を形成する。なお、ここでの酸化物半導体膜のエッチ
ングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
酸化物半導体膜３２に加熱処理を行ってもよい。加熱処理の温度は４００℃以上７５０℃
以下、好ましくは４００℃以上基板の歪み点未満とする。加熱処理によって酸化物半導体
膜３２の脱水化または脱水素化を行うことができる。例えば電気炉にて酸化物半導体膜３
２に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れさせ
ないことで、酸化物半導体膜３２への水素、水、水酸基または水素化物などの再浸入を防
ぐことができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
また加熱処理はＧＲＴＡを行ってもよい。ＧＲＴＡは６５０℃〜７００℃の高温に加熱し
た不活性ガス雰囲気にて数分間加熱する。ＧＲＴＡを用いると短時間での高温加熱処理が
可能となる。
加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水素、水
、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入
する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９
９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ
以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
加熱処理の条件、または酸化物半導体膜３２の材料によっては、結晶化し、微結晶膜また
は多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結
晶の酸化物半導体膜となる場合もある。また、加熱処理の条件、または酸化物半導体膜の
材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、
非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ
以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体膜３２及び第２の
ゲート絶縁膜３１の表面に付着しているレジスト残渣などを除去することが好ましい。
酸化物半導体膜３２及び第２のゲート絶縁膜３１上に導電膜をスパッタリング法にて形成
する。導電膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜前に
上記の前処理を行うことが好ましい。導電膜をフォトリソグラフィ工程により形成したレ
ジストマスクを用いてエッチングを行い、電極３３、電極３４を形成する。
次に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している
酸化物半導体膜３２の表面に付着した吸着水などを除去する。または酸素とアルゴンの混
合ガスを用いてプラズマ処理を行う。
プラズマ処理後、大気に触れることなく、酸化物半導体膜３２上に接するパッシベーショ
ン膜となる絶縁膜３６を形成する。酸化物半導体膜３２が電極３３、電極３４と接する領
域以外の領域において、酸化物半導体膜３２と絶縁膜３６とが接する。
絶縁膜３６として酸化シリコン膜を用いる場合、基板１５を室温または１００℃未満の温
度に加熱した状態で、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し
シリコン半導体のターゲットを用いて、欠陥を含む酸化シリコン膜を成膜する。
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１
Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．
４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣ
スパッタリング法により酸化シリコン膜を成膜する。なお、シリコンターゲットに代えて
石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのターゲットとして用いる
ことができる。なお、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用
いて行う。
この場合において、処理室内の残留水分を除去しつつ絶縁膜３６を成膜することが好まし
い。酸化物半導体膜３２及び絶縁膜３６に水素、水酸基または水分が含まれないようにす
るためである。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いるこ
とが好ましい。
さらに、絶縁膜３６と酸化物半導体膜３２とを接した状態で１００℃乃至４００℃で加熱
処理を行ってもよい。絶縁膜３６は欠陥を多く含むため、この加熱処理によって酸化物半
導体膜３２中に含まれる水素、水分、水酸基または水素化物などの不純物を絶縁膜３６に
拡散させ、酸化物半導体膜３２中に含まれる該不純物をより低減させることができる。
上記のように酸化物半導体膜３２を形成するに際し、反応雰囲気中の残留水分を除去する
ことで、該酸化物半導体膜３２中の水素及び水素化物の濃度を低減することができる。そ
れにより酸化物半導体膜３２の安定化を図ることができる。
絶縁膜３６上に平坦化膜として絶縁膜３８を形成する。絶縁膜３８は、基板１５を１００
℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガス
を導入しシリコン半導体のターゲットを用いて、例えば窒化シリコン膜を成膜する。この
場合においても、絶縁膜３６と同様に、処理室内の残留水分を除去しつつ絶縁膜３８を成
膜することが好ましい。
第１のワード線６は第１のゲート電極２２を用いてもよいし、絶縁膜３８の上に、導電膜
を用いて第１のワード線６を形成してもよい。また第２のワード線１０は第２のゲート電
極３０を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第２のワード線１０を形成
してもよい。
第１のビット線７は電極２５を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第１
のビット線７を形成してもよい。また第２のビット線１１は電極３３を用いてもよいし、
絶縁膜３８の上に、導電膜を用いて第２のビット線１１を形成してもよい。
（実施形態２）
本実施形態は、第１のメモリセルと、第２のメモリセルとを有し、第１のメモリセル及び
第２のメモリセルに設けられるトランジスタとは別に第３のトランジスタを有し、第３の
トランジスタの第３のチャネルが酸化物半導体膜からなる記憶装置を示す。具体的には、
第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、第２のトランジ
スタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジスタと、を有し
、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第
１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１の
ワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１の
ビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素
子に電気的に接続され、第２のトランジスタは、第２のチャネル、第２のゲート電極、第
２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一
部である、又は第２のワード線に電気的に接続され、第２のソース電極及び第２のドレイ
ン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、
他方は第２のメモリ素子に電気的に接続され、第３のトランジスタは、第３のチャネル、
第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のチャネルは
酸化物半導体膜からなり、第３のソース電極及び第３のドレイン電極の一方は第２のワー
ド線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、
紫外線照射前における前記第３のトランジスタのしきい値電圧はＶ３１であり、紫外線照
射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における
第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き
込み及び読み出しは、紫外線を照射しながら第３のゲート電極に電圧（ＶＧ）を印加して
第３のトランジスタをオンにし、選択信号を第２のゲート電極に印加して第２のトランジ
スタをオンすることによって行う記憶装置を示す。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１
（電圧ＶＧは電圧Ｖ３２以上）である。
記憶装置５１は第１のメモリセル５２、第２のメモリセル５３及び第３のトランジスタ６
２を有する（図４）。
第１のメモリセル５２は第１のトランジスタ５４及び第１のメモリ素子５５を有する。第
１のトランジスタ５４の第１のゲート電極３０４は第１のワード線５６に電気的に接続さ
れ、電極３０３（第１のソース電極及び第１のドレイン電極の一方）は第１のビット線５
７に電気的に接続され、電極３０５（第１のソース電極及び第１のドレイン電極の他方）
は第１のメモリ素子５５に電気的に接続される。なお第１のゲート電極３０４は第１のワ
ード線５６の一部であってもよい。電極３０３は第１のビット線５７の一部であってもよ
い。
第２のメモリセル５３は第２のトランジスタ５８及び第２のメモリ素子５９を有する。第
２のトランジスタ５８の第２のゲート電極３０８は第２のワード線６０に電気的に接続さ
れ、電極３０７（第２のソース電極及び第２のドレイン電極の一方）は第２のビット線６
１に電気的に接続され、電極３０９（第２のソース電極及び第２のドレイン電極の他方）
は第２のメモリ素子５９に電気的に接続される。なお第２のゲート電極３０８は第２のワ
ード線６０の一部であってもよい。電極３０７は第２のビット線６１の一部であってもよ
い。
第１のトランジスタ５４の第１のチャネル３０２及び第２のトランジスタ５８の第２のチ
ャネル３０６はシリコンからなる半導体膜を用いる。その他、ゲルマニウム、シリコン−
ゲルマニウム、ヒ化ガリウム、炭化珪素等からなる半導体膜を用いてもよい。第１のトラ
ンジスタ５４の第１のゲート電極３０４及び第２のトランジスタ５８の第２のゲート電極
３０８には同じ電圧（ＶＷ）印加してオンさせるのが好ましい。ただし第１のトランジス
タのしきい値電圧はＶ１であり、第２のトランジスタのしきい値電圧はＶ２であり、Ｖ１
、Ｖ２＜ＶＷである。したがって第１のトランジスタ５４及び第２のトランジスタ５８は
同じ構成を有することが好ましい。
第３のトランジスタ６２の第３のチャネル３１０は酸化物半導体膜からなる。第３のトラ
ンジスタ６２の第３のゲート電極３１２には当該第３のトランジスタ６２をオン又はオフ
させるための信号が入力される。電極３１３（第３のソース電極及び第３のドレイン電極
の一方）は第２のワード線６０に電気的に接続される。ここで「電気的に接続」とは直接
電気的に接続されることの他、間接的に電気的に接続されることも含む。したがって電極
３１３は第２のワード線６０に直接電気的に接続されることの他、レベルシフタ及びバッ
ファを介して第２のワード線６０に電気的に接続されることやデコーダ、レベルシフタ及
びバッファを介して第２のワード線６０に電気的に接続されることも含む。
一方、第３のトランジスタ６２の電極３１１（第３のソース電極及び第３のドレイン電極
の他方）は入力端子６３に電気的に接続され、前記第２のトランジスタ５８をオン又はオ
フする選択信号が入力される。
第３のトランジスタ６２のしきい値電圧は第３のチャネルへの紫外線照射により変化する
（図５）。図５は第３のトランジスタ６２のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）
の関係を模式的に示している。曲線７１は紫外線照射前、曲線７２は紫外線照射時、曲線
７３は紫外線照射後の第３のトランジスタ６２のＶｇ−Ｉｄの関係を示す。第３のトラン
ジスタ６２のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ３１であるが、紫外線
照射時にはＶ３２になり、紫外線照射後はＶ３３となる。この現象を用いて記憶装置５１
を動作させる。
実際にデータを書き込み、読み出すときは第３のトランジスタ６２の第３のゲート電極３
１２には電圧ＶＧを印加する。電圧ＶＧはＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電
圧Ｖ３２以上）の関係を有する。これにより紫外線を照射していない時には第３のトラン
ジスタ６２はオフのままであるが、紫外線照射時には第３のトランジスタ６２をオンさせ
ることができる。なお紫外線照射時には第３のトランジスタ６２のオフ電流が増加するが
、これは光リーク電流に起因する。
次に記憶装置５１の動作を説明する。第１のメモリ素子５５には第三者がアクセス可能な
データを書き込み、読み出す。第２のメモリ素子５９には第三者にアクセスさせたくない
データを書き込み、読み出す。
１．第１のメモリ素子５５にデータを書き込み、読み出す場合
まず第１のメモリ素子５５にデータ（電荷）を書き込み、読み出す際の動作を説明する。
第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１の
ゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のト
ランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素
子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶す
る。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより
、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトラン
ジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ
素子５５からデータが第１のビット線５７に読み出される。
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され
、第３のトランジスタ６２の第３のゲート電極３１２には電圧ＶＧが印加される。ただし
第３のトランジスタには紫外線は照射されない。ＶＧは第３のトランジスタ６２のしきい
値電圧（Ｖ３１）よりも低いため、第３のトランジスタ６２はオフのままである。したが
って第２のトランジスタ５８はオフのままであり、第２のメモリ素子５９にデータを書き
込むことはできず、データを読み出すことはできない。
２．第２のメモリ素子５９にデータを書き込み、読み出す場合
第２のメモリ素子５９にデータ（電荷）を書き込み、読み出す際の動作を説明する。第３
のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３のト
ランジスタ６２には紫外線を照射する。具体的には第３のチャネル３１０に紫外線を照射
する。第３のトランジスタ６２のしきい値電圧はＶ３１からＶ３２へと変化する。電圧Ｖ
Ｇは紫外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高
いため、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすること
により、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷ
が第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５
８がオンになる。第２のトランジスタ５８がオンすることにより、第２のビット線６１か
らデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９は容量等で形成され
ているからデータを記憶する。
次にデータを読み出すときは、第３のトランジスタ６２の第３のゲート電極３１２に電圧
ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。第３のトラン
ジスタ６２のしきい値電圧はＶ３２へと変化する。電圧ＶＧは紫外線照射状態における第
３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６
２はオンとなる。第３のトランジスタ６２がオンすることにより、入力端子６３に印加さ
れた電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２の
ゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジス
タ５８がオンすることにより、第２のメモリ素子５９からデータが第２のビット線６１に
読み出される。
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第３のトランジスタ
６２への紫外線照射を止める。第３のトランジスタ６２のしきい値電圧はＶ３３となる。
３．第３のトランジスタ６２のしきい値電圧がＶ３３となった後、第１のメモリ素子５５
にデータを書き込み、読み出す場合
第３のトランジスタ６２のしきい値電圧がＶ３３となった後、第１のメモリ素子５５に記
憶されているデータを書き込み、読み出す際の動作を説明する。第１のワード線５６に電
圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧
ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンす
ることにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第１
のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み出
すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５
４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする
。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが第
１のビット線５７に読み出される。
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され
、第３のトランジスタ６２の第３のゲート電極３１２には電圧ＶＧが印加される。ただし
第３のトランジスタには紫外線は照射されない。ＶＧは第３のトランジスタ６２のしきい
値電圧（Ｖ３３）よりも低いため、第３のトランジスタ６２はオフのままである。したが
って第２のトランジスタ５８はオフのままであり、第２のメモリ素子９にデータを書き込
むことはできず、データを読み出すことはできない。
４．第３のトランジスタ６２のしきい値電圧がＶ３３となった後、第２のメモリ素子５９
にデータを書き込み、読み出す場合
第３のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３
のトランジスタ６２には紫外線を照射する。第３のトランジスタ６２のしきい値電圧はＶ
３３からＶ３２へと変化する。電圧ＶＧは紫外線照射状態における第３のトランジスタ６
２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６２はオンとなる。第
３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２
のワード線６０に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０
８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンす
ることにより、第２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２
のメモリ素子５９は容量等で形成されているからデータを記憶する。
次にデータを読み出すときは、第３のトランジスタ６２の第３のゲート電極３１２に電圧
ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。電圧ＶＧは紫
外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため
、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすることにより
、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷが第２
のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオ
ンになる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデ
ータが第２のビット線６１に読み出される。
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第３のトランジスタ
６２への紫外線照射を止める。
次に第３のトランジスタ６２をデコーダとレベルシフタの間に設け、第３のトランジスタ
６２をレベルシフタ及びバッファを介してワード線に接続する例を示す（図６）。
第１のメモリセル５２が複数設けられ、第２のメモリセル５３が複数設けられている。ワ
ード線１０１−１０６、バッファ１０７−１１２、レベルシフタ１１４−１１９、デコー
ダ１２０−１２５が設けられる。
第１のメモリセル５２は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７
及びワード線１０１に関して説明すると、ワード線１０１はバッファ１０７の出力部に電
気的に接続され、バッファ１０７の入力部はレベルシフタ１１４の出力部に電気的に接続
される。レベルシフタ１１４の入力部はデコーダ１２０の出力部に電気的に接続される。
デコーダ１２０の入力部にはアドレス線Ａ１及びアドレス線Ａ２から選択信号が入力され
る。
第２のメモリセル５３はワード線１０５又はワード線１０６に電気的に接続される。例え
ばデコーダ１２４、レベルシフタ１１８及びワード線１０５に関して説明すると、ワード
線１０５はバッファ１１１の出力部に電気的に接続され、バッファ１１１の入力部はレベ
ルシフタ１１８の出力部に電気的に接続される。レベルシフタ１１８の入力部は第３のト
ランジスタ６２の電極３１３（第３のソース電極及び第３のドレイン電極の一方）に電気
的に接続され、電極３１１（第３のソース電極及び第３のドレイン電極の他方）はデコー
ダ１２４の出力部に電気的に接続される。デコーダ１２４の入力部にはアドレス線ＡＸ及
びアドレス線Ａ２から選択信号が入力される。
アドレス線ＡＸ及びアドレス線Ａ２からの選択信号によりデコーダ１２４は第２のメモリ
セル５３にデータを書き込み、データを読み出すための選択信号を出力する。選択信号は
第３のトランジスタ６２の電極３１１に入力される。第３のトランジスタ６２の第３のゲ
ート電極３１２には制御線ＣＴＲＬからＶＧが入力される。このとき第３のトランジスタ
６２に紫外線が照射されていれば、第３のトランジスタ６２はオンになり、選択信号はレ
ベルシフタ１１８、バッファ１１１を介してワード線１０５に印加され、第２のメモリセ
ル５３がオンする。第２のメモリセル５３がオンすることにより、データを書き込むこと
、及びデータを読み出すことができる。
デコーダ１２５、第３のトランジスタ６２、レベルシフタ１１９及びバッファ１１２、ワ
ード線１０６及び第２のメモリセル５３の動作も同様である。第２のメモリセル５３に関
しては第３のトランジスタが設けられるため、第三者がアクセスできない。
一方、第１のメモリセル５２の方は、例えばデコーダ１２０、レベルシフタ１１４、バッ
ファ１０７及びワード線１０１に関して説明すると、アドレス線Ａ１及びアドレス線Ａ２
からの信号によりデコーダ１２０は第１のメモリセル５２にデータを書き込み、データを
読み出すための選択信号を出力する。選択信号はレベルシフタ１１４及びバッファ１０７
を介してワード線１０１に印加され、第１のメモリセル５２がオンする。第１のメモリセ
ル５２がオンすることにより、データを書き込み、データを読み出すことができる。第１
のメモリセル５２に関しては第３のトランジスタが設けられていないため、第三者がアク
セス可能である。
次に第３のトランジスタ６２の電極３１３（第３のソース電極及び第３のドレイン電極の
一方）をデコーダへの入力部と接続させる例を示す（図７）。
第１のメモリセル５２が複数設けられ、第２のメモリセル５３が複数設けられている。ワ
ード線１０１−１０６、バッファ１０７−１１２、レベルシフタ１１４−１１９、デコー
ダ１２０−１２５が設けられる。
第１のメモリセル５２は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７
及びワード線１０１に関して説明すると、ワード線１０１はバッファ１０７の出力部に電
気的に接続され、バッファ１０７の入力部はレベルシフタ１１４の出力部に電気的に接続
される。レベルシフタ１１４の入力部はデコーダ１２０の出力部に電気的に接続される。
デコーダ１２０の入力部にはアドレス線Ａ１及びアドレス線Ａ２から選択信号が入力され
る。
第２のメモリセル５３はワード線１０５又はワード線１０６に電気的に接続される。例え
ばデコーダ１１１、レベルシフタ１１８及びワード線１０５に関して説明すると、ワード
線１０５はバッファ１１１の出力部に電気的に接続され、バッファ１１１の入力部はレベ
ルシフタ１１８の出力部に電気的に接続される。レベルシフタ１１８の入力部はデコーダ
１２４の出力部に電気的に接続される。デコーダ１２４の入力部の一方は第３のトランジ
スタ６２の電極３１３に電気的に接続され、他方はアドレス線Ａ２に電気的に接続される
。第３のトランジスタ６２の電極３１１はアドレス線ＡＸに電気的に接続される。
アドレス線ＡＸ及びアドレス線Ａ２からの信号によりデコーダ１２４は第２のメモリセル
５３にデータを書き込み、データを読み出すための選択信号を出力する。ここでアドレス
線ＡＸからの信号は、まず第３のトランジスタ６２の電極３１１に入力される。第３のト
ランジスタ６２の第３のゲート電極３１２には制御線ＣＴＲＬからＶＧが入力される。こ
のとき第３のトランジスタ６２に紫外線が照射されていれば、第３のトランジスタ６２は
オンになり、アドレス線ＡＸからの信号はデコーダ１２４へ入力される。その後、選択信
号はレベルシフタ１１８、バッファ１１１を介してワード線１０５に印加され、第２のメ
モリセル５３がオンする。第２のメモリセル５３がオンすることにより、データを書き込
み、データを読み出すことができる。
デコーダ１２５、第３のトランジスタ６２、レベルシフタ１１９及びバッファ１１２、ワ
ード線１０６及び第２のメモリセル５３の動作も同様である。第２のメモリセルに関して
は第３のトランジスタが設けられるため、第三者がアクセスできない。
一方、第１のメモリセル５２の方は、例えばデコーダ１２０、レベルシフタ１１４、バッ
ファ１０７及びワード線１０１に関して説明すると、アドレス線Ａ１及びアドレス線Ａ２
からの信号によりバッファ１２０は第１のメモリセル５２にデータを書き込み、データを
読み出すための選択信号を出力する。選択信号はレベルシフタ１１４及びバッファ１０７
を介してワード線１０１に印加され、第１のメモリセル５２がオンする。第１のメモリセ
ル５２がオンすることにより、データを書き込み、データを読み出すことができる。第１
のメモリセル５２に関しては第３のトランジスタ６２が設けられていないため、第三者が
アクセス可能である。
第１のトランジスタ５４は実施形態１の第１のトランジスタ４と同様の構成及び材料を有
する。また第２のトランジスタ５８も実施形態１の第１のトランジスタ４と同様の構成、
材料を有する。
第１のメモリ素子５５は実施形態１の第１のメモリ素子５と同様の構成及び材料を有する
。また第２のメモリ素子５９も実施形態１の第１のメモリ素子５と同様の構成及び材料を
有する。
第３のトランジスタ６２は実施形態１の第２のトランジスタ８と同様の構成及び材料を有
する。
記憶装置５１は実施形態１に示した方法を適用して作製することができる。
（実施形態３）
本実施形態は実施形態２の変形例である。第３のトランジスタに加えて第４のトランジス
タを有する記憶装置を示す。第３のトランジスタの第３のチャネルは第１のトランジスタ
の第１のチャネル及び第２のトランジスタの第２のチャネルと同様にシリコン等の半導体
膜からなるが、第４のトランジスタの第４のチャネルは酸化物半導体膜からなる。そして
第４のトランジスタの第４のソース電極及び第４のドレイン電極の一方は、第３のトラン
ジスタの第３のゲート電極と電気的に接続されている。
具体的には、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、
第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジ
スタと、第４のトランジスタと、を有し、第１のトランジスタは、第１のチャネル、第１
のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第
１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極
及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電
気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、
第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続さ
れ、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又
は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第
３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３の
ドレイン電極を有し、第３のソース電極及び第３のドレイン電極の一方は第２のワード線
に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、第４
のトランジスタは、第４のチャネル、第４のゲート電極、第４のソース電極及び第４のド
レイン電極を有し、第４のチャネルは酸化物半導体膜からなり、第４のソース電極及び第
４のドレイン電極の一方は第３のゲート電極に電気的に接続され、他方には第３のトラン
ジスタをオンする選択信号が入力され、紫外線照射前における第４のトランジスタのしき
い値電圧はＶ３１であり、紫外線照射時における第４のトランジスタのしきい値電圧はＶ
３２であり、紫外線照射後における第４のトランジスタのしきい値電圧はＶ３３であり、
第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら第４のゲ
ート電極に電圧（ＶＧ）を印加して第４のトランジスタをオンすることで第３のトランジ
スタをオンにし、選択信号を第２のゲート電極に印加して第２のトランジスタをオンする
ことによって行う記憶装置を示す。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電
圧Ｖ３２以上）である。
記憶装置５１は第１のメモリセル５２、第２のメモリセル５３、第３のトランジスタ６２
及び第４のトランジスタ２００を有する（図１６）。
第１のメモリセル５２及び第２のメモリセル５３は実施形態２の第１のメモリセル５２及
び第２のメモリセル５３と同じである。
第１のトランジスタ５４の第１のチャネル３０２及び第２のトランジスタ５８の第２のチ
ャネル３０６はシリコン等の半導体からなる。第１のトランジスタ５４の第１のゲート電
極３０４及び第２のトランジスタ５８の第２のゲート電極３０８には同じ電圧（ＶＷ）印
加してオンさせるのが好ましい。ただし第１のトランジスタのしきい値電圧はＶ１であり
、第２のトランジスタのしきい値電圧はＶ２であり、Ｖ１、Ｖ２＜ＶＷである。したがっ
て第１のトランジスタ５４及び第２のトランジスタ５８は同じ構成を有することが好まし
い。
第３のトランジスタ６２の第３のチャネル３１０は第１のトランジスタ５４の第１のチャ
ネル３０２及び第２のトランジスタ５８の第２のチャネル３０６と同じであり、シリコン
からなる。その他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等
を用いてもよい。第４のトランジスタ２００の第４のチャネル３１４は酸化物半導体膜か
らなる。
第１のトランジスタ５４の第１のゲート電極３０４、第２のトランジスタ５８の第２のゲ
ート電極３０８及び第３のトランジスタ６２の第３のゲート電極３１２には同じ電圧（Ｖ
Ｗ）印加してオンさせるのが好ましい。ただし第１のトランジスタ５４のしきい値電圧は
Ｖ１であり、第２のトランジスタ５８のしきい値電圧はＶ２であり、第３のトランジスタ
６２のしきい値電圧はＶ３であり、Ｖ１、Ｖ２、Ｖ３＜ＶＷである。したがって第１のト
ランジスタ５４、第２のトランジスタ５８及び第３のトランジスタ６２は同じ構成を有す
ることが好ましい。
第３のトランジスタ６２の第３のゲート電極３１２には当該第３のトランジスタ６２をオ
ン又はオフさせるための信号が入力される。電極３１３（第３のソース電極及び第３のド
レイン電極の一方）は第２のワード線６０に電気的に接続される。ここで「電気的に接続
」とは直接電気的に接続されることの他、間接的に電気的に接続されることも含む。した
がって電極３１３は第２のワード線６０に直接電気的に接続されることの他、レベルシフ
タ及びバッファを介して第２のワード線６０に電気的に接続されることやデコーダ、レベ
ルシフタ及びバッファを介して第２のワード線６０に電気的に接続されることも含む。
一方、第３のトランジスタ６２の電極３１１（第３のソース電極及び第３のドレイン電極
の他方）は入力端子６３に電気的に接続され、前記第２のトランジスタ５８をオン又はオ
フする選択信号が入力される。
第４のトランジスタ２００の第４のゲート電極３１６には当該第４のトランジスタ２００
をオン又はオフさせるための信号が入力される。電極３１５（第４のソース電極及び第４
のドレイン電極の一方）は第３のトランジスタ６２の第３のゲート電極３１２に電気的に
接続される。電極３１７（第４のソース電極及び第４のドレイン電極の他方）には第３の
トランジスタ６２をオン又はオフする選択信号が入力される。必要に応じて、容量２０１
を設けてよい。容量２０１は第４のトランジスタ２００がオフになっても、第３のトラン
ジスタをオンさせるための電荷を保持する。容量２０１の一方の電極３１８は電極３１５
及び第３のトランジスタ６２の第３のゲート電極３１２に電気的に接続される。他方の電
極３１９には基準電圧が印加される。
第４のトランジスタ２００のしきい値電圧は第４のチャネル３１４への紫外線照射により
変化する（図５）。曲線７１は紫外線照射前、曲線７２は紫外線照射時、曲線７３は紫外
線照射後の第４のトランジスタ２００のＶｇ−Ｉｄの関係を示す。第４のトランジスタ２
００のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ３１であるが、紫外線照射時
にはＶ３２になり、紫外線照射後はＶ３３となる。この現象を用いて記憶装置５１を動作
させる。
実際にデータを書き込み、読み出すときは第４のトランジスタ２００の第４のゲート電極
には電圧ＶＧを印加する。電圧ＶＧはＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ
３２以上）の関係を有する。これにより紫外線を照射していない時には第４のトランジス
タ２００はオフのままであるが、紫外線照射時には第４のトランジスタ２００をオンさせ
ることができる。紫外線照射前及び紫外線照射後の第４のトランジスタ２００がノーマリ
ーオフ型のトランジスタである場合にはＶＧ＝０Ｖとすることもできる。
紫外線を第４のチャネル３１４に照射することで第４のトランジスタ２００がオンになる
と、電極３１７から第３のゲート電極３１２に、第３のトランジスタ６２をオン又はオフ
する選択信号が入力される。
次に記憶装置５１の動作を説明する。第１のメモリ素子５５には第三者がアクセス可能な
データを書き込み、読み出す。第２のメモリ素子５９には第三者にアクセスさせたくない
データを書き込み、読み出す。
１．第１のメモリ素子５５にデータを書き込み、読み出す場合
まず第１のメモリ素子５５にデータ（電荷）を書き込み、読み出す際の動作を説明する。
第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１の
ゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のト
ランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素
子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶す
る。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより
、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトラン
ジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ
素子５５からデータが第１のビット線５７に読み出される。
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され
、第４のトランジスタ２００の第４のゲート電極３１６には電圧ＶＧが印加される。ただ
し第４のトランジスタ２００には紫外線は照射されない。ＶＧは第４のトランジスタ２０
０のしきい値電圧（Ｖ３１）よりも低いため、第４のトランジスタ２００はオフのままで
ある。したがって第３のトランジスタ６２及び第２のトランジスタ５８はオフのままであ
り、第２のメモリ素子９にデータを書き込むことはできず、第２のメモリ素子９からデー
タを読み出すことはできない。
２．第２のメモリ素子５９にデータを書き込み、読み出す場合
第２のメモリ素子５９にデータ（電荷）を書き込み、読み出す際の動作を説明する。第４
のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第４の
チャネル３１４に紫外線を照射する。第４のトランジスタ２００のしきい値電圧はＶ３１
からＶ３２へ変化する。電圧ＶＧは紫外線照射状態における第４のトランジスタ２００の
しきい値電圧（Ｖ３２）よりも高いため、第４のトランジスタ２００はオンとなる。第４
のトランジスタ２００がオンすることにより、電極３１７から第３のゲート電極３１２に
、第３のトランジスタ６２をオンする選択信号（電圧ＶＷ）が入力される。第３のトラン
ジスタ６２がオンになると、入力端子６３に印加された電圧ＶＷが第２のワード線６０に
印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第
２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第
２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９
は容量等で形成されているからデータを記憶する。
次にデータを読み出すときは、第４のトランジスタ２００の第４のゲート電極３１６に電
圧ＶＧを印加する。このとき第４のトランジスタ２００には紫外線を照射することにより
、第４のトランジスタ２００をオンにする。第４のトランジスタ２００がオンすることに
より、第３のトランジスタ６２がオンする。第３のトランジスタ６２がオンすることによ
り、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２の
トランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオン
になる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデー
タが第２のビット線６１に読み出される。
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第４のトランジスタ
２００への紫外線照射を止める。第４のトランジスタ２００のしきい値電圧はＶ３３とな
り、第４のトランジスタ２００はオフになる。第４のチャネル３１４は酸化物半導体から
なるため、第４のトランジスタのオフ電流は低い。このため第３のトランジスタ６２の第
３のゲート電極３１２の電位は保持され得る。また容量２０１が設けられている場合、容
量２０１に保持された電荷により、第３のゲート電極３１２の電位は保持され得る。第３
のゲート電極３１２の電位が保持されることにより、紫外線を照射していなくても第３の
トランジスタ６２がオンになり得る。
３．第４のトランジスタ２００のしきい値電圧がＶ３３となった後、第１のメモリ素子５
５にデータを書き込み、読み出す場合
第４のトランジスタ２００のしきい値電圧がＶ３３となった後、第１のメモリ素子５５に
記憶されているデータを書き込み、読み出す際の動作を説明する。第１のワード線５６に
電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電
圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオン
することにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第
１のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み
出すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ
５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにす
る。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが
第１のビット線５７に読み出される。
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され
、第４のトランジスタ２００の第４のゲート電極３１６には電圧ＶＧが印加される。ただ
し第４のトランジスタ２００には紫外線は照射されない。ＶＧは第４のトランジスタ２０
０のしきい値電圧（Ｖ３３）よりも低いため、第４のトランジスタ２００はオフのままで
ある。したがって第２のトランジスタ５８及び第３のトランジスタ６２はオフのままであ
り、第２のメモリ素子９にデータを書き込むことはできず、第２のメモリ素子９からデー
タを読み出すことはできない。
４．第４のトランジスタ２００のしきい値電圧がＶ３３となった後、第２のメモリ素子５
９にデータを書き込み、読み出す場合
第４のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第
４のトランジスタ２００には紫外線を照射する。電圧ＶＧは紫外線照射状態における第４
のトランジスタ２００のしきい値電圧（Ｖ３２）よりも高いため、第４のトランジスタ２
００はオンとなる。第４のトランジスタ２００がオンすることにより、第３のトランジス
タ６２がオンする。第３のトランジスタ６２がオンすることにより、入力端子６３に印加
された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２
のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジ
スタ５８がオンすることにより、第２のビット線６１からデータを第２のメモリ素子５９
に書き込む。第２のメモリ素子５９は容量等で形成されているからデータを記憶する。
次にデータを読み出すときは、第４のトランジスタ２００の第４のゲート電極３１６に電
圧ＶＧを印加する。このとき第４のトランジスタ２００には紫外線を照射することにより
、第４のトランジスタ２００をオンにする。第４のトランジスタ２００がオンすることに
より、第３のトランジスタ６２がオンする。第３のトランジスタ６２がオンすることによ
り、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２の
トランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオン
になる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデー
タが第２のビット線６１に読み出される。
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第４のトランジスタ
２００への紫外線照射を止める。ただし第４のトランジスタ２００のオフ電流は低いため
、このため第３のトランジスタ６２の第３のゲート電極３１２の電位は保持され得る。ま
た容量２０１が設けられている場合、容量２０１に保持された電荷により、第３のゲート
電極３１２の電位は保持され得る。
第１のトランジスタ５４は実施形態１の第１のトランジスタ４と同様の構成及び材料を有
する。また第２のトランジスタ５５、第３のトランジスタ６２も実施形態１の第１のトラ
ンジスタ４と同様の構成及び材料を有する。
第１のメモリ素子５５は実施形態１の第１のメモリ素子５と同様の構成及び材料を有する
。また第２のメモリ素子５９も実施形態１の第１のメモリ素子５と同様の構成及び材料を
有する。
第４のトランジスタ２００は実施形態１の第２のトランジスタ８と同様の構成及び材料を
有する。
記憶装置５１は実施形態１に示した方法を適用して作製することができる。
（実施形態４）
本実施形態は、実施形態１の構成において、第三者が第２のメモリ素子９へデータを書き
込むことができない構成を示す。具体的には、書き込み回路、アナログスイッチ及び第３
のトランジスタを有し、第３のトランジスタは、第３のチャネル、第３のゲート電極、第
３のソース電極及び第３のドレイン電極を有し、第３のチャネルは酸化物半導体でなり、
書き込み回路の出力は前記アナログスイッチに入力され、アナログスイッチの出力は第２
のトランジスタのソース及びドレインの一方に入力され、第３のソース電極及び第３のド
レイン電極の一方には書き込みイネーブル信号が入力され、他方はアナログスイッチの第
１の制御端子に接続され、書き込みイネーブル信号の反転信号がアナログスイッチの第２
の制御端子に入力され、紫外線照射前における第３のトランジスタのしきい値電圧はＶ３
１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫
外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素
子へのデータの書き込みは、紫外線を照射しながら第３のゲート電極に電圧（ＶＡ）を印
加して第３のトランジスタをオンにし、書き込みイネーブル信号が第１の制御端子に入力
されて、書き込み回路からの出力が第２のソース電極及び第２のドレイン電極の一方に入
力されるとともに、第２のゲート電極に電圧（ＶＷ）が印加されて第２のトランジスタが
オンすることにより行われる記憶装置を示す。ただしＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電
圧ＶＡは電圧Ｖ３２以上）であり、Ｖ２３＜Ｖ２１＜ＶＷである。
本実施形態に示す記憶装置１は図１の構成に加えて、書き込み回路８３、アナログスイッ
チ８２及び第３のトランジスタ８１を有する（図８）。第３のトランジスタ８１は第３の
チャネル３２０、第３のゲート電極３２２、電極３２１（第３のソース電極及び第３のド
レイン電極の一方）及び電極３２３（第３のソース電極及び第３のドレイン電極の他方）
を有する。第３のトランジスタ８１の第３のチャネル３２０は酸化物半導体膜からなる。
書き込み回路８３の出力はアナログスイッチ８２に入力される。書き込み回路８３は書き
込み電圧を出力する回路であり、公知の回路を適用できる。アナログスイッチ８２の出力
は第２のトランジスタ８の電極３３に入力される。第３のトランジスタ８１の電極３２１
には書き込みイネーブル信号（ＥＮ）が入力され、他方の電極３２３はアナログスイッチ
８２の第１の制御端子３２４に接続される。アナログスイッチ８２の第２の制御端子３２
５には書き込みイネーブル信号の反転信号（ＥＮ’）が入力される。
第３のトランジスタ８１のしきい値電圧は第３のチャネル３２０への紫外線照射により変
化する（図９）。図９は第３のトランジスタ８１のゲート電圧（Ｖｇ）とドレイン電流（
Ｉｄ）の関係を模式的に示している。曲線７１は紫外線照射前、曲線７２は紫外線照射時
、曲線７３は紫外線照射後の第３のトランジスタ８１のＶｇ−Ｉｄの関係を示す。第３の
トランジスタ８１のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ３１であるが、
紫外線照射時にはＶ３２になり、紫外線照射後はＶ３３となる。この現象を用いてデータ
の書き込みを行う。
実際にデータを書き込むときは第３のトランジスタ８１の第３のゲート電極３２２に電圧
ＶＡを印加する。電圧ＶＡはＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３２以上
）の関係を有する。これにより紫外線を照射していない時には第３のトランジスタ８１は
オフのままであるが、紫外線照射時には第３のトランジスタ８１をオンさせることができ
る。なお紫外線照射時には第３のトランジスタ８１のオフ電流が増加するが、これは光リ
ーク電流に起因する。
書き込み回路８３から第２のメモリ素子９に記憶させるデータが出力され、アナログスイ
ッチ８２に入力される。書き込みイネーブル信号（ＥＮ）がアナログスイッチ８２の第１
の制御端子３２４に入力され、書き込みイネーブル信号の反転信号（ＥＮ’）がアナログ
スイッチ８２の第２の制御端子３２５に入力される。ここで書き込みイネーブル信号は、
まず第３のトランジスタ８１の電極３２１に入力される。第３のトランジスタ８１の第３
のゲート電極３２２には制御線ＣＴＲＬから電圧ＶＡが入力される。このとき第３のトラ
ンジスタ８１に紫外線が照射されていれば、第３のトランジスタ８１はオンになり、書き
込みイネーブル信号はアナログスイッチ８２の第１の制御端子３２４へ入力される。そし
てアナログスイッチ８２がオンして書き込み回路８３からデータが第２のビット線１１を
介して第２のトランジスタ８の電極３３に入力される。このとき第２のワード線１０から
第２のトランジスタ８の第２のゲート電極３０に電圧ＶＷ（Ｖ２３＜Ｖ２１＜ＶＷ）が入
力され、第２のトランジスタ８がオンになると、データが第２のメモリ素子９に記憶され
る。このように第３のトランジスタ８１を設けることにより、第三者は第２のメモリ素子
９へデータを書き込むことができなくなる。
なお図８では読み出し回路を示していないが、記憶装置１が読み出し回路を有しているこ
とは言うまでもない。またアナログスイッチ８２は２つの制御端子、すなわち第１の制御
端子３２４及び第２の制御端子３２５を有している。一方の制御端子がオンになり、他方
がオフになるという不安定な状態を防ぐために、図８のようにプルダウン抵抗９０を設け
てもよい。
第３のトランジスタ８１は第２のトランジスタ８と同様の構成及び材料を有する。
記憶装置１は実施形態１に示した方法を適用して作製することができる。
（実施形態５）
本実施形態は実施形態１−４のいずれかを適用したメモリモジュール１５０を示す（図１
０）。メモリモジュール１５０は第１のメモリセル領域１５１、第２のメモリセル領域１
５２、インターフェース１５３、ローデコーダー１５４、ローデコーダー１５５、コラム
デコーダー１５６を有する。
第１のメモリセル領域１５１には上記実施形態にて示した第１のメモリセル２（５２）が
複数設けられる。第２のメモリセル領域１５２には上記実施形態にて示した第２のメモリ
セル３（５３）が複数設けられる（図１５）。
ローデコーダー１５４は例えば上記実施形態に示したデコーダ１２０−１２３、レベルシ
フタ１１４−１１７、バッファ１０７−１１０を有し、ワード線１５７で第１のメモリセ
ル領域１５１に接続される。またローデコーダー１５５は例えば上記実施形態に示したデ
コーダ１２４−１２５、レベルシフタ１１８−１１９、バッファ１１１−１１２を有し、
ワード線１５８で第２のメモリセル領域１５２に接続される。
コラムデコーダー１５６は例えば上記実施形態に示した書き込み回路８３や読み出し回路
を有し、ビット線１５９で第１のメモリセル領域１５１及び第２のメモリセル領域１５２
に接続される。
ローデコーダー１５４、ローデコーダー１５５、コラムデコーダー１５６はそれぞれイン
ターフェース１５３に接続される。
上記実施形態にて示したように、第２のメモリセル領域１５２、ローデコーダー１５５及
びカラムデコーダー１５６のいずれかにはチャネルが酸化物半導体膜からなるトランジス
タが設けられる。本発明では当該トランジスタに紫外線を照射して当該トランジスタのし
きい値電圧を変化させる。したがって当該領域は通常、紫外線を遮光する遮光物で覆われ
て遮光されていることが好ましい。当該領域へのアクセスが許可された者は遮光物を除去
した後、当該トランジスタに紫外線を照射する。遮光物で当該領域を覆うことにより、第
三者は当該領域にアクセスできない。
（実施形態６）
本実施形態は上記実施の形態で示したメモリモジュールを有するＲＦＩＤタグ５００を示
す（図１１）。
ＲＦＩＤタグ５００は、アンテナ回路５０１及び信号処理回路５０２を有する。信号処理
回路５０２は、整流回路５０３、電源回路５０４、復調回路５０５、発振回路５０６、論
理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、ア
ンプ５１１、変調回路５１２を有する。メモリ回路５０９は上記実施形態のメモリモジュ
ールを有する。
アンテナ回路５０１によって受信された通信信号は復調回路５０５に入力される。受信さ
れる通信信号、すなわちアンテナ回路５０１とリーダ／ライタ間で送受信される信号の周
波数は極超短波帯においては１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨｚなどがあ
り、それぞれＩＳＯ規格などで規定される。もちろん、アンテナ回路５０１とリーダ／ラ
イタ間で送受信される信号の周波数はこれに限定されず、例えばサブミリ波である３００
ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ
〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３０
０ＭＨｚのいずれの周波数も用いることができる。また、アンテナ回路５０１とリーダ／
ライタ間で送受信される信号は、搬送波を変調した信号である。搬送波の変調方式は、ア
ナログ変調またはデジタル変調であり、振幅変調、位相変調、周波数変調及びスペクトラ
ム拡散のいずれかでよい。好ましくは、振幅変調または周波数変調である。
発振回路５０６から出力された発振信号は、クロック信号として論理回路５０７に供給さ
れる。また、変調された搬送波は復調回路５０５で復調される。復調後の信号も論理回路
５０７に送られ解析される。論理回路５０７で解析された信号はメモリコントロール回路
５０８に送られる。メモリコントロール回路５０８はメモリ回路５０９を制御し、メモリ
回路５０９に記憶されたデータを取り出し、論理回路５１０に送る。論理回路５１０に送
られた信号は論理回路５１０でエンコード処理されたのちアンプ５１１で増幅され、その
信号によって変調回路５１２は搬送波に変調をかける。この変調された搬送波によりリー
ダ／ライタがＲＦＩＤタグ５００からの信号を認識する。
整流回路５０３に入った搬送波は整流された後、電源回路５０４に入力される。このよう
にして得られた電源電圧を電源回路５０４より復調回路５０５、発振回路５０６、論理回
路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、アンプ
５１１、変調回路５１２などに供給する。
信号処理回路５０２とアンテナ回路５０１におけるアンテナとの接続については特に限定
されない。例えばアンテナと信号処理回路５０２をワイヤボンディング接続やバンプ接続
を用いて接続する、あるいはチップ化した信号処理回路５０２の一面を電極にしてアンテ
ナに貼り付ける。信号処理回路５０２とアンテナとの貼り付けにはＡＣＦ（ａｎｉｓｏｔ
ｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ；異方性導電性フィルム）を用いることが
できる。
アンテナは、信号処理回路５０２と共に同じ基板上に積層して設けるか、外付けのアンテ
ナを用いる。もちろん、信号処理回路の上部もしくは下部にアンテナが設けられる。
整流回路５０３は、アンテナ回路５０１が受信する搬送波により誘導される交流信号を直
流信号に変換する。
ＲＦＩＤタグ５００はバッテリー５６１を有してもよい（図１２）。整流回路５０３から
出力される電源電圧が、信号処理回路５０２を動作させるのに十分でないときには、バッ
テリー５６１からも信号処理回路５０２を構成する各回路、例えば復調回路５０５、発振
回路５０６、論理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理
回路５１０、アンプ５１１、変調回路５１２などに電源電圧を供給する。
整流回路５０３から出力される電源電圧のうちの余剰分をバッテリー５６１に充電すれば
良い。ＲＦＩＤタグにアンテナ回路５０１及び整流回路５０３とは別にさらにアンテナ回
路及び整流回路を設けることにより、無作為に生じている電磁波等からバッテリー５６１
に蓄えるエネルギーを得ることができる。
バッテリーは充電することで連続的に使用できる。バッテリーはシート状に形成された電
池を用いる。例えばゲル状電解質を用いるリチウムポリマー電池や、リチウムイオン電池
、リチウム２次電池等を用いると、バッテリーの小型化が可能である。例えばニッケル水
素電池、ニッケルカドミウム電池などが挙げられる。または大容量のコンデンサーなどを
用いる。
（実施形態７）
本実施形態では、上記実施形態で示したＲＦＩＤタグ８００の使用例を示す（図１３）。
ＲＦＩＤタグ８００の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名
債券類、証書類（運転免許証や住民票等、図１３（Ａ））、包装用容器類（包装紙やボト
ル等、図１３（Ｃ））、記録媒体（ＤＶＤソフトやビデオテープ等、図１３（Ｂ））、乗
り物類（自転車等、図１３（Ｄ））、身の回り品（鞄や眼鏡等）、食品類、植物類、動物
類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジ
ョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１３（Ｅ）
、図１３（Ｆ））等に設けて使用することができる。
ＲＦＩＤタグ８００は、プリント基板に実装、表面に貼る、または埋め込むことにより、
物品に固定される。例えば、本であれば紙に埋め込む、または有機樹脂からなるパッケー
ジであれば当該有機樹脂に埋め込み、各物品に固定される。ＲＦＩＤタグ８００は、小型
、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうこ
とがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等にＲＦＩＤタ
グ８００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば
、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、
衣類、生活用品類、または電子機器等に本発明の半導体装置を取り付けることにより、検
品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、ＲＦ
ＩＤタグ８００を取り付けることにより、盗難などに対するセキュリティ性を高めること
ができる。
薄膜トランジスタのＶｇ（Ｖ（ボルト））とＩｄ（Ａ（アンペア））の関係を測定した一
例を図１４に示す。当該薄膜トランジスタのチャネルは酸化物半導体膜からなる。図１４
（Ａ）は紫外線照射前のＶｇ−Ｉｄ曲線、図１４（Ｂ）は紫外線照射時のＶｇ−Ｉｄ曲線
、図１４（Ｃ）は紫外線照射後のＶｇ−Ｉｄ曲線を示す。図中のＶｔｈはしきい値電圧、
Ｓ−ｖａｌｕｅはＳ値、ＶＤＳはドレイン電圧を示す。紫外線の波長は２５４ｎｍ、紫外
線強度は０．０６ｍＷ／ｃｍ２、照射時間は３分とした。チャネルにはＩｎ−Ｇａ−Ｚｎ
−Ｏ系の酸化物半導体膜を用いた。薄膜トランジスタの構造は図３に示したようなボトム
ゲート型である。紫外線はチャネルの上方からチャネルに向けて照射した。
薄膜トランジスタに紫外線を照射すると、しきい値電圧が−０．５４Ｖから−３．２３Ｖ
に変化し、さらに紫外線照射後は−２．１６Ｖに変化している。この現象を用いて薄膜ト
ランジスタを駆動させる。
１ 記憶装置
２ 第１のメモリセル
３ 第２のメモリセル
４ 第１のトランジスタ
５ 第１のメモリ素子
６ 第１のワード線
７ 第１のビット線
８ 第２のトランジスタ
９ 第２のメモリ素子
１０ 第２のワード線
１１ 第２のビット線
１５ 基板
１６ 絶縁膜
１７ 第１のチャネル
１８ 領域
１９ 領域
２０ シリコン膜
２１ 第１のゲート絶縁膜
２２ 第１のゲート電極
２３ 絶縁膜
２４ 絶縁膜
２５ 電極
２６ 電極
２７ 電極
２８ 電極
２９ 絶縁膜
３０ 第２のゲート電極
３１ 第２のゲート絶縁膜
３２ 酸化物半導体膜
３３ 電極
３４ 電極
３５ 電極
３６ 絶縁膜
３８ 絶縁膜
４１ 曲線
４２ 曲線
４３ 曲線
５１ 記憶装置
５２ 第１のメモリセル
５３ 第２のメモリセル
５４ 第１のトランジスタ
５５ 第１のメモリ素子
５６ 第１のワード線
５７ 第１のビット線
５８ 第２のトランジスタ
５９ 第２のメモリ素子
６２ 第３のトランジスタ
６０ 第２のワード線
６１ 第２のビット線
６２ 第３のトランジスタ
７１ 曲線
７２ 曲線
７３ 曲線
８１ 第３のトランジスタ
８２ アナログスイッチ
８３ 書き込み回路
９０ プルダウン抵抗
１０１ ワード線
１０２ ワード線
１０３ ワード線
１０４ ワード線
１０５ ワード線
１０６ ワード線
１０７ バッファ
１０８ バッファ
１０９ バッファ
１１０ バッファ
１１１ バッファ
１１２ バッファ
１１４ レベルシフタ
１１５ レベルシフタ
１１６ レベルシフタ
１１７ レベルシフタ
１１８ レベルシフタ
１１９ レベルシフタ
１２０ デコーダ
１２１ デコーダ
１２２ デコーダ
１２３ デコーダ
１２４ デコーダ
１２５ デコーダ
１５０ メモリモジュール
１５１ 第１のメモリセル領域
１５２ 第２のメモリセル領域
１５３ インターフェース
１５４ ローデコーダー
１５５ ローデコーダー
１５６ コラムデコーダー
１５７ ワード線
１５８ ワード線
１５９ ビット線
２００ 第４のトランジスタ
２０１ 容量
３０１ 第２のチャネル
３０２ 第１のチャネル
３０３ 電極
３０４ 第１のゲート電極
３０５ 電極
３０６ 第２のチャネル
３０７ 電極
３０８ 第２のゲート電極
３０９ 電極
３１０ 第３のチャネル
３１１ 電極
３１２ 第３のゲート電極
３１３ 電極
３１４ 第４のチャネル
３１５ 電極
３１６ 第４のゲート電極
３１７ 電極
３１８ 電極
３１９ 電極
５００ ＲＦＩＤタグ
５０１ アンテナ回路
５０２ 信号処理回路
５０３ 整流回路
５０４ 電源回路
５０５ 復調回路
５０６ 発振回路
５０７ 論理回路
５０８ メモリコントロール回路
５０９ メモリ回路
５１０ 論理回路
５１１ アンプ
５１２ 変調回路
５６１ バッテリー
８００ ＲＦＩＤタグ

Claims (3)

  1. メモリセルを有し、
    前記メモリセルはトランジスタ及びメモリ素子を有し、
    前記トランジスタは、チャネル、ゲート電極、ソース電極及びドレイン電極を有し、
    前記ゲート電極はワード線の一部である、又は前記ワード線に電気的に接続され、
    前記チャネルは酸化物半導体膜を有し、
    前記ソース電極及び前記ドレイン電極の一方はビット線の一部である、又は前記ビット線に電気的に接続され、他方は前記メモリ素子に電気的に接続され、
    紫外線照射前における前記トランジスタのしきい値電圧は電圧Ｖ２１であり、
    紫外線照射時における前記トランジスタのしきい値電圧は電圧Ｖ２２であり、
    紫外線照射後における前記トランジスタのしきい値電圧は電圧Ｖ２３であり、
    前記電圧Ｖ２２は、前記電圧Ｖ２１よりも低く、
    前記電圧Ｖ２３は、前記電圧Ｖ２１よりも低く、かつ前記電圧Ｖ２２よりも高く、
    前記メモリ素子に記憶されたデータの読み出しは、紫外線を照射しながら前記トランジスタの前記ゲート電極に電圧ＶＧを印加して前記トランジスタをオンにすることによって行うことを特徴とする記憶装置。ただし、Ｖ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）である。
  2. 第１のトランジスタ及びメモリ素子を有するメモリセルと、
    第２のトランジスタと、
    を有し、
    前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
    前記第１のゲート電極はワード線の一部である、又は前記ワード線に電気的に接続され、
    前記第１のソース電極及び前記第１のドレイン電極の一方はビット線の一部である、又は前記ビット線に電気的に接続され、他方は前記メモリ素子に電気的に接続され、
    前記第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
    前記第２のチャネルは酸化物半導体膜を有し、
    前記第２のソース電極及び前記第２のドレイン電極の一方は前記ワード線に電気的に接続され、他方には前記第１のトランジスタをオンする選択信号が入力され、
    紫外線照射前における前記第２のトランジスタのしきい値電圧は電圧Ｖ３１であり、
    紫外線照射時における前記第２のトランジスタのしきい値電圧は電圧Ｖ３２であり、
    紫外線照射後における前記第２のトランジスタのしきい値電圧は電圧Ｖ３３であり、
    前記メモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら前記第２のゲート電極に電圧ＶＧを印加して前記第２のトランジスタをオンにし、前記選択信号を前記第１のゲート電極に印加して前記第１のトランジスタをオンすることによって行うことを特徴とする記憶装置。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
  3. 第１のトランジスタ及びメモリ素子を有するメモリセルと、
    第２のトランジスタと、
    第３のトランジスタと、
    を有し、
    前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
    前記第１のゲート電極はワード線の一部である、又は前記ワード線に電気的に接続され、
    前記第１のソース電極及び前記第１のドレイン電極の一方はビット線の一部である、又は前記ビット線に電気的に接続され、他方は前記メモリ素子に電気的に接続され、
    前記第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
    前記第２のソース電極及び前記第２のドレイン電極の一方は前記ワード線に電気的に接続され、他方には前記第１のトランジスタをオンする選択信号が入力され、
    前記第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、
    前記第３のチャネルは酸化物半導体膜を有し、
    前記第３のソース電極及び前記第３のドレイン電極の一方は前記第２のゲート電極に電気的に接続され、他方には前記第２のトランジスタをオンする選択信号が入力され、
    紫外線照射前における前記第３のトランジスタのしきい値電圧は電圧Ｖ３１であり、
    紫外線照射時における前記第３のトランジスタのしきい値電圧は電圧Ｖ３２であり、
    紫外線照射後における前記第３のトランジスタのしきい値電圧は電圧Ｖ３３であり、
    前記メモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら前記第３のゲート電極に電圧ＶＧを印加して前記第３のトランジスタをオンすることで第２のトランジスタをオンにし、前記第１のトランジスタをオンする選択信号を前記第１のゲート電極に印加して前記第１のトランジスタをオンすることによって行うことを特徴とする記憶装置。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
JP2013034153A 2009-11-18 2013-02-25 記憶装置 Expired - Fee Related JP5560358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013034153A JP5560358B2 (ja) 2009-11-18 2013-02-25 記憶装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009262764 2009-11-18
JP2009262764 2009-11-18
JP2013034153A JP5560358B2 (ja) 2009-11-18 2013-02-25 記憶装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010249662A Division JP5211141B2 (ja) 2009-11-18 2010-11-08 記憶装置

Publications (3)

Publication Number Publication Date
JP2013149984A true JP2013149984A (ja) 2013-08-01
JP2013149984A5 JP2013149984A5 (ja) 2013-10-31
JP5560358B2 JP5560358B2 (ja) 2014-07-23

Family

ID=44010629

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010249662A Expired - Fee Related JP5211141B2 (ja) 2009-11-18 2010-11-08 記憶装置
JP2013034153A Expired - Fee Related JP5560358B2 (ja) 2009-11-18 2013-02-25 記憶装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010249662A Expired - Fee Related JP5211141B2 (ja) 2009-11-18 2010-11-08 記憶装置

Country Status (4)

Country Link
US (1) US8283662B2 (ja)
JP (2) JP5211141B2 (ja)
TW (1) TWI515738B (ja)
WO (1) WO2011062029A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
JP5714973B2 (ja) 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
TWI691960B (zh) 2010-10-05 2020-04-21 日商半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US8780614B2 (en) 2011-02-02 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8975680B2 (en) 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US8722525B2 (en) * 2011-06-21 2014-05-13 Micron Technology, Inc. Multi-tiered semiconductor devices and associated methods
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9601591B2 (en) * 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2911202B1 (en) * 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
JP6635670B2 (ja) * 2014-04-11 2020-01-29 株式会社半導体エネルギー研究所 半導体装置
JP2016115907A (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 薄膜トランジスタ及びその製造方法、アレイ基板並びに液晶表示装置
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
JP7292171B2 (ja) * 2019-10-10 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292485A (ja) * 1987-05-25 1988-11-29 Mitsubishi Electric Corp 半導体メモリの行デコ−ダ回路
US20070152217A1 (en) * 2005-12-29 2007-07-05 Chih-Ming Lai Pixel structure of active matrix organic light-emitting diode and method for fabricating the same
JP2009152235A (ja) * 2007-12-18 2009-07-09 Panasonic Corp 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
JP2009182194A (ja) * 2008-01-31 2009-08-13 Sony Corp 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009277701A (ja) * 2008-05-12 2009-11-26 Canon Inc 半導体素子又は半導体装置の製造方法ならびにその製造装置
US20100321279A1 (en) * 2009-06-17 2010-12-23 Samsung Electronics Co., Ltd. Transistor, electronic device including a transistor and methods of manufacturing the same
US20110175080A1 (en) * 2010-01-15 2011-07-21 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing a transistor, and electronic devices including a transistor

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165971A (ja) * 1986-01-17 1987-07-22 Sharp Corp ダイナミツク型半導体記憶素子
JPS62208665A (ja) * 1986-03-07 1987-09-12 Mitsubishi Electric Corp 積層形半導体記憶装置
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100316060B1 (ko) * 1998-06-16 2002-02-19 박종섭 플래시메모리의레이아웃및그형성방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5064094B2 (ja) * 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101283539B1 (ko) * 2007-08-29 2013-07-15 삼성전자주식회사 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292485A (ja) * 1987-05-25 1988-11-29 Mitsubishi Electric Corp 半導体メモリの行デコ−ダ回路
US20070152217A1 (en) * 2005-12-29 2007-07-05 Chih-Ming Lai Pixel structure of active matrix organic light-emitting diode and method for fabricating the same
JP2009152235A (ja) * 2007-12-18 2009-07-09 Panasonic Corp 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
JP2009182194A (ja) * 2008-01-31 2009-08-13 Sony Corp 光センサー素子、撮像装置、電子機器、およびメモリー素子
US20100097838A1 (en) * 2008-01-31 2010-04-22 Sony Corporation Optical sensor element, imaging device, electronic equipment and memory element
JP2009277701A (ja) * 2008-05-12 2009-11-26 Canon Inc 半導体素子又は半導体装置の製造方法ならびにその製造装置
US20100321279A1 (en) * 2009-06-17 2010-12-23 Samsung Electronics Co., Ltd. Transistor, electronic device including a transistor and methods of manufacturing the same
US20110175080A1 (en) * 2010-01-15 2011-07-21 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing a transistor, and electronic devices including a transistor

Also Published As

Publication number Publication date
US20110114946A1 (en) 2011-05-19
JP5560358B2 (ja) 2014-07-23
TW201140599A (en) 2011-11-16
US8283662B2 (en) 2012-10-09
JP2011129889A (ja) 2011-06-30
WO2011062029A1 (en) 2011-05-26
JP5211141B2 (ja) 2013-06-12
TWI515738B (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
JP5560358B2 (ja) 記憶装置
JP6708707B2 (ja) 半導体装置
US10121904B2 (en) Semiconductor device
JP5961289B2 (ja) 半導体装置の作製方法
TWI500167B (zh) 功率二極體、整流器、及包含該功率二極體或該整流器之半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R150 Certificate of patent or registration of utility model

Ref document number: 5560358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees