JP7292171B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP7292171B2 JP7292171B2 JP2019186897A JP2019186897A JP7292171B2 JP 7292171 B2 JP7292171 B2 JP 7292171B2 JP 2019186897 A JP2019186897 A JP 2019186897A JP 2019186897 A JP2019186897 A JP 2019186897A JP 7292171 B2 JP7292171 B2 JP 7292171B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- semiconductor
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 417
- 238000004519 manufacturing process Methods 0.000 title claims description 74
- 230000005669 field effect Effects 0.000 claims description 305
- 239000010410 layer Substances 0.000 claims description 236
- 229910052782 aluminium Inorganic materials 0.000 claims description 132
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 132
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 132
- 229910052735 hafnium Inorganic materials 0.000 claims description 124
- 239000000758 substrate Substances 0.000 claims description 112
- 239000012535 impurity Substances 0.000 claims description 81
- 239000000463 material Substances 0.000 claims description 74
- 125000006850 spacer group Chemical group 0.000 claims description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 description 44
- 239000002184 metal Substances 0.000 description 44
- 238000009792 diffusion process Methods 0.000 description 40
- 230000004048 modification Effects 0.000 description 23
- 238000012986 modification Methods 0.000 description 23
- 238000002513 implantation Methods 0.000 description 20
- 101000945093 Homo sapiens Ribosomal protein S6 kinase alpha-4 Proteins 0.000 description 16
- 101000945096 Homo sapiens Ribosomal protein S6 kinase alpha-5 Proteins 0.000 description 16
- 102100033644 Ribosomal protein S6 kinase alpha-4 Human genes 0.000 description 16
- 102100033645 Ribosomal protein S6 kinase alpha-5 Human genes 0.000 description 16
- 101100301212 Arabidopsis thaliana RDR2 gene Proteins 0.000 description 12
- 101150030482 SMD1 gene Proteins 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 101100268668 Caenorhabditis elegans acc-2 gene Proteins 0.000 description 6
- 101000984533 Homo sapiens Ribosome biogenesis protein BMS1 homolog Proteins 0.000 description 6
- 101100373202 Rattus norvegicus Cx3cl1 gene Proteins 0.000 description 6
- 102100027057 Ribosome biogenesis protein BMS1 homolog Human genes 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 101000825914 Homo sapiens Small nuclear ribonucleoprotein Sm D3 Proteins 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 102100022775 Small nuclear ribonucleoprotein Sm D3 Human genes 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 101100517192 Arabidopsis thaliana NRPD1 gene Proteins 0.000 description 4
- 101100309766 Arabidopsis thaliana SDR3a gene Proteins 0.000 description 4
- 101150094905 SMD2 gene Proteins 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 102100037425 17-beta-hydroxysteroid dehydrogenase 14 Human genes 0.000 description 2
- 101100309767 Arabidopsis thaliana SDR3b gene Proteins 0.000 description 2
- 101100532854 Arabidopsis thaliana SDR4 gene Proteins 0.000 description 2
- 102100027626 Ferric-chelate reductase 1 Human genes 0.000 description 2
- 101150072282 HSD17B14 gene Proteins 0.000 description 2
- 101000862406 Homo sapiens Ferric-chelate reductase 1 Proteins 0.000 description 2
- 101000604054 Homo sapiens Neuroplastin Proteins 0.000 description 2
- 101000806155 Homo sapiens Short-chain dehydrogenase/reductase 3 Proteins 0.000 description 2
- 102100037857 Short-chain dehydrogenase/reductase 3 Human genes 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- USPBSVTXIGCMKY-UHFFFAOYSA-N hafnium Chemical compound [Hf].[Hf] USPBSVTXIGCMKY-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
- H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
- H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
- H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Description
次のとおりである。
本実施の形態の半導体装置SMD1およびその製造方法について、説明する。図1は、本実施の形態の半導体装置SMD1の断面図である。また、図2は、SRAM(Static Random Access Memory)回路を構成するメモリセルMCを示す回路図である。また、図3は、ゲート絶縁膜を構成する絶縁膜に添加するアルミニウム(Al)の添加量とn型の電界効果トランジスタの閾値電圧との関係を示すグラフである。また、図4は、ゲート絶縁膜を構成する絶縁膜に添加するハフニウム(Hf)の添加量とp型の電界効果トランジスタの閾値電圧との関係を示すグラフである。
図1に示すように、本実施の形態の半導体装置SMD1は、SOI領域1SRと、バルク領域2BRとを備えた、所謂ハイブリッド構造である。また、SOI領域1SRは、図1に示すように、nチャネル型(以下、n型と呼ぶ)の電界効果トランジスタQ1nが形成された領域1An、およびこのn型の電界効果トランジスタQ1nにバックゲート電圧を供給するための領域1TAnを備えた領域1SRnと、pチャネル型(以下、p型と呼ぶ)の電界効果トランジスタQ1pが形成された領域1Ap、およびこのp型の電界効果トランジスタQ1pにバックゲート電圧を供給するための領域1TApを備えた領域1SRpとを、有している。一方、バルク領域2BRは、図1に示すように、n型の電界効果トランジスタQ2nが形成された領域2BRnと、p型の電界効果トランジスタQ2pが形成された領域2BRpとを有している。なお、図1に示すように、n型の電界効果トランジスタQ1nが形成された領域1Anと、このn型の電界効果トランジスタQ1nにバックゲート電圧を供給するための領域1TAnとの間には、例えば酸化シリコンから成る素子分離部STIが形成されている。すなわち、この2つの領域1An、1TAnは、素子分離部STIによって互いに分離されている。また、上記素子分離部STIは、図1に示すように、p型の電界効果トランジスタQ1pが形成された領域1Apと、このp型の電界効果トランジスタQ1pにバックゲート電圧を供給するための領域1TApとの間にも形成されている。すなわち、各領域1An、1TAn、1Ap、1TAp、2BRn(2An)、2BPp(2Ap)は、素子分離部STIによって区画形成されている。
ここで、SRAM回路のメモリセルMCについて、図2を用いて説明する。図2に示すように、SRAM回路を構成するメモリセルMCは、一対のビット線BL、/(バー)BLと、ワード線WLとの交差部に配置される。また、このメモリセルMCは、図2に示すように、一対のロードトランジスタ(負荷用MISFET)Lo1、Lo2と、一対のアクセストランジスタ(転送用MISFET)Acc1、Acc2と、一対のドライバトランジスタ(駆動用MISFET)Dr1、Dr2とを有する。ここで、ロードトランジスタLo1、Lo2は、p型の電界効果トランジスタであるのに対し、アクセストランジスタAcc1、Acc2およびドライバトランジスタDr1、Dr2のそれぞれは、n型の電界効果トランジスタである。そして、本実施の形態では、領域1SRnに形成されたn型の電界効果トランジスタQ1nが、例えば図2に示すメモリセルMCのドライバトランジスタDr1、Dr2であり、領域1SRpに形成されたp型の電界効果トランジスタQ1nが、例えば図2に示すメモリセルMCのロードトランジスタLo1、Lo2(またはアクセストランジスタAcc1、Acc2)である。
図1に示すように、SOI領域1SRに形成されたn型の電界効果トランジスタQ1nは、領域1Anに位置する半導体基材BMと、この領域1Anに位置する半導体基材BM上に形成された絶縁層BXと、この領域1Anに位置する絶縁層BX上に形成された半導体層SLと、この領域1Anに位置する半導体層SL上にゲート絶縁膜GI1を介して形成されたゲート電極GE1とを有している。ここで、半導体基材BMは、例えば1Ωcm~15Ωcmの比抵抗を有するp型の単結晶シリコンから成る。また、絶縁層BXは、例えば、酸化シリコンから成る。また、半導体層SLは、例えば、単結晶シリコンから成る。また、ゲート電極GE1は、例えば、多結晶シリコン(具体的には、不純物が導入あるいはイオン注入されたドープドポリシリコン)から成る。また、領域1Anに位置する半導体層SLの厚さは、10nm~20nmである。さらに、領域1Anに位置する絶縁層BXの厚さは、10nm~20nmである。一方、ゲート絶縁膜GI1の詳細については、後述する。
次に、SOI領域1SRのうちの領域1SRpに形成されたp型の電界効果トランジスタQ1pについて、説明する。
次に、バルク領域2BRのうちの領域2BRnに形成されたn型の電界効果トランジスタQ2nについて、説明する。
次に、バルク領域2BRのうちの領域2BRpに形成されたp型の電界効果トランジスタQ2pについて、説明する。
次に、各電界効果トランジスタQ1n、Q1p、Q2n、Q2pを構成する各ゲート絶縁膜GI1、GI2、GI3、GI4の詳細について、説明する。
次に、本発明者の検討により明らかとなった、n型の電界効果トランジスタの閾値電圧と、このn型の電界効果トランジスタを構成するゲート絶縁膜に添加するアルミニウム(Hf)およびハフニウム(Hf)のそれぞれの添加量との関係と、p型の電界効果トランジスタの閾値電圧と、このp型の電界効果トランジスタを構成するゲート絶縁膜に添加するハフニウム(Hf)およびアルミニウム(Hf)のそれぞれの添加量との関係を、図3および図4を用いて説明する。なお、図3は、ゲート絶縁膜にアルミニウム(Al)およびハフニウム(Hf)のそれぞれを添加した場合の、アルミニウム(Al)およびハフニウム(Hf)の総原子数に対するアルミニウム(Al)の原子数の割合と、n型の電界効果トランジスタの閾値電圧との関係を示すグラフである。また、図4は、ゲート絶縁膜にアルミニウム(Al)およびハフニウム(Hf)のそれぞれを添加した場合の、アルミニウム(Al)およびハフニウム(Hf)の総原子数に対するハフニウム(Hf)の原子数の割合と、p型の電界効果トランジスタの閾値電圧との関係を示すグラフである。
上記のように、本実施の形態では、SOI領域1SRである領域1Anに形成されたn型の電界効果トランジスタQ1nを構成するゲート絶縁膜GI1として、酸化シリコンから成る絶縁膜IF1に、アルミニウム(Al)は添加されずに、ハフニウム(Hf)が添加(堆積)された絶縁膜(所謂、高誘電率絶縁膜)を用いている。そして、図1に示すように、上記した高誘電率絶縁膜であるゲート絶縁膜GI1を介して、SOI領域1SRである領域1Anに位置する半導体層SL上に、n型の電界効果トランジスタQ1nを構成するゲート電極GE1を形成している。そのため、図3に示すように、領域1Anに形成されたn型の電界効果トランジスタQ1nの閾値電圧を低くすることができる。この結果、この領域1Anに形成されたn型の電界効果トランジスタQ1nの駆動電圧を小さくできる(すなわち、消費電力を低減できる)。言い換えると、この領域1Anに形成されたn型の電界効果トランジスタQ1nの動作速度を、向上させることができる。
次に、本実施の形態の半導体装置SMD1の製造方法について、図5乃至図15を用いて説明する。なお、図5は、本実施の形態の半導体装置SMD1の製造工程を示すプロセスフロー図である。また、図6乃至図15は、本実施の形態の半導体装置の製造工程中の要部断面図である。
まず、基板SBを準備する。具体的には、本実施の形態では、図6に示すように、少なくとも4つの領域1SRn、1SRp、2BRn、2BRpを有する基板SBを準備する。なお、SOI領域1SRである領域1SRnは、図6に示すように、後に図1に示すn型の電界効果トランジスタQ1nが形成される領域1Anと、領域1Anに形成されるn型の電界効果トランジスタQ1nにバックゲート電圧Vbg2(図2を参照)を供給するための領域1TAnを有している。また、SOI領域1SRである領域1SRpは、図6に示すように、後に図1に示すp型の電界効果トランジスタQ1pが形成される領域1Apと、領域1Apに形成されるp型の電界効果トランジスタQ1pにバックゲート電圧Vbg1(図2を参照)を供給するための領域1TApを有している。また、バルク領域2BRである領域2BRnは、後に図1に示すn型の電界効果トランジスタQ2nが形成される領域2Anである。さらに、バルク領域2BRである領域2BRpは、後に図1に示すp型の電界効果トランジスタQ2pが形成される領域2Apである。
次に、領域1TAnと、領域1TApと、領域2Anと、領域2Apとに位置する半導体層SLを除去する。これにより、領域1TAnと、領域1TApと、領域2Anと、領域2Apとに位置する絶縁層BXが、露出する。
次に、図8に示すように、領域1Anおよび領域1Apのそれぞれに位置する半導体層SL上に、酸化シリコンから成る絶縁膜IF1を形成する。一方、図8に示すように、領域2Anおよび領域2Apのそれぞれに位置する半導体基材BM上に、酸化シリコンから成る絶縁膜IF2を形成する。なお、本実施の形態では、図8に示すように、バルク領域2BRである領域2Anおよび領域2Apのそれぞれに形成される絶縁膜IF2の厚さは、SOI領域1SRである領域1Anおよび領域1Apのそれぞれに形成される絶縁膜IF1の厚さよりも、大きい。
次に、SOI領域1SRで、かつ、図1に示すp型の電界効果トランジスタQ1pが形成される領域1Apに形成された絶縁膜IF1と、バルク領域2BRで、かつ、図1に示すn型の電界効果トランジスタQ2nが形成される領域2Anに形成された絶縁膜IF2に、アルミニウム(Al)を添加する。
次に、SOI領域1SRで、かつ、図1に示すn型の電界効果トランジスタQ1nが形成される領域1Anに形成された絶縁膜IF1と、バルク領域2BRで、かつ、図1に示すp型の電界効果トランジスタQ2pが形成される領域2Apに形成された絶縁膜IF2に、ハフニウム(Hf)を添加する。
次に、各領域1An、1Ap、2An、2Apに、各ゲート電極GE1、GE2、GE3、GE4を形成する。具体的には、まず、各領域1An、1Ap、2An、2Apを覆うように、例えばCVD法によって、半導体材料を基板SB上に堆積する。なお、基板SB上に堆積する半導体材料は、例えば、ポリシリコン膜である。
上記のように、本実施の形態では、SOI領域1SRである領域1Anにn型の電界効果トランジスタQ1nを形成する際、この領域1Anに形成された酸化シリコンから成る絶縁膜IF1(n型の電界効果トランジスタQ1nのゲート絶縁膜GI1を構成する膜)には、ハフニウム(Hf)は添加するが、アルミニウム(Al)は添加しない。そのため、この領域1Anに形成されるn型の電界効果トランジスタQ1nの閾値電圧を低くしつつ、この電界効果トランジスタQ1nにおいてゲート・リーク電流が発生するのを抑制することができる。同様に、本実施の形態では、SOI領域1SRである領域1Apにp型の電界効果トランジスタQ1pを形成する際、この領域1Apに形成された酸化シリコンから成る絶縁膜IF1(p型の電界効果トランジスタQ1pのゲート絶縁膜GI2を構成する膜)には、アルミニウム(Al)は添加するが、ハフニウム(Hf)は添加しない。そのため、この領域1Apに形成されるp型の電界効果トランジスタQ1pの閾値電圧を低くしつつ、この電界効果トランジスタQ1pにおいてゲート・リーク電流が発生するのを抑制することができる。
次に、上記実施の形態の変形例について説明する。
まず、上記実施の形態では、酸化シリコンから成る絶縁膜IF2に、ハフニウム(Hf)は添加されずに、アルミニウム(Al)が添加(堆積)された絶縁膜を、バルク領域2BRである領域2Anに形成されたn型の電界効果トランジスタQ2nを構成するゲート絶縁膜GI3として用い、また、酸化シリコンから成る絶縁膜IF2に、アルミニウム(Al)は添加されずに、ハフニウム(Hf)が添加(堆積)された絶縁膜を、バルク領域2BRである領域2Apに形成されたp型の電界効果トランジスタQ2pを構成するゲート絶縁膜GI4として用いた半導体装置SMD1について説明した。しかしながら、図16に示すように、酸化シリコンから成る絶縁膜IF2に、ハフニウム(Hf)およびアルミニウム(Al)の両方が添加(堆積)された絶縁膜を、バルク領域2BRに形成された各電界効果トランジスタQ2nm1、Q2pm1を構成するゲート絶縁膜GI5として用いてもよい。また、上記したように、バルク領域2BRに形成されたn型の電界効果トランジスタQ2nおよびp型の電界効果トランジスタQ2pのそれぞれは、その駆動電圧が、SOI領域1SRに形成されたn型の電界効果トランジスタQ1nおよびp型の電界効果トランジスタQ1pのそれぞれから成るSRAM回路の駆動電圧よりも高い周辺回路を構成する電界効果トランジスタである。すなわち、バルク領域2BRに形成される各電界効果トランジスタの駆動電圧は、SOI領域1SRに形成される各電界効果トランジスタの駆動電圧よりも高い。そのため、上記したNBTIも考慮した半導体装置SMD2を製造したい場合には、図16に示すように、ハフニウム(Hf)およびアルミニウム(Al)からなる金属膜HK3が絶縁膜IF2上に形成(堆積)されたゲート絶縁膜GI5を構成するハフニウムの原子数の割合を、金属膜HK3を構成する金属の総原子数に対して、75%以上、かつ、100%未満としたゲート絶縁膜GI5を用いることが好ましい。さらに、上記したNBTIは、特にp型の電界効果トランジスタにおいて発生する。そのため、バルク領域2BRであり、かつ、n型の電界効果トランジスタが形成される領域2Anには、上記したゲート絶縁膜GI3、または、上記のゲート絶縁膜GI5を用い、また、バルク領域2BRであり、かつ、p型の電界効果トランジスタが形成される領域2Apには、上記のゲート絶縁膜GI6を用いてもよい。
また、上記実施の形態および上記変形例1では、ある金属(上記実施の形態では、「アルミニウム」)が添加された絶縁膜(上記実施の形態では、領域1Apに位置する「絶縁膜IF1」)をマスクで覆った状態で、このマスクで覆われていない他の領域に位置する絶縁膜(上記実施の形態では、領域1Anに位置する「絶縁膜IF1」)に別の金属(上記実施の形態では、「ハフニウム」)を添加した後、このマスクを除去することで露出した絶縁膜をゲート絶縁膜として用いることについて説明した。しかしながら、ゲート絶縁膜は、図17~図28に示す製造方法により形成してもよい。
さらに、図16に示すように、領域2Apに位置する絶縁膜IF2にアルミニウム(Al)およびハフニウム(Hf)を添加することで形成されたゲート絶縁膜GI5(すなわち、絶縁膜IF2と、この絶縁膜IF2上に形成された金属膜HK3とから成る膜)を介して、この領域2Apに位置する半導体基材BM上にゲート電極GE4を形成する。
また、上記実施の形態では、n型の電界効果トランジスタQ1nが形成された領域1An、およびこのn型の電界効果トランジスタQ1nにバックゲート電圧を供給するための領域1TAnを有する領域1SRn、p型の電界効果トランジスタQ1pが形成された領域1Ap、およびこのp型の電界効果トランジスタQ1pにバックゲート電圧を供給するための領域1TApを有する領域1SRpを含むSOI領域1SRを備えた半導体装置SMD1について説明した。しかしながら、上記した2種類の電界効果トランジスタQ1n、Q1pに加え、この2種類の電界効果トランジスタQ1n、Q1pよりも耐圧が高い別の電界効果トランジスタQ3n、Q3pがSOI領域1SRに形成された半導体装置SMD3であってもよい。
また、上記実施の形態、上記変形例1、上記変形例2および上記変形例3では、n型の電界効果トランジスタQ1nが形成される領域1Anに形成された絶縁膜IF1にはアルミニウム(Al)を添加せず、また、p型の電界効果トランジスタQ1pが形成される領域1Apに形成された絶縁膜IF1にはハフニウム(Hf)を添加しないことについて説明した。しかしながら、n型の電界効果トランジスタQ1nが形成される領域1Anに形成された絶縁膜IF1に、ハフニウム(Hf)だけでなく、アルミニウム(Al)も添加しても良い。この場合、SOI領域1SRである領域1Anに形成されるn型の電界効果トランジスタQ1nの閾値電圧を低くするには、図3に示すように、アルミニウム(Al)およびハフニウム(Hf)の総原子数に対するアルミニウム(Al)の原子数の割合をできるだけ小さくすることが好ましい。また、p型の電界効果トランジスタQ1pが形成される領域1Apに形成された絶縁膜IF1に、アルミニウム(Al)だけでなく、ハフニウム(Hf)も添加してもよい。この場合、SOI領域1SRである領域1Apに形成されるp型の電界効果トランジスタQ1pの閾値電圧を低くするには、図4に示すように、アルミニウム(Al)およびハフニウム(Hf)の総原子数に対するハフニウム(Hf)の原子数の割合をできるだけ小さくすることが好ましい。しかしながら、上記したように、例えばスパッタリング法により各金属を堆積させる場合は、堆積される金属の添加量にバラつきが生じ易い。そのため、電界効果トランジスタの閾値電圧を低くすることに加え、基板のSOI領域に形成されたn型の電界効果トランジスタおよびp型の電界効果トランジスタを備えた半導体装置の製造歩留まりを向上させたい場合には、上記実施の形態のように、n型の電界効果トランジスタQ1nが形成される領域1Anに形成された絶縁膜IF1にはアルミニウム(Al)を添加せず、また、p型の電界効果トランジスタQ1pが形成される領域1Apに形成された絶縁膜IF1にはハフニウム(Hf)を添加しないことが好ましい。
また、上記実施の形態、上記変形例1および上記変形例2では、p型の電界効果トランジスタQ1pが形成される領域1Apに形成された絶縁膜IF1にアルミニウム(Al)を添加する工程を行った後、n型の電界効果トランジスタQ1n(図1を参照)が形成される領域1Anに形成された絶縁膜IF1にハフニウム(Hf)を添加する工程を行うことについて説明した。しかしながら、n型の電界効果トランジスタQ1nが形成される領域1Anに形成された絶縁膜IF1にハフニウム(Hf)を添加する工程を行った後、p型の電界効果トランジスタQ1p(図1を参照)が形成される領域1Apに形成された絶縁膜IF1にアルミニウム(Al)を添加する工程を行ってもよい。
さらに、上記実施の形態では、各ゲート電極GE1、GE2、GE3、GE4が、例えば多結晶シリコン(具体的には、不純物が導入あるいはイオン注入されたドープドポリシリコン)から成ることについて説明した。しかしながら、各ゲート電極GE1、GE2、GE3、GE4は、例えばアルミニウム(Al)のような金属から成るゲート電極であってもよい。また、SOI領域1SRに形成された各電界効果トランジスタQ1n、Q1pの各ゲート電極GE1、GE2、または、バルク領域2BRに形成された各電界効果トランジスタQ2n、Q2pの各ゲート電極GE1、GE2の何れかが、上記金属から成るゲート電極であってもよい。この結果、この金属の仕事関数により、電界効果トランジスタの閾値電圧をさらに調整することができる。
1SR SOI領域
2BR バルク領域
Acc1、Acc2 アクセストランジスタ
BGE1、BGE2 バックゲート
BL、/BL ビット線
BM 半導体基材
BMS1 上面(表面)
BMS2 下面(裏面)
BX 絶縁層
BXS1 上面
BXS2 下面
CH コンタクトホール
Dr1、Dr2 ドライバトランジスタ
EP エピタキシャル成長層
EX1、EX2、EX3、EX4 エクステンション領域
GE1、GE2、GE3、GE4、GE5、GE6 ゲート電極
GI1、GI2、GI3、GI4、GI5、GI6、GI7 ゲート絶縁膜
GIS 下面
GP1 p型のグランドプレーン領域
GP2 n型のグランドプレーン領域
HK1、HK2 金属膜
HK100 ハフニウム
HK200 アルミニウム
IF1、IF2、IF3、IF4、IF5 絶縁膜
IL1、IL2 層間絶縁膜
Lo1、Lo2 ロードトランジスタ
M1 配線層
MC メモリセル
MSK1、MSK2 マスク
N1、N2 ノード
NW n型のウェル領域
PS1 半導体材料
PW p型のウェル領域
Q1n、Q2n、Q2nm1 n型の電界効果トランジスタ
Q1p、Q2p、Q2pm1 p型の電界効果トランジスタ
SB 基板(SOI基板)
SD1、SD2、SD3、SD4 拡散層
SL 半導体層
SMD1、SMD2、SMD3 半導体装置
STI 素子分離部
SW サイドウォールスペーサ
Vbg1、Vbg2 バックゲート電圧
WL ワード線
WL1 配線
Claims (18)
- 第1領域、第2領域、第3領域および第4領域を有する半導体基材と、
前記第1領域および前記第2領域のそれぞれに位置する前記半導体基材上に形成された絶縁層と、
前記第1領域および前記第2領域のそれぞれに位置する前記絶縁層上に形成された半導体層と、
第1ゲート絶縁膜を介して前記第1領域に位置する前記半導体層上に形成されたn型の第1電界効果トランジスタの第1ゲート電極と、
第2ゲート絶縁膜を介して前記第2領域に位置する前記半導体層上に形成されたp型の第2電界効果トランジスタの第2ゲート電極と、
第3ゲート絶縁膜を介して前記第3領域に位置する前記半導体基材上に形成されたn型の第3電界効果トランジスタの第3ゲート電極と、
第4ゲート絶縁膜を介して前記第4領域に位置する前記半導体基材上に形成されたp型の第4電界効果トランジスタの第4ゲート電極と、
を含み、
前記第1ゲート絶縁膜は、酸化シリコンから成る絶縁膜に、アルミニウムは添加されずに、ハフニウムが添加された、絶縁膜であり、
前記第2ゲート絶縁膜は、酸化シリコンから成る絶縁膜に、ハフニウムは添加されずに、アルミニウムが添加された、絶縁膜であり、
前記第3ゲート絶縁膜は、酸化シリコンから成る絶縁膜に、アルミニウムが添加された、絶縁膜であり、
前記第4ゲート絶縁膜は、酸化シリコンから成る絶縁膜に、ハフニウムが添加された、絶縁膜である、半導体装置。 - 請求項1に記載の半導体装置において、
前記第3ゲート絶縁膜および前記第4ゲート絶縁膜のそれぞれの厚さは、前記第1ゲート絶縁膜および前記第2ゲート絶縁膜のそれぞれの厚さよりも大きい、半導体装置。 - 請求項1に記載の半導体装置において、
前記第1領域および前記第2領域のそれぞれに位置する前記半導体層の厚さは、10nm~20nmであり、
前記第1領域および前記第2領域のそれぞれに位置する前記絶縁層の厚さは、10nm~20nmであり、
前記第1領域に位置する前記半導体基材には、前記第1領域に位置する前記絶縁層に接するように、p型の第1ウェル領域が形成されており、
前記第2領域に位置する前記半導体基材には、前記第2領域に位置する前記絶縁層に接するように、n型の第2ウェル領域が形成されており、
前記第1ウェル領域には、前記第1領域に位置する前記絶縁層に接するように、p型の第1グランドプレーン領域が形成されており、
前記第2ウェル領域には、前記第2領域に位置する前記絶縁層に接するように、n型の第2グランドプレーン領域が形成されており、
前記第1グランドプレーン領域を構成する不純物の濃度は、前記第1ウェル領域を構成する不純物の濃度よりも高く、
前記第2グランドプレーン領域を構成する不純物の濃度は、前記第2ウェル領域を構成する不純物の濃度よりも高い、半導体装置。 - 請求項3に記載の半導体装置において、
前記第1ゲート電極の側壁上には、第1オフセットスペーサが形成されており、
前記第2ゲート電極の側壁上には、第2オフセットスペーサが形成されており、
前記第1領域に位置する前記半導体層のうちの前記第1ゲート電極および前記第1オフセットスペーサから露出する表面上と、前記第2領域に位置する前記半導体層のうちの前記第2ゲート電極および前記第2オフセットスペーサから露出する表面上とには、エピタキシャル成長層が形成されており、
前記第1乃至第4ゲート電極と、前記第1乃至第2オフセットスペーサと、前記エピタキシャル成長層とは、層間絶縁膜で覆われており、
前記層間絶縁膜には、コンタクトホールが形成されており、
前記コンタクトホールは、導電性部材で塞がれている、半導体装置。 - 請求項1に記載の半導体装置において、
前記第3ゲート絶縁膜および前記第4ゲート絶縁膜のそれぞれは、酸化シリコンから成る絶縁膜に、アルミニウムおよびハフニウムのそれぞれが添加された、絶縁膜である、半導体装置。 - 請求項5に記載の半導体装置において、
前記第4ゲート絶縁膜を構成するアルミニウムおよびハフニウムの総原子数に対するハフニウムの原子数の割合は、75%以上であり、かつ、100%未満である、半導体装置。 - 請求項6に記載の半導体装置において、
前記第3ゲート絶縁膜を構成するアルミニウムおよびハフニウムの総原子数に対するハフニウムの原子数の割合は、75%以上であり、かつ、100%未満である、半導体装置。 - 請求項5に記載の半導体装置において、
前記半導体基材は、さらに、第5領域および第6領域を有し、
前記第5領域に位置する前記半導体層上には、第5ゲート絶縁膜を介して、n型の第5電界効果トランジスタの第5ゲート電極が形成されており、
前記第6領域に位置する前記半導体層上には、第6ゲート絶縁膜を介して、p型の第6電界効果トランジスタの第6ゲート電極が形成されており、
前記第5ゲート絶縁膜および前記第6ゲート絶縁膜のそれぞれの厚さは、前記第1ゲート絶縁膜および前記第2ゲート絶縁膜のそれぞれの厚さよりも大きく、
前記第5ゲート絶縁膜および前記第6ゲート絶縁膜のそれぞれは、酸化シリコンから成る絶縁膜に、アルミニウムおよびハフニウムのそれぞれが添加された、絶縁膜である、半導体装置。 - 請求項1に記載の半導体装置において、
前記半導体基材は、さらに、第5領域および第6領域を有し、
前記第5領域に位置する前記半導体層上には、第5ゲート絶縁膜を介して、n型の第5電界効果トランジスタの第5ゲート電極が形成されており、
前記第6領域に位置する前記半導体層上には、第6ゲート絶縁膜を介して、p型の第6電界効果トランジスタの第6ゲート電極が形成されており、
前記第5ゲート絶縁膜および前記第6ゲート絶縁膜のそれぞれの厚さは、前記第1ゲート絶縁膜および前記第2ゲート絶縁膜のそれぞれの厚さよりも大きく、
前記第5ゲート絶縁膜および前記第6ゲート絶縁膜のそれぞれは、酸化シリコンから成る絶縁膜に、アルミニウムおよびハフニウムのそれぞれが添加された、絶縁膜である、半導体装置。 - 以下の工程を含む半導体装置の製造方法:
(a)n型の第1電界効果トランジスタが形成される第1領域、p型の第2電界効果トランジスタが形成される第2領域、n型の第3電界効果トランジスタが形成される第3領域およびp型の第4電界効果トランジスタが形成される第4領域を有し、半導体基材、前記半導体基材上に形成された絶縁層および前記絶縁層上に形成された半導体層を備えたSOI基板を準備する工程;
(b)前記(a)工程の後、前記第3領域および前記第4領域のそれぞれに位置する前記半導体層と、前記第3領域および前記第4領域のそれぞれに位置する前記絶縁層とを除去し、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材を露出させる工程;
(c)前記(b)工程の後、前記第1領域および前記第2領域のそれぞれに位置する前記半導体層上に酸化シリコンから成る第1絶縁膜を形成し、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材上に酸化シリコンから成る第2絶縁膜を形成する工程;
(d)前記(c)工程の後、前記第2領域に位置する前記第1絶縁膜と前記第3領域に位置する前記第2絶縁膜とが露出するように、かつ、前記第1領域に位置する前記第1絶縁膜が覆われるように、前記第1領域に位置する前記半導体層上に第1マスクを形成する工程;
(e)前記(d)工程の後、前記第1領域に位置する前記半導体層を前記第1マスクで覆った状態で、前記第2領域に位置する前記第1絶縁膜および前記第3領域に位置する前記第2絶縁膜に、アルミニウムを添加する工程;
(f)前記(e)工程の後、前記第1マスクを除去する工程;
(g)前記(f)工程の後、前記第1領域に位置する前記第1絶縁膜と前記第4領域に位置する前記第2絶縁膜とが露出するように、かつ、前記第2領域に位置する前記第1絶縁膜が覆われるように、前記第2領域に位置する前記半導体層上に第2マスクを形成する工程;
(h)前記(g)工程の後、前記第2領域に位置する前記半導体層を前記第2マスクで覆った状態で、前記第1領域に位置する前記第1絶縁膜および前記第4領域に位置する前記第2絶縁膜に、ハフニウムを添加する工程;
(i)前記(h)工程の後、前記第2マスクを除去する工程;
(j)前記(i)工程の後、前記第1領域に位置する前記第1絶縁膜にアルミニウムを添加せずにハフニウムを添加することで形成された第1ゲート絶縁膜を介して前記第1領域に位置する前記半導体層上にn型の前記第1電界効果トランジスタの第1ゲート電極を形成し、前記第2領域に位置する前記第1絶縁膜にハフニウムを添加せずにアルミニウムを添加することで形成された第2ゲート絶縁膜を介して前記第2領域に位置する前記半導体層上にp型の前記第2電界効果トランジスタの第2ゲート電極を形成し、前記第3領域に位置する前記第2絶縁膜にアルミニウムを添加することで形成された第3ゲート絶縁膜を介して前記第3領域に位置する前記半導体基材上にn型の前記第3電界効果トランジスタの第3ゲート電極を形成し、前記第4領域に位置する前記第2絶縁膜にハフニウムを添加することで形成された第4ゲート絶縁膜を介して前記第4領域に位置する前記半導体基材上にp型の前記第4電界効果トランジスタの第4ゲート電極を形成する工程。 - 請求項10に記載の半導体装置の製造方法において、
前記第3ゲート絶縁膜および前記第4ゲート絶縁膜のそれぞれの厚さは、前記第1ゲート絶縁膜および前記第2ゲート絶縁膜のそれぞれの厚さよりも大きい、半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記(b)工程の後、かつ、前記(c)工程の前に、前記第1領域に位置する前記絶縁層に接するように前記第1領域に位置する前記半導体基材にp型の第1ウェル領域を形成し、前記第2領域に位置する前記絶縁層に接するように前記第2領域に位置する前記半導体基材にn型の第2ウェル領域を形成する工程と、
前記第1ウェル領域および前記第2ウェル領域を前記第1領域および前記第2領域にそれぞれ形成した後、かつ、前記(c)工程の前に、前記第1領域に位置する前記絶縁層に接するように前記第1ウェル領域にp型の第1グランドプレーン領域を形成し、前記第2領域に位置する前記絶縁層に接するように前記第2ウェル領域にn型の第2グランドプレーン領域を形成する工程と、を更に有し、
前記(a)工程で準備する前記SOI基板を構成し、かつ、前記第1領域および前記第2領域のそれぞれに位置する前記半導体層の厚さは、10nm~20nmであり、
前記(a)工程で準備する前記SOI基板を構成し、かつ、前記第1領域および前記第2領域のそれぞれに位置する前記絶縁層の厚さは、10nm~20nmであり、
前記第1グランドプレーン領域を構成する不純物の濃度は、前記第1ウェル領域を構成する不純物の濃度よりも高く、
前記第2グランドプレーン領域を構成する不純物の濃度は、前記第2ウェル領域を構成する不純物の濃度よりも高い、半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記(j)工程の後、前記第1ゲート電極の側壁上に第1オフセットスペーサを形成し、前記第2ゲート電極の側壁上に第2オフセットスペーサを形成する工程と、
前記第1オフセットスペーサおよび前記第2オフセットスペーサのそれぞれを形成した後、前記第1領域に位置する前記半導体層のうちの前記第1ゲート電極および前記第1オフセットスペーサから露出する第1表面と、前記第2領域に位置する前記半導体層のうちの前記第2ゲート電極および前記第2オフセットスペーサから露出する第2表面とに対してエピタキシャル成長処理を施すことで、前記第1表面上および前記第2表面上のそれぞれにエピタキシャル成長層を形成する工程と、
前記エピタキシャル成長層を形成した後、前記エピタキシャル成長層を層間絶縁膜で覆う工程と、
前記エピタキシャル成長層を前記層間絶縁膜で覆った後、前記層間絶縁膜にコンタクトホールを形成する工程と、
前記層間絶縁膜に前記コンタクトホールを形成した後、前記コンタクトホールを導電性部材で塞ぎ、前記エピタキシャル成長層に接続するコンタクトプラグを形成する工程と、を更に有する、半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記(j)工程では、前記第3領域に位置する前記第2絶縁膜にアルミニウムおよびハフニウムのそれぞれを添加することで形成された前記第3ゲート絶縁膜を介して、前記第3領域に位置する前記半導体基材上に、前記第3ゲート電極を形成し、また、前記第4領域に位置する前記第2絶縁膜にアルミニウムおよびハフニウムのそれぞれを添加することで形成された前記第4ゲート絶縁膜を介して、前記第4領域に位置する前記半導体基材上に、前記第4ゲート電極を形成する、半導体装置の製造方法。 - 請求項14に記載の半導体装置の製造方法において、
前記第4ゲート絶縁膜を構成するアルミニウムおよびハフニウムの総原子数に対するハフニウムの原子数の割合は、75%以上であり、かつ、100%未満である、半導体装置の製造方法。 - 請求項15に記載の半導体装置の製造方法において、
前記第3ゲート絶縁膜を構成するアルミニウムおよびハフニウムの総原子数に対するハフニウムの原子数の割合は、75%以上であり、かつ、100%未満である、半導体装置の製造方法。 - 以下の工程を含む半導体装置の製造方法:
(a)n型の第1電界効果トランジスタが形成される第1領域、p型の第2電界効果トランジスタが形成される第2領域、n型の第3電界効果トランジスタが形成される第3領域およびp型の第4電界効果トランジスタが形成される第4領域を有し、半導体基材、前記半導体基材上に形成された絶縁層および前記絶縁層上に形成された半導体層を備えたSOI基板を準備する工程;
(b)前記(a)工程の後、前記第3領域および前記第4領域のそれぞれに位置する前記半導体層と、前記第3領域および前記第4領域のそれぞれに位置する前記絶縁層とを除去し、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材を露出させる工程;
(c)前記(b)工程の後、前記第1領域および前記第2領域のそれぞれに位置する前記半導体層上に酸化シリコンから成る第1絶縁膜を形成し、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材上に酸化シリコンから成る第2絶縁膜を形成する工程;
(d)前記(c)工程の後、前記第1領域および前記第2領域のそれぞれに位置する前記第1絶縁膜と、前記第3領域および前記第4領域のそれぞれに位置する前記第2絶縁膜とに、アルミニウムおよびハフニウムを添加する工程;
(e)前記(d)工程の後、前記第1領域および前記第2領域のそれぞれに位置する前記第1絶縁膜と、前記第3領域および前記第4領域のそれぞれに位置する前記第2絶縁膜とを覆うように、前記第1領域および前記第2領域のそれぞれに位置する前記半導体層上と、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材上とに、第1半導体材料を形成する工程;
(f)前記(e)工程の後、前記第1領域、前記第3領域および前記第4領域のそれぞれに位置する前記第1半導体材料が残存するように、前記第2領域に位置する前記第1半導体材料と、前記第2領域に位置し、かつ、アルミニウムおよびハフニウムが添加された前記第1絶縁膜とを除去することで、前記第2領域に位置する前記半導体層を露出させる工程;
(g)前記(f)工程の後、前記第1領域に位置する前記半導体層と、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材とを前記第1半導体材料で覆った状態で、前記第2領域に位置する前記半導体層上に、酸化シリコンから成る第3絶縁膜を形成する工程;
(h)前記(g)工程の後、前記第1領域に位置する前記半導体層と、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材とを前記第1半導体材料で覆った状態で、前記第2領域に位置する前記第3絶縁膜に、アルミニウムを添加する工程;
(i)前記(h)工程の後、前記第1領域に位置する前記半導体層と、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材とを前記第1半導体材料で覆った状態で、前記第2領域に位置し、かつ、アルミニウムが添加された前記第3絶縁膜上に、第2半導体材料を形成する工程;
(j)前記(i)工程の後、前記第2領域に位置する前記第2半導体材料と、前記第3領域および前記第4領域のそれぞれに位置する前記第1半導体材料とが残存するように、前記第1領域に位置する前記第1半導体材料と、前記第1領域に位置し、かつ、アルミニウムおよびハフニウムが添加された前記第1絶縁膜とを除去することで、前記第1領域に位置する前記半導体層を露出させる工程;
(k)前記(j)工程の後、前記第2領域に位置する前記半導体層を前記第2半導体材料で覆った状態で、かつ、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材を前記第1半導体材料で覆った状態で、前記第1領域に位置する前記半導体層上に、酸化シリコンから成る第4絶縁膜を形成する工程;
(l)前記(k)工程の後、前記第2領域に位置する前記半導体層を前記第2半導体材料で覆った状態で、かつ、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材を前記第1半導体材料で覆った状態で、前記第1領域に位置する前記第4絶縁膜に、ハフニウムを添加する工程;
(m)前記(l)工程の後、前記第2領域に位置する前記半導体層を前記第2半導体材
料で覆った状態で、かつ、前記第3領域および前記第4領域のそれぞれに位置する前記半導体基材を前記第1半導体材料で覆った状態で、前記第1領域に位置し、かつ、ハフニウムが添加された前記第4絶縁膜上に、第3半導体材料を形成する工程;
(n)前記(m)工程の後、前記第1半導体材料、前記第2半導体材料および前記第3半導体材料のそれぞれをパターニングすることで、前記第1領域に位置し、かつ、ハフニウムが添加された前記第4絶縁膜を介して前記第1領域に位置する前記半導体層上にn型の前記第1電界効果トランジスタの第1ゲート電極を形成し、前記第2領域に位置し、かつ、アルミニウムが添加された前記第3絶縁膜を介して前記第2領域に位置する前記半導体層上にp型の前記第2電界効果トランジスタの第2ゲート電極を形成し、前記第3領域に位置し、かつ、アルミニウムおよびハフニウムが添加された前記第2絶縁膜を介して前記第3領域に位置する前記半導体基材上にn型の前記第3電界効果トランジスタの第3ゲート電極を形成し、前記第4領域に位置し、かつ、アルミニウムおよびハフニウムが添加された前記第2絶縁膜を介して前記第4領域に位置する前記半導体基材上にp型の前記第4電界効果トランジスタの第4ゲート電極を形成する工程。 - 請求項17に記載の半導体装置の製造方法において、
前記(n)工程において、前記第1領域に位置する前記第4絶縁膜および前記第2領域に位置する前記第3絶縁膜のそれぞれの厚さは、前記第3領域および前記第4領域のそれぞれに位置する前記第2絶縁膜の厚さよりも小さい、半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019186897A JP7292171B2 (ja) | 2019-10-10 | 2019-10-10 | 半導体装置およびその製造方法 |
US17/003,245 US11217605B2 (en) | 2019-10-10 | 2020-08-26 | Semiconductor device and method of manufacturing the same |
KR1020200129947A KR102675341B1 (ko) | 2019-10-10 | 2020-10-08 | 반도체 장치 및 그 제조 방법 |
CN202011073451.XA CN112736089A (zh) | 2019-10-10 | 2020-10-09 | 半导体器件以及半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019186897A JP7292171B2 (ja) | 2019-10-10 | 2019-10-10 | 半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021064639A JP2021064639A (ja) | 2021-04-22 |
JP2021064639A5 JP2021064639A5 (ja) | 2022-02-17 |
JP7292171B2 true JP7292171B2 (ja) | 2023-06-16 |
Family
ID=75384090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019186897A Active JP7292171B2 (ja) | 2019-10-10 | 2019-10-10 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11217605B2 (ja) |
JP (1) | JP7292171B2 (ja) |
KR (1) | KR102675341B1 (ja) |
CN (1) | CN112736089A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022160108A (ja) | 2021-04-06 | 2022-10-19 | オムロン株式会社 | 出力制御装置およびこれを備えた測距装置、出力制御方法、出力制御プログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120146148A1 (en) | 2010-12-14 | 2012-06-14 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
US20130207203A1 (en) | 2012-02-10 | 2013-08-15 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
WO2019097568A1 (ja) | 2017-11-14 | 2019-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4706450B2 (ja) | 2005-11-16 | 2011-06-22 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP5336872B2 (ja) | 2009-02-06 | 2013-11-06 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP5465958B2 (ja) | 2009-09-01 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
WO2011062029A1 (en) * | 2009-11-18 | 2011-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
JP2010118677A (ja) | 2010-01-15 | 2010-05-27 | Renesas Technology Corp | 半導体装置 |
JP5956809B2 (ja) | 2012-04-09 | 2016-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6355460B2 (ja) * | 2014-07-08 | 2018-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6363895B2 (ja) | 2014-07-09 | 2018-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6359401B2 (ja) * | 2014-09-24 | 2018-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6570417B2 (ja) * | 2014-10-24 | 2019-09-04 | 株式会社半導体エネルギー研究所 | 撮像装置および電子機器 |
US9773832B2 (en) * | 2014-12-10 | 2017-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US9848146B2 (en) * | 2015-04-23 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
JP6679444B2 (ja) * | 2016-08-12 | 2020-04-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102608086B1 (ko) * | 2017-03-29 | 2023-11-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 반도체 장치의 제작 방법 |
JP6783703B2 (ja) * | 2017-05-29 | 2020-11-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR102469885B1 (ko) * | 2017-09-11 | 2022-11-22 | 삼성전자주식회사 | 반도체 장치 |
JP2019062170A (ja) | 2017-09-28 | 2019-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR20210013460A (ko) * | 2019-07-25 | 2021-02-04 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
KR102692578B1 (ko) * | 2019-12-30 | 2024-08-07 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 및 이를 구비한 표시 장치 |
KR20210101378A (ko) * | 2020-02-07 | 2021-08-19 | 삼성디스플레이 주식회사 | 표시장치 |
-
2019
- 2019-10-10 JP JP2019186897A patent/JP7292171B2/ja active Active
-
2020
- 2020-08-26 US US17/003,245 patent/US11217605B2/en active Active
- 2020-10-08 KR KR1020200129947A patent/KR102675341B1/ko active IP Right Grant
- 2020-10-09 CN CN202011073451.XA patent/CN112736089A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120146148A1 (en) | 2010-12-14 | 2012-06-14 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
JP2012129292A (ja) | 2010-12-14 | 2012-07-05 | Renesas Electronics Corp | 半導体集積回路装置 |
US20130207203A1 (en) | 2012-02-10 | 2013-08-15 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
JP2013165191A (ja) | 2012-02-10 | 2013-08-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
WO2019097568A1 (ja) | 2017-11-14 | 2019-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR102675341B1 (ko) | 2024-06-18 |
KR20210043465A (ko) | 2021-04-21 |
US11217605B2 (en) | 2022-01-04 |
CN112736089A (zh) | 2021-04-30 |
JP2021064639A (ja) | 2021-04-22 |
US20210111193A1 (en) | 2021-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7279754B2 (en) | Semiconductor memory device and a method of manufacturing the same | |
US7737501B2 (en) | FinFET SRAM with asymmetric gate and method of manufacture thereof | |
US8174058B2 (en) | Integrated circuits with split gate and common gate FinFET transistors | |
JP5690683B2 (ja) | 半導体装置 | |
TWI288483B (en) | Devices with different electrical gate dielectric thicknesses but with substantially similar physical configurations | |
JP5847549B2 (ja) | 半導体装置 | |
JP2012156229A (ja) | 半導体装置およびその製造方法 | |
JP2009212413A (ja) | 半導体装置及び半導体装置の製造方法 | |
US10068918B2 (en) | Contacting SOI subsrates | |
TW202109837A (zh) | 積體電路 | |
JP7292171B2 (ja) | 半導体装置およびその製造方法 | |
US7718482B2 (en) | CD gate bias reduction and differential N+ poly doping for CMOS circuits | |
TW201715643A (zh) | 接觸soi基板 | |
JP2008501237A (ja) | リセスデバイス付きメモリ | |
JP2877069B2 (ja) | スタティック型半導体メモリ装置 | |
US8114729B2 (en) | Differential poly doping and circuits therefrom | |
JP2010098108A (ja) | 半導体装置及びその製造方法 | |
JP2009124011A (ja) | 半導体装置 | |
JP2023167213A (ja) | 半導体装置およびその製造方法 | |
JP2009164453A (ja) | 半導体装置およびその製造方法 | |
KR100694477B1 (ko) | 에스램셀 및 그의 제조 방법 | |
JPH0478164A (ja) | 半導体装置 | |
KR20010011717A (ko) | 씨모스 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 | |
JPH11186410A (ja) | 低電力sramの製造方法 | |
JPH05175462A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7292171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |