JP2013090002A - パルス発生装置及びパルス発生方法 - Google Patents

パルス発生装置及びパルス発生方法 Download PDF

Info

Publication number
JP2013090002A
JP2013090002A JP2011225922A JP2011225922A JP2013090002A JP 2013090002 A JP2013090002 A JP 2013090002A JP 2011225922 A JP2011225922 A JP 2011225922A JP 2011225922 A JP2011225922 A JP 2011225922A JP 2013090002 A JP2013090002 A JP 2013090002A
Authority
JP
Japan
Prior art keywords
bit
pulse
bits
pwm
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011225922A
Other languages
English (en)
Other versions
JP6104501B2 (ja
Inventor
Hideaki Emoto
英晃 江本
Mitsuyuki Shirae
光行 白江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2011225922A priority Critical patent/JP6104501B2/ja
Priority to CN201280047192.0A priority patent/CN103988430B/zh
Priority to EP12840602.2A priority patent/EP2768137A4/en
Priority to KR1020147008016A priority patent/KR101622856B1/ko
Priority to PCT/JP2012/075786 priority patent/WO2013054730A1/ja
Priority to US14/348,264 priority patent/US9252762B2/en
Publication of JP2013090002A publication Critical patent/JP2013090002A/ja
Application granted granted Critical
Publication of JP6104501B2 publication Critical patent/JP6104501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation

Landscapes

  • Dc-Dc Converters (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】出力するパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力する、ことを目的とする。
【解決手段】パルス発生回路12は、一つのリニアPWMパルスが第1ビット数で定められるデューティー比のPWM波形を出力するPWM波形出力部20、第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される入力コネクタ22、入力コネクタ22に入力された制御信号に基づいて、第2ビット数に応じて連続した複数のリニアPWMパルスから構成される組を1周期とするように、PWM波形出力部20から出力させるPWM波形を設定する設定部24を備える。
【選択図】図2

Description

本発明は、パルス発生装置及びパルス発生方法に関するものである。
出力するパルスのデューティー比を変調させるパルス幅変調(pulse width modulation:PWM)は、広く用いられている技術である。
パルス幅変調は、例えば、特許文献1に記載されているように、定電流制御回路において、負荷電流を制御するトランジスタのオン、オフ制御に用いられる。
特開2001−318721号公報
しかしながら、パルス幅変調で出力されるパルスのデューティー比の精度は、出力されるパルスのデューティー比を定めるビット数に依存する。すなわち、パルス発生回路から出力させるパルスのデューティー比を制御する制御信号のビット数が、パルス発生回路が出力するパルスのビット数よりも大きい場合には、パルス発生回路が出力するパルスは、制御信号により示されるデューティー比の精度を有しないこととなる。
本発明は、このような事情に鑑みてなされたものであって、出力するパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力することができる、パルス発生装置及びパルス発生方法を提供することを目的とする。
上記課題を解決するために、本発明のパルス発生装置及びパルス発生方法は以下の手段を採用する。
すなわち、本発明の第一態様に係るパルス発生装置は、一つのパルスが第1ビット数で定められるデューティー比のPWM波形を出力するPWM波形出力手段と、前記第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される入力手段と、前記入力手段に入力された前記制御信号に基づいて、前記第2ビット数に応じて連続した複数の前記パルスから構成される組を1周期とするように、前記PWM波形出力手段から出力させる前記PWM波形を設定する設定手段と、を備える。
上記構成によれば、PWM波形出力手段によって、一つのパルスが第1ビット数で定められるデューティー比のPWM波形が出力される。ところが、入力手段によって入力されるデューティー比を示す制御信号は、第1ビット数よりも大きい第2ビット数で定められている。すなわち、PWM波形出力手段から出力される一つのパルスは、上記第2ビット数で定められるデューティー比の精度を有しない。
そこで、設定手段によって、入力手段に入力された制御信号に基づいて、第2ビット数に応じて連続した複数のパルスから構成される組を1周期とするように、PWM波形出力手段から出力させるPWM波形が設定される。すなわち、第1ビット数で定められるパルス一つでは、第2ビット数で定められたデューティー比の精度を得ることはできないため、連続した複数のパルスを組み合わせ、これを1周期とすることによって、第2ビット数で定められたデューティー比の精度を得る。
例えば、第1ビット数を6ビットとし、一つのパルスを1周期とした場合のデューティー比の解像度(精度)は、1周期当たり63であり、約1.6%刻みでデューティー比は設定可能とされる。一方、第2ビット数を7ビットとすると、6ビットのパルス2つから構成される組を1周期としたPWM波形を出力する。これにより、仮想的に7ビット(6ビット×2)で定められるデューティー比のPWM波形が出力されることとなる。この場合のデューティー比の解像度は、1周期当たり126であり、約0.8%刻みでデューティー比は設定可能となる。
従って、本構成によれば、出力するパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力することができる。
上記第一態様では、前記組を構成する複数の前記パルスの数を、前記第2ビット数と前記第1ビット数の差をnとした場合に、2個とすることが好ましい。
上記構成によれば、第2ビット数と第1ビット数の差を算出するだけで、組を構成する第1ビット数のパルスの数を簡易に求めることができる。
上記第一態様では、前記設定手段が、前記第2ビットで示される前記制御信号のうち、前記第1ビット数に相当する上位ビットを前記第1ビット数で定められる一つの前記パルスで表わし、残りのビットを2−1個(nは前記第2ビット数と前記第1ビット数の差)の前記パルスで表わすように設定することが好ましい。
上記構成によれば、例えば、第1ビット数が6ビットであり、第2ビット数が7ビットである場合、6ビットのパルス2つから構成される組を1周期としたPWM波形が出力されるので、7ビットで示される制御信号のうち、上位6ビットの制御信号が一方のパルスで表わされ、残りが他方のパルスで表わされることとなる。また。例えば、第1ビット数が6ビットであり、第2ビット数が8ビットである場合、6ビットのパルス4つから構成される組を1周期としたPWM波形が出力されるので、8ビットで示される制御信号のうち、上位6ビットの制御信号が一つのパルスで表わされ、残りが3つのパルスで表わされることとなる。従って、本構成は、組を構成する複数のパルスを簡易に生成することができる。
上記第一態様では、前記設定手段が、前記残りのビットを、上位から桁が一つ増加する毎に、前の桁の2倍の数の前記パルスで表わすように設定することが好ましい。
上記構成によれば、例えば、第1ビット数が6ビットであり、第2ビット数が9ビットである場合、制御信号の上位1ビットから6ビットが一つのパルスで表わされ、制御信号の7ビット目が一つのパルスで表わされ、制御信号の8ビット目が7ビット目の2倍の数のパルスである2つのパルスで表わされ、制御信号の9ビット目が8ビット目の2倍の数のパルスである4つのパルスで表わされることとなる。従って、本構成は、制御信号を構成する各ビットを表わすパルスを簡易に生成することができる。
一方、本発明の第二態様に係るパルス発生方法は、一つのパルスが第1ビット数で定められるデューティー比のPWM波形を出力するパルス発生方法であって、前記第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される第1工程と、前記制御信号に基づいて、前記第2ビット数に応じて連続した複数の前記パルスから構成される組を1周期とするように設定する第2工程と、前記第2工程によって設定された前記組を1周期としてPWM波形を出力する第3工程と、を含む。
本発明によれば、出力するパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力することができる、という優れた効果を有する。
本発明の実施形態に係るパルス発生回路を備えた駆動回路の構成を示すブロック図である。 本発明の実施形態に係るパルス発生回路の機能を示す機能ブロック図である。 本発明の実施形態に係る6ビットで定められるデューティー比のPWMパルスの一例を示した図である。 本発明の実施形態に係る6ビットのリニアPWMパルスを用いて仮想的に7ビットのPWMパルスを出力する場合における設定の一例を示した図である。 本発明の実施形態に係る6ビットのリニアPWMパルスを用いて仮想的に8ビットのPWMパルスを出力する場合における設定の一例を示した図である。 本発明の実施形態に係る制御信号が“0101011”の場合におけるPWMパルスを示す模式図である。 本発明の実施形態に係る制御信号が“01010101”の場合におけるPWMパルスを示す模式図である。 本発明の実施形態に係る制御信号が“01010110”の場合におけるPWMパルスを示す模式図である。 本発明の実施形態に係るPWMパルスの規則性の説明に要する模式図である。
以下に、本発明に係るパルス発生装置及びパルス幅変調方法の一実施形態について、図面を参照して説明する。
図1は、本実施形態に係る駆動回路10の構成を示すブロック図である。
駆動回路10は、パルス発生回路12、絶縁トランス14、整流回路16、被駆動体18を備える。なお、絶縁トランス14の1次側を流れる電流は、不図示の電流測定装置で測定するものとする。
本実施形態に係る駆動回路10は、絶縁トランス14の1次側に電力をパルス電圧として出力するパルス発生回路12を備え、2次側に計測、駆動、及び制御のいずれかを行う被駆動体18が整流回路16を介して接続されている。そして、駆動回路10は、2次側に接続された被駆動体18によって電力が消費されることで生じる1次側の電流の変化を測定して、計測手段による計測、及び、駆動、制御などの手段による駆動または制御、並びに対象回路における断線や短絡などの有無や信号状態の診断、すなわち健全性診断を行う。
図2は、本実施形態に係るパルス発生回路12の機能を示す機能ブロック図である。パルス発生回路12は、一つのパルスが第1ビット数で定められるデューティー比のPWM(Pulse Width Modulation)波形を出力するPWM波形出力部20、第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される入力コネクタ22を備える。
なお、本実施形態に係るパルス発生回路12は、一例として図3に示されるように、10ns(100MHz)の微小パルスが0から63個の何れかで並ぶ波形を繰り返すことで6ビット、つまり解像度(精度)が63のPWMパルスを630ns(100/63=1.58MHz)周期で出力する。すなわち、パルス発生回路12は、第1ビット数が6ビットであり、約1.6%刻みでPWMパルスのデューティー比を設定可能とする。
一方、パルス発生回路12に入力される制御信号の第2ビット数は、一例として20ビットとされる。このため、6ビットのPWMパルスそのものだけでは、20ビットの制御信号の解像度1032192を実現できない。
そこで、パルス発生回路12は、入力コネクタ22に入力された制御信号に基づいて、第2ビット数に応じて連続した複数のPWMパルスから構成される組を1周期とするように、PWM波形出力部20から出力させるPWM波形を設定する設定部24を備える。
すなわち、6ビットのPWMパルス一つでは、20ビットの制御信号で定められたデューティー比の精度を得ることはできないため、連続した複数の6ビットのPWMパルスを組み合わせることによって、20ビットで定められたデューティー比の精度を得る。
次に、6ビットのPWMパルスを複数用いて、仮想的に7ビット以上のPWMパルスを出力する場合の具体的に説明する。以下の説明において、6ビットのPWMパルスをリニアPWMパルスといい、7ビット以上のPWMパルスを単にPWMパルスという。
図4は、設定部24による6ビットのリニアPWMパルスを用いて、仮想的に7ビットのPWMパルスを出力する場合における設定の一例を示した図である。なお、7ビットのPWMパルスでは、約0.8%刻みでデューティー比が設定可能となる。
解像度63の6ビットのリニアPWMパルスを用いて解像度126の7ビットのPWMパルスを出力する場合は、6ビットのリニアPWMパルスが2周期組み合わされることで実現される。そして、このように設定された7ビットのPWMパルスが連続して出力されることで、PWM波形となる。
図4の例では、デューティー比50.8%(32/63≒50.8)のリニアPWMパルスAとデューティー比49.2%(31/63≒49.2)のリニアPWMパルスA’が一組とされ、繰り返し出力されることで、50%(63/126=50)のデューティー比である7ビット(6ビット×2=7ビット)のPWMパルスBによるPWM波形が仮想的に実現されることとなる。なお、7ビットのPWMパルスBは、6ビットのリニアPWMパルスが2つ組み合わされて実現されているため、周期が1.26μs(790kHz)となる。
図5は、設定部24による6ビットのリニアPWMパルスを用いて仮想的に8ビットのPWMパルスを出力する場合における設定の一例を示した図である。なお、8ビットのPWMパルスでは、約0.4%刻みでデューティー比が設定可能となる。
6ビットのリニアPWMパルスを用いて解像度252の8ビットのPWMパルスを出力する場合は、7ビットのPWMパルスを2周期、すなわち6ビットのリニアPWMパルスが4周期組み合わされることで実現される。
図5の例では、デューティー比50.8%(32/63≒50.8)のリニアPWMパルスAを2周期一組として7ビットのPWMパルスBとし、デューティー比50.8%(32/63≒50.8)のリニアPWMパルスAとデューティー比49.2%(31/63≒49.2)のリニアPWMパルスA’を一組として7ビットのPWMパルスB’とする。そして、7ビットのPWMパルスBとPWMパルスB’が一組とされ、繰り返し出力されることで、50.4%(127/252=50.4)のデューティー比である8ビットのPWMパルスCによるPWM波形が仮想的に実現されることとなる。なお、8ビットのPWMパルスCは、リニアPWMパルスが4つ組み合わされて実現されているため、周期が2.52μs(395kHz)となる。
以下、同様に、設定部24は、組み合わせるリニアPWMパルスの数を増加させることによって、仮想的に20ビットのPWMパルスを設定する。なお、20ビットのPWMパルスは、19ビットのPWMパルスを2周期、すなわちリニアPWMパルスを16384個組み合わせることによって実現される。これにより、6ビットのリニアPWMパルスでは実現ができなかった、解像度1032192のPWMパルスによるPWM波形が実現されることとなる。なお、20ビットのPWMパルスは、周期が10.3ms(96.5Hz)となる。
このように、パルス発生回路12は、設定部24の設定によって、リニアPWMパルスのデューティー比を時間的に変化させることによって、リニアPWMパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力する。換言すると、パルス発生回路12はPWMとPDM(Pulse Density Modulation:パルス密度変調)とを組み合わせてパルスを発生させる。
また、組を構成する複数のリニアPWMパルスの数は、第1ビット数が6ビットであり第2ビット数が7ビットの場合では2つ、第1ビット数が6ビットであり第2ビット数が8ビットの場合では4つ、第1ビット数が6ビットであり第2ビット数が9ビットの場合では8つ、第1ビット数が6ビットであり第2ビット数が20ビットの場合では16384個というように、第2ビット数と第1ビット数の差(以下、「ビット差」という。)をnとした場合に、2個となる。そこで、設定部24は、第2ビット数と第1ビット数の差を算出することによって、簡易に第2ビット数となるPWMパルスを構成するリニアPWMパルスの数を求めることができる。
次に、第2ビット数のPWMパルスを構成するリニアPWMパルス各々のデューティー比の決定方法について説明する。
上述したように、第2ビット数のPWMパルスは、複数のリニアPWMパルスから構成される組を1周期として実現される。すなわち、複数のリニアPWMパルスで構成される第2ビット数のPWMパルスのデューティー比が、制御信号により示されるデューティー比に合致していれば、組を構成するリニアPWMパルス各々のデューティー比は何れでも構わない。
しかしながら、パルス発生回路12に設定部24の機能を実装(プログラミング)するためには、組を構成するリニアPWMパルス各々のデューティー比の決定に規則性を持たせる方が好ましい。
そこで、本実施形態に係る設定部24は、第2ビットで示される制御信号のうち、第1ビット数に相当する上位ビットを一つのリニアPWMパルスで表わし、残りのビットを2−1個のリニアPWMパルスで表わすように設定する。nは、ビット差である。また、第1ビット数に相当する上位ビットとは、第1ビット数と同数の上位ビットのことであり、第1ビット数が6ビットの場合は、上位ビットとは上位6ビットのことをいう。
図6は、設定部24による設定の具体例であり、第1ビット数が6ビットで第2ビット数が7ビットであり、制御信号が“0101011”(=43)の場合において出力されるPWM波形である。この場合、ビット差nは7−6=1となる。そして、図6に示されるように、7ビットの制御信号のうち、第1ビット数である6ビットに相当する上位6ビット“010101”(=21)が一つのリニアPWMパルスで表わされ、残りとなる下位1ビットである7ビット目“010101+000001”(=21+1=22)が一つ(2−1=1)のリニアPWMパルスで表わされる。
図7は、制御信号が8ビットの“01010101”(=85)の場合におけるPWM波形である。この場合、ビット差nは8−6=2となる。そして、図8に示されるように、制御信号のうち、第1ビット数である6ビットに相当する上位ビット“010101”(=21)がリニアPWMパルスで表わされ、残りとなる下位2ビットが3つ(2−1=3)のリニアPWMパルスで表わされる。そして、図7の例では、制御信号の7ビット目が一つのリニアPWMパルスで表わされ、8ビット目が二つのリニアPWMパルスで表わされる。具体的には、7ビット目のリニアPWMパルスが“010101+000000”(=21+0=21)を表わし、8ビット目の2つのリニアPWMパルスが各々“010101+000001”(=21+2=22)と“010101+000000”(=21+0=21)を表わす。
図8は、制御信号が8ビットの“01010110”(=86)の場合におけるPWM波形である。図8に示されるように、制御信号のうち、第1ビット数である6ビットに相当する上位ビット“010101”(=21)が一つのリニアPWMパルスで表わされ、図7の例と同様に残りとなる7ビット目が一つのリニアPWMパルスで表わされ、8ビット目が二つのリニアPWMパルスで表わされる。図8の例では、7ビット目のリニアPWMパルスが“010101+000001”(=21+1=22)を表わし、8ビット目のリニアPWMパルスが各々“010101+000000”(=21+0=21)と“010101+000001”(=21+1=22)を表わす。
さらに、制御信号が例えば10ビットの場合は、制御信号のうち、第1ビット数である6ビットに相当する上位6ビットが一つのリニアPWMパルスで表わされ、残りとなる下位4ビットが15個(2−1=15)のリニアPWMパルスで表わされる。具体的には、7ビット目が1つのリニアPWMパルスで表わされ、8ビット目が2つのリニアPWMパルスで表わされ、9ビット目が4つのリニアPWMパルスで表わされ、10ビット目が8つのリニアPWMパルスで表わされる。
すなわち、制御信号のうち第1ビット数に相当する上位ビットを除いた残りのビットは、上位から桁が一つ増加する毎に、前の桁の2倍のリニアPWMパルスで表わされる。
このことを利用して、設定部24は、制御信号のうち第1ビット数に相当する上位ビットを除いた残りのビットを、上位から桁が一つ増加する毎に、前の桁の2倍のリニアPWMパルスで表わすように設定する。
さらに、上述しているように、6ビットのリニアPWMパルスの1周期を1単位として考えると、7ビットのPWMパルスはリニアPWMパルス2周期で表わされ、8ビットのPWMパルスはリニアPWMパルス4周期で表わされ、9ビットのPWMパルスはリニアPWMパルス8周期で表わされ、以下同様にビットの桁が一つ上がる毎に、リニアPWMパルスの周期が2倍ずつ増加する。表現を変えると、パルス発生回路12から出力されるPWM波形において、制御信号の7ビット目を表わすビットは2周期に1回足され、制御信号の8ビット目を表わすビットは4周期に1回足され、制御信号の9ビット目を表わすビットは8周期に1回足され、以下同様に制御信号の各ビット目を表わすビットは、2(nはビット差)周期に1回足されるという、桁上がりと同じ再帰関係となる規則性が見出される。
この規則性を、図9を参照して説明する。
図9において、リニアは制御信号の最上位の1ビット目から6ビット目の値を表わし、TYPE_Aは制御信号の7ビット目の値を表わし、TYPE_Bは制御信号の8ビット目の値を表わし、TYPE_Cは制御信号の9ビット目の値を表わし、TYPE_Dは制御信号の10ビット目の値を表わし、TYPE_Eは制御信号の11ビット目の値を表わす。なお、以下同様に続き、制御信号が20ビットで示されている場合は、TYPE_Nが制御信号の20ビット目の値を表わすこととなる。
具体的には、設定部24は、制御信号が6ビットの場合では一つのリニアPWMパルスを設定し、制御信号が7ビットの場合ではリニアPWMパルスと制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスとを設定し、制御信号が8ビットの場合ではリニアPWMパルスと制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスに加え、制御信号の8ビット目であるTYPE_Bを表わすリニアPWMパルスと制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスが連続した組として出力されるように設定する。
また、設定部24は、制御信号が9ビットの場合では、リニアPWMパルス、制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルス、制御信号の8ビット目であるTYPE_Bを表わすリニアPWMパルス及び制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスに加え、制御信号の9ビット目であるTYPE_Cを表わすリニアPWMパルス、制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルス、制御信号の8ビット目であるTYPE_Bを表わすリニアPWMパルス、及び制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスが連続した組として出力されるように設定する。
以下、同様に、設定部24は、制御信号が10ビットの場合では、制御信号の10ビット目を示すTYPE_Dを表わすリニアPWMパルスを含む8つのリニアPWMパルスがさらに加えられ、制御信号が11ビットの場合では、制御信号の11ビット目を示すTYPE_Eを表わすリニアPWMパルスを含む16個のリニアPWMパルスがさらに加えられる。
ここで、図9に示される例のPWM波形を出力させるためのコンピュータプログラムの一例を説明する。
リニアPWMパルスの周期のカウントをblkcntと表わし、出力したい20ビットの値をPWM_DATA[19:0]と表わすと各TYPEは下記表1のような関係となる。
Figure 2013090002
なお、PWM値とは、リニアPWMパルスに含まれるデューティー比を示すこととなる微小パルスの数であり、PWM値を示す式における右辺の第1項は制御信号の上位6ビットまでの値を示している。一方、右辺の第2項は制御信号の上位7ビット目以降([]内の値から20を引いたビット目)を示している。
さらに、第1ビット数をMとすると共に第2ビット数をNとして、表1に示される式を一般化した式が下記(1)式である。下記(1)式において、“1<<r”は1をrビット(0≦r≦N−M-1)だけ左シフトした状態を示す。また、“LINEAR_DATA”はMビットのPWMパルスの値を示し、“TARGET_DATA”はNビットの制御信号の設定値を示す。すなわち、LINEAR_DATAは表1に示される式のPWM値に対応し、TARGET_DATA[N-1:N-M]は右辺の第1項に対応し、TARGET_DATA[N-M-1-r]は右辺の第2項に対応する。
if(blkcnt[r:0]=="1<<r"){LINEAR_DATA=TARGET_DATA[N-1:N-M]+TARGET_DATA[N-M-1-r];}・・・(1)
パルス発生回路12は、上記表1又は(1)式に示される関係式を用いたプログラムを設定部24として実装されることにより、組を構成する複数のリニアPWMパルスを簡易に設定することができることとなる。
以上説明したように、本実施形態に係るパルス発生回路12は、第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力され、制御信号に基づいて、第2ビット数に応じて連続した複数のリニアPWMパルスから構成される組を1周期とするように設定し、設定した組を1周期としてPWM波形を出力する。
従って、パルス発生回路12は、出力するリニアPWMパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力することができる。
また、従来の技術では、デューティー比の精度を上げるために、パルス発生回路が出力するパルスを定めるビット数(本実施形態でいう第1ビット数)を単純に大きくすることが考えられる。この場合、1ビットに相当する時間が一定であると、出力されるパルスの周期が長くなる。すなわち、低い精度で十分な場合であっても、パルス発生回路からは周期の長いパルスが出力される。
しかしながら、本実施形態に係るパルス発生回路12では、デューティー比の精度が低い精度で十分な場合、制御信号を示す第2ビット数を小さくすることで、パルス発生回路12からは、該低い精度に応じた少ない数のリニアPWMパルスの組を1周期としたPWM波形が出力されることとなる。そのため、本実施形態に係るパルス発生回路12は、低い精度のデューティー比のPWM波形を短い周期(短い時間)で出力することができる。
また、本実施形態に係る設定部24は、組を構成する複数のリニアPWMパルスの数を、第2ビット数と第1ビット数の差をnとした場合に、2個に設定する。従って、パルス発生回路12は、組を構成する第1ビット数のリニアPWMパルスの数を簡易に求めることができる。
また、本実施形態に係る設定部24は、第2ビットで示される制御信号のうち、第1ビット数に相当する上位ビットを第1ビット数で定められる一つのリニアPWMパルスで表わし、残りのビットを2−1個のリニアPWMパルスで表わすように設定する。従って、パルス発生回路12は、組を構成する複数のPWMパルスを簡易に生成することができる。
さらに、本実施形態に係る設定部24は、制御信号のうち第1ビット数に相当する上位ビットを除いた残りのビットを、上位から桁が一つ増加する毎に前の桁の2倍の数のリニアPWMパルスで表わすように設定する。従って、パルス発生回路12は、制御信号を構成する各ビットを表わすPWMパルスを簡易に生成することができる。
以上、本発明を、上記実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、該変更または改良を加えた形態も本発明の技術的範囲に含まれる。
例えば、上記実施形態では、パルス発生回路12を図1に示す駆動回路10に用いられる形態について説明したが、本発明は、これに限定されるものではなく、PWM波形を必要とする様々な回路に用いられる形態としてもよい。
また、上記実施形態で説明したパルス発生回路12に実装されるプログラムに用いる表1又は(1)式に示される関係式も一例であり、プログラムとして他の関係式を用いてもよい。
10 駆動回路
12 パルス発生回路
20 PWM波形出力部
22 入力コネクタ
24 設定部

Claims (5)

  1. 一つのパルスが第1ビット数で定められるデューティー比のPWM波形を出力するPWM波形出力手段と、
    前記第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される入力手段と、
    前記入力手段に入力された前記制御信号に基づいて、前記第2ビット数に応じて連続した複数の前記パルスから構成される組を1周期とするように、前記PWM波形出力手段から出力させる前記PWM波形を設定する設定手段と、
    を備えたパルス発生装置。
  2. 前記組を構成する複数の前記パルスの数は、前記第2ビット数と前記第1ビット数の差をnとした場合に、2個とされる請求項1記載のパルス発生装置。
  3. 前記設定手段は、
    前記第2ビットで示される前記制御信号のうち、前記第1ビット数に相当する上位ビットを前記第1ビット数で定められる一つの前記パルスで表わし、残りのビットを2−1個(nは前記第2ビット数と前記第1ビット数の差)の前記パルスで表わすように設定する請求項2記載のパルス発生装置。
  4. 前記設定手段は、
    前記残りのビットを、上位から桁が一つ増加する毎に、前の桁の2倍の数の前記パルスで表わすように設定する請求項3記載のパルス発生装置。
  5. 一つのパルスが第1ビット数で定められるデューティー比のPWM波形を出力するパルス発生方法であって、
    前記第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される第1工程と、
    前記制御信号に基づいて、前記第2ビット数に応じて連続した複数の前記パルスから構成される組を1周期とするように設定する第2工程と、
    前記第2工程によって設定された前記組を1周期としてPWM波形を出力する第3工程と、
    を含むパルス発生方法。
JP2011225922A 2011-10-13 2011-10-13 パルス発生装置及びパルス発生方法 Active JP6104501B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011225922A JP6104501B2 (ja) 2011-10-13 2011-10-13 パルス発生装置及びパルス発生方法
CN201280047192.0A CN103988430B (zh) 2011-10-13 2012-10-04 脉冲发生装置及脉冲发生方法
EP12840602.2A EP2768137A4 (en) 2011-10-13 2012-10-04 PULSE GENERATOR AND PULSE GENERATION PROCESS
KR1020147008016A KR101622856B1 (ko) 2011-10-13 2012-10-04 펄스 발생 장치 및 펄스 발생 방법
PCT/JP2012/075786 WO2013054730A1 (ja) 2011-10-13 2012-10-04 パルス発生装置及びパルス発生方法
US14/348,264 US9252762B2 (en) 2011-10-13 2012-10-04 Pulse generation device and pulse generation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011225922A JP6104501B2 (ja) 2011-10-13 2011-10-13 パルス発生装置及びパルス発生方法

Publications (2)

Publication Number Publication Date
JP2013090002A true JP2013090002A (ja) 2013-05-13
JP6104501B2 JP6104501B2 (ja) 2017-03-29

Family

ID=48081786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011225922A Active JP6104501B2 (ja) 2011-10-13 2011-10-13 パルス発生装置及びパルス発生方法

Country Status (6)

Country Link
US (1) US9252762B2 (ja)
EP (1) EP2768137A4 (ja)
JP (1) JP6104501B2 (ja)
KR (1) KR101622856B1 (ja)
CN (1) CN103988430B (ja)
WO (1) WO2013054730A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017073497A1 (ja) * 2015-10-29 2017-05-04 株式会社オートネットワーク技術研究所 信号発生回路、電圧変換装置及びコンピュータプログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263515B2 (en) * 2016-04-14 2019-04-16 Licon Technology Corporation Quasi-analog digital pulse-width modulation control
US10608778B2 (en) * 2016-11-24 2020-03-31 Tendyron Corporation Data transmission method and terminal

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137817A (ja) * 1990-09-28 1992-05-12 Toshiba Corp Pwm発生回路
JP2000145597A (ja) * 1998-11-06 2000-05-26 Mitsubishi Motors Corp ソレノイドバルブ駆動制御装置
JP2001178143A (ja) * 1999-12-21 2001-06-29 Fujitsu Ltd モータ駆動方法及び装置
JP2002122036A (ja) * 2000-10-16 2002-04-26 Aisan Ind Co Ltd 電子スロットル制御装置
JP2003338738A (ja) * 2002-05-21 2003-11-28 Auto Network Gijutsu Kenkyusho:Kk Pwm信号のデューティ比制御方法
JP2006295320A (ja) * 2005-04-06 2006-10-26 Denso Corp 逓倍クロック信号出力回路
JP2012039499A (ja) * 2010-08-10 2012-02-23 Yamaha Corp 増幅器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527714A (en) * 1978-08-17 1980-02-28 Toshiba Corp Duty cycle control circuit
JP2001318721A (ja) 2000-05-11 2001-11-16 Toyota Motor Corp 定電流制御回路
TW201039560A (en) * 2009-04-30 2010-11-01 Novatek Microelectronics Corp Device and method for signal generation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137817A (ja) * 1990-09-28 1992-05-12 Toshiba Corp Pwm発生回路
JP2000145597A (ja) * 1998-11-06 2000-05-26 Mitsubishi Motors Corp ソレノイドバルブ駆動制御装置
JP2001178143A (ja) * 1999-12-21 2001-06-29 Fujitsu Ltd モータ駆動方法及び装置
JP2002122036A (ja) * 2000-10-16 2002-04-26 Aisan Ind Co Ltd 電子スロットル制御装置
JP2003338738A (ja) * 2002-05-21 2003-11-28 Auto Network Gijutsu Kenkyusho:Kk Pwm信号のデューティ比制御方法
JP2006295320A (ja) * 2005-04-06 2006-10-26 Denso Corp 逓倍クロック信号出力回路
JP2012039499A (ja) * 2010-08-10 2012-02-23 Yamaha Corp 増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017073497A1 (ja) * 2015-10-29 2017-05-04 株式会社オートネットワーク技術研究所 信号発生回路、電圧変換装置及びコンピュータプログラム
US10164526B2 (en) 2015-10-29 2018-12-25 Autonetworks Technologies, Ltd. Signal generation circuit, voltage conversion device, and computer program

Also Published As

Publication number Publication date
KR101622856B1 (ko) 2016-05-19
WO2013054730A1 (ja) 2013-04-18
KR20140079769A (ko) 2014-06-27
JP6104501B2 (ja) 2017-03-29
US9252762B2 (en) 2016-02-02
US20140253257A1 (en) 2014-09-11
EP2768137A4 (en) 2015-06-03
CN103988430B (zh) 2016-08-17
EP2768137A1 (en) 2014-08-20
CN103988430A (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
TWI408882B (zh) 升降壓式轉換器的控制裝置及控制方法
SE0104400D0 (sv) Half-bridge driver and power conversion system with such driver
EP1798855A2 (en) Class D Amplifier
JP6104501B2 (ja) パルス発生装置及びパルス発生方法
CN103179745A (zh) 发光二极管驱动装置
WO2014162591A1 (ja) 電力変換装置
KR20110124137A (ko) 트랜스포머 섹션을 통한 이진 신호의 전송 방법
JP2019021959A (ja) パルス発生回路
JP5855891B2 (ja) 電力変換装置
US20130257605A1 (en) Vehicle proximity annunciator device
JP2012157172A (ja) 位相シフトコントローラ、位相シフトの方法、およびそれらを用いた発光装置、電子機器
KR101768603B1 (ko) 주파수와 듀티가 변화하는 인버터 제어용 pwm 신호 발생기
JP4832598B2 (ja) 電圧発生装置
JP2014128110A (ja) スイッチング電源装置
WO2017122297A1 (ja) 電子機器及びfa機器
CN201796113U (zh) 一种脉冲前沿可控的双极性高压脉冲形成电路
US20240163990A1 (en) Semiconductor device and synchronization system
JP2007082343A (ja) 直流電源装置
TWI573398B (zh) 工作週期產生裝置與工作週期產生方法
KR20110008438A (ko) 전원 공급 장치
JPH0410812A (ja) デジタル/アナログ変換回路
Pissolato Filho et al. Proposal of a dedicated telemetry device for real-time and remote measurements
JP2007036721A (ja) 帰還型パルス幅変調方式ad変換器
JP2018174421A (ja) デルタシグマad変換装置
JP2007213558A (ja) 電圧発生システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140904

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161028

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170301

R150 Certificate of patent or registration of utility model

Ref document number: 6104501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350