JP2001178143A - モータ駆動方法及び装置 - Google Patents
モータ駆動方法及び装置Info
- Publication number
- JP2001178143A JP2001178143A JP36198699A JP36198699A JP2001178143A JP 2001178143 A JP2001178143 A JP 2001178143A JP 36198699 A JP36198699 A JP 36198699A JP 36198699 A JP36198699 A JP 36198699A JP 2001178143 A JP2001178143 A JP 2001178143A
- Authority
- JP
- Japan
- Prior art keywords
- duty
- waveform
- pwm
- pwm duty
- set value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Electric Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】ＰＷＭ駆動方式によるモータ駆動装置に関し、
アナログ信号を介在させることなく、簡単な回路構成
で、モータに供給するＰＷＭデューティ波形のデューテ
ィ値の分解能の向上を図ることができるようにする。 【解決手段】８ビットからなるデューティ設定値信号Ｄ
Ｔｘに対応したＰＷＭデューティ波形ＤＵＴＹａをＰＷ
Ｍジェネレータ７で生成し、分解能向上回路８におい
て、ＰＷＭデューティ波形ＤＵＴＹａのデューティ幅を
クロックＣＬＫの１周期分伸長したＰＷＭデューティ波
形ＤＵＴＹｃを生成し、２ビットからなるデューティ設
定値信号ＤＴｙに応じてＰＷＭデューティ波形ＤＵＴＹ
ａ、ＤＵＴＹｃをミキシングしたＰＷＭデューティ波形
ＤＵＴＹｂを得るようにする。
アナログ信号を介在させることなく、簡単な回路構成
で、モータに供給するＰＷＭデューティ波形のデューテ
ィ値の分解能の向上を図ることができるようにする。 【解決手段】８ビットからなるデューティ設定値信号Ｄ
Ｔｘに対応したＰＷＭデューティ波形ＤＵＴＹａをＰＷ
Ｍジェネレータ７で生成し、分解能向上回路８におい
て、ＰＷＭデューティ波形ＤＵＴＹａのデューティ幅を
クロックＣＬＫの１周期分伸長したＰＷＭデューティ波
形ＤＵＴＹｃを生成し、２ビットからなるデューティ設
定値信号ＤＴｙに応じてＰＷＭデューティ波形ＤＵＴＹ
ａ、ＤＵＴＹｃをミキシングしたＰＷＭデューティ波形
ＤＵＴＹｂを得るようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＷＭ（Ｐulse
Ｗidth Ｍodulation）デューティ波形によってモータを
駆動するモータ駆動方法及び装置に関する。
Ｗidth Ｍodulation）デューティ波形によってモータを
駆動するモータ駆動方法及び装置に関する。
【０００２】ＰＷＭ駆動方式によるモータの駆動は、駆
動用トランジスタを飽和領域で使用するため、損失が少
なく、駆動回路の小型化に有効であることから、さまざ
まな分野で利用されているが、モータに供給するＰＷＭ
デューティ波形のデューティ値の分解能が低いことが問
題となっている。
動用トランジスタを飽和領域で使用するため、損失が少
なく、駆動回路の小型化に有効であることから、さまざ
まな分野で利用されているが、モータに供給するＰＷＭ
デューティ波形のデューティ値の分解能が低いことが問
題となっている。
【０００３】
【従来の技術】従来、この種のモータ駆動装置として、
デジタル値で示されるデューティ設定値に応じたＰＷＭ
デューティ波形を出力するＰＷＭジェネレータを備え、
このＰＷＭジェネレータから出力されるＰＷＭデューテ
ィ波形を駆動回路で増幅してモータを駆動するモータ駆
動装置が知られている。
デジタル値で示されるデューティ設定値に応じたＰＷＭ
デューティ波形を出力するＰＷＭジェネレータを備え、
このＰＷＭジェネレータから出力されるＰＷＭデューテ
ィ波形を駆動回路で増幅してモータを駆動するモータ駆
動装置が知られている。
【０００４】このようなモータ駆動装置の場合、モータ
に供給するＰＷＭデューティ波形のデューティ値の分解
能はデューティ設定値のビット数で決定されてしまう。
たとえば、デューティ設定値が８ビットで、モータに供
給するＰＷＭデューティ波形の電圧が１２［Ｖ］の場
合、駆動トランジスタの抵抗等を無視すれば、モータに
供給するＰＷＭデューティ波形のデューティ値の分解能
は、 １digit ＝１２［Ｖ］／２8 ＝１２［Ｖ］／２５６ ＝０.０４６９［Ｖ］ となり、この構成のままでは、より高い分解能を実現す
ることはできない。
に供給するＰＷＭデューティ波形のデューティ値の分解
能はデューティ設定値のビット数で決定されてしまう。
たとえば、デューティ設定値が８ビットで、モータに供
給するＰＷＭデューティ波形の電圧が１２［Ｖ］の場
合、駆動トランジスタの抵抗等を無視すれば、モータに
供給するＰＷＭデューティ波形のデューティ値の分解能
は、 １digit ＝１２［Ｖ］／２8 ＝１２［Ｖ］／２５６ ＝０.０４６９［Ｖ］ となり、この構成のままでは、より高い分解能を実現す
ることはできない。
【０００５】ここで、デューティ設定値のビット数を増
やしたり、クロック周波数を高くすることができれば、
モータに供給するＰＷＭデューティ波形のデューティ値
の分解能を高めることができる。しかし、デューティ設
定値のビット数を増やすと、ＰＷＭデューティ波形の周
期がモータの電気的時定数より大きくなり、モータの機
構系全体が共振するなどの弊害が生じてしまう。また、
クロック周波数を高くすることには、システムの構成
上、限界がある。
やしたり、クロック周波数を高くすることができれば、
モータに供給するＰＷＭデューティ波形のデューティ値
の分解能を高めることができる。しかし、デューティ設
定値のビット数を増やすと、ＰＷＭデューティ波形の周
期がモータの電気的時定数より大きくなり、モータの機
構系全体が共振するなどの弊害が生じてしまう。また、
クロック周波数を高くすることには、システムの構成
上、限界がある。
【０００６】そこで、また、従来、モータに供給するＰ
ＷＭデューティ波形のデューティ値の分解能を高める方
法として、デジタル値で示されるデューティ設定値をア
ナログ信号に変換し、このアナログ信号と発振回路から
出力されるアナログ基準波を比較してＰＷＭデューティ
波形を得るようにし、クロック周波数を増加させること
なく、デューティ設定値のビット数を１６ビットに増加
させることができるようにした方法が提案されている
（特開平１０−２１０７７９号公報）。
ＷＭデューティ波形のデューティ値の分解能を高める方
法として、デジタル値で示されるデューティ設定値をア
ナログ信号に変換し、このアナログ信号と発振回路から
出力されるアナログ基準波を比較してＰＷＭデューティ
波形を得るようにし、クロック周波数を増加させること
なく、デューティ設定値のビット数を１６ビットに増加
させることができるようにした方法が提案されている
（特開平１０−２１０７７９号公報）。
【０００７】
【発明が解決しようとする課題】この方法によれば、モ
ータに供給するＰＷＭデューティ波形のデューティ値に
ついて、かなりの高分解能が得られるが、アナログ信号
が介在するため、ノイズを考慮しなければならず、ま
た、Ａ／ＤコンバータやＯＰアンプ等が別途必要とな
り、構成が複雑になるという問題点があった。
ータに供給するＰＷＭデューティ波形のデューティ値に
ついて、かなりの高分解能が得られるが、アナログ信号
が介在するため、ノイズを考慮しなければならず、ま
た、Ａ／ＤコンバータやＯＰアンプ等が別途必要とな
り、構成が複雑になるという問題点があった。
【０００８】本発明は、かかる点に鑑み、アナログ信号
を介在させることなく、簡単な回路構成で、モータに供
給するＰＷＭデューティ波形のデューティ値の分解能の
向上を図ることができるようにし、モータの制御を高精
度で行うことができるようにしたモータ駆動方法及び装
置を提供することを目的とする。
を介在させることなく、簡単な回路構成で、モータに供
給するＰＷＭデューティ波形のデューティ値の分解能の
向上を図ることができるようにし、モータの制御を高精
度で行うことができるようにしたモータ駆動方法及び装
置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のモータ駆動方法
は、デューティ値が異なる複数のＰＷＭデューティ波形
を生成する工程と、これら複数のＰＷＭデューティ波形
をミキシングして所望のデューティ値としたＰＷＭデュ
ーティ波形に基づいてモータを駆動する工程を有してい
る、というものである。
は、デューティ値が異なる複数のＰＷＭデューティ波形
を生成する工程と、これら複数のＰＷＭデューティ波形
をミキシングして所望のデューティ値としたＰＷＭデュ
ーティ波形に基づいてモータを駆動する工程を有してい
る、というものである。
【００１０】本発明のモータ駆動方法によれば、デュー
ティ値が異なる複数のＰＷＭデューティ波形を生成し、
これら複数のＰＷＭデューティ波形をミキシングして所
望のデューティ値としたＰＷＭデューティ波形を得るよ
うにしているので、アナログ信号を介在させることな
く、簡単な回路構成で、モータに供給するＰＷＭデュー
ティ波形のデューティ値の分解能の向上を図ることがで
きる。
ティ値が異なる複数のＰＷＭデューティ波形を生成し、
これら複数のＰＷＭデューティ波形をミキシングして所
望のデューティ値としたＰＷＭデューティ波形を得るよ
うにしているので、アナログ信号を介在させることな
く、簡単な回路構成で、モータに供給するＰＷＭデュー
ティ波形のデューティ値の分解能の向上を図ることがで
きる。
【００１１】本発明のモータ駆動装置は、第１のデュー
ティ設定値信号に応じた第１のＰＷＭデューティ波形を
出力するＰＷＭジェネレータと、第１のＰＷＭデューテ
ィ波形を伸長してなる第２のＰＷＭデューティ波形を生
成し、第２のデューティ設定値信号に応じて第１、第２
のＰＷＭデューティ波形をミキシングしてなる第３のＰ
ＷＭデューティ波形を生成する分解能向上回路と、第３
のＰＷＭデューティ波形に基づいてモータを駆動する駆
動回路を備えている、というものである。
ティ設定値信号に応じた第１のＰＷＭデューティ波形を
出力するＰＷＭジェネレータと、第１のＰＷＭデューテ
ィ波形を伸長してなる第２のＰＷＭデューティ波形を生
成し、第２のデューティ設定値信号に応じて第１、第２
のＰＷＭデューティ波形をミキシングしてなる第３のＰ
ＷＭデューティ波形を生成する分解能向上回路と、第３
のＰＷＭデューティ波形に基づいてモータを駆動する駆
動回路を備えている、というものである。
【００１２】本発明のモータ駆動装置によれば、デュー
ティ値が異なる２個のＰＷＭデューティ波形（第１、第
２のＰＷＭデューティ波形）を生成し、これら２個のＰ
ＷＭデューティ波形をミキシングして所望のデューティ
値としたＰＷＭデューティ波形（第３のＰＷＭデューテ
ィ波形）を得るようにしているので、アナログ信号を介
在させることなく、簡単な回路構成で、モータに供給す
るＰＷＭデューティ波形のデューティ値の分解能の向上
を図ることができる。
ティ値が異なる２個のＰＷＭデューティ波形（第１、第
２のＰＷＭデューティ波形）を生成し、これら２個のＰ
ＷＭデューティ波形をミキシングして所望のデューティ
値としたＰＷＭデューティ波形（第３のＰＷＭデューテ
ィ波形）を得るようにしているので、アナログ信号を介
在させることなく、簡単な回路構成で、モータに供給す
るＰＷＭデューティ波形のデューティ値の分解能の向上
を図ることができる。
【００１３】
【発明の実施の形態】以下、図１〜図５を参照して、本
発明のモータ駆動方法及び装置について説明する。
発明のモータ駆動方法及び装置について説明する。
【００１４】図１は本発明の一実施形態を使用したハー
ドディスク装置保持システムの一部分を概略的に示す構
成図であり、このシステムは、ハードディスク装置が備
えるディスク面にサーボトラックを書き込む際にハード
ディスク装置を保持するために使用するものである。
ドディスク装置保持システムの一部分を概略的に示す構
成図であり、このシステムは、ハードディスク装置が備
えるディスク面にサーボトラックを書き込む際にハード
ディスク装置を保持するために使用するものである。
【００１５】図１中、１は本発明の一実施形態、２は本
発明の一実施形態１により駆動されるモータ、３はモー
タ２と負荷との整合をとるための減速機、４は減速機２
により駆動されるハードディスク装置保持用のアームで
ある。
発明の一実施形態１により駆動されるモータ、３はモー
タ２と負荷との整合をとるための減速機、４は減速機２
により駆動されるハードディスク装置保持用のアームで
ある。
【００１６】また、本発明の一実施形態１において、５
はデューティ設定値信号出力手段をなす上位計算機であ
り、上位計算機５は、モータ２に供給するＰＷＭデュー
ティ波形の平均デューティ値が、８ビットからなるデュ
ーティ設定値信号ＤＴｘが示すデューティ設定値と、２
ビットからなるデューティ設定値信号ＤＴｙが示すデュ
ーティ設定値により構成されるものとし、これらデュー
ティ設定値信号ＤＴｘ、ＤＴｙを出力するものである。
はデューティ設定値信号出力手段をなす上位計算機であ
り、上位計算機５は、モータ２に供給するＰＷＭデュー
ティ波形の平均デューティ値が、８ビットからなるデュ
ーティ設定値信号ＤＴｘが示すデューティ設定値と、２
ビットからなるデューティ設定値信号ＤＴｙが示すデュ
ーティ設定値により構成されるものとし、これらデュー
ティ設定値信号ＤＴｘ、ＤＴｙを出力するものである。
【００１７】また、６はクロックＣＬＫを出力する水晶
発振器、７は上位計算機５から出力されるデューティ設
定値信号ＤＴｘと、水晶発振器６から出力されるクロッ
クＣＬＫを入力し、デューティ値がデューティ設定値信
号ＤＴｘが示すデューティ設定値となるＰＷＭデューテ
ィ波形ＤＵＴＹａを出力するＰＷＭジェネレータであ
る。
発振器、７は上位計算機５から出力されるデューティ設
定値信号ＤＴｘと、水晶発振器６から出力されるクロッ
クＣＬＫを入力し、デューティ値がデューティ設定値信
号ＤＴｘが示すデューティ設定値となるＰＷＭデューテ
ィ波形ＤＵＴＹａを出力するＰＷＭジェネレータであ
る。
【００１８】また、８は上位計算機５から出力されるデ
ューティ設定値信号ＤＴｙと、水晶発振器６から出力さ
れるクロックと、ＰＷＭジェネレータ７から出力される
ＰＷＭデューティ波形ＤＵＴＹａを入力し、平均デュー
ティ値がデューティ設定値信号ＤＴｘ、ＤＴｙが示すデ
ューティ設定値により構成されるＰＷＭデューティ波形
ＤＵＴＹｂを出力する分解能向上回路である。
ューティ設定値信号ＤＴｙと、水晶発振器６から出力さ
れるクロックと、ＰＷＭジェネレータ７から出力される
ＰＷＭデューティ波形ＤＵＴＹａを入力し、平均デュー
ティ値がデューティ設定値信号ＤＴｘ、ＤＴｙが示すデ
ューティ設定値により構成されるＰＷＭデューティ波形
ＤＵＴＹｂを出力する分解能向上回路である。
【００１９】また、９は分解能向上回路８から出力され
るＰＷＭデューティ波形ＤＵＴＹｂを増幅してモータ２
を駆動する駆動回路、１０は駆動回路９から出力される
ＰＷＭデューティ波形に含まれるノイズを除去するＬＣ
フィルタ、１１はモータ２に流れる電流を検出し、その
結果を上位計算機５に伝送する電流検出回路、１２はモ
ータ２の両端の電圧を検出し、その結果を上位計算機５
に伝送する電圧検出回路である。
るＰＷＭデューティ波形ＤＵＴＹｂを増幅してモータ２
を駆動する駆動回路、１０は駆動回路９から出力される
ＰＷＭデューティ波形に含まれるノイズを除去するＬＣ
フィルタ、１１はモータ２に流れる電流を検出し、その
結果を上位計算機５に伝送する電流検出回路、１２はモ
ータ２の両端の電圧を検出し、その結果を上位計算機５
に伝送する電圧検出回路である。
【００２０】図２は分解能向上回路８の構成を示す回路
図であり、図２中、１３はＰＷＭジェネレータ７から出
力されるＰＷＭデューティ波形ＤＵＴＹａのデューティ
幅をクロックＣＬＫの１周期分だけ伸長する波形伸長回
路であり、１４はＤフリップフロップ回路、１５はＯＲ
回路、ＤＵＴＹｃは波形伸長回路１３から出力されるＰ
ＷＭデューティ波形である。
図であり、図２中、１３はＰＷＭジェネレータ７から出
力されるＰＷＭデューティ波形ＤＵＴＹａのデューティ
幅をクロックＣＬＫの１周期分だけ伸長する波形伸長回
路であり、１４はＤフリップフロップ回路、１５はＯＲ
回路、ＤＵＴＹｃは波形伸長回路１３から出力されるＰ
ＷＭデューティ波形である。
【００２１】また、１６はデューティ設定値信号ＤＴｙ
が示すデューティ設定値に応じて、ＰＷＭジェネレータ
７から出力されるＰＷＭデューティ波形ＤＵＴＹａと、
波形伸長回路１３から出力されるＰＷＭデューティ波形
ＤＵＴＹｃとをミキシングするミキシング回路である。
が示すデューティ設定値に応じて、ＰＷＭジェネレータ
７から出力されるＰＷＭデューティ波形ＤＵＴＹａと、
波形伸長回路１３から出力されるＰＷＭデューティ波形
ＤＵＴＹｃとをミキシングするミキシング回路である。
【００２２】ミキシング回路１６において、１７はＰＷ
Ｍジェネレータ７から出力されるＰＷＭデューティ波形
ＤＵＴＹａ又は波形伸長回路１３から出力されるＰＷＭ
デューティ波形ＤＵＴＹｃを選択してＰＷＭデューティ
波形ＤＵＴＹｂとして出力するセレクタであり、選択制
御信号ＳＬ＝“０”の場合、入力ノード１７Ａと出力ノ
ード１７Ｃとの間が接続状態、選択制御信号ＳＬ＝
“１”の場合、入力ノード１７Ｂと出力ノード１７Ｃと
の間が接続状態となるものである。
Ｍジェネレータ７から出力されるＰＷＭデューティ波形
ＤＵＴＹａ又は波形伸長回路１３から出力されるＰＷＭ
デューティ波形ＤＵＴＹｃを選択してＰＷＭデューティ
波形ＤＵＴＹｂとして出力するセレクタであり、選択制
御信号ＳＬ＝“０”の場合、入力ノード１７Ａと出力ノ
ード１７Ｃとの間が接続状態、選択制御信号ＳＬ＝
“１”の場合、入力ノード１７Ｂと出力ノード１７Ｃと
の間が接続状態となるものである。
【００２３】また、１８は上位計算機５から出力される
デューティ設定値信号ＤＴｙを格納する設定レジスタ、
１９はＰＷＭジェネレータ７から出力されるＰＷＭデュ
ーティ波形ＤＵＴＹａをカウントする４進カウンタ、２
０は設定レジスタ１８に設定されているデューティ設定
値信号ＤＴｙと４進カウンタ１９の出力を比較して選択
制御信号ＳＬを出力してセレクタ１７の選択動作を制御
するセレクタ制御回路である。
デューティ設定値信号ＤＴｙを格納する設定レジスタ、
１９はＰＷＭジェネレータ７から出力されるＰＷＭデュ
ーティ波形ＤＵＴＹａをカウントする４進カウンタ、２
０は設定レジスタ１８に設定されているデューティ設定
値信号ＤＴｙと４進カウンタ１９の出力を比較して選択
制御信号ＳＬを出力してセレクタ１７の選択動作を制御
するセレクタ制御回路である。
【００２４】図３はセレクタ制御回路２０の動作を説明
するための表図であり、設定レジスタ１８に格納されて
いるデューティ設定値信号ＤＴｙと、４進カウンタ１９
の出力値と、セレクタ制御回路２０が出力する選択制御
信号ＳＬとの関係を示している。
するための表図であり、設定レジスタ１８に格納されて
いるデューティ設定値信号ＤＴｙと、４進カウンタ１９
の出力値と、セレクタ制御回路２０が出力する選択制御
信号ＳＬとの関係を示している。
【００２５】すなわち、デューティ設定値信号ＤＴｙが
“００”の場合には、セレクタ制御回路２０は、４進カ
ウンタ１９が“０１”、“１０”、“１１”、“００”
を出力している期間は選択制御信号ＳＬ＝“０”とす
る。
“００”の場合には、セレクタ制御回路２０は、４進カ
ウンタ１９が“０１”、“１０”、“１１”、“００”
を出力している期間は選択制御信号ＳＬ＝“０”とす
る。
【００２６】また、デューティ設定値信号ＤＴｙが“０
１”の場合には、セレクタ制御回路２０は、４進カウン
タ１９が“０１”、“１０”、“１１”を出力している
期間は選択制御信号ＳＬ＝“０”とし、４進カウンタ１
９が“００”を出力している期間は選択制御信号ＳＬ＝
“１”とする。
１”の場合には、セレクタ制御回路２０は、４進カウン
タ１９が“０１”、“１０”、“１１”を出力している
期間は選択制御信号ＳＬ＝“０”とし、４進カウンタ１
９が“００”を出力している期間は選択制御信号ＳＬ＝
“１”とする。
【００２７】また、デューティ設定値信号ＤＴｙが“１
０”の場合には、セレクタ制御回路２０は、４進カウン
タ１９が“０１”、“１１”を出力している期間は選択
制御信号ＳＬ＝“０”とし、４進カウンタ１９が“１
０”、“００”を出力している期間は選択制御信号ＳＬ
＝“１”とする。
０”の場合には、セレクタ制御回路２０は、４進カウン
タ１９が“０１”、“１１”を出力している期間は選択
制御信号ＳＬ＝“０”とし、４進カウンタ１９が“１
０”、“００”を出力している期間は選択制御信号ＳＬ
＝“１”とする。
【００２８】また、デューティ設定値信号ＤＴｙが“１
１”の場合には、セレクタ制御回路２０は、４進カウン
タ１９が“０１”を出力している期間は選択制御信号Ｓ
Ｌ＝“０”とし、４進カウンタ１９が“１０”、“１
１”、“００”を出力している期間は選択制御信号ＳＬ
＝“１”とする。
１”の場合には、セレクタ制御回路２０は、４進カウン
タ１９が“０１”を出力している期間は選択制御信号Ｓ
Ｌ＝“０”とし、４進カウンタ１９が“１０”、“１
１”、“００”を出力している期間は選択制御信号ＳＬ
＝“１”とする。
【００２９】したがって、設定レジスタ１８に設定され
たデューティ設定値信号ＤＴｙと、４進カウンタ１９の
出力値と、セレクタ１７が選択するＰＷＭデューティ波
形、すなわち、分解能向上回路８から出力されるＰＷＭ
デューティ波形ＤＵＴＹｂとの関係は、図４に示すよう
になる。
たデューティ設定値信号ＤＴｙと、４進カウンタ１９の
出力値と、セレクタ１７が選択するＰＷＭデューティ波
形、すなわち、分解能向上回路８から出力されるＰＷＭ
デューティ波形ＤＵＴＹｂとの関係は、図４に示すよう
になる。
【００３０】すなわち、デューティ設定値信号ＤＴｙが
“００”の場合には、セレクタ１７は、４進カウンタ１
９が“０１”、“１０”、“１１”、“００”を出力し
ている期間はＰＷＭデューティ波形ＤＵＴＹａを選択す
る。
“００”の場合には、セレクタ１７は、４進カウンタ１
９が“０１”、“１０”、“１１”、“００”を出力し
ている期間はＰＷＭデューティ波形ＤＵＴＹａを選択す
る。
【００３１】また、デューティ設定値信号ＤＴｙが“０
１”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”、“１０”、“１１”を出力している期間はＰ
ＷＭデューティ波形ＤＵＴＹａを選択し、４進カウンタ
１９が“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択する。
１”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”、“１０”、“１１”を出力している期間はＰ
ＷＭデューティ波形ＤＵＴＹａを選択し、４進カウンタ
１９が“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択する。
【００３２】また、デューティ設定値信号ＤＴｙが“１
０”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”、“１１”を出力している期間はＰＷＭデュー
ティ波形ＤＵＴＹａを選択し、４進カウンタ１９が“１
０”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択する。
０”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”、“１１”を出力している期間はＰＷＭデュー
ティ波形ＤＵＴＹａを選択し、４進カウンタ１９が“１
０”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択する。
【００３３】また、デューティ設定値信号ＤＴｙが“１
１”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”を出力している期間はＰＷＭデューティ波形Ｄ
ＵＴＹａを選択し、４進カウンタ１９が“１０”、“１
１”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択する。
１”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”を出力している期間はＰＷＭデューティ波形Ｄ
ＵＴＹａを選択し、４進カウンタ１９が“１０”、“１
１”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択する。
【００３４】このように構成された本発明の一実施形態
１において、モータ２の速度制御が行われる場合、電圧
検出回路１２によりモータ２の両端の電圧値が検出さ
れ、速度設定値と電流及び電圧値から算出された逆起電
圧値とが上位計算機５で比較された後、分解能向上回路
８から出力されるＰＷＭデューティ波形ＤＵＴＹｂの平
均デューティ設定値が決定され、デューティ設定値信号
ＤＴｘがＰＷＭジェネレータ７に出力されると共に、デ
ューティ設定値信号ＤＴｙが分解能向上回路８に出力さ
れる。
１において、モータ２の速度制御が行われる場合、電圧
検出回路１２によりモータ２の両端の電圧値が検出さ
れ、速度設定値と電流及び電圧値から算出された逆起電
圧値とが上位計算機５で比較された後、分解能向上回路
８から出力されるＰＷＭデューティ波形ＤＵＴＹｂの平
均デューティ設定値が決定され、デューティ設定値信号
ＤＴｘがＰＷＭジェネレータ７に出力されると共に、デ
ューティ設定値信号ＤＴｙが分解能向上回路８に出力さ
れる。
【００３５】また、トルク制御が行われる場合には、電
流検出回路１１によりモータ２に流れる電流が検出さ
れ、トルク設定値とモータ２に流れる電流値が比較され
た後、分解能向上回路８から出力されるＰＷＭデューテ
ィ波形ＤＵＴＹｂの平均デューティ設定値が決定され、
デューティ設定値信号ＤＴｘがＰＷＭジェネレータ７に
出力されると共に、デューティ設定値信号ＤＴｙが分解
能向上回路８に出力される。
流検出回路１１によりモータ２に流れる電流が検出さ
れ、トルク設定値とモータ２に流れる電流値が比較され
た後、分解能向上回路８から出力されるＰＷＭデューテ
ィ波形ＤＵＴＹｂの平均デューティ設定値が決定され、
デューティ設定値信号ＤＴｘがＰＷＭジェネレータ７に
出力されると共に、デューティ設定値信号ＤＴｙが分解
能向上回路８に出力される。
【００３６】図５は本発明の一実施形態１の動作原理を
説明するためのタイミングチャートであり、クロックＣ
ＬＫの周期をＴ、ＰＷＭジェネレータ７から出力される
ＰＷＭデューティ波形ＤＵＴＹａの周期（ＰＷＭ周期）
を６Ｔ、デューティ幅３Ｔの波形をＰ、デューティ波形
４Ｔの波形をＱとしている。
説明するためのタイミングチャートであり、クロックＣ
ＬＫの周期をＴ、ＰＷＭジェネレータ７から出力される
ＰＷＭデューティ波形ＤＵＴＹａの周期（ＰＷＭ周期）
を６Ｔ、デューティ幅３Ｔの波形をＰ、デューティ波形
４Ｔの波形をＱとしている。
【００３７】すなわち、ＰＷＭジェネレータ７が図５Ａ
に示すクロックＣＬＫを入力して、仮に、図５Ｂに示す
ようなデューティ値を３ＴとするＰＷＭデューティ波形
ＤＵＴＹａを出力するものとすると、波形伸長回路１３
においては、波形Ｐはデューティ幅を４Ｔとする波形Ｑ
に伸長されるので、波形伸長回路１３からは、図５Ｃに
示すようなデューティ値を４ＴとするＰＷＭデューティ
波形ＤＵＴＹｃが出力されることになる。
に示すクロックＣＬＫを入力して、仮に、図５Ｂに示す
ようなデューティ値を３ＴとするＰＷＭデューティ波形
ＤＵＴＹａを出力するものとすると、波形伸長回路１３
においては、波形Ｐはデューティ幅を４Ｔとする波形Ｑ
に伸長されるので、波形伸長回路１３からは、図５Ｃに
示すようなデューティ値を４ＴとするＰＷＭデューティ
波形ＤＵＴＹｃが出力されることになる。
【００３８】この結果、たとえば、デューティ設定値信
号ＤＴｙ＝“００”の場合には、セレクタ１７は、４進
カウンタ１９が出力値として“０１”、“１０”、“１
１”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹａを選択することになるので、分解能向上
回路８から出力されるＰＷＭデューティ波形ＤＵＴＹｂ
は、図５Ｅに示すように、波形Ｐ→波形Ｐ→波形Ｐ→波
形Ｐとなり、これが繰り返される。
号ＤＴｙ＝“００”の場合には、セレクタ１７は、４進
カウンタ１９が出力値として“０１”、“１０”、“１
１”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹａを選択することになるので、分解能向上
回路８から出力されるＰＷＭデューティ波形ＤＵＴＹｂ
は、図５Ｅに示すように、波形Ｐ→波形Ｐ→波形Ｐ→波
形Ｐとなり、これが繰り返される。
【００３９】また、デューティ設定値信号ＤＴｙ＝“０
１”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”、“１０”、“１１”を出力している期間はＰ
ＷＭデューティ波形ＤＵＴＹａを選択し、４進カウンタ
１９が“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択することになるので、分解能向上
回路８から出力されるＰＷＭデューティ波形ＤＵＴＹｂ
は、図５Ｆに示すように、波形Ｐ→波形Ｐ→波形Ｐ→波
形Ｑとなり、これが繰り返される。
１”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”、“１０”、“１１”を出力している期間はＰ
ＷＭデューティ波形ＤＵＴＹａを選択し、４進カウンタ
１９が“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択することになるので、分解能向上
回路８から出力されるＰＷＭデューティ波形ＤＵＴＹｂ
は、図５Ｆに示すように、波形Ｐ→波形Ｐ→波形Ｐ→波
形Ｑとなり、これが繰り返される。
【００４０】また、デューティ設定値信号ＤＴｙ＝“１
０”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”、“１１”を出力している期間はＰＷＭデュー
ティ波形ＤＵＴＹａを選択し、４進カウンタ１９が“１
０”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択することになるので、分解能向上
回路８から出力されるＰＷＭデューティ波形ＤＵＴＹｂ
は、図５Ｇに示すように、波形Ｐ→波形Ｑ→波形Ｐ→波
形Ｑとなり、これが繰り返される。
０”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”、“１１”を出力している期間はＰＷＭデュー
ティ波形ＤＵＴＹａを選択し、４進カウンタ１９が“１
０”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択することになるので、分解能向上
回路８から出力されるＰＷＭデューティ波形ＤＵＴＹｂ
は、図５Ｇに示すように、波形Ｐ→波形Ｑ→波形Ｐ→波
形Ｑとなり、これが繰り返される。
【００４１】また、デューティ設定値信号ＤＴｙ＝“１
１”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”を出力している期間はＰＷＭデューティ波形Ｄ
ＵＴＹａを選択し、４進カウンタ１９が“１０”、“１
１”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択することになるので、分解能向上
回路８から出力されるＰＷＭデューティ波形ＤＵＴＹｂ
は、図５Ｈに示すように、波形Ｐ→波形Ｑ→波形Ｑ→波
形Ｑとなり、これが繰り返される。
１”の場合には、セレクタ１７は、４進カウンタ１９が
“０１”を出力している期間はＰＷＭデューティ波形Ｄ
ＵＴＹａを選択し、４進カウンタ１９が“１０”、“１
１”、“００”を出力している期間はＰＷＭデューティ
波形ＤＵＴＹｃを選択することになるので、分解能向上
回路８から出力されるＰＷＭデューティ波形ＤＵＴＹｂ
は、図５Ｈに示すように、波形Ｐ→波形Ｑ→波形Ｑ→波
形Ｑとなり、これが繰り返される。
【００４２】したがって、この例では、期間２４Ｔが擬
似ＰＷＭ周期となり、擬似ＰＷＭ周期における平均のデ
ューティ値は、デューティ設定値信号ＤＴｙ＝“００”
の場合には、３Ｔとなり、デューティ設定値信号ＤＴｙ
＝“０１”の場合には、（３Ｔ＋Ｔ／４）となり、デュ
ーティ設定値信号ＤＴｙ＝“１０”の場合には、（３Ｔ
＋２Ｔ／４）となり、デューティ設定値信号ＤＴｙ＝
“１１”の場合には、（３Ｔ＋３Ｔ／４）となり、ＰＷ
Ｍ分解能は、２8 ×２2 ＝２５６×４＝１０２４とな
り、分解能向上回路８を設けない場合の４倍となる。
似ＰＷＭ周期となり、擬似ＰＷＭ周期における平均のデ
ューティ値は、デューティ設定値信号ＤＴｙ＝“００”
の場合には、３Ｔとなり、デューティ設定値信号ＤＴｙ
＝“０１”の場合には、（３Ｔ＋Ｔ／４）となり、デュ
ーティ設定値信号ＤＴｙ＝“１０”の場合には、（３Ｔ
＋２Ｔ／４）となり、デューティ設定値信号ＤＴｙ＝
“１１”の場合には、（３Ｔ＋３Ｔ／４）となり、ＰＷ
Ｍ分解能は、２8 ×２2 ＝２５６×４＝１０２４とな
り、分解能向上回路８を設けない場合の４倍となる。
【００４３】ここに、たとえば、モータ２の出力トルク
＝１５０ｇ／Ａ、モータ２の内部抵抗値＝１１.５
［Ω］、モータ２の定格電流値＝０.２［Ａ］、減速機
３のギヤ比＝８６４倍、減速機３のギヤの効率＝５０
％、駆動回路９が出力するＰＷＭデューティ波形の振幅
＝１２［Ｖ］とする。
＝１５０ｇ／Ａ、モータ２の内部抵抗値＝１１.５
［Ω］、モータ２の定格電流値＝０.２［Ａ］、減速機
３のギヤ比＝８６４倍、減速機３のギヤの効率＝５０
％、駆動回路９が出力するＰＷＭデューティ波形の振幅
＝１２［Ｖ］とする。
【００４４】この場合において、分解能向上回路８を設
けず、駆動回路９の内部抵抗値及びセンス抵抗等を無視
すると、駆動回路９から出力されるＰＷＭデューティ波
形のデューティ比＝１００％の場合、モータ２に流れる
電流Ｉは、 Ｉ＝１２［Ｖ］／１１.５［Ω］ ＝１.０４３［Ａ］ となり、電流分解能は、 Ｉ＝１.０４３［Ａ］／２５６ ＝４.０７［ｍＡ］ となり、定格電流値に対する電流の分解能は、 ０.２［Ａ］／４.０７［ｍＡ］＝４９.１４≒４９ となる。
けず、駆動回路９の内部抵抗値及びセンス抵抗等を無視
すると、駆動回路９から出力されるＰＷＭデューティ波
形のデューティ比＝１００％の場合、モータ２に流れる
電流Ｉは、 Ｉ＝１２［Ｖ］／１１.５［Ω］ ＝１.０４３［Ａ］ となり、電流分解能は、 Ｉ＝１.０４３［Ａ］／２５６ ＝４.０７［ｍＡ］ となり、定格電流値に対する電流の分解能は、 ０.２［Ａ］／４.０７［ｍＡ］＝４９.１４≒４９ となる。
【００４５】他方、制御可能な最高クランプ圧Ｔは、 Ｔ＝１５０×（０.２［Ａ］／１［Ａ］）×８６４×５０［％］ ＝１２９６０［ｇ・ｃｍ］ となる。したがって、分解能向上回路８を設けない場
合、減速機３のギヤの出力端におけるトルクの分解能
は、 １２９６０／４９＝２６４［ｇ・ｃｍ］ となる。
合、減速機３のギヤの出力端におけるトルクの分解能
は、 １２９６０／４９＝２６４［ｇ・ｃｍ］ となる。
【００４６】しかし、トルクを制御する場合、減速機３
の減速比が高いほど、電流の分解能を高くしなければな
らず、要求されるトルクの分解能が２６４［ｇ・ｃｍ］
以上要求される場合には、さらに分解能を向上させる必
要が生じるが、本発明の一実施形態１においては、分解
能向上回路８を設けているので、電流分解能は、 Ｉ＝１.０４３［Ａ］／２５６×４ ＝１.０１８６［ｍＡ］ となり、定格電流値に対する電流の分解能は、 ０.２［Ａ］／１.０１８６［ｍＡ］＝１９６．３５≒１
９６ となる。したがって、減速機３のギヤの出力端における
トルクの分解能は、 １２９６０／１９６＝６６［ｇ・ｃｍ］ となり、分解能向上回路８を設けない場合の４倍とな
る。
の減速比が高いほど、電流の分解能を高くしなければな
らず、要求されるトルクの分解能が２６４［ｇ・ｃｍ］
以上要求される場合には、さらに分解能を向上させる必
要が生じるが、本発明の一実施形態１においては、分解
能向上回路８を設けているので、電流分解能は、 Ｉ＝１.０４３［Ａ］／２５６×４ ＝１.０１８６［ｍＡ］ となり、定格電流値に対する電流の分解能は、 ０.２［Ａ］／１.０１８６［ｍＡ］＝１９６．３５≒１
９６ となる。したがって、減速機３のギヤの出力端における
トルクの分解能は、 １２９６０／１９６＝６６［ｇ・ｃｍ］ となり、分解能向上回路８を設けない場合の４倍とな
る。
【００４７】このように、本発明の一実施形態１によれ
ば、アナログ信号を介在させることなく、簡単な回路構
成で、分解能向上回路８を設けない場合の４倍に向上さ
せることができ、モータ２の速度制御及びトルク制御を
高精度で行うことができる。
ば、アナログ信号を介在させることなく、簡単な回路構
成で、分解能向上回路８を設けない場合の４倍に向上さ
せることができ、モータ２の速度制御及びトルク制御を
高精度で行うことができる。
【００４８】なお、本発明の一実施形態１においては、
デューティ設定値信号ＤＴｘ、ＤＴｙをそれぞれ８ビッ
ト、２ビットとした場合について説明したが、デューテ
ィ設定値信号ＤＴｘ、ＤＴｙのビット数は、これに限る
ものではなく、その他の値とすることができ、そのよう
にする場合には、ＰＷＭジェネレータ７及び分解能向上
回路８は、それに対応した構成とされる。
デューティ設定値信号ＤＴｘ、ＤＴｙをそれぞれ８ビッ
ト、２ビットとした場合について説明したが、デューテ
ィ設定値信号ＤＴｘ、ＤＴｙのビット数は、これに限る
ものではなく、その他の値とすることができ、そのよう
にする場合には、ＰＷＭジェネレータ７及び分解能向上
回路８は、それに対応した構成とされる。
【００４９】
【発明の効果】以上のように、本発明のモータ駆動方法
によれば、デューティ値が異なる複数のＰＷＭデューテ
ィ波形を生成し、これら複数のＰＷＭデューティ波形を
ミキシングして所望のデューティ値としたＰＷＭデュー
ティ波形を得るようにしているので、アナログ信号を介
在させることなく、簡単な回路構成で、モータに供給す
るＰＷＭデューティ波形のデューティ値の分解能の向上
を図ることができ、モータの制御を高精度で行うことが
できる。
によれば、デューティ値が異なる複数のＰＷＭデューテ
ィ波形を生成し、これら複数のＰＷＭデューティ波形を
ミキシングして所望のデューティ値としたＰＷＭデュー
ティ波形を得るようにしているので、アナログ信号を介
在させることなく、簡単な回路構成で、モータに供給す
るＰＷＭデューティ波形のデューティ値の分解能の向上
を図ることができ、モータの制御を高精度で行うことが
できる。
【００５０】また、本発明のモータ駆動装置によれば、
デューティ値が異なる２個のＰＷＭデューティ波形（第
１、第２のＰＷＭデューティ波形）を生成し、これら２
個のＰＷＭデューティ波形をミキシングして所望のデュ
ーティ値としたＰＷＭデューティ波形（第３のＰＷＭデ
ューティ波形）を得るようにしているので、アナログ信
号を介在させることなく、簡単な回路構成で、モータに
供給するＰＷＭデューティ波形のデューティ値の分解能
の向上を図ることができ、モータの制御を高精度で行う
ことができる。
デューティ値が異なる２個のＰＷＭデューティ波形（第
１、第２のＰＷＭデューティ波形）を生成し、これら２
個のＰＷＭデューティ波形をミキシングして所望のデュ
ーティ値としたＰＷＭデューティ波形（第３のＰＷＭデ
ューティ波形）を得るようにしているので、アナログ信
号を介在させることなく、簡単な回路構成で、モータに
供給するＰＷＭデューティ波形のデューティ値の分解能
の向上を図ることができ、モータの制御を高精度で行う
ことができる。
【図１】本発明の一実施形態を使用したハードディスク
装置保持システムの一部分を概略的に示す構成図であ
る。
装置保持システムの一部分を概略的に示す構成図であ
る。
【図２】本発明の一実施形態が備える分解能向上回路の
構成を示す回路図である。
構成を示す回路図である。
【図３】本発明の一実施形態が備える分解能向上回路を
構成するセレクタ制御回路の動作を説明するための表図
である。
構成するセレクタ制御回路の動作を説明するための表図
である。
【図４】本発明の一実施形態が備える分解能向上回路を
構成するセレクタの動作を説明するための表図である。
構成するセレクタの動作を説明するための表図である。
【図５】本発明の一実施形態の動作原理を説明するため
のタイミングチャートである。
のタイミングチャートである。
ＤＴｘ デューティ設定値信号 ＤＴｙ デューティ設定値信号 ＣＬＫ クロック ＤＵＴＹａ ＰＷＭデューティ波形 ＤＵＴＹｂ ＰＷＭデューティ波形 ＤＵＴＹｃ ＰＷＭデューティ波形 ＳＬ 選択制御信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高田 英治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5H007 AA06 BB06 DB03 DB07 EA13 5H550 AA10 BB08 BB10 DD01 GG05 GG06 HB16 JJ03 JJ12 JJ18 LL22 LL23 PP02 5H570 AA11 BB20 HB16 JJ03 JJ12 LL02 PP02
Claims (3)
- 【請求項１】デューティ値が異なる複数のＰＷＭデュー
ティ波形を生成する工程と、 前記複数のＰＷＭデューティ波形をミキシングして所望
のデューティ値としたＰＷＭデューティ波形に基づいて
モータを駆動する工程を有していることを特徴とするモ
ータ駆動方法。 - 【請求項２】第１のデューティ設定値信号に応じた第１
のＰＷＭデューティ波形を出力するＰＷＭジェネレータ
と、 前記第１のＰＷＭデューティ波形を伸長してなる第２の
ＰＷＭデューティ波形を生成し、第２のデューティ設定
値信号に応じて前記第１、第２のＰＷＭデューティ波形
をミキシングしてなる第３のＰＷＭデューティ波形を生
成する分解能向上回路と、 前記第３のＰＷＭデューティ波形に基づいてモータを駆
動する駆動回路を備えていることを特徴とするモータ駆
動装置。 - 【請求項３】前記分解能向上回路は、前記第１のＰＷＭ
デューティ波形を伸長してなる第２のＰＷＭデューティ
波形を生成する波形伸長回路と、前記第２のデューティ
設定値信号に応じて前記第１、第２のＰＷＭデューティ
波形をミキシングしてなる前記第３のＰＷＭデューティ
波形を生成するミキシング回路を備え、 前記ミキシング回路は、前記第１のＰＷＭデューティ波
形又は前記第２のＰＷＭデューティ波形を選択するセレ
クタと、前記第２のデューティ設定値信号を格納するレ
ジスタと、前記第１のＰＷＭデューティ波形をカウント
するカウンタと、前記レジスタに格納されている前記第
２のデューティ設定値信号と前記カウンタの出力値とを
対照して、前記第３のＰＷＭデューティ波形の平均デュ
ーティ値が前記第１、第２のデューティ設定値信号が示
すデューティ設定値により構成されるように、前記セレ
クタの選択動作を制御するセレクタ制御回路を備えてい
ることを特徴とする請求項２記載のモータ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36198699A JP2001178143A (ja) | 1999-12-21 | 1999-12-21 | モータ駆動方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36198699A JP2001178143A (ja) | 1999-12-21 | 1999-12-21 | モータ駆動方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001178143A true JP2001178143A (ja) | 2001-06-29 |
Family
ID=18475526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36198699A Withdrawn JP2001178143A (ja) | 1999-12-21 | 1999-12-21 | モータ駆動方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001178143A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103523A (ja) * | 2002-09-13 | 2004-04-02 | Hitachi Hometec Ltd | 誘導加熱調理器 |
| JP2007104769A (ja) * | 2005-09-30 | 2007-04-19 | Nec Electronics Corp | Ｐｗｍ信号生成装置及びｐｗｍ信号生成方法並びにモータ制御装置及びモータ制御方法 |
| US7599201B2 (en) | 2004-06-14 | 2009-10-06 | Konica Minolta Photo Imaging, Inc. | Method of controlling the duty of a PWM signal, PWM signal generating circuit, and image forming apparatus using same |
| JP4810666B2 (ja) * | 2004-12-27 | 2011-11-09 | 新世代株式会社 | 釣り疑似体験装置およびコンピュータプログラム |
| WO2013054730A1 (ja) * | 2011-10-13 | 2013-04-18 | 三菱重工業株式会社 | パルス発生装置及びパルス発生方法 |
| JP2017514429A (ja) * | 2015-04-02 | 2017-06-01 | インターナショナル・グリーン・チップ（テンチン）・カンパニー・リミテッド | Ｄｃブラシレスモータ、装置、およびシステムのパルス幅変調を制御するための方法 |
-
1999
- 1999-12-21 JP JP36198699A patent/JP2001178143A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103523A (ja) * | 2002-09-13 | 2004-04-02 | Hitachi Hometec Ltd | 誘導加熱調理器 |
| US7599201B2 (en) | 2004-06-14 | 2009-10-06 | Konica Minolta Photo Imaging, Inc. | Method of controlling the duty of a PWM signal, PWM signal generating circuit, and image forming apparatus using same |
| JP4810666B2 (ja) * | 2004-12-27 | 2011-11-09 | 新世代株式会社 | 釣り疑似体験装置およびコンピュータプログラム |
| JP2007104769A (ja) * | 2005-09-30 | 2007-04-19 | Nec Electronics Corp | Ｐｗｍ信号生成装置及びｐｗｍ信号生成方法並びにモータ制御装置及びモータ制御方法 |
| WO2013054730A1 (ja) * | 2011-10-13 | 2013-04-18 | 三菱重工業株式会社 | パルス発生装置及びパルス発生方法 |
| JP2013090002A (ja) * | 2011-10-13 | 2013-05-13 | Mitsubishi Heavy Ind Ltd | パルス発生装置及びパルス発生方法 |
| US9252762B2 (en) | 2011-10-13 | 2016-02-02 | Mitsubishi Hitachi Power Systems, Ltd. | Pulse generation device and pulse generation method |
| JP2017514429A (ja) * | 2015-04-02 | 2017-06-01 | インターナショナル・グリーン・チップ（テンチン）・カンパニー・リミテッド | Ｄｃブラシレスモータ、装置、およびシステムのパルス幅変調を制御するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323706B1 (en) | Apparatus and method for edge based duty cycle conversion | |
| TWI551053B (zh) | 脈寬調變訊號產生電路與方法 | |
| JP2010504004A (ja) | Ｄ級音声増幅器 | |
| JPH08340690A (ja) | Ｐｗｍモードにおけるモータドライバ用電流検知装置及び方法 | |
| JP2701030B2 (ja) | 高速記憶装置の書込制御回路 | |
| US5994973A (en) | PWM driver | |
| JP2001178143A (ja) | モータ駆動方法及び装置 | |
| TW518819B (en) | Automatic gain control circuit and method | |
| US7123006B2 (en) | Sensing apparatus having fluxgate and control method thereof | |
| JPWO2003084161A1 (ja) | ドライバ駆動方法、ドライバ回路、ドライバを用いる伝送方法及び制御回路 | |
| JP2004506370A (ja) | デジタルクロック逓倍回路のための方法および装置 | |
| JP2007081845A (ja) | 正弦波信号発生装置 | |
| JP3277456B2 (ja) | 電力変換器の制御装置およびその制御方法 | |
| JP2007150833A (ja) | Ｄ級アンプ及びこれを備えた音響機器 | |
| JPH0984388A (ja) | 交流モータの制御装置 | |
| JP4060744B2 (ja) | Ｄａコンバータ | |
| JP2545659B2 (ja) | 電磁流量計 | |
| JP4104189B2 (ja) | ステッピングモータ駆動装置 | |
| JPH06351297A (ja) | モータ駆動回路 | |
| JP3486914B2 (ja) | パルス幅変調装置 | |
| JP2001229504A (ja) | 磁気記録装置および磁気記録用集積回路 | |
| JP3166230B2 (ja) | Ｐｗｍ信号発生回路 | |
| JPH08265112A (ja) | デユーテイ比補正回路 | |
| JP2584277B2 (ja) | モータ制御回路 | |
| JP2949349B2 (ja) | パルス幅変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |