JP2001178143A - モータ駆動方法及び装置 - Google Patents

モータ駆動方法及び装置

Info

Publication number
JP2001178143A
JP2001178143A JP36198699A JP36198699A JP2001178143A JP 2001178143 A JP2001178143 A JP 2001178143A JP 36198699 A JP36198699 A JP 36198699A JP 36198699 A JP36198699 A JP 36198699A JP 2001178143 A JP2001178143 A JP 2001178143A
Authority
JP
Japan
Prior art keywords
duty
waveform
pwm
pwm duty
set value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP36198699A
Other languages
English (en)
Inventor
Toru Harada
徹 原田
Toshinori Kasuga
俊則 春日
Eiji Takada
英治 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP36198699A priority Critical patent/JP2001178143A/ja
Publication of JP2001178143A publication Critical patent/JP2001178143A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】 【課題】PWM駆動方式によるモータ駆動装置に関し、
アナログ信号を介在させることなく、簡単な回路構成
で、モータに供給するPWMデューティ波形のデューテ
ィ値の分解能の向上を図ることができるようにする。 【解決手段】8ビットからなるデューティ設定値信号D
Txに対応したPWMデューティ波形DUTYaをPW
Mジェネレータ7で生成し、分解能向上回路8におい
て、PWMデューティ波形DUTYaのデューティ幅を
クロックCLKの1周期分伸長したPWMデューティ波
形DUTYcを生成し、2ビットからなるデューティ設
定値信号DTyに応じてPWMデューティ波形DUTY
a、DUTYcをミキシングしたPWMデューティ波形
DUTYbを得るようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、PWM(Pulse
Width Modulation)デューティ波形によってモータを
駆動するモータ駆動方法及び装置に関する。
【0002】PWM駆動方式によるモータの駆動は、駆
動用トランジスタを飽和領域で使用するため、損失が少
なく、駆動回路の小型化に有効であることから、さまざ
まな分野で利用されているが、モータに供給するPWM
デューティ波形のデューティ値の分解能が低いことが問
題となっている。
【0003】
【従来の技術】従来、この種のモータ駆動装置として、
デジタル値で示されるデューティ設定値に応じたPWM
デューティ波形を出力するPWMジェネレータを備え、
このPWMジェネレータから出力されるPWMデューテ
ィ波形を駆動回路で増幅してモータを駆動するモータ駆
動装置が知られている。
【0004】このようなモータ駆動装置の場合、モータ
に供給するPWMデューティ波形のデューティ値の分解
能はデューティ設定値のビット数で決定されてしまう。
たとえば、デューティ設定値が8ビットで、モータに供
給するPWMデューティ波形の電圧が12[V]の場
合、駆動トランジスタの抵抗等を無視すれば、モータに
供給するPWMデューティ波形のデューティ値の分解能
は、 1digit =12[V]/28 =12[V]/256 =0.0469[V] となり、この構成のままでは、より高い分解能を実現す
ることはできない。
【0005】ここで、デューティ設定値のビット数を増
やしたり、クロック周波数を高くすることができれば、
モータに供給するPWMデューティ波形のデューティ値
の分解能を高めることができる。しかし、デューティ設
定値のビット数を増やすと、PWMデューティ波形の周
期がモータの電気的時定数より大きくなり、モータの機
構系全体が共振するなどの弊害が生じてしまう。また、
クロック周波数を高くすることには、システムの構成
上、限界がある。
【0006】そこで、また、従来、モータに供給するP
WMデューティ波形のデューティ値の分解能を高める方
法として、デジタル値で示されるデューティ設定値をア
ナログ信号に変換し、このアナログ信号と発振回路から
出力されるアナログ基準波を比較してPWMデューティ
波形を得るようにし、クロック周波数を増加させること
なく、デューティ設定値のビット数を16ビットに増加
させることができるようにした方法が提案されている
(特開平10−210779号公報)。
【0007】
【発明が解決しようとする課題】この方法によれば、モ
ータに供給するPWMデューティ波形のデューティ値に
ついて、かなりの高分解能が得られるが、アナログ信号
が介在するため、ノイズを考慮しなければならず、ま
た、A/DコンバータやOPアンプ等が別途必要とな
り、構成が複雑になるという問題点があった。
【0008】本発明は、かかる点に鑑み、アナログ信号
を介在させることなく、簡単な回路構成で、モータに供
給するPWMデューティ波形のデューティ値の分解能の
向上を図ることができるようにし、モータの制御を高精
度で行うことができるようにしたモータ駆動方法及び装
置を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明のモータ駆動方法
は、デューティ値が異なる複数のPWMデューティ波形
を生成する工程と、これら複数のPWMデューティ波形
をミキシングして所望のデューティ値としたPWMデュ
ーティ波形に基づいてモータを駆動する工程を有してい
る、というものである。
【0010】本発明のモータ駆動方法によれば、デュー
ティ値が異なる複数のPWMデューティ波形を生成し、
これら複数のPWMデューティ波形をミキシングして所
望のデューティ値としたPWMデューティ波形を得るよ
うにしているので、アナログ信号を介在させることな
く、簡単な回路構成で、モータに供給するPWMデュー
ティ波形のデューティ値の分解能の向上を図ることがで
きる。
【0011】本発明のモータ駆動装置は、第1のデュー
ティ設定値信号に応じた第1のPWMデューティ波形を
出力するPWMジェネレータと、第1のPWMデューテ
ィ波形を伸長してなる第2のPWMデューティ波形を生
成し、第2のデューティ設定値信号に応じて第1、第2
のPWMデューティ波形をミキシングしてなる第3のP
WMデューティ波形を生成する分解能向上回路と、第3
のPWMデューティ波形に基づいてモータを駆動する駆
動回路を備えている、というものである。
【0012】本発明のモータ駆動装置によれば、デュー
ティ値が異なる2個のPWMデューティ波形(第1、第
2のPWMデューティ波形)を生成し、これら2個のP
WMデューティ波形をミキシングして所望のデューティ
値としたPWMデューティ波形(第3のPWMデューテ
ィ波形)を得るようにしているので、アナログ信号を介
在させることなく、簡単な回路構成で、モータに供給す
るPWMデューティ波形のデューティ値の分解能の向上
を図ることができる。
【0013】
【発明の実施の形態】以下、図1〜図5を参照して、本
発明のモータ駆動方法及び装置について説明する。
【0014】図1は本発明の一実施形態を使用したハー
ドディスク装置保持システムの一部分を概略的に示す構
成図であり、このシステムは、ハードディスク装置が備
えるディスク面にサーボトラックを書き込む際にハード
ディスク装置を保持するために使用するものである。
【0015】図1中、1は本発明の一実施形態、2は本
発明の一実施形態1により駆動されるモータ、3はモー
タ2と負荷との整合をとるための減速機、4は減速機2
により駆動されるハードディスク装置保持用のアームで
ある。
【0016】また、本発明の一実施形態1において、5
はデューティ設定値信号出力手段をなす上位計算機であ
り、上位計算機5は、モータ2に供給するPWMデュー
ティ波形の平均デューティ値が、8ビットからなるデュ
ーティ設定値信号DTxが示すデューティ設定値と、2
ビットからなるデューティ設定値信号DTyが示すデュ
ーティ設定値により構成されるものとし、これらデュー
ティ設定値信号DTx、DTyを出力するものである。
【0017】また、6はクロックCLKを出力する水晶
発振器、7は上位計算機5から出力されるデューティ設
定値信号DTxと、水晶発振器6から出力されるクロッ
クCLKを入力し、デューティ値がデューティ設定値信
号DTxが示すデューティ設定値となるPWMデューテ
ィ波形DUTYaを出力するPWMジェネレータであ
る。
【0018】また、8は上位計算機5から出力されるデ
ューティ設定値信号DTyと、水晶発振器6から出力さ
れるクロックと、PWMジェネレータ7から出力される
PWMデューティ波形DUTYaを入力し、平均デュー
ティ値がデューティ設定値信号DTx、DTyが示すデ
ューティ設定値により構成されるPWMデューティ波形
DUTYbを出力する分解能向上回路である。
【0019】また、9は分解能向上回路8から出力され
るPWMデューティ波形DUTYbを増幅してモータ2
を駆動する駆動回路、10は駆動回路9から出力される
PWMデューティ波形に含まれるノイズを除去するLC
フィルタ、11はモータ2に流れる電流を検出し、その
結果を上位計算機5に伝送する電流検出回路、12はモ
ータ2の両端の電圧を検出し、その結果を上位計算機5
に伝送する電圧検出回路である。
【0020】図2は分解能向上回路8の構成を示す回路
図であり、図2中、13はPWMジェネレータ7から出
力されるPWMデューティ波形DUTYaのデューティ
幅をクロックCLKの1周期分だけ伸長する波形伸長回
路であり、14はDフリップフロップ回路、15はOR
回路、DUTYcは波形伸長回路13から出力されるP
WMデューティ波形である。
【0021】また、16はデューティ設定値信号DTy
が示すデューティ設定値に応じて、PWMジェネレータ
7から出力されるPWMデューティ波形DUTYaと、
波形伸長回路13から出力されるPWMデューティ波形
DUTYcとをミキシングするミキシング回路である。
【0022】ミキシング回路16において、17はPW
Mジェネレータ7から出力されるPWMデューティ波形
DUTYa又は波形伸長回路13から出力されるPWM
デューティ波形DUTYcを選択してPWMデューティ
波形DUTYbとして出力するセレクタであり、選択制
御信号SL=“0”の場合、入力ノード17Aと出力ノ
ード17Cとの間が接続状態、選択制御信号SL=
“1”の場合、入力ノード17Bと出力ノード17Cと
の間が接続状態となるものである。
【0023】また、18は上位計算機5から出力される
デューティ設定値信号DTyを格納する設定レジスタ、
19はPWMジェネレータ7から出力されるPWMデュ
ーティ波形DUTYaをカウントする4進カウンタ、2
0は設定レジスタ18に設定されているデューティ設定
値信号DTyと4進カウンタ19の出力を比較して選択
制御信号SLを出力してセレクタ17の選択動作を制御
するセレクタ制御回路である。
【0024】図3はセレクタ制御回路20の動作を説明
するための表図であり、設定レジスタ18に格納されて
いるデューティ設定値信号DTyと、4進カウンタ19
の出力値と、セレクタ制御回路20が出力する選択制御
信号SLとの関係を示している。
【0025】すなわち、デューティ設定値信号DTyが
“00”の場合には、セレクタ制御回路20は、4進カ
ウンタ19が“01”、“10”、“11”、“00”
を出力している期間は選択制御信号SL=“0”とす
る。
【0026】また、デューティ設定値信号DTyが“0
1”の場合には、セレクタ制御回路20は、4進カウン
タ19が“01”、“10”、“11”を出力している
期間は選択制御信号SL=“0”とし、4進カウンタ1
9が“00”を出力している期間は選択制御信号SL=
“1”とする。
【0027】また、デューティ設定値信号DTyが“1
0”の場合には、セレクタ制御回路20は、4進カウン
タ19が“01”、“11”を出力している期間は選択
制御信号SL=“0”とし、4進カウンタ19が“1
0”、“00”を出力している期間は選択制御信号SL
=“1”とする。
【0028】また、デューティ設定値信号DTyが“1
1”の場合には、セレクタ制御回路20は、4進カウン
タ19が“01”を出力している期間は選択制御信号S
L=“0”とし、4進カウンタ19が“10”、“1
1”、“00”を出力している期間は選択制御信号SL
=“1”とする。
【0029】したがって、設定レジスタ18に設定され
たデューティ設定値信号DTyと、4進カウンタ19の
出力値と、セレクタ17が選択するPWMデューティ波
形、すなわち、分解能向上回路8から出力されるPWM
デューティ波形DUTYbとの関係は、図4に示すよう
になる。
【0030】すなわち、デューティ設定値信号DTyが
“00”の場合には、セレクタ17は、4進カウンタ1
9が“01”、“10”、“11”、“00”を出力し
ている期間はPWMデューティ波形DUTYaを選択す
る。
【0031】また、デューティ設定値信号DTyが“0
1”の場合には、セレクタ17は、4進カウンタ19が
“01”、“10”、“11”を出力している期間はP
WMデューティ波形DUTYaを選択し、4進カウンタ
19が“00”を出力している期間はPWMデューティ
波形DUTYcを選択する。
【0032】また、デューティ設定値信号DTyが“1
0”の場合には、セレクタ17は、4進カウンタ19が
“01”、“11”を出力している期間はPWMデュー
ティ波形DUTYaを選択し、4進カウンタ19が“1
0”、“00”を出力している期間はPWMデューティ
波形DUTYcを選択する。
【0033】また、デューティ設定値信号DTyが“1
1”の場合には、セレクタ17は、4進カウンタ19が
“01”を出力している期間はPWMデューティ波形D
UTYaを選択し、4進カウンタ19が“10”、“1
1”、“00”を出力している期間はPWMデューティ
波形DUTYcを選択する。
【0034】このように構成された本発明の一実施形態
1において、モータ2の速度制御が行われる場合、電圧
検出回路12によりモータ2の両端の電圧値が検出さ
れ、速度設定値と電流及び電圧値から算出された逆起電
圧値とが上位計算機5で比較された後、分解能向上回路
8から出力されるPWMデューティ波形DUTYbの平
均デューティ設定値が決定され、デューティ設定値信号
DTxがPWMジェネレータ7に出力されると共に、デ
ューティ設定値信号DTyが分解能向上回路8に出力さ
れる。
【0035】また、トルク制御が行われる場合には、電
流検出回路11によりモータ2に流れる電流が検出さ
れ、トルク設定値とモータ2に流れる電流値が比較され
た後、分解能向上回路8から出力されるPWMデューテ
ィ波形DUTYbの平均デューティ設定値が決定され、
デューティ設定値信号DTxがPWMジェネレータ7に
出力されると共に、デューティ設定値信号DTyが分解
能向上回路8に出力される。
【0036】図5は本発明の一実施形態1の動作原理を
説明するためのタイミングチャートであり、クロックC
LKの周期をT、PWMジェネレータ7から出力される
PWMデューティ波形DUTYaの周期(PWM周期)
を6T、デューティ幅3Tの波形をP、デューティ波形
4Tの波形をQとしている。
【0037】すなわち、PWMジェネレータ7が図5A
に示すクロックCLKを入力して、仮に、図5Bに示す
ようなデューティ値を3TとするPWMデューティ波形
DUTYaを出力するものとすると、波形伸長回路13
においては、波形Pはデューティ幅を4Tとする波形Q
に伸長されるので、波形伸長回路13からは、図5Cに
示すようなデューティ値を4TとするPWMデューティ
波形DUTYcが出力されることになる。
【0038】この結果、たとえば、デューティ設定値信
号DTy=“00”の場合には、セレクタ17は、4進
カウンタ19が出力値として“01”、“10”、“1
1”、“00”を出力している期間はPWMデューティ
波形DUTYaを選択することになるので、分解能向上
回路8から出力されるPWMデューティ波形DUTYb
は、図5Eに示すように、波形P→波形P→波形P→波
形Pとなり、これが繰り返される。
【0039】また、デューティ設定値信号DTy=“0
1”の場合には、セレクタ17は、4進カウンタ19が
“01”、“10”、“11”を出力している期間はP
WMデューティ波形DUTYaを選択し、4進カウンタ
19が“00”を出力している期間はPWMデューティ
波形DUTYcを選択することになるので、分解能向上
回路8から出力されるPWMデューティ波形DUTYb
は、図5Fに示すように、波形P→波形P→波形P→波
形Qとなり、これが繰り返される。
【0040】また、デューティ設定値信号DTy=“1
0”の場合には、セレクタ17は、4進カウンタ19が
“01”、“11”を出力している期間はPWMデュー
ティ波形DUTYaを選択し、4進カウンタ19が“1
0”、“00”を出力している期間はPWMデューティ
波形DUTYcを選択することになるので、分解能向上
回路8から出力されるPWMデューティ波形DUTYb
は、図5Gに示すように、波形P→波形Q→波形P→波
形Qとなり、これが繰り返される。
【0041】また、デューティ設定値信号DTy=“1
1”の場合には、セレクタ17は、4進カウンタ19が
“01”を出力している期間はPWMデューティ波形D
UTYaを選択し、4進カウンタ19が“10”、“1
1”、“00”を出力している期間はPWMデューティ
波形DUTYcを選択することになるので、分解能向上
回路8から出力されるPWMデューティ波形DUTYb
は、図5Hに示すように、波形P→波形Q→波形Q→波
形Qとなり、これが繰り返される。
【0042】したがって、この例では、期間24Tが擬
似PWM周期となり、擬似PWM周期における平均のデ
ューティ値は、デューティ設定値信号DTy=“00”
の場合には、3Tとなり、デューティ設定値信号DTy
=“01”の場合には、(3T+T/4)となり、デュ
ーティ設定値信号DTy=“10”の場合には、(3T
+2T/4)となり、デューティ設定値信号DTy=
“11”の場合には、(3T+3T/4)となり、PW
M分解能は、28 ×22 =256×4=1024とな
り、分解能向上回路8を設けない場合の4倍となる。
【0043】ここに、たとえば、モータ2の出力トルク
=150g/A、モータ2の内部抵抗値=11.5
[Ω]、モータ2の定格電流値=0.2[A]、減速機
3のギヤ比=864倍、減速機3のギヤの効率=50
%、駆動回路9が出力するPWMデューティ波形の振幅
=12[V]とする。
【0044】この場合において、分解能向上回路8を設
けず、駆動回路9の内部抵抗値及びセンス抵抗等を無視
すると、駆動回路9から出力されるPWMデューティ波
形のデューティ比=100%の場合、モータ2に流れる
電流Iは、 I=12[V]/11.5[Ω] =1.043[A] となり、電流分解能は、 I=1.043[A]/256 =4.07[mA] となり、定格電流値に対する電流の分解能は、 0.2[A]/4.07[mA]=49.14≒49 となる。
【0045】他方、制御可能な最高クランプ圧Tは、 T=150×(0.2[A]/1[A])×864×50[%] =12960[g・cm] となる。したがって、分解能向上回路8を設けない場
合、減速機3のギヤの出力端におけるトルクの分解能
は、 12960/49=264[g・cm] となる。
【0046】しかし、トルクを制御する場合、減速機3
の減速比が高いほど、電流の分解能を高くしなければな
らず、要求されるトルクの分解能が264[g・cm]
以上要求される場合には、さらに分解能を向上させる必
要が生じるが、本発明の一実施形態1においては、分解
能向上回路8を設けているので、電流分解能は、 I=1.043[A]/256×4 =1.0186[mA] となり、定格電流値に対する電流の分解能は、 0.2[A]/1.0186[mA]=196.35≒1
96 となる。したがって、減速機3のギヤの出力端における
トルクの分解能は、 12960/196=66[g・cm] となり、分解能向上回路8を設けない場合の4倍とな
る。
【0047】このように、本発明の一実施形態1によれ
ば、アナログ信号を介在させることなく、簡単な回路構
成で、分解能向上回路8を設けない場合の4倍に向上さ
せることができ、モータ2の速度制御及びトルク制御を
高精度で行うことができる。
【0048】なお、本発明の一実施形態1においては、
デューティ設定値信号DTx、DTyをそれぞれ8ビッ
ト、2ビットとした場合について説明したが、デューテ
ィ設定値信号DTx、DTyのビット数は、これに限る
ものではなく、その他の値とすることができ、そのよう
にする場合には、PWMジェネレータ7及び分解能向上
回路8は、それに対応した構成とされる。
【0049】
【発明の効果】以上のように、本発明のモータ駆動方法
によれば、デューティ値が異なる複数のPWMデューテ
ィ波形を生成し、これら複数のPWMデューティ波形を
ミキシングして所望のデューティ値としたPWMデュー
ティ波形を得るようにしているので、アナログ信号を介
在させることなく、簡単な回路構成で、モータに供給す
るPWMデューティ波形のデューティ値の分解能の向上
を図ることができ、モータの制御を高精度で行うことが
できる。
【0050】また、本発明のモータ駆動装置によれば、
デューティ値が異なる2個のPWMデューティ波形(第
1、第2のPWMデューティ波形)を生成し、これら2
個のPWMデューティ波形をミキシングして所望のデュ
ーティ値としたPWMデューティ波形(第3のPWMデ
ューティ波形)を得るようにしているので、アナログ信
号を介在させることなく、簡単な回路構成で、モータに
供給するPWMデューティ波形のデューティ値の分解能
の向上を図ることができ、モータの制御を高精度で行う
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を使用したハードディスク
装置保持システムの一部分を概略的に示す構成図であ
る。
【図2】本発明の一実施形態が備える分解能向上回路の
構成を示す回路図である。
【図3】本発明の一実施形態が備える分解能向上回路を
構成するセレクタ制御回路の動作を説明するための表図
である。
【図4】本発明の一実施形態が備える分解能向上回路を
構成するセレクタの動作を説明するための表図である。
【図5】本発明の一実施形態の動作原理を説明するため
のタイミングチャートである。
【符号の説明】
DTx デューティ設定値信号 DTy デューティ設定値信号 CLK クロック DUTYa PWMデューティ波形 DUTYb PWMデューティ波形 DUTYc PWMデューティ波形 SL 選択制御信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高田 英治 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5H007 AA06 BB06 DB03 DB07 EA13 5H550 AA10 BB08 BB10 DD01 GG05 GG06 HB16 JJ03 JJ12 JJ18 LL22 LL23 PP02 5H570 AA11 BB20 HB16 JJ03 JJ12 LL02 PP02

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】デューティ値が異なる複数のPWMデュー
    ティ波形を生成する工程と、 前記複数のPWMデューティ波形をミキシングして所望
    のデューティ値としたPWMデューティ波形に基づいて
    モータを駆動する工程を有していることを特徴とするモ
    ータ駆動方法。
  2. 【請求項2】第1のデューティ設定値信号に応じた第1
    のPWMデューティ波形を出力するPWMジェネレータ
    と、 前記第1のPWMデューティ波形を伸長してなる第2の
    PWMデューティ波形を生成し、第2のデューティ設定
    値信号に応じて前記第1、第2のPWMデューティ波形
    をミキシングしてなる第3のPWMデューティ波形を生
    成する分解能向上回路と、 前記第3のPWMデューティ波形に基づいてモータを駆
    動する駆動回路を備えていることを特徴とするモータ駆
    動装置。
  3. 【請求項3】前記分解能向上回路は、前記第1のPWM
    デューティ波形を伸長してなる第2のPWMデューティ
    波形を生成する波形伸長回路と、前記第2のデューティ
    設定値信号に応じて前記第1、第2のPWMデューティ
    波形をミキシングしてなる前記第3のPWMデューティ
    波形を生成するミキシング回路を備え、 前記ミキシング回路は、前記第1のPWMデューティ波
    形又は前記第2のPWMデューティ波形を選択するセレ
    クタと、前記第2のデューティ設定値信号を格納するレ
    ジスタと、前記第1のPWMデューティ波形をカウント
    するカウンタと、前記レジスタに格納されている前記第
    2のデューティ設定値信号と前記カウンタの出力値とを
    対照して、前記第3のPWMデューティ波形の平均デュ
    ーティ値が前記第1、第2のデューティ設定値信号が示
    すデューティ設定値により構成されるように、前記セレ
    クタの選択動作を制御するセレクタ制御回路を備えてい
    ることを特徴とする請求項2記載のモータ駆動装置。
JP36198699A 1999-12-21 1999-12-21 モータ駆動方法及び装置 Withdrawn JP2001178143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36198699A JP2001178143A (ja) 1999-12-21 1999-12-21 モータ駆動方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36198699A JP2001178143A (ja) 1999-12-21 1999-12-21 モータ駆動方法及び装置

Publications (1)

Publication Number Publication Date
JP2001178143A true JP2001178143A (ja) 2001-06-29

Family

ID=18475526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36198699A Withdrawn JP2001178143A (ja) 1999-12-21 1999-12-21 モータ駆動方法及び装置

Country Status (1)

Country Link
JP (1) JP2001178143A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103523A (ja) * 2002-09-13 2004-04-02 Hitachi Hometec Ltd 誘導加熱調理器
JP2007104769A (ja) * 2005-09-30 2007-04-19 Nec Electronics Corp Pwm信号生成装置及びpwm信号生成方法並びにモータ制御装置及びモータ制御方法
US7599201B2 (en) 2004-06-14 2009-10-06 Konica Minolta Photo Imaging, Inc. Method of controlling the duty of a PWM signal, PWM signal generating circuit, and image forming apparatus using same
JP4810666B2 (ja) * 2004-12-27 2011-11-09 新世代株式会社 釣り疑似体験装置およびコンピュータプログラム
WO2013054730A1 (ja) * 2011-10-13 2013-04-18 三菱重工業株式会社 パルス発生装置及びパルス発生方法
JP2017514429A (ja) * 2015-04-02 2017-06-01 インターナショナル・グリーン・チップ(テンチン)・カンパニー・リミテッド Dcブラシレスモータ、装置、およびシステムのパルス幅変調を制御するための方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103523A (ja) * 2002-09-13 2004-04-02 Hitachi Hometec Ltd 誘導加熱調理器
US7599201B2 (en) 2004-06-14 2009-10-06 Konica Minolta Photo Imaging, Inc. Method of controlling the duty of a PWM signal, PWM signal generating circuit, and image forming apparatus using same
JP4810666B2 (ja) * 2004-12-27 2011-11-09 新世代株式会社 釣り疑似体験装置およびコンピュータプログラム
JP2007104769A (ja) * 2005-09-30 2007-04-19 Nec Electronics Corp Pwm信号生成装置及びpwm信号生成方法並びにモータ制御装置及びモータ制御方法
WO2013054730A1 (ja) * 2011-10-13 2013-04-18 三菱重工業株式会社 パルス発生装置及びパルス発生方法
JP2013090002A (ja) * 2011-10-13 2013-05-13 Mitsubishi Heavy Ind Ltd パルス発生装置及びパルス発生方法
US9252762B2 (en) 2011-10-13 2016-02-02 Mitsubishi Hitachi Power Systems, Ltd. Pulse generation device and pulse generation method
JP2017514429A (ja) * 2015-04-02 2017-06-01 インターナショナル・グリーン・チップ(テンチン)・カンパニー・リミテッド Dcブラシレスモータ、装置、およびシステムのパルス幅変調を制御するための方法

Similar Documents

Publication Publication Date Title
US6323706B1 (en) Apparatus and method for edge based duty cycle conversion
TWI551053B (zh) 脈寬調變訊號產生電路與方法
JP2010504004A (ja) D級音声増幅器
JPH08340690A (ja) Pwmモードにおけるモータドライバ用電流検知装置及び方法
JP2701030B2 (ja) 高速記憶装置の書込制御回路
US5994973A (en) PWM driver
JP2001178143A (ja) モータ駆動方法及び装置
TW518819B (en) Automatic gain control circuit and method
US7123006B2 (en) Sensing apparatus having fluxgate and control method thereof
JPWO2003084161A1 (ja) ドライバ駆動方法、ドライバ回路、ドライバを用いる伝送方法及び制御回路
JP2004506370A (ja) デジタルクロック逓倍回路のための方法および装置
JP2007081845A (ja) 正弦波信号発生装置
JP3277456B2 (ja) 電力変換器の制御装置およびその制御方法
JP2007150833A (ja) D級アンプ及びこれを備えた音響機器
JPH0984388A (ja) 交流モータの制御装置
JP4060744B2 (ja) Daコンバータ
JP2545659B2 (ja) 電磁流量計
JP4104189B2 (ja) ステッピングモータ駆動装置
JPH06351297A (ja) モータ駆動回路
JP3486914B2 (ja) パルス幅変調装置
JP2001229504A (ja) 磁気記録装置および磁気記録用集積回路
JP3166230B2 (ja) Pwm信号発生回路
JPH08265112A (ja) デユーテイ比補正回路
JP2584277B2 (ja) モータ制御回路
JP2949349B2 (ja) パルス幅変調回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306