JP2013084938A - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP2013084938A
JP2013084938A JP2012208984A JP2012208984A JP2013084938A JP 2013084938 A JP2013084938 A JP 2013084938A JP 2012208984 A JP2012208984 A JP 2012208984A JP 2012208984 A JP2012208984 A JP 2012208984A JP 2013084938 A JP2013084938 A JP 2013084938A
Authority
JP
Japan
Prior art keywords
electrode
electrostatic chuck
dielectric substrate
ceramic dielectric
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012208984A
Other languages
English (en)
Other versions
JP5348439B2 (ja
Inventor
Takuma Wada
琢真 和田
Kazuteru Anada
和輝 穴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to JP2012208984A priority Critical patent/JP5348439B2/ja
Priority to TW101135224A priority patent/TWI424519B/zh
Priority to KR1020147003976A priority patent/KR101416152B1/ko
Priority to US14/345,279 priority patent/US9042078B2/en
Priority to PCT/JP2012/074867 priority patent/WO2013047648A1/ja
Priority to CN201280046774.7A priority patent/CN103907181B/zh
Publication of JP2013084938A publication Critical patent/JP2013084938A/ja
Application granted granted Critical
Publication of JP5348439B2 publication Critical patent/JP5348439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • B23Q3/154—Stationary devices
    • B23Q3/1543—Stationary devices using electromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

【課題】内部の電極と接続部との確実な導通によって高い信頼性を得ることができる静電チャックを提供することを目的とする。
【解決手段】被吸着物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、前記セラミック誘電体基板の前記第１主面と前記第２主面とのあいだに介設された電極と、前記セラミック誘電体基板の前記電極よりも前記第２主面側において前記電極と接続され、前記電極と接する第１領域を有する接続部と、を備え、前記第１主面から前記第２主面に向かう方向を第１方向、前記第１方向と直交する方向を第２方向としたとき、前記第１領域は、前記電極及び前記接続部の前記第２方向にみた断面において、前記電極の前記第２主面側の外形に沿った延長線と、前記接続部の外形の接線と、のなす角度のうち前記接続部側の角度が前記第１方向に徐々に大きくなることを特徴とする静電チャックが提供される。
【選択図】図１

Description

本発明の態様は、静電チャックに関し、セラミック誘電体基板の電極の外部への取り出し構造を確実に確保することができる静電チャックに関する。
アルミナ等のセラミック基材のあいだに電極を挟み込み、焼成することで作製されるセラミック製の静電チャックは、内蔵する電極に静電吸着用電力を印加し、シリコンウェーハ等の基板を静電力によって吸着するものである。このような静電チャックにおいては、内部の電極に静電吸着用電力を供給するため、電極と導通する導体の一部がセラミック基材の静電吸着面とは反対側の面から露出するものや、電極に電力供給用のコネクタを接合しているものなどが実用化されている。
特許文献１では、静電チャックにおいて内部の電極と導通する接続部（ビア）を形成した構造が開示されている。特許文献１に記載される静電チャックでは、セラミックのグリーンシート上に導電層と絶縁膜とを順次積層して積層体を形成し、積層体を焼成することによって導電層（電極）と導通するビアを構成している。
しかしながら、接続部（ビア）の外径を小さくすると、セラミックを焼成する際に、焼成収縮の影響を受けやすくなり、セラミック基材の内部の電極と、接続部（ビア）と、の間で、金属材料の剥離が発生しやすくなる。また、金属材料の表面張力によりセラミックの焼成の際に接続部材の材料である金属がセラミック基材内で移動して空洞が形成されたり、セラミックと金属との間の熱膨張差により電極が破断したりすることもある。特に、接続部材の外径を微細にするとこのような問題は顕著になり、静電チャックの信頼性の低下を招くという問題が生じる。
特開昭６２−２６４６３８号公報
本発明は、かかる課題の認識に基づいてなされたものであり、内部の電極と接続部との確実な導通によって高い信頼性を得ることができる静電チャックを提供することを目的とする。
第１の発明は、被吸着物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、前記セラミック誘電体基板の前記第１主面と前記第２主面とのあいだに介設された電極と、前記セラミック誘電体基板の前記電極よりも前記第２主面側において前記電極と接続された接続部であって、前記電極と接する第１領域を有する接続部と、を備え、前記第１主面から前記第２主面に向かう方向を第１方向、前記第１方向と直交する方向を第２方向としたとき、前記第１領域は、前記電極及び前記接続部の前記第２方向にみた断面において、前記電極の前記第２主面側の外形に沿った延長線と、前記接続部の外形の接線と、のなす角度のうち前記接続部側の角度が前記第１方向に徐々に大きくなることを特徴とする静電チャックである。
この静電チャックによれば、電極の第２主面側の外形に沿った延長線と、接続部の外形の接線と、のなす角度のうち接続部側の角度が、第１主面から第２主面に向かう第１方向に徐々に大きくなるため、接続部の径が第１方向に一定の場合に比べて、電極と接続部との接触面積を広くして、確実な導通を確保しつつ、接続部とセラミック誘電体基板との密着性を向上させることができる。また、第２方向にみた断面において接続部の外形が曲線状になるため、電圧印加時に放電の起点になりやすい角部の発生が抑制される。
また、第２の発明は、第１の発明において、前記第１方向と直交する第２方向にみた前記電極及び前記接続部の断面において、前記電極の前記第２主面側の外形に沿った延長線と、前記第１領域における前記接続部の外形の接線と、のなす角度のうち前記接続部側の角度が鋭角になることを特徴とする静電チャックである。
この静電チャックによれば、電極と接続部との接触性を向上させることができる。これにより、電極と接続部との剥離を抑制することができる。
また、第３の発明は、第２の発明において、セラミック誘電体基板は、前記電極と接続される側であって前記第１方向にみて前記接続部と重なる位置に、前記第１方向に凸形状となる部分を有することを特徴とする静電チャックである。
この静電チャックによれば、セラミック誘電体基板における電極と接続される側に凸形状となる部分が設けられているため、この部分の凸形状に倣って接続部及び電極の金属材料が移動しやすくなり、電極と接続部との接続信頼性が向上する。また、接続部の上のセラミック誘電体基板の厚さを厚くできるため、セラミック誘電体基板の表面を研磨する際に接続部の上でのセラミック誘電体基板の撓みが抑制される。これにより、研磨による平坦性が向上し、接続部上の異常突起の発生が抑制される。
また、第４の発明は、第２の発明において、前記接続部は、前記第１領域と、前記第２主面と、のあいだに設けられた第２領域であって、前記第１方向に徐々に径が大きくなる第２領域を有することを特徴とする静電チャックである。
この静電チャックによれば、接続部に、第１主面から第２主面に向かう第１方向に徐々に径が大きくなる第２領域が設けられていることで、接続部の、電極とは反対側に接続されるパッド電極等の導電性部材との接続性が向上する。
また、第５の発明は、第１〜第４のいずれか１つの発明において、前記セラミック誘電体基板は、前記第２主面から前記接続部に達する凹部を有し、前記凹部の底面に露出する前記接続部と導通する導電性部材をさらに備えたことを特徴とする静電チャックである。
この静電チャックによれば、接続部とパッド電極等の導電性部材との接続性が向上し、外部の電極端子と確実な電気的接続を行うことができるようになる。
また、第６の発明は、第５の発明において、前記底面は曲面を有することを特徴とする静電チャックである。
この静電チャックによれば、接続部とパッド電極等の導電性部材との接続性が向上し、外部の電極端子（プローブ等）と確実な電気的接続を行うことができるようになる。
また、第７の発明は、第１の発明において、前記接続部の材料には、前記電極の材料に含まれる材料と同種の金属が含まれることを特徴とする静電チャックである。
この静電チャックによれば、セラミック誘電体基板を焼成する際に電極材料の拡散性を向上させて、電極から接続部まで含めた一体焼結を行うことができるようになる。
また、第８の発明は、第７の発明において、前記接続部の材料には、前記セラミック誘電体基板に含まれる材料と同種の材料が含まれることを特徴とする静電チャックである。
この静電チャックによれば、セラミック誘電体基板を焼成する際に接続部とセラミック誘電体基板との密着性を向上させて、電極から接続部まで含めた一体焼結を行うことができるようになる。
また、第９の発明は、第５の発明において、前記第１方向と反対方向にみた前記底面の面積は、前記第１方向と反対方向にみた前記底面に露出する前記接続部の面積よりも広いことを特徴とする静電チャックである。
この静電チャックによれば、底面に露出する接続部の面積よりも凹部の底面の面積のほうが広いため、外部の電極端子（プローブ等）との電気的な導通を確保することが容易である。これにより、接続部には外部の電極端子を直接接触させる必要がなく、接続部の損傷を抑制することができる。
また、第１０の発明は、第５の発明において、複数の前記接続部を有し、前記凹部の１つに対して前記複数の接続部が設けられたことを特徴とする静電チャックである。
この静電チャックによれば、電極と接続部との電気的な導通を、より確実に行うことができるようになる。
本発明の態様によれば、内部の電極と接続部との確実な導通によって高い信頼性を得ることができる静電チャックが提供される。
本実施形態に係る静電チャックの構成を例示する模式的断面図である。 図１に示すＡ部の模式的拡大断面図である。 参考例を説明する模式的断面図である。 角度θの定義の一例を説明する模式図である。 接続部の他の接続構成を例示する模式的断面図である。 他の接続構成を例示する模式的断面図である。 （ａ）及び（ｂ）は、他の接続構成を例示する模式図である。 （ａ）及び（ｂ）は、接続部と電極との接合状態及び導通状態の実験結果を示す図である。 （ａ）及び（ｂ）は、他の接続構成を例示する模式的断面図である。 （ａ）及び（ｂ）は、他の接続構成を例示する模式的断面図である。 （ａ）及び（ｂ）は、他の接続構成を例示する模式的断面図である。 （ａ）〜（ｃ）は、静電チャックの製造方法を例示する模式的断面図である。 接続部の一例を示す図である。 （ａ）及び（ｂ）は、接続部のアスペクト比と導通特性との関係を示す図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本実施形態に係る静電チャックの構成を例示する模式的断面図である。
図２は、図１に示すＡ部の模式的拡大断面図である。
図１に表したように、本実施形態に係る静電チャック１１０は、セラミック誘電体基板１１と、電極１２と、接続部２０と、を備える。
セラミック誘電体基板１１は、例えば焼結セラミックによる平板状の基材であり、半導体基板等の被吸着物Ｗを載置する第１主面１１ａと、この第１主面１１ａとは反対側の第２主面１１ｂと、を有する。電極１２は、セラミック誘電体基板１１の第１主面１１ａと、第２主面１１ｂと、のあいだに介設されている。すなわち、電極１２は、セラミック誘電体基板１１の中に挿入されるように形成されている。静電チャック１１０は、この電極１２に吸着保持用電圧８０を印加することによって、電極１２の第１主面１１ａ側に電荷を発生させ、静電力によって被吸着物Ｗを吸着保持する。
ここで、本実施形態の説明においては、第１主面１１ａから第２主面１１ｂに向かう方向（第１方向）をＺ方向、Ｚ方向と直交する方向の１つ（第２方向）をＹ方向、Ｚ方向及びＹ方向に直交する方向（第３方向）をＸ方向ということにする。
電極１２は、セラミック誘電体基板１１の第１主面１１ａ及び第２主面１１ｂに沿って薄膜状に設けられている。電極１２は、被吸着物Ｗを吸着保持するための吸着電極である。電極１２は、単極型でも双極型でもよい。図１に表した電極１２は双極型であり、同一面上に２極の電極１２が設けられている。電極１２はセラミック誘電体１１に内蔵されている場合だけではなく、誘電体が接着剤やロウ付けなどでベースプレートと固定されたものでもよい。
電極１２には、セラミック誘電体基板１１の第２主面１１ｂ側に延びる接続部２０が設けられている。接続部２０は、電極１２と導通するビア（中実型）やビアホール（中空型）である。
図２に表したように、接続部２０は、電極１２と接続される第１領域２１を有する。第１領域２１のＺ方向にみた形状（例えば、略円形）の外径ｄは、Ｚ方向に徐々に小さくなる。第１領域２１は、接続部２０の少なくとも一部に設けられている。図２に表した例では、接続部２０の全体が第１領域２１である。
このように、接続部２０に設けられた第１領域２１の外径ｄが、Ｚ方向に徐々に小さくなるため、接続部２０の外径ｄがＺ方向に一定の場合に比べて、電極１２と接続部２０との接触面積を広くすることができる。これにより、電極１２と接続部２０との確実な導通を確保しつつ、接続部２０とセラミック誘電体基板１１との密着性を向上させることができる。
ここで、静電チャック１１０の具体的な構成例について説明する。
図１に表したように、静電チャック１１０は、ベースプレート５０の上に取り付けられている。ベースプレート５０は、静電チャック１１０の取り付け基準になる。静電チャック１１０をベースプレート５０に取り付けるには、シリコーン等の耐熱性樹脂、インジウム接合及びろう付など、使用温度帯やコスト等の観点から適宜選択される。
ベースプレート５０は、例えば、アルミニウム製の上部５０ａと下部５０ｂとに分けられており、上部５０ａと下部５０ｂとのあいだに連通路５５が設けられている。連通路５５は、一端側が入力路５１に接続され、他端側が出力路５２に接続される。
ベースプレート５０は、静電チャック１１０の温度調整を行う役目も果たす。例えば、静電チャック１１０を冷却する場合には、入力路５１から冷却媒体を流入し、連通路５５を通過させ、出力路５２から流出させる。これにより、冷却媒体によってベースプレート５０の熱を吸収し、その上に取り付けられた静電チャック１１０を冷却することができる。一方、静電チャック１１０を保温する場合には、連通路５５内に保温媒体を入れることも可能である。または、静電チャック１１０やベースプレート５０に発熱体を内蔵させることも可能である。このように、ベースプレート５０を介して静電チャック１１０の温度が調整されると、静電チャック１１０で吸着保持される被吸着物Ｗの温度を調整することができる。
また、セラミック誘電体基板１１の第１主面１１ａ側には、必要に応じてドット１３が設けられており、ドット１３の間に溝１４が設けられている。この溝１４は連通していて、静電チャック１１０に搭載された被吸着物Ｗの裏面と溝１４とのあいだに空間が形成される。溝１４には、ベースプレート５０及びセラミック誘電体基板１１を貫通する導入路５３が接続されている。被吸着物Ｗを吸着保持した状態で導入路５３からヘリウム（Ｈｅ）等の伝達ガスを導入すると、被吸着物Ｗと溝１４との間に設けられた空間に伝達ガスが流れ、被吸着物Ｗを伝達ガスによって直接冷却することができるようになる。
ここで、ドット１３の高さ（溝１４の深さ）、ドット１３及び溝１４の面積比率、形状等を適宜選択することで、被吸着物Ｗの温度や被吸着物Ｗに付着するパーティクルを好ましい状態にコントロールすることができる。
図２に表したように、セラミック誘電体基板１１の第２主面１１ｂには導電性部材３０が設けられていてもよい。導電性部材３０は、接続部２０と導通するパッドである。導電性部材３０の位置と対応するベースプレート５０の上部５０ａにはコンタクト電極６１が設けられている。ベースプレート５０の上部５０ａには穴５７が設けられ、この穴５７に、絶縁材６２で保持されたコンタクト電極６１が取り付けられている。したがって、静電チャック１１０をベースプレート５０の上部５０ａに取り付けると、コンタクト電極６１が導電性部材３０と接触し、これによりコンタクト電極６１と電極１２とが、接続部２０を介して電気的に導通することになり、コンタクト電極６１の位置がずれた場合でも導通可能な領域が増え、結果として安定した導通を得ることができる。
コンタクト電極６１には、例えば可動式プローブが用いられている。これにより、コンタクト電極６１と導電性部材３０との確実な接触と、コンタクト電極６１が接触することによる導電性部材３０へのダメージを最小限に抑制している。なお、コンタクト電極６１は、上記に限定されず、導電性部材３０と単に接触するだけの構成や、導電性部材３０と嵌合または螺合によって接続されるものなど、どのような形態であってもよい。
また、導電性部材３０が設けられていない場合には、コンタクト電極６１が接続部２０の第２主面１１ｂ側の露出面と直接接触することになる。
次に、接続部２０について詳細に説明する。図２に表した接続部２０は、電極１２よりも第２主面１１ｂ側のセラミック誘電体基板１１をＺ方向に貫通して設けられる。接続部２０は、Ｚ方向に延びる円錐台に近い形状を有する。
このような形状によって、接続部２０と電極１２との接触面積を広くして、接続部２０と電極１２との界面での確実な接合及び電気的な導通を確保することができる。
図３は、参考例を説明する模式的断面図である。
図３に表した接続部２０’は、Ｚ方向に一定の外径を有する。例えば、接続部２０’のＺ方向における平均の外径が、図２に表した接続部２０のＺ方向における平均の外径と同じであった場合、接続部２０と電極１２とが接触する面の外径ｄａは、接続部２０’と電極１２とが接触する面の外径ｄｂよりも大きくなる。つまり、接続部２０と電極１２との接触面積は、接続部２０’と電極１２との接触面積よりも広くなる。これにより、接続部２０の電極１２との接続性は、接続部２０’と電極１２との接続性よりも高くなる。
また、接続部２０では、Ｚ方向と直交する例えばＹ方向にみた電極１２及び接続部２０の断面において、電極１２の第２主面側の外形に沿った延長線Ｌ１と、第１領域２１における接続部２０の外形の接線Ｌ２と、のなす角度のうち接続部２０側の角度θが鋭角になる。角度θは、０°を超え９０°未満である。
角度θが鋭角になると、電極１２の毛細管現象や表面張力が接続部２０の電極材料と電極１２との接触を補助するため、電極１２と接続部２０との接触性を飛躍的に向上させることができる。これにより、セラミック誘電体基板１１を焼成する際、電極１２と接続部２０との剥離を抑制することができる。
ここで、接続部２０の形状が円錐台であれば、第１領域２１の断面視において接続部２０の外形のどの位置であっても接線Ｌ２の傾きは同じになる。一方、第１領域２１の断面視において接続部２０の外形が曲線状になっている場合、第１領域２１の断面視において接続部２０の外形の位置によって接線Ｌ２の傾きが変わる。
図４は、角度θの定義の一例を説明する模式図である。
図４では、第１領域２１の断面視において接続部２０の外形が曲線状になっている場合の角度θの定義の一例を示している。
ここで、断面視とは、接続部２０の中心を通るＸＺ平面での断面をＹ方向にみたときの断面のことをいう。角度θの定義の一例は次のようになる。
断面視において、電極１２の第２主面１１ｂ側の外形線Ｓ１と、接続部２０の外形線Ｓ２との交点を交点ｐ０とする。
接続部２０の電極１２との接触面における外径（Ｘ方向の長さ）を外径ｄ１とする。
交点ｐ０を中心にした半径ｒの円ＣＲを描き、円ＣＲと延長線Ｌ１との交点を交点ｐ１、円ＣＲと外形線Ｓ２との交点を交点ｐ２とする。
交点ｐ１と交点ｐ０とを結ぶ線と、交点ｐ２と交点ｐ０とを結ぶ線と、のなす角度（狭い方の角度）を角度θとする。
ここで、円ＣＲの半径ｒは、例えば外径ｄ１の１／８である。
角度θは、接続部２０の断面観察によって測定することができる。例えば、接続部２０の中心を通るＸＺ平面での断面を研磨し、研磨面を上記の定義に従って測定する。断面を研磨するには、電極１２や接続部２０に与える影響の少ない研磨（例えば、イオンビーム等を用いた研磨（クロスセクションポリッシャ（日本電子株式会社：登録商標））が望ましい。このような研磨によって、電極１２の延性変形を除いて測定すれば、角度θを的確に測定することができる。
このように、第１領域２１の断面視において接続部２０の外形が曲線状になっていると、直線状（テーパ状）になっている場合に比べて接続部２０の外周の距離が長くなり、電圧印加時の電流密度を低下させることができる。
また、第１領域２１の断面視において接続部２０の外形が曲線状になっていると、接続部２０の外形に角部が発生することを抑制できる。例えば、角度θがＺ方向に徐々に大きくなる（接続部２０の外径の増加率が電極１２に向けて徐々に大きくなる）形状（略ホーン形状）になっていると、接続部２０の外形に角部（例えば、尖った部分）が形成されにくい。接続部２０に角部があると、この角部が電圧印加時に放電の起点になりやすい。放電の起点になると、接続部２０及び電極１２において導通不良を招く恐れがある。接続部２０が電極１２に滑らかに接続されていることで角部の発生を抑制し、導通の信頼性が向上する。
図５は、接続部の他の接続構成を例示する模式的断面図である。
図５は、図１に示すＡ部の模式的拡大断面図を示している。図５に表した接続部２０Ａは、第１領域２１と、第２領域２２と、を有する。第１領域２１のＺ方向にみた形状の外径は、Ｚ方向に徐々に小さくなる。例えば、第１領域２１の外径は、電極１２側で最も大きく（外径ｄ１）、電極１２からＺ方向に向かって徐々に小さくなる。最も小さな外径は外径ｄ２である。
第２領域２２は、第１領域２１と、第２主面１１ｂと、のあいだに設けられる。第２領域２２のＺ方向にみた形状の外径は、Ｚ方向に徐々に大きくなる。例えば、第２領域２２の外径は、第１領域２１側で最も小さく（外径ｄ２）、Ｚ方向に向かって徐々に大きくなる。最も大きな外径は第２主面１１ｂ側の外径ｄ３である。第１領域２１と第２領域２２とによって、接続部２０Ａは電極１２側及び第２主面１１ｂ側で広く、中央部で狭い湾曲した形状になる。
セラミック誘電体基板１１の第２主面１１ｂには、第２領域２２と接続された導電性部材３０が設けられている。導電性部材３０には、ベースプレート５０の上部５０ａに設けられたコンタクト電極６１が接触する。
このような接続部２０Ａでは、第１領域２１によって電極１２との接触面積を広くすることができ、第２領域２１によって導電性部材３０との接触面積も広くすることができる。
例えば、図３に表した接続部２０’と比較すると、接続部２０’のＺ方向における平均の外径が、図５に表した接続部２０ＡのＺ方向における平均の外径と同じであった場合、接続部２０Ａと電極１２との接触面積は、接続部２０’と電極１２との接触面積よりも広くなる。また、接続部２０Ａと導電性部材３０との接触面積は、接続部２０’と導電性部材３０との接触面積よりも広くなる。
このような接続部２０Ａによれば、接続部２０Ａの電極１２との接続性は、接続部２０’と電極１２との接続性よりも高くなる。また、接続部２０Ａの導電性部材３０との接触性は、接続部２０’と導電性部材３０との接続性よりも高くなる。
したがって、接続部２０Ａでは、電極１２及び導電性部材３０の両方との接続性が向上する。
なお、図５に表した接続部２０Ａでは、第１領域２１と第２領域２２とが隣接しているが、第１領域２１と第２領域２２とのあいだに他の領域（例えば、外径がＺ方向に同じ領域）が介在していてもよい。
図６は、他の接続構成を例示する模式的断面図である。
図６は、図１に示すＡ部の模式的拡大断面図を示している。図６に表した接続部２０Ｂように、セラミック誘電体基板１１は、Ｚ方向に凸形状となる部分２１ａを有する。部分２１ａは、セラミック誘電体基板１１の電極１２との接触面であってＺ方向にみて接続部２０Ｂと重なる位置に、Ｚ方向に凸形状になっている。部分２１ａは、例えば、Ｚ方向にみた接続部２０Ｂの中央領域に対応する位置に、Ｚ方向に凸形状となるよう設けられている。
部分２１ａにおいて、セラミック誘電体基板１１のＺ方向の厚さｔ１は、部分２１ａ以外の部分の厚さｔ２よりも厚い。部分２１ａにおけるセラミック誘電体基板１１の厚さｔ１は、中央部分（接続部２０Ｂの中心に対応した部分）で最も厚く、中央部分から周辺に向かうに従い徐々に薄くなる。
このような接続部２０Ｂでは、凸形状の部分２１ａに倣って接続部２０Ｂ及び電極１２の金属材料が移動しやすくなり、電極１２と接続部２０Ｂとの接続信頼性が向上する。すなわち、セラミック誘電体基板１１を焼成する際、接続部２０Ｂ及び電極１２の金属材料が、部分２１ａの凸形状に倣って移動し、電極１２と接続部２０Ｂとの接合部分での剥離が抑制される。
また、接続部２０Ｂの上のセラミック誘電体基板１１の厚さｔ１を、接続部２０Ｂのない部分でのセラミック誘電体基板１１の厚さｔ２よりも厚くできる。これにより、セラミック誘電体基板１１の表面を研磨する際に接続部２０Ｂの上でのセラミック誘電体基板１１の撓みが抑制される。
すなわち、セラミック誘電体基板１１の表面を研磨する際、接続部２０Ｂが設けられた部分でセラミック誘電体基板１１の撓みが発生しやすい。図６に表したように、セラミック誘電体基板１１に部分２１ａが設けられていると、この部分２１ａの厚さｔ１が、厚さｔ２よりも厚くなり、セラミック誘電体基板１１の剛性が高まる。したがって、セラミック誘電体基板１１の表面を研磨する際に圧力が加わっても、接続部２０Ｂの上で撓み難くなり、セラミック誘電体基板１１の平坦性が高まる。
ここで、セラミック誘電体基板１１の表面を研磨する際、接続部２０Ｂの上でセラミック誘電体基板１１に撓みが発生すると、接続部２０Ｂ上での研磨レートが低下して研磨後にセラミック誘電体基板１１の表面に膨らみ（突出部）が発生する可能性がある。このような膨らみがあると、ウェーハ等の被吸着物Ｗと膨らみとが接触し、コンタクト電極６１の温度異常を招く可能性がある。接続部２０Ｂの上に凸形状の部分２１ａが設けられていることで、研磨時の平坦性が高まり、コンタクト電極６１部分の温度異常の発生を防止することができる。
なお、図６に表した接続部２０Ｂでは第２領域２２を有しているが、必ずしも設けられている必要はない。
図７（ａ）〜（ｂ）は、他の接続構成を例示する模式図である。
図７（ａ）は、図１に示すＡ部の模式的拡大断面図を示している。図７（ｂ）は、接続部をＺ方向と反対方向にみた模式的平面図を示している。
図７（ａ）に表したように、セラミック誘電体基板１１は、第２主面１１ｂから接続部２０Ａに達する凹部１５を有する。
図７（ｂ）に表したように、凹部１５の底面１５ａにおけるＺ方向と反対方向にみた外形の面積は、底面１５ａに露出する接続部２０ＡのＺ方向と反対方向にみた外形の面積よりも広い。
このような凹部１５が設けられていることにより、凹部１５の底面１５ａには、底面１５ａから露出する接続部２０Ａと導通した導電性部材３０を確実に設けることができる。例えば、導電性部材３０を凹部１５の底面１５ａの全面に設けるようにしてもよい。また、導電性部材３０を凹部１５内に埋め込むように形成してもよい。セラミック誘電体基板１１に凹部１５を形成した後、導電性部材３０の材料（例えば、金属ペースト材）を凹部１５内に埋め込むようにすれば、凹部１５からはみ出すことなく、規定の位置に導電性部材３０を形成することができる。
また、底面１５ａに露出する接続部２０Ａの面積よりも凹部１５の底面１５ａの面積のほうが広いため、外部のコンタクト電極６１との電気的な導通を凹部１５の導電性部材３０を介して行うことができる。これにより、接続部２０Ａにはコンタクト電極６１を直接接触させる必要がなく、接続部２０Ａの損傷を抑制することができる。
なお、図７（ａ）及び（ｂ）には接続部２０Ａを示したが、図２に表した接続部２０、図６に表した接続部２０Ｂであっても適用可能である。
図８（ａ）〜（ｂ）は、接続部と電極との接合状態及び導通状態の実験結果を示す図である。
図８（ａ）は、ｄ１／ｄ２に対する接続部２０と電極１２との剥離（剥がれ）及び導通状態を示している。図８（ａ）では、ｄ１／ｄ２として、１．０、１．１、１．３、１．８、２．３、２．８及び４．０のそれぞれについて、剥離（剥がれ）の有無、導通の有無を調べた。ｄ１／ｄ２が１．０、１．１、１．３、１．８、２．３及び２．８の場合、接続部２０と電極１２との剥離（剥がれ）は発生しなかった。ｄ１／ｄ２が４．０の場合、接続部２０と電極１２との剥離（剥がれ）が発生した。また、ｄ１／ｄ２が１．１、１．３、１．８、２．３及び２．８の場合、接続部２０と電極１２との導通は良好であった。ｄ１／ｄ２が１．０及び４．０の場合、接続部２０と電極１２との導通は不良であった。
図８（ｂ）は、外径ｄ２に対する接続部２０と電極１２との剥離（剥がれ）及び導通状態を示している。図８（ｂ）では、外径ｄ２として、０．２ミリメートル（ｍｍ）、０．５ｍｍ、１ｍｍ、１．５ｍｍ、２ｍｍ、２．５ｍｍ、３ｍｍ及び３．５ｍｍのそれぞれについて、剥離（剥がれ）の有無、導通の有無を調べた。前記いずれの外径ｄ２でも、接続部２０と電極１２との剥離（剥がれ）は発生しなかった。
また、外径ｄ２が０．２ｍｍ、０．５ｍｍ、１ｍｍ、１．５ｍｍ、２ｍｍ、２．５ｍｍ及び３ｍｍの場合、接続部２０と電極１２との導通は良好であった。一方、外径ｄ２が３．５ｍｍについて、接続部２０と電極１２との導通は不良であった。
これらの実験結果より、ｄ１／ｄ２は１を超え４未満であり、好ましい外径ｄ２は０．１ｍｍ以上３．５ｍｍ未満であることが分かった。
接続部２０の材料は、電極１２の材料に含まれる材料と同種の材料を含んでいてもよい。電極１２の材料には、パラジウム（Ｐｄ）や白金（Ｐｔ）等の貴金属が含まれる。接続部２０の材料には、例えばＰｔが含まれる。接続部２０の材料には、Ｐｔのほかに、電極１２の材料に含まれるＰｄが含まれていてもよい。
これにより、セラミック誘電体基板１１を焼成する際に電極１２の材料の接続部２０への拡散性を向上させて、電極１２から接続部２０まで含めた一体焼結を行うことができるようになる。
また、接続部２０の材料は、セラミック誘電体基板１１に含まれる材料と同種の材料を含んでいてもよい。セラミック誘電体基板１１の材料には、例えばアルミナが用いられる。アルミナに含まれる不純物は少ないほうが好ましく、アルミナ純度９９．９％以上、より好ましくは９９．９９％以上である。
接続部２０の材料には、セラミック誘電体基板１１に含まれる例えばアルミナが含まれる。接続部２０に共材として添加されるアルミナの占める割合は、例えば５０体積％以上７０体積％以下である。なお、電極１２の材料も、接続部２０の材料と同じにしてもよい。
静電チャック１１０は、例えばアルミナ粉末にバインダーなどを加えたグリーンシートを形成し、複数のグリーンシートを積層した積層体を形成し、この積層体を焼成することで形成される。
グリーンシートには、電極１２になるメタライズペーストが形成されたもの、及び接続部２０になるメタライズペーストが形成されたものが含まれる。
積層体は、例えばＨＩＰ処理を含む焼成工程を経て形成される。これにより、静電チャック１１０が完成する。なお、静電チャック１１０の製造方法はこれに限定されるものではない。
この静電チャック１１０によれば、セラミック誘電体基板１１を焼成する際に接続部２０とセラミック誘電体基板１１との密着性を向上させて、電極１２から接続部２０まで含めた一体焼結を行うことができるようになる。
図９（ａ）〜図１１（ｂ）は、他の接続構成を例示する模式的断面図である。
図９（ａ）に表した接続部２０Ｃは、中空構造になっている例である。セラミック誘電体基板１１には、電極１２よりも第２主面１１ｂ側に孔２０ｈが設けられている。この孔２０ｈの内壁に、接続部用材料膜２５が形成されている。これにより、孔２０ｈの中央部分は空洞として残った中空構造の接続部２０Ｃが構成される。
この接続部２０Ｃについても、Ｚ方向にみた形状の外径ｄがＺ方向に向かって徐々に小さくなる第１領域２１を有している。また、接続部２０Ｃにおいても、角度θは鋭角になる。
図９（ｂ）に表した接続構成の例では、図９（ａ）に表した中空構造の接続部２０Ｃの中空内に導通部材４０が挿入された構造である。中空構造の接続部２０Ｃを形成したのちに、中空内に導通部材４０を挿入して、導通部材４０と、接続部用材料膜２５及び電極１２と、の電気的な導通を得るようにしてもよい。
図１０（ａ）に表した接続構成の例では、セラミック誘電体基板１１に、コンタクト部１７が設けられている。コンタクト部１７は、セラミック誘電体基板１１の第２主面１１ｂから接続部２０Ａに達する孔１７ｈ（凹部）と、孔１７ｈの内壁に設けられた導電膜１７ａと、を含む。孔１７ｈの先端（凹部の底面）は曲面を有する。例えば、孔１７ｈの先端は、球面状になっている。球面状の先端からは接続部２０が露出し、この露出部分で導電膜１７ａと接触している。
孔１７ｈは、セラミック誘電体基板１１を焼成した後、第２主面１１ｂ側からドリル等によって設けられる。例えば、先端に球状のビットが設けられた回転式の切削ツールを用い、第２主面１１ｂから接続部２０に達する孔１７ｈを形成する。これにより、先端が球面状になった孔１７ｈが形成される。
接続部２０の外径がＺ方向に沿って変化しているため、孔１７ｈの先端から露出する接続部２０の外径によって孔１７ｈの深さを把握することができる。
そして、孔１７ｈの内壁には、導電膜１７ａが形成される。導電膜１７ａは、白金ペーストのほか、めっき、ＣＶＤ（Chemical Vapor Deposition）、導電性粒子入りの有機系樹脂等でもよい。
このコンタクト部１７では、導電膜１７ａに外部のコンタクト電極６１が接触して、外部と電極１２との導通を得る。
図１０（ｂ）に表した接続構成の例では、図１０（ａ）に表したコンタクト部１７に、導電性材料１８が埋め込まれている。導電性材料１８には、例えば導電性樹脂、ろう付け、はんだが用いられる。セラミック誘電体基板１１の第２主面１１ｂには、導電性材料１８を介して導電性部材３０が設けられている。この導電性部材３０に外部のコンタクト電極６１が接触して、外部と電極１２との導通を得る。
図１１（ａ）に表した接続構成の例では、複数の接続部２０と、導電性部材３０と、を有する。１つの導電性部材３０に対しては、複数の接続部２０が接続されている。例えば、Ｚ方向とは反対方向に第２主面１１ｂをみたとき、導電性部材３０の中心を囲むように複数の接続部２０が配置されている。
図１１（ｂ）に表した接続構成の例では、複数の接続部２０と、セラミック誘電体基板１１の第２主面１１ｂから複数の接続部２０に達する凹部１５と、凹部１５の底面１５ａに設けられた導電性部材３０と、を有する。
この接続構成においても、例えば、Ｚ方向とは反対方向に第２主面１１ｂをみたとき、導電性部材３０の中心を囲むように複数の接続部２０が配置されている。
凹部１５が設けられていることにより、底面１５ａに導電性部材３０を確実に設けることができる。これによって、電極１２と接続部２０との電気的な導通を、より確実に行うことができるようになる。
次に、静電チャック１１０の製造方法の一例を説明する。
図１２（ａ）〜（ｃ）は、静電チャックの製造方法を例示する模式的断面図である。
図１２（ａ）〜（ｃ）では、主として接続部２０の形成手順が例示されている。
（アルミナグリーンシートの作製）
先ず、アルミナグリーンシートを作製する。すなわち、アルミナ粉末にバインダー及び溶媒等を加え、ボールミルで混合粉砕後、脱泡を経て、グリーンシートを成形する。アルミナ粉末は不純物が少ないものが好ましく、純度９９．９重量％以上、より好ましくは９９．９９重量％以上のものが用いられる。バインダーは、ポリビニルアルコール、ポリビニルブチラール、ポリビニルクロライドなどのビニル系樹脂、メチルセルロース、エチルセルロースハイドロキシエチルセルロースなどのセルロース系樹脂及びポリアクリルエステル、ポリメチルメタクリレートなどのアクリル系樹脂で構成されたグループから選択された、少なくとも１種類の樹脂を選択することができる。他には、水溶性バインダー樹脂、あるいはその他のセラミックシート製品のプロセスに使用可能な常用バインダー、を使用してもよい。次に溶媒は、メチルエチルケトン、エチルアルコール、イソプロピルアルコール、トルエン、ジエチルエーテル、三塩化エチレン、メタノールなどの単一溶媒あるいは複数の混合溶媒を選択することができる。しかし、バインダーを溶解させることのできる溶媒であればよく、溶媒を限定するものではない。
（メタライズペーストの作製、電極形成）
次に、図１２（ａ）に表したように、アルミナグリーンシートに電極１２を形成するためのメタライズペースト２１０を作製する。メタライズペースト２１０は、次のようにして作製される。アルミナ粉末と、Ｐｄ粉末とを混ぜたものに、バインダー等を加え、３本ロールにより混合してメタライズペースト２１０とする。
次に、アルミナグリーンシート上に、前記メタライズペースト２１０を用いて、スクリーン印刷法により、電極１２になる内部電極パターンを印刷する。電極の形成は、スクリーン印刷法に限らず、蒸着法（ＰＶＤ（Physical Vapor Deposition）、ＣＶＤなど）などを適用してもよい。
また、例えば接続部２０Ｂを形成するためのスルーホールまたはビアホールを設けておく。スルーホールまたはビアホール内にはメタライズペースト２００を埋め込んでおく。
（アルミナグリーンシートの積層）
次に、アルミナグリーンシートを互いに位置合わせしつつ、積層、熱圧着し、全体の厚さを所定の厚さにした積層体を作製する。
（積層したアルミナグリーンシートの焼成、ＨＩＰ処理）
次に、積層体を１２５０℃以上、１７００℃以下、より好ましくは１３００℃以上、１４５０℃以下で焼成し、内部電極パターンと同時に焼成する。焼成は、大気雰囲気、還元雰囲気など焼成雰囲気を限定しない。焼成後、さらに温度と圧力を設定しＨＩＰ（Hot Isostatic Pressing）処理を行う。ＨＩＰ処理の条件は加圧用ガス（例えば、Ａｒ）を約１０００気圧以上とし、温度は焼成温度に応じて１２００℃以上、１６００℃以下にすることが好ましい。
図１２（ｂ）は、例えばＨＩＰ処理を行った後の積層体の状態を例示している。ＨＩＰ処理を行うと、メタライズペースト２００は周囲から圧力を受ける。したがって、焼成後に形成される接続部２０においては、上面、側面及び下面のそれぞれの中央部が内側に湾曲した状態になる。また、接続部２０の上のセラミック誘電体基板１１には、Ｚ方向に凸形状になる部分２１ａが設けられる。
（外部端子の形成）
次に、外部電極を形成する。すなわち、図１２（ｃ）に表したように、セラミック誘電体基板１１の第２主面１１ｂ側からドリル等でザグリ加工を行い、内部の接続部２０を露出させる。このザグリの形成とともに、接続部２０の下側の一部が除去される。このザグリ加工部分にロー付け、半田付け、導電性接着剤等により電極端子を接合する。
（セラミック誘電体基板の加工）
セラミック誘電体基板１１の表裏両面を研削加工して、所望の厚さにする。
（接合）
電極１２が形成されたセラミック誘電体基板１１と、ベースプレート５０と、を接合する。
（表面パターン作製）
ベースプレート５０に接合したセラミック誘電体基板１１が所定の厚さになるように研削加工した後、サンドブラスト法により表面に所定の大きさ、高さのドット１３を形成する。
以上のようにして、静電チャック１１０を得ることができる。
図１３は、接続部の一例を示す図である。
図１３には接続部２０の製造後の断面図が表されている。図１３に表した接続部２０は、上記ＨＩＰ処理を用いた方法によって製造されたものである。
断面視における接続部２０の外形は曲線状になっている。この接続部２０では、外径の増加率が電極１２に向けて徐々に大きくなる形状（略ホーン形状）になっている。なお、実際には、材料や製造条件などによって、接続部２０の断面視における外形が綺麗な曲線状にならない場合もある。また、接続部２０の外径の増加率は、電極１２に向けて連続的に大きくなる場合のほか、段階的に大きくなってもよい。
次に、接続部２０のアスペクト比について説明する。
図１４（ａ）及び（ｂ）は、接続部のアスペクト比と導通特性との関係を示す図である。
図１４（ａ）には、接続部２０の寸法の定義が表されている。すなわち、接続部２０の電極１２との接触面における外径をｄ１とする。接続部２０の高さｔは、外径ｄ１の両端部から内径方向に凸曲線となるように線を引き、その２線間がｄ１と同じ距離になったときの高さである。接続部２０の最も小さな外径ｄ２は、外径ｄ１の両端部から内径方向に凸曲線となるように線を引き、その２線間の最短距離である。
図１４（ｂ）には、接続部２０の各種のアスペクト比（ｔ／ｄ２）と、接続部２０と電極１２との導通状態及び合否の判定結果が表されている。
接続部２０のアスペクト比（ｔ／ｄ２）は、１．４、１．５、２、５、１０、１５、２０及び３０である。アスペクト比（ｔ／ｄ２）が１．４以下及び３０以上では、良好な導通を得られないことが分かる。
接続部２０のアスペクト比（ｔ／ｄ２）が１．４以下になると、接続部２０の電極１２との接触面における中央部分の内側への撓み（変形）が大きくなり、電極１２との良好な導通が得られなくなる。接続部２０のアスペクト比（ｔ／ｄ２）が３０以上になると、外径ｄ２部分での導通接触面積が小さくなるため、良好な導通が得られなくなる。
以上の結果から、接続部２０のアスペクト比（ｔ／ｄ２）は、１．５以上２０以下であること、好ましくは２以上１５以下、さらに好ましくは２以上１０以下である。接続部２０がこのようなアスペクト比になっていれば、ＨＩＰ処理によって静電チャックを形成した場合でも、接続部２０と電極１２との良好な導通が得られる。
以上説明したように、本実施形態によれば、セラミック誘電体基板１１の内部の電極１２と、接続部２０との確実な導通によって、信頼性の高い静電チャック１１０を提供することができるようになる。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１１…セラミック誘電体基板、１１ａ…第１主面、１１ｂ…第２主面、１２…電極、１３…ドット、１４…溝、１５…凹部、１５ａ…底面、１７…コンタクト部、１７ａ…導電膜、１７ｈ…孔、１８…導電性材料、２０，２０Ａ，２０Ｂ，２０Ｃ…接続部、２０ｈ…孔、２１…第１領域、２１ａ…部分、２２…第２領域、２５…接続部用材料膜、３０…導電性部材、４０…導通部材、５０…ベースプレート、５０ａ…上部、５０ｂ…下部、５１…入力路、５２…出力路、５３…導入路、５５…連通路、５７…穴、６１…コンタクト電極、６２…絶縁材、８０…吸着保持用電圧、１１０…静電チャック、ＣＲ…円、Ｌ１…延長線、Ｌ２…接線、Ｓ１…外形線、Ｓ２…外形線、Ｗ…被吸着物、ｄ，ｄ１，ｄ２，ｄ３，ｄａ，ｄｂ…外径、ｐ０，ｐ１，ｐ２…交点、ｒ…半径、ｔ１，ｔ２…厚さ、θ…角度

Claims (10)

  1. 被吸着物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、
    前記セラミック誘電体基板の前記第１主面と前記第２主面とのあいだに介設された電極と、
    前記セラミック誘電体基板の前記電極よりも前記第２主面側において前記電極と接続された接続部であって、前記電極と接する第１領域を有する接続部と、
    を備え、
    前記第１主面から前記第２主面に向かう方向を第１方向、前記第１方向と直交する方向を第２方向としたとき、前記第１領域は、前記電極及び前記接続部の前記第２方向にみた断面において、前記電極の前記第２主面側の外形に沿った延長線と、前記接続部の外形の接線と、のなす角度のうち前記接続部側の角度が前記第１方向に徐々に大きくなることを特徴とする静電チャック。
  2. 前記角度は、鋭角であることを特徴とする請求項１記載の静電チャック。
  3. 前記セラミック誘電体基板は、前記電極と接続される側であって前記第１方向にみて前記接続部と重なる位置に、前記第１方向に凸形状となる部分を有することを特徴とする請求項２記載の静電チャック。
  4. 前記接続部は、前記第１領域と、前記第２主面と、のあいだに設けられた第２領域であって、前記第１方向に徐々に径が大きくなる第２領域を有することを特徴とする請求項２記載の静電チャック。
  5. 前記セラミック誘電体基板は、前記第２主面から前記接続部に達する凹部を有し、
    前記凹部の底面に露出する前記接続部と導通する導電性部材をさらに備えたことを特徴とする請求項１〜４のいずれか１つに記載の静電チャック。
  6. 前記底面は、曲面を有することを特徴とする請求項５記載の静電チャック。
  7. 前記接続部の材料には、前記電極の材料に含まれる材料と同種の金属が含まれることを特徴とする請求項１記載の静電チャック。
  8. 前記接続部の材料には、前記セラミック誘電体基板に含まれる材料と同種の材料が含まれることを特徴とする請求項７記載の静電チャック。
  9. 前記第１方向と反対方向にみた前記底面の面積は、前記第１方向と反対方向にみた前記底面に露出する前記接続部の面積よりも大きいことを特徴とする請求項５記載の静電チャック。
  10. 複数の前記接続部を有し、
    前記凹部の１つに対して前記複数の接続部が設けられたことを特徴とする請求項５記載の静電チャック。
JP2012208984A 2011-09-30 2012-09-21 静電チャック Active JP5348439B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012208984A JP5348439B2 (ja) 2011-09-30 2012-09-21 静電チャック
TW101135224A TWI424519B (zh) 2011-09-30 2012-09-26 Electrostatic sucker
KR1020147003976A KR101416152B1 (ko) 2011-09-30 2012-09-27 정전 척
US14/345,279 US9042078B2 (en) 2011-09-30 2012-09-27 Electrostatic chuck
PCT/JP2012/074867 WO2013047648A1 (ja) 2011-09-30 2012-09-27 静電チャック
CN201280046774.7A CN103907181B (zh) 2011-09-30 2012-09-27 静电吸盘

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011217488 2011-09-30
JP2011217488 2011-09-30
JP2012208984A JP5348439B2 (ja) 2011-09-30 2012-09-21 静電チャック

Publications (2)

Publication Number Publication Date
JP2013084938A true JP2013084938A (ja) 2013-05-09
JP5348439B2 JP5348439B2 (ja) 2013-11-20

Family

ID=47995676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208984A Active JP5348439B2 (ja) 2011-09-30 2012-09-21 静電チャック

Country Status (6)

Country Link
US (1) US9042078B2 (ja)
JP (1) JP5348439B2 (ja)
KR (1) KR101416152B1 (ja)
CN (1) CN103907181B (ja)
TW (1) TWI424519B (ja)
WO (1) WO2013047648A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225557A (ja) * 2015-06-03 2016-12-28 京セラ株式会社 試料保持具およびこれを用いたプラズマエッチング装置
JP2017022284A (ja) * 2015-07-13 2017-01-26 住友電気工業株式会社 ウェハ保持体
JP2019525857A (ja) * 2016-08-05 2019-09-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ グリーンシートセラミック上へのメタライゼーション材料の、サブミクロン均一性を有する高精度スクリーン印刷
WO2020110850A1 (ja) * 2018-11-30 2020-06-04 京セラ株式会社 セラミック構造体及びセラミック構造体の製造方法
WO2020163060A1 (en) * 2019-02-05 2020-08-13 Applied Materials, Inc. Substrate support for chucking of mask for deposition processes
WO2020195930A1 (ja) * 2019-03-28 2020-10-01 京セラ株式会社 基体構造体及びウエハ載置装置
JP2021145114A (ja) * 2020-03-13 2021-09-24 住友大阪セメント株式会社 サセプタ、静電チャック装置
WO2023145839A1 (ja) * 2022-01-28 2023-08-03 京セラ株式会社 吸着基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051495B (zh) * 2014-05-28 2017-02-15 京东方科技集团股份有限公司 封装装置和封装设备
WO2017195672A1 (ja) * 2016-05-09 2017-11-16 株式会社 アルバック 静電チャック、および、プラズマ処理装置
JP6693832B2 (ja) * 2016-07-29 2020-05-13 日本特殊陶業株式会社 セラミックス部材
CN107856041B (zh) * 2016-09-22 2021-04-20 欣兴电子股份有限公司 吸盘装置以及元件转移方法
JP7012454B2 (ja) * 2017-04-27 2022-01-28 株式会社岡本工作機械製作所 静電吸着チャックの製造方法並びに半導体装置の製造方法
DE112018005933B4 (de) * 2017-11-21 2021-11-18 Watlow Electric Manufacturing Company Keramiksockelanordnung und Verfahren zur Bildung einer Keramiksockelanordnung
JP7014821B2 (ja) * 2018-01-29 2022-02-01 京セラ株式会社 試料保持具
US10768534B2 (en) 2018-08-14 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Photolithography apparatus and method and method for handling wafer
JP7521903B2 (ja) * 2020-02-21 2024-07-24 株式会社巴川コーポレーション 静電チャック装置
JP7414747B2 (ja) * 2021-01-20 2024-01-16 日本碍子株式会社 ウエハ載置台及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62264638A (ja) * 1987-04-21 1987-11-17 Toto Ltd 静電チヤツク基盤の製造方法
JPH09162272A (ja) * 1995-12-04 1997-06-20 Sony Corp 静電チャック、薄板保持装置及び半導体製造装置並びに搬送方法
JP2002329567A (ja) * 2001-05-02 2002-11-15 Ibiden Co Ltd セラミック基板および接合体の製造方法
JP2003060018A (ja) * 2001-08-13 2003-02-28 Nissin Electric Co Ltd 基板吸着方法およびその装置
JP2003151869A (ja) * 1999-06-09 2003-05-23 Ibiden Co Ltd 半導体製造・検査装置用セラミック基板
JP2006332204A (ja) * 2005-05-24 2006-12-07 Toto Ltd 静電チャック
JP2011091361A (ja) * 2009-06-30 2011-05-06 Intevac Inc 静電チャック

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813654B2 (ja) * 1995-02-09 2006-08-23 日本碍子株式会社 セラミックスの接合構造およびその製造方法
US6303879B1 (en) * 1997-04-01 2001-10-16 Applied Materials, Inc. Laminated ceramic with multilayer electrodes and method of fabrication
US6151203A (en) * 1998-12-14 2000-11-21 Applied Materials, Inc. Connectors for an electrostatic chuck and combination thereof
US6490144B1 (en) * 1999-11-29 2002-12-03 Applied Materials, Inc. Support for supporting a substrate in a process chamber
JP4493251B2 (ja) * 2001-12-04 2010-06-30 Ｔｏｔｏ株式会社 静電チャックモジュールおよび基板処理装置
JP4272373B2 (ja) 2001-12-11 2009-06-03 太平洋セメント株式会社 静電チャック
KR101042782B1 (ko) * 2006-09-19 2011-06-20 가부시키가이샤 크리에이티브 테크놀러지 정전 척의 급전구조 및 그 제조방법 및 정전 척 급전구조의 재생방법
US7633738B2 (en) 2006-11-01 2009-12-15 Ngk Insulators, Ltd. Electrostatic chuck and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62264638A (ja) * 1987-04-21 1987-11-17 Toto Ltd 静電チヤツク基盤の製造方法
JPH09162272A (ja) * 1995-12-04 1997-06-20 Sony Corp 静電チャック、薄板保持装置及び半導体製造装置並びに搬送方法
JP2003151869A (ja) * 1999-06-09 2003-05-23 Ibiden Co Ltd 半導体製造・検査装置用セラミック基板
JP2002329567A (ja) * 2001-05-02 2002-11-15 Ibiden Co Ltd セラミック基板および接合体の製造方法
JP2003060018A (ja) * 2001-08-13 2003-02-28 Nissin Electric Co Ltd 基板吸着方法およびその装置
JP2006332204A (ja) * 2005-05-24 2006-12-07 Toto Ltd 静電チャック
JP2011091361A (ja) * 2009-06-30 2011-05-06 Intevac Inc 静電チャック

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225557A (ja) * 2015-06-03 2016-12-28 京セラ株式会社 試料保持具およびこれを用いたプラズマエッチング装置
JP2017022284A (ja) * 2015-07-13 2017-01-26 住友電気工業株式会社 ウェハ保持体
JP2019525857A (ja) * 2016-08-05 2019-09-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ グリーンシートセラミック上へのメタライゼーション材料の、サブミクロン均一性を有する高精度スクリーン印刷
JPWO2020110850A1 (ja) * 2018-11-30 2021-10-14 京セラ株式会社 セラミック構造体及びセラミック構造体の製造方法
WO2020110850A1 (ja) * 2018-11-30 2020-06-04 京セラ株式会社 セラミック構造体及びセラミック構造体の製造方法
JP7195336B2 (ja) 2018-11-30 2022-12-23 京セラ株式会社 セラミック構造体及びセラミック構造体の製造方法
JP2022519254A (ja) * 2019-02-05 2022-03-22 アプライド マテリアルズ インコーポレイテッド 堆積プロセスのためのマスクのチャッキングのための基板支持体
WO2020163060A1 (en) * 2019-02-05 2020-08-13 Applied Materials, Inc. Substrate support for chucking of mask for deposition processes
JP7259060B2 (ja) 2019-02-05 2023-04-17 アプライド マテリアルズ インコーポレイテッド 堆積プロセスのためのマスクのチャッキングのための基板支持体
US11967516B2 (en) 2019-02-05 2024-04-23 Applied Materials, Inc. Substrate support for chucking of mask for deposition processes
JPWO2020195930A1 (ja) * 2019-03-28 2020-10-01
WO2020195930A1 (ja) * 2019-03-28 2020-10-01 京セラ株式会社 基体構造体及びウエハ載置装置
JP7213953B2 (ja) 2019-03-28 2023-01-27 京セラ株式会社 基体構造体及びウエハ載置装置
JP2021145114A (ja) * 2020-03-13 2021-09-24 住友大阪セメント株式会社 サセプタ、静電チャック装置
WO2023145839A1 (ja) * 2022-01-28 2023-08-03 京セラ株式会社 吸着基板

Also Published As

Publication number Publication date
WO2013047648A1 (ja) 2013-04-04
KR101416152B1 (ko) 2014-07-09
US9042078B2 (en) 2015-05-26
TWI424519B (zh) 2014-01-21
TW201347069A (zh) 2013-11-16
JP5348439B2 (ja) 2013-11-20
CN103907181B (zh) 2016-11-16
KR20140024481A (ko) 2014-02-28
US20140355170A1 (en) 2014-12-04
CN103907181A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
JP5348439B2 (ja) 静電チャック
TWI581364B (zh) 靜電夾頭
JP5554525B2 (ja) 静電チャック
KR101994006B1 (ko) 정전 척
JP5339162B2 (ja) 静電チャック
JP6325424B2 (ja) 静電チャック
JP2014063986A (ja) 静電チャック
JP6228031B2 (ja) 試料保持具およびこれを用いたプラズマエッチング装置
TW201838089A (zh) 靜電吸盤
JP6317183B2 (ja) 半導体製造装置用部品
JP2011003633A (ja) 積層配線基板
JP2010114351A (ja) 静電チャック装置
JP6703907B2 (ja) 静電チャック、および、静電チャックの製造方法
JP2019161134A (ja) 保持装置の製造方法および保持装置
JP6483533B2 (ja) 試料保持具およびこれを用いたプラズマエッチング装置
JP2020009902A (ja) 保持装置
JP2003249329A (ja) 面状セラミックスヒーター及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130524

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130524

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130806

R150 Certificate of patent or registration of utility model

Ref document number: 5348439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150