JP7259060B2 - 堆積プロセスのためのマスクのチャッキングのための基板支持体 - Google Patents

堆積プロセスのためのマスクのチャッキングのための基板支持体 Download PDF

Info

Publication number
JP7259060B2
JP7259060B2 JP2021544724A JP2021544724A JP7259060B2 JP 7259060 B2 JP7259060 B2 JP 7259060B2 JP 2021544724 A JP2021544724 A JP 2021544724A JP 2021544724 A JP2021544724 A JP 2021544724A JP 7259060 B2 JP7259060 B2 JP 7259060B2
Authority
JP
Japan
Prior art keywords
substrate support
substrate
mask
receiving surface
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021544724A
Other languages
English (en)
Other versions
JP2022519254A (ja
Inventor
ジャージャン ジェリー チェン，
サンジェイ ディー． ヤーダヴ，
テギョン ウォン，
ジュン リー，
シュウキアン シャオ，
スレンドラ カニミハリー セティ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022519254A publication Critical patent/JP2022519254A/ja
Application granted granted Critical
Publication of JP7259060B2 publication Critical patent/JP7259060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68728—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Description

[0001] 本開示の実施形態は、電子デバイスの製造に使用されるプラズマ化学気相堆積（PECVD）プロセス又は原子層堆積（ALD）プロセスなどの堆積プロセスで利用されるマスクを固定するための方法及び装置に関する。特に、本開示の実施形態は、PECVD及び／又はALDプロセスを用いた有機発光ダイオード（OLED）ディスプレイデバイスの製造における封入プロセスにおいて利用される金属シャドウマスクの固定に関する。
[0002] 有機発光ダイオード（OLED）は、情報を表示するためのテレビ画面、コンピュータモニタ、携帯電話、その他の把持（hand-held）デバイスなどの製造時に使用される。典型的なOLEDには、個別に通電可能なピクセルを有するマトリクスディスプレイパネルを形成するために、ある方法で基板上に全て堆積された２つの電極間に位置する有機材料の層が含まれ得る。OLEDは概して、２つのガラスパネルの間に配置され、ガラスパネルの縁部は中にOLEDを封入するために密閉される。
[0003] そのようなディスプレイデバイスの製造時に遭遇する多くの課題がある。幾つかの製造ステップでは、OLED材料が、水分がOLED材料を損傷するのを防ぐために、１以上の層内に封入される。これらのプロセス中、OLED材料を含まない基板の部分を遮蔽するために、１以上のマスクが利用される。マスクは、堆積を制御するために、基板に対して注意深く配置される。これらのプロセスで利用されるマスクは、典型的には、比較的低い熱膨張係数を有する金属又は金属合金である。しかし、処理中、マスクは、典型的には、基板に対して位置ずれ（misaligned）及び／又は配置ずれ（mispositioned）している。位置ずれ又は配置ずれは、一般的に、マスクが基板に近接していないことを意味する。マスクが、そのように位置ずれ及び／又は配置ずれしているときに、基板上にシャドウイング効果が生じ、及び／又はマスクの下に誤ったコーティングが形成される。前述の課題の一方又は両方は、問題を引き起こし、それらのうちの１つは、最終ディスプレイ製品の部分の「ムラ効果（mura effect）」又は「曇り（clouding）」である。
[0004] したがって、OLEDディスプレイデバイスの形成中のマスクの改善された位置決めのための方法及び装置が必要とされている。
[0005] 本開示の実施形態は、堆積チャンバ内でマスクを基板支持体に静電結合するための方法及び装置を含む。一実施形態では、基板受け入れ面、基板受け入れ面の周囲に配置された凹み部分、基板受け入れ面の下方に配置された静電チャック、及び、静電チャックと共に電気回路を形成する、凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを含む、基板支持体が開示される。
[0006] 別の一実施形態では、導電性材料を含む本体、本体に接着された誘電体層を備える基板受け入れ面であって、本体は基板受け入れ面の周囲に配置された凹み部分を含む、基板受け入れ面、基板受け入れ面の下方に配置された静電チャック、及び、静電チャックと共に電気回路を形成する、凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを含む、基板支持体が開示される。
[0007] 別の一実施形態では、導電性材料を含む本体、本体に接着された誘電体層を備える基板受け入れ面であって、本体は基板受け入れ面の周囲に配置された凹み部分を含み、基板受け入れ面は溝パターンを備える、基板受け入れ面、基板受け入れ面の下方に配置された静電チャック、及び、静電チャックと共に電気回路を形成する、凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを含む、基板支持体が開示される。
[0008] 上記で列挙した特徴を詳細に理解できるように、上記で簡単に要約した本開示の実施形態のより具体的な説明を、実施形態を参照することによって行うことができ、そのいくつかを添付の図面に示す。しかし、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、本開示は、他の等しく有効な実施形態を認めることができるので、本開示の範囲を限定すると見なされるべきではないことに留意されたい。
[0009] 一実施形態によるプラズマ化学気相堆積（PECVD）チャンバの概略断面図である。 [0010] 図１のPECVDチャンバのチャンバ本体内で使用される内部チャンバ部品の分解等角図である。 [0011] 本明細書で開示される基板支持体の一部分の一実施形態の断面側面図である。 [0012] 図４Ａ～図４Ｃは、異なる電気的構成を有する基板支持体及び静電チャックの部分の概略断面図である。 図４Ａ～図４Ｃは、異なる電気的構成を有する基板支持体及び静電チャックの部分の概略断面図である。 図４Ａ～図４Ｃは、異なる電気的構成を有する基板支持体及び静電チャックの部分の概略断面図である。 [0013] 別の一実施形態による基板支持体の一部分の断面側面図である。 [0014] 図５Ａの基板支持体の拡大図である。 [0015] 圧縮可能ボタンの一実施形態を示す、基板支持体の本体及びマスクフレームの一部分の断面図である。
[0016] 理解を容易にするために、図に共通する同一の要素を指し示すために、可能な場合には、同一の参照番号を使用した。具体的な記述がなくとも、一方の実施形態で開示された要素を他方の実施形態で有益に利用できると考えられている。
[0017] 本開示の実施形態は、堆積チャンバ内で使用されるシャドウマスクを電気的に接地するための方法及び装置を含む。マスクは、プラズマ化学気相堆積（PECVD）プロセスチャンバ内で利用され得る。該チャンバは、基板に対してマスクを位置合わせし、基板上にマスクを配置し、基板上に形成されたOLED材料上に封入層を堆積させるように動作可能である。本明細書で説明される実施形態は、他の種類のプロセスチャンバと共に使用することができ、PECVDプロセスチャンバと共に使用することに限定されない。本明細書で説明される実施形態は、他の種類の堆積プロセスと共に使用することができ、基板上に形成されたOLEDを封入するための使用に限定されない。本明細書で説明される実施形態は、様々な種類、形状、及びサイズのマスク及び基板と共に使用される。更に、本明細書で開示されるマスクから利益を得ることができる適切なチャンバは、カリフォルニア州サンタクララのアプライドマテリアルズ社の子会社である、カリフォルニア州サンタクララのＡＫＴアメリカ社から入手可能である。
[0018] 図１は、一実施形態によるPECVDチャンバ１００の概略断面図である。PECVDチャンバ１００は、１以上の基板１０６及びマスク１０８がその中に挿入されることを可能にするために、１以上の壁を貫通する開口部１０４を有するチャンバ本体１０２を含む。基板１０６は、処理中、ディフューザ１１３に対向する基板支持体１１０上に配置される。基板支持体１１０は、内部に形成された複数の溝１１５を有する基板受け入れ面１１２を含む。複数の溝１１５は、その上に配置された基板１０６に裏側ガスを提供するために利用される。複数の溝１１５からの裏側ガスは、基板支持体１１０上に配置された基板１０６の温度均一性を可能にする。裏面ガスは、ガス源１２９によって提供される。ガスは、基板支持体１１０を支持するステム１３０内に配置された導管によって溝１１５に提供される。
[0019] ディフューザ１１３は、処理ガス又は処理材料がディフューザ１１３と基板１０６との間の処理空間１１６に入ることを可能にするために、そこを貫通して形成された１以上の開口部１１４を有する。処理材料は、シリコン含有ガス、アルミニウム含有ガス、ポリマー材料、ならびに基板１０６上に形成されたOLEDデバイス上に封入層を形成するキャリアガス及び／又は反応性ガスであってよい。
[0020] 基板１０６は、OLEDディスプレイを形成するために使用され得る。その場合、OLEDは、PECVDチャンバ１００内の一連の堆積プロセスによって基板１０６の表面上に形成される。基板１０６は、ガラス基板、ポリマー基板、又は電子デバイスを形成するための他の適切な材料であってよい。基板１０６は、剛性であっても可撓性であってもよい。基板１０６は、単一のディスプレイ又は複数のディスプレイを形成するために使用され得る。各ディスプレイは、各ディスプレイの周囲に形成された電気接触層に結合された複数のOLEDを含む。製造中、各ディスプレイのOLED部分は、OLEDを環境から保護するために、１以上の層内に封入される。これらの層は、窒化ケイ素、酸化アルミニウム、及び／又はポリマー材料のうちの１つ又は組み合わせを含んでよい。封入材料は、PECVDチャンバ１００内でPECVDプロセスによって堆積され得る。マスク１０８は、封入材料の堆積中にOLEDの電気接触層を遮蔽するために使用される。マスク１０８は、マスクフレーム１１８、及び複数の開口エリア又はスロット１２１を含む。各スロット１２１は、各ディスプレイのOLED部分のサイズに従ってサイズ決定される。封入材料は、スロット１２１を介して各ディスプレイのOLED部分上に堆積される。各スロット１２１の外側及び間には、封入プロセス中に電気接触層を遮蔽するストリップ１２０がある。
[0021] 基板支持体１１０はまた、その上に配置された基板１０６を加熱するヒータ１１７も含む。基板支持体１１０はまた、電極１１９も含む。電極１１９は、基板１０６及び/又はマスク１０８を基板支持体１１０にチャッキングするために利用される。電極１１９は、マスク１０８を基板１０６に対して固定するために利用される静電チャックとして構成される。電極１１９は、電源１２７に結合される。
[0022] 基板支持体１１０に対してマスク１０８を位置合わせするために、１以上の圧縮可能カプラ１２５を利用することができる。マスクフレーム１１８及びストリップ１２０を含むマスク１０８は、金属合金材料などの導電性材料から作製される。一実施形態では、マスク１０８が、低い熱膨張係数を有する材料を含む。金属合金の例としては、KOVAR（登録商標）合金（Ni-Co）及びINVAR（登録商標）合金（Ni-Fe）が挙げられる。基板支持体１１０は、アルミニウムなどの導電性材料から作製され得る。一実施態様では、圧縮可能カプラ１２５が、マスク１０８を基板支持体１１０に電気結合するように機能する導電性材料から作製され得る。したがって、PECVD処理中に基板１０６及び／又はマスク１０８上に蓄積する電子は、マスク１０８、圧縮可能カプラ１２５、及び基板支持体１１０を介して、又はそれらの上で接地電位に移動することができる。
[0023] 処理では、マスク１０８が、最初に、開口部１０４を通してPECVDチャンバ１００の中に挿入され、複数の動き位置合わせ要素（multiple motion alignment element）１２２上に配置される。基板支持体１１０は、アクチュエータ１２３に結合されたステム１３０上に配置される。PECVDチャンバ１００内の基板支持体１１０の上昇は、アクチュエータ１２３によって制御され得る。基板支持体１１０が、開口部１０４に隣接する高さまで下げられたときに、基板１０６は、開口部１０４を通して挿入されてよく、基板支持体１１０を貫通して延在する複数のリフトピン１２４の上に配置されてよい。次に、基板支持体１１０は、基板１０６が基板支持体１１０上に支持されるように、基板１０６に接触するように上昇する。基板１０６は、基板支持体１１０上にある間に位置合わせされ得る。
[0024] 基板１０６が基板支持体１１０上に位置合わせされると、１以上の視覚化システム１２６が、マスク１０８が基板１０６上に適切に位置合わせされているかどうかを判定する。マスク１０８が適切に位置合わせされていない場合、１以上のアクチュエータ１２８が、１以上の動き位置合わせ要素１２２を移動させて、基板支持体１１０に対するマスク１０８の位置を調整する。次いで、１以上の視覚化システム１２６は、位置合わせを検証するためにマスク１０８の位置合わせを再確認することができる。
[0025] 一旦マスク１０８が基板１０６の上に適切に位置合わせされると、マスク１０８は基板１０６の上に下降され、シャドウフレーム１３２がマスク１０８に接触するまで基板支持体１１０が上昇される。シャドウフレーム１３２は、マスク１０８上に載置される前に、チャンバ本体１０２の１以上の内壁から延びる棚１３４上でチャンバ本体１０２内に配置される。基板支持体１１０は、基板１０６、マスク１０８、及びシャドウフレーム１３２がディフューザ１１３に対向する処理位置に配置されるまで上昇を続ける。
[0026] 一旦マスク１０８が適切に位置合わせされると、電極１１９が通電されて、マスク１０８を基板１０６に対して効果的に固定する。次いで、処理材料が、１以上のガス源１３６から、バッキング板１３８に形成された開口部を通して供給される一方、電気バイアスがディフューザ１１３に提供され、ディフューザ１１３と基板１０６との間の処理空間１１６にプラズマを生成する。代替的に、遠隔プラズマ源１４０が、処理空間１１６にプラズマを提供するために、１以上のガス源１３６から供給される処理ガスを励起してもよい。処理中の温度は、摂氏約８０度（℃）から摂氏約１００℃、又はそれより上であってもよい。
[0027] マスク１０８と基板１０６との間の良好な接触は、封入層の堆積を制御するため、及び／又はスロット１２１の縁部における「シャドウ」効果を防止するために所望される。例えば、ストリップ１２０は、堆積中に封入材料を収容するために、基板１０６上に直接的に横たわるべきである。基板支持体１１０は、本明細書で開示されるような電極１１９を使用して、マスク１０８と基板１０６との間の接触を促進し、それらの間の不十分な接触を防止する。
[0028] マスク１０８と基板１０６との間の接触が不十分である場合、封入材料が、マスク１０８によって遮蔽されることになっている基板１０６の部分をカバーし得る。しかし、電極１１９は、マスク１０８と基板１０６との間のいかなる不十分な接触も最小化又は排除する。マスク１０８と基板１０６との間の接触が強化されることにより、シャドウイング及び／又はムラ効果が最小限に抑えられ、歩留まりが向上する。マスク１０８と基板１０６との間の強化された接触はまた、基板１０６上のOLEDディスプレイの周囲の狭い又はゼロのベゼル（bezel）を可能にする。
[0029] 図２は、図１のPECVDチャンバ１００のチャンバ本体１０２内で使用される内部チャンバ構成要素の分解等角図である。図２では、基板１０６が、基板支持体１１０から離れるように分解されるが、処理中は、基板支持体１１０の基板受け入れ面１１２上に載置される。基板支持体１１０は、典型的には、アルミニウム材料から製造される。基板受け入れ面１１２は、静電チャック２００（その中に埋め込まれた電極１１９（図１で示されている）を有する）を含む。静電チャック２００は、裏側ガスの付加のための複数の溝１１５を含む。
[0030] 凹面２０２は、基板支持体１１０の基板受け入れ面１１２の平面の下方に配置される。凹面２０２は、複数の圧縮可能カプラ１２５を含む。一実施形態では、圧縮可能カプラ１２５のそれぞれは、圧縮可能ボタン２０５であってよい。基板１０６には、マスク１０８が少なくとも部分的に重ねられ、シャドウフレーム１３２は、マスク１０８に少なくとも部分的に重ねられる。シャドウフレーム１３２は、典型的には、アルミニウム材料から製造される。マスク１０８及びシャドウフレーム１３２は、長さが約０．５メートル（m）より大きく、幅が約０．５mより大きい寸法を含んでよい。開口部２１０が、基板支持体１１０内に示されており、開口部２１０を貫通して１以上の動き位置合わせ要素１２２（図１で示されている）がアクセスし、延在して、マスク１０８を基板１０６に対して接触及び／又は移動させて、それらの間の適切な位置合わせを確実にする。
[0031] マスクフレーム１１８はまた、その下面の第１の側面２１５と、第１の側面２１５の反対側の第２の側面２２０とを含む。第２の側面２２０は、シャドウフレーム１３２の下面上の突起（図示せず）と嵌合する複数の窪み２２５を備え得る。窪み２２５及び突起（図示せず）は、シャドウフレーム１３２とマスク１０８との割り出し及び位置合わせを容易にする。第１の側面２１５は、第１の外側側壁２３０によって第２の側面２２０と接合される。マスクフレーム１１８はまた、第２の側面２２０の平面から突出する隆起領域２３５も含む。ストリップ１２０が、隆起領域２３５の上面に結合される。ストリップ１２０は、マスクフレーム１１８に固定される実質的に平面的な矩形部材であってよい。ストリップ１２０は、集合的に、そこを通るスロット１２１が形成されたマスクシート２４０を形成する。ストリップ１２０は、第１の側面２１５及び第２の側面２２０の一方又は両方の平面と実質的に平行な平面内で、隆起領域２３５から内向きに突出する。
[0032] 図３は、本明細書で開示される基板支持体１１０の一部分の一実施形態の断面側面図である。マスクシート２４０が、マスクフレーム１１８に結合されるように示され、基板１０６の上に配置されている。シャドウフレーム１３２は、基板支持体１１０の凹面２０２の上に図３で示され、マスクフレーム１１８の一部分は、基板１０６の縁部の上に配置されている。基板１０６、マスク１０８、及びシャドウフレーム１３２の位置は、封入プロセスのための処理位置を描いている。
[0033] 基板支持体１１０は、チタン又はアルミニウムなどの導電性材料から作製された本体３００を含む。静電チャック３０５が、本体３００の上面上に配置される。静電チャック３０５は、本質的に、誘電体層（又は複数の層）と、その中に埋め込まれた電極１１９とから構成される。複数の溝１１５が、静電チャック３０５の誘電材料の上面内にエンボス加工又は他の方法で形成される。
[0034] 基板支持体１１０はまた、凹面２０２内に形成されたポケット３１０内に配置された圧縮可能ボタン２０５のうちの１つも含む。ポケット３１０は、マスク１０８のマスクフレーム１１８を受け入れるようにサイズ決定される。一実施態様では、圧縮可能ボタン２０５が誘電特性を有する場合、圧縮可能ボタン２０５はセラミック材料を含む。他の実施態様では、圧縮可能ボタン２０５が、導電性が所望される場合には、金属コーティング又は導電性コーティングを有するセラミックである。圧縮可能ボタン２０５は、バネ（図示せず）によって付勢されて、凹面２０２の表面とマスクフレーム１１８との間に間隙３２０を提供する。間隙３２０は、マスクフレーム１１８の近接面と基板支持体１１０との間の電気的導通を防止する。
[0035] 更に、図３で示されているアセンブリは、複数の圧縮可能・停止ボタン（compressible rest button）３１５を含む。圧縮可能・停止ボタン３１５のうちの１つは、圧縮可能ボタン２０５及び／又はポケット３１０の外側の基板支持体１１０の凹面２０２上に配置される。もう一つの圧縮可能・停止ボタン３１５は、マスク１０８とシャドウフレーム１３２との間に配置される。圧縮可能・停止ボタン３１５の全ては、セラミック材料などの誘電材料を含む。図３では２つの圧縮可能・停止ボタン３１５しか示されていないが、複数の圧縮可能・停止ボタン３１５が含まれる。
[0036] 図４Ａ～図４Ｃは、本明細書で説明される基板支持体１１０の部分の概略断面図である。図４Ａ～図４Ｃで示されている基板支持体１１０は、静電チャック３０５を使用してマスク１０８をチャッキングするための種々の電気回路を除いて、基板支持体１１０と同様である。
[0037] 図４Ａでは、圧縮可能ボタン２０５が、導電性である。それによって、電極１１９に正の電圧が印加されている間に、マスク１０８に負の電圧が印加され得る。
[0038] 図４Ｂでは、圧縮可能ボタン２０５が、導電性である。それによって、正の電圧が電極１１９に印加され、マスク１０８が接地される。
[0039] 図４Ｃでは、圧縮可能ボタン２０５が、誘電体である。それによって、正の電圧が電極１１９に印加されている間に、マスク１０８が電気的に浮いている。
[0040] 図４Ａ～図４Ｃで示されているような基板支持体１１０の試験は、異なる結果をもたらした。電極１１９は、図４Ａ～図４Ｃの全てにおいて正に帯電されているが、マスク１０８の電位は異なり、これは、任意のムラ効果を除去する結果となった。しかし、以下で説明されるように、他の基準が考慮された。
[0041] 図４Ａで示されているように、マスク１０８が負に帯電すると、他の構成と比較して、チャッキング力が強かった（プラズマが存在するか又は存在しない場合）が、他の構成と比較して、チャッキング解除が遅かった。
[0042] 図４Ｂで示されているように、マスク１０８が接地されているとき、他の構成と比較して、チャッキング力は穏やかであったが（プラズマが存在するか又は存在しない場合）、他の構成と比較して、チャッキング解除は最も速かった。
[0043] 図４Ｃで示されているように、マスク１０８が電気的に浮いているとき、プラズマが存在しない場合、最小のチャッキング力が観察された。図４Ｃの構成では、プラズマが存在するときのチャッキング力が、図４Ｂの構成において観察されたものよりも強かった。更に、図４Ｃの構成の試験では、チャッキング解除が、図４Ａで示されている構成よりも速かったが、図４Ｂで示されている構成よりも遅かった。
[0044] 図５Ａは、別の一実施態様による、基板支持体１１０の一部分の断面側面図である。図５Ｂは、図５Ａの基板支持体１１０の拡大図である。
[0045] 図５Ａでは、基板支持体１１０の基板受け入れ面１１２の縁部５００が示されている。複数の溝１１５の一部分は、基板支持体１１０の基板受け入れ面１１２上に示されている。縁部５００は、基板支持体１１０の基板受け入れ面１１２の周囲全体について同様である。同様に、複数の溝１１５によって形成される溝付き面５０５は、縁部５００の内側で基板支持体１１０の基板受け入れ面１１２の全体にわたって実質的に一定である。
[0046] 縁部５００は、丸みを帯びた角部５１０を含む。丸みを帯びた角部５１０は、凹面２０２と基板支持体１１０の基板受け面１１２との間のインターフェースである。誘電体層５１５が、基板支持体１１０の本体３００の上面５２０の上に配置される。誘電体層５１５は、基板支持体１１０の基板受け入れ面１１２に隣接する静電チャック３０５を含む。誘電体層５１５はまた、縁部５００の周囲に延在し、これもカバーする。誘電体層５１５はまた、基板支持体１１０の側壁５２５もカバーする。側壁５２５の平面は、上面５２０の平面に略垂直である。誘電体層５１５は、概して、本体３００をマスク１０８（図５Ａでは示されていない）から電気的に絶縁する。
[0047] 図５Ｂでは、静電チャック３０５が、基板支持体１１０の本体３００の上面５２０上に示されている。インターフェース層５３０が、本体３００の上面５２０と静電チャック３０５の誘電体層５１５との間に示されている。インターフェース層５３０は、誘電体及び／又は断熱フィルムの１以上の層を含み得る。インターフェース層５３０はまた、基板支持体１１０の本体３００の上面５２０と誘電体層５１５との間の接着を促進するために、（１以上の）粗面を有する陽極酸化層であってもよい。
[0048] 誘電体層５１５は、酸化アルミニウム（Al2O3）などのセラミック材料を含む。誘電体層５１５は、第１の部分５３５Ａと第２の部分５３５Ｂとから構成される。第１の部分５３５Ａは、電極１１９の上方に配置され、第２の部分５３５Ｂは、電極１１９の下方に配置される。第２の部分５３５Ｂはまた、インターフェース層５３０と電極１１９との間に挟まれている。
[0049] 第１の部分５３５Ａと第２の部分５３５Ｂとは、第１の厚さ５４０と第２の厚さ５４５とを有する。幾つかの実施形態では、第１の厚さ５４０が、第２の厚さ５４５と実質的に等しい。幾つかの実施形態では、第１の厚さ５４０は、約０．２ミリメートル（mm）から約０．４mmであり、例えば０．３mmである。電極１１９の厚さは、約０．０４mmから約０．０６mm、例えば約０．０５mmである。インターフェース層５３０の厚さ５５５は、約０．０８mmから約０．０１３mm、例えば約０．１mmである。静電チャック３０５及びインターフェース層５３０の厚さ５６０は、約０．７mmから約０．８mmであってよい。
[0050] 溝付き面５０５は、複数の溝１１５、ならびに溝１１５に隣接して形成された複数の突出部５７５を含む。複数の溝１１５の最外部の溝５７０の深さ５６５は、約０．０４mmから約０．０６mmである。突出部５７５の高さ５８０は、約０．０２mmから約０．０４mmである。
[0051] 図６は、圧縮可能ボタン２０５の一実施形態を示している、基板支持体１１０の本体３００及びマスクフレーム１１８の一部分の断面図である。圧縮可能ボタン２０５は、基板支持体１１０の凹面２０２内に形成されたブラインドホール６０５内に移動可能に配置された接触ピン６００を含む。圧縮バネなどの弾性部材６１０が、ブラインドホール６０５内に少なくとも部分的に配置される。弾性部材６１０は、接触ピン６００をマスクフレーム１１８に向けて付勢するために利用される。弾性部材６１０は、マスクフレーム１１８との接触を維持しながら、マスクフレーム１１８の移動に基づいて、接触ピン６００がブラインドホール６０５の下面６１５に向けて移動することを可能にする。接触ピン６００及び／又は弾性部材６１０の材料は、接触ピン６００とマスク１０８との間の電気的導通又は電気的絶縁の必要性に基づいて作製されてよい。
[0052] 以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱せずに本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって規定される。

Claims (20)

  1. 基板受け入れ面、
    前記基板受け入れ面の周囲に配置された凹み部分、
    前記基板受け入れ面の下方に配置された静電チャック、及び
    前記静電チャックと共に電気回路を形成する、前記凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを備え、
    前記開口部はマスクのマスクフレームを受け入れるように構成され、
    各圧縮可能ボタンは、前記凹み部分内に形成されたブラインドホール内に移動可能に配置された接触ピンを含み、
    弾性部材が前記ブラインドホール内に少なくとも部分的に配置され、前記弾性部材は、前記接触ピンを前記マスクフレームに向けて付勢して前記マスクフレームに接触させるように構成され、
    かつ、前記静電チャックが前記マスクをチャッキングするように構成される、基板支持体。
  2. 前記静電チャックは、前記基板支持体の本体の上面に接着された誘電体層を備える、請求項１に記載の基板支持体。
  3. 前記誘電体層はセラミック材料を含む、請求項２に記載の基板支持体。
  4. 前記誘電体層内に電極が埋め込まれている、請求項２に記載の基板支持体。
  5. 前記誘電体層は、前記基板受け入れ面上に溝パターンを形成するためにエンボス加工される、請求項２に記載の基板支持体。
  6. 前記基板受け入れ面は溝パターンを備える、請求項１に記載の基板支持体。
  7. 前記基板受け入れ面は誘電体層を備える、請求項１に記載の基板支持体。
  8. 前記誘電体層は、前記基板受け入れ面の外側に延在する、請求項７に記載の基板支持体。
  9. 前記基板支持体の本体は側壁を含み、前記誘電体層は前記側壁の一部分をカバーする、請求項７に記載の基板支持体。
  10. 導電性材料を含む本体、
    前記本体に接着された誘電体層を備える基板受け入れ面であって、前記本体は前記基板受け入れ面の周囲に配置された凹み部分を含む、基板受け入れ面、
    前記基板受け入れ面の下方に配置された静電チャック、及び
    前記静電チャックと共に電気回路を形成する、前記凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを備え、
    前記開口部はマスクのマスクフレームを受け入れるように構成され、
    各圧縮可能ボタンは、前記凹み部分内に形成されたブラインドホール内に移動可能に配置された接触ピンを含み、
    弾性部材が前記ブラインドホール内に少なくとも部分的に配置され、前記弾性部材は、前記接触ピンを前記マスクフレームに向けて付勢して前記マスクフレームに接触させるように構成され、
    かつ、前記静電チャックが前記マスクをチャッキングするように構成される、基板支持体。
  11. 前記圧縮可能ボタンのそれぞれは、導電性材料から作製される、請求項１０に記載の基板支持体。
  12. 前記圧縮可能ボタンのそれぞれは、誘電材料から作製される、請求項１０に記載の基板支持体。
  13. 前記誘電体層がセラミック材料を含む、請求項１０に記載の基板支持体。
  14. 前記誘電体層内に電極が埋め込まれている、請求項１３に記載の基板支持体。
  15. 前記誘電体層は、前記基板受け入れ面上に溝パターンを形成するためにエンボス加工される、請求項１３に記載の基板支持体。
  16. 導電性材料を含む本体、
    前記本体に接着された誘電体層を備え、溝パターンを有する基板受け入れ面であって、前記本体は前記基板受け入れ面の周囲に配置された凹み部分を含む、基板受け入れ面、
    前記誘電体層内で記基板受け入れ面の下方に配置された静電チャック、及び
    前記静電チャックと共に電気回路を形成する、前記凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを備え、
    前記開口部はマスクのマスクフレームを受け入れるように構成され、
    各圧縮可能ボタンは、前記凹み部分内に形成されたブラインドホール内に移動可能に配置された接触ピンを含み、
    弾性部材が前記ブラインドホール内に少なくとも部分的に配置され、前記弾性部材は、前記接触ピンを前記マスクフレームに向けて付勢して前記マスクフレームに接触させるように構成され、
    かつ、前記静電チャックが前記マスクをチャッキングするように構成される、
    基板支持体。
  17. 前記圧縮可能ボタンのそれぞれは、導電性材料から作製される、請求項１６に記載の基板支持体。
  18. 前記圧縮可能ボタンのそれぞれは、誘電材料から作製される、請求項１６に記載の基板支持体。
  19. 前記誘電体層がセラミック材料を含む、請求項１６に記載の基板支持体。
  20. 前記誘電体層内に電極が埋め込まれている、請求項１９に記載の基板支持体。
JP2021544724A 2019-02-05 2020-01-17 堆積プロセスのためのマスクのチャッキングのための基板支持体 Active JP7259060B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962801605P 2019-02-05 2019-02-05
US62/801,605 2019-02-05
PCT/US2020/014061 WO2020163060A1 (en) 2019-02-05 2020-01-17 Substrate support for chucking of mask for deposition processes

Publications (2)

Publication Number Publication Date
JP2022519254A JP2022519254A (ja) 2022-03-22
JP7259060B2 true JP7259060B2 (ja) 2023-04-17

Family

ID=71948279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021544724A Active JP7259060B2 (ja) 2019-02-05 2020-01-17 堆積プロセスのためのマスクのチャッキングのための基板支持体

Country Status (5)

Country Link
US (1) US11967516B2 (ja)
JP (1) JP7259060B2 (ja)
KR (1) KR102646838B1 (ja)
CN (1) CN113711343A (ja)
WO (1) WO2020163060A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060016A (ja) 2001-07-31 2003-02-28 Applied Materials Inc 電流導入端子及び半導体製造装置
WO2010026955A1 (ja) 2008-09-08 2010-03-11 芝浦メカトロニクス株式会社 基板保持部材、基板処理装置、基板処理方法
JP2013045989A (ja) 2011-08-26 2013-03-04 Shinko Electric Ind Co Ltd 静電チャック及び半導体・液晶製造装置
JP2013084938A (ja) 2011-09-30 2013-05-09 Toto Ltd 静電チャック

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360016A (ja) 1989-07-27 1991-03-15 Sanyo Electric Co Ltd 多結晶シリコン膜の製造方法
JPH0478133A (ja) * 1990-07-20 1992-03-12 Tokyo Electron Ltd プラズマ処理装置
US5822171A (en) * 1994-02-22 1998-10-13 Applied Materials, Inc. Electrostatic chuck with improved erosion resistance
TW254030B (en) * 1994-03-18 1995-08-11 Anelva Corp Mechanic escape mechanism for substrate
JPH09102536A (ja) * 1995-10-09 1997-04-15 Hitachi Ltd 静電吸着装置
JPH09172055A (ja) 1995-12-19 1997-06-30 Fujitsu Ltd 静電チャック及びウエハの吸着方法
JPH1167885A (ja) 1997-08-25 1999-03-09 Nissin Electric Co Ltd 基板保持装置
JP5069452B2 (ja) * 2006-04-27 2012-11-07 アプライド マテリアルズ インコーポレイテッド 二重温度帯を有する静電チャックをもつ基板支持体
WO2010097858A1 (ja) 2009-02-27 2010-09-02 株式会社 日立ハイテクノロジーズ 電子顕微鏡および試料保持方法
KR20150138959A (ko) 2014-05-30 2015-12-11 (주)아이씨디 챔버 내 피처리 대상물 접촉구조, 정전 척 및 그 제조방법
US20160348233A1 (en) * 2015-05-29 2016-12-01 Applied Materials, Inc. Grounding of conductive mask for deposition processes
KR102490641B1 (ko) * 2015-11-25 2023-01-20 삼성디스플레이 주식회사 증착 장치 및 증착 방법
JP2019523989A (ja) 2016-06-01 2019-08-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 静電チャック及び静電チャックのための製造方法
WO2019074843A1 (en) * 2017-10-09 2019-04-18 Applied Materials, Inc. ELECTROSTATIC CHUCK FOR SUBSTRATE TREATMENT WITHOUT DAMAGE
KR20210127767A (ko) * 2019-03-08 2021-10-22 어플라이드 머티어리얼스, 인코포레이티드 기판 프로세싱 챔버들을 위한 척킹 프로세스 및 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060016A (ja) 2001-07-31 2003-02-28 Applied Materials Inc 電流導入端子及び半導体製造装置
WO2010026955A1 (ja) 2008-09-08 2010-03-11 芝浦メカトロニクス株式会社 基板保持部材、基板処理装置、基板処理方法
JP2013045989A (ja) 2011-08-26 2013-03-04 Shinko Electric Ind Co Ltd 静電チャック及び半導体・液晶製造装置
JP2013084938A (ja) 2011-09-30 2013-05-09 Toto Ltd 静電チャック

Also Published As

Publication number Publication date
US11967516B2 (en) 2024-04-23
WO2020163060A1 (en) 2020-08-13
JP2022519254A (ja) 2022-03-22
KR20210111364A (ko) 2021-09-10
US20220122876A1 (en) 2022-04-21
CN113711343A (zh) 2021-11-26
KR102646838B1 (ko) 2024-03-11

Similar Documents

Publication Publication Date Title
US8982530B2 (en) Methods and apparatus toward preventing ESC bonding adhesive erosion
US7959735B2 (en) Susceptor with insulative inserts
US9340876B2 (en) Mask for deposition process
US20100000684A1 (en) Dry etching apparatus
KR20030043005A (ko) 웨이퍼 서셉터
EP2743371A1 (en) Deposition apparatus, method of forming thin film using the same and method of manufacturing organic light emitting display apparatus
KR200490775Y1 (ko) 사분면들을 구비한 기판 지지체
KR20140034126A (ko) 플립 엣지 쉐도우 프레임
CN105452523B (zh) 用于基板的保持布置以及使用所述用于基板的保持布置的设备和方法
TW202102066A (zh) 接地帶組件
JP7259060B2 (ja) 堆積プロセスのためのマスクのチャッキングのための基板支持体
KR102596404B1 (ko) 증착 프로세스들을 위한 전도성 마스크의 접지
JP7224511B2 (ja) 堆積の均一性を改善するための、様々なプロファイルを有する側部を有するシャドーフレーム
US20170040199A1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor integrated circuit device
TWI724773B (zh) 基板處理腔室
TWI757506B (zh) 電漿處理裝置
KR20130099443A (ko) 정전척 및 그 제조방법
KR200492981Y1 (ko) 멀티-피스형 기판아래 커버 프레임
JP2020501364A (ja) 基板搬送装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230405

R150 Certificate of patent or registration of utility model

Ref document number: 7259060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150