JP2022519254A - 堆積プロセスのためのマスクのチャッキングのための基板支持体 - Google Patents

堆積プロセスのためのマスクのチャッキングのための基板支持体 Download PDF

Info

Publication number
JP2022519254A
JP2022519254A JP2021544724A JP2021544724A JP2022519254A JP 2022519254 A JP2022519254 A JP 2022519254A JP 2021544724 A JP2021544724 A JP 2021544724A JP 2021544724 A JP2021544724 A JP 2021544724A JP 2022519254 A JP2022519254 A JP 2022519254A
Authority
JP
Japan
Prior art keywords
substrate
substrate support
mask
receiving surface
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021544724A
Other languages
English (en)
Other versions
JP7259060B2 (ja
Inventor
ジャージャン ジェリー チェン,
サンジェイ ディー. ヤーダヴ,
テギョン ウォン,
ジュン リー,
シュウキアン シャオ,
スレンドラ カニミハリー セティ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022519254A publication Critical patent/JP2022519254A/ja
Application granted granted Critical
Publication of JP7259060B2 publication Critical patent/JP7259060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23QDETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15Devices for holding work using magnetic or electric force acting directly on the work
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68728Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007Holding mechanisms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332Coating
    • H01J2237/3321CVD [Chemical Vapor Deposition]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本開示の実施形態は、堆積チャンバ内でマスクを基板支持体に静電結合するための方法及び装置を含む。一実施形態では、基板受け入れ面、基板受け入れ面の周囲に配置された凹み部分、基板受け入れ面の下方に配置された静電チャック、及び、静電チャックと共に電気回路を形成する、凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを含む、基板支持体が開示される。【選択図】図2

Description

[0001] 本開示の実施形態は、電子デバイスの製造に使用されるプラズマ化学気相堆積(PECVD)プロセス又は原子層堆積(ALD)プロセスなどの堆積プロセスで利用されるマスクを固定するための方法及び装置に関する。特に、本開示の実施形態は、PECVD及び/又はALDプロセスを用いた有機発光ダイオード(OLED)ディスプレイデバイスの製造における封入プロセスにおいて利用される金属シャドウマスクの固定に関する。
[0002] 有機発光ダイオード(OLED)は、情報を表示するためのテレビ画面、コンピュータモニタ、携帯電話、その他の把持(hand-held)デバイスなどの製造時に使用される。典型的なOLEDには、個別に通電可能なピクセルを有するマトリクスディスプレイパネルを形成するために、ある方法で基板上に全て堆積された2つの電極間に位置する有機材料の層が含まれ得る。OLEDは概して、2つのガラスパネルの間に配置され、ガラスパネルの縁部は中にOLEDを封入するために密閉される。
[0003] そのようなディスプレイデバイスの製造時に遭遇する多くの課題がある。幾つかの製造ステップでは、OLED材料が、水分がOLED材料を損傷するのを防ぐために、1以上の層内に封入される。これらのプロセス中、OLED材料を含まない基板の部分を遮蔽するために、1以上のマスクが利用される。マスクは、堆積を制御するために、基板に対して注意深く配置される。これらのプロセスで利用されるマスクは、典型的には、比較的低い熱膨張係数を有する金属又は金属合金である。しかし、処理中、マスクは、典型的には、基板に対して位置ずれ(misaligned)及び/又は配置ずれ(mispositioned)している。位置ずれ又は配置ずれは、一般的に、マスクが基板に近接していないことを意味する。マスクが、そのように位置ずれ及び/又は配置ずれしているときに、基板上にシャドウイング効果が生じ、及び/又はマスクの下に誤ったコーティングが形成される。前述の課題の一方又は両方は、問題を引き起こし、それらのうちの1つは、最終ディスプレイ製品の部分の「ムラ効果(mura effect)」又は「曇り(clouding)」である。
[0004] したがって、OLEDディスプレイデバイスの形成中のマスクの改善された位置決めのための方法及び装置が必要とされている。
[0005] 本開示の実施形態は、堆積チャンバ内でマスクを基板支持体に静電結合するための方法及び装置を含む。一実施形態では、基板受け入れ面、基板受け入れ面の周囲に配置された凹み部分、基板受け入れ面の下方に配置された静電チャック、及び、静電チャックと共に電気回路を形成する、凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを含む、基板支持体が開示される。
[0006] 別の一実施形態では、導電性材料を含む本体、本体に接着された誘電体層を備える基板受け入れ面であって、本体は基板受け入れ面の周囲に配置された凹み部分を含む、基板受け入れ面、基板受け入れ面の下方に配置された静電チャック、及び、静電チャックと共に電気回路を形成する、凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを含む、基板支持体が開示される。
[0007] 別の一実施形態では、導電性材料を含む本体、本体に接着された誘電体層を備える基板受け入れ面であって、本体は基板受け入れ面の周囲に配置された凹み部分を含み、基板受け入れ面は溝パターンを備える、基板受け入れ面、基板受け入れ面の下方に配置された静電チャック、及び、静電チャックと共に電気回路を形成する、凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを含む、基板支持体が開示される。
[0008] 上記で列挙した特徴を詳細に理解できるように、上記で簡単に要約した本開示の実施形態のより具体的な説明を、実施形態を参照することによって行うことができ、そのいくつかを添付の図面に示す。しかし、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、本開示は、他の等しく有効な実施形態を認めることができるので、本開示の範囲を限定すると見なされるべきではないことに留意されたい。
[0009] 一実施形態によるプラズマ化学気相堆積(PECVD)チャンバの概略断面図である。 [0010] 図1のPECVDチャンバのチャンバ本体内で使用される内部チャンバ部品の分解等角図である。 [0011] 本明細書で開示される基板支持体の一部分の一実施形態の断面側面図である。 [0012] 図4A~図4Cは、異なる電気的構成を有する基板支持体及び静電チャックの部分の概略断面図である。 図4A~図4Cは、異なる電気的構成を有する基板支持体及び静電チャックの部分の概略断面図である。 図4A~図4Cは、異なる電気的構成を有する基板支持体及び静電チャックの部分の概略断面図である。 [0013] 別の一実施形態による基板支持体の一部分の断面側面図である。 [0014] 図5Aの基板支持体の拡大図である。 [0015] 圧縮可能ボタンの一実施形態を示す、基板支持体の本体及びマスクフレームの一部分の断面図である。
[0016] 理解を容易にするために、図に共通する同一の要素を指し示すために、可能な場合には、同一の参照番号を使用した。具体的な記述がなくとも、一方の実施形態で開示された要素を他方の実施形態で有益に利用できると考えられている。
[0017] 本開示の実施形態は、堆積チャンバ内で使用されるシャドウマスクを電気的に接地するための方法及び装置を含む。マスクは、プラズマ化学気相堆積(PECVD)プロセスチャンバ内で利用され得る。該チャンバは、基板に対してマスクを位置合わせし、基板上にマスクを配置し、基板上に形成されたOLED材料上に封入層を堆積させるように動作可能である。本明細書で説明される実施形態は、他の種類のプロセスチャンバと共に使用することができ、PECVDプロセスチャンバと共に使用することに限定されない。本明細書で説明される実施形態は、他の種類の堆積プロセスと共に使用することができ、基板上に形成されたOLEDを封入するための使用に限定されない。本明細書で説明される実施形態は、様々な種類、形状、及びサイズのマスク及び基板と共に使用される。更に、本明細書で開示されるマスクから利益を得ることができる適切なチャンバは、カリフォルニア州サンタクララのアプライドマテリアルズ社の子会社である、カリフォルニア州サンタクララのAKTアメリカ社から入手可能である。
[0018] 図1は、一実施形態によるPECVDチャンバ100の概略断面図である。PECVDチャンバ100は、1以上の基板106及びマスク108がその中に挿入されることを可能にするために、1以上の壁を貫通する開口部104を有するチャンバ本体102を含む。基板106は、処理中、ディフューザ113に対向する基板支持体110上に配置される。基板支持体110は、内部に形成された複数の溝115を有する基板受け入れ面112を含む。複数の溝115は、その上に配置された基板106に裏側ガスを提供するために利用される。複数の溝115からの裏側ガスは、基板支持体110上に配置された基板106の温度均一性を可能にする。裏面ガスは、ガス源129によって提供される。ガスは、基板支持体110を支持するステム130内に配置された導管によって溝115に提供される。
[0019] ディフューザ113は、処理ガス又は処理材料がディフューザ113と基板106との間の処理空間116に入ることを可能にするために、そこを貫通して形成された1以上の開口部114を有する。処理材料は、シリコン含有ガス、アルミニウム含有ガス、ポリマー材料、ならびに基板106上に形成されたOLEDデバイス上に封入層を形成するキャリアガス及び/又は反応性ガスであってよい。
[0020] 基板106は、OLEDディスプレイを形成するために使用され得る。その場合、OLEDは、PECVDチャンバ100内の一連の堆積プロセスによって基板106の表面上に形成される。基板106は、ガラス基板、ポリマー基板、又は電子デバイスを形成するための他の適切な材料であってよい。基板106は、剛性であっても可撓性であってもよい。基板106は、単一のディスプレイ又は複数のディスプレイを形成するために使用され得る。各ディスプレイは、各ディスプレイの周囲に形成された電気接触層に結合された複数のOLEDを含む。製造中、各ディスプレイのOLED部分は、OLEDを環境から保護するために、1以上の層内に封入される。これらの層は、窒化ケイ素、酸化アルミニウム、及び/又はポリマー材料のうちの1つ又は組み合わせを含んでよい。封入材料は、PECVDチャンバ100内でPECVDプロセスによって堆積され得る。マスク108は、封入材料の堆積中にOLEDの電気接触層を遮蔽するために使用される。マスク108は、マスクフレーム118、及び複数の開口エリア又はスロット121を含む。各スロット121は、各ディスプレイのOLED部分のサイズに従ってサイズ決定される。封入材料は、スロット121を介して各ディスプレイのOLED部分上に堆積される。各スロット121の外側及び間には、封入プロセス中に電気接触層を遮蔽するストリップ120がある。
[0021] 基板支持体110はまた、その上に配置された基板106を加熱するヒータ117も含む。基板支持体110はまた、電極119も含む。電極119は、基板106及び/又はマスク108を基板支持体110にチャッキングするために利用される。電極119は、マスク108を基板106に対して固定するために利用される静電チャックとして構成される。電極119は、電源127に結合される。
[0022] 基板支持体110に対してマスク108を位置合わせするために、1以上の圧縮可能カプラ125を利用することができる。マスクフレーム118及びストリップ120を含むマスク108は、金属合金材料などの導電性材料から作製される。一実施形態では、マスク108が、低い熱膨張係数を有する材料を含む。金属合金の例としては、KOVAR(登録商標)合金(Ni-Co)及びINVAR(登録商標)合金(Ni-Fe)が挙げられる。基板支持体110は、アルミニウムなどの導電性材料から作製され得る。一実施態様では、圧縮可能カプラ125が、マスク108を基板支持体110に電気結合するように機能する導電性材料から作製され得る。したがって、PECVD処理中に基板106及び/又はマスク108上に蓄積する電子は、マスク108、圧縮可能カプラ125、及び基板支持体110を介して、又はそれらの上で接地電位に移動することができる。
[0023] 処理では、マスク108が、最初に、開口部104を通してPECVDチャンバ100の中に挿入され、複数の動き位置合わせ要素(multiple motion alignment element)122上に配置される。基板支持体110は、アクチュエータ123に結合されたステム130上に配置される。PECVDチャンバ100内の基板支持体110の上昇は、アクチュエータ123によって制御され得る。基板支持体110が、開口部104に隣接する高さまで下げられたときに、基板106は、開口部104を通して挿入されてよく、基板支持体110を貫通して延在する複数のリフトピン124の上に配置されてよい。次に、基板支持体110は、基板106が基板支持体110上に支持されるように、基板106に接触するように上昇する。基板106は、基板支持体110上にある間に位置合わせされ得る。
[0024] 基板106が基板支持体110上に位置合わせされると、1以上の視覚化システム126が、マスク108が基板106上に適切に位置合わせされているかどうかを判定する。マスク108が適切に位置合わせされていない場合、1以上のアクチュエータ128が、1以上の動き位置合わせ要素122を移動させて、基板支持体110に対するマスク108の位置を調整する。次いで、1以上の視覚化システム126は、位置合わせを検証するためにマスク108の位置合わせを再確認することができる。
[0025] 一旦マスク108が基板106の上に適切に位置合わせされると、マスク108は基板106の上に下降され、シャドウフレーム132がマスク108に接触するまで基板支持体110が上昇される。シャドウフレーム132は、マスク108上に載置される前に、チャンバ本体102の1以上の内壁から延びる棚134上でチャンバ本体102内に配置される。基板支持体110は、基板106、マスク108、及びシャドウフレーム132がディフューザ113に対向する処理位置に配置されるまで上昇を続ける。
[0026] 一旦マスク108が適切に位置合わせされると、電極119が通電されて、マスク108を基板106に対して効果的に固定する。次いで、処理材料が、1以上のガス源136から、バッキング板138に形成された開口部を通して供給される一方、電気バイアスがディフューザ113に提供され、ディフューザ113と基板106との間の処理空間116にプラズマを生成する。代替的に、遠隔プラズマ源140が、処理空間116にプラズマを提供するために、1以上のガス源136から供給される処理ガスを励起してもよい。処理中の温度は、摂氏約80度(℃)から摂氏約100℃、又はそれより上であってもよい。
[0027] マスク108と基板106との間の良好な接触は、封入層の堆積を制御するため、及び/又はスロット121の縁部における「シャドウ」効果を防止するために所望される。例えば、ストリップ120は、堆積中に封入材料を収容するために、基板106上に直接的に横たわるべきである。基板支持体110は、本明細書で開示されるような電極119を使用して、マスク108と基板106との間の接触を促進し、それらの間の不十分な接触を防止する。
[0028] マスク108と基板106との間の接触が不十分である場合、封入材料が、マスク108によって遮蔽されることになっている基板106の部分をカバーし得る。しかし、電極119は、マスク108と基板106との間のいかなる不十分な接触も最小化又は排除する。マスク108と基板106との間の接触が強化されることにより、シャドウイング及び/又はムラ効果が最小限に抑えられ、歩留まりが向上する。マスク108と基板106との間の強化された接触はまた、基板106上のOLEDディスプレイの周囲の狭い又はゼロのベゼル(bezel)を可能にする。
[0029] 図2は、図1のPECVDチャンバ100のチャンバ本体102内で使用される内部チャンバ構成要素の分解等角図である。図2では、基板106が、基板支持体110から離れるように分解されるが、処理中は、基板支持体110の基板受け入れ面112上に載置される。基板支持体110は、典型的には、アルミニウム材料から製造される。基板受け入れ面112は、静電チャック200(その中に埋め込まれた電極119(図1で示されている)を有する)を含む。静電チャック200は、裏側ガスの付加のための複数の溝115を含む。
[0030] 凹面202は、基板支持体110の基板受け入れ面112の平面の下方に配置される。凹面202は、複数の圧縮可能カプラ125を含む。一実施形態では、圧縮可能カプラ125のそれぞれは、圧縮可能ボタン205であってよい。基板106には、マスク108が少なくとも部分的に重ねられ、シャドウフレーム132は、マスク108に少なくとも部分的に重ねられる。シャドウフレーム132は、典型的には、アルミニウム材料から製造される。マスク108及びシャドウフレーム132は、長さが約0.5メートル(m)より大きく、幅が約0.5mより大きい寸法を含んでよい。開口部210が、基板支持体110内に示されており、開口部210を貫通して1以上の動き位置合わせ要素122(図1で示されている)がアクセスし、延在して、マスク108を基板106に対して接触及び/又は移動させて、それらの間の適切な位置合わせを確実にする。
[0031] マスクフレーム118はまた、その下面の第1の側面215と、第1の側面215の反対側の第2の側面220とを含む。第2の側面220は、シャドウフレーム132の下面上の突起(図示せず)と嵌合する複数の窪み225を備え得る。窪み225及び突起(図示せず)は、シャドウフレーム132とマスク108との割り出し及び位置合わせを容易にする。第1の側面215は、第1の外側側壁230によって第2の側面220と接合される。マスクフレーム118はまた、第2の側面220の平面から突出する隆起領域235も含む。ストリップ120が、隆起領域235の上面に結合される。ストリップ120は、マスクフレーム118に固定される実質的に平面的な矩形部材であってよい。ストリップ120は、集合的に、そこを通るスロット121が形成されたマスクシート240を形成する。ストリップ120は、第1の側面215及び第2の側面220の一方又は両方の平面と実質的に平行な平面内で、隆起領域235から内向きに突出する。
[0032] 図3は、本明細書で開示される基板支持体110の一部分の一実施形態の断面側面図である。マスクシート240が、マスクフレーム118に結合されるように示され、基板106の上に配置されている。シャドウフレーム132は、基板支持体110の凹面202の上に図3で示され、マスクフレーム118の一部分は、基板106の縁部の上に配置されている。基板106、マスク108、及びシャドウフレーム132の位置は、封入プロセスのための処理位置を描いている。
[0033] 基板支持体110は、チタン又はアルミニウムなどの導電性材料から作製された本体300を含む。静電チャック305が、本体300の上面上に配置される。静電チャック305は、本質的に、誘電体層(又は複数の層)と、その中に埋め込まれた電極119とから構成される。複数の溝115が、静電チャック305の誘電材料の上面内にエンボス加工又は他の方法で形成される。
[0034] 基板支持体110はまた、凹面202内に形成されたポケット310内に配置された圧縮可能ボタン205のうちの1つも含む。ポケット310は、マスク108のマスクフレーム118を受け入れるようにサイズ決定される。一実施態様では、圧縮可能ボタン205が誘電特性を有する場合、圧縮可能ボタン205はセラミック材料を含む。他の実施態様では、圧縮可能ボタン205が、導電性が所望される場合には、金属コーティング又は導電性コーティングを有するセラミックである。圧縮可能ボタン205は、バネ(図示せず)によって付勢されて、凹面202の表面とマスクフレーム118との間に間隙320を提供する。間隙320は、マスクフレーム118の近接面と基板支持体110との間の電気的導通を防止する。
[0035] 更に、図3で示されているアセンブリは、複数の圧縮可能・停止ボタン(compressible rest button)315を含む。圧縮可能・停止ボタン315のうちの1つは、圧縮可能ボタン205及び/又はポケット310の外側の基板支持体110の凹面202上に配置される。もう一つの圧縮可能・停止ボタン315は、マスク108とシャドウフレーム132との間に配置される。圧縮可能・停止ボタン315の全ては、セラミック材料などの誘電材料を含む。図3では2つの圧縮可能・停止ボタン315しか示されていないが、複数の圧縮可能・停止ボタン315が含まれる。
[0036] 図4A~図4Cは、本明細書で説明される基板支持体110の部分の概略断面図である。図4A~図4Cで示されている基板支持体110は、静電チャック305を使用してマスク108をチャッキングするための種々の電気回路を除いて、基板支持体110と同様である。
[0037] 図4Aでは、圧縮可能ボタン205が、導電性である。それによって、電極119に正の電圧が印加されている間に、マスク108に負の電圧が印加され得る。
[0038] 図4Bでは、圧縮可能ボタン205が、導電性である。それによって、正の電圧が電極119に印加され、マスク108が接地される。
[0039] 図4Cでは、圧縮可能ボタン205が、誘電体である。それによって、正の電圧が電極119に印加されている間に、マスク108が電気的に浮いている。
[0040] 図4A~図4Cで示されているような基板支持体110の試験は、異なる結果をもたらした。電極119は、図4A~図4Cの全てにおいて正に帯電されているが、マスク108の電位は異なり、これは、任意のムラ効果を除去する結果となった。しかし、以下で説明されるように、他の基準が考慮された。
[0041] 図4Aで示されているように、マスク108が負に帯電すると、他の構成と比較して、チャッキング力が強かった(プラズマが存在するか又は存在しない場合)が、他の構成と比較して、チャッキング解除が遅かった。
[0042] 図4Bで示されているように、マスク108が接地されているとき、他の構成と比較して、チャッキング力は穏やかであったが(プラズマが存在するか又は存在しない場合)、他の構成と比較して、チャッキング解除は最も速かった。
[0043] 図4Cで示されているように、マスク108が電気的に浮いているとき、プラズマが存在しない場合、最小のチャッキング力が観察された。図4Cの構成では、プラズマが存在するときのチャッキング力が、図4Bの構成において観察されたものよりも強かった。更に、図4Cの構成の試験では、チャッキング解除が、図4Aで示されている構成よりも速かったが、図4Bで示されている構成よりも遅かった。
[0044] 図5Aは、別の一実施態様による、基板支持体110の一部分の断面側面図である。図5Bは、図5Aの基板支持体110の拡大図である。
[0045] 図5Aでは、基板支持体110の基板受け入れ面112の縁部500が示されている。複数の溝115の一部分は、基板支持体110の基板受け入れ面112上に示されている。縁部500は、基板支持体110の基板受け入れ面112の周囲全体について同様である。同様に、複数の溝115によって形成される溝付き面505は、縁部500の内側で基板支持体110の基板受け入れ面112の全体にわたって実質的に一定である。
[0046] 縁部500は、丸みを帯びた角部510を含む。丸みを帯びた角部510は、凹面202と基板支持体110の基板受け面112との間のインターフェースである。誘電体層515が、基板支持体110の本体300の上面520の上に配置される。誘電体層515は、基板支持体110の基板受け入れ面112に隣接する静電チャック305を含む。誘電体層515はまた、縁部500の周囲に延在し、これもカバーする。誘電体層515はまた、基板支持体110の側壁525もカバーする。側壁525の平面は、上面520の平面に略垂直である。誘電体層515は、概して、本体300をマスク108(図5Aでは示されていない)から電気的に絶縁する。
[0047] 図5Bでは、静電チャック305が、基板支持体110の本体300の上面520上に示されている。インターフェース層530が、本体300の上面520と静電チャック305の誘電体層515との間に示されている。インターフェース層530は、誘電体及び/又は断熱フィルムの1以上の層を含み得る。インターフェース層530はまた、基板支持体110の本体300の上面520と誘電体層515との間の接着を促進するために、(1以上の)粗面を有する陽極酸化層であってもよい。
[0048] 誘電体層515は、酸化アルミニウム(Al2O3)などのセラミック材料を含む。誘電体層515は、第1の部分535Aと第2の部分535Bとから構成される。第1の部分535Aは、電極119の上方に配置され、第2の部分535Bは、電極119の下方に配置される。第2の部分535Bはまた、インターフェース層530と電極119との間に挟まれている。
[0049] 第1の部分535Aと第2の部分535Bとは、第1の厚さ540と第2の厚さ545とを有する。幾つかの実施形態では、第1の厚さ540が、第2の厚さ545と実質的に等しい。幾つかの実施形態では、第1の厚さ540は、約0.2ミリメートル(mm)から約0.4mmであり、例えば0.3mmである。電極119の厚さは、約0.04mmから約0.06mm、例えば約0.05mmである。インターフェース層530の厚さ555は、約0.08mmから約0.013mm、例えば約0.1mmである。静電チャック305及びインターフェース層530の厚さ560は、約0.7mmから約0.8mmであってよい。
[0050] 溝付き面505は、複数の溝115、ならびに溝115に隣接して形成された複数の突出部575を含む。複数の溝115の最外部の溝570の深さ565は、約0.04mmから約0.06mmである。突出部575の高さ580は、約0.02mmから約0.04mmである。
[0051] 図6は、圧縮可能ボタン205の一実施形態を示している、基板支持体110の本体300及びマスクフレーム118の一部分の断面図である。圧縮可能ボタン205は、基板支持体110の凹面202内に形成されたブラインドホール605内に移動可能に配置された接触ピン600を含む。圧縮バネなどの弾性部材610が、ブラインドホール605内に少なくとも部分的に配置される。弾性部材610は、接触ピン600をマスクフレーム118に向けて付勢するために利用される。弾性部材610は、マスクフレーム118との接触を維持しながら、マスクフレーム118の移動に基づいて、接触ピン600がブラインドホール605の下面615に向けて移動することを可能にする。接触ピン600及び/又は弾性部材610の材料は、接触ピン600とマスク108との間の電気的導通又は電気的絶縁の必要性に基づいて作製されてよい。
[0052] 以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱せずに本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって規定される。

Claims (15)

  1. 基板受け入れ面、
    前記基板受け入れ面の周囲に配置された凹み部分、
    前記基板受け入れ面の下方に配置された静電チャック、及び
    前記静電チャックと共に電気回路を形成する、前記凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを備える、基板支持体。
  2. 前記静電チャックは、前記基板支持体の本体の上面に接着された誘電体層を備える、請求項1に記載の基板支持体。
  3. 前記誘電体層はセラミック材料を含む、請求項2に記載の基板支持体。
  4. 前記誘電体層内に電極が埋め込まれている、請求項2に記載の基板支持体。
  5. 前記誘電体層は、前記基板受け入れ面上に溝パターンを形成するためにエンボス加工される、請求項2に記載の基板支持体。
  6. 前記基板受け入れ面は溝パターンを備える、請求項1に記載の基板支持体。
  7. 前記基板受け入れ面は誘電体層を備える、請求項1に記載の基板支持体。
  8. 前記誘電体層は、前記基板受け入れ面の外側に延在する、請求項7に記載の基板支持体。
  9. 前記基板支持体の本体は側壁を含み、前記誘電体層は前記側壁の一部分をカバーする、請求項7に記載の基板支持体。
  10. 導電性材料を含む本体、
    前記本体に接着された誘電体層を備える基板受け入れ面であって、前記本体は前記基板受け入れ面の周囲に配置された凹み部分を含む、基板受け入れ面、
    前記基板受け入れ面の下方に配置された静電チャック、及び
    前記静電チャックと共に電気回路を形成する、前記凹み部分内に形成されたそれぞれの開口部内に配置された複数の圧縮可能ボタンを備える、基板支持体。
  11. 前記圧縮可能ボタンのそれぞれは、導電性材料から作製される、請求項10に記載の基板支持体。
  12. 前記圧縮可能ボタンのそれぞれは、誘電材料から作製される、請求項10に記載の基板支持体。
  13. 前記誘電体層がセラミック材料を含む、請求項10に記載の基板支持体。
  14. 前記誘電体層内に電極が埋め込まれている、請求項13に記載の基板支持体。
  15. 前記誘電体層は、前記基板受け入れ面上に溝パターンを形成するためにエンボス加工される、請求項13に記載の基板支持体。
JP2021544724A 2019-02-05 2020-01-17 堆積プロセスのためのマスクのチャッキングのための基板支持体 Active JP7259060B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962801605P 2019-02-05 2019-02-05
US62/801,605 2019-02-05
PCT/US2020/014061 WO2020163060A1 (en) 2019-02-05 2020-01-17 Substrate support for chucking of mask for deposition processes

Publications (2)

Publication Number Publication Date
JP2022519254A true JP2022519254A (ja) 2022-03-22
JP7259060B2 JP7259060B2 (ja) 2023-04-17

Family

ID=71948279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021544724A Active JP7259060B2 (ja) 2019-02-05 2020-01-17 堆積プロセスのためのマスクのチャッキングのための基板支持体

Country Status (5)

Country Link
US (1) US11967516B2 (ja)
JP (1) JP7259060B2 (ja)
KR (1) KR102646838B1 (ja)
CN (1) CN113711343A (ja)
WO (1) WO2020163060A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922936A (ja) * 1995-03-24 1997-01-21 Applied Materials Inc 静電保持システム
JPH09102536A (ja) * 1995-10-09 1997-04-15 Hitachi Ltd 静電吸着装置
JPH1167885A (ja) * 1997-08-25 1999-03-09 Nissin Electric Co Ltd 基板保持装置
JP2003060016A (ja) * 2001-07-31 2003-02-28 Applied Materials Inc 電流導入端子及び半導体製造装置
WO2010026955A1 (ja) * 2008-09-08 2010-03-11 芝浦メカトロニクス株式会社 基板保持部材、基板処理装置、基板処理方法
JP2013045989A (ja) * 2011-08-26 2013-03-04 Shinko Electric Ind Co Ltd 静電チャック及び半導体・液晶製造装置
JP2013084938A (ja) * 2011-09-30 2013-05-09 Toto Ltd 静電チャック

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360016A (ja) 1989-07-27 1991-03-15 Sanyo Electric Co Ltd 多結晶シリコン膜の製造方法
JPH0478133A (ja) 1990-07-20 1992-03-12 Tokyo Electron Ltd プラズマ処理装置
TW254030B (en) * 1994-03-18 1995-08-11 Anelva Corp Mechanic escape mechanism for substrate
JPH09172055A (ja) 1995-12-19 1997-06-30 Fujitsu Ltd 静電チャック及びウエハの吸着方法
JP5069452B2 (ja) * 2006-04-27 2012-11-07 アプライド マテリアルズ インコーポレイテッド 二重温度帯を有する静電チャックをもつ基板支持体
WO2010097858A1 (ja) 2009-02-27 2010-09-02 株式会社 日立ハイテクノロジーズ 電子顕微鏡および試料保持方法
KR20150138959A (ko) 2014-05-30 2015-12-11 (주)아이씨디 챔버 내 피처리 대상물 접촉구조, 정전 척 및 그 제조방법
US20160348233A1 (en) * 2015-05-29 2016-12-01 Applied Materials, Inc. Grounding of conductive mask for deposition processes
KR102490641B1 (ko) * 2015-11-25 2023-01-20 삼성디스플레이 주식회사 증착 장치 및 증착 방법
WO2017209325A1 (ko) * 2016-06-01 2017-12-07 (주)브이앤아이솔루션 정전척 및 그 제조방법
CN111095522A (zh) * 2017-10-09 2020-05-01 应用材料公司 用于无损衬底处理的静电吸盘
JP2022524034A (ja) * 2019-03-08 2022-04-27 アプライド マテリアルズ インコーポレイテッド 基板処理チャンバ向けのチャッキングのプロセス及びシステム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922936A (ja) * 1995-03-24 1997-01-21 Applied Materials Inc 静電保持システム
JPH09102536A (ja) * 1995-10-09 1997-04-15 Hitachi Ltd 静電吸着装置
JPH1167885A (ja) * 1997-08-25 1999-03-09 Nissin Electric Co Ltd 基板保持装置
JP2003060016A (ja) * 2001-07-31 2003-02-28 Applied Materials Inc 電流導入端子及び半導体製造装置
WO2010026955A1 (ja) * 2008-09-08 2010-03-11 芝浦メカトロニクス株式会社 基板保持部材、基板処理装置、基板処理方法
JP2013045989A (ja) * 2011-08-26 2013-03-04 Shinko Electric Ind Co Ltd 静電チャック及び半導体・液晶製造装置
JP2013084938A (ja) * 2011-09-30 2013-05-09 Toto Ltd 静電チャック

Also Published As

Publication number Publication date
WO2020163060A1 (en) 2020-08-13
US11967516B2 (en) 2024-04-23
JP7259060B2 (ja) 2023-04-17
KR20210111364A (ko) 2021-09-10
CN113711343A (zh) 2021-11-26
KR102646838B1 (ko) 2024-03-11
US20220122876A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
US7959735B2 (en) Susceptor with insulative inserts
US8982530B2 (en) Methods and apparatus toward preventing ESC bonding adhesive erosion
EP2743371B1 (en) Deposition apparatus, method of forming thin film using the same and method of manufacturing organic light emitting display apparatus
TW201933530A (zh) 靜電夾盤組件、靜電夾盤及聚焦環
US9340876B2 (en) Mask for deposition process
JPH04186653A (ja) 静電チャック
KR19990063844A (ko) 진공처리기 내의 유전성 피처리물의 정전기식유지방법 및 장치
CN105452523B (zh) 用于基板的保持布置以及使用所述用于基板的保持布置的设备和方法
KR20210046872A (ko) 내플라즈마성 코팅을 갖는 섀도우 마스크
KR102596404B1 (ko) 증착 프로세스들을 위한 전도성 마스크의 접지
JP7259060B2 (ja) 堆積プロセスのためのマスクのチャッキングのための基板支持体
TW201943013A (zh) 在其部分上具有電極之雙極靜電夾具
TW202111846A (zh) 為了產量效率預對準載體、晶圓及載體-晶圓組合的方法
JP7224511B2 (ja) 堆積の均一性を改善するための、様々なプロファイルを有する側部を有するシャドーフレーム
KR20090102258A (ko) 플라즈마 처리장치용 기판 트레이
TW201838478A (zh) 成膜方法及電子裝置的製造方法、以及遮罩保持體
TWI791773B (zh) 基板載置構造體及電漿處理裝置
JP2012186489A (ja) 基板載置台及び基板処理装置
WO2015014410A1 (en) Holding arrangement for substrates
KR102183040B1 (ko) 기판을 마스킹하기 위한 마스크 어레인지먼트, 기판을 프로세싱하기 위한 장치, 및 이를 위한 방법
KR20130099443A (ko) 정전척 및 그 제조방법
KR102324032B1 (ko) 기판지지대 및 그가 설치된 기판처리장치
CN112640081A (zh) 静电吸盘组件和静电吸盘制造方法
KR20150097895A (ko) 화학 기상 증착 장치
KR20140144970A (ko) 증착 테스트 마스크 및 증착 테스트 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230405

R150 Certificate of patent or registration of utility model

Ref document number: 7259060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150