JP2013038306A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2013038306A
JP2013038306A JP2011174747A JP2011174747A JP2013038306A JP 2013038306 A JP2013038306 A JP 2013038306A JP 2011174747 A JP2011174747 A JP 2011174747A JP 2011174747 A JP2011174747 A JP 2011174747A JP 2013038306 A JP2013038306 A JP 2013038306A
Authority
JP
Japan
Prior art keywords
chips
electronic device
fixing member
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011174747A
Other languages
English (en)
Other versions
JP5741306B2 (ja
Inventor
Junya Ikeda
淳也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011174747A priority Critical patent/JP5741306B2/ja
Publication of JP2013038306A publication Critical patent/JP2013038306A/ja
Application granted granted Critical
Publication of JP5741306B2 publication Critical patent/JP5741306B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】信頼性の高い電子装置及びその製造方法を提供する。
【解決手段】複数のチップ１２ａ，１２ｂと、複数のチップを埋め込む樹脂層１０と、互いに隣接するチップ同士を電気的に接続する配線２６と、配線により電気的に接続されたチップに係合し、樹脂層より熱膨張率が低く、配線により電気的に接続されたチップ同士を固定する固定部材１８とを有している。
【選択図】図１

Description

本発明は、電子装置及びその製造方法に関する。
複数のチップを１つのパッケージに収めてモジュール化したマルチチップモジュール（マルチチップパッケージ）が提案されている。
マルチチップモジュールは、異なる種類の複数のチップを１つのパッケージに収めることが可能であり、高集積化等に寄与し得るため、大きな注目を集めている。
特開２００７−２６０８６６号公報 特開２００４−３３５６２９号公報 特開２００５−３５３６４４号公報 特許第３０９１２１４号公報
小野塚 豊、他２名、"異種デバイスを高密度集積化できる擬似ＳＯＣ技術"、東芝レビュー、2009年、Vol. 64、No. 2、p. 52-55
しかしながら、提案されているマルチチップモジュールでは、必ずしも十分に高い信頼性が得られないことが考えられる。
本発明の目的は、信頼性の高い電子装置及びその製造方法を提供することにある。
実施形態の一観点によれば、複数のチップと、前記複数のチップを埋め込む樹脂層と、互いに隣接する前記チップ同士を電気的に接続する配線と、前記配線により電気的に接続された前記チップに係合し、前記樹脂層より熱膨張率が低く、前記配線により電気的に接続された前記チップ同士を固定する固定部材とを有することを特徴とする電子装置が提供される。
実施形態の他の観点によれば、複数のチップを樹脂層により埋め込む工程と、互いに隣接する前記チップに係合し、前記樹脂層より熱膨張率が低く、互いに隣接する前記チップ同士を固定する固定部材を形成する工程と、互いに隣接する前記チップ同士を電気的に接続する配線を形成する工程とを有することを特徴とする電子装置の製造方法が提供される。
開示の電子装置及びその製造方法によれば、配線により電気的に接続されたチップに係合し、樹脂層より熱膨張率が低く、配線により電気的に接続されたチップ同士を固定する固定部材が形成されている。かかる固定部材が形成されているため、樹脂層が熱膨張した場合であっても、配線により電気的に接続されたチップ同士を固定することができる。このため、配線の断線を防止することができ、ひいては、信頼性の高い電子装置を提供することができる。
図１は、第１実施形態による電子装置を示す断面図である。 図２は、第１実施形態による電子装置の平面図である。 図３は、第１実施形態による電子装置を回路基板に実装した状態を示す断面図である。 図４は、第１実施形態による電子装置の製造方法を示す工程図（その１）である。 図５は、第１実施形態による電子装置の製造方法を示す工程図（その２）である。 図６は、第１実施形態による電子装置の製造方法を示す工程図（その３）である。 図７は、第１実施形態による電子装置の製造方法を示す工程図（その４）である。 図８は、第１実施形態による電子装置の製造方法を示す工程図（その５）である。 図９は、第１実施形態による電子装置の製造方法を示す工程図（その６）である。 図１０は、第１実施形態による電子装置の製造方法を示す工程図（その７）である。 図１１は、第１実施形態による電子装置の製造方法を示す工程図（その８）である。 図１２は、第１実施形態による電子装置の製造方法を示す工程図（その９）である。 図１３は、第１実施形態による電子装置の製造方法を示す工程図（その１０）である。 図１４は、第１実施形態による電子装置の製造方法を示す工程図（その１１）である。 図１５は、第１実施形態による電子装置の製造方法を示す工程図（その１２）である。 図１６は、第１実施形態による電子装置の製造方法を示す工程図（その１３）である。 図１７は、第１実施形態による電子装置の製造方法を示す工程図（その１４）である。 図１８は、第１実施形態による電子装置の製造方法を示す工程図（その１５）である。 図１９は、第１実施形態による電子装置の製造方法を示す工程図（その１６）である。 図２０は、第１実施形態による電子装置の製造方法を示す工程図（その１７）である。 図２１は、第１実施形態による電子装置の製造方法を示す工程図（その１８）である。 図２２は、第１実施形態による電子装置の製造方法を示す工程図（その１９）である。 図２３は、第１実施形態による電子装置の製造方法を示す工程図（その２０）である。 図２４は、第１実施形態による電子装置の製造方法を示す工程図（その２１）である。 図２５は、第１実施形態による電子装置の製造方法を示す工程図（その２２）である。 図２６は、第１実施形態による電子装置の製造方法を示す工程図（その２３）である。 図２７は、第１実施形態による電子装置の製造方法を示す工程図（その２４）である。 図２８は、第１実施形態による電子装置の製造方法を示す工程図（その２５）である。 図２９は、第１実施形態による電子装置の製造方法を示す工程図（その２６）である。 図３０は、第１実施形態による電子装置の製造方法を示す工程図（その２７）である。 図３１は、第１実施形態の変形例による電子装置の製造方法を示す工程図（その１）である。 図３２は、第１実施形態の変形例による電子装置の製造方法を示す工程図（その２）である。 図３３は、第１実施形態の変形例による電子装置の製造方法を示す工程図（その３）である。 図３４は、第１実施形態の変形例による電子装置の製造方法を示す工程図（その４）である。 図３５は、第２実施形態による電子装置及びその製造方法を示す断面図である。 図３６は、第２実施形態による電子装置の製造方法を示す工程断面図（その１）である。 図３７は、第２実施形態による電子装置の製造方法を示す工程断面図（その２）である。 図３８は、第２実施形態による電子装置の製造方法を示す工程断面図（その３）である。 図３９は、第２実施形態による電子装置の製造方法を示す工程断面図（その４）である。 図４０は、第２実施形態による電子装置の製造方法を示す工程断面図（その５）である。
マルチチップモジュールにおいては、複数のチップを樹脂層により封止した後、複数のチップを互いに電気的に接続するための配線（再配線）が樹脂層上に形成される。
樹脂層の熱膨張率は比較的大きいため、樹脂層の熱膨張により、配線に大きなストレスが加わってしまう場合がある。
配線に大きなストレスが加わると、配線の断線等が生じてしまい、製造歩留りや信頼性の低下を招いてしまうこととなる。
［第１実施形態］
第１実施形態による電子装置及びその製造方法について図１乃至図３０を用いて説明する。
（電子装置）
まず、本実施形態による電子装置について図１乃至図３を用いて説明する。図１は、本実施形態による電子装置を示す断面図である。図２は、本実施形態による電子装置の平面図である。図１（ａ）は、図２のＡ−Ａ′線断面に対応しており、図１（ｂ）は、図２のＢ−Ｂ′線断面に対応している。図３は、本実施形態による電子装置を回路基板に実装した状態を示す断面図である。
図１に示すように、樹脂層（モールド樹脂層、封止樹脂層）１０には、複数のチップ（ベアチップ）１２ａ，１２ｂが埋め込まれている。樹脂層１０の材料としては、例えば熱可塑性の樹脂が用いられている。より具体的には、樹脂層１０の材料として、フィラーが混入されたエポキシ系樹脂が用いられている。樹脂層１０の熱膨張率は、例えばシリコンの熱膨張率の１００倍程度である。従って、樹脂層１０の熱膨張率は、チップ１２ａ，１２ｂや配線２６の熱膨張率と比較して著しく大きい。
チップ１２ａ，１２ｂとしては、例えば半導体チップ等が挙げられる。かかる半導体チップ１２ａ，１２ｂとしては、例えばチップ状のＬＳＩ（Large Scale Integration）等が挙げられる。
なお、チップ１２ａ，１２ｂは、半導体チップに限定されるものではない。例えば、チップ１２ａ，１２ｂは、チップ抵抗、チップコンデンサ、ＭＥＭＳ素子等であってもよい。
また、半導体チップ１２ａ，１２ｂは、シリコン系の半導体チップに限定されるものではなく、化合物半導体の半導体チップであってもよい。例えば、チップ１２ａがシリコン系の半導体チップであり、チップ１２ｂが化合物半導体の半導体チップであってもよい。
また、樹脂層１０に埋め込まれた複数のチップ１２ａ，１２ｂは、互いに異なる種類のチップであってもよいし、互いに同じ種類のチップであってもよい。ここでは、チップ１２ａ，１２ｂとして、互いに異なる種類のチップが用いられている。
また、ここでは、１つのマルチチップモジュールに２つのチップ１２ａ，１２ｂが含まれている場合を例に説明するが、１つのマルチチップモジュールに含まれるチップの数は２つに限定されるものではなく、３つ以上であってもよい。
樹脂層１０の厚さは、例えば３００μｍ程度とする。チップ１２ａ，１２ｂの厚さは、例えば２００μｍ程度とする。なお、樹脂層１０の厚さが、チップ１２ａ，１２ｂの厚さと等しくてもよい。
チップ１２ａ，１２ｂの一方の面（図１における紙面上側の面）及びチップ１２ａ，１２ｂの電極（表面電極、外部接続電極）１４ａ，１４ｂは、樹脂層１０の一方の面（図１における紙面上側の面）に露出している。
チップ１２ａ，１２ｂの一方の面（図１における紙面上側の面）には、凹部１６が形成されている。かかる凹部１６は、互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８が係合するものである。凹部１６は、例えばチップ１２ａ，１２ｂの四隅に形成されている。凹部１６の開口寸法は、例えば５０μｍ径〜１００μｍ径程度とする。凹部１６の深さは、例えば５０μｍ〜１００μｍ程度とする。
チップ１２ａ，１２ｂが埋め込まれた樹脂層１０の一方の面（図１における紙面上側の面）上には、凹部１６に係合する固定部材１８が形成されている。固定部材１８は、互いに隣接するチップ１２ａ，１２ｂ同士を固定するものである。互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８の一部は、チップ１２ａの凹部１６に係合しており、当該固定部材１８の他の一部は、当該チップ１２ａに隣接する他のチップ１２ｂの他の凹部１６に係合している。
後述するように、本実施形態では、複数のマルチチップモジュール（マルチチップパッケージ）２が一括して形成される。複数のマルチチップモジュール２を一括して形成した後には、ダイシングライン（ダイシング領域、スクライブライン、スクライブ領域）６６（図２６参照）に沿って切断が行われ、マルチチップモジュール２が個片化される。この場合、ダイシングライン６６によって区画されるデバイス領域６８内において互いに隣接しているチップ１２ａ，１２ｂ同士を固定する固定部材１８は、切断されない。一方、ダイシングライン６６を挟んで互いに隣接していたチップ１２ａ，１２ｂ同士を固定していた固定部材１８は、ダイシングライン６６において切断される。
このため、チップ１２ａ，１２ｂが埋め込まれた樹脂層１０の一方の面（図１における紙面上側の面）上には、隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８のみならず、ダイシングライン６６において切断された固定部材１８も存在している。ダイシングライン６６に沿って樹脂層１０と一緒に固定部材１８が切断されているため、切断された固定部材１８の切断面と樹脂層１０の切断面とが揃っている。
固定部材１８の熱膨張率は、樹脂層１０の熱膨張率に対して十分に低いことが好ましい。また、固定部材１８の熱膨張率は、配線２６の熱膨張率以下であることが好ましい。即ち、固定部材１８の熱膨張率は、配線２６の熱膨張率と同等、又は、配線２６の熱膨張率より小さいことが好ましい。固定部材１８は、樹脂層１０が熱膨張した場合であっても、互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくためのものだからである。配線２６の材料として例えば銅（Ｃｕ）を用いる場合には、固定部材１８の材料として、例えば、Ｃｕ、クロム（Ｃｒ）、タングステン（Ｗ）、又は、二酸化シリコン（ＳｉＯ２）等を用いることができる。
また、固定部材１８は、チップ１２ａ，１２ｂ内に形成されているいずれの電気的素子（トランジスタ等の能動素子や、抵抗、コンデンサ等の受動素子等）にも電気的に接続されていない。
固定部材１８は、機械的強度が比較的高いことが好ましい。固定部材１８は、互いに隣接するチップ１２ａ，１２ｂ同士を固定するためのものだからである。固定部材１８の断面積を大きめに設定すれば、固定部材１８の機械的強度を比較的高く設定することが可能である。このため、固定部材１８の断面積は、配線２６の断面積の例えば５倍以上に設定することが好ましい。より好ましくは、固定部材１８の断面積を、配線２６の断面積の例えば１００倍以上に設定する。ここでは、固定部材１８の断面積を、例えば５００μｍ２程度とする。
固定部材１８が形成された樹脂層１０上には、固定部材１８を覆うように絶縁膜２０が形成されている。絶縁膜２０の材料としては、例えばポリイミド系樹脂又はフェノール系樹脂等が用いられている。絶縁膜２０の膜厚は、例えば１０μｍ〜１００μｍ程度とする。
絶縁膜２０には、チップ１２ａ，１２ｂの電極１４ａ，１４ｂにそれぞれ達する開口部（コンタクトホール）２２が形成されている。
開口部２２内にはビア２４が形成されている。
絶縁膜２０の一方の面（図１における紙面上側の面）には、ビア２４と一体に形成された配線２６が形成されている。互いに隣接するチップ１２ａ，１２ｂ同士を電気的に接続する配線２６の一方の側は、チップ１２ａの電極１４ａに接続されており、当該配線２６の他方の側は、当該チップ１２ａに隣接する他のチップ１２ｂの他の電極１４ｂに接続されている。配線２６の断面積は、例えば２５μｍ２程度とする。
絶縁膜２０の一方の面（図１における紙面上側の面）には、配線２６を覆うように絶縁膜２８が形成されている。絶縁膜２８の材料としては、例えばポリイミド系樹脂又はフェノール系樹脂等が用いられている。絶縁膜２８の膜厚は、例えば５〜５０μｍ程度とする。
絶縁膜２８には、配線２６にそれぞれ達する開口部（コンタクトホール）３０が形成されている。
開口部３０内には、ビア（導体プラグ）３２が形成されている。
絶縁膜２８の一方の面（図１における紙面上側の面）には、ビア３２と一体形成された電極パッド３４が形成されている。
絶縁膜２８の一方の面（図１における紙面上側の面）には、絶縁膜３６が形成されている。絶縁膜３６の材料としては、例えばポリイミド系樹脂又はフェノール系樹脂等が用いられている。絶縁膜３６の厚さは、例えば１０μｍ〜１００μｍ程度である。
絶縁膜３６には、電極パッド３４を露出する開口部３８が形成されている。
電極パッド３４の一方の面（図１における紙面上側の面）には、例えば半田バンプ４０が形成されている。半田バンプ４０は、電極パッド３４及び配線２６等を介してチップ１２ａ，１２ｂの電極１４ａ，１４ｂにそれぞれ電気的に接続されている。
こうして、本実施形態による電子装置（マルチチップモジュール）２が形成されている。
マルチチップモジュール２は、図３に示すように、回路基板４２上に実装される。回路基板４２の表面には、電極４４が形成されている。電極４４は、回路基板４２に形成された配線（図示せず）等に接続されている。電極４４の材料としては、例えばＣｕ、アルミニウム（Ａｌ）等が用いられる。回路基板４２としては、例えば樹脂基板やセラミックス基板等が用いられる。
マルチチップモジュール２の電極パッド３４と回路基板４２の電極４４とは、例えば半田バンプ（半田ボール）４０を用いて接合される。
このように、本実施形態による電子装置では、互いに隣接するチップ１２ａ，１２ｂに係合し、樹脂層１０より熱膨張率が低く、互いに隣接するチップ１２ａ，１２ｂを固定する固定部材１８が形成されている。本実施形態によれば、かかる固定部材１８が形成されているため、樹脂層１０が熱膨張した場合であっても互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくことができ、配線２６に加わるストレスを緩和することができる。このため、本実施形態によれば、配線２６の断線を防止することができ、信頼性の高い電子装置を提供することができる。
（電子装置の製造方法）
次に、本実施形態による電子装置の製造方法を図４乃至図３０を用いて説明する。図４乃至図３０は、本実施形態による電子装置の製造方法を示す工程図である。図４は、断面図である。図５は、平面図である。図４（ｂ）は、図５のＣ−Ｃ′線断面に対応している。図６及び図７は断面図である。図８は、平面図である。図７（ａ）は、図８のＡ−Ａ′断面に対応しており、図７（ｂ）は、図８（ｂ）のＢ−Ｂ′線断面に対応している。図９乃至図１４は、断面図である。図１５及び図１６は、平面図である。図１４（ａ）は、図１５のＡ−Ａ′断面に対応しており、図１４（ｂ）は、図１５のＢ−Ｂ′線断面に対応している。図１５は、図１６において破線で囲まれた部分に対応している。図１７乃至図１９は、断面図である。図２０は、平面図である。図１９（ａ）は、図２０のＡ−Ａ′断面に対応しており、図１９（ｂ）は、図２０のＢ−Ｂ′線断面に対応している。図２１乃至図２４は、断面図である。図２５は、平面図である。図２４（ａ）は、図２５のＡ−Ａ′断面に対応しており、図２４（ｂ）は、図２５のＢ−Ｂ′線断面に対応している。図２６は、平面図である。図２７は、断面図である。図２８は、平面図である。図２７（ａ）は、図２８のＡ−Ａ′断面に対応しており、図２７（ｂ）は、図２８のＢ−Ｂ′線断面に対応している。図２９及び図３０は、断面図である。
本実施形態では、支持基板４６上に複数のマルチチップモジュール２を一括して形成し、この後、マルチチップモジュール２を個片化する場合を例に説明する。
なお、支持基板４６上に複数のマルチチップモジュール２を一括して形成することに限定されるものではない。例えば、支持基板４６上に１つのマルチチップモジュール２を形成してもよい。
まず、図４（ａ）に示すように、例えばテープラミネート法により、支持基板４６上に、厚さ１００μｍ〜３００μｍ程度の粘着層４８を形成する。支持基板４６としては、例えばシリコン基板、ステンレス（ＳＵＳ）基板等を用いる。支持基板４６の厚さは、例えば０．５ｍｍ〜２．０ｍｍ程度とする。支持基板４６の寸法は、例えば１００ｍｍ径〜３００ｍｍ径程度とする。粘着層４８としては、例えば、熱可塑性接着剤を形成する。より具体的には、粘着層４８として、例えば、熱可塑性のエポキシ系樹脂のテープ状の接着剤等を用いる。粘着層４８の厚さは、例えば１００μｍ〜３００μｍとする。
次に、粘着層４８上にチップ１２ａ，１２ｂを配置する（図４（ｂ）及び図５参照）。チップ１２ａ，１２ｂとしては、例えば半導体チップ等が挙げられる。かかる半導体チップ１２ａ，１２ｂとしては、例えばＬＳＩ（Large Scale Integration）等が挙げられる。半導体チップ１２ａ，１２ｂの一辺の寸法は、例えば１ｍｍ〜２０ｍｍ程度とする。
樹脂層１０に埋め込まれた複数のチップ１２ａ，１２ｂは、互いに異なる種類のチップであってもよいし、互いに同じ種類のチップであってもよい。ここでは、チップ１２ａ，１２ｂとして、互いに異なる種類のチップを用いる。
チップ１２ａ，１２ｂは、半導体チップに限定されるものではない。例えば、チップ１２ａ，１２ｂは、チップ抵抗やチップコンデンサ等であってもよい。
粘着層４８上にチップ１２ａ，１２ｂを配置する際には、チップ１２ａ，１２ｂの電極１４ａ，１４ｂが粘着層４８に接するように、チップ１２ａ，１２ｂを配置する。こうして、複数のマルチチップモジュール２の分のチップ１２ａ，１２ｂが、粘着層４８上に配置される。
次に、図６（ａ）に示すように、チップ１２ａ，１２ｂが配された粘着層４８上の全面に、樹脂層１０を形成する。樹脂層１０は、金型等により成形される。樹脂層１０の材料としては、例えば熱可塑性の樹脂を用いる。より具体的には、樹脂層１０の材料としてフィラーが混入されたエポキシ系樹脂を用いる。樹脂層１０の材料として熱可塑性の樹脂を用いる場合には、チップ１２ａ，１２ｂが配された粘着層４８上に、加熱により可塑化された樹脂を供給する。そして、樹脂を冷却することにより、樹脂層１０を硬化する。樹脂層１０の厚さは、チップ１２ａ，１２ｂの厚さに対して、例えば５０μｍ以上厚く設定する。こうして、チップ１２ａ，１２ｂが樹脂層１０により埋め込まれる。
次に、図６（ｂ）に示すように、支持基板４６及び粘着層４８を、樹脂層１０及びチップ１２ａ，１２ｂから剥離する。即ち、チップ１２ａ，１２ｂが埋め込まれた樹脂層１０から、支持基板４６及び粘着層４８を除去する。粘着層４８として熱剥離が可能な接着剤（接着テープ）を用いた場合には、支持基板４６及び粘着層４８を樹脂層１０及びチップ１２ａ，１２ｂから剥離する際に、熱処理を行うことにより粘着層４８の粘着力を低下させる。構造体５０の一方の面（粘着層４８と接していた面）には、チップ１２ａ，１２ｂの電極１４ａ，１４ｂが露出した状態となる。こうして、チップ１２ａ，１２ｂが樹脂層１０中に埋め込まれた構造体（擬似ウェハ、樹脂基板）５０が得られる。
なお、このような技術は、擬似ＳＯＣ（System On Chip）技術と称される。
次に、構造体５０の上下を反転させる（図７及び図８参照）。
次に、構造体５０の一方の面（チップ１２ａ，１２ｂの電極１４ａ，１４ｂが露出している面）上の全面に、例えばスピンコート法により、フォトレジスト膜５２を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜５２に開口部５４を形成する。開口部５４は、チップ１２ａ，１２ｂに凹部１６を形成するためのものである。開口部５４の開口寸法は、例えば５０μｍ径〜１００μｍ径程度とする（図９参照）。
次に、フォトレジスト膜５２をマスクとし、例えばドライエッチングにより、チップ１２ａ，１２ｂをエッチングする。エッチングガスとしては、例えばＯ２ガス、ＣＦガス等を用いる。これにより、凹部１６がチップ１２ａ，１２ｂに形成される。凹部１６の深さは、例えば５０μｍ〜１００μｍ程度とする。
この後、例えばアッシングにより、フォトレジスト膜５２を剥離する（図１０参照）。
次に、構造体５０の一方の面（チップ１２ａ，１２ｂの電極１４ａ，１４ｂ及び凹部１６が露出している面）上の全面に、例えばスパッタリング法により、例えば膜厚５０ｎｍ〜３００ｎｍ程度のシード層５６を形成する。固定部材１８の材料として、例えばＣｕを用いる場合には、シード層５６の材料として、Ｃｕを用いる（図１１参照）。
次に、構造体５０の一方の面（図１２における紙面上側の面）上の全面に、例えばスピンコート法により、フォトレジスト膜５８を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜５８に開口部６０を形成する。開口部６０は、固定部材１８を形成するためのものである（図１２参照）。
次に、例えば電気めっき法により、固定部材１８を形成する（図１３参照）。
固定部材１８の熱膨張率は、樹脂層１０の熱膨張率に対して十分に低いことが好ましい。また、固定部材１８の熱膨張率は、配線２６の熱膨張率以下であることが好ましい。固定部材１８は、樹脂層１０が熱膨張した場合であっても、互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくためのものだからである。配線２６の材料として例えばＣｕを用いる場合には、固定部材１８の材料として、例えば、Ｃｕ、Ｃｒ、Ｗ、又は、ＳｉＯ２等を用いることができる。ここでは、固定部材１８の材料として、Ｃｕを用いる。
固定部材１８は、機械的強度が比較的高いことが好ましい。固定部材１８は、互いに隣接するチップ１２ａ，１２ｂ同士を固定するためのものだからである。固定部材１８の断面積を大きめに設定すれば、固定部材１８の機械的強度を比較的高く設定することが可能である。このため、固定部材１８の断面積は、配線２６の断面積の例えば５倍以上に設定することが好ましい。より好ましくは、固定部材１８の断面積を、配線２６の断面積の例えば１００倍以上に設定する。ここでは、固定部材１８の断面積を、例えば５００μｍ２程度とする。
次に、固定部材１８の周囲に露出している部分のシード層５６を、例えばウェットエッチングにより除去する。エッチング液としては、例えば硫酸系のエッチング液を用いる。
こうして、互いに隣接するチップ１２ａ，１２ｂに係合し、互いに隣接するチップ１２ａ，１２ｂを固定する固定部材１８が形成される（図１４及び図１５参照）。
次に、構造体５０の一方の面（図１７における紙面上側の面）上の全面に、例えばスピンコート法により、例えば感光性の樹脂の絶縁膜２０を形成する（図１７参照）。絶縁膜２０の材料としては、例えばポリイミド系樹脂又はフェノール系樹脂等を用いる。
次に、絶縁膜２０に対してプリベークを行う。プリベークの温度は、例えば１００℃〜１２０℃程度とする。プリベークの時間は、例えば１分〜２分程度とする。
次に、開口部２２のパターンを絶縁膜２０に露光する。開口部２２は、後述するビア（導体プラグ）２４を埋め込むためのものである。
次に、絶縁膜２０に対して、現像を行う。現像液としては、例えばＴＭＡＨ（Tetra Methyl Ammonium Hydroxide、水酸化テトラメチルアンモニウム）水溶液を用いる。
次に、絶縁膜２０に対して、キュアを行う。キュアの温度は、例えば２００℃〜２５０℃程度とする。キュアの時間は、例えば１時間〜２時間程度とする。
こうして、電極１４ａ，１４ｂに達する開口部２２が形成された絶縁膜２０が得られる（図１８参照）。絶縁膜２０の厚さは、例えば１０μｍ〜１００μｍ程度となる。
次に、例えばスパッタリング法により、例えば膜厚１０ｎｍ〜５０ｎｍ程度の密着層（図示せず）を形成する。密着層の材料としては、例えばチタン（Ｔｉ）を用いる。
次に、例えばスパッタリング法により、例えば膜厚５０ｎｍ〜３００ｎｍ程度のシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、ビア２４及び配線２６を形成するためのものである。
次に、例えば電気めっき法により、例えばビア２４及び配線２６を形成する。ビア２４及び配線２６の材料としては、例えばＣｕを用いる。ビア２６及び配線２８は、一体的に形成される。
次に、例えばアッシングにより、フォトレジスト膜を剥離する。
次に、配線２６の周囲に露出している部分のシード層及び密着層を、例えばウェットエッチング又はドライエッチングにより除去する。
こうして、チップ１２ａ，１２ｂの電極１４ａ，１４ｂにビア２４を介して電気的に接続された配線（再配線層）２６が形成される（図１９及び図２０参照）。
次に、構造体２０の一方の面（図２１における紙面上側の面）上の全面に、例えばスピンコート法により、例えば感光性の樹脂の絶縁膜２８を形成する。絶縁膜２８の材料としては、例えば、感光性のポリイミド系樹脂、又は、感光性のフェノール系樹脂を用いる。かかる感光性フェノール系樹脂としては、例えば、ＪＳＲ株式会社製の感光性のフェノール系樹脂（型番：ＷＰＲ５１００）等が挙げられる。
次に、絶縁膜２８に対してプリベークを行う。プリベークの温度は、例えば１００℃〜１２０℃程度とする。プリベークの時間は、例えば１分〜２分程度とする。
絶縁膜２８をプリベークする際には、各々の構成要素が熱膨張率に応じて膨張する。本実施形態によれば、互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８が形成されているため、樹脂層１０が熱膨張した場合であっても、互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくことができる。このため、本実施形態によれば、配線２６に加わるストレスを緩和することができ、ひいては、絶縁膜２８をプリベークする際に配線２６の断線が生じるのを防止することができる。
次に、開口部３０のパターンを絶縁膜２８に露光する。開口部３０は、後述するビア（導体プラグ）３２を埋め込むためのものである。
次に、絶縁膜２８に対して、現像を行う。現像液としては、例えばＴＭＡＨ水溶液を用いる。
次に、絶縁膜２８に対して、キュアを行う。キュアの温度は、例えば２００℃〜２５０℃程度とする。キュアの時間は、例えば１時間〜２時間程度とする。
絶縁膜２８をキュアする際には、各々の構成要素が熱膨張率に応じて膨張する。本実施形態では、互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８が形成されているため、樹脂層１０が熱膨張した場合であっても、互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくことができる。このため、本実施形態によれば、配線２６に加わるストレスを緩和することができ、ひいては、絶縁膜２８をキュアする際に配線２６の断線が生じるのを防止することができる。
こうして、配線２６に達する開口部３０が形成された絶縁膜２８が得られる（図２１参照）。絶縁膜２８の厚さは、例えば５μｍ〜５０μｍ程度となる。
次に、例えばスパッタリング法により、例えば膜厚１０ｎｍ〜５０ｎｍ程度の密着層（図示せず）を形成する。密着層の材料としては、例えばＴｉを用いる。
次に、例えばスパッタリング法により、例えば膜厚５０ｎｍ〜３００ｎｍ程度のシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、ビア３２及び電極パッド３４を形成するためのものである。
次に、例えば電気めっき法により、例えばビア３２及び電極パッド３４を形成する。ビア３２及び電極パッド３４は、一体的に形成される。
次に、例えばアッシングにより、フォトレジスト膜を剥離する。
次に、電極パッド３４の周囲に露出している部分のシード層及び密着層を、例えばウェットエッチング又はドライエッチングにより除去する。
こうして、ビア３２を介して配線２６にそれぞれ電気的に接続された電極パッド３４が形成される（図２２参照）。
次に、構造体５０の一方の面（図２３における紙面上側の面）上の全面に、例えばスピンコート法により、例えば感光性の樹脂の絶縁膜３６を形成する。絶縁膜３６の材料としては、例えば、感光性のポリイミド系樹脂、又は、感光性のフェノール系樹脂等を用いる。かかる感光性フェノール系樹脂としては、例えばＪＳＲ株式会社製の感光性のフェノール系樹脂（型番：ＷＰＲ５１００）等が挙げられる。
次に、絶縁膜３６に対してプリベークを行う。プリベークの温度は、例えば１００℃〜１２０℃程度とする。プリベークの時間は、例えば１分〜２分程度とする。
絶縁膜３６をプリベークする際には、各々の構成要素が熱膨張率に応じて膨張する。本実施形態では、互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８が形成されているため、樹脂層１０が熱膨張した場合であっても、互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくことができる。このため、本実施形態によれば、配線２６に加わるストレスを緩和することができ、ひいては、絶縁膜３６をプリベークする際に配線２６の断線が生じるのを防止することができる。
次に、開口部３８のパターンを絶縁膜３６に露光する。開口部３８は、後述する半田バンプ４０を形成するためのものである。開口部３８の開口寸法は、例えば５０μｍ径〜５００μｍ径程度とする。
次に、絶縁膜３６に対して、現像を行う。現像液としては、例えばＴＭＡＨ水溶液を用いる。
次に、絶縁膜３６に対して、キュアを行う。キュアの温度は、例えば２００℃〜２５０℃程度とする。キュアの時間は、例えば１時間〜２時間程度とする。
絶縁膜３６をキュアする際には、各々の構成要素が熱膨張率に応じて膨張する。本実施形態では、互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８が形成されているため、樹脂層１０が熱膨張した場合であっても、互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくことができる。このため、本実施形態によれば、配線２６に加わるストレスを緩和することができ、ひいては、絶縁膜３６をキュアする際に配線２６の断線が生じるのを防止することができる。
こうして、電極パッド３４に達する開口部３８が形成された絶縁膜３６が得られる（図２３参照）。絶縁膜３６の膜厚は、例えば１０μｍ〜１００μｍ程度とする。
次に、開口部３８内に露出する電極パッド３４上に、半田バンプ（半田ボール）４０を形成する。半田バンプ４０は、電極パッド３４及び配線２６等を介してチップ１２ａ，１２ｂの電極１４ａ，１４ｂにそれぞれ電気的に接続される。
こうして、複数のマルチチップモジュール２が一括して形成される（図２４及び図２５参照）。
次に、例えばダイシングを行うことにより、複数のマルチチップモジュール２を個片化する（図２６参照）。図２６における一点鎖線は、デバイス領域６８を区画するダイシングライン６６を示している。ダイシングを行う際、ダイシングライン６６によって区画されるデバイス領域６８内において互いに隣接しているチップ１２ａ，１２ｂ同士を固定する固定部材１８は、切断されない。一方、ダイシングライン６６を挟んで互いに隣接しているチップ１２ａ，１２ｂ同士を固定している固定部材１８は、ダイシングライン６６において切断される。ダイシングライン６６に沿って樹脂層１０と一緒に固定部材１８が切断されるため、切断された固定部材１８の切断面と樹脂層１０の切断面とは揃った状態となる。
こうして、個片化された本実施形態による電子装置（マルチチップモジュール）２が得られる（図２７及び図２８参照）。
次に、回路基板４２上に、マルチチップモジュール２を配置する（図２９参照）。回路基板４２としては、例えば樹脂基板やセラミックス基板等が用いられている。回路基板４２の表面には、マルチチップモジュール２のバンプ４０と接続するための電極４４が形成されている。電極４４の材料としては、例えばＣｕ又はＡｌ等を用いる。電極４４は、回路基板４２に形成された配線（図示せず）等に接続されている。マルチチップモジュール２を回路基板４２上に配置する際には、マルチチップモジュール２のバンプ４０と回路基板４２の電極４４とが互いに接するように、マルチチップモジュール２を回路基板４２上に配置する。
こうして、回路基板４２上にマルチチップモジュール２が配置される。
次に、熱処理（リフロー）を行うことにより、マルチチップモジュール２側の電極パッド３４と回路基板４２側の電極４４とを半田バンプ４０により接合する（図３０参照）。熱処理温度は、例えば２５０℃〜３５０℃程度とする。熱処理時間は、例えば１分〜５分程度とする。
熱処理を行う際には、各々の構成要素が熱膨張率に応じて膨張する。本実施形態では、互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８が形成されているため、樹脂層１０が熱膨張した場合であっても、互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくことができる。このため、本実施形態によれば、配線２６に加わるストレスを緩和することができ、ひいては、半田接合のための熱処理の際に配線２６の断線が生じるのを防止することができる。
このように、本実施形態によれば、互いに隣接するチップ１２ａ，１２ｂに係合し、樹脂層１０より熱膨張率が小さく、互いに隣接するチップ１２ａ，１２ｂを固定する固定部材１８を形成する。本実施形態によれば、かかる固定部材１８を形成するため、樹脂層１０が熱膨張した場合であっても、互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくことができ、ひいては、配線２６に加わるストレスを緩和することができる。このため、本実施形態によれば、配線２６の断線を防止することができ、信頼性の高い電子装置を提供することができる。
（変形例）
次に、本実施形態による電子装置の製造方法の変形例について図３１乃至図３４を用いて説明する。図３１乃至図３４は、本変形例による電子装置の製造方法を示す工程図である。
まず、支持基板４６上に粘着層４８を形成する工程から凹部１６を形成する工程までは、図４乃至図１０を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する。
次に、構造体５０の一方の面（図３１における紙面上側の面）上の全面に、例えばスピンコート法により、フォトレジスト膜６２を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜６２に開口部６４を形成する（図３１参照）。かかる開口部６４は、固定部材１８を形成するためのものである。
次に、構造体５０の一方の面（図３２における紙面上側の面）上の全面に、例えばスパッタリング法により、固定部材の材料となる膜１８を形成する（図３２参照）。膜１８の材料としては、例えば、Ｃｒ、Ｗ、又は、ＳｉＯ２等を用いることができる。
次に、溶剤等を用いてフォトレジスト膜６２を溶解することにより、フォトレジスト膜６２上に存在する膜１８をフォトレジスト膜６２とともに除去する（リフトオフ）。
こうして、互いに隣接するチップ１２ａ，１２ｂに係合し、互いに隣接するチップ１２ａ，１２ｂを固定する固定部材１８が形成される（図３３参照）。
この後の電子装置の製造方法は、図１７乃至図３０を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する。
こうして、本変形例による電子装置が製造される（図３４参照）。
このように、開口部６４が形成されたフォトレジスト膜６２上の全面に固定部材の材料の膜１８を形成し、この後、リフトオフによりフォトレジスト膜６２上の膜１８をフォトレジスト膜６２とともに除去することにより、固定部材１８を形成してもよい。
［第２実施形態］
第２実施形態による電子装置及びその製造方法について図３５乃至図４０を用いて説明する。図１乃至図３４に示す第１実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（電子装置）
まず、本実施形態による電子装置について図３５を用いて説明する。図３５は、本実施形態による電子装置を示す断面図である。
本実施形態による電子装置は、互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８ａが係合している凹部１６ａの深さが、比較的深く設定されているものである。
図３５に示すように、ダイシングライン６６（図２６参照）により画定されるデバイス領域６８（図２６参照）内において互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８ａが係合する凹部１６ａの深さは、比較的深く設定されている。固定部材１８ａが係合する凹部１６ａの深さを比較的深く設定しているのは、固定部材１８ａをチップ１２ａ，１２ｂに確実に固定するためである。凹部１６ａの深さは、例えば５０μｍ〜６０μｍ程度とする。
固定部材１８ａは、デバイス領域６８内において互いに隣接するチップ１２ａ，１２ｂ同士を固定しておくためのものである。このため、固定部材１８ａは、チップ１２ａ，１２ｂに確実に固定することが好ましい。このため、本実施形態では、十分な固定強度を確保すべく、凹部１６ａの深さを比較的深く設定している。
一方、ダイシングライン６６に沿って切断された固定部材１８ｂは、個片化された後においては、デバイス領域６８内において互いに隣接しているチップ１２ａ，１２ｂ同士を固定するのには寄与しない。但し、個片化される前の段階においては、固定部材１８ｂは、樹脂層１０が全体として変形するのを防止するのに寄与する。固定部材１８ｂは、固定部材１８ａと比較して重要度が低いため、必ずしも固定部材１８ａのように十分な固定強度でチップ１２ａ，１２ｂに固定されていなくてもよい。従って、凹部１６ｂの深さは、凹部１６ａの深さより浅く設定されている。凹部１６ｂの深さは、例えば１００μｍ〜１２０μｍ程度とする。
このように、本実施形態では、固定部材１８ａ，１８ｂの固定強度に重み付けが為されている。
こうして、本実施形態による電子装置が形成されている。
このように、デバイス領域６８内において互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８ａが係合している凹部１６ａの深さを、比較的深く設定するようにしてもよい。本実施形態によれば、より信頼性の高い電子装置を提供することができる。
（電子装置の製造方法）
次に、本実施形態による電子装置の製造方法について図３６乃至図４０を用いて説明する。図３６乃至図４０は、本実施形態による電子装置の製造方法を示す工程断面図である。
まず、支持基板４６上に粘着層４８を形成する工程から構造体５０の上下を反転させる工程までは、図４乃至図８を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する。
次に、構造体５０の一方の面（チップ１２ａ，１２ｂの電極１４ａ，１４ｂが露出している面）上の全面に、例えばスピンコート法により、フォトレジスト膜７０を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜７０に開口部７２を形成する。開口部７２は、チップ１２ａ，１２ｂに凹部１６ａを形成するためのものである。開口部７２の開口寸法は、例えば５０μｍ〜１００μｍ程度とする（図３６参照）。
次に、フォトレジスト膜７０をマスクとし、例えばドライエッチングにより、チップ１２ａ，１２ｂをエッチングする。エッチングガスとしては、例えばＯ２ガス、ＣＦガス等を用いる。これにより、凹部１６ａがチップ１２ａ，１２ｂに形成される。凹部１６ａの深さは、例えば５０μｍ〜６０μｍ程度とする。
この後、例えばアッシングにより、フォトレジスト膜７０を剥離する（図３７参照）。
次に、構造体５０の一方の面（チップ１２ａ，１２ｂの電極１４ａ，１４ｂ及び凹部１６ａが露出している面）上の全面に、例えばスピンコート法により、フォトレジスト膜７４を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜７４に開口部７６を形成する。開口部７６は、チップ１２ａ，１２ｂに凹部１６ｂを形成するためのものである。開口部７６の開口寸法は、例えば５０μｍ径〜１００μｍ径程度とする（図３８参照）。
次に、フォトレジスト膜７４をマスクとし、例えばドライエッチングにより、チップ１２ａ，１２ｂをエッチングする。エッチングガスとしては、例えばＯ２ガス、ＣＦガス等を用いる。これにより、凹部１６ｂがチップ１２ａ，１２ｂに形成される。凹部１６ｂの深さは、例えば１００μｍ〜１２０μｍ程度とする。
この後、例えばアッシングにより、フォトレジスト膜７４を剥離する（図３９参照）。
この後の電子装置の製造方法は、図１１乃至図３０を用いて上述した第１実施形態による電子装置の製造方法と同様であるため、説明を省略する。
こうして、本変形例による電子装置が製造される（図４０参照）。
このように、デバイス領域６８内において互いに隣接するチップ１２ａ，１２ｂ同士を固定する固定部材１８ａが係合する凹部１６ａの深さを、比較的深く設定するようにしてもよい。本実施形態によれば、より信頼性の高い電子装置を製造することができる。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、チップ１２ａ，１２ｂに形成された凹部１６、１６ａ、１６ｂに固定部材１８ａ，１８ｂを係合させる場合を例に説明したが、これに限定されるものではない。例えば、チップ１２ａ，１２ｂに凸部を形成し、かかる凸部に係合する固定部材を形成してもよい。
また、上記実施形態では、ダイシングライン６６を挟んで互いに隣接するチップ１２ａ，１２ｂ同士をも固定部材１８，１８ｂにより固定する場合を例に説明したが、これに限定されるものではない。ダイシングライン６６を挟んで互いに隣接するチップ１２ａ，１２ｂ同士は、固定部材１８，１８ｂにより固定しなくてもよい。但し、樹脂層１０が全体として変形するのを防止し、ひいては、製造歩留り及び信頼性をより向上させる観点からは、ダイシングライン６６を挟んで互いに隣接するチップ１２ａ，１２ｂ同士をも固定部材１８，１８ｂにより固定することが好ましい。
上記実施形態に関し、更に以下の付記を開示する。
（付記１）
複数のチップと、
前記複数のチップを埋め込む樹脂層と、
互いに隣接する前記チップ同士を電気的に接続する配線と、
前記配線により電気的に接続された前記チップに係合し、前記樹脂層より熱膨張率が低く、前記配線により電気的に接続された前記チップ同士を固定する固定部材と
を有することを特徴とする電子装置。
（付記２）
付記１記載の電子装置において、
前記固定部材の熱膨張率は、前記配線の熱膨張率以下である
ことを特徴とする電子装置。
（付記３）
付記２記載の電子装置において、
前記配線の材料は、Ｃｕであり、
前記固定部材の材料は、Ｃｕ、Ｃｒ、Ｗ、又は、ＳｉＯ２である
ことを特徴とする電子装置。
（付記４）
付記１乃至３のいずれかに記載の電子装置において、
前記チップには、凹部が形成されており、
前記固定部材は、前記チップの前記凹部に係合している
ことを特徴とする電子装置。
（付記５）
付記４記載の電子装置において、
前記配線により電気的に接続された前記チップの一方に係合し、ダイシングラインにおいて切断された他の固定部材を更に有し、
前記固定部材が係合している前記凹部の深さは、前記他の固定部材が係合している前記凹部の深さより深い
ことを特徴とする電子装置。
（付記６）
付記１乃至５のいずれかに記載の電子装置において、
前記固定部材は、前記チップ内に形成されているいずれの電気的素子にも電気的に接続されていない
ことを特徴とする電子装置。
（付記７）
付記１乃至６のいずれかに記載の電子装置において、
前記チップの一方の面は、前記樹脂層の一方の面側に露出しており、
前記固定部材は、前記樹脂層の前記一方の面側において前記チップと係合している
ことを特徴とする電子装置。
（付記８）
付記１乃至７のいずれかに記載の電子装置において、
前記固定部材の断面積は、前記配線の断面積の５倍以上である
ことを特徴とする電子装置。
（付記９）
複数のチップを樹脂層により埋め込む工程と、
互いに隣接する前記チップに係合し、前記樹脂層より熱膨張率が低く、互いに隣接する前記チップ同士を固定する固定部材を形成する工程と、
互いに隣接する前記チップ同士を電気的に接続する配線を形成する工程と
を有することを特徴とする電子装置の製造方法。
（付記１０）
請求項９記載の電子装置の製造方法において、
前記固定部材の熱膨張率は、前記配線の熱膨張率以下である
ことを特徴とする電子装置の製造方法。
（付記１１）
付記１０記載の電子装置の製造方法において、
前記配線の材料は、Ｃｕであり、
前記固定部材の材料は、Ｃｕ、Ｃｒ、Ｗ、又は、ＳｉＯ２である
ことを特徴とする電子装置の製造方法。
（付記１２）
付記９乃至１１のいずれかに記載の電子装置の製造方法において、
前記複数のチップを前記樹脂層により埋め込む工程の後、前記固定部材を形成する工程の前に、前記複数のチップのそれぞれに凹部を形成する工程を更に有し、
前記固定部材を形成する工程では、前記凹部に係合する前記固定部材を形成する
ことを特徴とする電子装置の製造方法。
（付記１３）
付記１２記載の電子装置の製造方法において、
前記凹部を形成する工程では、ダイシングラインによって区画される各々のデバイス領域内において互いに隣接する前記チップ同士を固定する前記固定部材が係合する前記凹部を、前記ダイシングラインを挟んで互いに隣接する前記チップ同士を固定する他の固定部材が係合する他の凹部より深く形成する
ことを特徴とする電子装置の製造方法。
（付記１４）
付記９乃至１３のいずれかに記載の電子装置の製造方法において、
前記固定部材は、前記チップ内に形成されているいずれの電気的素子にも電気的に接続されていない
ことを特徴とする電子装置の製造方法。
（付記１５）
付記９乃至１４のいずれかに記載の電子装置の製造方法において、
前記複数のチップを前記樹脂層により埋め込む工程では、前記複数のチップのそれぞれの一方の面が前記樹脂層の一方の面側に露出するように、前記複数のチップを前記樹脂層により埋め込み、
前記固定部材を形成する工程では、前記樹脂層の前記一方の面側において前記チップと係合する前記固定部材を形成する
ことを特徴とする電子装置の製造方法。
（付記１６）
付記１５記載の電子装置の製造方法において、
前記複数のチップを前記樹脂層により埋め込む工程の前に、支持基板上に形成された粘着層上に前記複数のチップを配する工程を更に有し、
前記複数のチップを前記樹脂層により埋め込む工程の後、前記固定部材を形成する工程の前に、前記複数のチップを埋め込む前記樹脂層から前記粘着層及び前記支持基板を除去する工程を更に有する
ことを特徴とする電子装置の製造方法。
（付記１７）
付記９乃至１６のいずれかに記載の電子装置の製造方法において、
前記固定部材の断面積は、前記配線の断面積の５倍以上である
ことを特徴とする電子装置の製造方法。
２…マルチチップモジュール
１０…樹脂層
１２ａ、１２ｂ…チップ
１４ａ、１４ｂ…電極
１６、１６ａ、１６ｂ…凹部
１８、…固定部材、膜
１８ａ、１８ｂ…固定部材
２０…絶縁膜
２２…開口部
２４…ビア
２６…配線
２８…絶縁膜
３０…開口部
３２…ビア
３４…電極パッド
３６…絶縁膜
３８…開口部
４０…半田バンプ
４２…回路基板
４４…電極
４６…支持基板
４８…粘着層
５０…構造体
５２…フォトレジスト膜
５４…開口部
５６…シード層
５８…フォトレジスト膜
６０…開口部
６２…フォトレジスト膜
６４…開口部
６６…ダイシングライン
６８…デバイス領域
７０…フォトレジスト膜
７２…開口部
７４…フォトレジスト膜
７６…開口部

Claims (5)

  1. 複数のチップと、
    前記複数のチップを埋め込む樹脂層と、
    互いに隣接する前記チップ同士を電気的に接続する配線と、
    前記配線により電気的に接続された前記チップに係合し、前記樹脂層より熱膨張率が低く、前記配線により電気的に接続された前記チップ同士を固定する固定部材と
    を有することを特徴とする電子装置。
  2. 請求項１記載の電子装置において、
    前記固定部材の熱膨張率は、前記配線の熱膨張率以下である
    ことを特徴とする電子装置。
  3. 請求項１又は２記載の電子装置において、
    前記チップには、凹部が形成されており、
    前記固定部材は、前記チップの前記凹部に係合している
    ことを特徴とする電子装置。
  4. 請求項１乃至３のいずれか１項に記載の電子装置において、
    前記固定部材は、前記チップ内に形成されているいずれの電気的素子にも電気的に接続されていない
    ことを特徴とする電子装置。
  5. 複数のチップを樹脂層により埋め込む工程と、
    互いに隣接する前記チップに係合し、前記樹脂層より熱膨張率が低く、互いに隣接する前記チップ同士を固定する固定部材を形成する工程と、
    互いに隣接する前記チップ同士を電気的に接続する配線を形成する工程と
    を有することを特徴とする電子装置の製造方法。
JP2011174747A 2011-08-10 2011-08-10 電子装置及びその製造方法 Expired - Fee Related JP5741306B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011174747A JP5741306B2 (ja) 2011-08-10 2011-08-10 電子装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011174747A JP5741306B2 (ja) 2011-08-10 2011-08-10 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013038306A true JP2013038306A (ja) 2013-02-21
JP5741306B2 JP5741306B2 (ja) 2015-07-01

Family

ID=47887608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011174747A Expired - Fee Related JP5741306B2 (ja) 2011-08-10 2011-08-10 電子装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5741306B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3255668A4 (en) * 2015-04-14 2018-07-11 Huawei Technologies Co., Ltd. Chip

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01111344A (ja) * 1987-10-26 1989-04-28 Seiko Epson Corp 半導体回路装置
JPH08139233A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd モジュール部品
JP2002064177A (ja) * 2000-08-18 2002-02-28 Sony Corp 半導体素子およびその製造方法
JP2003197850A (ja) * 2001-12-26 2003-07-11 Sony Corp 半導体装置及びその製造方法
JP2004014629A (ja) * 2002-06-04 2004-01-15 Sony Corp 半導体装置及びその製造方法
JP2009533839A (ja) * 2006-04-07 2009-09-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 弾性変形可能な集積回路装置
JP2010153505A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 微細配線パッケージ及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01111344A (ja) * 1987-10-26 1989-04-28 Seiko Epson Corp 半導体回路装置
JPH08139233A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd モジュール部品
JP2002064177A (ja) * 2000-08-18 2002-02-28 Sony Corp 半導体素子およびその製造方法
JP2003197850A (ja) * 2001-12-26 2003-07-11 Sony Corp 半導体装置及びその製造方法
JP2004014629A (ja) * 2002-06-04 2004-01-15 Sony Corp 半導体装置及びその製造方法
JP2009533839A (ja) * 2006-04-07 2009-09-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 弾性変形可能な集積回路装置
JP2010153505A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 微細配線パッケージ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3255668A4 (en) * 2015-04-14 2018-07-11 Huawei Technologies Co., Ltd. Chip
US10475741B2 (en) 2015-04-14 2019-11-12 Huawei Technologies Co., Ltd. Chip

Also Published As

Publication number Publication date
JP5741306B2 (ja) 2015-07-01

Similar Documents

Publication Publication Date Title
TWI615932B (zh) 半導體封裝及其製作方法
JP5635247B2 (ja) マルチチップモジュール
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP3938759B2 (ja) 半導体装置及び半導体装置の製造方法
TW202038348A (zh) 天線整合式封裝結構及其製造方法
US8334174B2 (en) Chip scale package and fabrication method thereof
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
KR102383912B1 (ko) 팬-아웃 패키지 및 그 형성 방법
JP2012069585A (ja) 半導体装置およびその製造方法
JP2007180529A (ja) 半導体装置およびその製造方法
JP5532744B2 (ja) マルチチップモジュール及びマルチチップモジュールの製造方法
TWI663661B (zh) 半導體封裝結構及其製造方法
US20140138791A1 (en) Semiconductor package and fabrication method thereof
JP4206885B2 (ja) 半導体装置の製造方法
KR102506101B1 (ko) 반도체 디바이스 및 제조 방법
TW202034001A (zh) 積體電路封裝件
JP3892774B2 (ja) 半導体装置の製造方法
CN112864119A (zh) 集成电路封装件及其形成方法
TW201606888A (zh) 晶片封裝體及其製造方法
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
TWI677035B (zh) 半導體封裝及半導體封裝的製程方法
JP2004165277A (ja) 電子部品実装構造及びその製造方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
JP2012216601A (ja) 電子装置の製造方法及び電子装置
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R150 Certificate of patent or registration of utility model

Ref document number: 5741306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees