JP2013037358A - ディスプレイパネル及びその動作方法 - Google Patents

Abstract

【課題】グレーレベルの数を増やすよう動作するマルチビットメモリとしてのピクセル素子を有するディスプレイパネル等を提供する。
【解決手段】ディスプレイパネルは、画像データを保持する画像データ保持キャパシタと、サンプル制御信号を受け取る制御端子を有するサンプルユニットと、サンプルユニットを介して画像データ保持キャパシタの画素電極に結合される第１の端子を有する容量素子と、第１の端子に結合される制御端子を有する第１のリフレッシュユニットと、リフレッシュ制御信号を受け取る制御端子を有する第２のリフレッシュユニットと、画素電極に結合される制御端子、第１の端子に結合されるデータ端子、及びシャント制御信号を受け取る他のデータ端子を有するシャントユニットとを有する。第１及び第２のリフレッシュユニットは、データ信号を受け取るよう対応するソースラインと画像データ保持キャパシタとの間で互いに直列に結合される。
【選択図】図２

Description

本発明は、概して、ディスプレイパネル及びその動作方法に関し、より具体的には、アクティブマトリクス型ディスプレイパネル及びその動作方法に関する。

ディスプレイ装置は、例えば、ラップトップ型コンピュータ、携帯電話機、又はパーソナルデジタルアシスタント（ＰＤＡ）等の様々な用途において広範囲に使用されている。かかる装置においては、ビット数が、画像の夫々のピクセルを表現し、画像の色深度を決定するために用いられている。一般に、画像の視覚的な品質はビット数とともに高まる。

しかし、従来のメモリ・イン・ピクセル（memory in pixel）（ＭＩＰ）回路のほとんどは、１ビットデータを記憶するメモリを使用する。例えば、特開２００７−３２８３５１号公報（特許文献１）には、ディスプレイにおいてＭＩＰ回路を用いる特徴が開示されている。これは、色深度又はグレースケールの再現性が本質的に２つのレベル、すなわち、黒又は白に制限されることを意味する。中間グレーレベルは、複数の隣接するピクセルが表示のために新しいピクセルとしてグループ化されるピクセルレンダリング又はディザリングによって生成され得るが、解像度は低下する。

特開２００７−３２８３５１号公報

本発明は、ピクセル素子がアクティブマトリクス型ピクセル配列のグレーレベルの数を増やすよう動作するマルチビットメモリとして実施されるディスプレイパネル及びその動作方法を対象とする。

本発明の態様に従って、ディスプレイパネルが提供される。当該ディスプレイパネルは、データドライバと、ソースドライバと、複数のゲートアレイ、複数のソースアレイ、及びマトリクス状に配置される複数のピクセル素子を有するアクティブマトリクス型ピクセル配列とを有する。前記ソースドライバは、前記複数のソースラインを駆動する。前記ゲートドライバは、前記複数のゲートラインを駆動する。夫々のピクセル素子は、対応するゲートライン及び対応するソースラインに結合される。夫々のピクセル素子は、画像データ保持キャパシタ及びゲートスイッチを有する。前記画像データ保持キャパシタは、画像データを保持する。前記ゲートスイッチは、対応するゲートラインに結合される制御端子を有する。前記ゲートスイッチは、対応するソースラインと前記画像データ保持キャパシタとの間に結合される。夫々のピクセル素子は、サンプルユニット、第１のリフレッシュユニット、第２のリフレッシュユニット及びシャントユニットと、容量素子とを更に有する。前記サンプルユニットは、サンプル制御信号を受け取る制御端子を有する。前記容量素子は、前記サンプルユニットを介して前記画像データ保持キャパシタの画素電極に結合される第１の端子を有する。前記第１のリフレッシュユニットは、前記容量素子の前記第１の端子に結合される制御端子を有する。前記第２のリフレッシュユニットは、リフレッシュ制御信号を受け取る制御端子を有する。前記第２のリフレッシュユニット及び前記第１のリフレッシュユニットは、互いに直列に結合される。前記第１のリフレッシュユニット及び前記第２のリフレッシュユニットは、データ信号を受け取るよう対応するソースラインと前記画像データ保持キャパシタとの間に結合される。前記シャントユニットは、前記画素電極に結合される制御端子、前記第１の端子に結合されるデータ端子、及びシャント制御信号を受け取る他のデータ端子を有する。

本発明の他の態様に従って、制御方法が提供される。当該制御方法は複数のステップを有する。画像データは画像データ保持キャパシタにおいて保持される。前記画像データ保持キャパシタの画像データは、サンプルユニットを介して容量素子に記憶される。第１の期間において、第１のシャント電圧を有するシャント制御信号は、シャントユニットにより前記容量素子の第１の端子の電圧を選択的に制御するよう供給され、第１のデータ電圧を有するデータ信号は、第１のリフレッシュユニット及び第２のリフレッシュユニットにより前記画像データ保持キャパシタの画像データを選択的にリフレッシュするよう供給される。前記第１のリフレッシュユニットは、前記容量素子の第１の端子の電圧によって制御される。前記シャントユニットは、前記画像データ保持キャパシタの画素電極の電圧によって制御される。第２の期間において、第２のシャント電圧を有する前記シャント制御信号は、前記シャントユニットにより前記容量素子の第１の端子の電圧を選択的に制御するよう供給され、第２のデータ電圧を有する前記データ信号は、前記第１のリフレッシュユニット及び前記第２のリフレッシュユニットにより前記画像データ保持キャパシタの画像データを選択的にリフレッシュするよう供給される。前記画像データが第１の画像データを有する場合に、前記画像データ保持キャパシタの画像データは前記第１の期間の間にリフレッシュされ、前記画像データが第２の画像データを有する場合に、前記画像データ保持キャパシタの画像データは前記第２の期間の間にリフレッシュされる。

本発明の他の態様に従って、ディスプレイパネルが提供される。当該ディスプレイパネルは、複数のゲートラインと、複数のソースラインと、複数のピクセル素子とを有する。前記複数のピクセル素子はマトリクス状に配置され、夫々のピクセル素子は対応するゲートライン及び対応するソースラインに結合される。夫々のピクセル素子は、画像データを保持する画像データ保持キャパシタと、サンプル制御信号によって制御されるサンプルユニットと、前記サンプルユニットを介して前記画像データ保持キャパシタの画素電極に結合される第１の端子を有する容量素子と、前記第１の端子にある電圧によって制御される第１のリフレッシュユニットと、リフレッシュ制御信号によって制御される第２のリフレッシュユニットと、前記画素電極にある電圧によって制御され、前記第１の端子に結合されるデータ端子及びシャント制御信号を受け取る他のデータ端子を有するシャントユニットとを有し、前記第１のリフレッシュユニット及び前記第２のリフレッシュユニットは、前記第１のリフレッシュユニット及び前記第２のリフレッシュユニットが両方とも有効にされる場合に、データ信号を対応するソースラインから前記画像データ保持キャパシタへ伝える。

本発明の上記の及び他の態様は、望ましいが制限されない実施形態の以下の詳細な説明に関して、より良く理解されるであろう。以下の説明は、添付の図面を参照して行われる。

本発明の実施形態によれば、ピクセル素子がアクティブマトリクス型ピクセル配列のグレーレベルの数を増やすよう動作するマルチビットメモリとして実施されるディスプレイパネル及びその動作方法を提供することが可能となる。

ディスプレイパネルの例を示すブロック図である。 本発明の実施形態に従う図１のディスプレイパネルのピクセル素子を示すブロック図である。 本発明の実施形態に従う図２のピクセル素子の例を示す回路図である。 本発明の実施形態に従う制御方法を実行するためにディスプレイパネルが使用する複数の信号波形を示すタイミング図である。 図３Ａの信号波形に従って４種類の画像データがリフレッシュされる場合の複数のシミュレーション波形を示すタイミング図である。 破線によって表される図４Ａの範囲における複数のシミュレーション波形を示すタイミング図である。 本発明の他の実施形態に従う図１のピクセル素子の例を示す回路図である。 本発明の他の実施形態に従う動作方法を実行するためにディスプレイパネルが使用する複数の信号波形を示すタイミング図である。 図５Ｂの信号波形の一部を示すタイミング図である。 図５Ｂの信号波形に従って４種類の画像データがリフレッシュされる場合の複数のシミュレーション波形を示すタイミング図である。 破線によって表される図６Ａの範囲における複数のシミュレーション波形を示すタイミング図である。 本発明の他の実施形態に従う図１のピクセル素子の例を示す回路図である。 本発明の他の実施形態に従う図１のピクセル素子の例を示す回路図である。

ディスプレイパネル、ピクセル素子及びその動作方法は、次のように、本発明の多数の実施形態において提供される。ディスプレイパネルは、２つのモードで動作するよう適合される。それら２つのモードの一方は、例えば、ディスプレイ装置のビデオモードのようなアクティブモードであり、他方は、例えば、アクティブマトリクス型ディスプレイ装置を含む電子機器のスタンバイモードのような受動又はリフレッシュモードである。アクティブモードにおいて動作する場合に、アクティブマトリクス型ディスプレイ装置は画像データをピクセル素子に書き込む。リフレッシュモードにおいて動作する場合に、アクティブマトリクス型ディスプレイ装置は、ピクセル素子がその保持された画像データをリフレッシュすること、すなわち、ピクセル素子の画像データを保持することを可能にし、それにより、長時間にわたって静止画像のような一定の出力を生成する。

実施形態において、ディスプレイパネルは複数の画像データ保持キャパシタを有する。制御方法は、次のような複数のステップを有する。画像データは画像データ保持キャパシタにおいて保持される。画像データ保持キャパシタの画像データは、サンプルユニットを介して容量素子に記憶される。第１の期間において、第１のシャント電圧を有するシャント制御信号は、シャントユニットにより容量素子の第１の端子の電圧を選択的に制御するよう供給され、第１のデータ電圧を有するデータ信号は、第１のリフレッシュユニット及び第２のリフレッシュユニットにより画像データ保持キャパシタの画像データを選択的にリフレッシュするよう供給される。第１のリフレッシュユニットは、容量素子の第１の端子の電圧によって制御される。シャントユニットは、画像データ保持キャパシタの画素電極の電圧によって制御される。第２の期間において、第２のシャント電圧を有するシャント制御信号は、シャントユニットにより容量素子の第１の端子の電圧を選択的に制御するよう供給され、第２のデータ電圧を有するデータ信号は、第１のリフレッシュユニット及び第２のリフレッシュユニットにより画像データ保持キャパシタの画像データを選択的にリフレッシュするよう供給される。画像データが第１の画像データを有する場合に、画像データ保持キャパシタの画像データは第１の期間の間にリフレッシュされ、画像データが第２の画像データを有する場合に、画像データ保持キャパシタの画像データは第２の期間の間にリフレッシュされる。このように、画像データ保持キャパシタは、異なった画像データが保持され、データ信号の対応するデータ電圧によってリフレッシュされるために使用され得、ディスプレイパネルが表示のためにより多くのグレーレベルを示すことを可能にする。

図１は、ディスプレイパネルの例を示すブロック図である。ディスプレイパネル１００は、少なくとも、アクティブマトリクス型ピクセル配列１１０、ゲートドライバ１２０、及びソースドライバ１３０を有する。アクティブマトリクス型ピクセル配列１１０は、複数のゲートラインＧ１〜Ｇｎと、複数のソースラインＤ１〜Ｄｍとを有する。ゲートドライバ１２０は、走査ラインＧ１〜Ｇｎを駆動する。ソースドライバ１３０は、ソースラインＤ１〜Ｄｍを駆動する。アクティブマトリクス型ピクセル配列１１０は、マトリクス状に配置された複数のピクセル素子を更に有し、夫々のピクセル素子は、対応するゲートラインと対応するソースラインとへ結合されている。例とされているように、ピクセル素子Ｐ（ｘ，ｙ）は、画像データ保持キャパシタＣ、ゲートスイッチＴ、及び本発明の実施形態に従うリフレッシュユニット２００を有する。ゲートスイッチＴは、対応するゲートラインＧｙへ結合された制御端子を有し、対応するソースラインＤｘと画像データ保持キャパシタＣとの間に結合されている。リフレッシュユニット２００は、対応するソースラインＤｘと画像データ保持キャパシタＣとの間に結合されている。

図２は、本発明の実施形態に従う図１のディスプレイパネル１００のピクセル素子を示すブロック図である。ピクセル素子Ｐ（ｘ，ｙ）のこの例において、リフレッシュユニット２００は、サンプルユニット２１１、第１のリフレッシュユニット２１２、第２のリフレッシュユニット２１３、シャントユニット２１４、及び容量素子２２０を有する。サンプルユニット、第１及び第２のリフレッシュユニット、並びにシャントユニットは夫々、例えば、１又はそれ以上のスイッチを有する。サンプルユニット２１１は、サンプル制御信号ＳＡＭＰＬＥを受け取る制御端子を有する。第１のリフレッシュユニット２１２は、容量素子２２０の第１の端子（ＣＴのノードとして表される。）へ結合された制御端子を有する。第２のリフレッシュユニット２１３は、リフレッシュ制御信号ＲＥＦＲＥＳＨを受け取る制御端子を有する。第２のリフレッシュユニット２１３及び第１のリフレッシュユニット２１２は、互いに直列に結合されている。第１のリフレッシュユニット２１２は、画像データ保持キャパシタＣの画素電極（ＰＥのノードとして表される。）へ結合された端子を有し、第２のリフレッシュユニット２１３は、データ信号ＳＯＵＲＣＥを受け取る端子を有する。容量素子２２０は、サンプルユニット２１１を介して画像データ保持キャパシタＣの画素電極ＰＥへ結合される第１の端子ＣＴを有する。容量素子２２０は、イネーブル信号ＣＥを受け取る第２の端子を更に有する。シャントユニット２１４は、画素電極ＰＥに結合された制御端子、容量素子２２０の第１の端子ＣＴに結合された端子、及びシャント制御信号ＳＨＵＮＴを受け取る他の端子を有する。

実施形態において、リフレッシュユニット２００は、サンプル動作と、複数のリフレッシュ動作とを実行する。サンプル動作において、容量素子２２０は、画像データ保持キャパシタＣの画像データを保持するために使用される。望ましくは、容量素子２２０は、画像データ保持キャパシタＣのキャパシタンスよりも小さいキャパシタンスを有し、画像データ保持キャパシタＣに保持された画像データがサンプル動作において有意に影響を及ぼされないように実施され得る。容量素子２２０は、画像データ保持キャパシタＣのデータを記憶するメモリと見なされる。容量素子２２０の第１の端子ＣＴの電圧は、データ信号ＳＯＵＲＣＥのようなリフレッシュ電圧がリフレッシュ動作において画像データ保持キャパシタＣをリフレッシュするために使用されるか否かを決定するように、第１のリフレッシュユニット２１２を制御するために使用される。このことは、ピクセル素子Ｐ（ｘ，ｙ）をセルフリフレッシュ型メモリ・イン・ピクセル（memory in pixel）（ＭＩＰ）にならしめる。ＭＩＰによれば、アクティブマトリクス型ピクセル配列は、ＤＲＡＭコンセプトに基づき同様に動作することができ、ハイエンドのスマートフォン又は電子書籍リーダ等の高解像度表示に適している。

かかるリフレッシュ動作において、シャント制御信号ＳＨＵＮＴ及びデータ信号ＳＯＵＲＣＥの夫々は複数の電圧を順次有し、それらの電圧は単調順序（monotonic order）にある。例となる実施形態において、２ビット画像データをリフレッシュするために実行される４つのリフレッシュ動作が存在する。簡単に言えば、画像データ保持キャパシタＣの画像データは、４つの２進値“１１”、“１０”、“０１”、“００”のうちの１つであってよく、４つの電圧レベルのうちの１つをデータ信号ＳＯＵＲＣＥに供給するよう順次実行される４つのリフレッシュ動作のうちの対応する１つにおいてリフレッシュされ得る。そのようなものとして、アクティブマトリクス型ピクセル配列１１０のピクセル素子Ｐ（ｘ，ｙ）は、異なる画像データのうちの１つを記憶してリフレッシュ動作の１つにおいてリフレッシュするために使用されてよく、このようにして、グレーレベルの数を増やすことができるマルチビットＭＩＰ回路を実現する。

少なくとも上記に基づき、リフレッシュユニット２００は、リフレッシュ動作の１つにおいて、画像データ保持キャパシタＣに保持されている画像データをリフレッシュする。例となる構成及び更なる説明は以下に記載される。

図３Ａは、本発明の実施形態に従う図２のピクセル素子の例を示す回路図である。この例において、ピクセル素子Ｐ（ｘ，ｙ）のサンプルユニット２１１、第１のリフレッシュユニット２１２、第２のリフレッシュユニット２１３及びシャントユニット２１４は、ｎ形薄膜トランジスタのようなＮ形トランジスタによって実施されるように例示されている。第１のリフレッシュユニット２１２は、第２のリフレッシュユニット２１３と画像データ保持キャパシタＣとの間に結合されている。画像データ保持キャパシタＣは、液晶キャパシタＣｌｃ及び保持キャパシタＣｓのような２つのキャパシタの組み合わせによって例として表されている。

よって、図３Ａのピクセル素子の動作は、以下のように図３Ｂを参照して提供される。図３Ｂは、本発明の実施形態に従う動作方法を実行するためにディスプレイパネルが使用する複数の信号波形のタイミング図である。

図３Ｂに示されるように、ディスプレイパネル１００は、例えば、サンプル動作と、４つのリフレッシュ動作とを実行するよう動作する。それらのリフレッシュ動作において、データ信号ＳＯＵＲＣＥ及びシャント制御信号ＳＨＵＮＴの夫々は、第１のリフレッシュ動作の第１の期間の間は第１の電圧ＬＶ１を、第２のリフレッシュ動作の第２の期間の間は第２の電圧ＬＶ２を、第３のリフレッシュ動作の第３の期間の間は第３の電圧ＬＶ３を、第４のリフレッシュ動作の第４の期間の間は第４の電圧ＬＶ４を有する。第１乃至第４の電圧ＬＶ１〜ＬＶ４は、６Ｖ、４Ｖ、２Ｖ及び０Ｖの減少順序のような単調順序にある。言い換えると、図３Ａのピクセル素子Ｐ（ｘ，ｙ）は、例として、Ｖｃｏｍが０Ｖにある場合に６Ｖ、４Ｖ、２Ｖ及び０Ｖの画素電圧Ｖｐｉｘに対応する４つの２進値“１１”、“１０”、“０１”及び“００”のうちの１つである画像データから少なくとも４つの異なるグレーレベルを生成することができる２ビットＭＩＰ回路として実施される。

図３Ｂに示されるように、データ信号ＳＯＵＲＣＥ及びシャント制御信号ＳＨＵＮＴは、例として、略同じ電圧ＬＶ１〜ＬＶ４を有するように供給される。しかし、本発明はそれに制限されない。他の実施形態では、データ信号ＳＯＵＲＣＥ及びシャント制御信号ＳＨＵＮＴの電圧レベルは、データ信号ＳＯＵＲＣＥの複数のデータ電圧及びシャント制御信号ＳＨＵＮＴの複数のシャント電圧を基準とするように異なってよい。データ信号ＳＯＵＲＣＥ及びシャント制御信号ＳＨＵＮＴの電圧は、画像データがある値を有する場合に、それがリフレッシュ動作の期間の間、他の値の画像データのための他のリフレッシュ動作の他の期間の代わりにリフレッシュされるところの状況に基づくことができる。

以下の説明は、リフレッシュされた画像データが、サンプル動作において画像データ保持キャパシタＣに保持されている画像データの極性と同じ極性を有する場合を例として、なされる。例において、サンプル制御信号ＳＡＭＰＬＥは最初に有効にされ、リフレッシュ制御信号ＲＥＦＲＥＳＨは繰り返し４回有効にされる。リフレッシュされるべき画像データは、夫々以下で説明される４つの２進値“１１”、“１０”、“０１”及び“００”のうちの１つをとることができる。

“１１”の画像データは、その極性を保ったままリフレッシュされる。例えば、“Ｖｐｉｘ，Ｖｃｏｍ”＝“６Ｖ，０Ｖ”から“６Ｖ，０Ｖ”へ。

第１に、画素電圧Ｖｐｉｘは最初に６Ｖであり且つコモン電圧Ｖｃｏｍは最初に０Ｖであるとすると、これは、画像データ保持キャパシタＣに保持されている画像データが“１１”であること、すなわち、画像データ保持キャパシタＣにかかる電圧が６Ｖであることを示す。サンプル動作が実行される時間ｔ０を参照する。サンプル制御信号ＳＡＭＰＬＥは、サンプルユニット２１１をオンするよう高レベルで有効にされる。ターンオン状態のサンプルユニット２１１を介して、容量素子２２０の第１の端子ＣＴは、現在の画素電圧Ｖｐｉｘと略同じレベルでバイアスをかけられる。これは、画素電圧Ｖｐｉｘがサンプル電圧Ｖｓａｍｐｌｅとしてサンプリングされ、容量素子２２０に記憶されることを意味する。すなわち、Ｖｓａｍｐｌｅ＝６Ｖ。イネーブル信号ＣＥは、例えば０Ｖの第１のレベルで無効にされる。

次いで、第１のリフレッシュ動作が実行される時間ｔ１を参照する。データ信号ＳＯＵＲＣＥは、時間ｔ１で例えば６Ｖの第１の電圧ＬＶ１を有する。イネーブル信号ＣＥは、第１のレベルから第２のレベルへ、例えば、０Ｖから１．５Ｖへ遷移する。イネーブル信号ＣＥの第１のレベルと第２のレベルとの間の差は、第１のリフレッシュユニット２１２の閾電圧を補償するように、本例では、第１のリフレッシュユニット２１２の閾電圧よりも高い１．５Ｖである。イネーブル信号ＣＥは、容量素子２２０を介してサンプル電圧Ｖｓａｍｐｌｅを約７．５Ｖ（＝６Ｖ＋１．５Ｖ）に高める。サンプル電圧Ｖｓａｍｐｌｅと画素電圧Ｖｐｉｘとの間には、第１のリフレッシュユニット２１２の１Ｖの閾電圧よりも高い１．５Ｖ（Ｖｓａｍｐｌｅ−Ｖｐｉｘ＝７．５Ｖ−６Ｖ）の電圧差が存在し、それにより、第１のリフレッシュユニット２１２はオンされる。また、リフレッシュ制御信号ＲＥＦＲＥＳＨは、第２のリフレッシュユニット２１３をオンするよう有効にされる。ターンオン状態の第１及び第２のリフレッシュユニット２１２及び２１３を介して、データ信号ＳＯＵＲＣＥの第１の電圧ＬＶ１（＝６Ｖ）は、ＴＦＴ漏れ電流により減衰している６Ｖの画素電圧Ｖｐｉｘをリフレッシュするよう供給される。その一方で、コモン電圧Ｖｃｏｍは、例えば０Ｖの低レベルのままである。このように、第１のリフレッシュ動作が実行される場合に、時間ｔ１でリフレッシュされた画像データ（“Ｖｐｉｘ，Ｖｃｏｍ”＝“６Ｖ，０Ｖ”）は、時間ｔ０での画像データ（“Ｖｐｉｘ，Ｖｃｏｍ”＝“６Ｖ，０Ｖ”）の極性と同じ極性を有する。

次に、第２のリフレッシュ動作が実行される時間ｔ２を参照する。データ信号ＳＯＵＲＣＥは、時間ｔ２で例えば４Ｖの第２の電圧ＬＶ２を有する。同様に、シャント制御信号ＳＨＵＮＴは４Ｖの第２の電圧ＬＶ２を有する。第２の電圧ＬＶ２は、第２のリフレッシュ動作において他の画像データ保持キャパシタに保持されている４Ｖの他の画像データをリフレッシュするために使用される。画素電圧Ｖｐｉｘとシャント制御信号ＳＨＵＮＴの第２の電圧ＬＶ２との間には、シャントユニット２１４の１Ｖの閾電圧よりも高い２Ｖ（Ｖｐｉｘ−ＬＶ２＝６Ｖ−４Ｖ）の電圧差が存在し、それにより、シャントユニット２１４はオンされる。ターンオン状態のシャントユニット２１４を介して、容量素子２２０の第１の端子ＣＴは、シャント制御信号ＳＨＵＮＴの第２の電圧ＬＶ２でバイアスをかけられる。すなわち、Ｖｓａｍｐｌｅ＝４Ｖ。この時点で、第１のリフレッシュユニット２１２は、それらの間の電圧差が１Ｖの閾電圧よりも低い−２Ｖ（Ｖｓａｍｐｌｅ−Ｖｐｉｘ＝４Ｖ−６Ｖ）であるために、オフされる。このようにして、データ信号ＳＯＵＲＣＥの第２の電圧ＬＶ２（＝４Ｖ）は６Ｖの画素電圧Ｖｐｉｘをリフレッシュするために使用されず、データ信号ＳＯＵＲＣＥの第３の電圧ＬＶ３（＝２Ｖ）及び第４の電圧ＬＶ４（＝０Ｖ）も同様である。

“１０”の画像データは、その極性を保ったままリフレッシュされる。例えば、“Ｖｐｉｘ，Ｖｃｏｍ”＝“４Ｖ，０Ｖ”から“４Ｖ，０Ｖ”へ。

同様の動作は、６Ｖの画像データについての上記の説明を参照することでき、簡潔さのために省略される。第１に、画素電圧Ｖｐｉｘは最初に４Ｖであり且つコモン電圧Ｖｃｏｍは最初に０Ｖであるとすると、これは、画像データ保持キャパシタＣに保持されている画像データが“１０”であること、すなわち、画像データ保持キャパシタＣにかかる電圧が４Ｖであることを示す。次いで、時間ｔ０を参照して、サンプル電圧Ｖｓａｍｐｌｅは約４Ｖである。

次いで、第１のリフレッシュ動作が実行される時間ｔ１を参照して、イネーブル信号ＣＥは、容量素子２２０を介してサンプル電圧Ｖｓａｍｐｌｅを約５．５Ｖ（＝４Ｖ＋１．５Ｖ）に高める。サンプル電圧Ｖｓａｍｐｌｅと画素電圧Ｖｐｉｘとの間には、第１のリフレッシュユニット２１２の１Ｖの閾電圧よりも高い１．５Ｖ（Ｖｓａｍｐｌｅ−Ｖｐｉｘ＝５．５Ｖ−４Ｖ）の電圧差が存在し、それにより、第１のリフレッシュユニット２１２はオンされる。また、リフレッシュ制御信号ＲＥＦＲＥＳＨは、第２のリフレッシュユニット２１３をオンするよう有効にされる。ターンオン状態の第１及び第２のリフレッシュユニット２１２及び２１３を介して、４Ｖの画素電圧Ｖｐｉｘはデータ信号ＳＯＵＲＣＥの第１の電圧ＬＶ１（＝６Ｖ）によってわずかに影響を及ぼされ、例えば４．５Ｖに高められる。このとき、画素電圧Ｖｐｉｘの電圧増分は、１Ｖの閾電圧の制御下にある。すなわち、Ｖｓａｍｐｌｅ−Ｖｐｉｘ＝５．５−４．５。

次に、第２のリフレッシュ動作が実行される時間ｔ２を参照する。データ信号ＳＯＵＲＣＥは、例えば４Ｖの第２の電圧ＬＶ２を有する。サンプル電圧Ｖｓａｍｐｌｅとデータ信号ＳＯＵＲＣＥの第２の電圧ＬＶ２との間には、第１のリフレッシュユニット２１２の１Ｖの閾電圧よりも高い１．５Ｖ（Ｖｓａｍｐｌｅ−ＬＶ２＝５．５Ｖ−４Ｖ）の電圧差が存在し、それにより、第１のリフレッシュユニット２１２はオンされる。また、リフレッシュ制御信号ＲＥＦＲＥＳＨは、再び、第２のリフレッシュユニット２１３をオンするよう有効にされる。ターンオン状態の第１及び第２のリフレッシュユニット２１２及び２１３を介して、データ信号ＳＯＵＲＣＥの第２の電圧ＬＶ２（＝４Ｖ）は、４Ｖの画素電圧Ｖｐｉｘをリフレッシュして画素電圧Ｖｐｉｘを４．５Ｖから必要とされる４Ｖに下げるよう、供給される。このように、第２のリフレッシュ動作が実行される場合に、時間ｔ２でリフレッシュされた画像データ（“Ｖｐｉｘ，Ｖｃｏｍ”＝“４Ｖ，０Ｖ”）は、時間ｔ１での画像データ（“Ｖｐｉｘ，Ｖｃｏｍ”＝“４Ｖ，０Ｖ”）の極性と同じ極性を有する。

その後に、第３のリフレッシュ動作が実行される時間ｔ３を参照する。データ信号ＳＯＵＲＣＥは、時間ｔ３で例えば２Ｖの第３の電圧ＬＶ３を有する。同様に、シャント制御信号ＳＨＵＮＴは２Ｖの第３の電圧ＬＶ３を有する。画素電圧Ｖｐｉｘとシャント制御信号ＳＨＵＮＴの第３の電圧ＬＶ３との間には、シャントユニット２１４の１Ｖの閾電圧よりも高い２Ｖ（Ｖｐｉｘ−ＬＶ３＝４Ｖ−２Ｖ）の電圧差が存在し、それにより、シャントユニット２１４はオンされる。ターンオン状態のシャントユニット２１４を介して、容量素子２２０のサンプル電圧Ｖｓａｍｐｌｅは、シャント制御信号ＳＨＵＮＴの第３の電圧ＬＶ３でバイアスをかけられる。すなわち、Ｖｓａｍｐｌｅ＝２Ｖ。この時点で、第１のリフレッシュユニット２１２は、それらの間の電圧差が１Ｖの閾電圧よりも低い−２Ｖ（Ｖｓａｍｐｌｅ−Ｖｐｉｘ＝２Ｖ−４Ｖ）であるために、オフされる。このようにして、データ信号ＳＯＵＲＣＥの第３の電圧ＬＶ３（＝２Ｖ）は４Ｖの画素電圧Ｖｐｉｘをリフレッシュするために使用されず、データ信号ＳＯＵＲＣＥの第４の電圧ＬＶ４（＝０Ｖ）も同様である。

よって、“０１”（“Ｖｐｉｘ，Ｖｃｏｍ”＝“２Ｖ，０Ｖ”から“２Ｖ，０Ｖ”へ）及び“００”（“Ｖｐｉｘ，Ｖｃｏｍ”＝“０Ｖ，０Ｖ”から“０Ｖ，０Ｖ”へ）の画像データに関して、それらの動作は、“１１”及び“１０”の画像データ保持キャパシタＣのためのリフレッシュ動作についての上記の関連記載を参照して同様に説明することができ、簡潔さのために明記されない。

実際の例において、シャント制御信号ＳＨＵＮＴにおける第１の電圧ＬＶ１から第２の電圧ＬＶ２への遷移は、データ信号ＳＯＵＲＣＥにおける第１の電圧ＬＶ１から第２の電圧ＬＶ２への遷移の前である。これは、シャントユニット２１４をオンして、データ信号ＳＯＵＲＣＥが次の電圧を有するように充電される前に第１の端子ＣＴでの電圧を充電するために、容量素子２２０における記憶画像データを制御するのに十分な時間があることを確かにする。このようにして、リフレッシュされた画像データ保持キャパシタＣはまた、データ信号ＳＯＵＲＣＥの次の電圧によって変更され得ない。しかし、本発明はこれに制限されない。信号のどの１つが先だって１の電圧から他の電圧へ変化又は遷移するとしても、第２のリフレッシュユニット２１３がそれらの信号の電圧遷移の間にオフされるべき場合に、それらのタイミング順序はキャパシタ２２０の電圧に作用しない。言い換えると、他の実施形態では、シャント制御信号ＳＨＵＮＴ及びデータ信号ＳＯＵＲＣＥが１の電圧から他の電圧へ遷移した時間は、第２のリフレッシュユニット２１３がオフされる時間である。他の態様から、そのような時間はまた、リフレッシュ制御信号ＲＥＦＲＥＳＨが無効にされる時間、又はリフレッシュ制御信号ＲＥＦＲＥＳＨの２つの隣接する有効パルスの間の時間と見なすことができる。

図４Ａは、図３Ｂの信号波形に従って４種類の画像データがリフレッシュされる場合の複数のシミュレーション波形を示すタイミング図である。図４Ｂは、破線によって表される図４Ａの範囲における複数のシミュレーション波形を示すタイミング図である。図４Ａ及び４Ｂにおいて示されるように、画像データ保持キャパシタＣにおける“１１”（Ｖｐｉｘ−Ｖｃｏｍ＝６Ｖ）の画像データに関し、それは同じ極性を有するようにリフレッシュされ得る。“１０”（Ｖｐｉｘ−Ｖｃｏｍ＝４Ｖ）の画像データに関し、それは、第１のリフレッシュ動作の間にわずかに増大され、その第２のリフレッシュ動作の間に４Ｖに下げられる。“０１”又は“００”（Ｖｐｉｘ−Ｖｃｏｍ＝２Ｖ又は０Ｖ）の画像データに関し、それらは同様にリフレッシュされ得る。従って、図３Ｂにおけるそれらの信号に応答して、図３Ａにおけるピクセル素子Ｐ（ｘ，ｙ）は、６Ｖ、４Ｖ、２Ｖ及び０Ｖの少なくとも４つの対応するグレーレベルを生成することができ、２ビットＭＩＰ回路を実現する。

図３Ｂの信号のグループは、２ビットＭＩＰ回路の動作を説明するために一例として与えられている。しかし、本発明はそれに制限されない。例えば、３ビットＭＩＰ回路を形成することに関して、ディスプレイパネル１００はサンプル動作と、８つのリフレッシュ動作とを実行するよう動作する。かかるリフレッシュ動作の夫々１つにおいて、データ信号ＳＯＵＲＣＥ及びシャント制御信号ＳＨＵＮＴの夫々は８つの電圧のうちの１つであることができる。本発明の説明から当業者には認識され得るように、より多くの電圧及びリフレッシュ動作が使用されてよく、このようにして、表示データのビット数を増大させ且つマルチビットＭＩＰ回路を達成する。

その上、図３Ｂに示されるデータ信号ＳＯＵＲＣＥ及びシャント制御信号ＳＨＵＮＴに関して、それらの第１乃至第４の電圧ＬＶ１〜ＬＶ４は、説明のための減少順序において配置されている。ピクセル素子Ｐ（ｘ，ｙ）のスイッチの少なくとも一部がＰ形薄膜トランジスタによって実施される図３Ａのピクセル素子の他の例においては、第１乃至第４の電圧ＬＶ１〜ＬＶ４は増加順序において配置されてもよい。

図５Ａは、本発明の他の実施形態に従う図１のピクセル素子の例を示す回路図である。この実施形態において、リフレッシュユニット２００は、Ｎ形トランジスタによって実施されるスイッチ素子２１１〜２１４を有する。これは、ゲートスイッチＴも同じように実施され得るので、製造工程を容易にする。ピクセル素子Ｐ（ｘ，ｙ）において、データ信号ＳＯＵＲＣＥは、対応するソースラインＤｘから供給され得、一方、リフレッシュ制御信号ＲＥＦＲＥＳＨ、サンプル制御信号ＳＡＭＰＬＥ、イネーブル信号ＣＥ、及びシャント制御信号ＳＨＵＮＴは、夫々、追加的な信号線２３１〜２３４から供給され得る。図５Ａのピクセル素子Ｐ（ｘ，ｙ）は、５Ｔ１Ｃ、すなわち、５つのスイッチ及び１つのキャパシタ、の回路アーキテクチャによって実施されると見なされ得る。

図５Ａの回路アーキテクチャによれば、電力消費が削減され得るのみならず、残像（image sticking）も改善され得る。より具体的には、図５Ａのピクセル素子Ｐ（ｘ，ｙ）は、２つのリフレッシュスキームのうちの１つを選択的に実行するよう動作することができる。第１のリフレッシュスキームが実行される場合に、画像データ保持キャパシタＣは、記憶されている画像データをその極性を保持しながらリフレッシュされ得、それにより、電力消費が低減される。第２のリフレッシュスキームが実行される場合に、画像データ保持キャパシタＣの画像データの極性は反転され、結果として、残像が阻止される。実施形態において、複合リフレッシュスキームは、上記の第１及び第２のリフレッシュスキームを選択的に用いることによって実施される。第１のリフレッシュスキームは、図３Ｂに関する例となる説明を参照することができる。第２のリフレッシュスキームに関しては、その説明は、図５Ｂ及び５Ｃを参照して以下のように与えられる。

図５Ｂは、本発明の他の実施形態に従う動作方法を実行するためにディスプレイパネルが使用する複数の信号波形を示すタイミング図である。この実施形態において、コモン電圧Ｖｃｏｍは反転される。コモン電圧Ｖｃｏｍの反転は、例えば、コモン電圧Ｖｃｏｍがこの場合においては０Ｖから６Ｖに反転されることを意味する。この例において、データ信号ＳＯＵＲＣＥ及びシャント制御信号ＳＨＵＮＴの電圧レベルは互いに異なる。例えば、データ信号ＳＯＵＲＣＥのデータ電圧ＬＶ１〜ＬＶ４は夫々、約６Ｖ、４Ｖ、２Ｖ、０Ｖであり、シャント制御信号ＳＨＵＮＴのシャント電圧ＬＶ１′〜ＬＶ４′は夫々、約８Ｖ、６Ｖ、４Ｖ、２Ｖである。データ電圧ＬＶ１〜ＬＶ４及びシャント電圧ＬＶ１′〜ＬＶ４′に従って、イネーブル信号ＣＥは、例えば８Ｖ、４Ｖ、０Ｖ、−４Ｖといったように、その電圧レベルが相応に変化する。

図５Ｂの信号に応答して、図５Ａのピクセル素子Ｐ（ｘ，ｙ）の動作は、例として以下のように詳述される。図５Ｂにおいて、２つの期間Ｐ１及びＰ２が示されている。それら２つの期間Ｐ１及びＰ２の間のピクセル素子Ｐ（ｘ，ｙ）の動作は互いに似ている。簡潔さのために、期間Ｐ２の間のピクセル素子Ｐ（ｘ，ｙ）の動作は、図５Ｃを参照して説明のための例とされる。図５Ｃは、図５Ｂの信号波形の一部を示すタイミング図である。図５Ｃから明らかなように、“００”“０１”、“１０”及び“１１”の４種類の画像データは適切にリフレッシュされ得る。これについての更なる説明は、図５Ａ及び５Ｃを参照して以下の通りである。

“１１”の画像データはリフレッシュされ、一方、その極性は反転される。例えば、“Ｖｐｉｘ（１１），Ｖｃｏｍ”＝“０Ｖ，６Ｖ”から“６Ｖ，０Ｖ”へ。

第１に、画素電圧Ｖｐｉｘ（１１）が最初に０Ｖであり且つコモン電圧Ｖｃｏｍが最初に６Ｖであるとすると、これは、画像データ保持キャパシタＣにおいて保持される画像データが“１１”であること、すなわち、画像データ保持キャパシタＣにかかる電圧が６Ｖであることを示す。サンプル動作が実行される時間ｔ０′を参照する。サンプル制御信号ＳＡＭＰＬＥは、サンプルユニット２１１をオンするよう高レベルで有効にされる。ターンオン状態のサンプルユニット２１１を介して、容量素子２２０の第１の端子ＣＴは、現在の画素電圧Ｖｐｉｘ（１１）と略同じレベルでバイアスをかけられる。これは、０Ｖの画素電圧Ｖｐｉｘ（１１）がサンプル電圧Ｖｓａｍｐｌｅ（１１）としてサンプリングされ、容量素子２２０に記憶されることを意味する。すなわち、時間ｔ０′で、Ｖｓａｍｐｌｅ（１１）＝０Ｖ。

その後に、時間ｔ１′を参照する。イネーブル信号ＣＥは第１のレベルから第２のレベルへ、例えば、０Ｖから８Ｖへ遷移する。時間ｔ１′でのイネーブル信号ＣＥの遷移は、容量素子２２０を介してサンプル電圧Ｖｓａｍｐｌｅ（１１）を約８Ｖ（＝０Ｖ＋８Ｖ）に高める。また、時間ｔ１′で、シャント制御信号ＳＨＵＮＴは、第１のシャント電圧から第２のシャント電圧へ、例えば、０Ｖから８Ｖへ遷移する。

次いで、時間ｔ２′を参照する。リフレッシュ制御信号ＲＥＦＲＥＳＨは、第２のリフレッシュユニット２１３をオンするよう有効にされる。データ信号ＳＯＵＲＣＥは、例えば６Ｖのデータ電圧ＬＶ１を有する。サンプル電圧Ｖｓａｍｐｌｅ（１１）と画素電圧Ｖｐｉｘ（１１）との間には、第１のリフレッシュユニット２１２の１Ｖの閾電圧よりも高い８Ｖ（Ｖｓａｍｐｌｅ−Ｖｐｉｘ＝８Ｖ−０Ｖ）の電圧差が存在し、それにより、第１のリフレッシュユニット２１２はオンされる。ターンオン状態の第１及び第２のリフレッシュユニット２１２及び２１３を介して、データ信号ＳＯＵＲＣＥのデータ電圧ＬＶ１（＝６Ｖ）は、画素電圧Ｖｐｉｘ（１１）をリフレッシュするよう供給される。すなわち、時間ｔ２′で、Ｖｐｉｘ（１１）＝６Ｖ。その一方で、コモン電圧Ｖｃｏｍは、時間ｔ２′で、例えば６Ｖから０Ｖへ反転される。よって、時間ｔ２′でリフレッシュされた画像データ（“Ｖｐｉｘ（１１），Ｖｃｏｍ”＝“６Ｖ，０Ｖ”）は、時間ｔ０′での画像データ（“Ｖｐｉｘ（１１），Ｖｃｏｍ”＝“０Ｖ，６Ｖ”）の極性と逆の極性を有する。

その後に、時間ｔ３′を参照する。イネーブル信号ＣＥは第２のレベルから第３のレベルへ、例えば、８Ｖから４Ｖへ遷移する。時間ｔ３′でのイネーブル信号ＣＥの遷移は、容量素子２２０を介してサンプル電圧Ｖｓａｍｐｌｅ（１１）を約４Ｖに下げる。また、時間ｔ３′で、シャント制御信号ＳＨＵＮＴは、シャント電圧ＬＶ１′（＝８Ｖ）からシャント電圧ＬＶ２′（＝６Ｖ）へ遷移する。

次に、時間ｔ４′を参照する。データ信号ＳＯＵＲＣＥは、時間ｔ４′で例えば４Ｖのデータ電圧ＬＶ２を有する。４Ｖのデータ電圧ＬＶ２は、第２のリフレッシュ動作において他の画像データ保持キャパシタに保持された４Ｖの他の画像データをリフレッシュするために使用される。画素電圧Ｖｐｉｘ（１１）とシャント制御信号ＳＨＵＮＴのシャント電圧ＬＶ２′との間には、シャントユニット２１４の閾電圧よりも低い０Ｖ（Ｖｐｉｘ（１１）―ＬＶ２′＝６Ｖ−６Ｖ）の電圧差が存在し、それにより、シャントユニット２１４はオフされる。時間ｔ４′でのＶｓａｍｐｌｅ（１１）＝４Ｖに関して、第１のリフレッシュユニット２１２は、それらの間の電圧差が１Ｖの閾電圧よりも低い−２Ｖ、すなわち、時間ｔ４′においてＶｓａｍｐｌｅ（１１）−Ｖｐｉｘ（１１）＝４Ｖ−６Ｖであるから、オフされる。これを考慮して、データ信号ＳＯＵＲＣＥのデータ電圧ＬＶ２（＝４Ｖ）は、時間ｔ４′で６Ｖの画素電圧Ｖｐｉｘ（１１）をリフレッシュせず、時間ｔ６′でのデータ信号のデータ電圧ＬＶ３（＝２Ｖ）及び時間ｔ８′でのデータ信号のデータ電圧ＬＶ４（＝０Ｖ）についても同様である。

“１０”の画像データはリフレッシュされ、一方、その極性は反転される。例えば、“Ｖｐｉｘ（１０），Ｖｃｏｍ”＝“０Ｖ，４Ｖ”から“４Ｖ，０Ｖ”へ。

同様の動作は、６Ｖの画像データについての上記の説明を参照することでき、簡潔さのために省略される。第１に、画素電圧Ｖｐｉｘ（１０）が最初に２Ｖであり且つコモン電圧Ｖｃｏｍが最初に６Ｖであるとすると、これは、画像データ保持キャパシタＣにおいて保持される画像データが“１０”であること、すなわち、画像データ保持キャパシタＣにかかる電圧が４Ｖであることを示す。

時間ｔ０′から時間ｔ３′まで、画素電圧Ｖｐｉｘ（１０）の動作は、画素電圧Ｖｐｉｘ（１１）の動作と同様であり、簡潔さのために省略される。

時間ｔ４′を参照する。画素電圧Ｖｐｉｘ（１０）とシャント制御信号ＳＨＵＮＴのシャント電圧ＬＶ２′との間には、シャントユニット２１４の１Ｖの閾電圧よりも低い−２Ｖ（Ｖｐｉｘ（１０）―ＬＶ２′＝４Ｖ−６Ｖ）が存在し、それにより、シャントユニット２１４はオフされる。時間ｔ４′でのＶｓａｍｐｌｅ（１０）＝６Ｖに関して、第１のリフレッシュユニット２１２は、それらの間の電圧差が１Ｖの閾電圧よりも高い２Ｖ（Ｖｓａｍｐｌｅ−Ｖｐｉｘ（１１）＝６Ｖ−４Ｖ）であるから、オンされる。また、時間ｔ４′で、リフレッシュ制御信号ＲＥＦＲＥＳＨは、第２のリフレッシュユニット２１３をオンするよう再び有効にされる。ターンオン状態の第１及び第２のリフレッシュユニット２１２及び２１３を介して、データ信号ＳＯＵＲＣＥのデータ電圧ＬＶ２（＝４Ｖ）は、画素電圧Ｖｐｉｘ（１０）をリフレッシュするよう供給され、よって、画素電圧Ｖｐｉｘ（１０）を６Ｖから望まれる４Ｖへ下げる。このように、時間ｔ４′でリフレッシュされた画像データ（“Ｖｐｉｘ（１０），Ｖｃｏｍ”＝“４Ｖ，０Ｖ”）は、時間ｔ０′での画像データ（“Ｖｐｉｘ（１０），Ｖｃｏｍ”＝“０Ｖ，４Ｖ”）の極性と逆の極性を有する。

その後に、時間ｔ５′を参照する。イネーブル信号ＣＥは第２のレベルから第３のレベルへ、例えば、４Ｖから０Ｖへ遷移する。時間ｔ５′でのイネーブル信号ＣＥの遷移は、容量素子２２０を介してサンプル電圧Ｖｓａｍｐｌｅ（１０）を約２Ｖ（＝６Ｖ−４Ｖ）に下げる。また、時間ｔ５′で、シャント制御信号ＳＨＵＮＴは、シャント電圧ＬＶ２′からシャント電圧ＬＶ３′へ遷移する。

次に、時間ｔ６′を参照する。データ信号ＳＯＵＲＣＥは、時間ｔ６′で例えば２Ｖのデータ電圧ＬＶ３を有する。２Ｖのデータ電圧ＬＶ３は、第２のリフレッシュ動作において他の画像データ保持キャパシタに保持された２Ｖの他の画像データをリフレッシュするために使用される。画素電圧Ｖｐｉｘ（１０）とシャント制御信号ＳＨＵＮＴのシャント電圧ＬＶ３′との間には、シャントユニット２１４の１Ｖの閾電圧よりも低い０Ｖ（Ｖｐｉｘ（１０）−ＬＶ３′＝４Ｖ−４Ｖ）の電圧差が存在し、それにより、シャントユニット２１４はオフされる。時間ｔ６′でのＶｓａｍｐｌｅ（１０）＝４Ｖに関して、第１のリフレッシュユニット２１２は、それらの間の電圧差が１Ｖの閾電圧よりも低い−２Ｖ、すなわち、時間ｔ６′でＶｓａｍｐｌｅ（１０）−Ｖｐｉｘ（１０）＝２Ｖ−４Ｖであるから、オフされる。これを考慮して、データ信号ＳＯＵＲＣＥのデータ電圧ＬＶ３（＝２Ｖ）は、時間ｔ６′で４Ｖの画素電圧Ｖｐｉｘ（１０）をリフレッシュせず、時間ｔ８′でのデータ信号のデータ電圧ＬＶ４（＝０Ｖ）についても同様である。

“０１”（“Ｖｐｉｘ（０１），Ｖｃｏｍ”＝“０Ｖ，２Ｖ”から“２Ｖ，０Ｖ”へ）及び“００”（“Ｖｐｉｘ（００），Ｖｃｏｍ”＝“０Ｖ，０Ｖ”から“０Ｖ，０Ｖ”へ）の画像データに関し、それらの動作は、このように、“１１”及び“１０”の画像データ保持キャパシタＣのためのリフレッシュ動作の上記の記載を参照して同様に説明することができ、簡潔さのために明記されない。

図６Ａは、図５Ｂの信号波形に従って４種類の画像データがリフレッシュされる場合の複数のシミュレーション波形を示すタイミング図である。図６Ｂは、破線によって表される図６Ａの範囲における複数のシミュレーション波形を示すタイミング図である。図６Ａ及び６Ｂにおいて示されるように、画像データ保持キャパシタにおける“１１”（Ｖｐｉｘ−Ｖｃｏｍ＝６Ｖ）の画像データに関し、それは、同じ極性又は反対の極性、すなわち、６Ｖ又は−６Ｖを選択的に有するようにリフレッシュされ得る。“１０”、“０１”及び“００”の画像データは同様にリフレッシュされ得る。

図５Ａの本発明の実施形態に従うＭＩＰ回路の幾つかの回路変形例が存在する。とりわけ、ピクセル素子の他の２つの実施形態が、例として図７及び図８において与えられている。

図７は、本発明の他の実施形態に従う図１のピクセル素子の例を示す回路図である。図７の実施形態は、ゲートスイッチＴが第１のリフレッシュユニット２１２の２つのデータ端子と電気的に接続されている２つのデータ端子を有する点で、図５Ａの実施形態と相違する。

図８は、本発明の他の実施形態に従う図１のピクセル素子の例を示す回路図である。図８の実施形態は、第２のリフレッシュユニット２１３が第１のリフレッシュユニット２１２と画像データ保持キャパシタＣとの間に結合されている点で、図７の実施形態と相違する。

スイッチ２１１〜２１４及びゲートスイッチＴに対して図５Ｂに示されるサンプル制御信号ＳＡＭＰＬＥ、ゲート制御信号ＧＡＴＥ、リフレッシュ制御信号ＲＥＦＲＥＳＨ、データ信号ＳＯＵＲＣＥ、イネーブル信号ＣＥ、及びシャント制御信号ＳＨＵＮＴのような適切な制御信号を用いると、図７乃至８のＭＩＰ回路は図５ＡのＭＩＰ回路と同様の性能を有する。図７乃至８のＭＩＰ回路に関し、よって、それらの動作は、図５Ａの回路についての上記の説明を参照して同様に記載することができ、簡潔さのために明記されない。

本発明の実施形態において開示されるアクティブマトリクス型ピクセル配列、ピクセル素子及びその動作方法に従って、画像データ保持キャパシタの画像データを記憶するためのメモリとして実施される容量素子の記憶データを制御するスイッチが設けられる。このピクセル素子はマルチビットメモリとして機能することができ、それにより、画像データ保持キャパシタは、異なる画像データを記憶するために使用され、データ信号の電圧の１つによってリフレッシュされ得る。従って、マルチビットピクセル素子は、高解像度と増大したグレーレベル数とを有して達成され得る。

本発明は一例として望ましい実施形態に関して記載されてきたが、当然に、本発明はそれらに制限されない。それどころか、様々な改良並びに同様の配置及びプロシージャをカーバするよう意図され、従って、添付の特許請求の範囲の適用範囲は、そのような改良並びに配置及びプロシージャの全てを包含するように、最も広い解釈を与えられるべきである。

１００ ディスプレイパネル
１１０ アクティブマトリクス型ピクセル配列
１２０ ゲートドライバ
１３０ ソースドライバ
２００ リフレッシュユニット
２１１ サンプルユニット
２１２ 第１のリフレッシュユニット
２１３ 第２のリフレッシュユニット
２１４ シャントユニット
２２０ 容量素子
Ｃ 画像データ保持キャパシタ
ＣＥ イネーブル信号
ＣＴ 第１の端子
Ｄ１〜Ｄｍ ソースライン
Ｇ１〜Ｇｎ ゲートライン（走査ライン）
Ｐ（ｘ，ｙ） ピクセル素子
ＰＥ 画素電極
ＲＥＦＲＥＳＨ リフレッシュ制御信号
ＳＡＭＰＬＥ サンプル制御信号
ＳＨＵＮＴ シャント制御信号
ＳＯＵＲＣＥ データ信号
Ｔ ゲートスイッチ

Claims (18)

1. 複数のゲートライン、複数のソースライン及びマトリクス状に配置された複数のピクセル素子を有し、夫々のピクセル素子は、対応するゲートライン及び対応するソースラインに結合されるアクティブマトリクス型ピクセル配列と、
   前記複数のソースラインを駆動するソースドライバと、
   前記複数のゲートラインを駆動するゲートドライバと
   を有し、
   夫々のピクセル素子は、
   画像データを保持する画像データ保持キャパシタと、
   サンプル制御信号を受け取る制御端子を有するサンプルユニットと、
   前記サンプルユニットを介して前記画像データ保持キャパシタの画素電極に結合される第１の端子を有する容量素子と、
   前記容量素子の前記第１の端子に結合される制御端子を有する第１のリフレッシュユニットと、
   リフレッシュ制御信号を受け取る制御端子を有する第２のリフレッシュユニットと、
   前記画素電極に結合される制御端子、前記第１の端子に結合されるデータ端子、及びシャント制御信号を受け取る他のデータ端子を有するシャントユニットと
   を有し、
   前記第１のリフレッシュユニット及び前記第２のリフレッシュユニットは互いに直列に、データ信号を受け取るよう対応するソースラインと前記画像データ保持キャパシタとの間に結合される、
   ディスプレイパネル。
2. 前記シャント制御信号及び前記データ信号の夫々は、複数の期間の間、複数の電圧を順次有し、前記複数の電圧は、単調順序にある、
   請求項１に記載のディスプレイパネル。
3. 前記データ信号及び前記シャント制御信号の夫々は、第１の期間の間は第１の電圧を、第２の期間の間は第２の電圧を、第３の期間の間は第３の電圧を、第４の期間の間は第４の電圧を順次有し、
   前記サンプルユニット、前記第１のリフレッシュユニット、前記第２のリフレッシュユニット及び前記シャントユニットはＮ形トランジスタを有し、
   前記第１の電圧は、前記第２の電圧よりも高い、
   請求項２に記載のディスプレイパネル。
4. 前記シャント制御信号における前記第１の電圧から前記第２の電圧への遷移は、前記データ信号の前記第１の電圧から前記第２の電圧への遷移より前である、
   請求項３に記載のディスプレイパネル。
5. 前記シャント制御信号及び前記データ信号の夫々は、前記リフレッシュ制御信号が無効にされる場合に１の電圧から他の電圧に遷移する、
   請求項２に記載のディスプレイパネル。
6. 前記容量素子は、イネーブル信号を受け取る他の端子を更に有する、
   請求項１に記載のディスプレイパネル。
7. 前記イネーブル信号は、第１のレベルから第２のレベルに遷移し、
   前記第１のレベルと前記第２のレベルとの間の差は、前記第１のリフレッシュユニットの閾電圧よりも高い、
   請求項６に記載のディスプレイパネル。
8. 夫々のピクセル素子は、対応するゲートラインに結合される制御端子を有するゲートスイッチを更に有し、
   前記ゲートスイッチは、対応するソースラインと前記画像データ保持キャパシタとの間に結合される、
   請求項１に記載のディスプレイパネル。
9. 前記ゲートスイッチは、前記第１のリフレッシュユニットの２つのデータ端子と電気的に接続される２つのデータ端子を有する、
   請求項８に記載のディスプレイパネル。
10. 前記第１のリフレッシュユニットは、前記第２のリフレッシュユニットと前記画像データ保持キャパシタとの間に結合される、
    請求項１に記載のディスプレイパネル。
11. 前記第２のリフレッシュユニットは、前記第１のリフレッシュユニットと前記画像データ保持キャパシタとの間に結合され、
    前記第１のリフレッシュユニットは、前記第２のリフレッシュユニットと前記ソースラインとの間に結合される、
    請求項１に記載のディスプレイパネル。
12. ディスプレイパネルの動作方法であって、
    画像データ保持キャパシタで画像データを保持するステップと、
    サンプルユニットにより容量素子に前記画像データ保持キャパシタの画像データを記憶するステップと、
    第１の期間において、シャントユニットにより前記容量素子の第１の端子の電圧を選択的に制御するよう第１のシャント電圧を有するシャント制御信号を供給し、第１のリフレッシュユニット及び第２のリフレッシュユニットにより前記画像データ保持キャパシタの画像データを選択的にリフレッシュするよう第１のデータ電圧を有するデータ信号を供給するステップと、
    第２の期間において、前記シャントユニットにより前記容量素子の第１の端子の電圧を選択的に制御するよう第２のシャント電圧を有する前記シャント制御信号を供給し、前記第１のリフレッシュユニット及び前記第２のリフレッシュユニットにより前記画像データ保持キャパシタの画像データを選択的にリフレッシュするよう第２のデータ電圧を有する前記データ信号を供給するステップと
    を有し、
    前記第１のリフレッシュユニットは、前記容量素子の第１の端子の電圧によって制御され、前記シャントユニットは、前記画像データ保持キャパシタの画素電極の電圧によって制御され、
    前記画像データが第１の画像データを有する場合に、前記画像データ保持キャパシタの画像データは前記第１の期間の間にリフレッシュされ、前記画像データが第２の画像データを有する場合に、前記画像データ保持キャパシタの画像データは前記第２の期間の間にリフレッシュされる、
    ディスプレイパネルの動作方法。
13. 前記画像データ保持キャパシタにおいてリフレッシュされた画像データは、前記サンプルユニットにより前記容量素子に前記画像データ保持キャパシタの画像データを記憶するステップにおいて前記画像データ保持キャパシタに記憶されていた画像データの極性と同じ極性又は反対の極性を選択的に有する、
    請求項１２に記載のディスプレイパネルの動作方法。
14. 前記サンプルユニット、前記シャントユニット、前記第１のリフレッシュユニット及び前記第２のリフレッシュユニットは、Ｎ形トランジスタを有し、
    前記第１のシャント電圧は前記第２のシャント電圧よりも大きく、
    前記第１のデータ電圧は前記第２のデータ電圧よりも大きい、
    請求項１２に記載のディスプレイパネルの動作方法。
15. 前記シャント制御信号における前記第１のシャント電圧から前記第２のシャント電圧への遷移は、前記データ信号における前記第１のデータ電圧から前記第２のデータ電圧への遷移より前である、
    請求項１２に記載のディスプレイパネルの動作方法。
16. 前記シャント制御信号における前記第１のシャント電圧から前記第２のシャント電圧への遷移、及び前記データ信号における前記第１のデータ電圧から前記第２のデータ電圧への遷移は、前記リフレッシュ制御信号が無効にされる場合に起こる、
    請求項１２に記載のディスプレイパネルの動作方法。
17. 前記容量素子は、イネーブル信号を受け取る第２の端子を更に有し、
    前記イネーブル信号は、第１の期間において第１のレベルから第２のレベルへ遷移し、
    前記イネーブル信号の前記第１のレベルと前記第２のレベルとの間の差は、前記第１のリフレッシュユニットの閾電圧よりも高い、
    請求項１２に記載のディスプレイパネルの動作方法。
18. 複数のゲートライン及び複数のソースラインと、
    マトリクス状に配置された複数のピクセル素子と
    を有し、
    夫々のピクセル素子は、対応するゲートライン及び対応するソースラインに結合され、
    夫々のピクセル素子は、
    画像データを保持する画像データ保持キャパシタと、
    サンプル制御信号によって制御されるサンプルユニットと、
    前記サンプルユニットを介して前記画像データ保持キャパシタの画素電極に結合される第１の端子を有する容量素子と、
    前記第１の端子にある電圧によって制御される第１のリフレッシュユニットと、
    リフレッシュ制御信号によって制御される第２のリフレッシュユニットと、
    前記画素電極にある電圧によって制御され、前記第１の端子に結合されるデータ端子及びシャント制御信号を受け取る他のデータ端子を有するシャントユニットと
    を有し、
    前記第１のリフレッシュユニット及び前記第２のリフレッシュユニットは、前記第１のリフレッシュユニット及び前記第２のリフレッシュユニットが両方とも有効にされる場合に、データ信号を対応するソースラインから前記画像データ保持キャパシタへ伝える、
    ディスプレイパネル。

Images