JP2006523323A - アクティブマトリクスアレイ装置、電子的装置及びアクティブマトリクスアレイ装置の作動方法 - Google Patents

アクティブマトリクスアレイ装置、電子的装置及びアクティブマトリクスアレイ装置の作動方法 Download PDF

Info

Publication number
JP2006523323A
JP2006523323A JP2006506444A JP2006506444A JP2006523323A JP 2006523323 A JP2006523323 A JP 2006523323A JP 2006506444 A JP2006506444 A JP 2006506444A JP 2006506444 A JP2006506444 A JP 2006506444A JP 2006523323 A JP2006523323 A JP 2006523323A
Authority
JP
Japan
Prior art keywords
matrix array
switch
capacitive element
coupled
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006506444A
Other languages
English (en)
Other versions
JP5089977B2 (ja
Inventor
マーティン、ジェイ.エドワーズ
ジョン、アール.エイ.エイヤーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006523323A publication Critical patent/JP2006523323A/ja
Application granted granted Critical
Publication of JP5089977B2 publication Critical patent/JP5089977B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3618Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Abstract

アクティブマトリクスアレイ装置が、複数のマトリクスアレイ要素(100)を有し、各マトリクスアレイ要素は、容量性素子(120)をアドレス指定導体(22n)に応答する第1のスイッチ(110)により充電導体(32m)に結合したものである。加うるに、マトリクスアレイ要素(100)は、イネーブル導体(42n)により提供されるイネーブル信号に応答する第2のスイッチ(112)によって第1の容量性素子(120)に結合された第2の容量性素子(130)を有する。第2の容量性素子(130)は、第3のスイッチ(114)の制御端子に結合され、第3のスイッチは、第1の容量性素子(120)と充電導体(32m)のような電位源との間に結合されている。第2の容量性素子(130)は、第1の容量性素子(120)の両端間の電圧をサンプリングするために用いられ、かかる電圧は、もし妥当な値のものならば、第3のスイッチ(114)を動作可能状態にし、かくして第1の容量性素子(120)と電位源との間に導電路が得られる。この構成は、マトリクスアレイ要素(100)の低電力データリフレッシュモードを考慮に入れており、その後のリフレッシュサイクルでは極性反転が次々に生じる。

Description

発明の詳細な説明
本発明は、複数の充電導体と、複数の充電導体と交差する複数のアドレス指定導体と、各々が第1のスイッチを介して関連のアドレス指定導体及び関連の充電導体に結合され、第1の容量性素子を備えた複数のマトリクスアレイ要素とを有するアクティブマトリクスアレイ装置に関する。
本発明は又、かかるアクティブマトリクスアレイ装置を有する電子的装置に関する。
本発明は更に、かかるアクティブマトリクスアレイ装置を作動させる方法に関する。
アクティブマトリクスアレイ装置は、種々の応用分野において普及しており、かかる応用分野においては、アクティブマトリクスアレイ装置はセンサ又はメモリとして用いられ、特に表示目的で、例えば、アクティブマトリクスアレイ液晶(LC)ディスプレイ装置又はアクティブマトリクスアレイ型有機発光ダイオード(OLED)デバイスとして用いられている。特に、LC型ディスプレイ装置は、多くのディスプレイ装置領域において先端技術として、従来の陰極線間(CRT)ディスプレイ装置と競合している。
アクティブマトリクスアレイ装置は典型的には、複数のアドレス指定導体と交差するよう配列された複数の充電導体及び複数のマトリクスアレイ要素を有し、マトリクスアレイ要素は、薄膜トランジスタ(TFT)のようなスイッチによりアドレス指定導体と充電導体の両方にこれら2つの導体の交差部のところで接続されている。充電導体は、アドレス指定導体のうちの1つにより動作可能にされたそれぞれのマトリクスアレイ要素の容量性素子に複数の電荷を蓄積するよう配置されている。アクティブマトリクスアレイディスプレイ装置の場合、アドレス指定導体は典型的には、行導体であり、充電導体は典型的には、列導体であり、マトリクスアレイ要素は、ディスプレイ装置の画素である。画素は、LCディスプレイ装置の場合、LCセルのような容量性素子と、ディスプレイ要素が連続した充電サイクル相互間でその状態を維持するようディスプレイ要素を助けるキャパシタとを有する場合がある。
アクティブマトリクスアレイ装置、特にアクティブマトリクスアレイディスプレイ装置は、ラップトップ型コンピュータ、携帯電話、携帯型情報端末等のような電池式電子的装置に広く用いられている。かかるデバイスでは、電子的装置の連続動作時間に直接的な影響を及ぼすので、電力消費量の減少が重要な課題である。したがって、アクティブマトリクスアレイ装置の電力消費量を減少させることができるということが重要である。というのは、これは、電子的装置の全体的な電力節減に寄与する場合があるからである。
アクティブマトリクスアレイ装置の電力消費量の相当多くの部分は、マトリクスアレイ要素の充電に起因している。特に、大面積アクティブマトリクスアレイ装置又は多数のアドレス指定及び充電導体を有するアクティブマトリクスアレイ装置では、導体は各々比較的大きなキャパシタンスを有し、マトリクスアレイ要素の充電により電力のうち相当多くの量が消費される場合がある。というのは、充電導体のキャパシタンスは、アクティブマトリクスアレイ装置の一アドレス指定サイクルにおいて関連のマトリクスアレイ要素の全てに適当な電荷を順次蓄積させるために多くの回数にわたって充填と放電を行わなければならない場合があるからである。
これは、マトリクスアレイ要素にそれぞれ蓄積されたデータ値が変化せず、定期的に同一のデータ値で上書きされる状況では特に無駄なことである。これは、例えば、長期間にわたり一定の出力を出すためにアクティブマトリクスアレイ装置が必要である状況において起こる場合があり、その理由は例えば、アクティブマトリクスアレイ装置を一部とする電子的装置が待機状態に切り換えられるからである。
国際公開第WO03/007286号パンフレットは、電力消費量を減少させる装置を備えたアクティブマトリクスアレイ型LCディスプレイ装置を開示する。この目的のため、マトリクスアレイ要素は、1対のTFTにより画素キャパシタンスに結合されたインバータを有するリフレッシュ回路を含む。定期的に、画素キャパシタンスに格納されたデータをインバータの入力キャパシタンスに移し、その後第2のTFTを動作可能にして格納データの反転値を画素キャパシタンスに戻す。マトリクスアレイ要素に格納されたデータ信号を反転させるのにインバータが必要である。その目的は、LC材料の劣化を防止することにある。この構成により、マトリクスアレイ要素に格納された信号を、比較的大きな充電導体のキャパシタンスの充電及び放電を含む充電サイクルを採用する必要なく、定期的に更新することができ、かくしてマトリクスアレイ要素の状態が変化しない状況では電力消費量が減少する。
しかしながら、この構成は、画素キャパシタンスの状態を一時的に記憶する要素としてインバータを用いなければならないという欠点がある。これは、インバータ型トランジスタを別々のソース及びドレイン電圧源にそれぞれ結合しなければならず、典型的には、互いに逆のチャネル型のものであることが必要であり、これによりアクティブマトリクスアレイ装置の費用が増大すると共にその設計が複雑になるので比較的厄介である。
本発明の目的は、マトリクスアレイ要素のリフレッシュ機能を実行するのにインバータの使用を必要としない本明細書冒頭の項目中に記載されたアクティブマトリクスアレイ装置を提供することにある。
本発明の別の目的は、かかるアクティブマトリクスアレイ装置を有することにより恩恵を受ける本明細書冒頭の項目に記載された電子的装置を提供することにある。
本発明の更に別の目的は、かかるアクティブマトリクスアレイ装置を作動させる方法を提供することにある。
本発明の第1の態様によれば、アクティブマトリクスアレイ装置であって、複数の充電導体を有し、前記複数の充電導体と交差する複数のアドレス指定導体を有し、複数のマトリクスアレイ要素を有し、各マトリクスアレイ要素は、関連のアドレス指定導体に結合された制御端子及び関連の充電導体に結合されたデータ端子を備える第1のスイッチを有し、各マトリクスアレイ要素は更に、第1のスイッチの別のデータ端子に結合された第1の容量性素子を有し、イネーブル信号に応答する制御端子を備えた第2のスイッチにより前記第1の容量性素子に結合されていて、前記第1の容量性素子よりもキャパシタンスの小さな第2の容量性素子を有し、前記第1の容量性素子と電位源との間に結合された第3のスイッチを有し、この第3のスイッチは、前記第2の容量性素子に結合された制御端子を有することを特徴とするアクティブマトリクスアレイ装置が提供される。
本発明のアクティブマトリクスアレイ装置は、インバータをメモリ要素として用いるのではなく、第1の容量性素子の状態を記憶する非反転型の第2の容量性素子、例えば小容量キャパシタを用い、このキャパシタは、マトリクスアレイ要素中のデータ値を記憶するキャパシタであるのが良い。第1の容量性素子の状態を第2の容量性素子に記憶させた後、第1の容量性素子を、マトリクスアレイ要素に記憶されている値が何であるべきかとは無関係に、2値のハイ又は2値のロウのような一定の値で繰り返し上書きできる。関連の充電導体により一定電圧を印加することができ、これは、充電導体が同じ電圧を連続するアドレス指定サイクルで関連のマトリクスアレイ要素全てに提供するという利点を有し、このことが、次のマトリクスアレイ要素を充電する際に充電導体の大きなキャパシタンスを再充電する必要がなく、かくして電力消費量の相当な減少が得られるということを意味している。第2の容量性素子に蓄積される電圧は、第1の容量性素子に記憶されている既定の値を符号が逆の別の既定の値で置き換える、即ち、2つ目毎のアドレス指定サイクルにおいて2値のハイを2値のロウで置き換え、或いはこの逆の置き換えを行うようにするため、第1の容量性素子とアースのような電位源との間のスイッチを制御するために用いられる。これは、全てのアドレス指定サイクルで第1の容量性素子の極性の反転を容易にし、これは、第1の容量性素子がLCセルを含む場合に特に有用である。これは、第1の容量性素子の状態を記憶するデバイスに電力供給するために専用電力線が不要であり、かくして本発明のアクティブマトリクスアレイ装置のマトリクスアレイ要素の複雑さが軽減するという利点がある。第1、第2及び第3のスイッチを全て同じ技術で実現でき、これは、本発明のアクティブマトリクスアレイ装置の製造費を減少させることができるが、このようにするかどうかは任意である。
一実施形態では、各マトリクスアレイ要素は、第1の容量性素子と電位源との間に結合された第4のスイッチを更に有し、第4のスイッチは、別のイネーブル信号に応答する制御端子を備える。これは、第1の容量性素子と電位源との間の導電路を即座に動作可能にしないで、第2の容量性素子を充電できるという利点がある。この目的のため、第4のスイッチを第1の容量性素子と第3のスイッチとの間又は第3のスイッチと電位源との間に配置するのが良い。
第2の容量性素子は、第1のサブ素子及び第2のサブ素子から成り、第1のサブ素子は、イネーブル導体に結合された第1の端子及び第2のスイッチのデータ端子に結合された第2の端子を備え、第2のサブ素子は、第2のスイッチのデータ端子に結合された第1の端子及び別のイネーブル導体に結合された第2の端子を備えると有利である。2つのサブ素子への容量性素子の分散は、第2の容量性素子がイネーブル信号及び別のイネーブル信号を伝搬させるよう配置された導体に接続されている状況では有用である。というのは、イネーブル信号及び別のイネーブル信号に用いられる電圧波形は、第2の容量性素子の電圧に悪影響を及ぼす場合があるからである。これら望ましくない影響は、分散型容量性素子を用いることにより補償できる。
さらに、電位源を関連の充電導体により提供すれば有利である。第1の容量性素子を電位源に結合するために充電導体を用いることにより、専用導体が不要になり、これによりアクティブマトリクスアレイ装置のアーキテクチャが単純になる。
さらに又、各マトリクスアレイ要素が、第5のスイッチを更に有し、第5のスイッチが、読出しイネーブル信号に応答する制御端子、第3のスイッチと第4のスイッチとの間に結合された第1のデータ端子、及び読出し導体に結合された別のデータ端子を備えれば、有利である。かかる構造により、第1の容量性素子に格納されているデータの読出しが容易になる。
別の実施形態では、第2のスイッチは、第4のスイッチとは異なるチャネル型のものであるのが良く、第2のスイッチの制御端子及び第4のスイッチの制御端子は、コモン導体に結合される。これは2つの形式のスイッチを製作しなければならいないのでアクティブマトリクスアレイ装置の製造費が増大するが、これによりアクティブマトリクスアレイ装置の複雑さが軽減する。というのは、第2のスイッチと第4のスイッチの両方を制御するのに1つの導体を使用できるからである。
本発明の第2の態様によれば、各マトリクスアレイ要素は、前記第1の容量性素子と前記電位源との間に結合された第4のスイッチを更に有し、この第4のスイッチは、別のイネーブル信号に応答する制御端子を備えていることを特徴とする請求項1記載のアクティブマトリクスアレイ装置が提供される。
かかる電子的装置は、長期間にわたって一定の出力を出すアクティブマトリクスアレイ装置への電源の所要供給電力が小さいので、本発明のアクティブマトリクスアレイ装置から恩恵を受ける。これは、電源がバッテリーパック又はこれに類似した電源である場合に特に有利である。というのは、ラップトップ型コンピュータ、携帯電話、携帯型情報端末等であるかかる電子的装置は、電源を交換し又は再充電する必要なく長い期間にわたり動作できるからである。これは、この動作期間がかかる電子的装置の重要な市場における品質特性であるので重要な利点である。
本発明の第3の態様によれば、前記第3のスイッチは、前記第1の容量性素子と前記第4のスイッチとの間に結合されていることを特徴とする請求項2記載のアクティブマトリクスアレイ装置が提供される。
この方法は、データをマトリクスアレイ要素に永続的に格納する必要なく、マトリクスアレイ要素に格納されたデータを維持する簡単な方式を提供する。
添付の図面を参照して本発明を非限定的な例により詳細に説明する。
図は、概略的に過ぎず、縮尺通りには作成されていないことは理解されるべきである。図中、同一の参照符号は、同一又はほぼ同一の部分を指示するために用いられていることも又理解されるべきである。
図1は、先行技術のアクティブマトリクスアレイ装置10を概略的に示している。アクティブマトリクスアレイ装置10は、駆動回路20に結合された行導体として示された複数のアドレス指定導体22と、アドレス指定導体22と交差していて、別の駆動回路30に結合された列導体として示されている複数の充電導体32とを有している。アクティブマトリクスアレイ装置10は、複数のマトリクスアレイ要素100を更に有し、各マトリクスアレイ要素は、第1のスイッチ110を有し、この第1のスイッチは、アドレス指定導体22のうちの1つに結合された制御端子及び充電導体32のうちの1つに結合されたデータ端子を備えている。典型的には、第1のスイッチ110は、薄膜トランジスタ(TFT)であるのが良く、そのゲートは、制御端子であり、そのソースは、データ端子である。マトリクスアレイ要素100は、第1のスイッチの別のデータ端子、例えばTFTのドレイン端子に結合された第1の容量性素子120を更に有している。容量性素子120は、アクティブマトリクスアレイ装置10がディスプレイ装置である場合、液晶(LC)セルのようなディスプレイ要素及びこれと関連したキャパシタを有するのが良い。
アクティブマトリクスアレイ装置10がLCディスプレイ装置である場合、その動作は代表的には以下の通りである。駆動回路20及び別の駆動回路30は、典型的には専用ハードウェア(図示せず)によりビデオ信号源(図示せず)から出力されたタイミング信号に応答する。駆動回路20は、アドレス指定導体22のうちの1つに選択信号を送り、それによりマトリクスアレイ要素100の充電を実行可能にし、このマトリクスアレイ要素は、そのアドレス指定導体22に結合された第1のスイッチ110の制御端子を有している。別の駆動回路30は、複数のデータ電圧信号を充電導体32に送る。その目的は、選択したマトリクスアレイ要素100の第1の容量性素子120に複数の電荷を蓄積させることにある。典型的には、これら電荷は、ビデオ信号により定められる階調(グレースケール)レベルに一致する。このプロセスは、アドレス指定導体22が全て駆動回路20によってアドレス指定されるまで次のアドレス指定導体22について繰り返される。各アドレス指定導体22を一度アドレス指定する一サイクル全体は典型的には、ビデオ信号のフィールド又はフレーム周期内で行われる。
マトリクスアレイ要素100、例えばLC画素のディスプレイ型の第1の容量性素子120に用いられる材料の経年変化を避けるためには、第1の容量性素子120の極性を連続したフィールド周期で交番変化させるのが良い。これを行う2つの一般的に用いられている方法は、第1の容量性素子120が全て同一の極性のものであって、この極性が各フィールド周期後に反転するフィールド周波数反転法又はライン周波数反転法であり、かかるライン周波数反転法では、所与のアドレス指定導体22上のマトリクスアレイ要素100の第1の容量性素子120は、隣りのアドレス指定導体22上のマトリクスアレイ要素100の第1の容量性素子120とは逆の極性に保たれ、これら極性の絶対符号は、各フィールド周期毎に反転される。
充電導体32によるマトリクスアレイ要素100の第1の容量性素子120の充電は典型的には、アクティブマトリクスアレイ装置10の総電力消費量の大部分を占める。これは、数ある理由のうちで、充電導体32の各々が少なくとも数ピコファラドの場合がある大きなキャパシタンスを有し、フィールド又はフレーム周期中に種々のマトリクスアレイ要素100の第1の容量性素子120の充電の際、かかる大きなキャパシタンスの充電と放電を多数回行わなければならないということによって生じる。したがって、アクティブマトリクスアレイ装置10の電力消費量のこの特定の部分を減少させることは、アクティブマトリクスアレイ装置10による総電力消費量の減少に著しく寄与することができ、これが、電池のような有限の電源の寿命を延ばすのに役立ち得る。電力消費量のかかる減少は例えば、第1の容量性素子120に蓄積された電荷を全てのフィールド周期で置き換える必要がない場合に達成できる。その理由は例えば、マトリクスアレイ要素100の輝度レベルのような規定の状態が変化しないからであり、これは例えば、アクティブマトリクスアレイ装置10がアクティブマトリクスアレイ装置10を含む電子的装置の待機期間のような限られた時間の間に一定の出力を生じさせることが期待されている場合である。
以下の図において、アクティブマトリクスアレイ装置10がN個のアドレス指定導体22及びM個の充電導体32を有し、N及びMが正の整数であると仮定する。文字nが参照符号への標識として用いられている場合、これは、N個のアドレス指定導体22のうちの1つ又はアドレス指定導体22nに結合されたマトリクスアレイ要素100と関連した別の導体を示している。これと同様に、標識n+1は、アレイ中の次のアドレス指定導体22を示し、標識nは、M個の充電導体32のうちの1つを示している。
図2は、本発明のアクティブマトリクスアレイ装置10の一部の第1の実施形態を示している。この実施形態では、各マトリクスアレイ要素100は、充電導体32と第1の容量性素子120との間に結合された第1のスイッチ110を有している。図2においては、第1の容量性素子120は、蓄積キャパシタであるのが良い第1の容量性サブ素子122及びLC画素のような容量ディスプレイ要素であるのが良い第2の容量性サブ素子124を有する。なお、第1の容量性素子120が、単一のデバイス又は分散性デバイスであるのが良いことが強調される。非限定的な例として、第1の容量性サブ素子122は、専用電極24nに結合され、この専用電極は代表的には、アドレス指定導体22nを共有するマトリクスアレイ要素100のサブ素子122によって共有されている。代替例として、第1の容量性サブ素子122をマトリクスアレイ要素100の次の列のアドレス指定導体22(n+1)に結合しても良い。第2の容量性サブ素子124は、コモン電極140に結合されている。しかしながら、強調されることとして、例えば非ディスプレイ型アクティブマトリクスアレイ装置の一部としての第1の容量性素子120の他の実施形態は、同じように実現可能である。各マトリクスアレイ要素100は、第1の容量性素子120と第2の容量性素子130との間に結合された第2のスイッチ112を更に有し、第2の容量性素子130は、専用キャパシタであるのが良く、TFTのゲートは、容量目的又は任意他の公知の容量デバイスのために用いられる。第2のスイッチ112は、イネーブル導体42nに結合された制御端子を有し、第2の容量デバイス130は、別の電極52nに更に結合されている。別の電極52nは、専用電極であるのが良く、或いはマトリクスアレイ要素100内の別のデバイスと共有される導体であっても良い。かかる共有される導体は例えば、別の電極又はアドレス指定導体22であるのが良い。
マトリクスアレイ要素100は、第3のスイッチ114を有し、この第3のスイッチは、第2の容量性素子130に結合された制御端子を有し、その導電路は、第1のスイッチ110と第1の容量性素子120との間に結合されている。動作原理を説明すると、アクティブマトリクスアレイ装置10のマトリクスアレイ要素100は、以下の方法により説明されるよう動作する。
第1の段階では、第1の電圧をマトリクスアレイ要素100の第1の容量性素子120に蓄える。これは代表的には、アクティブマトリクスアレイ装置10のアクティブモード、例えばアクティブマトリクスアレイディスプレイ装置のビデオ信号処理モード中に行われる。この目的のため、アドレス指定導体22nに第1のスイッチ110をオンにするアドレス指定パルスを与え、それにより充電導体32mに印加されたデータ信号電圧に従って適当な第1の電圧を第1の容量性素子120に蓄えることができる。図2に示す実施形態では、これは、図3のスイッチ114を第1のスイッチ110と同時に動作可能状態にしなければならないことを意味している。というのは、第3のスイッチ114は、第1のスイッチ110と第1の容量性素子120との間の導電路中に配置されているからである。これが、別の電極52nに第2のスイッチ112をオフ状態に保ちながら第3のスイッチ114を別の容量性素子130を介して動作可能にする適当な電圧を与えることにより達成できる。しかしながら、第3のスイッチ114を第1のスイッチ110と第1の容量性素子120との間の導電路の外部に配置しても良く、この場合、アクティブマトリクスアレイ装置10を動作させる方法の第1段階中、第3のスイッチ114を動作可能にする必要はないことが代替的な実施形態によって例証される。
アクティブマトリクスアレイ装置10を待機モードのような低電力モードで動作させる期間を開始できる次の段階では、第1の電圧をマトリクス要素100の第2の容量性素子130に蓄積する。これは、イネーブル導体42nにイネーブル信号を与えて第2のスイッチ112を動作可能にすることにより行われる。その結果、第2の容量性素子130は、第1の容量性素子120に蓄積された第1の電圧のメモリ要素として役立つ。
第3の段階では、マトリクスアレイ要素110の第1の容量性素子120の第1の電圧を第2の電圧で置き換える。この第2の電圧を第1の電圧を供給するのと同一の仕方で、即ち充電導体32mを介して第1の容量性素子120に供給するのが良い。
この方法は、第4の段階で完了し、この第4の段階では、第1の容量性素子120と電位源との間の電流路を第2の容量性素子130に蓄えられた第1の電圧の大きさに応じて動作可能にする。電位源は、専用電極であっても良く、充電導体32のうちの1つ、例えば関連の充電導体32nにより提供しても良い。電流路を動作可能にした場合、第1の容量性素子120の第2の電圧を第3の電圧で置き換える。
この方法は、マトリクスアレイ要素100の第1の容量性素子120に最初に蓄えられた第1の電圧を、作動方法の次のサイクルで第1の電圧の極性を反転させることによりリフレッシュさせることができ、かくして第1の容量性素子120内のLC材料のような材料の保護を可能にする。
図3は、図2に記載したようなアクティブマトリクスアレイ装置10に対する上述の動作方法を実施するために使用できる1組の時間依存性電圧波形の非限定的な例を示している。図2においては、マトリクスアレイ要素100のこの時点における電圧波形の表示を可能にするノード123が、マトリクスアレイ要素100中に設けられている。この例では、充電導体32m及びアドレス指定導体22nに結合されたマトリクスアレイ要素100並びに充電導体32m及びアドレス指定導体22(n+1)に結合されたマトリクスアレイ要素100についての最も適切な電圧波形が示されている。前者のマトリクスアレイ要素100のノード123及び容量性サブ素子124には(n,m)という標識がつけられ、後者のマトリクスアレイ要素100のノード123及び容量性サブ素子124には(n+1,m)という標識が付けられている。
図3は、2つの主要な期間を示しており、左側の期間には、tactiveという標識が付けられ、この期間は代表的には、ディスプレイ装置のビデオモードのようなアクティブマトリクスアレイ装置のアクティブモードと関連している。右側の期間には、trefreshという標識が付けられ、この期間は代表的には、アクティブマトリクスディスプレイ装置を含む電子的装置の待機モードのようなアクティブマトリクスアレイ装置のパッシブ又はリフレッシュモードと関連しており、かかるパッシブ又はリフレッシュモード中、アクティブマトリクスディスプレイ装置は、主として一定の画像を生じさせなければならない。
マトリクスアレイ要素100の1つ置きの列が互いに逆の極性の駆動電圧を受けるライン周波数反転方式を用いてアクティブマトリクスアレイ装置10をアドレス指定すると仮定し、更に、第2の容量性サブ素子124により必要とされる交流駆動電圧の一部をアクティブマトリクスアレイ装置10のコモン電極に印加し、その結果充電導体32の駆動電圧の大きさを減少させるコモン電極140駆動方式を用いると仮定する。これら波形は、自動リフレッシュ型マトリクスアレイ要素100の動作原理を示しているが、これらは、一意的ではないので最適化されなかった。
波形は、2つのマトリクスアレイ要素100、即ち、充電導体32m及びアドレス指定導体22nに結合された第1のマトリクスアレイ要素100及び充電導体32m及びアドレス指定導体22(n+1)に結合された第2のマトリクスアレイ要素100のアドレス指定の仕方を示している。アクティブモードでは、アクティブマトリクスアレイ装置10を従来の仕方で、例えば、ビデオ情報をディスプレイ装置であるアクティブマトリクスアレイ装置10の充電導体32に適用し、次に関連のアドレス指定導体22を高電圧レベルにすることにより画素の群をアドレス指定する。
図3の下に124(n,m)、123(n,m)、124(n+1,m)及び123(n+1,m)という標識が付けられた波形は、2つの選択されたマトリクスアレイ要素100の容量性サブ素子124の両極板間及びノード123に印加された電圧を示している。アドレス指定導体22nに結合されたマトリクスアレイ要素100を高rms電圧でアドレス指定すると、通常はその結果として、マトリクスアレイ要素100は、これがマトリクスアレイディスプレイ装置の一部である場合、暗く見える。アドレス指定導体22(n+1)に結合されたマトリクスアレイ要素100を低rms電圧でアドレス指定すると、通常はその結果として、マトリクスアレイ要素100は、これがマトリクスアレイディスプレイ装置の一部である場合、明るく見える。
アクティブマトリクスアレイ装置10を自動リフレッシュモードに切り換えると、データをマトリクスアレイ要素100内でリフレッシュしているとき、マトリクスアレイ要素100に駆動回路30から情報を送る必要はもはや無い。このリフレッシュ動作は、マトリクスアレイ要素100を通常アクティブモードで順次アドレス指定するのと同一の仕方でアドレス導体毎に順次実施できる。しかしながら、同じ駆動極性を持つ全てのマトリクスアレイ要素100を同時にアドレス指定することによりアクティブマトリクスアレイ要素100を別の仕方でリフレッシュするのが有利である。というのは、これは、アクティブマトリクスアレイ装置10のコモン電極に印加される駆動波形の周波数を減少させることができ、したがってアクティブマトリクスアレイ装置10の電力消費量を減少させることができるからである。1つの選択肢は、奇数番号のアドレス指定導体22に結合されたマトリクスアレイ要素100を全て同時にリフレッシュし、次に偶数番号のアドレス指定導体22に結合されたマトリクスアレイ要素100を全て同時にリフレッシュすることにある。これは、図3に示された状況である。
アクティブマトリクスアレイ装置10が自動リフレッシュモードに入ると、奇数番号のアドレス指定導体22nに結合されたマトリクスアレイ要素100をまず最初にリフレッシュする。これは、アクティブマトリクスアレイ装置10のコモン電極140に印加される電圧を、偶数番号のアドレス指定導体22nが最後にアクティブモードで、例えばディスプレイ装置のビデオモードの最後のフィールド周期中にアドレス指定されるのと同一のレベルに設定することにより開始される。すると、関連の容量性サブ素子122,124の電圧は、駆動回路30により定められた範囲内に収まることになる。偶数番号のアドレス指定導体22nに結合されたマトリクスアレイ要素のイネーブル導体42nを検出期間中、高レベルにする。その目的は、第2のスイッチ112を動作可能にし、容量性素子120に加わる第1の電圧を検出することにある。次に、アクティブマトリクスアレイ装置10のコモン電極140に加わる電圧をその第2のレベルに切り換え、高データ電圧レベルを充電導体32に印加する。偶数番号のアドレス指定導体22n及び別の電極52nを上書き期間中、高レベルにし、それにより第1のスイッチ110及び第3のスイッチ114を動作可能にすると共に高データ電圧レベル、即ち第2の電圧を関連のマトリクスアレイ要素100の第1の容量性素子120に蓄積することができる。
次に、偶数番号のアドレス指定導体22nを更新期間中高電圧レベルに維持した状態で、充電導体32及び別の電極52nに現れる電圧を低電圧レベルに戻す。高データ電圧レベルが検出期間中、第1の容量性素子120に現れた場合、この電圧レベルを関連の第2の容量性素子130上にコピーし、かくして関連のマトリクスアレイ要素100の第3のスイッチ114を動作可能な状態に保つ。これにより、第1の容量性素子120と関連の充電導体32との間に導電路が形成され、この導電路は、第1の容量性素子120の電位源、即ちアースとなる。その結果、第1の容量性素子120を放電して第3の電圧を採用し、この第3の電圧は、この場合低データ電圧レベルである。低データ電圧レベルが検出期間中、第1の容量性素子120上に現れると、関連の第3のスイッチ114は、動作不能な状態のままであり、第1の容量性素子120の電圧は、第2の電圧、即ち高データ電圧レベルのままである。
次に、奇数番号のアドレス指定導体22(n+1)に結合されたマトリクスアレイ要素100をリフレッシュする。コモン電極140電圧は適正なレベル、即ち、マトリクスアレイ要素100がアクティブサイクル中にアドレス指定されたときに存在するレベルにあり、奇数番号のアドレス指定導体22(n+1)に結合されたマトリクスアレイ要素100のイネーブル導体42(n+1)を検出期間中、高電圧レベルにするのが良い。その目的は、第1の容量性素子120の電圧を検出することにある。次に、コモン電極140に現れる電圧を切り換え、高データ電圧レベルを充電導体32に印加する。次に、関連のマトリクスアレイ要素100のアドレス指定導体22(n+1)を上書き期間中、高レベルにし、これらマトリクスアレイ要素100中の第1の容量性素子120を高データ電圧レベルに事前充電する。次に、アドレス指定導体22(n+1)を更新期間中、高電圧レベルに維持した状態で、充電導体32及び別の電極52(n+1)に現れる電圧を低データ電圧レベルに戻す。この場合も又、これにより、上述したように第2の容量性素子130の電圧により定められる第1の容量性素子120の電圧がリフレッシュされる。
今や、アドレス指定導体22に現れている電圧は、マトリクスアレイ要素100が再びリフレッシュされるまで一定に維持される。マトリクスアレイ要素100が再びリフレッシュされる前に許容可能な期間は、マトリクスアレイ要素100のスイッチを通る漏れ電流又は第2の容量性サブ素子を通る漏れ電流のような漏れ電流に起因して第1の容量性素子120のキャパシタンスに現れる電圧が放電する速度で決まる。マトリクスアレイ要素100を2度目にリフレッシュする場合、奇数番号及び偶数番号のアドレス指定導体22に結合されたマトリクスアレイ要素100をリフレッシュする順序を逆にする。これにより、コモン電極140の駆動電圧波形の移行回数が減少する。
第2の容量性素子130は好ましくは、第1の容量性素子120の電圧に相当大きな影響を及ぼす第1の容量性素子120から第2の容量性素子130への電荷の移動を阻止するよう第1の容量性素子120よりもかなり小さなキャパシタンスを有するべきであることは強調されるべきである。
また、当業者であれば、マトリクスアレイ要素100の状態をリフレッシュするこの構成は、2つの状態、例えばマトリクスアレイ要素100の第1の容量性素子120の高電圧により定められるオン状態及びマトリクスアレイ要素100の第1の容量性素子120の低電圧により定められるオフ状態に合わせて構成できるマトリクスアレイ要素100を有するアクティブマトリクスアレイ装置10に特に適していることは理解されよう。個々の電圧を全て充電導体32により個々に回復しなければならない(通常、これには上述したような大電力消費量が必要である)というよりはむしろ、充電導体32が容量性素子120と電位源の結線としての役目を果たす必要がなければ、本発明のアクティブマトリクスアレイ装置10のリフレッシュサイクル中、充電導体32に単一の電圧を与えるのが良い。充電導体32がかかる結線として役立つ場合、本発明のアクティブマトリクスアレイ装置10のリフレッシュサイクル中、充電導体32に2つの電圧を供給する必要がある。その結果、充電導体32と関連したキャパシタンスを1度又は2度充電する必要があるに過ぎず、これにより、マトリクスアレイ要素100にフレッシュ回路の無いアクティブマトリクスアレイ装置と比較して、本発明のアクティブマトリクスアレイ装置10に関し電力消費量が著しく減少する。
また、種々の第1の容量性素子120に高い第2の電圧を与えてから次に第1の容量性素子120をアースのような低い電位源に結合する代わりに、第1の容量性素子120にも低い第2の電圧を与え、その後第1の容量性素子120を供給電圧源のような高い電圧源に結合することは、本発明の教示から逸脱しないことは理解されよう。
図4は、本発明のアクティブマトリクスアレイ装置10の一部の別の実施形態を示している。図2に示す実施形態と比較して、この実施形態は、別のイネーブル導体62nに結合された制御端子を備える第4のスイッチ116を有し、この第4のスイッチは、第3のスイッチ114と充電導体32mとの間に結合されている。この構成では、第2の容量性素子130は、第2のスイッチ112と充電導体32mとの間に結合され、これには、第2の容量性素子130に加わる電圧を定めるのに追加の電極を必要としないという利点がある。加うるに、第1のスイッチ110は、第1の容量性素子120と、充電導体32m、第3のスイッチ114及び第4のスイッチ116により提供される電位源との間の導電路中にもはや存在しない。これには、図2に示す実施形態とは対照的に、第2の容量性素子130をアクティブマトリクスアレイ装置10のアクティブモードにおいて第1の容量性素子120の充電に関与させる必要がないという利点がある。リフレッシュモードでは、第1の容量性素子120の電圧を第2の容量性素子130によりサンプリングし又は検出した後、第4のスイッチ116に別のイネーブル信号を与える。それと同時に、充電導体32mに第3の電圧を与え、この第3の電圧は、第3のスイッチ114が第2の容量性素子130に蓄積された電荷により動作可能であれば、第1の容量性素子120に蓄積された第2の電圧に取って代わることになる。
図5は、図4に示す回路の代替的な構成例を示しており、ここでは、第1のスイッチ110は、第3のスイッチ114と並列に配置されている。その結果、充電導体32mは、図4に示す実施形態の第1のスイッチ110及び第4のスイッチ116への直接接続ではなく、単一のスイッチにのみ、即ち第4のスイッチ116にのみ直接接続される。充電導体32に直接接続された各スイッチは、充電導体32のキャパシタンスを増大させると共に充電導体32からの漏れ電流路の数を増加させるので、図5に示すアクティブマトリクスアレイ装置10のマトリクスアレイ要素100は、図4に示す実施形態と比較して特性が向上している。これは、とりわけ駆動回路30からの駆動電圧がマトリクスアレイ要素100のアドレス指定期間中一定のままであることが重要なアクティブマトリクスアレイ装置10のアクティブモード中、特に意味がある。
図6は、リフレッシュモード中、読出し機能をマトリクスアレイ要素100に与えるアクティブマトリクスアレイ装置10の一部を示している。この目的のため、第1のスイッチ110は、別の電位源82nに結合され、この電位源82nは、上述した仕方でアクティブマトリクスアレイ装置10のリフレッシュモード中に動作可能になるのが良い。第4のスイッチ116は、第1のスイッチ110と第3のスイッチ114との間の導電路中に設けられ、第5のスイッチ118が、第4スイッチ116と第3のスイッチ114との間の導電路に結合されたそのソースのようなデータ端子を有する。第5のスイッチ118は、充電導体32mに結合されたそのドレインのような別のデータ端子及び読出しイネーブル導体72nに結合された制御端子を有する。第2の容量性素子は、非限定的な例として、電位源82nに結合された端子を有する。ただし、代替的な構成が同じように実現可能である。
充電導体32mを充電し、第5のスイッチ118を動作可能にすることによりマトリクスアレイ要素100を読み出すことができる。電圧降下が観察されると(これは、駆動回路30によってモニタできる)、これにより充電導体32mと電位源82nとの間に導電路が存在しているらしいことが分かり、これは、第2の容量性素子130が高電圧を保持していることを意味している。というのは、第3のスイッチ116は、動作可能になっているからである。第2の容量性素子130が第1の容量性素子120に蓄積されているデータのコピーを保持しているので、第1の容量性素子120に蓄積されたデータ値も既知である。
この時点においては、図4及び図5に示す回路を第5のスイッチ118(これらの図には示さず)で同様に拡張可能であることが強調される。しかしながら、この場合、マトリクスアレイ要素100の読出しは、第5のスイッチの別のデータ端子が別個の導体に結合された状態で、充電導体22により提供される電位源への第1の容量性素子120の結合中に起こる必要がある。電流の流れが第5のスイッチ118により検出された場合、これによりこのスイッチ114が動作可能状態にあることが分かる。しかしながら、この構成の問題は、充電導体32mから第5のスイッチ118を通り第4のスイッチ116を経て流れる寄生電流が読出し信号の誤った解釈を生じさせる場合があるということであり、このことは図6に示す実施形態が何故好ましいかということを示している。というのは、この読出しは、マトリクスアレイ要素100が休止(静止)状態にある間に行うことができ、かくして読出し信号を破損させる恐れが回避されるからである。
図7は、本発明のアクティブマトリクスアレイ装置10の一部の別の実施形態を示しており、かかる実施形態では、第2の容量性素子130は、別のイネーブル導体62n及びイネーブル導体42nを電極として用いている。上記において強調したように、第2の容量性素子130について多くの代替接続方式が利用可能であり、この特定の構成は、これらのうちの1つである。しかしながら、第2の容量性素子130を別のイネーブル導体62nとイネーブル導体42nとの間に結合させる場合、第2の容量性素子130に蓄積された適当な電圧がこれら導体により搬送される波形により妨害されないよう注意を払う必要があり、かかる妨害は、第3のスイッチ114の適正な動作可能を損なう場合があり、かくして第1の容量性素子120に格納されているデータの正確さを損ねる。例えば、第2のスイッチ112がNチャネル型デバイスである場合、第2の容量性素子130による第1の容量性素子120の検出期間の終わりでの高電圧から低電圧へのイネーブル導体42nの移行により、第3のスイッチ114の制御端子のところの電圧は、第1の容量性素子120からサンプリングされた電圧よりも低くなり、これにより、第3のスイッチ114が正しくオンにされるのを阻止する場合がある。また、別のイネーブル電極62nにかかる電圧が低電圧レベルから高電圧レベルに切り換わった場合、第3のスイッチ114の制御端子は、第1の容量性素子120からサンプリングされた電圧よりも高い電圧を受ける傾向にあり、これにより第3のスイッチ114が誤ってオンになる場合がある。
かかる外乱を補償するため、第2の容量性素子130は、第1のサブ素子132及び第2のサブ素子134を有し、第1のサブ素子132は、イネーブル導体42nに結合された第1の端子及び第2のスイッチ112のデータ端子、例えばドレインに結合された第2の端子を有し、第2のサブ素子134は、第2のスイッチ112のデータ端子に結合された第1の端子及び別のイネーブル導体62nに結合された第2の端子を有する。サブ素子132,134の端子は、それぞれのキャパシタのプレートであるのが良い。第2の容量性素子130を第1のサブ素子132及び第2のサブ素子134に分散させることにより、別のイネーブル導体62nとイネーブル導体42nの結合効果が大部分打ち消され、第2の容量性素子130にかかる十分に安定した電圧が得られる。
代替例として、第2のスイッチ112が十分に大きなキャパシタンスを有する状況では、第1のサブ素子132を省いても良く、第2のスイッチ112のキャパシタンスは、イネーブル導体42nに対する電圧波形の妨害効果を補償する所望の分布キャパシタンスをもたらす。この時点において、上述の本発明のアクティブマトリクスアレイ装置10の実施形態は全て、マトリクスアレイ要素100に用いられたスイッチを同一の技術で、例えばnチャネル型又はpチャネル型TFT又は他の公知のスイッチング素子により実現できるという利点を有していることが強調される。これにより、アクティブマトリクスアレイ装置10の製造プロセスの複雑さが緩和され、かくしてこれにより製造費が安くなると共にかかるデバイスの歩留まりが高くなる。しかしながら、本発明のアクティブマトリクスアレイ装置10は又、互いに逆のチャネル型のスイッチを用いると、その恩恵を受ける場合がある。これは、第2のスイッチ112と第4のスイッチ116の両方をアドレス指定するのにイネーブル導体を1つしか必要としない、即ちイネーブル導体62nしか必要としないという利点がある。というのは、第2のスイッチ112は代表的には、第4のスイッチをオンにするとオフになり、又その逆の関係が成り立ち、これは、両方のスイッチが互いに逆のチャネル型のものであり、同一の電圧波形に応答するということにより保証される。マトリクスアレイ要素100のレイアウトは、追加の導体を1つしか必要としないということにより恩恵を受け、これは、アクティブマトリクスアレイ装置10が、マトリクスアレイ要素100の複雑さの軽減が代表的にはディスプレイ特性の向上をもたらすディスプレイ装置である場合に特に適切である。
図9は、本発明のアクティブマトリクスアレイ装置10を有する電子的装置500を示している。マトリクスアレイ要素100の内部は、省いてあるが、これは分かりやすくするためであるに過ぎない。アクティブマトリクスアレイ装置10は、非限定的な例として複数のイネーブル導体42を有し、先の図に開示された実施形態を具体化するのに必要な他の追加の組をなす導体も又設けるのが良い。代表的には、アクティブマトリクスアレイ装置10は、ディスプレイ装置であり、電子的装置500は、モニタ、テレビジョン、ラップトップ型コンピュータ、携帯型情報端末、携帯電話又はこれらに類似した形式の装置であるが、必ずしもそうである必要はない。
電子的装置500は、駆動回路20及び別の駆動回路30に電力供給する電源520を有している。駆動回路20及び別の駆動回路30は、アクティブマトリクスアレイ装置10の一体部分であっても良く、或いは、アクティブマトリクスアレイ装置10の技術とは異なる技術で実現されたものであっても良い。電子的装置500は、本発明のアクティブマトリクスアレイ装置10を設けたことで恩恵を受ける。というのは、駆動回路20及び別の駆動回路30の電力消費量は、例えば電子的装置500をアクティブマトリクスアレイ装置10が待機モードに切り換わり、アクティブマトリクスアレイ装置10が上述のリフレッシュモードに入る場合に大幅に減少できる。これは、電池式電子的装置500にとって特に有利である。というのは、かかるデバイスは、電池の寿命を長くするために或る形態の待機モードに定期的に切り換わるからである。事実、電池の寿命は、かかる電子的装置の重要な市場における品質特性であり、本発明のアクティブマトリクスアレイ装置10を組み込むことにより、その理由で電子的装置500の市場性が高くなる。
上述の実施形態は本発明を限定するためのものではなく、当業者であれば、特許請求の範囲に記載された本発明の範囲から逸脱することなく多くの代替的な実施形態を想到できることは注目されるべきである。特許請求の範囲において、括弧で括って示す参照符号は、特許請求の範囲に記載された本発明を限定するものと解釈されてはならない。原文明細書における“comprising”という用語(訳文では、「〜を有する」又は「〜を含む」と訳出している場合がある)は、請求項に列記された要素又は段階以外の要素又は段階の存在を排除するものではない。原文明細書における“a ”又は“an”という用語(訳文では、特に訳出していない)は、複数のかかる要素の存在を排除するものではない。本発明は、幾つかの別々の要素から成るハードウェアによって具体化できる。幾つかの手段を列挙する装置クレームでは、これら手段のうちの幾つかを同一のハードウェアで具体化できる。或る特定の手段が互いに異なる従属項形式の請求項に列記されているという単なる事実は、これら手段の組合せを有利には使用できないということを意味しているというわけではない。
公知のアクティブマトリクスアレイ装置の全体構造を概略的に示す図である。 本発明のアクティブマトリクスアレイ装置の実施形態を概略的に示す図である。 本発明のアクティブマトリクスアレイ装置を作動させる複数の電圧波形を概略的に示す図である。 本発明のアクティブマトリクスアレイ装置の代替的な実施形態を概略的に示す図である。 本発明のアクティブマトリクスアレイ装置の別の代替的な実施形態を概略的に示す図である。 本発明のアクティブマトリクスアレイ装置の別の代替的な実施形態を概略的に示す図である。 本発明のアクティブマトリクスアレイ装置の別の代替的な実施形態を概略的に示す図である。 本発明のアクティブマトリクスアレイ装置の別の代替的な実施形態を概略的に示す図である。 本発明の電子的装置を概略的に示す図である。

Claims (10)

  1. アクティブマトリクスアレイ装置であって、
    複数の充電導体を有し、
    前記複数の充電導体と交差する複数のアドレス指定導体を有し、
    複数のマトリクスアレイ要素を有し、各マトリクスアレイ要素は、関連のアドレス指定導体に結合された制御端子及び関連の充電導体に結合されたデータ端子を備える第1のスイッチを有し、
    各マトリクスアレイ要素は更に、
    第1のスイッチの別のデータ端子に結合された第1の容量性素子を有し、
    イネーブル信号に応答する制御端子を備えた第2のスイッチにより前記第1の容量性素子に結合されていて、前記第1の容量性素子よりもキャパシタンスの小さな第2の容量性素子を有し、
    前記第1の容量性素子と電位源との間に結合された第3のスイッチを有し、この第3のスイッチは、前記第2の容量性素子に結合された制御端子を有することを特徴とするアクティブマトリクスアレイ装置。
  2. 各マトリクスアレイ要素は、前記第1の容量性素子と前記電位源との間に結合された第4のスイッチを更に有し、この第4のスイッチは、別のイネーブル信号に応答する制御端子を備えていることを特徴とする請求項1記載のアクティブマトリクスアレイ装置。
  3. 前記第3のスイッチは、前記第1の容量性素子と前記第4のスイッチとの間に結合されていることを特徴とする請求項2記載のアクティブマトリクスアレイ装置。
  4. 前記第4のスイッチは、前記第1の容量性素子と前記第3のスイッチとの間に結合されていることを特徴とする請求項2記載のアクティブマトリクスアレイ装置。
  5. 前記第2の容量性素子は、第1のサブ素子及び第2のサブ素子から成り、前記第1のサブ素子は、制御信号をもたらすイネーブル導体に結合された第1の端子及び前記第2のスイッチのデータ端子に結合された第2の端子を備え、前記第2のサブ素子は、前記第2のスイッチのデータ端子に結合された第1の端子及び別のイネーブル信号をもたらす別のイネーブル導体に結合された第2の端子を備えていることを特徴とする請求項3又は4記載のアクティブマトリクスアレイ装置。
  6. 前記電位源は、関連の前記充電導体により提供されることを特徴とする請求項1〜5のうちいずれか一に記載のアクティブマトリクスアレイ装置。
  7. 各マトリクスアレイ要素は、第5のスイッチを更に有し、前記第5のスイッチは、読出しイネーブル信号に応答する制御端子、前記第3のスイッチと前記第4のスイッチとの間に結合された第1のデータ端子、及び読出し導体に結合された別のデータ端子を備えていることを特徴とする請求項2記載のアクティブマトリクスアレイ装置。
  8. 第2のスイッチは、前記第4のスイッチとは異なるチャネル型のものであり、前記第2のスイッチの制御端子及び前記第4のスイッチの制御端子は、コモン導体に結合されていることを特徴とする請求項4記載のアクティブマトリクスアレイ装置。
  9. 電子的装置であって、
    アクティブマトリクスアレイ装置を有し、
    アクティブマトリクスアレイ装置は、
    複数の充電導体を有し、
    前記複数の充電導体と交差する複数のアドレス指定導体を有し、
    複数のマトリクスアレイ要素を有し、各マトリクスアレイ要素は、関連のアドレス指定導体に結合された制御端子及び関連の充電導体に結合されたデータ端子を備える第1のスイッチを有し、各マトリクスアレイ要素は、第1のスイッチの別のデータ端子に結合された第1の容量性素子と、イネーブル信号に応答する制御端子を備えた第2のスイッチにより第1の容量性素子に結合されていて、前記第1の容量性素子よりもキャパシタンスの小さな第2の容量性素子と、第1の容量性素子と電位源との間に結合された第3のスイッチとを更に有し、前記第3のスイッチは、前記第2の容量性素子に結合された制御端子を有し、
    電子的装置は更に、
    複数の信号を前記複数のアドレス指定導体上に駆動する駆動回路を有し、
    複数の別の信号を前記複数のアドレス指定導体上に駆動する別の駆動回路を有し、
    駆動回路及び別の駆動回路に電力供給する電源を有することを特徴とする電子的装置。
  10. 第1及び第2の容量性素子を含む複数のマトリクスアレイ要素を有するアクティブマトリクスアレイ装置を作動させる方法であって、
    第1の電圧を前記マトリクスアレイ要素の前記第1の容量性素子に蓄積する段階を有し、
    第1の電圧を前記マトリクスアレイ要素の前記第2の容量性素子に蓄積する段階を有し、
    マトリクスアレイ要素の前記第1の容量性素子に蓄積された第1の電圧を第2の電圧で置き換える段階を有し、
    前記第2の容量性素子に蓄積された第1の電圧の大きさに応じて、第1の容量性素子と電位源との間の電流路を動作可能にして前記第1の容量性素子の第2の前記電圧を第3の電圧で置き換える段階を有することを特徴とする方法。
JP2006506444A 2003-04-09 2004-03-30 アクティブマトリクスアレイ装置および電子的装置 Expired - Fee Related JP5089977B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0308167.6A GB0308167D0 (en) 2003-04-09 2003-04-09 Active matrix array device electronic device and operating method for an active matrix device
GB0308167.6 2003-04-09
PCT/IB2004/001047 WO2004090854A1 (en) 2003-04-09 2004-03-30 Active matrix array device, electronic device and operating method for an active matrix array device

Publications (2)

Publication Number Publication Date
JP2006523323A true JP2006523323A (ja) 2006-10-12
JP5089977B2 JP5089977B2 (ja) 2012-12-05

Family

ID=9956461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006506444A Expired - Fee Related JP5089977B2 (ja) 2003-04-09 2004-03-30 アクティブマトリクスアレイ装置および電子的装置

Country Status (8)

Country Link
US (1) US7586473B2 (ja)
EP (1) EP1616318A1 (ja)
JP (1) JP5089977B2 (ja)
KR (1) KR101033086B1 (ja)
CN (1) CN100492481C (ja)
GB (1) GB0308167D0 (ja)
TW (1) TWI373750B (ja)
WO (1) WO2004090854A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008268941A (ja) * 2007-04-23 2008-11-06 Toppoly Optoelectronics Corp 電子システム
JP2009009128A (ja) * 2007-06-27 2009-01-15 Toppoly Optoelectronics Corp サンプルホールド回路、電子システム、及びその制御方法
JP2010160376A (ja) * 2009-01-09 2010-07-22 Toppoly Optoelectronics Corp アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
JP2011128370A (ja) * 2009-12-17 2011-06-30 Samsung Mobile Display Co Ltd 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置
JP2011186094A (ja) * 2010-03-08 2011-09-22 Chi Mei Electronics Corp アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
JP2011253190A (ja) * 2010-06-03 2011-12-15 Chimei Innolux Corp 表示装置
WO2012056804A1 (ja) * 2010-10-26 2012-05-03 シャープ株式会社 表示装置
JP2012093436A (ja) * 2010-10-25 2012-05-17 Chi Mei Electronics Corp ディスプレイ装置及びこれを備える電子機器
JP2012093571A (ja) * 2010-10-27 2012-05-17 Samsung Mobile Display Co Ltd 画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置
JP2012093572A (ja) * 2010-10-27 2012-05-17 Samsung Mobile Display Co Ltd 画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置
JP2013037358A (ja) * 2011-08-04 2013-02-21 Innocom Technology (Shenzhen) Co Ltd ディスプレイパネル及びその動作方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4990761B2 (ja) 2005-05-18 2012-08-01 ティーピーオー、ホンコン、ホールディング、リミテッド 表示装置
KR101310912B1 (ko) * 2006-06-30 2013-09-25 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
JP5358105B2 (ja) * 2007-03-23 2013-12-04 株式会社半導体エネルギー研究所 表示装置
JP4687770B2 (ja) * 2008-10-28 2011-05-25 奇美電子股▲ふん▼有限公司 アクティブマトリクス型表示装置
JP5011514B2 (ja) * 2009-03-19 2012-08-29 奇美電子股▲ふん▼有限公司 液晶表示装置の駆動方法及び液晶表示装置
CN102460557B (zh) 2009-06-12 2014-07-30 夏普株式会社 像素电路和显示装置
WO2010143613A1 (ja) * 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
BR112012005043A2 (pt) * 2009-09-07 2019-09-24 Sharp Kk circuito de pixel e dispositivo de exibição.
US20120154262A1 (en) * 2009-09-07 2012-06-21 Sharp Kabushiki Kaisha Pixel Circuit And Display Device
EP2477181A4 (en) * 2009-09-07 2013-03-20 Sharp Kk PIXEL CIRCUIT AND DISPLAY DEVICE
JP5301673B2 (ja) * 2009-09-16 2013-09-25 シャープ株式会社 液晶表示装置およびその駆動方法
US8368709B2 (en) * 2009-09-18 2013-02-05 Nokia Corporation Method and apparatus for displaying one or more pixels
US9058786B2 (en) * 2009-10-14 2015-06-16 Innolux Corporation Active matrix type liquid crystal display device and related driving methods
TWI426494B (zh) * 2009-10-14 2014-02-11 Innolux Corp 主動矩陣式液晶顯示裝置及相關驅動方法
JP5308534B2 (ja) * 2009-10-29 2013-10-09 シャープ株式会社 画素回路及び表示装置
JP5351973B2 (ja) * 2009-10-29 2013-11-27 シャープ株式会社 画素回路及び表示装置
US8854346B2 (en) * 2009-11-06 2014-10-07 Sharp Kabushiki Kaisha Pixel circuit and display device
EP2498243A4 (en) * 2009-11-06 2013-05-01 Sharp Kk DISPLAY DEVICE
JP5452616B2 (ja) * 2009-12-10 2014-03-26 シャープ株式会社 画素回路及び表示装置
EP2527909A4 (en) * 2010-01-22 2013-09-11 Sharp Kk DISPLAY DEVICE
KR101094293B1 (ko) 2010-03-29 2011-12-19 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 구동 방법
CN101964170B (zh) * 2010-09-02 2012-10-03 友达光电股份有限公司 存储器电路、像素电路、及相关数据存取方法
US9041694B2 (en) * 2011-01-21 2015-05-26 Nokia Corporation Overdriving with memory-in-pixel
US9159283B2 (en) 2011-07-18 2015-10-13 Innolux Corporation Switch circuit, pixel element and display panel for using in refreshing memory in pixel
US20130021320A1 (en) * 2011-07-18 2013-01-24 Chimei Innolux Corporation Pixel element, display panel thereof, and control method thereof
US8564519B2 (en) * 2011-08-10 2013-10-22 Chimei Innolux Corporation Operating method and display panel using the same
JP2015014764A (ja) * 2013-07-08 2015-01-22 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
US9385542B2 (en) * 2014-06-26 2016-07-05 Hong Kong Applied Science and Technology Research Institute Company, Limited Serial multi-battery charger with independent simultaneous charge and discharge
US10290272B2 (en) * 2017-08-28 2019-05-14 Innolux Corporation Display device capable of reducing flickers
CN116500774B (zh) * 2022-01-19 2023-10-31 荣耀终端有限公司 电润湿基板、电润湿显示面板及电润湿显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138428A (ja) * 1995-11-15 1997-05-27 Toshiba Corp 液晶表示装置
WO2003007286A2 (en) * 2001-07-13 2003-01-23 Koninklijke Philips Electronics N.V. Active matrix array devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413043B2 (ja) * 1997-02-13 2003-06-03 株式会社東芝 液晶表示装置
JP4471444B2 (ja) * 2000-03-31 2010-06-02 三菱電機株式会社 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器
JP3475938B2 (ja) * 2000-05-26 2003-12-10 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
US6864883B2 (en) * 2001-08-24 2005-03-08 Koninklijke Philips Electronics N.V. Display device
JP4206693B2 (ja) * 2002-05-17 2009-01-14 株式会社日立製作所 画像表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138428A (ja) * 1995-11-15 1997-05-27 Toshiba Corp 液晶表示装置
WO2003007286A2 (en) * 2001-07-13 2003-01-23 Koninklijke Philips Electronics N.V. Active matrix array devices

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008268941A (ja) * 2007-04-23 2008-11-06 Toppoly Optoelectronics Corp 電子システム
JP2009009128A (ja) * 2007-06-27 2009-01-15 Toppoly Optoelectronics Corp サンプルホールド回路、電子システム、及びその制御方法
JP2010160376A (ja) * 2009-01-09 2010-07-22 Toppoly Optoelectronics Corp アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
JP2011128370A (ja) * 2009-12-17 2011-06-30 Samsung Mobile Display Co Ltd 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置
JP2011186094A (ja) * 2010-03-08 2011-09-22 Chi Mei Electronics Corp アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
JP2011253190A (ja) * 2010-06-03 2011-12-15 Chimei Innolux Corp 表示装置
JP2012093436A (ja) * 2010-10-25 2012-05-17 Chi Mei Electronics Corp ディスプレイ装置及びこれを備える電子機器
WO2012056804A1 (ja) * 2010-10-26 2012-05-03 シャープ株式会社 表示装置
US8767136B2 (en) 2010-10-26 2014-07-01 Sharp Kabushiki Kaisha Display device
JP2012093571A (ja) * 2010-10-27 2012-05-17 Samsung Mobile Display Co Ltd 画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置
JP2012093572A (ja) * 2010-10-27 2012-05-17 Samsung Mobile Display Co Ltd 画素回路、画素回路の駆動方法、画素回路の駆動回路及び電気光学装置
JP2013037358A (ja) * 2011-08-04 2013-02-21 Innocom Technology (Shenzhen) Co Ltd ディスプレイパネル及びその動作方法

Also Published As

Publication number Publication date
KR20060005360A (ko) 2006-01-17
US7586473B2 (en) 2009-09-08
TW200501038A (en) 2005-01-01
EP1616318A1 (en) 2006-01-18
GB0308167D0 (en) 2003-05-14
TWI373750B (en) 2012-10-01
JP5089977B2 (ja) 2012-12-05
WO2004090854A1 (en) 2004-10-21
KR101033086B1 (ko) 2011-05-06
CN100492481C (zh) 2009-05-27
CN1771529A (zh) 2006-05-10
US20070040785A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JP5089977B2 (ja) アクティブマトリクスアレイ装置および電子的装置
US6897843B2 (en) Active matrix display devices
JP5788587B2 (ja) 活性蓄積画素反転に適した画素回路、表示回路および表示装置、ならびに、画素回路の駆動方法
JP4821029B2 (ja) アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
JP5778334B2 (ja) 蓄積画素の反転に適したアクティブ型のディスプレイデバイス、およびその駆動方法
KR100519468B1 (ko) 평면표시장치
US8378945B2 (en) Liquid crystal display device
TWI474308B (zh) 畫素元件及其顯示面板與控制方法
WO2003094141A1 (fr) Afficheur a cristaux liquides, son procede de pilotage, et terminal mobile
JP4434628B2 (ja) 液晶表示装置
US9208714B2 (en) Display panel for refreshing image data and operating method thereof
JPH0667151A (ja) 表示装置
US8896511B2 (en) Display apparatus and display apparatus driving method
JP4914558B2 (ja) アクティブマトリックスディスプレイ装置
JP5268117B2 (ja) ディスプレイ装置及びこれを備える電子機器
US9030396B2 (en) Liquid display panel driving method
JP2004536347A5 (ja)
JP2792791B2 (ja) 表示装置
JP2012133046A (ja) 表示装置、および駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070309

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees