JP2013037234A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位に優れた液晶表示装置を提供する。
【解決手段】液晶表示装置は、第１基板と、第２基板と、液晶層と、を備える。
第１基板は、絶縁膜上に形成されゲート配線及びソース配線の少なくとも一部分に対向したシールド電極ＳＥと、絶縁膜上に形成されシールド電極に間隔を置いて位置し第２方向Ｙに延出した主画素電極と、を有している。第２基板は、第１方向Ｘに主画素電極を挟んで位置し第２方向Ｙに延出した一対の主共通電極を有している。第１基板は、さらに、非表示領域Ｒに設けられた周辺配線３１と、シールド電極及び周辺配線を電気的に接続した周辺接続電極３３と、を有している。
【選択図】図６

Description

本発明の実施形態は、液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

一方で、アレイ基板に形成された画素電極と、対向基板に形成された共通電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。

特開２００９−１９２８２２号公報

ところで、上記特許文献１に示したような液晶表示装置では、走査線や信号線から液晶層に電界が漏れてしまい、液晶分子が不所望に動いてしまい、光漏れが発生してしまう。このため、表示品位に優れた液晶表示装置が求められている。
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れた液晶表示装置を提供することにある。

一実施形態に係る液晶表示装置は、
表示領域に設けられ第１方向に延出したゲート配線と、前記表示領域に設けられ前記第１方向に直交した第２方向に延出したソース配線と、前記ゲート配線及びソース配線上に形成された絶縁膜と、前記絶縁膜上に形成され前記ゲート配線及びソース配線の少なくとも一部分に対向したシールド電極と、前記表示領域に設けられ前記絶縁膜上に形成され前記シールド電極に間隔を置いて位置し前記第２方向に延出した主画素電極と、前記表示領域から外れた非表示領域に設けられた周辺配線と、前記シールド電極及び周辺配線を電気的に接続した周辺接続電極と、を有した第１基板と、
前記表示領域に設けられ前記第１方向に前記主画素電極を挟んで位置し前記第２方向に延出した一対の主共通電極を有した第２基板と、
前記第１基板及び第２基板間に挟持された液晶層と、
を備えたことを特徴としている。

図１は、一実施形態に係る液晶表示装置の構成及び等価回路を概略的に示す図である。 図２は、図１に示したアレイ基板の一画素の構造例を概略的に示す平面図である。 図３は、図２の線III−IIIに沿ったアレイ基板の構造例を概略的に示す断面図である。 図４は、図２に示した液晶表示パネルを線IV−IVに沿って切断したときの構造を概略的に示す断面図である。 図５は、図２及び図４に示した液晶表示パネルにおける画素電極と共通電極との間に形成される電界、及び、この電界による液晶分子のダイレクタと透過率との関係を説明するための図である。 図６は、アレイ基板における表示領域の角部及び非表示領域を概略的に示す平面図である。 図７は、図６の線VII−VIIに沿ったアレイ基板の構造例を概略的に示す断面図である。 図８は、アレイ基板における周辺接続電極と周辺配線の全体を概略的に示す平面図である。

以下、図面を参照しながら一実施形態に係る液晶表示装置について詳細に説明する。図１は、本実施形態に係る液晶表示装置の構成及び等価回路を概略的に示す図である。

図１に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板としてのアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板としての対向基板ＣＴと、これらのアレイ基板ＡＲ及び対向基板ＣＴ間に挟持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示する表示領域ＡＣＴを備えている。表示領域ＡＣＴには、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸが設けられている（但し、ｍ及びｎは正の整数である）。

液晶表示パネルＬＰＮは、表示領域ＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。

各ゲート配線Ｇの一端部は、表示領域ＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓの一端部は、表示領域ＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、駆動ＩＣチップ２に接続されている。駆動ＩＣチップ２は、アレイ基板ＡＲに形成され、例えばコントローラを内蔵している。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷ及び補助容量素子ＣＳ
に電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。

図２は、図１に示したアレイ基板ＡＲの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。

図２に示すように、画素ＰＸは、２点鎖線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇは、第１方向Ｘに沿って延出している。補助容量線Ｃは、隣合うゲート配線Ｇの間に配置され、第１方向Ｘに沿って延出している。補助容量線Ｃは、画素の略中央部に配置されている。ソース配線Ｓは、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣合うソース配線Ｓの間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇの間に位置している。

スイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓに電気的に接続されている。スイッチング素子ＳＷは、ゲート配線Ｇとソース配線Ｓの交点に設けられている。スイッチング素子ＳＷの半導体層１３は、ソース配線Ｓに重なる領域に設けられ、ソース配線Ｓからほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。

図３は、図２の線III−IIIに沿ったアレイ基板ＡＲの構造例を概略的に示す断面図である。
図２及び図３に示すように、第１絶縁基板１０上に、補助容量電極１４が形成されている。補助容量電極１４は、半導体層１３と同一材料により一体に形成されている。第１絶縁基板１０及び補助容量電極１４上には、ゲート絶縁膜１６が形成され、ゲート絶縁膜１６上には、補助容量線Ｃなどが形成されている。互いに重なった補助容量電極１４及び補助容量線Ｃは、補助容量素子ＣＳを形成している。補助容量電極１４は、補助容量線Ｃからほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。

補助容量線Ｃなどが形成されたゲート絶縁膜１６上には、第１層間絶縁膜１１が形成されている。第１層間絶縁膜１１上には、接続電極１５及びソース配線Ｓが形成されている。接続電極１５及びソース配線Ｓは、Ａｌ（アルミニウム）などの同一材料で同時に形成されている。接続電極１５は、ゲート絶縁膜１６及び第１層間絶縁膜１１に形成されたコンタクトホールＣＨ１を通って補助容量電極１４に接続されている。ソース配線Ｓは、ゲート絶縁膜１６及び第１層間絶縁膜１１に形成されたコンタクトホールＣＨ２を通って半導体層１３のソース領域に接続されている。

第１層間絶縁膜１１、接続電極１５及びソース配線Ｓ上には、第２層間絶縁膜１２が形成されている。第２層間絶縁膜１２上には、シールド電極ＳＥ及び画素電極ＰＥが形成されている。

図２に示すように、シールド電極ＳＥは、ゲート配線Ｇ及びソース配線Ｓに対向し、格子状に形成されている。ゲート配線Ｇと対向した個所のシールド電極ＳＥの幅は、ゲート配線Ｇの幅と同等以上であり、ソース配線Ｓと対向した個所のシールド電極ＳＥの幅は、ソース配線Ｓの幅と同等以上である。

画素電極ＰＥは、シールド電極ＳＥに間隔を置いて位置し第２方向Ｙに延出している。画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＢを備えている。

主画素電極ＰＡは、副画素電極ＰＢから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。

副画素電極ＰＢは、補助容量線Ｃと重なる領域に位置し、第２層間絶縁膜１２に形成されたコンタクトホールＣＨ３を通って接続電極１５に電気的に接続されている。副画素電極ＰＢは、主画素電極ＰＡよりも幅広に形成されている。この実施形態において、副画素電極ＰＢは、八角形状に形成されている。このような画素電極ＰＥは、隣合うソース配線Ｓの略中間の位置、つまり、画素ＰＸの中央に配置されている。

図４は、図２に示した液晶表示パネルＬＰＮを線IV−IVに沿って切断したときの構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。

図２及び図４に示すように、共通電極ＣＥは、主共通電極ＣＡを備えている。主共通電極ＣＡは、主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出している。隣合う一対の主共通電極ＣＡは、第１方向Ｘに主画素電極ＰＡを挟んで位置している。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。

図示した例では、一対の主共通電極ＣＡは、第１方向Ｘに並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。複数の主共通電極ＣＡは、表示領域ＡＣＴ内あるいは表示領域ＡＣＴから外れた非表示領域Ｒにおいて互いに電気的に接続されている。

画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。

図４に示すように、液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライトユニット４が配置されている。バックライトユニット４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。画素電極ＰＥは、隣合うソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。

第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、表示領域ＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。

ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。

カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。

オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。

第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、表示領域ＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

図２及び図４に示すように、これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、表示領域ＡＣＴの外側のシール材ＳＢによって貼り合わせられている。

液晶層ＬＱは、アレイ基板ＡＲ（第１配向膜ＡＬ１）、対向基板ＣＴ（第２配向膜ＡＬ２）及びシール材ＳＢで囲まれた領域に形成され、アレイ基板ＡＲ及び対向基板ＣＴ間に挟持されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。

アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライトユニット４と対向する側に位置しており、バックライトユニット４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。

対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。

第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、例えば、直交する位置関係にあるため、第１偏光板ＰＬ１及び第２偏光板ＰＬ２はクロスニコル配置されている。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。

図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

次に、上記構成の液晶表示パネルＬＰＮの動作について、図２及び図４を参照しながら説明する。
図２及び図４に示すように、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。

なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。

ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。

図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。

ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。

なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。

バックライトユニット４からのバックライトは、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。

図２に示した例では、画素電極ＰＥと左側の主共通電極ＣＡとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと右側の主共通電極ＣＡとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。

このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥを境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。

このようなＯＮ時には、バックライトユニット４から液晶表示パネルＬＰＮに入射したバックライトは、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライトは、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

図５は、図２及び図４に示した液晶表示パネルＬＰＮにおける画素電極ＰＥと共通電極ＣＥとの間に形成される電界、及び、この電界による液晶分子ＬＭのダイレクタと透過率との関係を説明するための図である。ここでは、画素電極ＰＥ（主画素電極ＰＡ）及び共通電極ＣＥ（主共通電極ＣＡ）に着目して説明する。

図５に示すように、ＯＦＦ状態では、液晶分子ＬＭは、第２方向Ｙに略平行な方向に初期配向している。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタ（あるいは液晶分子ＬＭの長軸方向）が、Ｘ−Ｙ平面内で、第１偏光板ＰＬ１の第１偏光軸ＡＸ１及び第２偏光板ＰＬ２の第２偏光軸ＡＸ２に対して概ね４５°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる（つまり、開口部での透過率が最大となる）。

図示した例では、ＯＮ状態となったとき、左側の主共通電極ＣＡと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で４５°−２２５°の方位と略平行となり、右側の主共通電極ＣＡと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で１３５°−３１５°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、画素電極ＰＥ上及び共通電極ＣＥ上においては透過率が略ゼロとなる一方で、画素電極ＰＥと共通電極ＣＥとの間の電極間隙では、略全域に亘って高い透過率が得られる。

なお、ソース配線Ｓの直上に位置する主共通電極ＣＡは、ブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡは、ともにブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくは隣合う一対のソース配線Ｓの間の領域のうち、画素電極ＰＥと隣合う一対の主共通電極ＣＡとの間の領域に相当する。

図６は、アレイ基板ＡＲにおける表示領域ＡＣＴの角部及び非表示領域Ｒを概略的に示す平面図である。図７は、図６の線VII−VIIに沿ったアレイ基板ＡＲの構造例を概略的に示す断面図である。

図６及び図７に示すように、アレイ基板ＡＲは、非表示領域Ｒに設けられた周辺配線３１と、他の周辺配線３２と、周辺接続電極３３と、を有している。周辺配線３１及び周辺配線３２は、ソース配線Ｓなどとともに、第１層間絶縁膜１１上に同一材料で形成されている。上記材料としては、Ａｌなどの金属材料を利用することができる。周辺配線３２は、周辺配線３１と等電位に設定されている。

周辺接続電極３３は、矩形枠状の非表示領域Ｒに設けられた矩形枠状のベタ電極であり、画素電極ＰＥ、シールド電極ＳＥとともに、第２層間絶縁膜１２上に同一材料で形成されている。また、ここでは、周辺接続電極３３は、シールド電極ＳＥと一体に形成されている。

周辺接続電極３３は、第２層間絶縁膜１２に形成されたコンタクトホールＣＨ４を通って周辺配線３１に接続され、第２層間絶縁膜１２に形成されたコンタクトホールＣＨ５を通って周辺配線３２に接続されている。このため、周辺接続電極３３は、シールド電極ＳＥ及び周辺配線３１、並びにシールド電極ＳＥ及び周辺配線３２をそれぞれ電気的に接続している。

図１に示すように、アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、非表示領域Ｒに形成されている。共通電極ＣＥの一部は、非表示領域Ｒに引き出されている。ここで、図示しないが、液晶表示装置は、アレイ基板ＡＲ及び対向基板ＣＴ間に設けられた導電部材をさらに備えている。共通電極ＣＥ（図３）の一部は、導電部材を介して、給電部ＶＳと電気的に接続されている。

また、アレイ基板ＡＲは、非表示領域Ｒに設けられ、導電部材を介して共通電極ＣＥ（主共通電極ＣＡ）に電気的に接続され、共通電極ＣＥに共通電圧を供給可能な電圧供給配線をさらに有している。

図１、図６及び図７に示すように、この実施形態において、給電部ＶＳは、周辺配線３１の一部で形成されている。このため、周辺配線３１及び電圧供給配線は共用される。この場合、周辺配線３１を、コモン配線（Ｖｃｏｍ配線）と呼ぶことができる。

なお、給電部ＶＳは、周辺配線３２の一部で形成されていてもよい。このため、周辺配線３２及び電圧供給配線は共用される。この場合、周辺配線３２を、コモン配線（Ｖｃｏｍ配線）と呼ぶことができる。

図８は、アレイ基板ＡＲにおける非表示領域Ｒに設けられた周辺配線３１、３２の全体を示す概略図である。
図８に示すとおり周辺配線３１は表示領域ＡＣＴの左右に配置され、周辺配線３２は表示領域ＡＣＴの上下において駆動回路の無い側に配置されている。周辺配線３１、３２は表示領域ＡＣＴの三辺を囲む。言い換えれば、この実施形態では、周辺配線はＯＬＢ（アウター・リード・ボンディング）のパッドが並べられた一側縁側を除いてコの字状あるいはΠの字状に形成されている。このように周辺配線を四辺の一辺を除いたΠの字状に配置することにより、表示領域からＯＬＢパッドに引き出される配線との交差する部分が少なくなるためショート等の不良を防ぎ歩留まりが向上する。

上述のとおり、シールド電極ＳＥは周辺接続電極３３を介してコンタクトホールＣＨ４、ＣＨ５を通って周辺配線３１の両端及び３２に接続されているが、シールド電極ＳＥ、周辺接続電極３３が周辺配線３１、３２のいずれか一辺で接続される場合には、接続されている場所から遠ざかるにつれシールド電極ＳＥの電位が不安定となり十分にシールド効果を発揮することが出来ない虞がある。

本実施形態のようにシールド電極ＳＥ、周辺接続電極３３を周辺配線３１の左右両端、周辺配線３２の上端の三辺で接続することにより、表示領域ＡＣＴの全領域に亘ってシールド電極ＳＥに安定的な電位を供給できシールド効果を十分に発揮することが可能となる。更に、周辺接続電極３３が表示領域ＡＣＴの四辺を囲む矩形枠状に配置されることにより、シールド電極ＳＥ内に電位差が生じることなくバランス良く電位を供給することが可能となる。

尚、周辺配線３１、３２の各々の配線は、互いに接続されていてもよいが、独立して配置されても良い。独立して配置する場合には、各々の周辺配線に同じ電位が与えられれば良い。

上述のとおり周辺接続電極３３は、表示領域ＡＣＴの四辺を囲むように配置されている。また、周辺配線は、絶縁膜を介してこの周辺接続電極３３の下層に配置され、また、周辺配線は表示領域ＡＣＴの三辺に配置されている。更に、周辺接続電極と周辺配線はコンタクトホールによって電気的に接続されている。このように表示領域ＡＣＴを周辺接続電極と周辺配線で囲むことによって、外部から静電気等の電荷の侵入を防ぎ液晶表示装置内部の配線及び回路を保護する働きも生じる。

以上のように構成された液晶表示装置によれば、液晶表示装置は、アレイ基板ＡＲ、対向基板ＣＴ及び液晶層ＬＱを備えている。アレイ基板ＡＲは、ゲート配線Ｇ、ソース配線Ｓ、第２層間絶縁膜１２、シールド電極ＳＥ、主画素電極ＰＡ、周辺配線３１及び周辺接続電極３３を有している。シールド電極ＳＥは、第２層間絶縁膜１２上に形成され、ゲート配線Ｇ及びソース配線Ｓに対向している。周辺配線３１は、非表示領域Ｒに設けられている。周辺接続電極３３は、シールド電極ＳＥ及び周辺配線３１を電気的に接続している。

このため、シールド電極ＳＥの電位を設定することができ、主共通電極ＣＡと等電位に設定することができる。しかも、製造工程を増やすこと無しに、また、大幅にレイアウトを変更すること無しに実現することができるものである。このため、ソース配線Ｓ及びゲート配線Ｇからの不所望な電界をシールドすることができる。液晶分子が不所望に動いてしまうことにより生じる光漏れの発生を低減することができるため、表示品位の劣化を抑制することができる。
上記のことから、表示品位に優れた液晶表示装置を得ることができる。

また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことにより対応することができる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。

また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡがソース配線Ｓの直上に配置されている場合には、開口部ＡＰは拡大されるため、画素ＰＸの透過率を向上することが可能となる。

また、主共通電極ＣＡをソース配線Ｓの直上に配置することによって、画素電極ＰＥと主共通電極ＣＡとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。

また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

シールド電極ＳＥは、ゲート配線Ｇ及びソース配線Ｓの少なくとも一部分に対向していればよい。例えば、シールド電極ＳＥは、ゲート配線Ｇにのみ対向したり、ソース配線Ｓにのみ対向したりしていればよい。

周辺接続電極３３は、コンタクトホールＣＨ４、ＣＨ５を介して周辺配線３１、３２に接続されているが、接続個所の位置、サイズ、個数は上記の例に限らず、種々変形可能である。この場合、周辺接続電極３３や周辺配線３１、３２の配置、サイズ、形状を調整することにより対応することができる。例えば、周辺接続電極３３は、シールド電極ＳＥと電気的に接続されていればよく、ベタ電極では無くてもよい。
シールド電極ＳＥは、少なくとも周辺配線３１と電気的に接続されていればよい。

また、周辺接続電極３３及びシールド電極ＳＥは、ＩＴＯ等の透明電極の他に、アルミニウムや銀、銅などの不透明な導電材料であってもよい。

なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。

また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。

なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライトがほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。

本実施形態において、画素ＰＸの構造は、図２及び図４に示した例に限定されるものではなく、種々変形可能である。画素ＰＸは、少なくとも、アレイ基板ＡＲに形成され画素ＰＸの長軸に沿って延出した１つ以上の主画素電極（ＰＡ）と、対向基板ＣＴに形成され画素ＰＸの長軸方向に延出し画素ＰＸの短軸方向に主画素電極を挟んで位置した複数の主共通電極（ＣＡ）とを有していればよい。

画素電極ＰＥの形状は、種々変形可能であり、十字状、Ｔ字状、Ｉ字状、くの字状などであってもよい。例えば、画素電極ＰＥを十字状に形成する場合、副画素電極ＰＢの形状を変えることにより対応することができる。

共通電極ＣＥは、上記した主共通電極ＣＡの他に、対向基板ＣＴに形成され第１方向Ｘに沿って延出した副共通電極を含んでいてもよい。副共通電極は、主共通電極ＣＡと等電位に設定されている。なお、シールド電極ＳＥも、主共通電極ＣＡと等電位に設定されているため、副共通電極と呼ぶことができる。

対向基板ＣＴに形成された主共通電極ＣＡ及び副共通電極は、一体的あるいは連続的に形成されている。対向基板ＣＴに形成された副共通電極は、ゲート配線Ｇの各々と対向している。

ＬＰＮ…液晶表示パネル、ＡＣＴ…表示領域、Ｒ…非表示領域、ＰＸ…画素、ＡＲ…アレイ基板、１０…絶縁基板、Ｇ…ゲート配線、Ｃ…補助容量線、１１…第１層間絶縁膜、Ｓ…ソース配線、ＳＥ…シールド電極、３１，３２…周辺配線、ＳＷ…スイッチング素子、ＣＳ…補助容量素子、１２…第２層間絶縁膜、ＣＨ４，ＣＨ５…コンタクトホール、３３…周辺接続電極、ＰＥ…画素電極、ＰＡ…主画素電極、ＰＢ…副画素電極、ＶＳ…給電部、ＣＴ…対向基板、２０…絶縁基板、ＣＥ…共通電極、ＣＡ…主共通電極、ＬＱ…液晶層、ＬＭ…液晶分子、Ｘ…第１方向、Ｙ…第２方向。

Claims (5)

1. 表示領域に設けられ第１方向に延出したゲート配線と、前記表示領域に設けられ前記第１方向に直交した第２方向に延出したソース配線と、前記ゲート配線及びソース配線上に形成された絶縁膜と、前記絶縁膜上に形成され前記ゲート配線及びソース配線の少なくとも一部分に対向したシールド電極と、前記表示領域に設けられ前記絶縁膜上に形成され前記シールド電極に間隔を置いて位置し前記第２方向に延出した主画素電極と、前記表示領域から外れた非表示領域に設けられた周辺配線と、前記シールド電極及び周辺配線を電気的に接続した周辺接続電極と、を有した第１基板と、
   前記表示領域に設けられ前記第１方向に前記主画素電極を挟んで位置し前記第２方向に延出した一対の主共通電極を有した第２基板と、
   前記第１基板及び第２基板間に挟持された液晶層と、
   を備えたことを特徴とする液晶表示装置。
2. 前記第１基板及び第２基板間に設けられた導電部材をさらに備え、
   前記第１基板は、前記非表示領域に設けられ前記導電部材を介して前記一対の主共通電極に電気的に接続され前記一対の主共通電極に共通電圧を供給可能な電圧供給配線をさらに有し、
   前記周辺配線及び電圧供給配線は、共用されていることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１基板及び第２基板間に設けられた導電部材をさらに備え、
   前記第１基板は、前記非表示領域に設けられ前記導電部材を介して前記一対の主共通電極に電気的に接続され前記一対の主共通電極に共通電圧を供給可能な電圧供給配線と、前記非表示領域に設けられ前記周辺配線と等電位に設定された他の周辺配線と、をさらに有し、
   前記他の周辺配線及び電圧供給配線は、共用されていることを特徴とする請求項１に記載の液晶表示装置。
4. 前記主画素電極、シールド電極及び周辺接続電極は、同一材料で形成されていることを特徴とする請求項１に記載の液晶表示装置。
5. 前記周辺接続電極は、非表示領域にあって前記表示領域を囲むように配置され、前記周辺配線は、前記非表示領域にあって前記表示領域の三辺を囲むことを特徴とする請求項１に記載の液晶表示装置。

Images