JP2013026319A - 化合物半導体装置及びその製造方法 - Google Patents

Abstract

【課題】電流コラプスを十分に抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された化合物半導体積層構造２と、化合物半導体積層構造２上方に形成されたゲート電極３、及び平面視でゲート電極３を間に挟む２個のオーミック電極４ａ及び４ｂと、が設けられている。更に、ゲート電極３上方に形成され、ゲート電極３並びにオーミック電極４ａ及び４ｂから絶縁分離されたフィールドプレート６が設けられている。フィールドプレート６のオーミック電極４ａ及び４ｂを互いに結ぶ方向における少なくとも一方の端部は、平面視で、オーミック電極４ａ及び４ｂとゲート電極３との間に位置する。
【選択図】図１

Description

本発明は、化合物半導体装置及びその製造方法等に関する。

化合物半導体装置、特にＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）を用いた高出力高周波用デバイスでは、電流コラプスによるオン抵抗の増大が問題となっている。電流コラプスは、ゲート電極のドレイン側端近傍の電界集中等により生じる。そこで、電流コラプスによるオン抵抗の増大、更には出力電流の低下を緩和するために、フィールドプレートとよばれる導電膜をソース電極に接続させた構造について検討が行われている。フィールドプレートはソースウォールとよばれることもある。この構造では、フィールドプレートがソース電極からゲート電極の上方を通過して、ゲート電極とドレイン電極との間の任意の位置の上方まで延在し、ソース電極及びフィールドプレートに接地電位が印加される。従って、この構造によれば、ゲート電極とドレイン電極との間での電界集中が緩和され、ゲート電極のドレイン側端の電界強度が低下する。このため、電流コラプスが抑制されるのである。特に、基地局等に用いられる高周波高出力デバイスに有効である。

しかしながら、従来の構造では、フィールドプレートが十分に機能せず、電流コラプスを十分に抑制できないことがある。

特表２００８−５３３７１７号公報 特開２０１０−６７６９３号公報

本発明の目的は、電流コラプスを十分に抑制することができる化合物半導体装置及びその製造方法を提供することにある。

化合物半導体装置の一態様には、基板と、前記基板上方に形成された化合物半導体積層構造と、前記化合物半導体積層構造上方に形成されたゲート電極、及び平面視で前記ゲート電極を間に挟む２個のオーミック電極と、が設けられている。更に、前記ゲート電極上方に形成され、前記ゲート電極及び前記２個のオーミック電極から絶縁分離されたフィールドプレートが設けられている。前記フィールドプレートの前記２個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部は、平面視で、前記２個のオーミック電極と前記ゲート電極との間に位置する。

化合物半導体装置の製造方法の一態様では、基板上方に化合物半導体積層構造を形成し、前記化合物半導体積層構造上方に、ゲート電極、及び平面視で前記ゲート電極を間に挟む２個のオーミック電極を形成する。また、前記ゲート電極上方に、前記ゲート電極及び前記２個のオーミック電極から絶縁分離されたフィールドプレートを形成する。前記フィールドプレートの前記２個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部を、平面視で、前記２個のオーミック電極と前記ゲート電極との間に位置させる。

上記の化合物半導体装置等によれば、フィールドプレートが２個のオーミック電極から絶縁分離されているため、フィールドプレートに２個のオーミック電極から独立して電位を印加することができ、電流コラプスを十分に抑制することができる。

第１の実施形態に係るＧａＮ系ＨＥＭＴの構造を示す断面図である。 第２の実施形態に係るＧａＮ系ＨＥＭＴを示す図である。 第２の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。 図３Ａに引き続き、ＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。 図３Ｂに引き続き、ＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。 第３の実施形態に係るＧａＮ系ＨＥＭＴを示す図である。 第３の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。 第４の実施形態に係るＧａＮ系ＨＥＭＴを示す図である。

ＨＥＭＴがスイッチ回路に用いられた場合、ソース電極に正の電位が印加され、ドレイン電極に接地電位が印加されることがある。この場合、フィールドプレートにも正の電位が印加されることになる。このため、フィールドプレートは電界集中の緩和に寄与することができない。つまり、フィールドプレートが十分に機能せず、電流コラプスを十分に抑制できない。

また、ＨＥＭＴは、ノーマリーオン型ＨＥＭＴ及びノーマリーオフ型ＨＥＭＴに大別することができる。そして、ノーマリーオフ型ＨＥＭＴでは、フィールドプレートが設けられていても十分に電流コラプスを抑制することができない場合があることが判明した。これは、ノーマリーオフ型ＨＥＭＴでは、ノーマリーオン型ＨＥＭＴと比較してゲート電極直下の抵抗が大きく、フィールドプレートに接地電位が印加されていても、それだけでは電界集中を十分に緩和することができないためである。

本願発明者は、このような知見に基づいて鋭意検討を重ねた結果、以下に示す実施形態の構成に想到した。

（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。

第１の実施形態では、図１に示すように、基板１の上方に化合物半導体積層構造２が形成されている。化合物半導体積層構造２の上方に、ゲート電極３、並びに平面視でゲート電極３を間に挟むオーミック電極４ａ及び４ｂが形成されている。ゲート電極３を覆う絶縁膜５が形成されており、その上にフィールドプレート６が形成されている。つまり、フィールドプレート６はゲート電極３の上方に形成されている。フィールドプレート６は、ゲート電極３並びにオーミック電極４ａ及び４ｂから絶縁分離されている。また、本実施形態では、フィールドプレート６のオーミック電極４ａ及び４ｂを互いに結ぶ方向における端部が、平面視で、オーミック電極４ａ及び４ｂとゲート電極３との間に位置している。

また、フィールドプレート６には外部の電位制御部７から所定の電位、例えば接地電位又は負の電位が印加される。

このように構成されたＧａＮ系ＨＥＭＴがスイッチ回路に用いられる場合には、例えば、フィールドプレート６に電位制御部７から接地電位が印加される。スイッチ回路に用いられる場合、オーミック電極４ａ及び４ｂに印加される電圧は随時変動する。例えば、あるタイミングでは、オーミック電極４ａに接地電位が印加され、オーミック電極４ｂに正の電位が印加される。また、他のタイミングでは、オーミック電極４ａに正の電位が印加され、オーミック電極４ｂに接地電位が印加される。本実施形態では、いずれのタイミングにおいても、フィールドプレート６の電位は接地電位のままである。そして、フィールドプレート６の端部が、平面視で、オーミック電極４ａ及び４ｂとゲート電極３との間に位置しているため、前者のタイミングでは、ゲート電極３とオーミック電極４ｂとの間での電界集中が緩和され、後者のタイミングでは、ゲート電極３とオーミック電極４ａとの間での電界集中が緩和される。

また、化合物半導体積層構造２の構成は特に限定されないが、ノーマリーオフ型ＨＥＭＴを実現する構成となっている場合には、例えば、フィールドプレート６に電位制御部７から負の電位が印加される。この結果、接地電位の印加では十分に電流コラプスを抑制できない場合であっても、電流コラプスを十分に抑制することが可能となる。なお、ノーマリーオフ型のＧａＮ系ＨＥＭＴがスイッチ回路に用いられる場合にも、フィールドプレート６に負の電位が印加されることが好ましい。

なお、フィールドプレート６に印加される電位は、上記の接地電位、負の電位に限定されず、用途及び化合物半導体積層構造２の構成等に応じて選択することができる。例えば、基地局に用いられるのか、パワーデバイスに用いられるのか、スイッチ回路に用いられるのか等に応じて電位を選択することができる。

（第２の実施形態）
次に、第２の実施形態について説明する。図２（ａ）は、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。

第２の実施形態では、図２（ａ）に示すように、例えば半絶縁性のＳｉＣ基板等の基板１１上に、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが形成されている。バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが化合物半導体積層構造１２に含まれる。バッファ層１２ａ及び電子走行層１２ｂは、例えば不純物がドーピングされていないＧａＮ層（ｉ−ＧａＮ層）であり、これらの総厚は３μｍ程度である。バッファ層１２ａは、基板１１の表面に存在する格子欠陥の電子走行層１２ｂへの伝播を防止している。電子供給層１２ｃは、例えばｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）であり、その厚さは１０ｎｍ程度である。表面層１２ｄは、例えばｎ型のＧａＮ層（ｎ−ＧａＮ層）であり、その厚さは１０ｎｍ以下である。電子走行層１２ｂの電子供給層１２ｃとの近傍に２次元電子ガス（２ＤＥＧ）が存在する。

また、活性領域を画定する素子分離領域１８がバッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄの周囲に形成されている。表面層１２ｄには、電子供給層１２ｃを露出するリセス３１ａ及び３１ｂが形成されており、リセス３１ａにオーミック電極１４ａが形成され、リセス３１ｂにオーミック電極１４ｂが形成されている。更に、表面層１２ｄ、オーミック電極１４ａ及びオーミック電極１４ｂを覆う絶縁膜１９が形成されている。絶縁膜１９としては、例えばシリコン窒化膜が形成されており、その厚さは、例えば５０ｎｍ程度である。絶縁膜１９には、オーミック電極１４ａ及び１４ｂのほぼ中間の位置において、開口部３２が形成されている。そして、開口部３２を介して表面層１２ｄと接するゲート電極１３が絶縁膜１９上に形成されている。

また、ゲート電極１３を覆う絶縁膜１５が絶縁膜１９上に形成されている。絶縁膜１５及び１９に、それぞれがオーミック電極１４ａ及びオーミック電極１４ｂを露出する２個の開口部が形成されており、これらの内部に配線２０が形成されている。更に、絶縁膜１９上にフィールドプレート１６が形成されている。つまり、基板１１の厚さ方向に関してフィールドプレート１６はゲート電極１３の上方に形成されている。フィールドプレート１６は、ゲート電極１３並びにオーミック電極１４ａ及び１４ｂから絶縁分離されている。また、本実施形態では、フィールドプレート１６のオーミック電極１４ａ及び１４ｂを互いに結ぶ方向における端部が、平面視で、オーミック電極１４ａ及び１４ｂとゲート電極１３との間に位置している。

また、フィールドプレート１６には外部の電位制御部１７から所定の電位、例えば接地電位又は負の電位が印加される。

このように構成されたＧａＮ系ＨＥＭＴがスイッチ回路に用いられる場合には、例えば、フィールドプレート１６に電位制御部１７から接地電位が印加される。スイッチ回路に用いられる場合、オーミック電極１４ａ及び１４ｂに印加される電圧が随時切り替えられるが、第１の実施形態と同様に、オーミック電極１４ａ及び１４ｂのどちらに正の電位が印加される場合であっても、電界集中を緩和することができる。

また、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄ等の構成がノーマリーオフ型ＨＥＭＴを実現する構成となっている場合には、例えば、フィールドプレート１６に電位制御部１７から負の電位が印加される。この結果、接地電位の印加では十分に電流コラプスを抑制できない場合であっても、電流コラプスを十分に抑制することが可能となる。なお、ノーマリーオフ型のＧａＮ系ＨＥＭＴがスイッチ回路に用いられる場合にも、フィールドプレート１６に負の電位が印加されることが好ましい。

実際に、本願発明者が第２の実施形態と同様の構成のデプレッション型のＨＥＭＴを作製し、フィールドプレート１６に接地電位を印加した上で特性を確認したところ、ソース電極に接続されたフィールドプレートが設けられているデプレッション型のＨＥＭＴと同様に電流コラプスを十分に抑制することができた。また、オーミック電極１４ａ及び１４ｂのどちらに正の電位を印加した場合にも、電流コラプスを十分に抑制することができた。

なお、フィールドプレート１６に印加される電位も、上記の接地電位、負の電位に限定されず、用途及び化合物半導体積層構造１２の構成等に応じて選択することができる。例えば、基地局に用いられるのか、パワーデバイスに用いられるのか、スイッチ回路に用いられるのか等に応じて電位を選択することができる。

基板１１の表面側から見たレイアウトは、例えば図２（ｂ）のようになる。つまり、ゲート電極３、オーミック電極１４ａ及びオーミック電極１４ｂの平面形状が櫛歯状となっており、オーミック電極１４ａ及びオーミック電極１４ｂが交互に配置されている。そして、複数のゲート電極１３が互いに共通接続され、複数のオーミック電極１４ａが互いに共通接続され、複数のオーミック電極１４ｂが互いに共通接続されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。フィールドプレート１６は、ゲート電極１３のオーミック電極１４ａ及びオーミック電極１４ｂ間に位置する部分を覆っており、上記のように、フィールドプレート１６のオーミック電極１４ａ及び１４ｂを互いに結ぶ方向における端部は、平面視で、オーミック電極１４ａ及び１４ｂとゲート電極１３との間に位置している。

次に、第２の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法について説明する。図３Ａ乃至図３Ｃは、第２の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。

先ず、図３Ａ（ａ）に示すように、例えば半絶縁性のＳｉＣ基板等の基板１１上に、例えば有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄをこの順でエピタキシャル成長させる。バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが化合物半導体積層構造１２に含まれる。

次いで、図３Ａ（ｂ）に示すように、化合物半導体積層構造１２に向けて選択的にＡｒを注入することにより、活性領域を画定する素子分離領域１８を化合物半導体積層構造１２及び基板１１の表層部に形成する。

その後、図３Ａ（ｃ）に示すように、オーミック電極を形成する予定の２つの領域に開口部２１ａを有するレジストパターン２１を化合物半導体積層構造１２上に形成する。

続いて、図３Ａ（ｄ）に示すように、レジストパターン２１をマスクとして用い、不活性ガス及びＣｌ₂ガス等の塩素系ガスを用いたドライエッチングを表面層１２ｄに対して行うことにより、表面層１２ｄにリセス３１ａ及び３１ｂを形成する。なお、リセス３１ａ及び３１ｂの深さに関し、表面層１２ｄの一部を残してもよく、また、電子供給層１２ｃの一部を除去してもよい。つまり、リセス３１ａ及び３１ｂの深さは表面層１２ｄの厚さと一致している必要はない。

次いで、図３Ａ（ｅ）に示すように、リセス３１ａ内にオーミック電極１４ａを形成し、リセス３１ｂ内にオーミック電極１４ｂを形成する。オーミック電極１４ａ及び１４ｂの形成に当たっては、例えば、先ず、蒸着法によりＴｉ層を形成し、その上に蒸着法によりＡｌ層を形成する。Ｔｉ層の厚さは２０ｎｍ程度、Ａｌ層の厚さは２００ｎｍ程度とする。そして、リセス３１ａ及び３１ｂの形成に用いたレジストパターン２１を、その上のＴｉ層及びＡｌ層と共に除去する。つまり、オーミック電極１４ａ及び１４ｂの形成では、例えば蒸着及びリフトオフの技術を用いる。その後、５５０℃程度での熱処理を行うことにより、オーミック電極１４ａ及び１４ｂと化合物半導体積層構造１２の表面（電子供給層１２ｃの表面）との間をオーミックコンタクトさせる。

続いて、図３Ｂ（ｆ）に示すように、化合物半導体積層構造１２上の全面に、オーミック電極１４ａ及び１４ｂを覆う絶縁膜１９を形成する。絶縁膜１９としては、例えばプラズマＣＶＤ法により、窒化珪素（ＳｉＮ）膜を形成する。

次いで、図３Ｂ（ｇ）に示すように、ゲート電極用の開口部を形成する予定の領域に開口部２２ａを有するレジストパターン２２を絶縁膜１９上に形成する。レジストパターン２２の材料としては、例えば住友化学株式会社製のＰＦＩ３５−Ａ８を用いる。また、開口部２２ａを形成する際の露光では紫外線露光を行い、現像液としては、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。そして、レジストパターン２２をマスクとしたドライエッチングを行うことにより、絶縁膜１９に開口部３２を形成する。このドライエッチングでは、例えばＳＦ₆ガスを用いる。開口部３２の幅は、例えば５００ｎｍ程度とする。開口部３２の形成後には、レジストパターン２２を除去する。

続いて、図３Ｂ（ｈ）に示すように、ゲート電極用の開口部２３ａを有するレジストパターン２３、及び開口部２３ａより狭い開口部２４ａを有するレジストパターン２４を絶縁膜１９上に形成する。レジストパターン２３の材料としては、例えばポリメチルグルタルイミド（ＰＭＧＩ）（例えば、米国マイクロケム社製）を用い、レジストパターン２４の材料としては、例えば住友化学株式会社製のＰＦＩ３２−Ａ８を用いる。また、開口部２３ａ及び２４ａを形成する際の露光では紫外線露光を用い、現像液としては、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。開口部２４ａの幅は、例えば０．９μｍ程度とする。これらの処理により、庇構造の多層レジストが得られる。

次いで、図３Ｂ（ｉ）に示すように、開口部３２を介して表面層１２ｄと接するゲート電極１３を絶縁膜１９上に形成する。ゲート電極１３の形成に当たっては、例えば、蒸着法によりＮｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。Ｎｉ層の厚さは１０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。その後、加温した有機溶剤を用いてレジストパターン２３及び２４を、その上のＮｉ層及びＡｕ層と共に除去する。つまり、ゲート電極１３の形成でも、例えば蒸着及びリフトオフの技術を用いる。

その後、図３Ｃ（ｊ）に示すように、絶縁膜１９上にゲート電極１３を覆う絶縁膜１５を形成する。絶縁膜１５としては、例えばプラズマＣＶＤ法により、窒化珪素（ＳｉＮ）膜を形成する。

続いて、図３Ｃ（ｋ）に示すように、絶縁膜１５及び１９に、それぞれがオーミック電極１４ａ及びオーミック電極１４ｂを露出する２個の開口部（コンタクトホール）を形成し、これらの内部に配線２０を形成する。開口部の形成に当たっては、例えば、開口部を形成する予定の領域を露出し、他の部分を覆うレジストパターンを絶縁膜１５上に形成し、このレジストパターンをマスクとしてドライエッチングを行う。このドライエッチングでは、例えばＳＦ₆ガスを用いる。また、配線２０の形成に当たっては、例えばＡｕめっき処理を行う。なお、これら２個の配線の形成と並行して、ゲート電極１３に接続される配線をも形成することが好ましい。

次いで、図３Ｃ（ｌ）に示すように、フィールドプレート用の開口部２５ａを有するレジストパターン２５、及び開口部２５ａより狭い開口部２６ａを有するレジストパターン２６を絶縁膜１５及び配線２０上に形成する。レジストパターン２５の材料としては、例えばポリメチルグルタルイミド（ＰＭＧＩ）（例えば、米国マイクロケム社製）を用い、レジストパターン２６の材料としては、例えば住友化学株式会社製のＰＦＩ３２−Ａ８を用いる。また、開口部２５ａ及び２６ａを形成する際の露光では紫外線露光を用い、現像液としては、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。開口部２６ａの幅は、例えば２．０μｍ程度とする。これらの処理により、庇構造の多層レジストが得られる。

その後、図３Ｃ（ｍ）に示すように、フィールドプレート１６を絶縁膜１５上に形成する。フィールドプレート１６の形成に当たっては、例えば、蒸着法によりＴｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。Ｔｉ層の厚さは１０ｎｍ程度、Ａｕ層の厚さは１００ｎｍ程度とする。その後、加温した有機溶剤を用いてレジストパターン２５及び２６を、その上のＴｉ層及びＡｕ層と共に除去する。つまり、フィールドプレート１６の形成でも、例えば蒸着及びリフトオフの技術を用いる。

そして、必要に応じて保護膜及び配線等を形成して、ＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。なお、フィールドプレート１６には、ゲート電極１３並びにオーミック電極１４ａ及び１４ｂから独立した電位が給電される。

なお、図３Ａ（ｃ）ではレジストパターン２１の開口部２１ａの縁が素子分離領域１８の縁と一致しているが、必ずしもこれらが互いに一致している必要はなく、例えば、開口部２１ａの縁が素子分離領域１８の縁よりも内側に位置していてもよい。

（第３の実施形態）
次に、第３の実施形態について説明する。図４（ａ）は、第３の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。また、図４（ｂ）は、第３の実施形態に係るＧａＮ系ＨＥＭＴのレイアウトを示す図である。

第３の実施形態では、第２の実施形態におけるフィールドプレート１６に代えて、フィールドプレート４６が設けられている。フィールドプレート１６と同様に、フィールドプレート４６は基板１１の厚さ方向に関してゲート電極１３の上方に形成され、ゲート電極１３並びにオーミック電極１４ａ及び１４ｂから絶縁分離されている。また、フィールドプレート４６のオーミック電極１４ａ及び１４ｂを互いに結ぶ方向における端部が、平面視で、オーミック電極１４ａ及び１４ｂとゲート電極１３との間に位置している。但し、フィールドプレート１６とは異なり、平面視では、ゲート電極１３のオーミック電極１４ａ及び１４ｂの間に位置する部分とフィールドプレート４６との間には重なりが存在せず、互いからずれている。他の構成は第２の実施形態と同様である。

このような第３の実施形態によっても第２の実施形態と同様の効果が得られる。また、第３の実施形態では、ゲート電極１３の直上方にフィールドプレート４６が存在しないため、第２の実施形態と比較してゲート寄生容量が低減される。従って、第２の実施形態と比較して、より高速な動作を実現することができる。

実際に、本願発明者が第３の実施形態と同様の構成のデプレッション型のＨＥＭＴを作製し、フィールドプレート４６に接地電位を印加した上で特性を確認したところ、第２の実施形態と同様の特性が確認された。更に、ゲート寄生容量が第２の実施形態の５０％程度まで低減されていることも確認された。

なお、フィールドプレート４６に印加される電位も、用途及び化合物半導体積層構造１２の構成等に応じて選択することができる。

また、図４（ｂ）では、フィールドプレート４６の平面形状が環状となっているが、平面視で、ゲート電極１３とオーミック電極１４ａとの間に位置する部分、及びゲート電極１３とオーミック電極１４ｂとの間に位置する部分に同電位を印加することが可能であれば、フィールドプレート４６の平面形状が環状である必要はない。

次に、第３の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法について説明する。図５は、第３の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。

先ず、第３の実施形態と同様にして、配線２０の形成までの処理を行う（図３Ｃ（ｋ）参照）。次いで、図５（ａ）に示すように、フィールドプレート用の開口部２７ａを有するレジストパターン２７、及び開口部２７ａより狭い開口部２８ａを有するレジストパターン２８を絶縁膜１５及び配線２０上に形成する。レジストパターン２７及び２８の材料としては、それぞれ、第２の実施形態におけるレジストパターン２５及び２６の材料と同様のものを用いる。但し、開口部２８ａの幅は、例えば０．５μｍ程度とする。

その後、図５（ｂ）に示すように、フィールドプレート４６を絶縁膜１５上に形成する。フィールドプレート４６の形成に当たっては、例えば、フィールドプレート１６の形成と同様の処理を行う。

そして、必要に応じて保護膜及び配線等を形成して、ＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。なお、フィールドプレート４６には、ゲート電極１３並びにオーミック電極１４ａ及び１４ｂから独立した電位が給電される。

（第４の実施形態）
次に、第４の実施形態について説明する。図６（ａ）は、第４の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。また、図６（ｂ）は、第４の実施形態に係るＧａＮ系ＨＥＭＴのレイアウトを示す図である。

第４の実施形態では、第２の実施形態におけるフィールドプレート１６に代えて、フィールドプレート５６ａ及び５６ｂが設けられている。フィールドプレート５６ａ及び５６ｂは、それぞれフィールドプレートの第１の部分及び第２の部分の一例である。フィールドプレート１６と同様に、フィールドプレート５６ａ及び５６ｂは基板１１の厚さ方向に関してゲート電極１３の上方に形成され、ゲート電極１３並びにオーミック電極１４ａ及び１４ｂから絶縁分離されている。また、平面視で、フィールドプレート５６ａはオーミック電極１４ａとゲート電極１３との間に位置し、フィールドプレート５６ｂはオーミック電極１４ｂとゲート電極１３との間に位置している。従って、フィールドプレート５６ａ及び５６ｂのオーミック電極１４ａ及び１４ｂを互いに結ぶ方向における端部が、平面視で、オーミック電極１４ａ及び１４ｂとゲート電極１３との間に位置している。更に、本実施形態では、フィールドプレート５６ａ及び５６ｂが互いから絶縁分離されている。

また、フィールドプレート５６ａには外部の電位制御部５７ａから所定の電位、例えば接地電位又は負の電位が印加され、フィールドプレート５６ｂには、フィールドプレート５６ａから独立して、外部の電位制御部５７ｂから所定の電位、例えば接地電位又は負の電位が印加される。他の構成は第２の実施形態と同様である。

このような第４の実施形態によっても第３の実施形態と同様の効果が得られる。実際に、本願発明者が第４の実施形態と同様の構成のデプレッション型のＨＥＭＴを作製し、フィールドプレート５６ａ及び５６ｂに接地電位を印加した上で特性を確認したところ、第３の実施形態と同様の特性が確認された。

更に、第４の実施形態では、以下に示すように、用途に応じた効果が得られる。

第４の実施形態に係るＧａＮ系ＨＥＭＴがスイッチ回路に用いられる場合には、例えば、次のような電位がフィールドプレート５６ａ及び５６ｂに印加される。すなわち、オーミック電極１４ａに接地電位が印加され、オーミック電極１４ｂに正の電位が印加されるタイミングでは、フィールドプレート５６ａに接地電位が印加され、フィールドプレート５６ｂにより低い電位、つまり負の電位が印加される。また、オーミック電極１４ａに正の電位が印加され、オーミック電極１４ｂに接地電位が印加されるタイミングでは、フィールドプレート５６ｂに接地電位が印加され、フィールドプレート５６ａにより低い電位、つまり負の電位が印加される。これらの電位制御により、オン抵抗を低減することができる。

また、第４の実施形態に係るＧａＮ系ＨＥＭＴがパワーデバイスに用いられる場合には、例えば、オーミック電極１４ａの電位が接地電位に固定され、オーミック電極１４ｂの電位が正の電位に固定される。この場合、フィールドプレート５６ａの電位は正の電位に固定され、フィールドプレート５６ｂの電位は負の電位に固定される。このような電位制御により、ソース電極として機能するオーミック電極１４ａとゲート電極１３との間の抵抗を低減することができ、かつ、ドレイン電極として機能するオーミック電極１４ｂとゲート電極１３との間の電界集中を緩和して電流コラプスを抑制することができる。また、フィールドプレート５６ａの電位をゲート電極１３の電位の変動と同位相、より好ましくは同電位で変化させてもよい。この場合には、フィールドプレート５６ａとゲート電極１３との間のゲート寄生容量をより低減することが可能となる。

なお、フィールドプレート５６ａ及び５６ｂに印加される電位も、上記の電位に限定されず、用途及び化合物半導体積層構造１２の構成等に応じて選択することができる。例えば、基地局に用いられるのか、パワーデバイスに用いられるのか、スイッチ回路に用いられるのか等に応じて電位を選択することができる。

また、第４の実施形態に係るＧａＮ系ＨＥＭＴの製造に当たっては、例えば、第３の実施形態におけるレジストパターン２７及び２８の開口部２８ａ及び２８ｂを、フィールドプレート５６ａ及び５６ｂの形状に合わせて変更すればよい。

また、パワーデバイスに用いられる場合、ソース電極として機能させるオーミック電極１４ａ又は１４ｂ側に位置するフィールドプレート５６ａ又は５６ｂを設けなくてもよい。例えば、オーミック電極１４ａをソース電極として機能させ、オーミック電極１４ｂをドレイン電極として機能させる場合には、フィールドプレート５６ａを設けずにフィールドプレート５６ｂのみを設けてもよい。

また、いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板に代えて、ＧａＮ基板、サファイア基板又はシリコン基板等を用いてもよい。また、基板が半絶縁性でなくてもよい。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
基板と、
前記基板上方に形成された化合物半導体積層構造と、
前記化合物半導体積層構造上方に形成されたゲート電極、及び平面視で前記ゲート電極を間に挟む２個のオーミック電極と、
前記ゲート電極上方に形成され、前記ゲート電極及び前記２個のオーミック電極から絶縁分離されたフィールドプレートと、
を備え、
前記フィールドプレートの前記２個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部は、平面視で、前記２個のオーミック電極と前記ゲート電極との間に位置することを特徴とする化合物半導体装置。

（付記２）
前記２個のオーミック電極に印加される電位が、接地電位及び正の電位間で交互に切り替わることを特徴とする付記１に記載の化合物半導体装置。

（付記３）
平面視で、前記フィールドプレートと前記ゲート電極の前記２個のオーミック電極の間の部分とが互いにずれていることを特徴とする付記１又は２に記載の化合物半導体装置。

（付記４）
前記フィールドプレートは、
平面視で、前記２個のオーミック電極の一方と前記ゲート電極との間に位置する第１の部分と、
平面視で、前記２個のオーミック電極の他方と前記ゲート電極との間に位置する第２の部分と、
を有することを特徴とする付記１又は２に記載の化合物半導体装置。

（付記５）
前記第１の部分及び前記第２の部分には、互いに独立した電位が印加されることを特徴とする付記４に記載の化合物半導体装置。

（付記６）
前記第１の部分及び前記第２の部分の一方に前記ゲート電極と同位相の電位が印加され、
前記第１の部分及び前記第２の部分の他方に負の電位が印加されることを特徴とする付記５に記載の化合物半導体装置。

（付記７）
前記フィールドプレートに接地電位又は負の電位が印加されることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。

（付記８）
前記ゲート電極に正の電位が印加された場合に前記２個のオーミック電極間に電流が流れることを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置。

（付記９）
前記化合物半導体積層構造は、電子走行層及び電子供給層を有することを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置。

（付記１０）
基板上方に化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造上方に、ゲート電極、及び平面視で前記ゲート電極を間に挟む２個のオーミック電極を形成する工程と、
前記ゲート電極上方に、前記ゲート電極及び前記２個のオーミック電極から絶縁分離されたフィールドプレートを形成する工程と、
を備え、
前記フィールドプレートの前記２個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部を、平面視で、前記２個のオーミック電極と前記ゲート電極との間に位置させることを特徴とする化合物半導体装置の製造方法。

１、１１：基板
２、１２：化合物半導体積層構造
３、１３：ゲート電極
４ａ、４ｂ、１４ａ、１４ｂ：オーミック電極
６、１６、４６、５６ａ、５６ｂ：フィールドプレート
７、１７、４７、５７ａ、５７ｂ：電位制御部

Claims (7)

1. 基板と、
   前記基板上方に形成された化合物半導体積層構造と、
   前記化合物半導体積層構造上方に形成されたゲート電極、及び平面視で前記ゲート電極を間に挟む２個のオーミック電極と、
   前記ゲート電極上方に形成され、前記ゲート電極及び前記２個のオーミック電極から絶縁分離されたフィールドプレートと、
   を備え、
   前記フィールドプレートの前記２個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部は、平面視で、前記２個のオーミック電極と前記ゲート電極との間に位置することを特徴とする化合物半導体装置。
2. 平面視で、前記フィールドプレートと前記ゲート電極の前記２個のオーミック電極の間の部分とが互いにずれていることを特徴とする請求項１に記載の化合物半導体装置。
3. 前記フィールドプレートは、
   平面視で、前記２個のオーミック電極の一方と前記ゲート電極との間に位置する第１の部分と、
   平面視で、前記２個のオーミック電極の他方と前記ゲート電極との間に位置する第２の部分と、
   を有することを特徴とする請求項１に記載の化合物半導体装置。
4. 前記第１の部分及び前記第２の部分には、互いに独立した電位が印加されることを特徴とする請求項３に記載の化合物半導体装置。
5. 前記フィールドプレートに接地電位又は負の電位が印加されることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
6. 基板と、
   基板上方に形成された化合物半導体積層構造と、
   前記化合物半導体積層構造上方に形成されたゲート電極、ソース電極及びドレイン電極と、
   前記ゲート電極上方に形成され、前記ゲート電極、ソース電極及びドレイン電極に接続される電源と異なる電源に接続されたフィールドプレート電極と、
   を備えたことを特徴とする化合物半導体装置。
7. 基板上方に化合物半導体積層構造を形成する工程と、
   前記化合物半導体積層構造上方に、ゲート電極、及び平面視で前記ゲート電極を間に挟む２個のオーミック電極を形成する工程と、
   前記ゲート電極上方に、前記ゲート電極及び前記２個のオーミック電極から絶縁分離されたフィールドプレートを形成する工程と、
   を備え、
   前記フィールドプレートの前記２個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部を、平面視で、前記２個のオーミック電極と前記ゲート電極との間に位置させることを特徴とする化合物半導体装置の製造方法。

Images