JP2013021567A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2013021567A JP2013021567A JP2011154265A JP2011154265A JP2013021567A JP 2013021567 A JP2013021567 A JP 2013021567A JP 2011154265 A JP2011154265 A JP 2011154265A JP 2011154265 A JP2011154265 A JP 2011154265A JP 2013021567 A JP2013021567 A JP 2013021567A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- node
- clock
- clock signal
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 27
- 239000000872 buffer Substances 0.000 claims abstract description 54
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 abstract description 16
- 230000003139 buffering effect Effects 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】固体撮像装置1は、複数の画素10がアレイ状に配置された画素部20と、少なくとも一つのアナログデジタル変換部30を含む第1グループおよび第2グループを有する変換部と、直列に接続された第1のクロックバッファおよび第2のクロックバッファを有するクロック供給部とを含み、第1グループおよび第2グループのアナログデジタル変換部のそれぞれは、比較部およびカウンタ部を有し、第1のクロックバッファは、補正されたクロック信号を偶数段のCMOSインバータ回路を介して、第1グループのカウンタ部のそれぞれと第2のクロックバッファに出力し、第2のクロックバッファは、補正されたクロック信号を偶数段のCMOSインバータ回路を介して第2グループのカウンタ部のそれぞれに出力する。
【選択図】図2
Description
<第1実施形態>
本発明の第1実施形態にかかる固体撮像装置1を、図2(a)を参照しながら説明する。固体撮像装置1は、複数の画素10がアレイ状に配置された画素部20と、画素部20から出力されたアナログ信号をデジタル信号へ変換する変換部30と、クロック信号を後述のカウンタ部33のそれぞれに供給するクロック供給部40と、を含む。変換部30は、少なくとも一つのアナログデジタル変換部31を含む第1グループ91および少なくとも一つのアナログデジタル変換部31を含む第2グループ92を有する。本実施形態においては第1グループ91および第2グループ92の2つのグループを例示するが、変換部30は、アナログデジタル変換部31を含む他のグループをさらに有してもよい。クロック供給部40は、クロック信号を伝搬するように直列に接続された第1のクロックバッファ100および第2のクロックバッファ100を有する。第1グループ91のアナログデジタル変換部31および第2グループ92のアナログデジタル変換部31のそれぞれは、比較部32およびカウンタ部33を有する。比較部32は、アナログ信号と時間的に変化する参照電位(例えば、ランプ信号)とを比較してその結果を出力する。カウンタ部33は、比較部32において比較を開始してから比較結果が変化するまで時間を、クロック信号をカウントすることにより計測する。クロックバッファ100は、例えば、図3に示すような、差動回路3を含む。
<第2実施形態>
本発明の第2実施形態を説明する。第2実施形態は、クロックバッファ100に、図6に示すような差動回路4を使用する点で、第1実施形態と異なる。差動回路4は、差動回路3の回路構成に加え、NMOSトランジスタM5(第5のトランジスタ)とNMOSトランジスタM6(第6のトランジスタ)を、さらに含む。トランジスタM5は、トランジスタM3と並列に配置され、トランジスタM5のゲートはn2に接続されている。トランジスタM6は、トランジスタM4と並列に配置され、トランジスタM6のゲートはn1に接続されている。図3に示す差動回路3を使用した場合は、前述の第1のケース(図4)において、n1およびn2がフローティング状態となる期間T2およびT4があるという問題がある。この差動回路4をクロックバッファ100として使用することにより、この問題を解決し、さらに信頼性の高い固体撮像装置1を提供することができる。
<第3実施形態>
本発明の第3実施形態にかかる固体撮像装置2を、図2(b)を参照しながら説明する。第3実施形態は、クロックバッファ100における差動クロック信号の両方を使用する点で、第1実施形態と異なる。例えば、カウンタ部に、図8(b)に示すようなリップルカウンタ33a’を用いて、カウンタ部33’とすることが可能である。このカウンタ33a’は、タイムチャート(図4、図5等)に示すCKa_OUTの波形の立ち上がりエッジ、およびCKb_OUTの波形の立ち上がりエッジによってカウント動作する。即ち、CKa_OUTの立ち上がりと立ち下がりの両方のエッジによって動作する。従って、バッファリングによるクロック信号のデューティ比が崩れることは回避されたい。そこで本発明を適用することにより、クロック供給部40の末端までクロック信号のデューティ比を一定に保つことが可能である。
Claims (4)
- 複数の画素がアレイ状に配置された画素部と、
画素部から出力されたアナログ信号をデジタル信号へ変換する少なくとも一つのアナログデジタル変換部を含む第1グループおよび少なくとも一つのアナログデジタル変換部を含む第2グループを有する変換部と、
クロック信号を伝搬するように直列に接続された第1のクロックバッファおよび第2のクロックバッファを有するクロック供給部と、を含み、
前記第1グループのアナログデジタル変換部および前記第2グループのアナログデジタル変換部のそれぞれは、比較部およびカウンタ部を有し、
前記比較部は、前記アナログ信号と時間的に変化する参照電位とを比較してその結果を出力し、
前記カウンタ部は、前記比較を開始してから前記比較の結果が変化するまで時間を、クロック供給部から供給されるクロック信号をカウントすることにより計測し、
前記第1のクロックバッファは、クロック信号のデューティ比を差動回路によって補正し、偶数段のCMOSインバータ回路を介して、前記第1グループのカウンタ部のそれぞれと前記第2のクロックバッファに出力し、
前記第2のクロックバッファは、前記第1のクロックバッファから供給されたクロック信号のデューティ比を差動回路によって補正し、偶数段のCMOSインバータ回路を介して前記第2グループのカウンタ部のそれぞれに出力する、
ことを特徴とする固体撮像装置。 - 前記差動回路は、
電源電位と基準電位の間に第1ノード、第2ノード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、および第4のトランジスタを含み、
前記第1のトランジスタは、PMOSトランジスタであって前記電源電位と前記第1ノードの間に配置され、
前記第1のトランジスタのゲートは前記第2ノードと電気的に接続され、
前記第2のトランジスタは、PMOSトランジスタであって前記電源電位と前記第2ノードの間に配置され、
前記第2のトランジスタのゲートは前記第1ノードと電気的に接続され、
前記第3のトランジスタは、NMOSトランジスタであって前記第1ノードと前記基準電位の間に配置され、
前記第4のトランジスタは、NMOSトランジスタであって前記第2ノードと前記基準電位の間に配置される、
ことを特徴とする請求項1に記載の固体撮像装置。 - 前記差動回路は、
電源電位と基準電位の間に第1ノード、第2ノード、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、および第6のトランジスタを含み、
前記第1のトランジスタは、PMOSトランジスタであって前記電源電位と前記第1ノードの間に配置され、
前記第1のトランジスタのゲートは前記第2ノードと電気的に接続され、
前記第2のトランジスタは、PMOSトランジスタであって前記電源電位と前記第2ノードの間に配置され、
前記第2のトランジスタのゲートは前記第1ノードと電気的に接続され、
前記第3のトランジスタは、NMOSトランジスタであって前記第1ノードと前記基準電位の間に配置され、
前記第4のトランジスタは、NMOSトランジスタであって前記第2ノードと前記基準電位の間に配置され、
前記第5のトランジスタは、NMOSトランジスタであって前記第1ノードと前記基準電位の間に配置され、
前記第5のトランジスタのゲートは前記第2ノードと電気的に接続され、
前記第6のトランジスタは、NMOSトランジスタであって前記第2ノードと前記基準電位の間に配置され、
前記第6のトランジスタのゲートは前記第1ノードと電気的に接続される、
ことを特徴とする請求項1に記載の固体撮像装置。 - 前記第1のクロックバッファは、クロック信号とは逆位相の信号のデューティ比を差動回路によって補正し、偶数段のCMOSインバータ回路を介して、前記第1グループのカウンタ部のそれぞれと前記第2のクロックバッファに出力し、
前記第2のクロックバッファは、前記第1のクロックバッファから供給されたクロック信号とは逆位相の信号のデューティ比を差動回路によって補正し、偶数段のCMOSインバータ回路を介して前記第2グループのカウンタ部のそれぞれに出力する、
ことを特徴とする請求項1に記載の固体撮像装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011154265A JP5854673B2 (ja) | 2011-07-12 | 2011-07-12 | 固体撮像装置 |
US13/523,511 US8810705B2 (en) | 2011-07-12 | 2012-06-14 | Solid-state image sensing apparatus |
EP12174008.8A EP2547096B1 (en) | 2011-07-12 | 2012-06-28 | Solid-state image sensing apparatus |
CN201210236029.0A CN102883111B (zh) | 2011-07-12 | 2012-07-09 | 固态图像感测装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011154265A JP5854673B2 (ja) | 2011-07-12 | 2011-07-12 | 固体撮像装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013021567A true JP2013021567A (ja) | 2013-01-31 |
JP2013021567A5 JP2013021567A5 (ja) | 2014-08-28 |
JP5854673B2 JP5854673B2 (ja) | 2016-02-09 |
Family
ID=46384241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011154265A Active JP5854673B2 (ja) | 2011-07-12 | 2011-07-12 | 固体撮像装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8810705B2 (ja) |
EP (1) | EP2547096B1 (ja) |
JP (1) | JP5854673B2 (ja) |
CN (1) | CN102883111B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018133607A (ja) * | 2017-02-13 | 2018-08-23 | エイブリック株式会社 | 信号選択回路及び半導体装置 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5839998B2 (ja) | 2012-01-10 | 2016-01-06 | キヤノン株式会社 | 固体撮像装置 |
JP5979882B2 (ja) | 2012-01-13 | 2016-08-31 | キヤノン株式会社 | 固体撮像装置 |
JP5954997B2 (ja) | 2012-01-18 | 2016-07-20 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
CN107346061B (zh) * | 2012-08-21 | 2020-04-24 | 快图有限公司 | 用于使用阵列照相机捕捉的图像中的视差检测和校正的系统和方法 |
JP5923061B2 (ja) | 2013-06-20 | 2016-05-24 | キヤノン株式会社 | 固体撮像装置 |
JP2015015596A (ja) | 2013-07-04 | 2015-01-22 | キヤノン株式会社 | 撮像装置及びその駆動方法 |
JP6216229B2 (ja) | 2013-11-20 | 2017-10-18 | キヤノン株式会社 | 撮像素子及び撮像システム |
CN104113303B (zh) * | 2014-02-26 | 2017-02-15 | 西安电子科技大学 | 50%占空比时钟产生电路 |
CN107079124B (zh) | 2014-11-05 | 2020-04-07 | 索尼公司 | 信号处理装置、成像元件以及电子设备 |
KR20160109028A (ko) * | 2015-03-09 | 2016-09-21 | 에스케이하이닉스 주식회사 | 듀티 보정 회로 및 그를 포함하는 이미지 센싱 장치 |
JP6494368B2 (ja) | 2015-03-30 | 2019-04-03 | キヤノン株式会社 | 固体撮像装置およびカメラ |
JP6579774B2 (ja) | 2015-03-30 | 2019-09-25 | キヤノン株式会社 | 固体撮像装置およびカメラ |
JP6632242B2 (ja) | 2015-07-27 | 2020-01-22 | キヤノン株式会社 | 撮像装置及び撮像システム |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10143265A (ja) * | 1996-11-14 | 1998-05-29 | Nec Corp | 始動回路を有するバンドギャップリファレンス回路 |
US20050174149A1 (en) * | 2004-02-05 | 2005-08-11 | Ting-Li Hu | Device for generating a pair of true/complement-phase logic signals |
US20050231255A1 (en) * | 2004-04-20 | 2005-10-20 | Hynix Semiconductor Inc. | Duty ratio corrector, and memory device having the same |
JP2006345405A (ja) * | 2005-06-10 | 2006-12-21 | Sony Corp | デューティ比可変回路およびこれを用いたad変換回路 |
JP2007060069A (ja) * | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | 差動出力回路 |
JP2007060036A (ja) * | 2005-08-22 | 2007-03-08 | Micron Technology Inc | 構造化遅延スキューを用いたバッファリング技術 |
JP2010028396A (ja) * | 2008-07-17 | 2010-02-04 | Sony Corp | 固体撮像素子およびカメラシステム |
JP2011160318A (ja) * | 2010-02-03 | 2011-08-18 | Sony Corp | デューティ補正回路、遅延同期ループ回路、カラムa/d変換器、固体撮像素子およびカメラシステム |
JP2011182095A (ja) * | 2010-02-26 | 2011-09-15 | Panasonic Corp | 固体撮像装置および撮像装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7518646B2 (en) | 2001-03-26 | 2009-04-14 | Panavision Imaging Llc | Image sensor ADC and CDS per column |
KR100560660B1 (ko) * | 2003-03-28 | 2006-03-16 | 삼성전자주식회사 | 듀티 사이클 보정을 위한 장치 및 방법 |
KR100545148B1 (ko) * | 2003-12-09 | 2006-01-26 | 삼성전자주식회사 | 듀티 사이클 보정회로 및 그것을 사용한 지연동기루프회로 및듀티 사이클 보정방법 |
KR100557580B1 (ko) * | 2004-02-23 | 2006-03-03 | 주식회사 하이닉스반도체 | 클럭 듀티비 보정 회로 |
JP4655500B2 (ja) * | 2004-04-12 | 2011-03-23 | ソニー株式会社 | Ad変換装置並びに物理量分布検知の半導体装置および電子機器 |
JP2006245828A (ja) | 2005-03-01 | 2006-09-14 | Nec Electronics Corp | 低振幅差動出力回路及びシリアル伝送インターフェース |
JP4185949B2 (ja) | 2006-08-08 | 2008-11-26 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
JP4194633B2 (ja) | 2006-08-08 | 2008-12-10 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP4058459B1 (ja) | 2007-03-02 | 2008-03-12 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP4853445B2 (ja) | 2007-09-28 | 2012-01-11 | ソニー株式会社 | A/d変換回路、固体撮像素子、およびカメラシステム |
JP5215681B2 (ja) | 2008-01-28 | 2013-06-19 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP2011249942A (ja) * | 2010-05-24 | 2011-12-08 | Sony Corp | クロック調整回路、デューティ比のずれ検出回路、撮像装置、及び、クロック調整方法 |
JP2012015984A (ja) * | 2010-06-04 | 2012-01-19 | Sony Corp | クロック逓倍回路、固体撮像装置及び位相シフト回路 |
-
2011
- 2011-07-12 JP JP2011154265A patent/JP5854673B2/ja active Active
-
2012
- 2012-06-14 US US13/523,511 patent/US8810705B2/en active Active
- 2012-06-28 EP EP12174008.8A patent/EP2547096B1/en active Active
- 2012-07-09 CN CN201210236029.0A patent/CN102883111B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10143265A (ja) * | 1996-11-14 | 1998-05-29 | Nec Corp | 始動回路を有するバンドギャップリファレンス回路 |
US20050174149A1 (en) * | 2004-02-05 | 2005-08-11 | Ting-Li Hu | Device for generating a pair of true/complement-phase logic signals |
US20050231255A1 (en) * | 2004-04-20 | 2005-10-20 | Hynix Semiconductor Inc. | Duty ratio corrector, and memory device having the same |
JP2006345405A (ja) * | 2005-06-10 | 2006-12-21 | Sony Corp | デューティ比可変回路およびこれを用いたad変換回路 |
JP2007060036A (ja) * | 2005-08-22 | 2007-03-08 | Micron Technology Inc | 構造化遅延スキューを用いたバッファリング技術 |
JP2007060069A (ja) * | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | 差動出力回路 |
JP2010028396A (ja) * | 2008-07-17 | 2010-02-04 | Sony Corp | 固体撮像素子およびカメラシステム |
JP2011160318A (ja) * | 2010-02-03 | 2011-08-18 | Sony Corp | デューティ補正回路、遅延同期ループ回路、カラムa/d変換器、固体撮像素子およびカメラシステム |
JP2011182095A (ja) * | 2010-02-26 | 2011-09-15 | Panasonic Corp | 固体撮像装置および撮像装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018133607A (ja) * | 2017-02-13 | 2018-08-23 | エイブリック株式会社 | 信号選択回路及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2547096A3 (en) | 2013-11-06 |
CN102883111A (zh) | 2013-01-16 |
CN102883111B (zh) | 2015-07-01 |
US20130016264A1 (en) | 2013-01-17 |
EP2547096A2 (en) | 2013-01-16 |
JP5854673B2 (ja) | 2016-02-09 |
EP2547096B1 (en) | 2016-06-22 |
US8810705B2 (en) | 2014-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5854673B2 (ja) | 固体撮像装置 | |
US8692588B2 (en) | Multiplex driving circuit | |
US9530521B2 (en) | Shift register unit, gate driving circuit, and display device | |
TWI460699B (zh) | 影像顯示系統與雙向移位暫存器電路 | |
KR101692178B1 (ko) | 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치 | |
CN107507556B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路以及显示装置 | |
US9350958B2 (en) | Solid-state imaging apparatus and camera | |
JP6004685B2 (ja) | 固体撮像装置及びその駆動方法 | |
TWI473069B (zh) | 閘極驅動裝置 | |
JP6021410B2 (ja) | 発振器、発振方法、イメージセンサ、及び、撮像装置 | |
JP2012165168A (ja) | 半導体装置、物理情報取得装置、及び、信号読出し方法 | |
JP2011249942A (ja) | クロック調整回路、デューティ比のずれ検出回路、撮像装置、及び、クロック調整方法 | |
JP2009183111A (ja) | チャージポンプ回路およびそれを備える電子機器 | |
US9282267B2 (en) | Solid-state imaging device and camera | |
US10636346B2 (en) | Electronic device for driving display panel and operation method thereof | |
US20160232847A1 (en) | Scan Control Line Driving Module and Display Device Including Same | |
JP2009296311A (ja) | 半導体装置および固体撮像装置 | |
JP6240374B2 (ja) | 半導体装置 | |
JP2015159434A (ja) | 電圧変換回路、および、電子回路 | |
JP2009077172A (ja) | アナログデジタル変換器及び撮像装置 | |
JP2007049448A (ja) | 固体撮像装置 | |
JP2017073746A (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
US8964059B2 (en) | Scanning circuit, solid-state image sensor, and camera | |
JP2017041844A (ja) | デジタル演算回路および固体撮像装置 | |
JP5293052B2 (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151208 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5854673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |