JP2012526401A - 不連続な薄い半導体ウェハ表面のフィーチャ - Google Patents

不連続な薄い半導体ウェハ表面のフィーチャ Download PDF

Info

Publication number
JP2012526401A
JP2012526401A JP2012510024A JP2012510024A JP2012526401A JP 2012526401 A JP2012526401 A JP 2012526401A JP 2012510024 A JP2012510024 A JP 2012510024A JP 2012510024 A JP2012510024 A JP 2012510024A JP 2012526401 A JP2012526401 A JP 2012526401A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
film layer
etching
substrate
discontinuous surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012510024A
Other languages
English (en)
Inventor
アルヴィンド・チャンドラセカラン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2012526401A publication Critical patent/JP2012526401A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

半導体ウェハは、表側および裏側を有する半導体基板、並びに半導体基板の表側上に形成されたフィルムを有する。基板および/またはフィルムは、ウェハ内の残留応力を低減する不連続面を生成する、少なくとも1つのエッチング線を有する。半導体ウェハ内の残留応力を低減することにより、ウェハが薄いときの、ウェハの反りが低減される。さらに、絶縁プラグが、層の短絡を防止するために、エッチング線の一部分を充填するために使用され得る。

Description

本開示は、広く集積回路(IC)に関する。より具体的には、本開示は、集積回路を製造することに関する。
半導体ダイは、トランジスタおよび他の構成要素の集合体を、基板の活性層およびフィルム層に含む。一般には、これらの基板は、半導体材料であり、具体的には、シリコンである。さらに、これらの基板は、従来では、望ましいデバイスの挙動を得るのに必要であるよりも厚い。半導体ダイは、半導体ウェハから個片化すなわちダイシングされる。従来では、層は、半導体ダイを形成するために個片化すなわちダイシングされる半導体ウェハ上に堆積される。
厚い基板は、トランジスタの挙動のほかに、半導体製造の際に利点を有する。ウェハおよび/またはダイの製造の際に、基板は、多数の工程、高温、ならびに、工作機械間での移動、または製造場所間での移動にさえ耐える。これらの移動の間に、基板は破損し、結果として時間および資源の損失となる可能性がある。厚い基板は、製造の間に破損するおそれが小さくなる。
基板上に堆積されるフィルム層は、基板とは異なる応力を有し、結果として不均衡な応力となる。基板とフィルム層との間の応力が不均衡であるとき、基板は、平衡応力に到達するために、湾曲または屈曲する場合がある。厚い基板は、薄い基板よりも良好に、フィルム層により加えられる応力との平衡を取ることができる。製造の際に薄い基板を使用することに伴う問題は、従来では、接着剤により、薄い基板を厚い支持基板に取り付けることにより解決されてきた。支持基板は、キャリアウェハと呼ばれる。キャリアウェハは、薄い基板がその際に破断のおそれがある製造工程の部分の完了後に、取り外される。
キャリアウェハの使用は、いくつかの理由のために望ましくない。キャリアウェハは、製造に対してコストがかかるが、最終的な製品に対して明確な価値を付加しない。さらに、キャリアウェハを薄い基板に取り付ける接着剤は、半導体ウェハの薄い基板上に残留物を残す。キャリアウェハは、製造の際に安定性をもたらすが、薄い基板をキャリアウェハから外すことは、製造上の難題をつきつける。
薄い基板を使用する製造の一例は、積層ICの構築である。積層ICは、デバイスの機能性を増大させ、ダイを垂直に積層させることにより、ダイサイズを低減する。より狭い土地面積内により多くのオフィス空間を適合する高層タワーと同様に、積層ICは、同じ面積を占有しながら、トランジスタおよび他の構成要素に対して、より多くの空間を提供する。
積層ICでは、第2のダイは、3次元(3D)に拡張する構築を可能にする第1のダイ上に積層される。積層ICは、より多数の構成要素を伴う製品が、小さなフォームファクタに適合することを可能にする。半導体ダイの構成要素密度は、ダイ内の構成要素の数をダイ面積で割った商である。例えば、ダイを同一のダイ上に積層することは、同じ面積内の構成要素の数がほぼ2倍ということになり、構成要素密度を2倍にする。第2のダイが第1のダイ上に積層されるとき、2つのダイは、同じパッケージングを共有し、そのパッケージングを介して外部デバイスと通信する。
従来では、第2のダイは、第1のダイに位置するシリコン貫通電極によって、パッケージングおよび外部デバイスに結合される。シリコン貫通電極は、部分的には、選択される製造技術に基づいて、アスペクト比において制限される。その結果、第1のダイの高さは、シリコン貫通電極が第1のダイの高さ全体に延在することができることを保証するために、制限される。シリコン貫通電極は、パッケージ基板から第2のダイへの導電経路を得るために、高さ全体に延在すべきである。第1のダイの高さが、シリコン貫通電極の製造に対応するために減少するにつれて、第1のダイは、構造強度を失う。
積層ICを製造することは、従来では、第1のダイを薄化する前に、第1のダイを支持のためのキャリアウェハに取り付けることを含む。次いで、第1のダイは、シリコン貫通電極の高さに対応するために薄化される。第1のダイの半導体ウェハは、積層ICをパッケージングするために、薄化の後で、キャリアウェハから外されるべきである。しかしながら、キャリアウェハから外されると、第1のダイは、基板とフィルム層との間の不均衡な応力を有する可能性がある。
米国特許出願公開第２００６０２４９２１号明細書 米国特許出願公開第２００７２６７７２４号明細書 米国特許出願公開第２００３２１６００９号明細書
したがって、ウェハにかかる応力を解放することが求められている。
本開示のある態様によれば、半導体ウェハは、表側および裏側を有する半導体基板を含む。半導体ウェハは、半導体基板の表側上にフィルム層をさらに含む。フィルム層および半導体基板の少なくとも1つは、少なくとも1つのエッチング線を有する第1の不連続面を有する。不連続面は、半導体ウェハ内の残留応力を低減する。
本開示の別の態様によれば、半導体ウェハを製造する方法は、半導体ウェハを薄化するステップを含む。この方法は、不連続面を形成するために、半導体ウェハを薄化するステップの後で、半導体ウェハに少なくとも1つのエッチング線をエッチングするステップをさらに含む。不連続面は、半導体ウェハ内の応力を緩和する。
本開示のさらなる態様によれば、半導体ウェハは、半導体基板を含む。半導体ウェハは、フィルム層をさらに含む。半導体ウェハは、半導体基板およびフィルム層の少なくとも1つにおける応力を緩和するための手段をさらに含む。
上記では、以下の詳細な記載がよりよく理解され得るように、本開示の特徴および技術的利点を、かなり大まかに概説した。本開示の特許請求の範囲の主題を形成する、さらなる特徴および利点を、以下に記載する。開示される概念および特定の実施形態は、本開示の同じ目的を実現するために、他の構造を修正または設計するための基礎として、容易に利用され得るということが、当業者には理解されるはずである。さらには、そのような等価の構築は、添付の特許請求の範囲で説明されるような本開示の技術から逸脱しないということが、当業者には理解されるはずである。本開示の特性であると考えられる新規の特徴が、その構成および動作の方法の両方に関して、さらなる目的および利点とともに、添付図に関して考察される場合に、以下の記載からよりよく理解されよう。しかしながら、図のそれぞれは、図示および説明のみの目的のために提供され、本開示の限度の定義として意図されるものではないということを、明確に理解されたい。
本開示の一実施形態が有利に使用され得る、例示的な無線通信システムを示すブロック図である。 以下で開示されるような、半導体構成要素の回路、配置、および論理の設計のために使用される、設計ワークステーションを示すブロック図である。 積層ICを示すブロック図である。 引っ張り応力のもとでのダイを示すブロック図である。 一実施形態による、例示的な不連続面のフィーチャを有するウェハの上面図を示すブロック図である。 一実施形態による、例示的な不連続面のフィーチャに関する製造工程を示すブロック図である。 一実施形態による、基板内に例示的な不連続面のフィーチャを有するウェハの断面図を示すブロック図である。 一実施形態による、フィルム層内に例示的な不連続面のフィーチャを有するウェハの断面図を示すブロック図である。
本開示のより完全な理解のために、次に、添付図面とともに読まれるべき、以下の記載内容に対する言及が行われる。
図1は、本開示の一実施形態が有利に使用され得る、例示的な無線通信システム100を示すブロック図である。説明のために、図1は、3つの遠隔ユニット120、130、および150、ならびに2つの基地局140を示す。典型的な無線通信システムは、より多くの遠隔ユニットおよび基地局を有することができるということが認められよう。遠隔ユニット120、130、および150は、ここで開示される工程により製造される回路を含む、ICデバイス125A、125Bおよび125Cを含む。基地局、スイッチングデバイス、およびネットワーク機器を含めて、ICを含む任意のデバイスもまた、開示される特徴を有する半導体構成要素、および/または、ここで開示される工程により製造される構成要素を含むことができるということが認められよう。図1は、基地局140から遠隔ユニット120、130、および150への下りリンク信号180、ならびに、遠隔ユニット120、130、および150から基地局140への上りリンク信号190を示す。
図1では、遠隔ユニット120は、携帯電話として示され、遠隔ユニット130は、ポータブルコンピュータとして示され、遠隔ユニット150は、無線ローカルループシステム内の固定位置遠隔ユニットとして示される。例えば、遠隔ユニットは、音楽プレーヤ、ビデオプレーヤ、娯楽装置、ナビゲーション装置、通信装置、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータなどのデバイスであってよい。図1は、本開示の教示による遠隔ユニットを示すが、本開示は、これらの例示的に示されるユニットに限定されない。本開示は、以下に記載されるような、半導体構成要素を含む任意のデバイスで、好適に使用され得る。
図2は、以下で開示されるような、半導体構成要素の回路、配置、および論理の設計のために使用される、設計ワークステーションを示すブロック図である。設計ワークステーション200は、オペレーティングシステムソフトウェア、サポートファイル、ならびに、CadenceもしくはOrCADなどの設計ソフトウェアを含む、ハードディスク201を含む。設計ワークステーション200は、回路210または半導体ウェハ212の設計を容易にするためのディスプレイをさらに含む。記憶媒体204が、回路設計210または半導体ウェハ212を明確に記憶するために設けられる。回路設計210または半導体ウェハ212は、GDSIIまたはGERBERなどのファイルフォーマットで、記憶媒体204に記憶され得る。記憶媒体204は、CD-ROM、DVD、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってよい。さらには、設計ワークステーション200は、記憶媒体204からの入力を受け付けるための、または記憶媒体204に対して出力を書き込むためのドライブ装置203を含む。
記憶媒体204に記録されるデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または、電子ビームリソグラフィなどのシリアルの書き込みツールのためのマスクパターンデータを指定することができる。データは、論理シミュレーションと関連する、タイミング図または最終的な回路などの論理検証データをさらに含む場合がある。記憶媒体204にデータを提供することは、半導体ウェハを設計するための工程の数を低減することにより、回路設計210または半導体ウェハ212の設計を容易にする。
図3は、積層ICを示すブロック図である。積層IC300は、パッケージ基板310を含む。パッケージ基板310は、ボールグリッドアレイでのバンプなどのパッケージ接続部322を介して、第1の段のダイ320に結合される。あるいは、ピンまたは他の好適なパッケージ接続部が使用される場合がある。第2の段のダイ330は、ボールグリッドアレイでのバンプなどのパッケージ接続部332を介して、第1の段のダイ320に結合される。第1の段のダイ320は、シリコン貫通電極324を含む。シリコン貫通電極324は、第1の段のダイ320の高さ全体に延在し、パッケージ基板310をパッケージ接続部332と結合させて、パッケージ基板310から、第1の段のダイ320または第2の段のダイ330への通信を可能にする。さらなるダイ(図示せず)が、第2の段のダイ330の上部上に、さらに積層される場合がある。
積層IC300などの積層ICは、2DのICで実現され得るよりも、3Dの積層によって、より高密度のICの製造を可能にする。例えば、第2の段のダイ330は、メモリまたはキャッシュデバイスであってよく、第1の段のダイ320は、プロセッサまたは他の論理回路であってよい。マイクロプロセッサのダイ面積の大部分は、L2キャッシュにより占有される。キャッシュを論理回路上に積層することは、マイクロプロセッサのダイサイズを低減することができる。あるいは、マイクロプロセッサとは別個にダイ上に位置するDRAM構成要素が、マイクロプロセッサ上に積層される場合がある。DRAM構成要素をマイクロプロセッサ上に積層することは、マザーボード上の空間の制約を減らすことができる。さらに、DRAM構成要素をマイクロプロセッサのより近くに位置させることは、レイテンシを低減し、より大きなクロック速度など、DRAM構成要素に対する帯域幅を増大させる方法の使用を可能にすることができる。少なくともこれらの理由で、積層ICを使用して実現可能である、より高密度の構成要素が、将来のICの開発を支援することを期待されている。
第2の段のダイ330が、第1の段のダイ320に取り付けられるとき、第1の段のダイ320上にかけられる物理的な力の結果として、損傷が発生する可能性がある。第1の段のダイ320の厚さは、これらの物理的な力に耐えるための、その機械的強度に対応する。したがって、第1の段のダイ320が、シリコン貫通電極324を露出させるために薄化されるとき、第2の段のダイ330の取り付けの間に、損傷が、第1の段のダイ320に対して発生するおそれは、より高い。
図4は、引っ張り応力のもとでのダイを示すブロック図である。ダイ400は、基板412およびフィルム層414を有する。基板412は、例えば、バルクシリコンもしくは他の半導体材料、ならびに、トランジスタなどの構成要素の活性層を含む。フィルム層414は、相互接続部、ビア、窒化ケイ素もしくは酸化ケイ素などの絶縁層、ならびに、接点などの追加的な層を含むことができる。シリコン貫通電極416は、基板412の表側413と基板412の裏側411との間の結合を可能にするように、基板412内に位置する。例えば、ダイ400は、パッケージ基板(図示せず)に実装される積層IC内の第1の段であってよい。この場合には、シリコン貫通電極416は、積層ICの第2の段をパッケージ基板に結合することができる。
シリコン貫通電極416は、例えば、反応性イオンエッチング、ウェットエッチング、またはレーザ穿孔などのエッチング技術を用いて形成される。シリコン貫通電極416の高さは、部分的には、シリコン貫通電極416の幅により制限かつ決定される。例えば、エッチング工程は、10:1のエッチング比を有する場合があり、これは、エッチングが、シリコン貫通電極416の幅の10倍の深さで進行することのみが可能であることを示す。この場合には、1μmのシリコン貫通電極は、10μmの深さでエッチングされ得る。したがって、基板412の高さは、選択されるエッチング工程およびシリコン貫通電極416の幅により許されるものよりも小さくあるべきである。この場合には、基板412の高さは、10μmであるべきである。基板412を取り扱う問題が、基板412を適切な高さに薄化する後で発生する場合がある。
基板412の機械的強度は、基板412の高さに比例する。したがって、シリコン貫通電極416が表側413から裏側411に延在することを可能にするために、基板412の高さを低減することは、基板412の機械的強度を低減する。フィルム層414は、基板412の薄化の間、一定の高さに保持される。したがって、基板412の高さに関係なく、フィルム層414内で高まる同じレベルの応力を支持するための、基板412が有する強度は、より小さくなる。フィルム層414内の応力は、フィルム層414が構成されるフィルムの数およびタイプに応じて、残留圧縮または残留引っ張りである場合がある。基板412にかかる最終的な残留圧縮応力が存在するならば、基板412は、外側に突き出る傾向にあることになり、アセンブリ全体は、渋面の形状に屈曲することになる。基板412にかかる最終的な残留引っ張り応力が存在するならば、基板412は、内側に突き出る傾向にあることになり、アセンブリ全体は、笑顔の形状に屈曲することになる。
さらには、温度が、フィルム層414および基板412内の応力に影響を与える場合がある。例えば、温度が上昇するにつれて、異なる材料は、異なる速度で膨張する場合がある。フィルム層414が、基板412よりも速い速度で膨張するならば、基板412は、機械的強度の不足によって、湾曲する場合がある。反り(warpage)は、基板412の活性層内の構成要素、フィルム層414内の構造に損傷を与え、または、後で製造の際に、問題を引き起こす可能性がある。
さらに、基板412の活性層内の構成要素は、特定の応力範囲で適正に機能するように設計される。例えば、引っ張り応力は、nFETデバイスでのキャリア移動度を向上させる。
フィルム層414内での高まる応力に加えて、製造工程が、基板412の表側413に損傷を与える。反応性イオンエッチングおよび金属蒸着などのプラズマ工程の間、損傷が、基板412上の高エネルギー粒子の衝撃により引き起こされる。損傷はさらに、ウェットエッチングまたは洗浄の際に使用される化学物質にさらされることにより引き起こされる場合がある。基板412の表側413が損傷される場合、損傷された部分の応力は、基板412の大部分とは異なる。応力のこれらの違いは、製造の際に、さらなる反りの問題を招く。
フィルム層または基板内の応力の解放は、不連続面を形成するために、基板および/またはフィルム層のエッチングを実行することにより実現され得る。エッチングされる領域は、不連続面内の原子が広がり、平衡に到達することを可能にすることにより、応力の緩和をもたらす。不連続面のフィーチャは、以下にさらに詳細に記載されることになる。
図5は、一実施形態による、例示的な不連続面のフィーチャを有するウェハの上面図を示すブロック図である。ウェハ510の上面図が示される。ウェハ510は、ダイを分離するために使用され得るダイシング溝518により分離されるダイ514を含む。ダイのサブセットが、囲み512で示される。囲み512は、ウェハ510上のダイ514を示す。ダイ514は、フィルム層、および活性層を含む基板を含む。フィルム層と基板との間の応力の違いが、層が平衡に到達する際に、ウェハ510の反りを生成する。エッチング線516は、応力を緩和する不連続面のフィーチャを形成するために、フィルム層、基板の活性層、バルクシリコンの表側、バルクシリコンの裏側、またはそれらの任意の組合せから除去される材料の線である。
エッチング線516は、ウェハ510またはダイ514の他の電気的特性に影響を与えない。例えば、エッチング線がフィルム層内にあるときは、エッチング線は、相互接続部またはビアが切断されないように、相互接続部の周囲で屈曲する場合がある。さらには、エッチング線516が基板の活性層内にあるならば、エッチング線516は、基板の活性層内のソース/ドレインの領域またはチャネルの周囲で屈曲する場合がある。
フィルム層が異なる材料の複数の層を含むならば、エッチング線516の一部が、フィルム層の第1の層内にある場合があり、エッチング線516の一部が、フィルム層の第2の層内にある場合がある。このようにして、エッチング線516は、ウェハ510内で異なる高さにある場合がある。エッチング線516は、実質的に直交する水平および垂直の線として示されるが、任意の形状をとることができる。形状は、以下に記載されるように、フォトリソグラフィ工程でエッチング線516を形成するときに規定され得る。
エッチング線516を形成することは、電子ビームリソグラフィまたは遠紫外線フォトリソグラフィなどのフォトリソグラフィ技術と組み合わせて使用される、反応性イオンエッチングまたはウェットエッチングなどのエッチング技術を使用して実現され得る。製造工程は、図6を参照して、以下により詳細に記載されることになる。
図6は、一実施形態による、例示的な不連続面のフィーチャに関する製造工程を示すブロック図である。ブロック620では、フォトレジストが、ウェハ上に堆積される。フォトレジスト材料は、露光の際に使用される光源に適合するように選択される。例えば、光源が電子ビームであるならば、ポリメタクリル酸メチルが、ウェハ上に堆積され得る。ブロック630では、フォトレジストは、ブロック620で堆積されるフォトレジストに対して適切な光源を使用して、マスクを通して露光される。マスクは、図5に示されるエッチング線などのフィーチャを含む。
ポジ型(positive tone)フォトレジストが、ブロック620で堆積されるならば、光源に露光される領域が、フォトレジストの現像後に溶解してなくなることになる。露光されないフォトレジストは、残されている後続の工程の際に、材料のエッチングを防止するためのマスクとして働く。
ネガ型(negative tone)フォトレジストが、ブロック620で堆積されるならば、光源に露光されない領域が、フォトレジストの現像後に溶解してなくなることになる。当技術分野で周知であるような、金属を蒸着させること、およびフォトレジストをリフトオフする(lift away)ことなどの白黒反転工程が、実行され得る。
ブロック640では、反応性イオンエッチングなどのエッチングが、ウェハ上の材料を除去するために実行され得る。エッチングの化学的性質は、不連続面のフィーチャのために、目標とされた材料を除去するように選択される。例えば、窒化ケイ素層が、不連続な窒化ケイ素の面を形成するためにエッチングされることになっているならば、CF4を含む反応性イオンエッチングが選択され得る。さらに、フィルム層の2つ以上の層が、エッチングされ得る。例えば、エッチングは、窒化ケイ素層および金属層を除去する場合がある。この場合には、単一のエッチングの化学的性質、または複数のエッチングの化学的性質が利用され得る。
エッチングが完了した後で、残存するフォトレジストはどれも、ブロック650で取り除かれる。追加的な洗浄およびリンスのステップが、ウェハ上の残留物を除去するために、フォトレジストを取り除くステップの一部として実行され得る。
あるいは、ブロック630で露光のために使用されるマスクは、白黒反転工程なしに、ネガ型フォトレジストを用いて行う工程を可能にするために、反転される場合がある。
別の実施形態によれば、不連続面は、集束イオンビームを使用して形成され得る。この実施形態では、フォトレジストは使用されない。集束イオンビームは、ウェハの表面にわたって走査され、ウェハ上の材料は、集束イオンビームが走査される場所でエッチングされる。例えば、図5に示されるエッチング線などの線が、集束イオンビームにより走査され得る。
一実施形態では、例示的な不連続面のフィーチャが、基板内の応力を緩和するために、ウェハの基板内に形成される。図7は、基板内に例示的な不連続面のフィーチャを有するウェハの断面図を示すブロック図である。ウェハ700は、基板710を含む。図6に関して上記で記載されたような製造工程によって形成されるエッチング線712が、結果として不連続面のフィーチャとなる。エッチング線712では、基板710の原子面が破壊され、原子面は、基板710内の応力を緩和するために、エッチング線712内に広がることが可能にされる。エッチング線712は、基板710の表側または裏側のいずれかにあってよい。
別の実施形態では、例示的な不連続面のフィーチャが、フィルム層内の応力を緩和するために、ウェハのフィルム層内に形成される。図8は、フィルム層内に例示的な不連続面のフィーチャを有するウェハの断面図を示すブロック図である。ウェハ800は、基板810およびフィルム層830を含む。
フィルム層830は、エッチング線832を含む。エッチング線832は、結果として、フィルム層830内の不連続面のフィーチャとなる。エッチング線832では、フィルム層830内の原子面が、フィルム層830内の応力を緩和するために、広がることができる。単一のエッチング線が示されているが、複数のエッチング線もまた設けられ得る。エッチング線832は、基板810の表側または裏側のいずれかにあってよい。
エッチング線832が、フィルム層830内に形成される後で、絶縁プラグ834が、エッチング線832を部分的に、または完全に充填するように堆積され得る。絶縁プラグ834は、フィルム層830上に堆積される将来の層が、フィルム層830と干渉を起こすことを防止する。例えば、金属層がフィルム層830上に堆積されるならば、フィルム層830内の相互接続部またはビアは、金属層により短絡される可能性がある。絶縁プラグ834に対して使用される材料の望ましい特性は、層間剥離を防止するために、フィルム層830と絶縁プラグ834との間の、適合される熱膨張の係数および良好な接着を含む。絶縁プラグ834は、例えば、二酸化ケイ素、窒化ケイ素、またはポリイミドであってよい。
図示されていないが、絶縁プラグ834は、フィルム層830と同じ高さであってよい。絶縁プラグ834の堆積の後で、化学機械的研磨工程が、フィルム層830と同じ高さの絶縁プラグ834をもたらすために、利用され得る。
図8には、ただ1つのフィルム層が示されるが、フィルム層は、銅もしくはアルミニウムの層、トランジスタもしくはコンデンサなどの構成要素、ならびに、酸化ケイ素もしくは窒化ケイ素などの絶縁層を含む、相互接続部またはビアの複数の層を含むことができる。上記したように、エッチング線は、フィルム層の任意の1つまたは複数内にあってよい。
図7を参照して上記で示されたような基板内の、および、図8を参照して上記で示されたようなフィルム層内の不連続面のフィーチャは、一実施形態によるウェハに関して、ウェハの複数の位置における応力を緩和するために、組み合わせて使用され得る。
「シリコン貫通電極」という専門用語は、シリコンという単語を含むが、シリコン貫通電極は、必ずしもシリコンで構成されるわけではないことに留意されたい。それどころか、材料は、任意のデバイス基板材料であってよい。
本開示およびその利点を、詳細に記載したが、様々な変更、置換および代替が、添付の特許請求の範囲により定義されるような本開示の技術から逸脱することなく、本明細書で行われ得るということを理解されたい。さらには、本願の範囲は、本明細書に記載される工程、機械、製造、物質の組成、手段、方法およびステップの特定の実施形態に限定されることは意図されていない。当業者であれば、本開示から容易に理解するように、本明細書に記載される対応する実施形態と、実質的に同じ機能を実行する、または実質的に同じ結果を実現する、現在存在する、または後に開発されることになっている、工程、機械、製造、物質の組成、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、その範囲内に、そのような工程、機械、製造、物質の組成、手段、方法、またはステップを含むことが意図されている。
100 無線通信システム
120 遠隔ユニット
125A、125B、125C ICデバイス
130 遠隔ユニット
140 基地局
150 遠隔ユニット
180 下りリンク信号
190 上りリンク信号
200 設計ワークステーション
201 ハードディスク
203 ドライブ装置
204 記憶媒体
210 回路、回路設計
212 半導体ウェハ
300 積層IC
310 パッケージ基板
320 ダイ
322 パッケージ接続部
324 シリコン貫通電極
330 ダイ
332 パッケージ接続部
400 ダイ
411 基板の裏側
412 基板
413 基板の表側
414 フィルム層
416 シリコン貫通電極
510 ウェハ
512 囲み
514 ダイ
516 エッチング線
518 ダイシング溝
700 ウェハ
710 基板
712 エッチング線
800 ウェハ
810 基板
830 フィルム層
832 エッチング線
834 絶縁プラグ

Claims (20)

  1. 半導体ウェハであって、
    表側および裏側を有する半導体基板と、
    前記半導体基板の前記表側上のフィルム層と、を備え、
    前記フィルム層および前記半導体基板の少なくとも1つは、少なくとも1つのエッチング線を備える第1の不連続面を有し、前記第1の不連続面は、前記半導体ウェハ内の残留応力を低減する、半導体ウェハ。
  2. 前記少なくとも1つのエッチング線が、前記半導体ウェハの反りを低減する、請求項1に記載の半導体ウェハ。
  3. 少なくとも1つのエッチング線を備える第2の不連続面を前記フィルム層内にさらに備え、前記第1の不連続面もまた、前記フィルム層内にある、請求項1に記載の半導体ウェハ。
  4. 前記第1の不連続面が、前記第2の不連続面と実質的に直交する、請求項3に記載の半導体ウェハ。
  5. 前記第1の不連続面の少なくとも一部分を充填する絶縁プラグをさらに備える、請求項1に記載の半導体ウェハ。
  6. 前記絶縁プラグは、酸化ケイ素フィルムを備える、請求項5に記載の半導体ウェハ。
  7. 前記フィルム層が、窒化ケイ素層を備え、前記第1の不連続面が、前記窒化ケイ素層内にある、請求項1に記載の半導体ウェハ。
  8. 前記第1の不連続面が、相互に実質的に直交する少なくとも2つのエッチング線を備える、請求項1に記載の半導体ウェハ。
  9. 音楽プレーヤ、ビデオプレーヤ、娯楽装置、ナビゲーション装置、通信装置、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータから成る群から選択されるデバイスに組み込まれる、請求項1に記載の半導体ウェハ。
  10. 半導体ウェハを製造する方法であって、
    前記半導体ウェハを薄化するステップと、
    前記半導体ウェハ内の応力を緩和する不連続面を形成するために、前記半導体ウェハを薄化するステップの後で、前記半導体ウェハに少なくとも1つのエッチング線をエッチングするステップと、
    を含む方法。
  11. 前記半導体ウェハ内に前記少なくとも1つのエッチング線をエッチングするステップが、前記半導体ウェハの半導体基板に少なくとも1つのエッチング線をエッチングするステップを含む、請求項10に記載の方法。
  12. 前記半導体ウェハに前記少なくとも1つのエッチング線をエッチングするステップが、前記半導体ウェハのフィルム層に少なくとも1つのエッチング線をエッチングするステップを含む、請求項10に記載の方法。
  13. 前記半導体ウェハのフィルム層に前記少なくとも1つのエッチング線をエッチングするステップが、
    前記フィルム層の第1の層に少なくとも1つのエッチング線をエッチングするステップと、
    前記フィルム層の第2の層に少なくとも1つのエッチング線をエッチングするステップと、
    を含む、請求項12に記載の方法。
  14. 前記不連続面の少なくとも一部分を絶縁プラグで充填するステップをさらに含む、請求項10に記載の方法。
  15. 前記絶縁プラグを前記半導体ウェハの表面の高さまで裏面研磨するステップをさらに含む、請求項14に記載の方法。
  16. 半導体基板と、
    フィルム層と、
    前記半導体基板および前記フィルム層の少なくとも1つにおける応力を緩和するための手段と、
    を備える半導体ウェハ。
  17. 前記応力を緩和する手段の少なくとも一部分を充填する、絶縁するための手段をさらに備える、請求項16に記載の半導体ウェハ。
  18. 前記絶縁する手段が、前記応力を緩和する手段の全域で、信号の短絡を防止する、請求項17に記載の半導体ウェハ。
  19. 前記応力を緩和する手段が、前記フィルム層内に配設される、請求項17に記載の半導体ウェハ。
  20. 前記応力を緩和する手段が、前記半導体基板内に配設される、請求項16に記載の半導体ウェハ。
JP2012510024A 2009-05-07 2010-05-07 不連続な薄い半導体ウェハ表面のフィーチャ Pending JP2012526401A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/437,111 US8445994B2 (en) 2009-05-07 2009-05-07 Discontinuous thin semiconductor wafer surface features
US12/437,111 2009-05-07
PCT/US2010/034102 WO2010129908A1 (en) 2009-05-07 2010-05-07 Discontinuous thin semiconductor wafer surface features

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013190298A Division JP5988939B2 (ja) 2009-05-07 2013-09-13 不連続な薄い半導体ウェハ表面のフィーチャ

Publications (1)

Publication Number Publication Date
JP2012526401A true JP2012526401A (ja) 2012-10-25

Family

ID=42288622

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012510024A Pending JP2012526401A (ja) 2009-05-07 2010-05-07 不連続な薄い半導体ウェハ表面のフィーチャ
JP2013190298A Expired - Fee Related JP5988939B2 (ja) 2009-05-07 2013-09-13 不連続な薄い半導体ウェハ表面のフィーチャ
JP2016114447A Pending JP2016165015A (ja) 2009-05-07 2016-06-08 不連続な薄い半導体ウェハ表面のフィーチャ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013190298A Expired - Fee Related JP5988939B2 (ja) 2009-05-07 2013-09-13 不連続な薄い半導体ウェハ表面のフィーチャ
JP2016114447A Pending JP2016165015A (ja) 2009-05-07 2016-06-08 不連続な薄い半導体ウェハ表面のフィーチャ

Country Status (7)

Country Link
US (2) US8445994B2 (ja)
EP (1) EP2427905B1 (ja)
JP (3) JP2012526401A (ja)
KR (1) KR101431890B1 (ja)
CN (1) CN102414802B (ja)
TW (1) TW201104741A (ja)
WO (1) WO2010129908A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8417922B2 (en) * 2006-08-02 2013-04-09 Qualcomm Incorporated Method and system to combine multiple register units within a microprocessor
US8445994B2 (en) 2009-05-07 2013-05-21 Qualcomm Incorporated Discontinuous thin semiconductor wafer surface features
WO2011139852A2 (en) 2010-04-29 2011-11-10 Skyline Solar, Inc. Thin film coating pinning arrangement
EP2622630A1 (en) * 2010-09-30 2013-08-07 Freescale Semiconductor, Inc. Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device
US9355967B2 (en) * 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US9761539B2 (en) 2015-06-29 2017-09-12 Globalfoundries Inc. Wafer rigidity with reinforcement structure
KR102634946B1 (ko) 2016-11-14 2024-02-07 삼성전자주식회사 반도체 칩

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186119A (ja) * 1997-12-20 1999-07-09 Samsung Electron Co Ltd 半導体基板の製造方法
US6103593A (en) * 1998-02-13 2000-08-15 Advanced Micro Devices, Inc. Method and system for providing a contact on a semiconductor device
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
US20060024921A1 (en) * 2004-07-27 2006-02-02 Jui-Tsen Huang [method of relieving wafer stress]
US20070267724A1 (en) * 2006-05-16 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer and methods of manufacturing same
JP2008505486A (ja) * 2004-06-30 2008-02-21 フリースケール セミコンダクター インコーポレイテッド 極薄ダイおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0547684A3 (en) 1991-12-18 1996-11-06 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor body comprising a carrier wafer and a monocrystalline semiconducting top layer
JPH07130836A (ja) * 1993-11-01 1995-05-19 Matsushita Electric Ind Co Ltd 素子分離の形成方法
JPH0917702A (ja) * 1995-06-29 1997-01-17 Hitachi Cable Ltd Ｓｉ基板及びその製造方法
US6339251B2 (en) * 1998-11-10 2002-01-15 Samsung Electronics Co., Ltd Wafer grooves for reducing semiconductor wafer warping
JP2003110017A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003115483A (ja) * 2001-10-05 2003-04-18 Seiko Instruments Inc 基板の湾曲を低減させる薄膜積層素子の製造方法
US7223673B2 (en) * 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
KR101015444B1 (ko) * 2005-08-17 2011-02-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
TWI416663B (zh) * 2005-08-26 2013-11-21 Hitachi Ltd Semiconductor device manufacturing method and semiconductor device
JP4984558B2 (ja) 2006-02-08 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
US8445994B2 (en) 2009-05-07 2013-05-21 Qualcomm Incorporated Discontinuous thin semiconductor wafer surface features

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186119A (ja) * 1997-12-20 1999-07-09 Samsung Electron Co Ltd 半導体基板の製造方法
US6103593A (en) * 1998-02-13 2000-08-15 Advanced Micro Devices, Inc. Method and system for providing a contact on a semiconductor device
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2008505486A (ja) * 2004-06-30 2008-02-21 フリースケール セミコンダクター インコーポレイテッド 極薄ダイおよびその製造方法
US20060024921A1 (en) * 2004-07-27 2006-02-02 Jui-Tsen Huang [method of relieving wafer stress]
US20070267724A1 (en) * 2006-05-16 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer and methods of manufacturing same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012064897; Ｈｏｈ　Ｈｕｅｙ　Ｊｉｕｎ，　Ｉｂｒａｈｉｍ　Ａｈｍａｄ，　Ａｚｍａｎ　Ｊａｌａｒ，　Ｇｈａｚａｌｉ　Ｏｍａｒ: 'Ｅｆｆｅｃｔ　ｏｆ　ｗａｆｅｒ　ｔｈｉｎｎｉｎｇ　ｍｅｔｈｏｄｓ　ｔｏｗａｒｄｓ　ｆｒａｃｔｕｒｅ　ｓｔｒｅｎｇｔｈａｎｄ　ｔｏｐｏｇｒａｐｈｙ　ｏｆ　ｓｉｌｉｃｏｎ　ｄｉｅ' Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ　Ｒｅｌｉａｂｉｌｉｔｙ ４６, 20050915, ｐｐ．８３６-８４５, Ｅｌｓｅｖｉｅｒ *

Also Published As

Publication number Publication date
EP2427905B1 (en) 2013-03-20
JP5988939B2 (ja) 2016-09-07
TW201104741A (en) 2011-02-01
CN102414802B (zh) 2015-02-18
KR20120014026A (ko) 2012-02-15
US20130084686A1 (en) 2013-04-04
WO2010129908A1 (en) 2010-11-11
CN102414802A (zh) 2012-04-11
JP2016165015A (ja) 2016-09-08
US8445994B2 (en) 2013-05-21
US20100283131A1 (en) 2010-11-11
EP2427905A1 (en) 2012-03-14
US8513089B2 (en) 2013-08-20
JP2014013932A (ja) 2014-01-23
KR101431890B1 (ko) 2014-08-26

Similar Documents

Publication Publication Date Title
JP5988939B2 (ja) 不連続な薄い半導体ウェハ表面のフィーチャ
JP5605958B2 (ja) 薄い半導体のためのパネル化裏面処理を用いた半導体製造方法及び半導体デバイス
US8298906B2 (en) Trench decoupling capacitor formed by RIE lag of through silicon via (TSV) etch
TWI389277B (zh) 藉由一附有凹槽之環狀孔的晶粒堆疊
US7691748B2 (en) Through-silicon via and method for forming the same
US7507637B2 (en) Method of manufacturing wafer level stack package
US8933540B2 (en) Thermal via for 3D integrated circuits structures
US20100314725A1 (en) Stress Balance Layer on Semiconductor Wafer Backside
JP2016048780A (ja) 積層集積回路のための二面の相互接続されたｃｍｏｓ
US20110012239A1 (en) Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
US11710636B2 (en) Metal and spacer patterning for pitch division with multiple line widths and spaces
US20230420357A1 (en) Silicon nitride layer under a copper pad
WO2013095442A1 (en) Dense interconnect with solder cap (disc) formation with laser ablation and resulting semiconductor structures and packages
KR20120034988A (ko) 반도체 소자의 콘택 및 그 형성 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130514