JP2016048780A - 積層集積回路のための二面の相互接続されたｃｍｏｓ - Google Patents

積層集積回路のための二面の相互接続されたｃｍｏｓ Download PDF

Info

Publication number
JP2016048780A
JP2016048780A JP2015156343A JP2015156343A JP2016048780A JP 2016048780 A JP2016048780 A JP 2016048780A JP 2015156343 A JP2015156343 A JP 2015156343A JP 2015156343 A JP2015156343 A JP 2015156343A JP 2016048780 A JP2016048780 A JP 2016048780A
Authority
JP
Japan
Prior art keywords
layer
wiring process
integrated circuit
contact
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015156343A
Other languages
English (en)
Inventor
アルヴィンド・チャンドレアスカラン
Chandreaskaran Arvind
ブライアン・ヘンダーソン
Henderson Brian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016048780A publication Critical patent/JP2016048780A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】積層集積回路（ＩＣ）が、第２層のウェハが二面の第１層のウェハに接着されることより製造され得る。
【解決手段】二面の第１層のウェハは、ウェハの表側および裏側に、配線工程（ＢＥＯＬ）層を含む。第１層のウェハ内の延長接触部は、表側のＢＥＯＬ層と裏側のＢＥＯＬ層を接続する。延長接触部は、第１層のウェハの接合部を貫通して延びる。第２層のウェハは、延長接触部を通じて、第１層のウェハの表側に結合する。追加の接触部が、第１層のウェハ内のデバイスを、表側ＢＥＯＬ層に結合する。二面のウェハが積層ＩＣにおいて用いられる場合、積層ＩＣの高さが低減され得る。積層ＩＣは、同一の機能のウェハまたは異なる機能のウェハを含み得る。
【選択図】図３Ｇ

Description

本開示は全般に、集積回路に関する。より具体的には、本開示は集積回路のパッケージングに関する。
積層ＩＣは、ダイを垂直に積層することによって、デバイスの機能を向上させ、占有面積を小さくする。積層ＩＣでは、第２のダイが第１のダイの上に積層され、構造を３次元（３Ｄ）に拡張できるようにする。積層ＩＣにより、より多数の部品を有する製品が、小さなフォームファクタに適合できるようになる。半導体ダイの部品密度は、ダイの中の部品の数をダイの面積で割ったものである。たとえば、あるダイの上に同一のダイを積層することで、同じ面積の中の部品の数は約２倍になり、部品密度が２倍になる。第２のダイが第１のダイの上に積層されると、２つのダイは同じパッケージングを共有し、そのパッケージングを通して外部のデバイスと通じる。
ダイは、パッケージオンパッケージ（ＰｏＰ，Ｐａｃｋａｇｅ−ｏｎ−Ｐａｃｋａｇｅ）プロセスを含むいくつかの方法を用いて、かつ、貫通シリコン積層（ＴＳＳ，ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ−ｓｔａｃｋｉｎｇ）プロセスを通じて、積層され得る。しかし、一部の用途では、積層ＩＣの高さが制限される。たとえば、非常に薄い携帯電話は、複数のダイを有する積層ＩＣに対応できない。したがって、積層ＩＣの厚さを低減することが必要である。
本開示の一態様によれば、積層集積回路は、第１層のウェハを含む。積層集積回路はまた、第１層のウェハを貫通して電気接続を提供するための、第１層のウェハの中の接合部を貫通して延びる第１の延長接触部を含む。積層集積回路はさらに、第１層のウェハと接続される第２層のウェハを含む。第２層のウェハは、第１の延長接触部に電気的に結合される電子部品を含む。
本開示の別の態様によれば、積層集積回路を製造する方法は、第１層のウェハを薄くして、第１層のウェハの接合部を貫通して延びる延長接触部を露出するステップを含む。延長接触部は、表側の配線工程層に結合される。方法はまた、第１層のウェハを薄くした後、第１層のウェハに誘電体を堆積するステップを含む。方法はさらに、誘電体に裏側の配線工程層を堆積するステップを含み、裏側の配線工程層は、延長接触部に結合する。方法はまた、第２層のウェハ上の回路が延長接触部を通じて表側の配線工程層に結合されるように、裏側の配線工程層を堆積した後、第２層のウェハを第１層のウェハに接着するステップを含む。
本開示のさらなる態様によれば、積層集積回路を製造する方法は、第１層のウェハを薄くして、第１層のウェハのソース領域とドレイン領域の少なくとも１つを貫通して延びる延長接触部を露出するというステップを含む。延長接触部は、表側の配線工程層に結合される。方法はまた、第１層のウェハを薄くした後、第１層のウェハに誘電体を堆積するというステップを含む。方法はさらに、誘電体に裏側の配線工程層を堆積するというステップを含み、裏側の配線工程層は、延長接触部に結合する。方法はまた、第２層のウェハ上の回路が延長接触部を通じて表側の配線工程層に結合されるように、裏側の配線工程層を堆積した後、第２層のウェハを第１層のウェハに接着するというステップを含む。
本開示の別の態様によれば、積層集積回路は、表側に第１の配線工程層を有し裏側に第２の配線工程層を有する、第１層のウェハを含む。積層集積回路はまた、第１層のウェハの接合部を通じて、第１の配線工程層を第２の配線工程層に結合するための手段を含む。積層集積回路はさらに、第２の配線工程層に結合される、第１層のウェハの裏側に、第１の接触パッドを含む。積層集積回路はまた、表側に第３の配線工程層を有する、第２層のウェハを含む。積層集積回路はさらに、第３の配線工程層に結合され第１の接触パッドに結合される、第２層のウェハの表側に、第２の接触パッドを含む。結合手段は、第３の配線工程層を第１の配線工程層に結合する。
上記の内容は、以下の詳細な説明をよりよく理解できるように、本開示の特徴および技術的利点をかなり広く概説したものである。本開示の特許請求の範囲の主題を形成するさらなる特徴および利点について以下に説明する。本開示の同じ目的を実行するために、他の構造を修正または設計するための基礎として、開示される概念および特定の実施形態を容易に利用できることを、当業者には理解されたい。そのような同等の構成が、添付の特許請求の範囲に記載された開示の技術から逸脱しないことも、当業者には了解されたい。本開示の構成と動作方法の両方に関して本開示の特徴と考えられる新規の特徴は、さらなる目的と利点とともに、以下の説明を添付の図に関連して検討することによってよりよく理解されよう。しかし、各図は例示および説明のためのみのものであり、本開示の制限の定義を目的としたものではないことを明確に理解されたい。
本開示のより完全な理解のために、ここで、添付の図面と併せて以下の説明を参照する。
従来の半導体ダイを示す断面図である。 一実施形態による、二面の相互接続された集積回路を製造するための、例示的なプロセスを示す流れ図である。 一実施形態による、二面の相互接続された集積回路を製造するための、例示的なプロセスを示す断面図である。 一実施形態による、二面の相互接続された集積回路を製造するための、例示的なプロセスを示す断面図である。 一実施形態による、二面の相互接続された集積回路を製造するための、例示的なプロセスを示す断面図である。 一実施形態による、二面の相互接続された集積回路を製造するための、例示的なプロセスを示す断面図である。 一実施形態による、二面の相互接続された集積回路を製造するための、例示的なプロセスを示す断面図である。 一実施形態による、二面の相互接続された集積回路を製造するための、例示的なプロセスを示す断面図である。 一実施形態による、二面の相互接続された集積回路を製造するための、例示的なプロセスを示す断面図である。 実施形態を有利に使用できる、例示的なワイヤレス通信システムを示すブロック図である。 一実施形態による、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために用いられる、設計用ワークステーションを示すブロック図である。
積層集積回路（ＩＣ，ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の高さの低減は、二面の相互接続された集積回路により実現され得る。一実施形態によれば、通常の接触部と延長接触部の組合せが、集積回路にエッチングされる。通常の接触部は、集積回路の表側への結合を可能にし、延長接触部は、集積回路の表側および裏側への結合を可能にする。二面の集積回路は、非常に薄い積層集積回路の構築を可能にする。加えて、積層ＩＣにおける、非常に高密度の層間接続が可能になる。
図１は、従来の半導体ダイを示す断面図である。シリコンのようなバルク半導体層１０２は、ソース領域１０４およびドレイン領域１０６を含む。トレンチ絶縁領域１０８は、領域１０４、１０６を、バルク半導体層１０２の他の領域から絶縁する。ゲート構造１１２が、領域１０４、１０６の間に、かつバルク半導体層１０２上に形成される。誘電体層１１０が、バルク半導体層１０２とゲート構造１１２の上に堆積される。接触部１１４、１１６はそれぞれ、誘電体層１１０を貫通して領域１０４、１０６に延びる。接触部１１４、１１６はまた、配線工程（ＢＥＯＬ，ｂａｃｋ−ｅｎｄ−ｏｆ−ｌｉｎｅ，バックエンド）層１２０の中の金属層１２２に結合する。ＢＥＯＬ層１２０は、誘電体層１２４も含み得る。誘電体層１３０は、ＢＥＯＬ層１２０および、たとえばフリップチップバンプのようなパッケージング構造１３２の上に堆積され、金属層１２２に結合する。
図２は、一実施形態による、二面の相互接続された集積回路を製造するための、例示的なプロセスを示す流れ図である。例示的なプロセス２００は、一実施形態によれば、図３Ａ〜図Ｇの断面図により示される。
例示的なプロセス２００は、ブロック２０５において、第１層のウェハ３００を受け取ることで開始する。第１層のウェハ３００は、基板工程（ＦＥＯＬ，ｆｒｏｎｔ−ｅｎｄ−ｏｆ−ｌｉｎｅ，フロントエンド）処理を完了させていてもよい。例示的なプロセス２００は、ブロック２１０へと続き、第１層のウェハ３００の表側をキャリアウェハ３４０に取り付ける。図３Ａは、一実施形態による、キャリアウェハ３４０に取り付けられた第１層のウェハを示す断面図である。第１層のウェハ３００は、ソース領域３０４およびドレイン領域３０６を有する、バルク半導体層３０２を含む。トレンチ絶縁領域３０８は、領域３０４、３０６を、バルク半導体層３０２の他の領域から絶縁する。ゲート構造３１２が、領域３０４、３０６の間に、かつバルク半導体層３０２上に形成される。誘電体層３１０が、バルク半導体層３０２とゲート構造３１２の上に堆積される。延長接触部３１４および接触部３１６はそれぞれ、誘電体層３１０を貫通して領域３０４、３０６に延び、接合部を形成する。一実施形態によれば、接触部３１４、３１６は、タングステンプラグである。接触部３１４、３１６はまた、ＢＥＯＬ層３２０の中の金属層３２２に結合する。いくつかの実施形態では、延長接触部３１４は、領域３０４、３０６、およびゲート構造３１２の形成の後、形成される。一実施形態によれば、延長接触部３１４は、領域３０４、３０６の少なくとも１つを貫通して延びる。図３Ａには示されないが、接合部はダイオードであってよい。
加えて、バリア層（図示せず）が、延長接触部３１４と、領域３０４、３０６との間に存在し得る。バリア層は、延長接触部３１４と、領域３０４、３０６との間の金属汚染を低減する。ＢＥＯＬ層３２０は、誘電体層３２６も含み得る。誘電体層３３０は、ＢＥＯＬ層３２０および、たとえばフリップチップバンプのようなパッケージング構造３３２の上に堆積され、金属層３２２に結合する。キャリアウェハ３４０は、第１層のウェハ３００に取り付けられる。キャリアウェハ３４０は、後の処理において、第１層のウェハ３００を支持する。
例示的なプロセス２００は、ブロック２１２へと続き、第１層のウェハ３００を薄くする。図３Ｂは、一実施形態による、薄くした後の第１層のウェハを示す断面図である。第１層のウェハ３００のバルク半導体層３０２は、領域３０４、領域３０６、および延長接触部３１４を露出させるように、薄くされる。一実施形態によれば、薄くすることは埋込みエッチングを含む。
例示的なプロセス２００は、ブロック２１４へと続き、第１層のウェハ３００に誘電体層３４２を堆積する。図３Ｃは、一実施形態による、誘電体層の堆積の後の第１層のウェハを示す断面図である。誘電体層３４２は、第１層のウェハ３００に堆積される。誘電体層３４２は、たとえば二酸化ケイ素であってよい。一実施形態によれば、コンフォーマルな（ｃｏｎｆｏｒｍａｌ）誘電体層３４２が、延長接触部３１４を覆うように堆積される。この実施形態では、化学機械研磨（ＣＭＰ，ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により、誘電体層３４２をエッチングして、延長接触部３１４を露出し、誘電体層３４２を、延長接触部３１４と実質的に同様の高さにする。
例示的なプロセス２００は、ブロック２１６へと続き、裏側のＢＥＯＬ処理を行う。図３Ｄは、一実施形態による、ＢＥＯＬ処理の後の第１層のウェハを示す断面図である。ＢＥＯＬ処理の間、誘電体層３５４、金属層３５２、および接触パッド３５６を含むＢＥＯＬ層３５０が、第１層のウェハ３００に堆積される。一実施形態によれば、マイクロバンプも、ＢＥＯＬ処理の一部として、第１層のウェハ３００上で実行される。ＢＥＯＬ層３２０、３５０はそれぞれ、第１層のウェハ３００の表側および裏側に位置するので、第１層のウェハ３００は二面である。
例示的なプロセス２００は、ブロック２１８へと続き、第１層のウェハ３００に第２層のウェハ３６０を接着する。図３Ｅは、一実施形態による、第２層のウェハに接着された第１層のウェハを示す断面図である。第２層のウェハ３６０は、ソース領域３６４およびドレイン領域３６６を有する、バルク半導体層３６２を含む。ゲート構造３７２が、領域３６４、３６６の間でバルク半導体層３６２の上に位置する。トレンチ絶縁領域３６８は、領域３６４、３６６を、バルク半導体層３６２の他のソース領域およびドレイン領域（図示せず）から分離する。誘電体層３８４が、バルク半導体層３６２とゲート構造３７２の上に堆積される。延長接触部３７４および通常の接触部３７６はそれぞれ、誘電体層３８４を貫通して領域３６４、３６６に延びる。ＢＥＯＬ層３８０は、金属層３８２および誘電体層３８６を含む。加えて、接触パッド３８８は、金属層３８２に結合する。
第２層のウェハ３６０は、第２層のウェハ３６０の接触パッド３８８および第１層のウェハ３００の接触パッド３５６を通じて、第１層のウェハ３００に結合する。一実施形態によれば、第１層のウェハ３００は、銅と銅の接着を通じて、第２層のウェハ３６０に結合される。
例示的なプロセス２００は、ブロック２２０へと続き、第２層のウェハ３６０を薄くする。図３Ｆは、一実施形態による、第２層のウェハを薄くした後の、積層集積回路を示す断面図である。第２層のウェハ３６０のバルク半導体層３６２は、延長接触部３７４を露出させるように、薄くされる。
ブロック２２０で第２層のウェハ３６０を薄くした後で、例示的なプロセスはブロック２３２へと続き、第２層のウェハ３６０上でＢＥＯＬ処理を実行する。再び図３Ｆを参照すると、ＢＥＯＬ層３９０は、誘電体層３９４および金属層３９２を含む第２層のウェハ３６０に堆積され、接触パッド３９６が金属層３９２に結合される。一実施形態によれば、ＢＥＯＬ層３９０および接触パッド３９６は、追加の層が第２層のウェハ３６０に積層されない場合には、第２層のウェハ３６０には堆積されない。
例示的なプロセス２００は、判定ブロック２３０へと続き、追加の層が積層ＩＣに積層されるべきかどうかを判定する。追加の層が存在する場合、例示的なプロセス２００は、第Ｎ層（たとえば第３層）のためのブロック２１８へと続く。追加の層が存在しない場合、例示的なプロセス２００は、ブロック２２２へと続く。
例示的なプロセス２００のブロック２２２において、第１層のウェハ３００が、キャリアウェハ３４０から取り外される。図３Ｇは、一実施形態による、キャリアウェハを取り外した後の、積層集積回路を示す断面図である。取り外した後で、パッケージング構造３３２が、さらなる処理のために露出される。
例示的なプロセス２００はウェハについて示されるが、例示的なプロセス２００は、ダイを積層するときにも実行されてよい。たとえば、第１層のウェハがキャリアウェハに接着された後では、第２層、第３層、または第Ｎ層は、ウェハまたはダイであってよい。
上で説明された集積回路を積層するための例示的なプロセスは、積層ＩＣの高さを低くするための、二面の相互接続を含む。プロセスは、同一のウェハを有する、または、異なる機能を有する異種のウェハを有する、積層ＩＣに適用され得る。たとえば、例示的なプロセスを用いて製造される積層ＩＣは、第１層のウェハに特定用途向け集積回路（ＡＳＩＣ，ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を含み、第２層のウェハにメモリを含んでもよい。ウェハにおける延長接触部の形成は、貫通シリコンビア（ＴＳＶ，ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａｓ）よりも低コストであり、延長接触部は、接触部の寄生容量を低減するサブミクロンのサイズで製造することができる。たとえば、延長接触部は、４５〜６５ナノメートルのプロセスノードにおいて、直径が５０〜１００ナノメートルであり得る。
二面の集積回路の別の利点は、ウェハの表側および裏側への、ＢＥＯＬ層の配置である。ＢＥＯＬ層の２つのセットにより、ＢＥＯＬ層の１つのセットと比較して、配線の効率の向上が可能になる。加えて、高密度の層間接続が、トランジスタレベルまたはマクロレベルで可能になり、電源およびグラウンドの接続を含み得る。たとえば、１平方ミリメートル当たり１０４〜１０５個の接続の層間接続が可能である。
図４は、有利に本開示の実施形態を使用できる例示的なワイヤレス通信システム４００を示す図である。例示のために、図４は、３つの遠隔ユニット４２０、４３０および４５０ならびに２つの基地局４４０を示す。ワイヤレス通信システムがこれよりも多くの遠隔ユニットおよび基地局を有してもよいことが、認識されよう。遠隔ユニット４２０、４３０、および４５０は、それぞれ、上で論じられたような実施形態の積層ＩＣ４２５Ａ、４２５Ｃ、および４２５Ｂを含む。図４は、基地局４４０から遠隔ユニット４２０、４３０および４５０への順方向リンク信号４８０、ならびに遠隔ユニット４２０、４３０および４５０から基地局４４０への逆方向リンク信号４９０を示す。
図４では、遠隔ユニット４２０はモバイル電話として示され、遠隔ユニット４３０はポータブルコンピュータとして示され、遠隔ユニット４５０はワイヤレスローカルループシステム内のコンピュータとして示されている。たとえば、遠隔ユニットは、セル電話、モバイル電話、コンピュータ、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、手持ち型のパーソナル通信システム（ＰＣＳ，ｐｅｒｓｏｎａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）ユニット、携帯情報端末のようなポータブルデータユニット、または、計測装置のような位置固定データユニットであってよい。図４は、本開示の教示に従った遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。本開示は、積層ＩＣを含む任意のデバイスにおいて適切に使用され得る。
図５は、以下で開示されるような、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために用いられる、設計用ワークステーションを示すブロック図である。設計用ワークステーション５００は、オペレーティングシステムソフトウェア、支援ファイル、および、ＣａｄｅｎｃｅまたはＯｒＣＡＤのような設計用ソフトウェアを格納する、ハードディスク５０１を含む。設計用ワークステーション５００はまた、回路５１０の設計または、ウェハもしくはダイのような半導体コンポーネント５１２の設計を容易にするために、ディスプレイを含む。記憶媒体５０４が、回路設計５１０または半導体コンポーネント５１２を有形に記憶するために提供される。回路設計５１０または半導体コンポーネント５１２は、ＧＤＳＩＩまたはＧＥＲＢＥＲのようなファイルフォーマットで、記憶媒体５０４に記憶され得る。記憶媒体５０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってよい。さらに、設計用ワークステーション５００は、記憶媒体５０４からの入力を受け入れ、または記憶媒体５０４へ出力を書き込むための、ドライブ装置５０３を含む。
記憶媒体５０４に記録されるデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または、電子ビームリソグラフィのような連続書込ツールのためのマスクパターンデータを、特定することができる。データはさらに、論理シミュレーションと関連付けられたタイミングダイヤグラムまたはネット回路のような、論理検証データを含み得る。記憶媒体５０４にデータを提供すると、半導体ウェハを設計するためのプロセスの数が減少することで、回路設計５１０または半導体コンポーネント５１２の設計が容易になる。
本明細書で説明する方法は、用途に応じて様々な構成要素によって実施され得る。たとえば、これらの方法は、ハードウェア、ファームウェア、ソフトウェアまたはそれらの組合せで実施することができる。ハードウェア実装形態の場合、各処理ユニットは、本明細書で説明する機能を実行するように設計された、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ，ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、デジタルシグナルプロセッサ（ＤＳＰ，ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、デジタル信号処理デバイス（ＤＳＰＤ，ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ｄｅｖｉｃｅ）、プログラマブル論理デバイス（ＰＬＤ，ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ，ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、他の電子ユニット、またはそれらの組合せ内で実装されてもよい。
ファームウェアおよび／またはソフトウェア実装形態の場合、これらの方法は、本明細書で説明する機能を実行するモジュール（たとえば、プロシージャ、関数など）によって実装されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現化する任意の機械可読媒体を使用してもよい。たとえば、ソフトウェアコードはメモリに記憶され、プロセッサユニットにより実行されてもよい。メモリは、プロセッサユニット内で実装されてもあるいはプロセッサユニットの外部で実装されてもよい。本明細書では、用語「メモリ」は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのいずれかの種類を指し、メモリのいかなる特定の種類または特定のメモリの数、またはメモリが記憶される媒体の種類に限定されない。
ファームウェアおよび／またはソフトウェアにより実装される場合、機能はコンピュータ可読媒体上に１つまたは複数の命令もしくはコードとして記憶されてもよい。この例には、データ構造によって符号化されたコンピュータ可読媒体およびコンピュータプログラムによって符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の使用可能な媒体であってもよい。限定ではなく、一例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するのに使用することができ、かつコンピュータからアクセスすることのできる任意の他の媒体を備えてよく、本明細書で使用する場合、ディスク（ｄｉｓｋおよびｄｉｓｃ）には、コンパクトディスク（ＣＤ，ｃｏｍｐａｃｔ ｄｉｓｃ）、レーザディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ，ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）、フロッピー（登録商標）ディスク、およびブルーレイディスクが含まれ、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生し、一方、ディスク（ｄｉｓｃ）はデータをレーザによって光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含めるべきである。
命令および／またはデータは、コンピュータ可読媒体上に記憶されるだけでなく、通信装置に含まれる伝送媒体上の信号として提供されてもよい。たとえば、通信装置は、命令およびデータを示す信号を有する送受信機を含んでもよい。命令およびデータは、１つまたは複数のプロセッサに、特許請求の範囲において概説する機能を実施させるように構成される。
用語「貫通シリコンビア」はシリコンという言葉を含むが、貫通シリコンビアは、必ずしもシリコンで作成されないことに留意されたい。むしろ、材料は、任意のデバイス基板の材料であってよい。
本開示およびその利点について詳しく説明したが、添付の特許請求の範囲によって規定される本開示の技術から逸脱することなく、本明細書に様々な変更、代用および改変を施せることを理解されたい。さらに、本出願の範囲は、本明細書において説明したプロセス、機械、製造、物質組成、手段、方法、およびステップの特定の実施形態に限定されるものではない。当業者には本開示から容易に理解されるように、本明細書で説明した対応する実施形態と実質的に同じ機能を実行する、または実質的に同じ結果を実現する、既存のまたは後で開発されるプロセス、機械、製造、物質組成、手段、方法、またはステップを本開示に従って利用してもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質組成、手段、方法、またはステップを範囲内に含むものである。
３００ 第１層のウェハ
３０２ バルク半導体層
３０４ ソース領域
３０６ ドレイン領域
３０８ トレンチ絶縁領域
３１０ 誘電体層
３１２ ゲート構造
３１４ 接触部
３１６ 接触部
３２０ ＢＥＯＬ層
３２２ 金属層
３２６ 誘電体層
３３０ 誘電体層
３３２ パッケージング構造
３４０ キャリアウェハ
３４２ 誘電体層
３５０ 配線工程層
３５２ 金属層
３５４ 誘電体層
３５６ 接触パッド
３６０ 第２層のウェハ
３６２ バルク半導体層
３６４ ソース領域
３６６ ドレイン領域
３６８ トレンチ絶縁領域
３７２ ゲート構造
３７４ 延長接触部
３７６ 通常の接触部
３８０ 配線工程層
３８２ 金属層
３８４ 誘電体層
３８６ 誘電体層
３８８ 接触パッド
３９０ 配線工程層
３９２ 金属層
３９４ 誘電体層
３９６ 接触パッド

Claims (21)

  1. 第１層と、
    前記第１層の第１の面の上の第１の配線工程層であって、第１の面及び該第１の面の反対側の第２の面を有する金属層を備え、前記金属層の第１の面が前記第１層の第１の面に位置する他の金属層に結合されている、第１の配線工程層と、
    前記第１層の中のソース領域又はドレイン領域を貫通して伸びる第１の接触部であって、前記金属層の第２の面に結合され、前記第１層を貫通して電気経路を提供するように構成された第１の接触部と、
    を備えた集積回路。
  2. 前記第１層の第２の面の上の第２の配線工程層であって、前記第１の接触部が前記第１の配線工程層を該第２の配線工程層に結合する、第２の配線工程層と、
    前記第２の配線工程層に結合された、前記第１層の第２の面の上の第１の接触パッドと、
    第２層の第１の面の上の電気部品に結合された第３の配線工程層と、
    前記第３の配線工程層と前記第１の接触パッドとの間に結合された、前記第２層の第１の面の上の第２の接触パッドと、
    を更に備え、
    前記第１の接触部が前記第３の配線工程層を前記第１の配線工程層に結合する、請求項１に記載の集積回路。
  3. 前記第２層の第２の面の上の第４の配線工程層と、
    前記第４の配線工程層に結合された、前記第２層の第２の面の上の第３の接触パッドと、
    前記第３の配線工程層を前記第４の配線工程層に結合する、前記第２層の中の第２の接触部と、
    第３層であって、該第３層の第１の面の上に第５の配線工程層を有する第３層と、
    前記第５の配線工程層及び前記第３の接触パッドに結合された第４の接触パッドと、
    を更に備え、前記第１の接触部及び前記第２の接触部が前記第５の配線工程層を前記第１の配線工程層に結合する、請求項２に記載の集積回路。
  4. 前記第１の接触部を通じて前記第３の配線工程層に結合された、前記第１層の第１の面の上のパッケージング構造を更に備えた請求項２に記載の集積回路。
  5. 前記第１の接触部がタングステンプラグを備える、請求項１に記載の集積回路。
  6. モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち型パーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、及び／又は、位置固定データユニットに組み込まれた請求項１に記載の集積回路。
  7. 前記第１層に取り付けられた第２層であって、前記第１の接触部に電気的に結合された電気部品を含む第２層を更に備えた請求項１に記載の集積回路。
  8. 前記第１層の第２の面の上の第２の配線工程層を更に備え、
    前記第１の接触部が前記第１の配線工程層を前記第２の配線工程層に結合する、請求項１に記載の集積回路。
  9. 前記第１の接触部に結合された接触パッドであって、前記第１層を第２層に電気的に結合するように構成された接触パッドを更に備えた請求項８に記載の集積回路。
  10. 積層集積回路を製造する方法であって、
    第１層を提供するステップと、
    前記第１層の第１の面の上に第１の配線工程層を提供するステップであって、前記第１の配線工程層が、第１の面及び該第１の面の反対側の第２の面を有する金属層を備え、前記金属層の第１の面が、前記第１層の第１の面に位置する他の金属層に結合される、ステップと、
    前記第１層の中のソース領域又はドレイン領域を貫通させて第１の接触部を伸ばすステップであって、前記第１の接触部が、前記金属層の第２の面に結合され、前記第１層を貫通する電気経路を提供するように構成される、ステップと
    を備えた方法。
  11. 前記第１層の第２の面において前記第１層を薄くして前記第１の接触部を露出するステップを更に備えた請求項１０に記載の方法。
  12. 前記第１層を薄くした後に前記第１層の第２の面の上に誘電体を堆積させるステップを更に備えた請求項１０に記載の方法。
  13. 前記第１層の第２の面の上に誘電体を堆積させるステップが、
    前記第１層の上に誘電体をコンフォーマルに堆積させるステップと、
    前記誘電体に対して化学機械研磨を行うステップと、
    を備える、請求項１２に記載の方法。
  14. 前記誘電体の上に第２の配線工程層を堆積させるステップであって、前記第２の配線工程層が前記第１の接触部に結合する、ステップを更に備えた請求項１２に記載の方法。
  15. 前記第２の配線工程層を堆積させた後に第２層を前記第１層に接着して、前記第２層の上の回路が前記第１の接触部を通じて前記第１の配線工程層に結合されるようにするステップを更に備えた請求項１４に記載の方法。
  16. 前記第１層を薄くする前に前記第１層をキャリアウェハに取り付けるステップと、
    前記第２層を接着した後に前記キャリアウェハから前記第１層を取り外すステップと、
    を更に備えた請求項１５に記載の方法。
  17. 前記第１層を前記キャリアウェハに取り付ける前に前記第１層に対して基板工程処理を行うステップを更に備えた請求項１６に記載の方法。
  18. 前記第２層を前記第１層に接着した後であって、前記キャリアウェハから前記第１層を取り外す前に、前記第２層を薄くするステップを更に備えた請求項１６に記載の方法。
  19. 前記第２層を薄くするステップが第２の接触部を露出する、請求項１８に記載の方法。
  20. 前記第２層の上に第３の配線工程層を堆積させるステップであって、前記第３の配線工程層が前記第２層を薄くした後に前記第２の接触部に結合する、ステップと、
    前記第２層の上に前記第３の配線工程層を堆積させた後に第３層を前記第２層に接着するステップと、
    を更に備えた請求項１９に記載の方法。
  21. モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち型パーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、及び／又は、位置固定データユニットに、前記積層集積回路を組み込むステップを更に備えた請求項１０に記載の方法。
JP2015156343A 2010-04-12 2015-08-06 積層集積回路のための二面の相互接続されたｃｍｏｓ Pending JP2016048780A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/758,164 2010-04-12
US12/758,164 US8525342B2 (en) 2010-04-12 2010-04-12 Dual-side interconnected CMOS for stacked integrated circuits

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013504948A Division JP5859514B2 (ja) 2010-04-12 2011-04-06 積層集積回路のための二面の相互接続されたｃｍｏｓ

Publications (1)

Publication Number Publication Date
JP2016048780A true JP2016048780A (ja) 2016-04-07

Family

ID=44312435

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013504948A Active JP5859514B2 (ja) 2010-04-12 2011-04-06 積層集積回路のための二面の相互接続されたｃｍｏｓ
JP2015156343A Pending JP2016048780A (ja) 2010-04-12 2015-08-06 積層集積回路のための二面の相互接続されたｃｍｏｓ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013504948A Active JP5859514B2 (ja) 2010-04-12 2011-04-06 積層集積回路のための二面の相互接続されたｃｍｏｓ

Country Status (8)

Country Link
US (2) US8525342B2 (ja)
EP (1) EP2559066B1 (ja)
JP (2) JP5859514B2 (ja)
KR (1) KR101464848B1 (ja)
CN (2) CN102844862B (ja)
BR (1) BR112012025183B1 (ja)
ES (1) ES2866299T3 (ja)
WO (1) WO2011130078A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574472A (zh) * 2017-03-14 2018-09-25 精工爱普生株式会社 振动器件、振荡器、电子设备和移动体

Families Citing this family (208)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8525342B2 (en) 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9000557B2 (en) * 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
DE102012206875B4 (de) * 2012-04-25 2021-01-28 Robert Bosch Gmbh Verfahren zum Herstellen eines hybrid integrierten Bauteils und entsprechendes hybrid integriertes Bauteil
US8610281B1 (en) * 2012-10-02 2013-12-17 Global Foundries Inc. Double-sided semiconductor structure using through-silicon vias
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US8860229B1 (en) 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9087821B2 (en) * 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
KR101395235B1 (ko) * 2013-10-31 2014-05-16 (주)실리콘화일 배면광 포토다이오드를 이용한 이미지 센서 및 그 제조방법
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9679936B2 (en) * 2014-02-27 2017-06-13 Semiconductor Components Industries, Llc Imaging systems with through-oxide via connections
EP3155666B1 (en) * 2014-06-16 2021-05-12 Intel IP Corporation Metal on both sides with clock gated power and signal routing underneath
JP6203152B2 (ja) 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US10892269B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10002838B2 (en) * 2016-06-22 2018-06-19 Qualcomm Incorporated Method and apparatus for back-biased switch transistors
US10043752B2 (en) * 2016-08-23 2018-08-07 Qualcomm Incorporated Substrate contact using dual sided silicidation
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11742346B2 (en) 2018-06-29 2023-08-29 Intel Corporation Interconnect techniques for electrically connecting source/drain regions of stacked transistors
US10651157B1 (en) * 2018-12-07 2020-05-12 Nanya Technology Corporation Semiconductor device and manufacturing method thereof
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11152343B1 (en) 2019-05-31 2021-10-19 Kepler Computing, Inc. 3D integrated ultra high-bandwidth multi-stacked memory
US12086410B1 (en) 2019-05-31 2024-09-10 Kepler Computing Inc. Ferroelectric memory chiplet in a multi-dimensional packaging with I/O switch embedded in a substrate or interposer
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US12079475B1 (en) 2019-05-31 2024-09-03 Kepler Computing Inc. Ferroelectric memory chiplet in a multi-dimensional packaging
US11195818B2 (en) * 2019-09-12 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contact for thermal displacement in a multi-wafer stacked integrated circuit
FR3101726B1 (fr) * 2019-10-04 2021-10-01 Commissariat Energie Atomique procédé de fabrication d’un dispositif électronique
US11610993B2 (en) * 2019-12-06 2023-03-21 Tokyo Electron Limited 3D semiconductor apparatus manufactured with a plurality of substrates and method of manufacture thereof
US11658116B2 (en) * 2021-03-02 2023-05-23 International Business Machines Corporation Interconnects on multiple sides of a semiconductor structure
US20220415929A1 (en) * 2021-06-25 2022-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost semiconductor-on-insulator (soi) structure
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209468A (ja) * 1997-01-10 1998-08-07 Internatl Business Mach Corp <Ibm> Ｓｏｉ半導体デバイス
WO2005086216A1 (ja) * 2004-03-09 2005-09-15 Japan Science And Technology Agency 半導体素子及び半導体素子の製造方法
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP2009076882A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
JP2009170747A (ja) * 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
KR100248200B1 (ko) * 1996-12-30 2000-03-15 김영환 Soi 반도체 소자 및 그의 제조방법
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
KR100364635B1 (ko) * 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
JP3567377B2 (ja) 2002-01-09 2004-09-22 独立行政法人 科学技術振興機構 半導体集積回路装置の製造方法
US7354798B2 (en) 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
US6838332B1 (en) * 2003-08-15 2005-01-04 Freescale Semiconductor, Inc. Method for forming a semiconductor device having electrical contact from opposite sides
US7119399B2 (en) * 2004-02-27 2006-10-10 Infineon Technologies Ag LDMOS transistor
CN100508196C (zh) * 2004-11-05 2009-07-01 张国飙 三维存储器系统芯片
US20060202266A1 (en) * 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
JP2007056769A (ja) * 2005-08-24 2007-03-08 Daihatsu Motor Co Ltd 排気ガス浄化装置
JP4869664B2 (ja) 2005-08-26 2012-02-08 本田技研工業株式会社 半導体装置の製造方法
JP5175003B2 (ja) * 2005-09-07 2013-04-03 光正 小柳 三次元積層構造を持つ集積回路装置の製造方法
US7898095B2 (en) 2006-03-20 2011-03-01 Tezzaron Semiconductor, Inc. Fiducial scheme adapted for stacked integrated circuits
US7364957B2 (en) * 2006-07-20 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor device with improved source/drain junctions
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP2009055004A (ja) 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
JP5512102B2 (ja) 2007-08-24 2014-06-04 本田技研工業株式会社 半導体装置
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
TW201005826A (en) * 2008-07-24 2010-02-01 Dongbu Hitek Co Ltd Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package
US7839163B2 (en) * 2009-01-22 2010-11-23 International Business Machines Corporation Programmable through silicon via
US8319325B2 (en) * 2009-06-12 2012-11-27 Qualcomm Incorporated Intra-die routing using back side redistribution layer and associated method
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
US8391018B2 (en) * 2009-09-28 2013-03-05 Qualcomm Incorporated Semiconductor die-based packaging interconnect
US8859390B2 (en) * 2010-02-05 2014-10-14 International Business Machines Corporation Structure and method for making crack stop for 3D integrated circuits
US20110193211A1 (en) * 2010-02-05 2011-08-11 Qualcomm Incorporated Surface Preparation of Die for Improved Bonding Strength
US8525342B2 (en) 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209468A (ja) * 1997-01-10 1998-08-07 Internatl Business Mach Corp <Ibm> Ｓｏｉ半導体デバイス
WO2005086216A1 (ja) * 2004-03-09 2005-09-15 Japan Science And Technology Agency 半導体素子及び半導体素子の製造方法
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP2009076882A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
JP2009170747A (ja) * 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574472A (zh) * 2017-03-14 2018-09-25 精工爱普生株式会社 振动器件、振荡器、电子设备和移动体
JP2018152755A (ja) * 2017-03-14 2018-09-27 セイコーエプソン株式会社 振動デバイス、発振器、電子機器および移動体
CN108574472B (zh) * 2017-03-14 2023-11-10 精工爱普生株式会社 振动器件、振荡器、电子设备和移动体

Also Published As

Publication number Publication date
CN104882441A (zh) 2015-09-02
BR112012025183A2 (pt) 2016-06-21
CN102844862A (zh) 2012-12-26
JP5859514B2 (ja) 2016-02-10
JP2013524550A (ja) 2013-06-17
KR20130007652A (ko) 2013-01-18
US8912043B2 (en) 2014-12-16
EP2559066B1 (en) 2021-03-10
US8525342B2 (en) 2013-09-03
CN104882441B (zh) 2018-10-02
ES2866299T3 (es) 2021-10-19
EP2559066A1 (en) 2013-02-20
BR112012025183B1 (pt) 2021-01-19
WO2011130078A1 (en) 2011-10-20
US20130302943A1 (en) 2013-11-14
CN102844862B (zh) 2015-07-29
US20110248403A1 (en) 2011-10-13
KR101464848B1 (ko) 2014-11-25

Similar Documents

Publication Publication Date Title
JP5859514B2 (ja) 積層集積回路のための二面の相互接続されたｃｍｏｓ
TWI550808B (zh) 3d互連結構、3d封裝體及形成一雙鑲嵌3d互連結構之方法
TWI351727B (en) Device and method for fabricating double-sided soi
JP6254259B2 (ja) 静電放電ダイオード
Lau Overview and outlook of three-dimensional integrated circuit packaging, three-dimensional Si integration, and three-dimensional integrated circuit integration
JP6399887B2 (ja) Ｔｓｖ構造を具備した集積回路素子及びその製造方法
KR102254104B1 (ko) 반도체 패키지
JP5605958B2 (ja) 薄い半導体のためのパネル化裏面処理を用いた半導体製造方法及び半導体デバイス
TWI662685B (zh) 貫穿本體通孔隔離同軸電容器及其形成技術
TW202109809A (zh) 半導體結構及其製造方法
KR101446735B1 (ko) 비아들의 어레인지먼트들을 제공하는 시스템들 및 방법들
US11444068B2 (en) Three-dimensional (3D) integrated circuit device having a backside power delivery network
JP2013503488A (ja) 異なる半導体ダイおよび／またはウエハーのための半導体ウエハー間接合
US8513089B2 (en) Discontinuous thin semiconductor wafer surface features
US9012324B2 (en) Through silicon via process
US20110012239A1 (en) Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
US20230197563A1 (en) Semiconductor chip device integrating thermal pipes in three-dimensional packaging
Garrou et al. 3d ic integration since 2008
CN115863268A (zh) 拓扑裂纹停止（tcs）钝化层

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170410