JP2012507842A - 逆伝導半導体装置 - Google Patents

逆伝導半導体装置 Download PDF

Info

Publication number
JP2012507842A
JP2012507842A JP2011533758A JP2011533758A JP2012507842A JP 2012507842 A JP2012507842 A JP 2012507842A JP 2011533758 A JP2011533758 A JP 2011533758A JP 2011533758 A JP2011533758 A JP 2011533758A JP 2012507842 A JP2012507842 A JP 2012507842A
Authority
JP
Japan
Prior art keywords
region
pilot
layer
width
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011533758A
Other languages
English (en)
Other versions
JP5619758B2 (ja
Inventor
コプタ、アルノスト
ラヒモ、ムナフ
Original Assignee
アーベーベー・テヒノロギー・アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーベーベー・テヒノロギー・アーゲー filed Critical アーベーベー・テヒノロギー・アーゲー
Publication of JP2012507842A publication Critical patent/JP2012507842A/ja
Application granted granted Critical
Publication of JP5619758B2 publication Critical patent/JP5619758B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

共通のウェハ（１００）上にフリーホイーリングダイオードおよび絶縁ゲートバイポーラトランジスタを具備する逆伝導半導体装置（２００）が、提供される。そのウェハ（１００）の一部は、ベース層厚さ（１０２）を備えたベース層（１０１）を形成する。絶縁ゲートバイポーラトランジスタは、コレクタ側面（１０３）およびエミッタ側面（１０４）を具備する。コレクタ側面（１０３）は、ウェハ（１００）のエミッタ側面（１０４）の反対側に配置される。第１の導電型の第１の層（１）および第２の導電型の第２の層（２）は、コレクタ側面（１０３）上に交互に配置される。第１の層（１）は、第１の領域幅（１１）を備えた少なくとも１つの第１の領域（１０）および第１のパイロット領域幅（１３）を備えた少なくとも１つの第１のパイロット領域（１２）を具備する。第２の層（２）は、第２の領域幅（２１）を備えた少なくとも１つの第２の領域（２０）および第２のパイロット領域幅（２３）を備えた少なくとも１つの第２のパイロット領域（２２）を具備する。ＲＣ−ＩＧＢＴは、次の幾何学的な規則が満たされるように設計されている。各第２の領域幅（２１）は、ベース層厚さ（１０２）と等しいまたはより大きい。各第１の領域幅（１１）は、ベース層厚さ（１０２）より小さい。各第２のパイロット領域幅（２３）は、各第１のパイロット領域幅（１３）より大きい。各第１のパイロット領域幅は、ベース層厚さ（１０２）の２倍と等しいまたはより大きい。第２のパイロット領域（２２）のエリアの合計は、第１のパイロット領域（１２）のエリアの合計より大きい。
【選択図】図６

Description

発明は、パワーエレクトロニクスの分野、特に、請求項１のプリアンブルによる逆伝導半導体装置および請求項１３によるそのような逆伝導半導体装置を備えたコンバータに関する。
ＵＳ ２００８／０１３５８７１ Ａ１の逆伝導半導体装置２００’では、図１に示されるような逆伝導絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ）が、記述される。それは、１つのウェハ１００内に、組み込まれたフリーホイーリングダイオードを備えた絶縁ゲートバイポーラトランジスタを具備する。図１に示されるように、そのような逆伝導半導体装置２００’は、第１の主側面（それは、統合ＩＧＢＴのエミッタ側面１０４である）および第２の主側面（それは、ＩＧＢＴのコレクタ側面１０３であり、エミッタ側面１０４と反対側に位置する）を備えたｎ型ベース層１０１を具備する。第４のｐ型層４は、エミッタ側面１０４に配置される。第４の層４には、ベース層１０１より高いドーピングを備えた第３のｎ型層３が、配置される。
第６の電気的絶縁層６は、エミッタ側面１０４に配置され、第４の層４およびベース層１０１をカバーし、第３の層３を部分的にカバーする。電気的導電性の第５の層５は、第６の層６に完全に埋め込まれている。第４の層４の中央部上に、第３または第６の層３、６は、配置されない。
第４の層４のこの中央部に、第１の電気コンタクト８が、配置される。それは、さらに第６の層６をカバーする。第１の電気コンタクト８は、第３の層３および第４の層４に直接電気的にコンタクトするが、第５の層５から電気的に絶縁される。
第２の主側面で、バッファ層として形成された第７の層７は、ベース層１０１上に配置される。第７の層７の上で、ｎ型の第１の層１およびｐ型の第２の層２は、基板内に交互に配置される。第７の層７と同様に、第１の層１は、ベース層１０１より高いドーピングを有する。
第２の電気コンタクト９は、コレクタ側面１０３に配置される。それは、第１および第２の層１、２をカバーし、それらに直接電気的にコンタクトする。
そのような逆伝導半導体装置２００’では、フリーホイーリングダイオードは、第２の電気コンタクト９（その一部は、ダイオードのカソード電極を形成する）、ｎ型の第１の層１（それは、ダイオードのカソード領域を形成する）、ベース層１０１（その一部は、ダイオードベース層を形成する）、ｐ型の第４の層４（その一部は、ダイオードのアノード領域を形成する）および第１の電気コンタクト８（それは、ダイオードのアノードを形成する）間に形成される。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、第２の電気コンタクト９（その一部は、ＩＧＢＴのコレクタ電極を形成する）、ｐ型の第２の層２（それは、ＩＧＢＴのコレクタ領域を形成する）、ベース層１０１（その一部は、ＩＧＢＴベース層を形成する）、第４の層４（その一部は、ＩＧＢＴのｐ−ベース領域を形成する）、第３の層３（それは、ＩＧＢＴのｎ型ソース領域を形成する）および第１の電気コンタクト８（それは、エミッタ電極を形成する）間に形成される。
ＩＧＢＴのオン状態中に、チャネルは、ｎ−ベース層に向かって、エミッタ電極、ソース領域およびｐ−ベース領域の間に形成される。
ｎ型の第１の層１は、第３の領域幅１６を備えた複数の第３の領域１５を具備する。ｐ型の第２の層２は、第４の領域幅２６を備えた複数の第４の領域２５を具備する。第２の層２は、連続的な層を形成する。各第３の領域１５は、連続的な第２の層２によって囲まれる。
図２では、第１および第２の層１、２は、図１からのＡ−Ａ線に沿った断面を通じて全体のウェハエリアについて示される。この線は、ＲＣ−ＩＧＢＴ２００’が、ウェハ１００の全体の基板に関する第１および第２の層１、２の同じ構造を有しないことを示すために、図２に示される。図の上部（Ａ−Ａ線を参照）では、第３の領域１５および第４の領域２５に規則的に配置された構造が、示される。
図２の下部では、第２の層２が、（図の中の破線に囲まれた）第５の領域２７をさらに具備することが示される。それは、より大きな第５の領域幅２８を有する。それは、任意の第４の領域２５の幅２６より大きい。第３の領域１５の幅１６を加えた第５の領域２７の幅２８は、第３の領域１５の幅１６を加えた第４の領域２５の幅２６より１．５〜５倍大きい。
そのような構造は、半導体装置のオン状態特性の改善のための高いｐドープエリアを得るためにおよびエリアを有することによって使用される。第４の領域２５の形をしているｐドープ領域は、第５の領域２７と比較して小さい。第３の領域１５が存在するエリアの第３の領域１５間の距離は、小さくしておくことができる。そのため、デバイスは、高電流に使用することができる。
しかしながら、第３の領域１５の使用により、そのそれぞれは、第４の領域２５によって囲まれる。ＲＣ―ＩＧＢＴのよいダイオード特性を達成する可能性は、非常に制限されている。なぜなら、ｎ型の第１の層１のエリア（それは、ダイオード特性に関与する）は、ＵＳ ２００８／０１３５８７１ Ａ１から知られるような従来技術のデバイスの幾何学的条件により小さい。例えば、第３の領域１５の幅１６が、第４の領域２５のそれと同じくらい大きくなる場合、ｎドープエリアの合計は、全体のエリアの多くて２５％である。ｐドープの第５の領域２７としてさらに大きなｐエリアを追加導入することによって、ｎドープエリアの合計は、さらに減少する。一方、第４の領域２５と比較した第３の領域１５の幅１６が大きくなる場合、ＩＧＢＴ特性は、認容できない方法で悪化するだろう。なぜなら、スナップバック効果が生じる可能性がある。
ＵＳ ２００５／０１７２９０、ＥＰ ０ ６８３ ５３０およびＵＳ ２００８／０９３６２３は、装置のコレクタ側面の交互のｎおよびｐドープ領域を備えた従来技術の逆伝導ＩＧＢＴを示す。ＥＰ ０ ６８３ ５３０では、ｐドープ領域の合計エリアが、ｎドープ領域の合計エリアより大きいことは明らかにされる。
発明は、ＩＧＢＴ性能を犠牲にせずに、改善されたダイオード性能を備えた逆伝導半導体装置を提供することを目的とする。
この目的は、請求項１による逆伝導半導体装置および請求項１３によるコンバータによって達成される。
発明の逆伝導絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ）は、共通のウェハ上でフリーホイーリングダイオードおよび絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を具備する。そのウェハの一部は、ベース層厚さを備えたベース層を形成する。絶縁ゲートバイポーラトランジスタは、コレクタ側面およびエミッタ側面を具備する。コレクタ側面は、ウェハのエミッタ側面の反対側に配置される。ベース層厚さは、最大厚さとして定義される。ベース層は、コレクタ側面とエミッタ側面の間にある。
第１の導電型（例えば、ｎ型）の第１の層および第２の導電型（例えば、ｐ型）の第２の層は、コレクタ側面上に交互に配置される。第１の層は、少なくとも１つの第１の領域および少なくとも１つの第１のパイロット領域を具備する。各第１の領域は、第１の領域境界によって囲まれ、第１の領域幅を有する。各第１のパイロット領域は、第１のパイロット領域境界によって囲まれ、第１のパイロット領域幅を有する。第２の層は、少なくとも１つの第２の領域および少なくとも１つの第２のパイロット領域を具備する。各第２の領域は、第２の領域境界によって囲まれ、第２の領域幅を有する。各第２のパイロット領域は、第２のパイロット領域境界によって囲まれ、第２のパイロット領域幅を有する。次の幾何学的な規則を満たさなければならない。
第２の層は、全体の基板上に同じ構造を有しない。
各第１の領域幅は、ベース層厚さより小さい。
各第２の領域幅は、ベース層厚さと等しい、または、ベース層厚さより大きい。
各第１のパイロット領域幅は、ベース層厚さの１倍と等しい、または、ベース層厚さの１倍より大きい。
各第２のパイロット領域幅は、ベース層厚さの２倍より大きい。
各第２のパイロット領域幅は、各第１のパイロット領域幅より大きい。
少なくとも１つの第２のパイロット領域のエリアの合計は、少なくとも１つの第１のパイロット領域のエリアの合計より大きい。
各領域または層幅は、最短距離の最大値の２倍として定義される。それは、前記領域または層内の任意の点と前記領域または層境界上の点との間に存在する。デバイスがオン／オフ間で切り替えられる場合または逆の場合も同様に、最大値は、領域を完全に充電また放電する最長距離である。
ＩＧＢＴエリアが大きく維持され、スナップバック効果（それは、大きな第１のダイオード領域で生じる）が回避されるように、条件は、小さな第１の領域が、第２の領域と比較して存在することを保証する。
小さな第１および第２の領域は、上記のデザインルールに従ってＩＧＢＴモードに大きな影響を及ぼさないので、それらの寸法は、必要なダイオードエリアを達成するために調整される。
第１および第２の領域と比べて非常に大きくなった寸法を備えた分離した第２のパイロット領域の導入によって、反対のモードで動作しないＩＧＢＴ領域またはダイオード領域として取っておく領域が、作られる。
第１の領域および第２の領域と比べてほんのわずかの第１のパイロット領域および第２のパイロット領域の導入によって、ショートされた構造（第１および第２の領域）を備えたデバイスの広いエリアが、維持される。
ＩＧＢＴエリアをあまり犠牲にしないために、パイロット領域としてのｐ型の第２のパイロット領域は、増加したＩＧＢＴエリアを保証する。一方、同時に、パイロットｎ型領域としての第１のパイロット領域は、適度に大きなダイオードエリアを保証する。
第１および第２の領域は、主なショートされた領域を形成する。含まれたシリコンエリアは、ＩＧＢＴおよびダイオードモードの両方で利用される。これらの領域は、さらに、主なＩＧＢＴ電気的特性に影響を及ぼす。第１のパイロット領域および第２のパイロット領域は、ダイオードエリア比に対するＩＧＢＴを決定し、かつ小さな第１の領域および大きな第１のパイロット領域だけに影響を及ぼす標準アプローチからこの設計態様を切り離すような、より多くの自由を与えるために、主に存在する。
第１のパイロット領域が導入される場合、より大きな寸法は、２つの好ましい特徴に起因する第２の領域のために選ぶことができる。第１に、ＩＧＢＴのオン状態特性中のスナップバックの消去。第２に、ＩＧＢＴとダイオードの両方のためのより柔軟なターンオフ性能。
さらに好ましい発明の主題の実施形態は、従属クレームで示される。
発明の主題は、添付された図面を参照して、次のテキストに、より詳細に説明されるだろう。
図１は、従来技術の逆伝導ＩＧＢＴによる断面図を示す。 図２は、従来技術のＲＣ−ＩＧＢＴの第１および第２の層の構造の平面図を示す。 図３は、発明の逆伝導ＩＧＢＴによる断面図を示す。 図４は、発明による逆伝導ＩＧＢＴの第１および第２領域の構造の平面図を示す。 図５は、発明による別の逆伝導ＩＧＢＴの第１および第２領域の構造の平面図を示す。 図６は、発明による別の逆伝導ＩＧＢＴの第１の領域および第１のパイロット領域を備えた第１の層および第２の領域および第２のパイロット領域を備えた第２の層の構造の平面図を示す。 図７は、発明による別の逆伝導ＩＧＢＴの第１の領域および第１のパイロット領域を備えた第１の層および第２の領域および第２のパイロット領域を備えた第２の層の構造の平面図を示す。 図８は、発明による別の逆伝導ＩＧＢＴの第１の領域および第１のパイロット領域を備えた第１の層および第２の領域および第２のパイロット領域を備えた第２の層の構造の平面図を示す。 図９は、トレンチゲート電極を備えた別の発明の逆伝導ＩＧＢＴのエミッタ側面上の層を示す。 図１０は、エンハンスメント層を備えた別の発明の逆伝導ＩＧＢＴのエミッタ側面上の層を示す。
図とそれらの意味の中で使用される参照符号は、参照符号のリストで要約される。一般に、同様または同様に機能する部分は、同じ参照符号を与えられる。記述された実施形態は、例として意味され、発明を限定しないものとする。
図３では、逆伝導絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ）と名づけられた、第１の実施形態の発明の逆伝導半導体装置２００が、示される。ＲＣ−ＩＧＢＴ２００は、第１の主側面（それは、統合ＩＧＢＴのエミッタ側面１０４を形成する）および第１の主側面の反対側の第２の主側面（それは、統合ＩＧＢＴのコレクタ側面１０３を形成する）を備えた低ドープされたｎ型ベース層１０１を具備する。ベース層１０１は、ウェハ１００の一部である。それは、完成した逆伝導絶縁ゲートバイポーラトランジスタ内に修正されていないドーピングを有している。ベース層１０１は、最大厚さとして定義されるベース層厚さ１０２を有している。ベース層１０１は、コレクタ側面１０３およびエミッタ側面１０４間にある。図３では、ベース層厚さは、エミッタ側面１０４（つまり、パラグラフに下に導入される第６の層６）および第７の層７間の距離である。ＲＣ−ＩＧＢＴに第７の層７がなかった場合、ベース層厚さは、エミッタ側面１０４（つまり、第６の層６）および第１または第２層１、２間の距離である。
ｐ型の第４の層４は、エミッタ側面１０４に配置される。少なくとも１つのｎ型の第３の層３も、エミッタ側面１０４に配置される。それは、第４の層４によって囲まれる。少なくとも１つの第３の層３は、ベース層１０１より高いドーピングを有する。第６の電気的絶縁層６は、ベース層１０１、第４および第３の層４、３上のエミッタ側面１０４に配置される。それの少なくとも一部は、少なくとも１つの第３の層３、第４の層４およびベース層１０１をカバーする。電気的に導電性の第５の層５は、少なくとも１つの第４の層４、第３の層３およびベース層１０１から第６の層６によって電気的に分離された、エミッタ側面１０４に配置される。好ましくは、第５の層５は、第６の層６に埋め込まれている。
一般的に、第６の層６は、好ましくは二酸化ケイ素で作られた第１の電気的絶縁層６１、好ましくは二酸化ケイ素で作られ、好ましくは第１の電気的絶縁層６１と同じ材料の第２の電気的絶縁層６２を具備する。第２の電気的絶縁層６２は、第１の電気的絶縁層６１をカバーする。図３に示されるような平面ゲート電極として形成された第５の層５を備えたＲＣ−ＩＧＢＴ２００に関して、第１の電気的絶縁層６１は、エミッタ側面１０４の上部に配置される。第１および第２の電気的絶縁層６１、６２（それは、第６の層６を形成する）間では、ゲート電極を形成する第５の層５は、埋め込まれる。一般的には、それは、完全に埋め込まれる。したがって、第５の層５は、第１の電気的絶縁層６１によって、ベース層１０１、第４および第３の層４、３から分離される。第５の層５は、大量にドープされたポリシリコンまたはアルミニウムのような金属で一般的に作られている。
開口が、第４の層４の上に作成されるように、少なくとも１つの第３の層３、第５の層５および第６の層６は、形成される。開口は、少なくとも１つの第３の層３、第５の層５および第６の層６によって囲まれる。
それが、第４の層４および第３の層３に直接電気的にコンタクトするように、第１の電気コンタクト８は、開口内のエミッタ側面１０４に配置される。この第１の電気コンタクト８は、さらに一般的には、第６の層６をカバーし、しかし、第２の電気的絶縁層６２によって第５の層５から分離され、つまり電気的に絶縁される。
ｎ型の第１の層１およびｐ型の第２の層２は、コレクタ側面１０３に配置される。第１の層１は、ベース層１０１より高いドーピングを有している。第１および第２の層１、２は、同じ基板内に配置することができる。または、代わりに、それらは、異なる基板内に配置することができる。第１および第２の層１、２からの基板は、少なくともその層の厚さによって互いから一定間隔で配置される。それは、コレクタ側面１０３からはるか遠くに配置される。異なる基板内に配置されているそのような第１および第２層１、２を備えたデバイスおよびそれらの製作方法は、書類番号ＥＰ ０７１５０１６２およびＥＰ ０７１５０１６５を備えたヨーロッパの特許出願から分かる。
第２の電気コンタクト９は、コレクタ側面１０３に配置される。それは、少なくとも１つの第１および第２の層１、２に直接電気的にコンタクトする。一般的には、Ｔｉ、Ｎｉ、ＡｕまたはＡｌは、第２の電気コンタクト９の材料として使用される。
発明のＲＣ−ＩＧＢＴ２００では、ダイオードは、第１の電気コンタクト８（それは、ダイオードのアノード電極を形成する）、第４の層４（その一部は、アノード層を形成する）、ベース層１０１（その一部は、ダイオード用のベース層を形成する）、ｎ型の第１の層１（その層は、カソード層を形成する）および第２の電気コンタクト９（それは、カソード電極を形成する）間に形成される。
発明のＲＣ−ＩＧＢＴ２００では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、第１の電気コンタクト８（それは、ＩＧＢＴ内のエミッタ電極を形成する）、第３の層３（それは、ソース領域を形成する）、第４の層４（その一部は、チャンネル領域を形成する）、ベース層１０１（その一部は、ＩＧＢＴ用のベース領域を形成する）、ｐ型の第２の層２（それは、コレクタ層を形成する）および第２の電気コンタクト９（その一部は、コレクタ電極を形成する）間に形成される。
平面ゲート電極を備えた発明のＲＣ−ＩＧＢＴの代わりでは、発明のＲＣ−ＩＧＢＴは、図９に示されるようなトレンチゲート電極として形成された第５の層５’を具備してもよい。トレンチゲート電極は、第４の層４と同じ基板内に第３の層３と隣接して配置され、第１の絶縁層６１によって互いから分離される。それは、さらにベース層１０１から第５の層５’を分離する。第２の絶縁層６２は、トレンチゲート電極として形成された第５の層５’の上部に配置され、それにより、第１の電気コンタクト８から第５の層５’を絶縁する。
ｎ型の第１の層１は、少なくとも１つの第１の領域１０および少なくとも１つの第１のパイロット領域１２を具備する。各第１の領域１０は、第１の領域幅１１および第１の領域境界（それは、第１の領域を囲む）を有する。各第１のパイロット領域１２は、第１のパイロット領域幅１３および第１のパイロット領域境界（それは、第１のパイロット領域を囲む）を有する。一般的に、第１の層１は、複数の第１の領域１０および／または第１のパイロット領域１２を具備する。
ｐ型の第２の層２は、少なくとも１つの第２の領域２０および少なくとも１つの第２のパイロット領域２２を具備する。各第２の領域２０は、第２の領域幅２１および第２の領域境界（それは、第２の領域を囲む）を有する。各第２のパイロット領域２２は、第２のパイロット領域幅２３および第２のパイロット領域境界（それは、第２のパイロット領域を囲む）を有する。一般的に、第２の層２は、複数の第２の領域２０および／または第２のパイロット領域２２を具備する。
第１の領域１０および第２の領域２０は、ショートされた領域を形成する。各第２の領域幅２１は、ベース層厚さ１０２と等しい、または、ベース層厚さ１０２より大きい。各第１の領域幅１１は、ベース層厚さ１０２より小さい。
図４は、図３からＢ−Ｂ線に沿って第１および第２の層１、２を通った切断を示す。この線は、ＲＣ−ＩＧＢＴが、ウェハ１００の全体の基板に関して第１および第２の層１、２のための同じ構造を有しないことを示すために、図４に示される。第１および第２の層１、２が、図４および５に示されるような第１および第２領域１０、２０を単に具備する部分がある。それは、さらに、例えば、Ｂ−Ｂ線に沿って図６、７および８の中にある。ＲＣ−ＩＧＢＴ２００の他の部分では、第１および第２の層１、２は、第２のパイロット領域２２および第１のパイロット領域１２を具備する。各第２のパイロット領域２２の幅２３は、各第１のパイロット領域幅１３より大きい。各第２のパイロット領域幅は、ベース層厚さ１０２の２倍と等しい、または、ベース層厚さ１０２の２倍より大きい。各第１のパイロット領域幅１３は、ベース層厚さ１０２の１倍と等しい、または、ベース層厚さ１０２の１倍より大きい。さらに、第２のパイロット領域２２の合計エリアは、第１のパイロット領域１２の合計エリアより大きい。第１のパイロット領域の合計エリアは、すべての単一の第１のパイロット領域のエリアの合計である。他の領域の合計エリアは、すべてのそのような単一の領域のエリアの合計に対応する。例えば、デバイス内に第１のパイロット領域だけがある場合、第１のパイロット領域の合計エリアは、領域のエリアである。デバイス内に複数のそのような第１のパイロット領域がある場合、合計エリアは、これらの第１のパイロット領域の和である。
別の好ましい実施形態では、ウェハエリアに対する第２の領域および第２のパイロット領域２０、２２のエリアの合計は、７０％から９０％までの間にある。そのようなデバイスでは、ウェハエリアに対する第１の領域１０および第１のパイロット領域１２のエリアの合計は、１０％から３０％までの間にある。
さらなる好ましい実施形態では、ウェハエリアに対する第２のパイロット領域２２のエリアの合計は、１０％から３０％の間にある。
ショートされた第１および第２の領域１０、２０が、ウェハ１００上で規則的な幾何学的なやり方で配置されるように、ショートされた第１および第２の領域１０、２０の幅１１、２１は、全体のウェハエリアで一定でもよい。しかし、それらの幅は、さらにウェハ１００上で変化してもよい。
第１および第２の領域１０、２０の一般的な設計は、ストライプ設計（図４に示されたように）または設計である。各第１の領域１０は、第２の領域２０に囲まれる（図５に示されたように）。そのような設計では、第１の領域１０は、正方形、長方形または円形の形の典型的な実施形態であってもよい。
別の好ましい実施形態では、第１のパイロット領域１２および／または第２のパイロット領域２２は、さらに正方形、長方形、十字型または円形の形を有する。図６は、四角形状を備えた、そのような第１のパイロット領域１２および第２のパイロット領域２２を示す。一方、図７は、円形の形を備えた、第１のパイロット領域１２および第２のパイロット領域２２を示す。図６および７では、各第１のパイロット領域１２は、第１および第２の領域１０、２０に位置する介在物によって第２のパイロット領域２２から分離される。
または、少なくとも１つの第１のパイロット領域１２は、第２のパイロット領域２２に接続（attach）されてもよい。
正方形の形を有するパイロット領域１２および２２の場合（図６）のパイロット領域幅は、正方形の幅に相当する。前記パイロット領域内の任意の点と前記パイロット領域境界上の点との間の最短距離の最大値は、任意の境界線の中間点と正方形の中心点間の正方形の設計向けの距離である。これは、デバイスのスイッチング中にチャージを等しくする最長距離である。
図７に示されるようなパイロット領域１２、２２の円形の形のために、パイロット領域幅は、パイロット領域の直径に対応する。また一方、最大値は、円のパイロット領域の境界による円の中心点から任意の点まで存在する。
図８は、十字型の形による第２のパイロット領域２２を示す。最短距離の最大値２４の状態についての説明のために、この場合については、十字型は、４つの外部の長方形および１つの中央の長方形に仮定で分割される。十字型領域の境界と十字型領域内の任意の点間の最短距離の最大値２４は、十字型の中央の長方形の中点から４点のうちの１つまで存在する。２つの隣接した外部の長方形がその上で隣接する（図８の実線を参照）。この最大値の２倍である第２のパイロット領域幅２３は、破線として示される。これは、デバイスがオン／オフ間で切り替えられる場合または逆も同様に、電子またはホールが、領域を充電または放電するために、流れなければならない最長の道である。
図６〜８では、第１および第２の領域１０、２０は、明瞭にする理由として、１０と２０で指定されたエリアのハッチングにより単に示される。しかし、ハッチングされたエリアは、例えば、図４および５で示されるように、第１および第２領域１０、２０を交互にするエリアであるというつもりである。
また図３に示されるように、別の実施形態では、ＲＣ−ＩＧＢＴ１０は、ベース層１０１と第１および第２の層１、２との間にそれぞれ配置されたｎ型の第７の層７をさらに具備する。その第７の層７は、ベース層１０１より高いドーピングを有する。
図１０に示される別の好ましい実施形態では、エンハンスメント層として形成された第８のｎドープ層４１は、オン状態ロスを低くするための第４の層４とベース層１０１との間に配置される。第８の層４１は、ベース層１０１から第４の層４を分離する。また、それは、ベース層１０１より高いドーピングを有する。
別の実施形態では、層の導電型は切り替えられる。つまり、第１の導電型のすべての層（例えば、ベース層１０１）は、ｐ型であり、第２の導電型のすべての層（例えば、第４の層４）は、ｎ型である。
発明の逆伝導半導体装置２００は、例えばコンバータの中で使用されることができる。
参照リスト
１ 第１の層、
１０ 第１の領域、
１１ 第１の領域の幅、
１２ 第１のパイロット領域、
１３ 第１のパイロット領域幅、
１５ 第３の領域、
１６ 第３の領域の幅、
２ 第２の層、
２０ 第２の領域、
２１ 第２の領域の幅、
２２ 第２のパイロット領域、
２３ 第２のパイロット領域幅、
２４ 領域内の任意の点とその境界上の点との間の最短距離の最大値、
２５ 第４の領域、
２６ 第４の領域の幅、
２７ 第５の領域、
２８ 第５の領域の幅、
３ 第３の層、
４ 第４の層、
４１ 第８の層、
５、５’ 第５の層、
６ 第６の層、
６１ 第１の電気的絶縁層、
６２ 第２の電気的絶縁層、
７ 第７の層、
８ 第１の電気コンタクト、
９ 第２の電気コンタクト、
１００ ウェハ、
１０１ ベース層、
１０２ ベース層厚さ、
１０３ コレクタ側面、
１０４ エミッタ側面、
２００、２００’ ＲＣ−ＩＧＢＴ。

Claims (13)

  1. 共通のウェハ（１００）上にフリーホイーリングダイオードおよび絶縁ゲートバイポーラトランジスタを具備する逆伝導半導体装置（２００）であって、
    完成した逆伝導半導体装置（２００）に修正されていないドーピングを有している、そのウェハの一部（１００）は、ベース層（１０１）を形成し、
    前記絶縁ゲートバイポーラトランジスタは、コレクタ側面（１０３）およびエミッタ側面（１０４）を具備し、
    前記コレクタ側面（１０３）は、前記ウェハ（１００）の前記エミッタ側面（１０４）の反対側に配置され、
    前記ベース層（１０１）は、最大厚さとして定義されるベース層厚さ（１０２）を有し、
    前記ベース層（１０１）は、前記コレクタ側面（１０３）および前記エミッタ側面（１０４）の間にあり、
    第１の導電型の第１の層（１）および第２の導電型の第２の層（２）は、前記コレクタ側面（１０３）上に交互に配置され、
    前記第１の層（１）は、少なくとも１つの第１の領域（１０）を具備し、
    各第１の領域（１０）は、第１の領域境界によって囲まれ、第１の領域幅（１１）および少なくとも１つの第１のパイロット領域（１２）を有し、
    各第１のパイロット領域（１２）は、第１のパイロット領域境界によって囲まれ、第１のパイロット領域幅（１３）を有し、
    前記第２の層（２）は、少なくとも１つの第２の領域（２０）および少なくとも１つの第２のパイロット領域（２２）を具備し、
    各第２の領域（２０）は、第２の領域境界によって囲まれ、第２の領域幅（２１）を有し、
    各第２のパイロット領域（２２）は、第２のパイロット領域境界によって囲まれ、第２のパイロット領域幅（２３）を有し、
    各領域または層幅は、前記領域または層内の任意の点と前記領域または層境界上の点との間の最短距離の最大値の２倍として定義され、
    前記第２の層（２）は、全体の基板上に同じ構造を持たず、
    各第１の領域幅（１１）は、前記ベース層厚さ（１０２）より小さく、
    各第２の領域幅（２１）は、前記ベース層厚さ（１０２）と等しい、または、前記ベース層厚さ（１０２）より大きく、
    各第１のパイロット領域幅（１３）は、前記ベース層厚さ（１０２）の１倍と等しい、または、前記ベース層厚さ（１０２）の１倍より大きく、
    各第２のパイロット領域幅（２３）は、前記ベース層厚さ（１０２）の２倍より大きく、
    各第２のパイロット領域幅（２３）は、各第１のパイロット領域幅（１３）より大きく、
    前記少なくとも１つの第２のパイロット領域（２２）のエリアの合計は、前記少なくとも１つの第１のパイロット領域（１２）のエリアの合計より大きい、逆伝導半導体装置（２００）。
  2. 前記少なくとも１つの第１および／または第２の領域（１０、２０）の前記幅（１１、２１）は、前記ウェハ（１００）上で変化することを特徴とする、請求項１に記載の逆伝導半導体装置（２００）。
  3. 前記少なくとも１つの第１および／または第２の領域（１０、２０）の前記幅（１１、２１）は、前記ウェハ（１００）上で一定であることを特徴とする、請求項１に記載の逆伝導半導体装置（２００）。
  4. 前記少なくとも１つの前記第１および第２領域（１０、２０）は、前記ウェハ（１００）上でストライプとして配置されることを特徴とする、請求項１〜３のうちのいずれかによる逆伝導半導体装置（２００）。
  5. 各第１の領域（１０）は、第２の領域（２０）によって完全に囲まれることを特徴とする、請求項１〜３のうちのいずれかによる逆伝導半導体装置（２００）。
  6. 前記少なくとも１つの第１の領域（１０）は、正方形、長方形または円形の形を有することを特徴とする、請求項５に記載の逆伝導半導体装置（２００）。
  7. 各第１のパイロット領域（１２）は、少なくとも１つの第１および／または第２の領域（１０、２０）によって、任意の第２のパイロット領域（２２）から分離されることを特徴とする、請求項１〜６のうちのいずれかによる逆伝導半導体装置（２００）。
  8. 少なくとも１つの第１のパイロット領域（１２）は、第２のパイロット領域（２２）に接続されていることを特徴とする、請求項１〜６のうちのいずれかによる逆伝導半導体装置（２００）。
  9. 前記少なくとも１つの第２のパイロット領域および／または前記少なくとも１つの第１のパイロット領域（１２と２２）は、長方形、正方形、十字型または円形の形を有することを特徴とする、請求項１〜８のうちのいずれかによる逆伝導半導体装置（２００）。
  10. ウェハエリアに対する前記少なくとも１つの第２の領域および前記少なくとも１つの第２のパイロット領域（２０、２２）のエリアの合計は、７０％から９０％までの間にあることを特徴とする、請求項１〜９のうちのいずれかによる逆伝導半導体装置（２００）。
  11. ウェハエリアに対する前記少なくとも１つの第１の領域（１０）および前記少なくとも１つの第１のパイロット領域（１２）のエリアの合計は、１０％から３０％までの間にあることを特徴とする、請求項１〜１０のうちのいずれかによる逆伝導半導体装置（２００）。
  12. ウェハエリアに対する前記少なくとも１つの第２のパイロット領域（２２）のエリアの合計は、１０％から３０％の間にあることを特徴とする、請求項１から１１のうちのいずれかによる逆伝導半導体装置（２００）。
  13. 請求項１〜１２のうちのいずれかによる逆伝導半導体装置（１０）を備えたコンバータ。
JP2011533758A 2008-11-05 2009-11-04 逆伝導半導体装置 Active JP5619758B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08168332.8 2008-11-05
EP08168332A EP2184781A1 (en) 2008-11-05 2008-11-05 Reverse-conducting semiconductor device
PCT/EP2009/064626 WO2010052245A2 (en) 2008-11-05 2009-11-04 Reverse-conducting semiconductor device

Publications (2)

Publication Number Publication Date
JP2012507842A true JP2012507842A (ja) 2012-03-29
JP5619758B2 JP5619758B2 (ja) 2014-11-05

Family

ID=40599957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011533758A Active JP5619758B2 (ja) 2008-11-05 2009-11-04 逆伝導半導体装置

Country Status (5)

Country Link
US (1) US8461622B2 (ja)
EP (2) EP2184781A1 (ja)
JP (1) JP5619758B2 (ja)
CN (1) CN102203945B (ja)
WO (1) WO2010052245A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123328A (ko) * 2012-05-02 2013-11-12 에이비비 테크놀로지 아게 전력 반도체 모듈
JP2017500749A (ja) * 2013-12-23 2017-01-05 アーベーベー・テクノロジー・アーゲー 逆導通半導体素子
JP2018129513A (ja) * 2017-02-09 2018-08-16 株式会社東芝 半導体装置および電気機器
US10439038B2 (en) 2017-02-09 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device and electrical apparatus
JP2020129675A (ja) * 2020-04-21 2020-08-27 ローム株式会社 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2184781A1 (en) * 2008-11-05 2010-05-12 ABB Technology AG Reverse-conducting semiconductor device
DK2249392T3 (da) * 2009-04-29 2020-08-17 Abb Power Grids Switzerland Ag Omvendt ledende halvlederenhed
CN103035691B (zh) * 2012-03-12 2015-08-19 上海华虹宏力半导体制造有限公司 逆导型igbt半导体器件及其制造方法
US9018674B2 (en) 2012-04-06 2015-04-28 Infineon Technologies Ag Reverse conducting insulated gate bipolar transistor
CN103839992A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种功率器件—ti-igbt的结构及其制备方法
CN103839987A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 功率器件-mpt-ti-igbt的结构及其制备方法
US9159819B2 (en) 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
US20150364550A1 (en) 2014-06-16 2015-12-17 Infineon Technologies Ag Optimized layer for semiconductor
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
CN109830531A (zh) * 2019-01-15 2019-05-31 上海华虹宏力半导体制造有限公司 Rc-igbt器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02112285A (ja) * 1988-10-21 1990-04-24 Hitachi Ltd 伝導度変調型ｍｏｓｆｅｔ
JPH03254159A (ja) * 1990-03-05 1991-11-13 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JPH04240775A (ja) * 1991-01-24 1992-08-28 Toyo Electric Mfg Co Ltd エミッタ短絡構造を有する半導体素子
JPH06196705A (ja) * 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
US20080135871A1 (en) * 2006-10-25 2008-06-12 Infineon Technologies Austria Ag Semiconductor component

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828506B2 (ja) * 1988-11-07 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
US5171696A (en) * 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH08254504A (ja) 1994-11-29 1996-10-01 Zellweger Luwa Ag 伸長された物体の特性を記録するための方法と装置
US5583285A (en) 1994-11-29 1996-12-10 Lucent Technologies Inc. Method for detecting a coating material on a substrate
US5851857A (en) * 1996-09-04 1998-12-22 Ixys Corporation High voltage power MOS device
CN1254443A (zh) * 1997-03-26 2000-05-24 株式会社日立制作所 扁平型半导体装置和使用该装置的电力变换装置
US6452261B1 (en) * 1997-03-26 2002-09-17 Hitachi, Ltd. Flat semiconductor device and power converter employing the same
DE10250575B4 (de) * 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP4415767B2 (ja) * 2004-06-14 2010-02-17 サンケン電気株式会社 絶縁ゲート型半導体素子、及びその製造方法
DE102005019178A1 (de) * 2005-04-25 2006-11-02 Infineon Technologies Ag Halbleiterbauelement, insbesondere rückwärts leitender IGBT
EP2184781A1 (en) * 2008-11-05 2010-05-12 ABB Technology AG Reverse-conducting semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02112285A (ja) * 1988-10-21 1990-04-24 Hitachi Ltd 伝導度変調型ｍｏｓｆｅｔ
JPH03254159A (ja) * 1990-03-05 1991-11-13 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JPH04240775A (ja) * 1991-01-24 1992-08-28 Toyo Electric Mfg Co Ltd エミッタ短絡構造を有する半導体素子
JPH06196705A (ja) * 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
US20080135871A1 (en) * 2006-10-25 2008-06-12 Infineon Technologies Austria Ag Semiconductor component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123328A (ko) * 2012-05-02 2013-11-12 에이비비 테크놀로지 아게 전력 반도체 모듈
JP2013243356A (ja) * 2012-05-02 2013-12-05 Abb Technology Ag パワー半導体モジュール
KR102076869B1 (ko) * 2012-05-02 2020-02-12 에이비비 슈바이쯔 아게 전력 반도체 모듈
JP2017500749A (ja) * 2013-12-23 2017-01-05 アーベーベー・テクノロジー・アーゲー 逆導通半導体素子
JP2018129513A (ja) * 2017-02-09 2018-08-16 株式会社東芝 半導体装置および電気機器
US10439038B2 (en) 2017-02-09 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device and electrical apparatus
JP2020129675A (ja) * 2020-04-21 2020-08-27 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP5619758B2 (ja) 2014-11-05
CN102203945A (zh) 2011-09-28
WO2010052245A2 (en) 2010-05-14
EP2345081B1 (en) 2019-01-02
EP2345081A2 (en) 2011-07-20
CN102203945B (zh) 2013-09-18
US20110204414A1 (en) 2011-08-25
WO2010052245A3 (en) 2012-06-28
EP2184781A1 (en) 2010-05-12
US8461622B2 (en) 2013-06-11

Similar Documents

Publication Publication Date Title
JP5619758B2 (ja) 逆伝導半導体装置
JP5697891B2 (ja) 逆導電半導体デバイス
US9312334B2 (en) Semiconductor component
JP5900503B2 (ja) 半導体装置
JP7030515B2 (ja) 逆導通半導体装置
US7791308B2 (en) Semiconductor element and electrical apparatus
US20030141542A1 (en) Insulated gate semiconductor device and method of manufacturing the same
US10083957B2 (en) Semiconductor device
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JPWO2007013377A1 (ja) 半導体素子及び電気機器
JP2017163116A (ja) 半導体装置
CN112201690A (zh) Mosfet晶体管
US9553086B2 (en) Reverse-conducting semiconductor device
JP5261893B2 (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
JP2021052078A (ja) 半導体装置及びその製造方法
JP2018201050A (ja) 半導体装置
JPH1140818A (ja) 半導体装置
JP2004221230A (ja) トレンチ構造を有する半導体装置
JP2022191131A (ja) 半導体装置
JP2004266298A (ja) 縦型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140917

R150 Certificate of patent or registration of utility model

Ref document number: 5619758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350