JP5697891B2 - 逆導電半導体デバイス - Google Patents

Description

本発明は、パワー・エレクトロニクスの分野に係り、特に、請求項１の前書部分に基づく逆導電半導体デバイスに係る。

米国特許出願公開第 US 2008/0135871 A1 号の中に、逆導電半導体デバイス２００’、図１に示されているような逆導電絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）が記載されている。このＲＣ−ＩＧＢＴは、一枚のウエーハ１００の中に、内蔵のフリーホイール（freewheeling）・ダイオードを備えた絶縁ゲート・バイポーラ・トランジスタを有している。図１に示されているように、そのような逆導電半導体デバイス２００’は、第一のメイン側及び第二のメイン側を備えたｎタイプのベース・レイヤ１０１を有していて、第一のメイン側は、統合されたＩＧＢＴにおけるエミッタ側１０４であり、第二のメイン側は、ＩＧＢＴにおけるコレクタ側１０３であり、且つエミッタ側１０４の反対側にある。第四のｐタイプのレイヤ４がエミッタ側１０４に配置されている。第四のレイヤ４の上に、ベース・レイヤ１０１より高いドープ濃度を備えた第三のｎタイプのレイヤ３が配置されている。

第六の電気的に絶縁性のレイヤ６が、エミッタ側１０４に配置され、第四のレイヤ４及びベース・レイヤ１０１を覆い、且つ、第三のレイヤ３を部分的に覆う。導電性の第五のレイヤ５は、第六のレイヤ６の中に完全に埋め込まれている。第四のレイヤ４の中心部分の上方に、第三または第六のレイヤ３，６は、配置されていない。

この第四のレイヤ４の中心部分の上に、第一の電気的接点８が配置され、この第一の電気的接点は、第六のレイヤ６の上も覆う。第一の電気的接点８は、第三のレイヤ３及び第四のレイヤ４と直接電気的に接触する状態にあるが、第五のレイヤ５からは電気的に絶縁されている。

第二のメイン側の上に、バッファ・レイヤとして形成された第七のレイヤ７が、ベース・レイヤ１０１の上に配置されている。第七のレイヤ７の上に、ｎタイプの第一のレイヤ１及びｐタイプの第二のレイヤ２が、一平面内に交互に配置されている。第一のレイヤ１並びに第七のレイヤ７は、ベース・レイヤ１０１より高いドープ濃度を有している。

第二の電気的接点９は、コレクタ側１０３の上に配置され、第一及び第二のレイヤ１，２を覆い、且つ、それらと直接電気的に接触する状態にある。

そのような逆導電半導体デバイス２００’において、フリーホイール・ダイオードが、第二の電気的接点９（その一部がダイオードにおけるカソード電極）を形成する）、ｎタイプの第一のレイヤ１（ダイオードにおけるカソード領域を形成する）、ベース・レイヤ１０１（その一部がダイオードのベース・レイヤを形成する）、ｐタイプの第四のレイヤ４（その一部がダイオードにおけるアノード領域を形成する）と、第一の電気的接点８（ダイオードにおけるアノードを形成する）との間に形成される。

絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）が、第二の電気的接点９（その一部がＩＧＢＴにおけるコレクタ電極を形成する、ｐタイプの第二のレイヤ２（ＩＧＢＴにおけるコレクタ領域を形成する）、ベース・レイヤ１０１（その一部がＩＧＢＴのベース・レイヤを形成する）、第四のレイヤ４（その一部がＩＧＢＴにおけるｐ−ベース領域を形成する）、第三のレイヤ３（ＩＧＢＴにおけるｎタイプのソース領域を形成する）と、第一の電気的接点８（エミッタ電極を形成する）との間に形成される。ＩＧＢＴのオン状態の間、エミッタ電極、ソース領域とｐ−ベース領域との間に、Ｎ−ベース・レイヤの方へ、チャネルが形成される。

ｎタイプの第一のレイヤ１は、第四の領域幅１６を備えた複数の第四の領域１５を有している。ｐタイプの第二のレイヤ２は、第五の領域幅２６を備えた複数の第五の領域２５を有している。第二のレイヤ２は、連続するレイヤを形成し、このレイヤの中で、各第四の領域１５は、連続する第二のレイヤ２により周囲を取り囲まれている。

図２において、第一及び第二のレイヤ１，２が、図１の線Ａ−Ａに沿う断面により、ウエーハエリアの全体の上に示されている。この線は、図２の中にも示されていて、ＲＣ−ＩＧＢＴ２００’が、ウエーハ１００の平面の全体の上で、第一及び第二のレイヤ１，２と同一の構造を有していないことを示している。図（線Ａ−Ａを参照方）の上側の部分の中に、規則的に配置された第四の領域１５及び第五の領域２５の構造が示されている。図２は、図１の線Ａ−Ａの向こうのデバイスを示し、この線は、デバイスのアクティブな領域１１０の中にあり、即ち、図２はまた、デバイスの終端領域１１１をも示している。

図２の下側の部分の中に、第二のレイヤ２が、第六の領域２７（図の中で破線により周囲を取り囲まれている）を更に有していることが示されていて、この第六の領域は、より大きな第六の領域幅２８を有していて、その幅は、何れの第五の領域２５の幅２６よりも大きい。第六の領域２７の幅２８プラス第四の領域１５の幅１６は、第五の領域２５の幅２６プラス第四の領域１５の幅１６の１．５から５倍、大きい。第六の領域２７は、アクティブな領域１１０の境界に配置され、且つ、ウエーハの終端領域１１１に隣接してまたは少なくともその近傍に配置されている。

しかしながら、ＩＧＢＴ及びダイオードの双方は、損失を生じさせる。第六の領域２７（純粋なＩＧＢＴエリアである）は、最大の損失を生じ、それにより、そのような領域で、最高の温度が生ずる。ウエーハの境界の上の、第六の領域２７のの配置のために、半導体デバイスの中の温度分布がそれ故に不均一になる。

更にまた、第六の領域２７の偏心した配置のために、ＩＧＢＴの安全動作エリア（ＳＯＡ）が減少される。その理由は、第六の領域２７が、接合部の終端領域（電気的に非アクティブな領域である）の中に伸びるからである。この配置によって、スナップバック効果もまた、オン状態モードにおいて、より容易に生ずる。US 2008/0135871 A1 に示されたデザインにおいて、ｐドープされたＩＧＢＴエリアが最適化され、即ち、大きくされているが、そのアプローチにより、ダイオードエリアが最小化され、それにより、デバイスの、スナップバック効果に対する感受性をより高めることになる。

米国特許出願公開第 US 2008/0135871 A1 号明細書

本発明の目的は、改善された電気的及び熱的な性質を備えた逆導電半導体デバイスを提供することにある。この目的は、請求項１に基づく逆導電半導体デバイスにより実現される。

本発明の逆導電絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）は、共通のウエーハの上に、フリーホイール・ダイオード及び絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）を有していて、このウエーハの一部が、第一のドープ濃度及びベース・レイヤの厚さを備えた第一の導電性タイプのベース・レイヤを形成する。絶縁ゲート・バイポーラ・トランジスタは、コレクタ側及びエミッタ側を有していて、ここで、コレクタ側は、ウエーハのエミッタ側の反対側に配置される。

ベース・レイヤの厚さは、ウエーハの第一のドープ濃度を備えた部分での、コレクタとエミッタ側の間の、最大の縦方向の距離である。

第一の導電性タイプの且つ第一のドープ濃度より高いドープ濃度の第一のレイヤ、及び第二の導電性タイプの第二のレイヤが、コレクタ側の上に交互に配置される。第一のレイヤは、少なくとも一つのまたは複数の第一の領域を有していて、ここで、各第一の領域は、第一の領域幅を有している。

第二のレイヤは、少なくとも一つまたは複数の第二の領域、及び少なくとも一つまたは複数の第三の領域を有していて、ここで、各第二の領域は、第二の領域幅を有し、第三の領域は、第三の領域幅を有している。

何れの領域（第一、第二のまたは第三の領域）も、領域幅、及び領域境界により周囲を取り囲まれた領域エリアを有している。

実施形態の例において、最短の距離は、前記領域エリアの中のポイントと、前記領域境界上のポイントとの間の、最小の長さである。その実施形態の例において、各領域幅は、全ての前記領域の中の最短の距離の最大値の２倍として規定される。

エミッタ側に、第一の導電性タイプの第三のレイヤ、第二の導電性タイプの第四のレイヤ、及びゲート電極の形態の導電性の第五のレイヤが配置されている。

逆導電半導体デバイスは、電気的にアクティブな領域を有していて、このアクティブな領域は、ウエーハの中のエリアであって、第三のレイヤ、第四のレイヤまたは第五のレイヤの中の何れかを含み且つその下側に配置されている。

以下の幾何学的ルールが、満たされていなければならない：
− 各第三の領域エリアは、その中で、何れか二つの第一の領域が、ベース・レイヤの厚さの２倍より大きい距離を有する範囲である。
− 前記少なくとも一つの第二の領域は、第二のレイヤ（２）の一部であって、前記少なくとも一つの第三の領域（２２）ではない部分である。
− 前記少なくとも一つの第三の領域は、第三の領域境界とアクティブな領域境界との間に、ベース・レイヤの厚さの少なくとも１倍の最小の距離があるように、アクティブな領域の中心部分に配置される。
− 前記少なくとも一つの第三の領域の面積の合計は、アクティブな領域の１０％と３０％の間である。
− 各第一の領域幅は、ベース・レイヤの厚さより小さい。

第三の領域は、パイロットＩＧＢＴ領域を表していて、この領域の中で、低い電流でのスナップバック効果が取り除かれる。この第三の領域とアクティブな領域の境界の間の最小の距離は、良好な熱的な性能のために、且つデバイスのＳＯＡの改善のために、不可欠である。その理由は、パイロットＩＧＢＴは、アクティブ領域から終端領域への遷移部分などのような、チップの遷移部分を含んでいないからである。更にまた、第三の領域を使用することにより、スナップバック挙動が、分散されたより小さなパイロット領域と比較して、改善される。

より小さな第二の領域と比較して、より大きな第三の領域を導入することにより、短縮された構造を備えたデバイスの大きなエリア（第一の領域）が維持される。

第三の領域は、第一及び第二の導電性タイプが交互に並ぶ領域を備えた、短縮された領域により周囲を取り囲まれている。前記少なくとも一つの第二の領域は、第二のレイヤの一部であって、第三の領域ではない部分である。より良いダイオードエリアのために、縞状のデザインが使用されることが可能である。接続領域が、ｐタイプの縞状の第二の領域と大きなｐタイプの第三の領域の間に設けられても良い。

ウエーハの中心部分に純粋なＩＧＢＴエリアを配置することにより、熱流束が改善され、それによって、熱が、全ての方向に分布することが可能になり、熱分布がより均一になる。

小さな第一及び第二の領域は、上記のデザイン・ルールに適合するＩＧＢＴスナップバック・モードに、強い影響を与えないので、それらの寸法が、要求されるダイオードエリアを実現するように調整される。

第一及び第二の領域と比較して、遥かに増大された寸法を備えた第三の領域を導入することにより、ダイオード・モードにおいて動作しないＩＧＢＴ領域として寄与する領域が、作り出される。ｐ−タイプの第三の領域は、パイロット領域として、増大されたＩＧＢＴエリアを確保する。

第一及び第二の領域は、主なる短縮された領域を形成し、その中で、含まれるシリコン領域が、ＩＧＢＴ及びダイオード・モードの双方において、使用される。これらの領域は、主なるＩＧＢＴの電気的性質にも影響を与える。第三の領域は、主として、ＩＧＢＴ対ダイオードエリアの比を決定するためのより高い自由度を与えるために存在していて、このデザイン・アスペクトを、第一の領域のみを含む標準的なアプローチから切り離す。

図１７は、オン状態の特性に対する、コレクタ電流ＩＣ対コレクタ−エミッタ電圧ＶＣＥの関係を示している。曲線Ｂは、標準的な従来技術による逆導電半導体デバイスの挙動、即ち、第一及び第二の領域を備え第三の領域を備えていないデバイスを示す。そのようなデバイスは、非常に強いスナップバック効果を示す。曲線Ｃは、複数のより小さな分散されたパイロットＩＧＢＴの第三の領域を備えたＲＣ−ＩＧＢＴであって、これらの第三領域は、アクティブな領域の２０％の合計面積を備えた接合部の終端領域に隣接して配置されている。１５Ａのあたりに、望ましくない鋭い遷移電流曲線がある。曲線Ｄは、アクティブな領域の２０％の、中央に置かれたパイロットＩＧＢＴの第三の領域を備えた本発明のＲＣ−ＩＧＢＴを示している。遷移電流曲線は、分散された第三の領域（曲線Ｃ）の場合と比べて、遥かにスムーズである。比較のために、曲線Ａは、標準的な従来技術のＩＧＢＴに対する図１７の中に含まれている。本発明のＲＣ−ＩＧＢＴは、標準的なＩＧＢＴの挙動に匹敵している。

代替的な実施形態ににおいて、逆導電半導体デバイスが設けられ、この逆導電半導体デバイスは、共通のウエーハの上に、フリーホイール・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを有していて、このウエーハの一部がベース・レイヤを形成し、このベース・レイヤは、ベース・レイヤの厚さを有し、ここで、絶縁ゲート・バイポーラ・トランジスタは、コレクタ側及びエミッタ側を有している。コレクタ側は、ウエーハのエミッタ側の反対側に配置される。ベース・レイヤの厚さは、図３の中で破線により示されているような厚さである。

第一の導電性タイプの第一のレイヤ及び第二の導電性タイプの第二のレイヤは、コレクタ側の上に交互に配置される。第一のレイヤは、少なくとも一つの第一の領域を有していて、ここで、各第一の領域は、第一の領域幅を有している。第二のレイヤは、少なくとも一つの第二の領域及び第三の領域を有していて、ここで、各第二の領域は、第二の領域幅を有し、第三の領域は、第三の領域幅を有している。

逆導電半導体デバイスは、電気的にアクティブな領域を、更に有している。アクティブな領域は、その中で、デバイスが、オン状態の間に電流を伝えるエリアであって、ＩＧＢＴの場合に、これは、第三のレイヤ、第四のレイヤ、第五のレイヤ及び第六の領域を備えたＭＯＳセルである。第三の領域は、アクティブな領域の中心部分の中に、第三の領域境界とアクティブな領域境界との間に、ベース・レイヤの幅少なくとも１倍の最小の距離があるように、配置されている。

第三の領域の合計面積は、アクティブな領域の全体の１０％と３０％の間である。第三の領域エリアの中で、何れか二つの第一の領域は、ベース・レイヤの幅の２倍より大きい距離を有し、各第一の領域幅は、ベース・レイヤの幅より小さい。実施形態の例において、第三の領域幅２３の幅は、ベース・レイヤの厚さ１０２と等しいかまたはその１倍より大きく、他の実施形態の例において、ベース・レイヤの厚さ１０２の２倍である。

本発明の主題の更なる好ましい実施形態は、従属請求項の中に記載されている。

図１は、従来技術の逆導電ＩＧＢＴの断面図を示す。 図２は、従来技術のＲＣ−ＩＧＢＴの第一及び第二のレイヤの構造の平面図を示す。 図３は、本発明の逆導電ＩＧＢＴの断面図を示す。 図４は、本発明に基づく逆導電ＩＧＢＴの第一及び第二の領域の、構造の平面図を示す。 図５は、本発明に基づく他の逆導電ＩＧＢＴの第一及び第二の領域の、構造の平面図を示す。 図６は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図７は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図８は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図９は、トレンチ・ゲート電極を備えた他の本発明の逆導電ＩＧＢＴの、エミッタ側のレイヤを示す。 図１０は、エンハンスメント・レイヤを備えた他の本発明の逆導電ＩＧＢＴの、エミッタ側のレイヤを示す。 図１１は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図１２は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図１３は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図１４は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図１５は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図６は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図１７は、コレクタ電流ＩＣ対コレクタ−エミッタ電圧ＶＣＥの遷移曲線を示す。 図１８は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図１９は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図２０は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図２１は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図２２は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図２３は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。 図２４は、本発明に基づく他の逆導電ＩＧＢＴの、第一の領域を備えた第一のレイヤ及び第二及び第三の領域を備えた第二のレイヤの構造の平面図を示す。

本発明の主題が、以下のテクストにおいて、添付図面を参照しながら、より詳細に説明される。

図の中で使用されている参照符号及びそれらの意味は、参照符号のリストの中にまとめられている。一般的に、同様なまたは同様に機能する部分には、同一の参照符号が与えられている。ここに記載された実施形態は、例として意図されたものであり、本発明を限定するものではない。

図３の中に、本発明の逆導電半導体デバイス２００の第一の実施形態（逆導電絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）とも呼ばれている）が示されている。このＲＣ−ＩＧＢＴ２００は、第一のメイン側、及び第一のメイン側の反対側の第二のメイン側を備えた、ｎタイプのベース・レイヤ１０１を有していて、第一のメイン側は、統合されたＩＧＢＴにおけるエミッタ側１０４を形成し、第二のメイン側は、統合されたＩＧＢＴにおけるコレクタ側１０３を形成する。ベース・レイヤ１０１は、ウエーハ１００の一部であって、第一の低いドープ濃度を有し且つ第一の導電性タイプの部分であり、典型的に、完成された逆導電絶縁ゲート・バイポーラ・トランジスタにおいて修正されないドープを有している。

その代わりに、このデバイスは、第二の導電性タイプのウエーハから開始して製造されることも可能である、このウエーハの上に、ベース・レイヤ１０１が、例えばエピタキシャル成長により、作り出される。実施形態の例において、ベース・レイヤの厚さ１０２は、ウエーハの第一のドープ濃度を備えた部分の、コレクタとエミッタ側の間の最大の縦方向の距離である。

ｐタイプの第四のレイヤ４が、エミッタ側１０４に配置されている。少なくとも一つのｎタイプの第三のレイヤ３が、エミッタ側１０４にも配置され、第四のレイヤ４により周囲を取り囲まれている。前記少なくとも一つの第三のレイヤ３は、ベース・レイヤ１０１より高いドープ濃度を有している。第六の電気的に絶縁性のレイヤ６が、エミッタ側１０４で、ベース・レイヤ１０１、第四レイヤ４及び第三のレイヤ３の上に配置されている。この第六のレイヤは、前記少なくとも一つの、第三のレイヤ３、第四のレイヤ４及びベース・レイヤ１０１を、少なくとも部分的に覆っている。導電性の第五のレイヤ５は、第六のレイヤ６により前記少なくとも一つの第四のレイヤ４、第三のレイヤ３及びベース・レイヤ１０１から電気的に絶縁されて、エミッタ側１０４に配置されている。典型的には、第五のレイヤ５は、第六のレイヤ６により完全に覆われている。

典型的に、第六のレイヤ６は、第一の電気的に絶縁性のレイヤ６１及び第二の電気的に絶縁性のレイヤ６２を有していて、前者は、好ましくは二酸化シリコンから作られ、後者は、好ましくはまた二酸化シリコンから作られ、好ましくは、第一の電気的に絶縁性のレイヤ６１と同一の材料から作られている。第二の電気的に絶縁性のレイヤ６２は、第一の電気的に絶縁性のレイヤ６１の上を覆っている。図３の中に示されているように、プラナー・ゲート電極として形成された第五のレイヤ５を備えたＲＣ−ＩＧＢＴ２００に対して、第一の電気的に絶縁性のレイヤ６１は、エミッタ側１０４の上面に配置されている。第一の電気的に絶縁性のレイヤ６１と第二の電気的に絶縁性のレイヤ６２（それらが第六のレイヤ６を形成する）の間に、第五のレイヤ５（ゲート電極を形成する）が埋め込まれ、典型的には、完全に埋め込まれる。このようにして、第五のレイヤ５は、第一の電気的に絶縁されたレイヤ６１により、ベース・レイヤ１０１、第四及び第三のレイヤ４，３から分離される。第五のレイヤ５は、典型的には、高濃度にドープされたポリシリコン、またはアルミニウムのような金属から作られる。

前記少なくとも一つの第三のレイヤ３、第五のレイヤ５及び第六のレイヤ６は、第四のレイヤ４の上方に開口が作られるように形成される。この開口は、前記少なくとも一つの第三のレイヤ３、第五のレイヤ５及び第六のレイヤ６により周囲を取り囲まれている。

第一の電気的接点８は、エミッタ側１０４で、開口の中に配置され、それによって、この第一の電気的接点は、第四のレイヤ４及び第三のレイヤ３と直接電気的に接触する状態にある。この第一の電気的接点８は、典型的には、第六のレイヤ６の上も覆うが、第二の電気的に絶縁性のレイヤ６２により第五のレイヤ５から分離され、それにより、電気的に絶縁されている。

ｎタイプの第一のレイヤ１及びｐタイプの第二のレイヤ２は、コレクタ側１０３の上に配置され、第一のレイヤ１は、ベース・レイヤ１０１の第一のドープ濃度より高いドープ濃度を有している。第一及び第二のレイヤ１，２は、同一の平面の中に配置されることが可能であり、または、その代わりに、それらのレイヤが異なる平面の中に配置されることも可能である。これに対して、第一及び第二のレイヤ１，２からの平面は、互いから距離を開けて配置され、好ましくは、少なくとも、そのレイヤの、コレクタ側１０３から遠く離れて配置された部分の厚さにより、互いから距離を開けて配置されている。そのような第一及び第二のレイヤ１，２を備えたデバイスは、異なる平面の中に配置され、それらの製造方法は、出願番号 EP 07150162 及び EP 07150165 の欧州特許出願から既に知られている。

半導体デバイスは、電気的にアクティブな領域１１０及び終端領域１１１を有していて、終端領域は、アクティブな領域１１０の周りを、基板の縁まで取り囲んでいる。アクティブな領域１１０は、その中で、オン状態の間に、デバイスが電流を伝えるエリアであって、ＩＧＢＴの場合に、これはＭＯＳセルである。アクティブな領域は、ウエーハの中で、第三のレイヤ３及び第四のレイヤ４を含み、且つ、第三のレイヤ３、第四のレイヤ４及び第五のレイヤ５の下側に配置されたエリアである。ここで、領域の下側という表現は、ウエーハの中でエミッタ側１０４とコレクタ側１０３の間に配置されている領域であって、その中に第三のレイヤ３、第四のレイヤ４または第五のレイヤ５の中の何れかが配置されている領域を意味している。

終端領域１１１の中に、典型的には、第一及び第二の領域１０，２０が配置されるが、その代わりに、この領域が、単一のｎドープされた領域または単一のｐドープされた領域から構成されていても良い。終端領域の中で、そのような第一及び第二の領域１０，２０の上面に、または、コレクタ側１０３の上の単一のｎまたはｐタイプの領域のみに、第三のレイヤ３、第四のレイヤ４またはゲート電極の何れも、配置されていない。

第二の電気的接点９が、コレクタ側１０３の上に配置され、この第二の電気的接点は、前記少なくとも一つの第一及び第二のレイヤ１，２と直接電気的に接触する状態にある。典型的に、Ｔｉ，Ｎｉ，ＡｕまたはＡｌが、第二の電気的接点９のための材料として選択される。

本発明のＲＣ−ＩＧＢＴ２００において、ダイオードが、第一の電気的接点８（ダイオードにおけるアノード電極を形成する）、第四のレイヤ４（その一部がアノード・レイヤを形成する）、ベース・レイヤ１０１（その一部がダイオードのためのベース・レイヤを形成する）、ｎタイプの第一のレイヤ１（このレイヤがカソード・レイヤを形成する）と、第二の電気的接点９（カソード電極を形成する）との間に、形成される。

本発明のＲＣ−ＩＧＢＴ２００において、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）が、第一の電気的接点８（ＩＧＢＴにおけるエミッタ電極を形成する）、第三のレイヤ３（ソース領域を形成する）、第四のレイヤ４（その一部がチャネル領域を形成する）、ベース・レイヤ１０１（その一部がＩＧＢＴのためのベース領域を形成する）、ｐタイプの第二のレイヤ２（コレクタ・レイヤを形成する）と、第二の電気的接点９（その一部がコレクタ電極を形成する）との間に形成される。

プラナー・ゲート電極を備えた本発明のＲＣ−ＩＧＢＴの代わりに、本発明のＲＣ−ＩＧＢＴは、第五のレイヤ５’を有していても良く、この第五のレイヤは、図９に示されているように、トレンチ・ゲート電極として形成される。トレンチ・ゲート電極は、第四のレイヤ４と同一の平面の中に、且つ第三のレイヤ３に隣接して配置され、第一の絶縁レイヤ６１により互いから分離され、この第一の絶縁レイヤはまた、第五のレイヤ５’をベース・レイヤ１０１から分離する。第二の絶縁レイヤ６２は、トレンチ・ゲート電極として形成された第五のレイヤ５’の上面の上に配置され、このようにして、第五のレイヤ５’を、第一の電気的接点８から絶縁する。

ｎタイプの第一のレイヤ１は、少なくとも一つまたは複数の第一の領域１０を有していて、ここで、各第一の領域１０は、第一の領域幅１１を有している。典型的に、第一のレイヤ１は、複数の第一の領域１０を有している。ｐタイプの第二のレイヤ２は、少なくとも一つまたは複数の第二の領域２０及び少なくとも一つまたは複数の第三の領域２２を有していて、ここで、各第二の領域２０は、第二の領域幅２１を有し、第三の領域２２は、第三の領域幅２３を有している。

第一、第二及び第三の領域の中の何れも、領域幅、及び領域境界により周囲を取り囲まれた領域エリアを有している。

実施形態の例において、最短の距離は、前記領域エリアの中のポイントと領域境界の上のポイントの間の最小の長さである。領域幅は、コレクタ側１０３に対して平行な平面内で測定される。各領域幅は、この実施形態の例において、前記領域の中の各最短の距離の最大値の２倍として規定される。

図４は、図３の線Ｂ−Ｂに沿う、第一及び第二のレイヤ１，２を通る断面を示す。この線はまた、ウエーハ１００の全平面の上で、ＲＣ−ＩＧＢＴが第一及び第二のレイヤ１，２と同一の構造を有していないことをを示すために、図４の中にも示されている。図４及び５に示されているように、第一及び第二のレイヤ１，２がその中で第一及び第二の領域１０，２０のみを有している部分があり、それらは、例えば図６，７及び８の中にも、線Ｂ−Ｂに沿って、存在している。ＲＣ−ＩＧＢＴ２００の他の部分において、第一及び第二のレイヤ１，２は、第三の領域２２を有していて、この第三の領域は、パイロット領域を形成している。

各第三の領域エリアは、その中で何れか二つの第一の領域１０がベース・レイヤ１０２の厚さの２倍より大きい距離を有しているエリアである。それは、第三の領域２２が、互いに対してより小さな距離を有している第一の領域１０により周囲を取り囲まれていても良いが、第三の領域エリアを横切っていて、何れか二つの第一の領域１０の間の距離が、ベース・レイヤの厚さ１０２の２倍より大きくなければならない、と言うことを意味している。他の好ましい実施形態において、各第三の領域エリアは、その中でが何れか二つの第一の領域１０が、ベース・レイヤの厚さ１０２の、２．５倍より大きい、特に３倍より大きい距離を有しているエリアである。前記少なくとも一つの第二の領域は、第二のレイヤ２の一部であって、前記少なくとも一つの第三の領域２２ではない部分である。

第三の領域２２、即ちｐドープされたエリアは、その中で何れか二つの第一の領域１０が、ベース・レイヤ１０２の厚さの２倍より大きい距離を有しているエリアであって、アクティブな領域の中心部分の中に、第三の領域境界とアクティブな領域境界の間に、ベース・レイヤの厚さ１０２の少なくとも１倍の最小の距離があるように、特に，ベース・レイヤの厚さ１０２の２倍の最小の距離があるように、配置されている。前記少なくとも一つの第三の領域２２のエリアの合計は、アクティブな領域１１０の１０％と３０％の間である。更にまた、各第一の領域幅１１は、ベース・レイヤの厚さ１０２より小さい。

第二の領域２０及び第一の領域１０は、短縮された領域を形成する。第二の領域２０は、第二の導電性タイプの領域であって、第三の領域２２ではない領域である。他の好ましい実施形態において、少なくとも一つの第二の領域幅２１は、ベース・レイヤの厚さ１０２と等しいかまたはその１倍より大きく、特に、各第二の領域幅２１は、ベース・レイヤの厚さ１０２と等しいかまたはそれより大きく、各第一の領域幅１１は、ベース・レイヤの厚さ１０２より小さい。

他の好ましい実施形態において、第二及び第三の領域２０，２２の合計面積は、ウエーハ１００の全面積に対して、７０％から９０％までの間である。そのようなデバイスにおいて、第一の領域１０の合計面積は、ウエーハ１００の全面積に対して、１０％から３０％までの間である。

更なる好ましい実施形態において、前記少なくとも一つの第三の領域２２のエリアの合計は、１５％から２５％までの間であり、典型的には、アクティブな領域に対して約２０％である。

第一及び第二の領域１０，２０に対する典型的なデザインは、縞状のデザイン（図４または５に示されているように）、または、第三の領域が第一及び第二の領域により周囲を取り囲まれ、第一及び第二の領域が、互いに周りを取り囲む外形形状を備えた自己完結型の形状であるデザインである。そのようなデザインにおいて、第一の領域１０は、実施形態の例において、正方形、矩形または円形（これらの領域は、互いに周囲を取り囲むリングとして形成される）の外形形状であって良い。しかしながら、何れかの適切なデザインが、第一及び第二の領域に対して使用されても良い。

短縮された第一のおよび／または第二の領域１０，２０の幅１１，２１は、ウエーハのエリアの全体に亘って一定であることが可能であり、それによって、第一及び第三の領域１０，２０が、例えば、図４及び５に示されているように、ウエーハ１００の上で、規則的な幾何学的形状で配置されるが、それらの幅が、ウエーハ１００の上で変化しても良い。第二の領域２０が縞として形成される場合、これらの縞は、図４及び５に示されているように、第一の領域により周囲を取り囲まれることが可能であるが、第一及び第二の領域が、図２１に示されているように、アクティブな領域の境界の一方の側から他の側へ伸びても良い。

図１８から２４において、デバイスのアクティブな領域１１０のみが示されている。終端領域１１１は、その中に第一及び第二の領域１０，２０が典型的に配置されるが、その代わりに、この領域が、ｎドープされた領域またはｐドープされた領域から構成されていても良く、それらの領域が、アクティブな領域１１０の周りを取り囲む。

図１８から２１に示されているように、第二の領域２０の幅２１が、ウエーハ１００の上で、第二の領域の、前記少なくとも一つの第三の領域の境界の直ぐ近くに配置されている部分から、アクティブな領域の境界の方へ、第二の領域の幅が減少するように、変化しても良い。第二の領域は、これらの図の中に、実線で示されている。そのようなデバイスに対して、第一の領域１０の幅１１が一定であっても良く（図１８）、または、それが変化しても良く、例えば、それがアクティブな領域の境界の方へ（図１９）減少しても良い。

オプションとして、しかしながら必ずしも必要ではないが、第二の領域が、第三の領域と同一のデザインの領域境界を有していても良く、より大きな寸法を備えていても良い。図１８において、第二の領域は、正方形であって、第三の領域の周りを取り囲んでいる。図２０は、典型的に、第三及び第二の領域を円として示している。図２１は、これらの領域を縞として示している。

全ての場合において、アクティブな領域の中の第一及び第二の領域は、以上で与えられた幾何学的ルールを満たす。図２１に示されているように、第二の領域の幅の減少が、一方向のみに存在していても良く（例えば、幅の方向、即ち矩形または縞の長さ方向に対して垂直の方向）、これに対して、他の方向については、幅が一定であっても良い（矩形の長さ方向に）。方向は、コレクタ側１０３に対して平行な平面内で測定される。

デバイスの中のパイロット領域としての、大きな第三の領域の存在により、初期のスナップバックが取り除かれる。残されている第二の領域が、より小さい寸法を有しているので、これらのｐドープされた領域が交互にオンにされ、オン状態特性における負の抵抗のジャンプを生じさせるとき、二次的なスナップバックが存在する場合がある。第三の領域の近傍により大きな幅を備えた第二の領域を有することにより、そしてそれに続く第二の領域幅を減らすことにより、スムーズな遷移が実現され、それによって、スナップバック効果が、更に低減され、更にはなくなることもある。

ある実施形態の例において、第三の領域２２は、単一の領域から成る（図６，７，８，１１，１２及び１３に示されているように）。第三の領域は、その代わりに、複数の領域を有していても良く、それらの領域は、最大でベース・レイヤの厚さの２倍で、特に、最大でベース・レイヤの厚さの１倍で、互いから分離される（図１４，１５，１６）。複数の領域を有する第三の領域場合、典型的に、第一の領域は、第三の領域に属する二つの領域の間に配置され、または、少なくとも中間スペースが、第一の領域を有している、即ち、中間スペースが、第一及び第二の領域を有している。

他の典型的な実施形態において、第一の領域１０が、ウエーハ１００の上の縞として配置される。複数の縞が列状に配置され、そして、複数のそのような列は、アクティブな領域１１０の中にのコラム状に配置される。

他の実施形態の例において、第三の領域２２は、アクティブな領域１１０の中で各第二の領域２０に接続される。

単数または複数の第三の領域または領域２２は、他の好ましい実施形態において、正方形、矩形、円形、星形、菱形、三連星形（tri-strar）、または六角形または他の多角形デザインのような多角形形状を有している。

図６は、正方形の形状を備えた、そのような第三の領域２２を示し、これに対して、図７は、円形の形状を備えた第三の領域２２を示している。図６から８において、第一及び第二の領域１０，２０は、図の明瞭にするために、１０，２０で示されたエリアのハッチングによってのみ示されているが、ハッチングが施されたエリアは、例えば、図４及び５に示されているように、第一及び第二の領域１０，２０が交互に並ぶエリアであることを意味している。

最短の距離は、前記領域エリアの中のポイントと前記領域境界上のポイントの間の最小の長さである。前記領域の中での、何れの最短の距離の最大値は、正方形デザイン（図６）に対して、正方形の中心ポイントと境界線の中の何れかの中央ポイントとの間の距離である。これは、デバイスのスイッチングの間に、チャージを均等化するための最長の距離である。領域幅は、この最大値の２倍として規定され、即ち、この幅は、正方形の縁の長さである。

第三の領域２２の円形の形状に対して、図７に示されているように、第三の領域幅２３は、第三の領域の直径に対応する（再び、最大値は、円の中心ポイントから円形の第三の領域の境界の上何れかのポイントまでとして測定される。

第三の領域２２が、伸ばされた指部（突出部）を備えた（例えば、十字形の形状を備えた）星形の形状を有することにより、熱分布が改善されることが可能であり、その理由は、第三の領域２２のサイズを増大する必要無く、このＩＧＢＴエリアの中で熱が作り出されるからである。星形の形状は、領域の各中心エリアであって、少なくとも三つのそのような突出部を備えた突出部（指状部）により周囲を取り囲まれた領域を意味している。十字形は、図８に示されているように、四つのそのような突出部により形成される。当然にまた、三角形における三本の指部（三本の腕の星形または三連星形の形状）または星形のデザインにおける五つ以上の指部などのような、４以外の他の数の指部が、星形のデザインの中で使用されることも可能である。

実施形態の例において、指部は、その中で幅がそのエリアの長さより小さいエリアとして理解されるべきである。そのような指部は、十字形として形成されることが可能であり（図８）、しかし、当然にまた、４以外の指部の他の数も、三角形において３本の指部または星形のデザインにおいて５本以上の指部として使用されることが可能である。

図８は、十字形の形態の第二のパイロット領域２２を示している。この場合に対して、“最短の距離の最大値”（第三の領域幅２３）が何であるかについて説明するために、十字形が四つの外側の矩形及び中心の矩形に、仮想的に分轄されている。十字形の領域の中のポイントと、十字形の領域の境界との間の、各最短の距離の内の最大値は、十字形の中心の矩形の中央ポイントから、二つの隣接する外側の矩形が隣接する四つのポイントの内の一つまでに、存在する。第三の領域幅２３は、この最大値の２倍であって、破線で示されている。最大値は、もし、デバイスがオン・オフの間またはオフ・オンの間で入れ替えられた場合に、領域をチャージしまたはディスチャージするために、電子または空孔が流れなければならない最長の経路である。

図２２は、本発明のデバイスの他の実施形態の例を示していて、その中で正方形のデザインの第三の領域２２が、第二の領域２０に接続され、この第二の領域は、アクティブな領域１１０の境界に伸びている。複数の第三の領域２２を有するデバイスの場合、これらの領域２２は、第二の領域２０により互いに接続される。他の実施形態の例において、アクティブな領域１１０の境界まで拡大する第二の領域２０が、少なくとも第三の領域とアクティブな領域の境界の間に、径方向に配置されている。“径方向”と言う用語は、第二の領域がアクティブな領域の境界への短い接続であるように、第二の領域が第三の領域２２の周りに星形状に配置されていることを意味している。

図２３は、十字形デザインの第三の領域を示し、図２４は、縞状のデザインの第三の領域を示している。これらの図において、第二の領域の部分のみが、第三の領域境界からアクティブな領域境界まで、放射状に広がり、それによって、最短の接続を形成している。例えば、正方形、矩形または星形の隅で、第一の領域の間の距離が大きくなることがないように（即ち、第一の領域距離に対する幾何学的ルールが満たされるように）、第二の領域が伸びている。

デバイスの中のパイロット領域としての、大きな第三の領域の存在により、初期のスナップバックが取り除かれる。第二の領域のより小さいサイズのために、もし、第二の領域が第三の領域から切り離されている場合に、これらのｐドープされた領域が交互にオンにされ、オン状態特性の中で負の抵抗のジャンプが生じたとき、二次的なスナップバックが存在する場合がある。第二の領域に接続された第三の領域を有することにより、そして、第二の領域を第三の領域とアクティブな領域の境界の間に放射状に伸ばすことにより、スナップバック効果が、更に低減され、更には無くなることもある。

図３にもに示されているように、他の実施形態において、ＲＣ−ＩＧＢＴ１０がｎタイプの第七のレイヤ７を更に有していても良く、この第七のレイヤは、ベース・レイヤ１０１と第一及び第二のレイヤ１，２の間に、それぞれ配置され、且つこの第七のレイヤ７は、ベース・レイヤ１０１より高いドープ濃度を有している。

第七のレイヤ７は、好ましくは、最大で、１＊１０^１６ｃｍ^−３の最大ドープ濃度を有している。

図１０に示されている他の好ましい実施形態において、第八のｎドープされたレイヤ４１が、エンハンスメント・レイヤとして形成され、より低いオン状態損失を有するために、第四のレイヤ４とベース・レイヤ１０１の間に配置されている。第八のレイヤ４１は、ベース・レイヤ１０１から第四のレイヤ４を分離し、そして、ベース・レイヤ１０１より高いドープ濃度を有している。第八のレイヤ４１は、プラナー・ゲート・デザインにおいて、並びにトレンチ・ゲート・デザインにおいて、存在することが可能である。

他の実施形態において、レイヤの導電性タイプが入れ替えられる。即ち、第一の導電性タイプの全てのレイヤがｐタイプ（例えば、ベース・レイヤ１０１）であり、第二の導電性タイプ全てのレイヤがｎタイプの（例えば、第四のレイヤ４）である。

本発明の逆導電半導体デバイス２００は、例えば、コンバータの中で使用されることも可能である。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
[１]逆導電半導体デバイス（２００）であって：
共通のウエーハ（１００）の上に、フリーホイール・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを有し、このウエーハ（１００）の一部が、第一のドープ濃度及びベース・レイヤの厚さ（１０２）を備えた第一の導電性タイプのベース・レイヤ（１０１）を形成し、
前記絶縁ゲート・バイポーラ・トランジスタは、ウエーハ（１００）の、コレクタ側（１０３）、及びコレクタ側（１０３）の反対側のエミッタ側（１０４）を有し、
前記ベース・レイヤの厚さ（１０２）は、ウエーハの第一のドープ濃度を備えた部分の、コレクタ側（１０３）とエミッタ側（１０４）の間の最大の縦方向の距離であり、
第一の導電性タイプで、且つ第一のドープ濃度より高いドープ濃度の第一のレイヤ（１）、及び第二の導電性タイプの第二のレイヤ（２）が、コレクタ側（１０３）の上に交互に配置され、
第一の導電性タイプの第三のレイヤ（３）、第二の導電性タイプの第四のレイヤ（４）、及びゲート電極の形態の導電性の第五のレイヤ（５）が、エミッタ側（１０４）に配置され、
第一のレイヤ（１）は、少なくとも一つの第一の領域（１０）を有し、各第一の領域（１０）は、第一の領域幅（１１）を有し、
第二のレイヤ（２）は、少なくとも一つの第二の領域（２０）及び少なくとも一つの第三の領域（２２）を有し、各第二の領域（２０）は、第二の領域幅（２１）を有し、各第三の領域（２２）は、第三の領域幅（２３）有し、
何れのの領域も、領域境界により周囲を取り囲まれた、領域幅及び領域エリアを有し、
最短の距離は、前記領域エリアの中のポイントと前記領域境界上のポイントの間の最小の長さであり、
各領域幅は、前記領域の中の全ての最短の距離の最大値の２倍として規定され、
当該逆導電半導体デバイス（２００）は、電気的にアクティブな領域（１１０）を有し、このアクティブな領域（１１０）は、ウエーハ（１００）の中のエリアであって、第三のレイヤ（３）、第四のレイヤ（４）及び第五のレイヤ（５）を含み、且つそれらの下側に配置されたエリアである、
逆導電半導体デバイスにおいて、
各第三の領域エリアは、その中で何れか二つの第一の領域（１０）が、ベース・レイヤの厚さ（１０２）の２倍より大きな距離を有しているエリアであって、前記少なくとも一つの第二の領域は、第二のレイヤ（２）の部分であって、前記少なくとも一つの第三の領域（２２）に該当しない部分であり、
前記少なくとも一つの第三の領域（２２）は、前記アクティブな領域（１１０）の中心部分の中に、第三の領域境界と前記アクティブな領域境界の間に、ベース・レイヤの厚さ（１０２）の少なくとも１倍の最小の距離があるように配置され、
前記少なくとも一つの第三の領域（２２）のエリアの合計は、前記アクティブな領域（１１０）の１０％と３０％の間であり、
各第一の領域幅（１１）は、ベース・レイヤの厚さ（１０２）より小さいこと、
を特徴とする逆導電半導体デバイス。
[２]下記特徴を有する前記[１]に記載の逆導電半導体デバイス（２００）：
少なくとも一つのまたはそれぞれの第二の領域幅（２０）は、ベース・レイヤの厚さ（１０２）より大きい。
[３]下記特徴を有する前記[１]または[２]に記載の逆導電半導体デバイス（２００）：
各第三の領域エリアは、その中で何れか二つの第一の領域（１０）が、ベース・レイヤの厚さ（１０２）の２．５または３倍より大きい距離を有しているエリアである。
[４]下記特徴を有する前記[１]から[３]の何れか１つに記載の逆導電半導体デバイス（２００）：
前記第三の領域（２２）は、正方形、矩形、円形、星形、菱形または六角形の形状を有している。
[５]下記特徴を有する前記[４]に記載の逆導電半導体デバイス（２００）：
前記第三の領域（２２）は、星形の形状を有し、三連星を形成する三つの突出部、十字形を形成する四つの突出部、または五つ以上の突出部を備えている。
[６]下記特徴を有する前記[１]から[５]の何れか１つに記載の逆導電半導体デバイス（２００）：
前記少なくとも一つの第三の領域（２２）は、前記アクティブな領域（１１０）の中ので、少なくとも一つのまたはそれぞれの第二の領域（２０）に接続されている。
[７]下記特徴を有する前記[６]に記載の逆導電半導体デバイス（２００）：
前記少なくとも一つの第三の領域（２２）は、単一の第三の領域であり、
または、少なくとも二つの第三の領域（２２）は、第二の領域（２０）を介して互いに接続され、
且つ、前記単一の第三の領域または前記少なくとも二つの第三の領域は、第二の領域（２２）に接続され、この第二の領域は、前記アクティブな領域（１１０）の境界に伸びている。
[８]下記特徴を有する前記[６]または[７]に記載の逆導電半導体デバイス（２００）：
第二の領域（２２）の少なくとも一部または全ては、前記少なくとも第三の領域（２２）から、前記アクティブな領域（１１０）の境界へ、径方向に伸びている。
[９]下記特徴を有する前記[１]から[８]の何れか１つに記載の逆導電半導体デバイス（２００）：
前記少なくとも一つの第一の領域（１０，２０）は、ウエーハ（１００）の上の縞として配置されている。
[１０]下記特徴を有する前記[９]に記載の逆導電半導体デバイス（２００）：
複数の縞が、列状に配置され、複数のそのような列が、前記アクティブな領域の中のの複数のコラムの中に配置されている。
[１１]下記特徴を有する前記[１]から[８]の何れか１つに記載の逆導電半導体デバイス（２００）：
第一及び第二の領域（１０，２０）は、互いに周囲を取り囲む自己完結型の形状を有している。
[１２]下記特徴を有する前記[１１]に記載の逆導電半導体デバイス（２００）：
第一及び第二の領域（１０，２０）は、正方形、矩形または円形の外形形状を有している。
[１３]下記特徴を有する前記[１]から[１２]の何れか１つに記載の逆導電半導体デバイス（２００）：
前記少なくとも一つの第一のおよび／または第二の領域（１０，２０）の幅（１１，２１）は、ウエーハ（１００）の上で変化するか、または、
少なくとも一つの第一のおよび／または第二の領域（１０，２０）の幅（１１，２１）は、ウエーハ（１００）に亘って一定である。
[１４]下記特徴を有する前記[１３]に記載の逆導電半導体デバイス（２００）：
前記第二の領域（１０，２０）の幅（１１，２１）は、第二の領域の幅が、前記少なくとも一つの第三の領域の境界の直ぐ近くに配置された第二の領域から、前記アクティブな領域の境界の方へ、少なくとも一つの方向で、減少するように、ウエーハ（１００）の上で変化する。
[１５]下記特徴を有する前記[１]から[１４]の何れか１つに記載の逆導電半導体デバイス（２００）：
前記第一の領域（１０，１２）の合計面積は、アクティブな領域に対して、１０％から３０％までの間である。
[１６]下記特徴を有する前記[１]から[１５]の何れか１つに記載の逆導電半導体デバイス（２００）：
前記デバイスは、ベース・レイヤ（１０１）より高いドープ濃度を備えた第七のレイヤ（７）を、更に有していて、この第七のレイヤ（７）は、ベース・レイヤ（１０１）と第一及び第二のレイヤ（１，２）の間に配置されている。
[１７]下記特徴を有する前記[１]から[１６]の何れか１つに記載の逆導電半導体デバイス（２００）：
前記少なくとも一つの第三の領域（２２）の合計面積は、前記アクティブな領域の全体の１５％と２５％の間であり、特に、約２０％である。
[１８]下記特徴を有する前記[１]から[１７]の何れか１つに記載の逆導電半導体デバイス（２００）：
前記少なくとも一つの第三の領域（２２）は、単一の領域から成り、または、
前記少なくとも一つの第三の領域（２２）は、複数の領域を有し、それらの領域は、最大でベース・レイヤの厚さ（１０２）の２倍、特に、最大でベース・レイヤの厚さ（１０２）１倍、互いから分離されている。
[１９]下記特徴を有する前記[１]から[１８]の何れか１つに記載の逆導電半導体デバイス（２００）：
第三の領域境界とアクティブな領域境界の間に、ベース・レイヤの厚さ（１０２）の少なくとも２倍の、最小の距離がある。
[２０]下記特徴を有する前記[１]から[１９]の何れか１つに記載の逆導電半導体デバイス（２００）：
前記導電性の第五のレイヤ（５）は、トレンチ・ゲート電極またはプラナー・ゲート電極として形成されている。
[２１]下記特徴を有する前記[１]から[２０]の何れか１つに記載の逆導電半導体デバイス（２００）：
第四のレイヤ（４）より高いドープ濃度を有する、前記第二の導電性タイプの第八のレイヤ（４１）が、第四のレイヤ（４）とベース・レイヤ（１０１）の間に配置されている。

１…第一のレイヤ、１０…第一の領域、１１…第一の領域幅、１５…第四の領域、１６…第四の領域幅、２…第二のレイヤ、２０…第二の領域、２１…第二の領域幅、２２…第三の領域、２３…第三の領域幅、２５…第五の領域、２６…第五の領域幅、２７…第六の領域、２８…第六の領域幅、３…第三のレイヤ、４…第四のレイヤ、４１…第八のレイヤ、５，５’…第五のレイヤ、６…第六のレイヤ、６１…第一の電気的に絶縁性のレイヤ、６２…第二の電気的に絶縁性のレイヤ、７…第七のレイヤ、８…第一の電気的接点、９…第二の電気的接点、１００…ウエーハ、１０１…ベース・レイヤ、１０２…ベース・レイヤの幅、１０３…コレクタ側、１０４…エミッタ側、１１０…アクティブな領域、１１１…終端領域、１１２…第三の領域境界とアクティブな領域に対する境界の間の距離、２００，２００’…ＲＣ−ＩＧＢＴ。

Claims (21)

1. 逆導電半導体デバイス（２００）であって、
   前記逆導電半導体デバイス（２００）は、共通のウエーハ（１００）の上に、フリーホイール・ダイオード及び絶縁ゲート・バイポーラ・トランジスタを有し、このウエーハ（１００）の一部が、第一のドープ濃度及びベース・レイヤの厚さ（１０２）を備えた第一の導電性タイプのベース・レイヤ（１０１）を形成し、
   前記絶縁ゲート・バイポーラ・トランジスタは、ウエーハ（１００）の、コレクタ側（１０３）、及びコレクタ側（１０３）の反対側のエミッタ側（１０４）を有し、
   前記ベース・レイヤの厚さ（１０２）は、ウエーハの第一のドープ濃度を備えた部分の、コレクタ側（１０３）とエミッタ側（１０４）との間の最大の縦方向の距離であり、
   第一の導電性タイプであり且つ第一のドープ濃度より高いドープ濃度の第一のレイヤ（１）、及び第二の導電性タイプの第二のレイヤ（２）が、コレクタ側（１０３）の上に交互に配置され、
   第一の導電性タイプの第三のレイヤ（３）、第二の導電性タイプの第四のレイヤ（４）、及びゲート電極の形態の導電性の第五のレイヤ（５）が、エミッタ側（１０４）に配置され、
   第一のレイヤ（１）は、少なくとも一つの第一の領域（１０）を有し、各第一の領域（１０）は、第一の領域幅（１１）を有し、
   第二のレイヤ（２）は、少なくとも一つの第二の領域（２０）及び少なくとも一つの第三の領域（２２）を有し、各第二の領域（２０）は、第二の領域幅（２１）を有し、各第三の領域（２２）は、第三の領域幅（２３）有し、
   何れの領域も、領域境界により周囲を取り囲まれた領域エリア、及び領域幅を有し、
   最短の距離は、前記領域エリアの中のポイントと前記領域境界上のポイントとの間の最小の長さであり、
   各領域幅は、前記最短の距離の最大値の２倍として規定され、
   当該逆導電半導体デバイス（２００）は、電気的にアクティブな領域（１１０）を有し、このアクティブな領域（１１０）は、ウエーハ（１００）の中のエリアであって、第三のレイヤ（３）、第四のレイヤ（４）及び第五のレイヤ（５）を含み、且つそれらの下側に配置されたエリアであり、
   各第三の領域エリアは、その中で何れか二つの第一の領域（１０）が、ベース・レイヤの厚さ（１０２）の２倍より大きな距離を有しているエリアであって、前記少なくとも一つの第二の領域は、第二のレイヤ（２）の部分であって、前記少なくとも一つの第三の領域（２２）に該当しない部分であり、
   前記第三の領域の領域境界と前記アクティブな領域の領域境界との間に、ベース・レイヤの厚さ（１０２）の少なくとも１倍の最小の距離があるように、前記少なくとも一つの第三の領域（２２）が、前記アクティブな領域（１１０）の中心部分の中に配置され、
   前記少なくとも一つの第三の領域（２２）のエリアの合計は、前記アクティブな領域（１１０）の１０％と３０％との間であり、
   各第一の領域幅（１１）は、ベース・レイヤの厚さ（１０２）より小さく、
   前記第三の領域は、少なくとも三つの突出部を備えた星形の形状を有する、
   ことを特徴とする、逆導電半導体デバイス。
2. 少なくとも一つのまたはそれぞれの第二の領域幅（２１）は、ベース・レイヤの厚さ（１０２）より大きいことを特徴とする、請求項１に記載の逆導電半導体デバイス（２００）。
3. 各第三の領域エリアは、その中で何れか二つの第一の領域（１０）が、ベース・レイヤの厚さ（１０２）の２．５または３倍より大きい距離を有しているエリアであることを特徴とする、請求項１または２に記載の逆導電半導体デバイス（２００）。
4. 前記第三の領域（２２）は、正方形、矩形、円形、星形、菱形または六角形の形状を有しており、
   前記星形の形状は、少なくとも三つの突出部を備えた中心エリアを有する領域である、
   ことを特徴とする、請求項１乃至３の何れか１項に記載の逆導電半導体デバイス（２００）。
5. 前記第三の領域（２２）は、星形の形状を有し、三つの突出部、十字形を形成する四つの突出部、または五つ以上の突出部を備えていることを特徴とする、請求項４に記載の逆導電半導体デバイス（２００）。
6. 前記少なくとも一つの第三の領域（２２）は、前記アクティブな領域（１１０）の中の、少なくとも一つのまたはそれぞれの第二の領域（２０）に接続されていることを特徴とする、請求項１乃至５の何れか１項に記載の逆導電半導体デバイス（２００）。
7. 前記少なくとも一つの第三の領域（２２）は、単一の第三の領域であり、
   または、少なくとも二つの第三の領域（２２）は、第二の領域（２０）を介して互いに接続され、
   且つ、前記単一の第三の領域または前記少なくとも二つの第三の領域は、第二の領域（２２）に接続され、この第二の領域は、前記アクティブな領域（１１０）の領域境界に伸びていることを特徴とする、請求項６に記載の逆導電半導体デバイス（２００）。
8. 第二の領域（２２）の少なくとも一部または全ては、前記少なくとも第三の領域（２２）から、前記アクティブな領域（１１０）の領域境界へ、径方向に伸びていることを特徴とする、請求項６または７に記載の逆導電半導体デバイス（２００）。
9. 前記少なくとも一つの第一の領域（１０）は、ウエーハ（１００）の上の縞として配置されていることを特徴とする、請求項１乃至８の何れか１項に記載の逆導電半導体デバイス（２００）。
10. 複数の縞が、列状に配置され、複数のそのような列が、前記アクティブな領域の中の複数のコラムで配置されていることを特徴とする、請求項９に記載の逆導電半導体デバイス（２００）。
11. 第一及び第二の領域（１０，２０）は、互いに周囲を取り囲む自己完結型の形状を有していることを特徴とする、請求項１乃至８の何れか１項に記載の逆導電半導体デバイス（２００）。
12. 第一及び第二の領域（１０，２０）は、正方形、矩形または円形の外形形状を有していることを特徴とする、請求項１１に記載の逆導電半導体デバイス（２００）。
13. 前記少なくとも一つの第一及び第二の領域（１０，２０）の第１及び第２の領域幅（１１，２１）は、ウエーハ（１００）の上で変化するか、または、
    少なくとも一つの第一及び第二の領域（１０，２０）の第１及び第２の領域幅（１１，２１）は、ウエーハ（１００）に亘って一定であることを特徴とする、請求項１乃至１２の何れか１項に記載の逆導電半導体デバイス（２００）。
14. 前記第二の領域（２０）の第２の領域幅（２１）は、第二の領域の第２の領域幅が、前記少なくとも一つの第三の領域の領域境界の直ぐ近くに配置された第二の領域から、前記アクティブな領域の領域境界の方へ、少なくとも一つの方向で、減少するように、ウエーハ（１００）の上で変化することを特徴とする、請求項１３に記載の逆導電半導体デバイス（２００）。
15. 前記第一の領域（１０）の合計面積は、アクティブな領域に対して、１０％から３０％までの間であることを特徴とする、請求項１乃至１４の何れか１項に記載の逆導電半導体デバイス（２００）。
16. 前記逆導電半導体デバイスは、ベース・レイヤ（１０１）より高いドープ濃度を備えた第七のレイヤ（７）を、更に有していて、この第七のレイヤ（７）は、ベース・レイヤ（１０１）と第一及び第二のレイヤ（１，２）との間に配置されていることを特徴とする、請求項１乃至１５の何れか１項に記載の逆導電半導体デバイス（２００）。
17. 前記少なくとも一つの第三の領域（２２）の合計面積は、前記アクティブな領域の全体の１５％と２５％との間であることを特徴とする、請求項１乃至１６の何れか１項に記載の逆導電半導体デバイス（２００）。
18. 前記少なくとも一つの第三の領域（２２）は、単一の領域から成り、または、
    前記少なくとも一つの第三の領域（２２）は、複数の領域を有し、それらの領域は、最大でベース・レイヤの厚さ（１０２）の２倍、または、最大でベース・レイヤの厚さ（１０２）を互いから分離されていることを特徴とする、請求項１乃至１７の何れか１項に記載の逆導電半導体デバイス（２００）。
19. 第三の領域の領域境界とアクティブな領域の領域境界との間に、ベース・レイヤの厚さ（１０２）の少なくとも２倍の、最小の距離があることを特徴とする、請求項１乃至１８の何れか１項に記載の逆導電半導体デバイス（２００）。
20. 前記導電性の第五のレイヤ（５）は、トレンチ・ゲート電極またはプラナー・ゲート電極として形成されていることを特徴とする、請求項１乃至１９の何れか１項に記載の逆導電半導体デバイス（２００）。
21. 第四のレイヤ（４）より高いドープ濃度を有する、前記第一の導電性タイプの第八のレイヤ（４１）が、第四のレイヤ（４）とベース・レイヤ（１０１）との間に配置されていることを特徴とする、請求項１乃至２０の何れか１項に記載の逆導電半導体デバイス（２００）。

Images