JP2004221230A - トレンチ構造を有する半導体装置 - Google Patents
トレンチ構造を有する半導体装置 Download PDFInfo
- Publication number
- JP2004221230A JP2004221230A JP2003005496A JP2003005496A JP2004221230A JP 2004221230 A JP2004221230 A JP 2004221230A JP 2003005496 A JP2003005496 A JP 2003005496A JP 2003005496 A JP2003005496 A JP 2003005496A JP 2004221230 A JP2004221230 A JP 2004221230A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor layer
- semiconductor
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】隣接するトレンチの端部の間隔に関係なく、簡単な構成でゲート酸化膜の耐圧を向上させることができる半導体装置を提供する。
【解決手段】第1導電型の半導体基板の片面に第1導電型の第1の半導体層が設けられ、その上に第2導電型の第2の半導体層13が設けられている。第2の半導体層13の表層部に第1導電型の第3の半導体層14が設けられ、第3の半導体層14及び第2の半導体層13を貫いて第1の半導体層に達するようにトレンチ15が設けられている。トレンチ15は複数ストライプ状に形成されている。トレンチ15内にゲート酸化膜16を介して設けられたゲート電極17の電極引出し部17aに接続されるゲート配線19が、トレンチ15の幅以上トレンチ端部から離れた位置に、トレンチ15と交差するように形成されている。ゲート配線19の裏面と対応する箇所には第3の半導体層14が設けられていない。
【選択図】 図1
【解決手段】第1導電型の半導体基板の片面に第1導電型の第1の半導体層が設けられ、その上に第2導電型の第2の半導体層13が設けられている。第2の半導体層13の表層部に第1導電型の第3の半導体層14が設けられ、第3の半導体層14及び第2の半導体層13を貫いて第1の半導体層に達するようにトレンチ15が設けられている。トレンチ15は複数ストライプ状に形成されている。トレンチ15内にゲート酸化膜16を介して設けられたゲート電極17の電極引出し部17aに接続されるゲート配線19が、トレンチ15の幅以上トレンチ端部から離れた位置に、トレンチ15と交差するように形成されている。ゲート配線19の裏面と対応する箇所には第3の半導体層14が設けられていない。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、トレンチ構造を有する半導体装置に関する。
【0002】
【従来の技術】
MOSFETや絶縁ゲートバイポーラトランジスタ(IGBT)において、セルサイズをより小型化できるトレンチ構造を有する縦型のMOSFETや縦型のIGBTが知られている。図8(a)はMOSFETの模式平面図であり、図8(b)は(a)のD−D線における模式断面図、図8(c)は(a)のE−E線における模式断面図、図8(d)は(c)の鎖線で囲まれた部分の拡大図である。図8(b)に示すように、縦型のMOSFET50はN+型の半導体基板51上にN型のドリフト層52が形成されている。ドリフト層52の上面にP型のチャネル形成層53が設けられ、チャネル形成層53の表層部にN型のソース領域54が設けられている。そして、ソース領域54の中央部表面からチャネル形成層53の一部を貫いてドリフト層52に達するようにトレンチ55が形成されている。
【0003】
トレンチ55の内壁面にはゲート酸化膜56が形成され、ゲート酸化膜56の上からトレンチ55を埋めるようにゲート電極57が設けられている。ゲート電極57のトレンチ開口側部分を覆うように絶縁層58が形成されている。チャネル形成層53及びソース領域54の露出表面と、ゲート酸化膜56及び絶縁層58の露出部を覆うようにソース電極59が形成され、半導体基板51の裏面(ドリフト層52と反対側の面)にはドレイン電極60が形成されている。絶縁層58は、ゲート電極57とソース電極59とを絶縁する。
【0004】
図8(c)に示すように、ストライプ状のトレンチ55の終端部は、ゲート電極57の引出し部にもなっており、ゲート電極57はドリフト層52の表面上に延長され、フィールド酸化膜61上でゲート金属電極(ゲート配線)62と接続されている。図8(d)はトレンチ終端部の拡大断面図である。トレンチ55は通常ドライエッチングで形成されるが、ゲート酸化膜を形成した段階で、図8(d)に示すように、トレンチ55の終端部においてチャネル形成層53の上角部53aがトレンチ55側に向かって延びて尖った状態となる。そして、ゲート酸化膜56がその部分において薄くなり、ゲート酸化膜56の耐圧が低下するという問題がある。
【0005】
前記のトレンチ端部におけるゲート酸化膜56の耐圧低下を防止するため、図7(a)に示すように、隣接するトレンチ55の終端同士を、大きな曲率半径を有するトレンチ連結部55aで連結する構成が開示されている(例えば、特許文献1参照)。特許文献1には、図7(b)に示すように、トレンチ55の終端に大きな曲率半径の拡大終端部55bを設けることも開示されている。
【0006】
また、絶縁ゲート型電界効果トランジスタを有する半導体装置において、トレンチのコーナー部に形成されるゲート酸化膜は膜質が悪いので、その部分をMOSFETのゲート酸化膜として使用する場合に信頼性の不具合が発生するのを防止する技術が提案されている(特許文献2参照)。特許文献2には、トレンチの側面のコーナー部では、絶縁ゲート型電界効果トランジスタとしての機能を抑制することが提案されている。そして、特許文献2には、トレンチが構造的に各々分離独立して形成され、各トレンチ内に形成されたゲート電極相互を連結するためのポリシリコンからなるゲート配線を設け、ゲート配線の直下にはソース領域を設けない構成も開示されている。
【0007】
また、複数のトレンチをストライプ状に形成し、各トレンチと交差するように設けたゲート配線の下を、トレンチ、ゲート絶縁膜、ゲート電極材料層及びトランジスタの一部を構成する不純物層が途切れることなく横切っていることを特徴とする絶縁ゲート型半導体装置が提案されている(特許文献3参照)。
【0008】
【特許文献1】
特開2000−200901号公報(明細書の段落[0013]、[0015]〜[0018]、図1、図2)
【特許文献2】
特開平4−162572号公報(明細書の実施例、図3、図5)
【特許文献3】
特開平10−93086号公報(明細書の段落[0025]、[0026]、図1)
【0009】
【発明が解決しようとする課題】
ところが、特許文献1に開示された構成のうち、隣接するトレンチ55の終端同士を、大きな曲率半径を有するトレンチ連結部55aで連結する構成では、トレンチ間隔が狭くなると、大きな曲率半径を有するトレンチ連結部55aで連結することが難しくなる。従って、デバイスの微細化を図るため、セル密度を高めると、トレンチ連結部の曲率半径が小さくなり、効果が小さくなる。また、トレンチの終端に、大きな曲率半径を有する拡大終端部を設ける構成では、局所的にトレンチエッチングの面積が大きくなる。従って、異方性エッチングを均一に行うことが難しくなり、エッチング量のバラツキや副生成物の発生を促し、ゲート酸化膜の耐圧低下の原因となる。
【0010】
また、特許文献2にはトレンチの終端に設けられたゲート配線の下にソースを形成しないことが開示されているが、ゲート配線をトレンチの端部から別の位置に変更することに関しては何ら記載されていない。
【0011】
また、特許文献3は、トレンチがストライプ状に形成された絶縁ゲート型半導体装置における低オン抵抗の半導体装置を目的としており、ゲート酸化膜の耐圧に関しては配慮がなされておらず、ゲート配線下には不純物層が存在することが必須である。この構成では、寄生NPNトランジスタのベース抵抗が増加し、アバランシェ耐量が低下するという問題がある。
【0012】
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は隣接するトレンチの端部の間隔に関係なく、簡単な構成でゲート酸化膜の耐圧を向上させることができるトレンチ構造を有する半導体装置を提供することにある。
【0013】
【課題を解決するための手段】
前記の目的を達成するため、請求項1に記載の発明は、半導体基板と、前記半導体基板の片面に設けられた第1導電型の第1の半導体層と、前記第1の半導体層の前記半導体基板と反対側の面に設けられたチャネル領域形成用の第2導電型の第2の半導体層と、前記第2の半導体層の表層部の一部に設けられた第1導電型の第3の半導体層とを備え、前記第3の半導体層及び第2の半導体層を貫いて前記第1の半導体層に達するように設けられたトレンチを備えた縦型のトレンチ構造を有する半導体装置である。前記トレンチは複数ストライプ状に形成されている。そして、前記トレンチ内にゲート酸化膜を介して設けられたゲート電極の電極引出し部に接続されるゲート配線が、前記トレンチの幅以上トレンチ端部から離れた位置に、前記トレンチと交差するように形成されている。前記ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていない。
【0014】
この発明では、第1導電型の半導体基板上に第1導電型の第1の半導体層が直接積層されている構成では、半導体装置はMOSFETとなる。そして、第1の半導体層がドリフト層に、第2の半導体層がチャネル形成層に、第3の半導体層がソース領域となる。また、第2導電型の半導体基板上に第1導電型の半導体層を介して、該半導体層より不純物濃度が低い第1導電型の第1の半導体層が積層されている構成では、半導体装置はIGBTとなる。そして、第1の半導体層がドリフト層に、第2の半導体層がチャネル形成層に、第3の半導体層がエミッタ領域となる。
【0015】
ゲート電極の電極引出し部に接続されるゲート配線が、トレンチの幅以上トレンチ端部から離れた位置に、トレンチと交差するように形成されている。従って、ゲート酸化膜が薄くなるトレンチ端部のトレンチ開口側角部と対応する位置にはゲート電極が存在しない。そして、端部に比較してゲート酸化膜の厚さが厚くて均一なトレンチ側面のトレンチ開口側角部と対応する位置にゲート配線が設けられるので、ゲート酸化膜の耐圧が向上する。また、ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていないため、アバランシェ耐量の低下が防止される。従って、隣接するトレンチの端部の間隔に関係なく、簡単な構成でゲート酸化膜の耐圧を向上させることができる。
【0016】
請求項2に記載の発明は、トレンチが格子状に形成されている点と、前記トレンチ内にゲート酸化膜を介して設けられたゲート電極の電極引出し部に接続されるゲート配線が、トレンチの幅以上トレンチ端部から離れ、かつ格子の目より外側の位置に、トレンチと交差するように形成されている点が請求項1に記載の発明と異なる。また、ゲート配線の裏面と対応する箇所には、第3の半導体層が設けられていてもいなくてもよい点も請求項1に記載の発明と異なる。この発明では、トレンチが格子状に形成された半導体装置において、隣接するトレンチの端部の間隔に関係なく、簡単な構成でゲート酸化膜の耐圧を向上させることができる。
【0017】
請求項3に記載の発明は、請求項2に記載の発明において、前記ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていない。ゲート配線の裏面と対応する位置に第3の半導体層が設けられていると、局所的にオフし難くなる部分ができ、アバランシェ耐量が小さくなる。しかし、この発明では、ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていないため、アバランシェ耐量の低下が防止される。
【0018】
請求項4に記載の発明は、請求項1〜請求項3のいずれか一項に記載の発明において、前記半導体装置は、前記半導体基板として第2導電型の半導体基板が使用されているIGBTである。この発明では、IGBTにおいて、請求項1〜請求項3のいずれか一項に記載の発明の効果が得られる。
【0019】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明をNチャネルの半導体装置としてのMOSFETに具体化した第1の実施の形態を図1及び図2に従って説明する。図1(a)はソース電極や絶縁膜等を省略したゲート配線とトレンチの関係を示すMOSFETの模式平面図、(b)は(a)のA−A線模式断面図、(c)は(b)の鎖線で囲まれた部分の拡大図、(d)は(a)のB−B線模式断面図、(e)は(d)の鎖線で囲まれた部分の拡大図である。図2(a)はソース電極や絶縁膜等を省略したMOSFETの模式斜視図、(b)はMOSFETの模式断面図である。なお、断面のハッチングの一部を省略している。
【0020】
図2(a),(b)に示すように、半導体装置としてのMOSFET10は、第1導電型(この実施の形態ではN+型)のシリコンからなる半導体基板11を備え、半導体基板11の片面にドレイン領域(ドリフト層)を構成する第1導電型(この実施の形態ではN型)の第1の半導体層12が設けられている。第1の半導体層12の半導体基板11と反対側の面(図2(a),(b)では上面)には、チャネル領域形成用の第2導電型(この実施の形態ではP型)の第2の半導体層13が設けられている。第2の半導体層13の表層部の一部に第1導電型(この実施の形態ではN+型)の第3の半導体層14が設けられている。第3の半導体層14はソース領域を構成し、平面形状が細長い長方形状に形成されている。そして、第3の半導体層14及び第2の半導体層13を貫いて第1の半導体層12に達するようにトレンチ15が設けられている。トレンチ15はストライプ状に複数平行に設けられている。
【0021】
トレンチ15の内壁面にはゲート酸化膜16が形成され、ゲート酸化膜16の上からトレンチ15を埋めるようにゲート電極17が設けられている。即ち、ゲート電極17はトレンチ15内にゲート酸化膜16を介して設けられている。図2(a)では図示を省略しているが、図2(b)に示すように、ゲート酸化膜16及びゲート電極17のトレンチ開口側端部と、第3の半導体層14の一部とを覆うように絶縁層18が形成されている。
【0022】
図1(a)に示すように、トレンチ15はその端部が第3の半導体層14の端部より外側まで延出するように形成されている。そして、図1(a),(b),(d)に示すように、ゲート電極17の電極引出し部17aに接続されるゲート配線19が、トレンチ15の幅以上トレンチ15の端部から離れた位置に、トレンチ15と交差(この実施の形態では直交)するように形成されている。即ち、ゲート配線19の裏面と対応する箇所には第3の半導体層14が設けられていない。
【0023】
電極引出し部がトレンチの端部に設けられた従来技術と異なり、図1(b)に示すように、ゲート電極17はトレンチ15の開口端と同じ高さとなるように形成されている。また、ゲート電極17はゲート配線19と対応する部分がトレンチ15から突出する厚さに形成され、突出部分が電極引出し部17aを構成している。電極引出し部17aの先端は絶縁層18と同一面上に位置するように形成されている。従って、図1(c)に示すように、トレンチ15の終端部において第2の半導体層13の上角部13aがトレンチ15側に向かって延びて尖った状態となり、ゲート酸化膜16が薄くなる部分は、絶縁層18と対応する状態となる。そして、ゲート電極17の上角部17bと対応する部分のゲート酸化膜16の厚さt1は、第2の半導体層13の上角部13aと対応する部分のゲート酸化膜16の厚さt2より厚くなる。また、図1(e)に示すように、電極引出し部17aが設けられる部分における、第2の半導体層13の上角部13aと対応する部分のゲート酸化膜16の厚さt3は、厚さt2より厚く形成されている。
【0024】
図2(b)に示すように、第2の半導体層13及び第3の半導体層14の露出表面と、ゲート酸化膜16及び絶縁層18の露出部を覆うようにソース電極20が形成され、半導体基板11の裏面(第1の半導体層12と反対側の面)にはドレイン電極21が形成されている。ソース電極20及びドレイン電極21は各セルに対して一体的に設けられ、各セルのゲート電極17は共通に接続されて、各セルは並列に接続されている。
【0025】
なお、図1及び図2では、図面において、MOSFET10を構成する各要素の厚さや大きさは、図示の都合上、実際とは必ずしも一致しない相対関係で示されている。
【0026】
次に前記のように構成されたMOSFET10の作用を説明する。
ドレイン電極21の電位がソース電極20の電位より高く、ゲート電極17の電位がソース電極20の電位より高くなるようにゲート電圧を印加してゲート電圧が閾値電圧を超えると、トレンチ15の側面の第2の半導体層13の表面にチャネルが形成される。そして、電子が第3の半導体層14からチャネルを介して第1の半導体層12及び半導体基板11に流れ込み、MOSFET10がオンになる。
【0027】
トレンチ15の端部において従来技術のように、第2の半導体層13の上角部13aと対応する部分にゲート電極17が形成されていると、上角部13aと対応する部分でゲート酸化膜16の膜厚が最も薄いため、ゲート電圧を上げていくとその部分で破壊が生じる。しかし、この実施の形態では、トレンチ15の終端部をゲート電極17の電極引出し部17aとせず、上角部13aと対応する部分には絶縁層18が存在する。従って、上角部13aと対応する部分のゲート酸化膜16が薄くても、破壊が防止される。
【0028】
そして、トレンチ15の端部においては、ゲート電極17の上角部17bと第2の半導体層13の側面との間に大きな電圧がかかる。しかし、上角部17bと対応する部分のゲート酸化膜16の厚さt1は、第2の半導体層13の上角部13aと対応する部分のゲート酸化膜16の厚さt2より厚く、破壊が生じるのが抑制される。
【0029】
ゲート配線19が設けられた部分における、トレンチ15の開口端と対応する第2の半導体層13の上角部と対応する部分のゲート酸化膜16の厚さt3は、トレンチ15の終端部における上角部13aと対応する部分のゲート酸化膜16の厚さt2より厚い。従って、ゲート配線19が設けられた部分におけるゲート酸化膜16の破壊が抑制される。
【0030】
また、ゲート配線19の裏面と対応する箇所に第3の半導体層14が設けられている場合は、寄生NPNトランジスタに電流が流れ易くなり、局所的にオフし難くなる部分ができることでアバランシェ耐量が小さくなる。しかし、この実施の形態ではゲート配線19の裏面と対応する箇所に第3の半導体層14が設けられていないため、寄生NPNトランジスタのベース抵抗の増加によるアバランシェ耐量の低下を防ぐことができる。
【0031】
この実施の形態では以下の効果を有する。
(1) 縦型のトレンチ構造を有する半導体装置において、トレンチ15は複数ストライプ状に形成されている。トレンチ15内にゲート酸化膜16を介して設けられたゲート電極17の電極引出し部17aに接続されるゲート配線19が、トレンチ15の幅以上トレンチ端部から離れた位置に、トレンチ15と交差するように形成されている。従って、ゲート酸化膜16の膜厚が最も薄くなるトレンチ15の終端部において、ゲート酸化膜16の当該部分に電圧が加わることがなくなり、ゲート酸化膜16の耐圧が向上する。即ち、隣接するトレンチ15の端部の間隔に関係なく、ゲート電極17の電極引出し部17a及びゲート配線19の位置を変更する簡単な構成で、ゲート酸化膜16の耐圧を向上させることができる。
【0032】
(2) ゲート配線19の裏面と対応する箇所には第3の半導体層14が設けられていない。従って、局所的にオフし難くなる部分ができ難く、寄生NPNトランジスタのベース抵抗の増加によるアバランシェ耐量の低下を防ぐことができる。
【0033】
(3) ゲート配線19の裏面と対応しないトレンチ15の端部にも第3の半導体層14が設けられていない。従って、端部において寄生NPNトランジスタのベース抵抗の増加によるアバランシェ耐量の低下を防ぐことができる。
【0034】
(4) 半導体装置としてMOSFET10に適用されているため、MOSFET10において前記(1)〜(3)の効果が得られる。
(第2の実施の形態)
次に第2の実施の形態を図3(a),(b)に従って説明する。この実施の形態では、第3の半導体層14がトレンチ15の端部と対応する位置にも設けられている点が前記実施の形態と異なっており、トレンチ15の端部付近以外の構成は第1の実施の形態と同じである。第1の実施の形態と同一部分は同一符号を付して詳しい説明を省略する。図3(a)はソース電極や絶縁膜等を省略したゲート配線とトレンチの関係を示すMOSFETの模式平面図、図3(b)は図3(a)のC−C線模式断面図である。
【0035】
図3(a),(b)に示すように、トレンチ15の端部にはゲート配線19と対応する部分以外のトレンチ15の中間部と対応する部分と同様に第3の半導体層14が形成されている。図3(b)に示すように、トレンチ15の端部には第2の半導体層13より高い濃度の第2導電型(P+型)の拡散層22が形成され、トレンチ15は拡散層22の部分に形成されている。即ち、ゲート酸化膜16は第1の半導体層12及び第2の半導体層13に接触せずに拡散層22に接している。
【0036】
この構成では、トレンチ15の端部に第3の半導体層14が設けられているが、第2の半導体層13より高い濃度の拡散層22が存在するため、トレンチ15の端部と対応する箇所は、MOSFETとして動作しない。従って、第1の実施の形態の(1),(2)と同様な効果を有する他に、トレンチ15の端部におけるアバランシェ耐量の低下を防ぐことができる。
【0037】
なお、実施の形態は前記に限らず、例えば次のように構成してもよい。
○ ゲート配線19はトレンチ15の端部近傍に限らず、トレンチ15の幅以上トレンチ端部から離れた位置であれば、特に位置の制限はない。例えば、図4に示すように、トレンチ15の中間部と対応する位置に設けてもよい。トレンチ15の端部と対応する箇所の構成は第1の実施の形態あるいは第2の実施の形態の構造が採用される。この場合も、隣接するトレンチ15の端部の間隔に関係なく、ゲート電極17の電極引出し部17a及びゲート配線19の位置を変更する簡単な構成で、ゲート酸化膜16の耐圧を向上させることができる。
【0038】
〇 トレンチ15の平面形状はストライプ状に限らず、例えば、図5に示すように、全体が連続する格子状であってもよい。ゲート配線19は、トレンチ15の幅以上トレンチ端部から離れ、かつ格子の目より外側の位置に、トレンチ15と交差するように形成される。この場合も、隣接するトレンチ15の端部の間隔に関係なく、ゲート電極17の電極引出し部17a及びゲート配線19の位置を変更する簡単な構成で、ゲート酸化膜16の耐圧を向上させることができる。
【0039】
○ ゲート配線19はトレンチ15と直交する状態に限らず、トレンチ15と90度以外の角度で交差してもよい。
○ トレンチ構造を有する半導体装置として、MOSFET10に限らず、IGBTに適用してもよい。nチャネルのIGBTに適用する場合は、例えば、図6に示すように、第2導電型(P+型)の半導体基板11が使用される。そして、半導体基板11の片側に第1導電型(N+型)の半導体層23を介して、該半導体層23より不純物濃度が低い第1導電型(N型)の第1の半導体層12が積層されている点を除いて、MOSFET10と同じ構成となる。ただし、IGBT24の場合は、MOSFET10においてソース電極20と呼ばれた電極がエミッタ電極25と呼ばれ、ドレイン電極21と呼ばれた電極はコレクタ電極26と呼ばれる。また、ソース領域はエミッタ領域と呼ばれる。この場合も、IGBT24において、前記(1)〜(3)等と同様な効果が得られる。
【0040】
○ IGBT24の製造は、例えば、第2導電型の半導体基板11上に第1導電型の半導体層23を形成し、その上に該半導体層23より不純物濃度が低い第1導電型の第1の半導体層12が積層形成されたものに対して、MOSFETと同様な製造工程を実施することによりできる。
【0041】
○ 前記各実施の形態ではNチャネルの半導体装置について説明したが、Pチャネルの半導体装置としてもよい。この場合、第1導電型の不純物と第2導電型の不純物とを逆に用いればよい。例えば、MOSFET10の場合、半導体基板11をP+型、第1の半導体層12をP型、第2の半導体層13をN型、第3の半導体層14をP型とする。IGBT24の場合、半導体基板11をN+型、半導体層23をP+型、第1の半導体層12をP型、第2の半導体層13をN型、第3の半導体層14をP型とする。
【0042】
〇 IGBT24の場合、半導体基板11と第1の半導体層12との間に形成された半導体層23は必ずしも必要ではなく、半導体層23を省略してもよい。前記実施の形態から把握される発明(技術的思想)について、以下に記載する。
【0043】
(1) 請求項1〜請求項3のいずれか一項に記載の発明において、前記半導体装置は、前記半導体基板として第1導電型の半導体基板が使用され、前記第1の半導体層が前記半導体基板上に直接積層された構成のMOSFETである。
【0044】
(2) 請求項1〜請求項4及び前記技術的思想(1)のいずれか一項に記載の発明において、前記トレンチの端部には第3の半導体層が形成されていない。
(3) 請求項1〜請求項4及び前記技術的思想(1)のいずれか一項に記載の発明において、前記ゲート電極の裏面と対応しない前記トレンチの端部には第3の半導体層が形成され、第3の半導体層の半導体基板側の面と対応する位置のゲート酸化膜側に、ゲート酸化膜と接する状態で第2の半導体層より高い濃度の第2導電型の拡散層がトレンチより深く形成されている。
【0045】
【発明の効果】
以上、詳述したように、請求項1〜請求項4に記載の発明によれば、隣接するトレンチの端部の間隔に関係なく、簡単な構成でゲート酸化膜の耐圧を向上させることができる。
【図面の簡単な説明】
【図1】(a)は半導体装置の一部省略部分模式平面図、(b)は(a)のA−A線における模式断面図、(c)は(b)の部分拡大図、(d)は(a)のB−B線における模式断面図、(e)は(d)の部分拡大図。
【図2】(a)は半導体装置の一部省略模式斜視図、(b)は模式断面図。
【図3】(a)は別の実施の形態の半導体装置の一部省略部分模式平面図、(b)は(a)のC−C線における模式断面図。
【図4】別の実施の形態の一部省略部分模式平面図。
【図5】別の実施の形態の一部省略部分模式平面図。
【図6】別の実施の形態の部分模式断面図。
【図7】(a)は従来技術の半導体装置の模式平面図、(b)は別の従来技術の半導体装置の模式平面図。
【図8】(a)は従来技術の半導体装置の模式平面図、(b)は(a)のD−D線における模式断面図、(c)は(a)のE−E線における模式断面図、(d)は(c)の部分拡大図。
【符号の説明】
10…半導体装置としてのMOSFET、11…半導体基板、12…第1の半導体層、13…第2の半導体層、14…第3の半導体層、15…トレンチ、16…ゲート酸化膜、17…ゲート電極、17a…電極引出し部、19…ゲート配線、24…半導体装置としてのIGBT。
【発明の属する技術分野】
本発明は、トレンチ構造を有する半導体装置に関する。
【0002】
【従来の技術】
MOSFETや絶縁ゲートバイポーラトランジスタ(IGBT)において、セルサイズをより小型化できるトレンチ構造を有する縦型のMOSFETや縦型のIGBTが知られている。図8(a)はMOSFETの模式平面図であり、図8(b)は(a)のD−D線における模式断面図、図8(c)は(a)のE−E線における模式断面図、図8(d)は(c)の鎖線で囲まれた部分の拡大図である。図8(b)に示すように、縦型のMOSFET50はN+型の半導体基板51上にN型のドリフト層52が形成されている。ドリフト層52の上面にP型のチャネル形成層53が設けられ、チャネル形成層53の表層部にN型のソース領域54が設けられている。そして、ソース領域54の中央部表面からチャネル形成層53の一部を貫いてドリフト層52に達するようにトレンチ55が形成されている。
【0003】
トレンチ55の内壁面にはゲート酸化膜56が形成され、ゲート酸化膜56の上からトレンチ55を埋めるようにゲート電極57が設けられている。ゲート電極57のトレンチ開口側部分を覆うように絶縁層58が形成されている。チャネル形成層53及びソース領域54の露出表面と、ゲート酸化膜56及び絶縁層58の露出部を覆うようにソース電極59が形成され、半導体基板51の裏面(ドリフト層52と反対側の面)にはドレイン電極60が形成されている。絶縁層58は、ゲート電極57とソース電極59とを絶縁する。
【0004】
図8(c)に示すように、ストライプ状のトレンチ55の終端部は、ゲート電極57の引出し部にもなっており、ゲート電極57はドリフト層52の表面上に延長され、フィールド酸化膜61上でゲート金属電極(ゲート配線)62と接続されている。図8(d)はトレンチ終端部の拡大断面図である。トレンチ55は通常ドライエッチングで形成されるが、ゲート酸化膜を形成した段階で、図8(d)に示すように、トレンチ55の終端部においてチャネル形成層53の上角部53aがトレンチ55側に向かって延びて尖った状態となる。そして、ゲート酸化膜56がその部分において薄くなり、ゲート酸化膜56の耐圧が低下するという問題がある。
【0005】
前記のトレンチ端部におけるゲート酸化膜56の耐圧低下を防止するため、図7(a)に示すように、隣接するトレンチ55の終端同士を、大きな曲率半径を有するトレンチ連結部55aで連結する構成が開示されている(例えば、特許文献1参照)。特許文献1には、図7(b)に示すように、トレンチ55の終端に大きな曲率半径の拡大終端部55bを設けることも開示されている。
【0006】
また、絶縁ゲート型電界効果トランジスタを有する半導体装置において、トレンチのコーナー部に形成されるゲート酸化膜は膜質が悪いので、その部分をMOSFETのゲート酸化膜として使用する場合に信頼性の不具合が発生するのを防止する技術が提案されている(特許文献2参照)。特許文献2には、トレンチの側面のコーナー部では、絶縁ゲート型電界効果トランジスタとしての機能を抑制することが提案されている。そして、特許文献2には、トレンチが構造的に各々分離独立して形成され、各トレンチ内に形成されたゲート電極相互を連結するためのポリシリコンからなるゲート配線を設け、ゲート配線の直下にはソース領域を設けない構成も開示されている。
【0007】
また、複数のトレンチをストライプ状に形成し、各トレンチと交差するように設けたゲート配線の下を、トレンチ、ゲート絶縁膜、ゲート電極材料層及びトランジスタの一部を構成する不純物層が途切れることなく横切っていることを特徴とする絶縁ゲート型半導体装置が提案されている(特許文献3参照)。
【0008】
【特許文献1】
特開2000−200901号公報(明細書の段落[0013]、[0015]〜[0018]、図1、図2)
【特許文献2】
特開平4−162572号公報(明細書の実施例、図3、図5)
【特許文献3】
特開平10−93086号公報(明細書の段落[0025]、[0026]、図1)
【0009】
【発明が解決しようとする課題】
ところが、特許文献1に開示された構成のうち、隣接するトレンチ55の終端同士を、大きな曲率半径を有するトレンチ連結部55aで連結する構成では、トレンチ間隔が狭くなると、大きな曲率半径を有するトレンチ連結部55aで連結することが難しくなる。従って、デバイスの微細化を図るため、セル密度を高めると、トレンチ連結部の曲率半径が小さくなり、効果が小さくなる。また、トレンチの終端に、大きな曲率半径を有する拡大終端部を設ける構成では、局所的にトレンチエッチングの面積が大きくなる。従って、異方性エッチングを均一に行うことが難しくなり、エッチング量のバラツキや副生成物の発生を促し、ゲート酸化膜の耐圧低下の原因となる。
【0010】
また、特許文献2にはトレンチの終端に設けられたゲート配線の下にソースを形成しないことが開示されているが、ゲート配線をトレンチの端部から別の位置に変更することに関しては何ら記載されていない。
【0011】
また、特許文献3は、トレンチがストライプ状に形成された絶縁ゲート型半導体装置における低オン抵抗の半導体装置を目的としており、ゲート酸化膜の耐圧に関しては配慮がなされておらず、ゲート配線下には不純物層が存在することが必須である。この構成では、寄生NPNトランジスタのベース抵抗が増加し、アバランシェ耐量が低下するという問題がある。
【0012】
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は隣接するトレンチの端部の間隔に関係なく、簡単な構成でゲート酸化膜の耐圧を向上させることができるトレンチ構造を有する半導体装置を提供することにある。
【0013】
【課題を解決するための手段】
前記の目的を達成するため、請求項1に記載の発明は、半導体基板と、前記半導体基板の片面に設けられた第1導電型の第1の半導体層と、前記第1の半導体層の前記半導体基板と反対側の面に設けられたチャネル領域形成用の第2導電型の第2の半導体層と、前記第2の半導体層の表層部の一部に設けられた第1導電型の第3の半導体層とを備え、前記第3の半導体層及び第2の半導体層を貫いて前記第1の半導体層に達するように設けられたトレンチを備えた縦型のトレンチ構造を有する半導体装置である。前記トレンチは複数ストライプ状に形成されている。そして、前記トレンチ内にゲート酸化膜を介して設けられたゲート電極の電極引出し部に接続されるゲート配線が、前記トレンチの幅以上トレンチ端部から離れた位置に、前記トレンチと交差するように形成されている。前記ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていない。
【0014】
この発明では、第1導電型の半導体基板上に第1導電型の第1の半導体層が直接積層されている構成では、半導体装置はMOSFETとなる。そして、第1の半導体層がドリフト層に、第2の半導体層がチャネル形成層に、第3の半導体層がソース領域となる。また、第2導電型の半導体基板上に第1導電型の半導体層を介して、該半導体層より不純物濃度が低い第1導電型の第1の半導体層が積層されている構成では、半導体装置はIGBTとなる。そして、第1の半導体層がドリフト層に、第2の半導体層がチャネル形成層に、第3の半導体層がエミッタ領域となる。
【0015】
ゲート電極の電極引出し部に接続されるゲート配線が、トレンチの幅以上トレンチ端部から離れた位置に、トレンチと交差するように形成されている。従って、ゲート酸化膜が薄くなるトレンチ端部のトレンチ開口側角部と対応する位置にはゲート電極が存在しない。そして、端部に比較してゲート酸化膜の厚さが厚くて均一なトレンチ側面のトレンチ開口側角部と対応する位置にゲート配線が設けられるので、ゲート酸化膜の耐圧が向上する。また、ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていないため、アバランシェ耐量の低下が防止される。従って、隣接するトレンチの端部の間隔に関係なく、簡単な構成でゲート酸化膜の耐圧を向上させることができる。
【0016】
請求項2に記載の発明は、トレンチが格子状に形成されている点と、前記トレンチ内にゲート酸化膜を介して設けられたゲート電極の電極引出し部に接続されるゲート配線が、トレンチの幅以上トレンチ端部から離れ、かつ格子の目より外側の位置に、トレンチと交差するように形成されている点が請求項1に記載の発明と異なる。また、ゲート配線の裏面と対応する箇所には、第3の半導体層が設けられていてもいなくてもよい点も請求項1に記載の発明と異なる。この発明では、トレンチが格子状に形成された半導体装置において、隣接するトレンチの端部の間隔に関係なく、簡単な構成でゲート酸化膜の耐圧を向上させることができる。
【0017】
請求項3に記載の発明は、請求項2に記載の発明において、前記ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていない。ゲート配線の裏面と対応する位置に第3の半導体層が設けられていると、局所的にオフし難くなる部分ができ、アバランシェ耐量が小さくなる。しかし、この発明では、ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていないため、アバランシェ耐量の低下が防止される。
【0018】
請求項4に記載の発明は、請求項1〜請求項3のいずれか一項に記載の発明において、前記半導体装置は、前記半導体基板として第2導電型の半導体基板が使用されているIGBTである。この発明では、IGBTにおいて、請求項1〜請求項3のいずれか一項に記載の発明の効果が得られる。
【0019】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明をNチャネルの半導体装置としてのMOSFETに具体化した第1の実施の形態を図1及び図2に従って説明する。図1(a)はソース電極や絶縁膜等を省略したゲート配線とトレンチの関係を示すMOSFETの模式平面図、(b)は(a)のA−A線模式断面図、(c)は(b)の鎖線で囲まれた部分の拡大図、(d)は(a)のB−B線模式断面図、(e)は(d)の鎖線で囲まれた部分の拡大図である。図2(a)はソース電極や絶縁膜等を省略したMOSFETの模式斜視図、(b)はMOSFETの模式断面図である。なお、断面のハッチングの一部を省略している。
【0020】
図2(a),(b)に示すように、半導体装置としてのMOSFET10は、第1導電型(この実施の形態ではN+型)のシリコンからなる半導体基板11を備え、半導体基板11の片面にドレイン領域(ドリフト層)を構成する第1導電型(この実施の形態ではN型)の第1の半導体層12が設けられている。第1の半導体層12の半導体基板11と反対側の面(図2(a),(b)では上面)には、チャネル領域形成用の第2導電型(この実施の形態ではP型)の第2の半導体層13が設けられている。第2の半導体層13の表層部の一部に第1導電型(この実施の形態ではN+型)の第3の半導体層14が設けられている。第3の半導体層14はソース領域を構成し、平面形状が細長い長方形状に形成されている。そして、第3の半導体層14及び第2の半導体層13を貫いて第1の半導体層12に達するようにトレンチ15が設けられている。トレンチ15はストライプ状に複数平行に設けられている。
【0021】
トレンチ15の内壁面にはゲート酸化膜16が形成され、ゲート酸化膜16の上からトレンチ15を埋めるようにゲート電極17が設けられている。即ち、ゲート電極17はトレンチ15内にゲート酸化膜16を介して設けられている。図2(a)では図示を省略しているが、図2(b)に示すように、ゲート酸化膜16及びゲート電極17のトレンチ開口側端部と、第3の半導体層14の一部とを覆うように絶縁層18が形成されている。
【0022】
図1(a)に示すように、トレンチ15はその端部が第3の半導体層14の端部より外側まで延出するように形成されている。そして、図1(a),(b),(d)に示すように、ゲート電極17の電極引出し部17aに接続されるゲート配線19が、トレンチ15の幅以上トレンチ15の端部から離れた位置に、トレンチ15と交差(この実施の形態では直交)するように形成されている。即ち、ゲート配線19の裏面と対応する箇所には第3の半導体層14が設けられていない。
【0023】
電極引出し部がトレンチの端部に設けられた従来技術と異なり、図1(b)に示すように、ゲート電極17はトレンチ15の開口端と同じ高さとなるように形成されている。また、ゲート電極17はゲート配線19と対応する部分がトレンチ15から突出する厚さに形成され、突出部分が電極引出し部17aを構成している。電極引出し部17aの先端は絶縁層18と同一面上に位置するように形成されている。従って、図1(c)に示すように、トレンチ15の終端部において第2の半導体層13の上角部13aがトレンチ15側に向かって延びて尖った状態となり、ゲート酸化膜16が薄くなる部分は、絶縁層18と対応する状態となる。そして、ゲート電極17の上角部17bと対応する部分のゲート酸化膜16の厚さt1は、第2の半導体層13の上角部13aと対応する部分のゲート酸化膜16の厚さt2より厚くなる。また、図1(e)に示すように、電極引出し部17aが設けられる部分における、第2の半導体層13の上角部13aと対応する部分のゲート酸化膜16の厚さt3は、厚さt2より厚く形成されている。
【0024】
図2(b)に示すように、第2の半導体層13及び第3の半導体層14の露出表面と、ゲート酸化膜16及び絶縁層18の露出部を覆うようにソース電極20が形成され、半導体基板11の裏面(第1の半導体層12と反対側の面)にはドレイン電極21が形成されている。ソース電極20及びドレイン電極21は各セルに対して一体的に設けられ、各セルのゲート電極17は共通に接続されて、各セルは並列に接続されている。
【0025】
なお、図1及び図2では、図面において、MOSFET10を構成する各要素の厚さや大きさは、図示の都合上、実際とは必ずしも一致しない相対関係で示されている。
【0026】
次に前記のように構成されたMOSFET10の作用を説明する。
ドレイン電極21の電位がソース電極20の電位より高く、ゲート電極17の電位がソース電極20の電位より高くなるようにゲート電圧を印加してゲート電圧が閾値電圧を超えると、トレンチ15の側面の第2の半導体層13の表面にチャネルが形成される。そして、電子が第3の半導体層14からチャネルを介して第1の半導体層12及び半導体基板11に流れ込み、MOSFET10がオンになる。
【0027】
トレンチ15の端部において従来技術のように、第2の半導体層13の上角部13aと対応する部分にゲート電極17が形成されていると、上角部13aと対応する部分でゲート酸化膜16の膜厚が最も薄いため、ゲート電圧を上げていくとその部分で破壊が生じる。しかし、この実施の形態では、トレンチ15の終端部をゲート電極17の電極引出し部17aとせず、上角部13aと対応する部分には絶縁層18が存在する。従って、上角部13aと対応する部分のゲート酸化膜16が薄くても、破壊が防止される。
【0028】
そして、トレンチ15の端部においては、ゲート電極17の上角部17bと第2の半導体層13の側面との間に大きな電圧がかかる。しかし、上角部17bと対応する部分のゲート酸化膜16の厚さt1は、第2の半導体層13の上角部13aと対応する部分のゲート酸化膜16の厚さt2より厚く、破壊が生じるのが抑制される。
【0029】
ゲート配線19が設けられた部分における、トレンチ15の開口端と対応する第2の半導体層13の上角部と対応する部分のゲート酸化膜16の厚さt3は、トレンチ15の終端部における上角部13aと対応する部分のゲート酸化膜16の厚さt2より厚い。従って、ゲート配線19が設けられた部分におけるゲート酸化膜16の破壊が抑制される。
【0030】
また、ゲート配線19の裏面と対応する箇所に第3の半導体層14が設けられている場合は、寄生NPNトランジスタに電流が流れ易くなり、局所的にオフし難くなる部分ができることでアバランシェ耐量が小さくなる。しかし、この実施の形態ではゲート配線19の裏面と対応する箇所に第3の半導体層14が設けられていないため、寄生NPNトランジスタのベース抵抗の増加によるアバランシェ耐量の低下を防ぐことができる。
【0031】
この実施の形態では以下の効果を有する。
(1) 縦型のトレンチ構造を有する半導体装置において、トレンチ15は複数ストライプ状に形成されている。トレンチ15内にゲート酸化膜16を介して設けられたゲート電極17の電極引出し部17aに接続されるゲート配線19が、トレンチ15の幅以上トレンチ端部から離れた位置に、トレンチ15と交差するように形成されている。従って、ゲート酸化膜16の膜厚が最も薄くなるトレンチ15の終端部において、ゲート酸化膜16の当該部分に電圧が加わることがなくなり、ゲート酸化膜16の耐圧が向上する。即ち、隣接するトレンチ15の端部の間隔に関係なく、ゲート電極17の電極引出し部17a及びゲート配線19の位置を変更する簡単な構成で、ゲート酸化膜16の耐圧を向上させることができる。
【0032】
(2) ゲート配線19の裏面と対応する箇所には第3の半導体層14が設けられていない。従って、局所的にオフし難くなる部分ができ難く、寄生NPNトランジスタのベース抵抗の増加によるアバランシェ耐量の低下を防ぐことができる。
【0033】
(3) ゲート配線19の裏面と対応しないトレンチ15の端部にも第3の半導体層14が設けられていない。従って、端部において寄生NPNトランジスタのベース抵抗の増加によるアバランシェ耐量の低下を防ぐことができる。
【0034】
(4) 半導体装置としてMOSFET10に適用されているため、MOSFET10において前記(1)〜(3)の効果が得られる。
(第2の実施の形態)
次に第2の実施の形態を図3(a),(b)に従って説明する。この実施の形態では、第3の半導体層14がトレンチ15の端部と対応する位置にも設けられている点が前記実施の形態と異なっており、トレンチ15の端部付近以外の構成は第1の実施の形態と同じである。第1の実施の形態と同一部分は同一符号を付して詳しい説明を省略する。図3(a)はソース電極や絶縁膜等を省略したゲート配線とトレンチの関係を示すMOSFETの模式平面図、図3(b)は図3(a)のC−C線模式断面図である。
【0035】
図3(a),(b)に示すように、トレンチ15の端部にはゲート配線19と対応する部分以外のトレンチ15の中間部と対応する部分と同様に第3の半導体層14が形成されている。図3(b)に示すように、トレンチ15の端部には第2の半導体層13より高い濃度の第2導電型(P+型)の拡散層22が形成され、トレンチ15は拡散層22の部分に形成されている。即ち、ゲート酸化膜16は第1の半導体層12及び第2の半導体層13に接触せずに拡散層22に接している。
【0036】
この構成では、トレンチ15の端部に第3の半導体層14が設けられているが、第2の半導体層13より高い濃度の拡散層22が存在するため、トレンチ15の端部と対応する箇所は、MOSFETとして動作しない。従って、第1の実施の形態の(1),(2)と同様な効果を有する他に、トレンチ15の端部におけるアバランシェ耐量の低下を防ぐことができる。
【0037】
なお、実施の形態は前記に限らず、例えば次のように構成してもよい。
○ ゲート配線19はトレンチ15の端部近傍に限らず、トレンチ15の幅以上トレンチ端部から離れた位置であれば、特に位置の制限はない。例えば、図4に示すように、トレンチ15の中間部と対応する位置に設けてもよい。トレンチ15の端部と対応する箇所の構成は第1の実施の形態あるいは第2の実施の形態の構造が採用される。この場合も、隣接するトレンチ15の端部の間隔に関係なく、ゲート電極17の電極引出し部17a及びゲート配線19の位置を変更する簡単な構成で、ゲート酸化膜16の耐圧を向上させることができる。
【0038】
〇 トレンチ15の平面形状はストライプ状に限らず、例えば、図5に示すように、全体が連続する格子状であってもよい。ゲート配線19は、トレンチ15の幅以上トレンチ端部から離れ、かつ格子の目より外側の位置に、トレンチ15と交差するように形成される。この場合も、隣接するトレンチ15の端部の間隔に関係なく、ゲート電極17の電極引出し部17a及びゲート配線19の位置を変更する簡単な構成で、ゲート酸化膜16の耐圧を向上させることができる。
【0039】
○ ゲート配線19はトレンチ15と直交する状態に限らず、トレンチ15と90度以外の角度で交差してもよい。
○ トレンチ構造を有する半導体装置として、MOSFET10に限らず、IGBTに適用してもよい。nチャネルのIGBTに適用する場合は、例えば、図6に示すように、第2導電型(P+型)の半導体基板11が使用される。そして、半導体基板11の片側に第1導電型(N+型)の半導体層23を介して、該半導体層23より不純物濃度が低い第1導電型(N型)の第1の半導体層12が積層されている点を除いて、MOSFET10と同じ構成となる。ただし、IGBT24の場合は、MOSFET10においてソース電極20と呼ばれた電極がエミッタ電極25と呼ばれ、ドレイン電極21と呼ばれた電極はコレクタ電極26と呼ばれる。また、ソース領域はエミッタ領域と呼ばれる。この場合も、IGBT24において、前記(1)〜(3)等と同様な効果が得られる。
【0040】
○ IGBT24の製造は、例えば、第2導電型の半導体基板11上に第1導電型の半導体層23を形成し、その上に該半導体層23より不純物濃度が低い第1導電型の第1の半導体層12が積層形成されたものに対して、MOSFETと同様な製造工程を実施することによりできる。
【0041】
○ 前記各実施の形態ではNチャネルの半導体装置について説明したが、Pチャネルの半導体装置としてもよい。この場合、第1導電型の不純物と第2導電型の不純物とを逆に用いればよい。例えば、MOSFET10の場合、半導体基板11をP+型、第1の半導体層12をP型、第2の半導体層13をN型、第3の半導体層14をP型とする。IGBT24の場合、半導体基板11をN+型、半導体層23をP+型、第1の半導体層12をP型、第2の半導体層13をN型、第3の半導体層14をP型とする。
【0042】
〇 IGBT24の場合、半導体基板11と第1の半導体層12との間に形成された半導体層23は必ずしも必要ではなく、半導体層23を省略してもよい。前記実施の形態から把握される発明(技術的思想)について、以下に記載する。
【0043】
(1) 請求項1〜請求項3のいずれか一項に記載の発明において、前記半導体装置は、前記半導体基板として第1導電型の半導体基板が使用され、前記第1の半導体層が前記半導体基板上に直接積層された構成のMOSFETである。
【0044】
(2) 請求項1〜請求項4及び前記技術的思想(1)のいずれか一項に記載の発明において、前記トレンチの端部には第3の半導体層が形成されていない。
(3) 請求項1〜請求項4及び前記技術的思想(1)のいずれか一項に記載の発明において、前記ゲート電極の裏面と対応しない前記トレンチの端部には第3の半導体層が形成され、第3の半導体層の半導体基板側の面と対応する位置のゲート酸化膜側に、ゲート酸化膜と接する状態で第2の半導体層より高い濃度の第2導電型の拡散層がトレンチより深く形成されている。
【0045】
【発明の効果】
以上、詳述したように、請求項1〜請求項4に記載の発明によれば、隣接するトレンチの端部の間隔に関係なく、簡単な構成でゲート酸化膜の耐圧を向上させることができる。
【図面の簡単な説明】
【図1】(a)は半導体装置の一部省略部分模式平面図、(b)は(a)のA−A線における模式断面図、(c)は(b)の部分拡大図、(d)は(a)のB−B線における模式断面図、(e)は(d)の部分拡大図。
【図2】(a)は半導体装置の一部省略模式斜視図、(b)は模式断面図。
【図3】(a)は別の実施の形態の半導体装置の一部省略部分模式平面図、(b)は(a)のC−C線における模式断面図。
【図4】別の実施の形態の一部省略部分模式平面図。
【図5】別の実施の形態の一部省略部分模式平面図。
【図6】別の実施の形態の部分模式断面図。
【図7】(a)は従来技術の半導体装置の模式平面図、(b)は別の従来技術の半導体装置の模式平面図。
【図8】(a)は従来技術の半導体装置の模式平面図、(b)は(a)のD−D線における模式断面図、(c)は(a)のE−E線における模式断面図、(d)は(c)の部分拡大図。
【符号の説明】
10…半導体装置としてのMOSFET、11…半導体基板、12…第1の半導体層、13…第2の半導体層、14…第3の半導体層、15…トレンチ、16…ゲート酸化膜、17…ゲート電極、17a…電極引出し部、19…ゲート配線、24…半導体装置としてのIGBT。
Claims (4)
- 半導体基板と、前記半導体基板の片面に設けられた第1導電型の第1の半導体層と、前記第1の半導体層の前記半導体基板と反対側の面に設けられたチャネル領域形成用の第2導電型の第2の半導体層と、前記第2の半導体層の表層部の一部に設けられた第1導電型の第3の半導体層とを備え、前記第3の半導体層及び第2の半導体層を貫いて前記第1の半導体層に達するように設けられたトレンチを備えた縦型のトレンチ構造を有する半導体装置であって、
前記トレンチは複数ストライプ状に形成され、前記トレンチ内にゲート酸化膜を介して設けられたゲート電極の電極引出し部に接続されるゲート配線が、前記トレンチの幅以上トレンチ端部から離れた位置に、前記トレンチと交差するように形成され、前記ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていないトレンチ構造を有する半導体装置。 - 半導体基板と、前記半導体基板の片面に設けられた第1導電型の第1の半導体層と、前記第1の半導体層の前記半導体基板と反対側の面に設けられたチャネル領域形成用の第2導電型の第2の半導体層と、前記第2の半導体層の表層部の一部に設けられた第1導電型の第3の半導体層とを備え、前記第3の半導体層及び第2の半導体層を貫いて前記第1の半導体層に達するように設けられたトレンチを備えた縦型のトレンチ構造を有する半導体装置であって、
前記トレンチは格子状に形成され、前記トレンチ内にゲート酸化膜を介して設けられたゲート電極の電極引出し部に接続されるゲート配線が、前記トレンチの幅以上トレンチ端部から離れ、かつ格子の目より外側の位置に、前記トレンチと交差するように形成されているトレンチ構造を有する半導体装置。 - 前記ゲート配線の裏面と対応する箇所には前記第3の半導体層が設けられていない請求項2に記載のトレンチ構造を有する半導体装置。
- 前記半導体装置は、前記半導体基板として第2導電型の半導体基板が使用されているIGBTである請求項1〜請求項3のいずれか一項に記載のトレンチ構造を有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005496A JP2004221230A (ja) | 2003-01-14 | 2003-01-14 | トレンチ構造を有する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005496A JP2004221230A (ja) | 2003-01-14 | 2003-01-14 | トレンチ構造を有する半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004221230A true JP2004221230A (ja) | 2004-08-05 |
Family
ID=32896142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003005496A Pending JP2004221230A (ja) | 2003-01-14 | 2003-01-14 | トレンチ構造を有する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004221230A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258005A (ja) * | 2009-04-21 | 2010-11-11 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2013251513A (ja) * | 2012-06-04 | 2013-12-12 | Toshiba Corp | 半導体装置 |
WO2022249753A1 (ja) * | 2021-05-24 | 2022-12-01 | 富士電機株式会社 | 半導体装置 |
-
2003
- 2003-01-14 JP JP2003005496A patent/JP2004221230A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258005A (ja) * | 2009-04-21 | 2010-11-11 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2013251513A (ja) * | 2012-06-04 | 2013-12-12 | Toshiba Corp | 半導体装置 |
WO2022249753A1 (ja) * | 2021-05-24 | 2022-12-01 | 富士電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210126117A1 (en) | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region | |
US8907415B2 (en) | High switching trench MOSFET | |
US7863685B2 (en) | Trench MOSFET with embedded junction barrier Schottky diode | |
TWI417965B (zh) | 具有自我偏壓電極的橫向功率裝置 | |
US8461622B2 (en) | Reverse-conducting semiconductor device | |
WO2014163058A1 (ja) | 半導体装置 | |
US7276405B2 (en) | Power semiconductor device having high breakdown voltage, low on-resistance and small switching loss and method of forming the same | |
JP2007123570A (ja) | 半導体装置 | |
JP2006245477A (ja) | 半導体装置 | |
JP5537359B2 (ja) | 半導体装置 | |
JP6640691B2 (ja) | 半導体装置及びその製造方法 | |
JP6135181B2 (ja) | 半導体装置 | |
JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
US11362207B2 (en) | Semiconductor device | |
JP2020167230A (ja) | 半導体装置 | |
JP5512455B2 (ja) | 半導体装置 | |
JP2004055976A (ja) | トレンチ構造を有する半導体装置 | |
JP2008042073A (ja) | 半導体装置 | |
US6864535B2 (en) | Controllable semiconductor switching element that blocks in both directions | |
CN111668212B (zh) | 半导体装置 | |
US20230197845A1 (en) | Semiconductor device | |
JP2005327806A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP6173987B2 (ja) | 半導体装置 | |
JP6177300B2 (ja) | 半導体装置 |