CN102203945A - 反向导通半导体装置 - Google Patents

反向导通半导体装置 Download PDF

Info

Publication number
CN102203945A
CN102203945A CN2009801445156A CN200980144515A CN102203945A CN 102203945 A CN102203945 A CN 102203945A CN 2009801445156 A CN2009801445156 A CN 2009801445156A CN 200980144515 A CN200980144515 A CN 200980144515A CN 102203945 A CN102203945 A CN 102203945A
Authority
CN
China
Prior art keywords
boot section
district
layer
width
reverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801445156A
Other languages
English (en)
Other versions
CN102203945B (zh
Inventor
A·科普塔
M·拉希莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB T&D Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB T&D Technology AG filed Critical ABB T&D Technology AG
Publication of CN102203945A publication Critical patent/CN102203945A/zh
Application granted granted Critical
Publication of CN102203945B publication Critical patent/CN102203945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/6634Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种反向导通半导体装置(200),它包括共同晶圆(100)上的续流二极管和绝缘栅双极晶体管,晶圆(100)的一部分形成具有基层厚度(102)的基层(101)。绝缘栅双极晶体管包括集电极侧(103)和发射极侧(104),而集电极侧(103)设置成与晶圆(100)的发射极侧(104)相对。第一导电类型的第一层(1)和第二导电类型的第二层(2)交替设置在集电极侧(103)上。第一层(1)包括具有第一区宽度(11)的至少一个第一区(10)以及具有第一引导区宽度(13)的至少一个第一引导区(12)。第二层(2)包括具有第二区宽度(21)的至少一个第二区(20)以及具有第二引导区宽度(23)的至少一个第二引导区(22)。RC-IGBT按照满足如下几何规则的方式来设计:每个第二区宽度(21)等于或大于基层厚度(102),而每个第一区宽度(11)小于基层厚度(102)。每个第二引导区宽度(23)大于每个第一引导区宽度(13)。每个第一引导区宽度等于或大于基层厚度(102)的两倍,并且第二引导区(22)的面积之和大于第一引导区(12)的面积之和。

Description

反向导通半导体装置
技术领域
本发明涉及功率电子器件的领域,更具体来说,涉及如权利要求1的前序部分所述的反向导通半导体装置以及如权利要求13所述的具有这种反向导通半导体装置的转换器。
背景技术
在US 2008/0135871 A1中,描述如图1所示的反向导通半导体装置200′(反向导通绝缘栅双极晶体管(RC-IGBT)),它在一个晶圆100中包括具有内置续流二极管的绝缘栅双极晶体管。如图1所示,这种反向导通半导体装置200’包括n型基层101,它具有作为集成IGBT的发射极侧104的第一主侧以及作为IGBT的集电极侧103并且与发射极侧104相对的第二主侧。第四p型层4设置在发射极侧104上。在第四层4上,设置具有比基层101更高掺杂的第三n型层3。
第六电绝缘层6设置在发射极侧104上,覆盖第四层4和基层101,并且部分覆盖第三层3。导电第五层5完全嵌入第六层6中。在第四层4的中心部分之上,没有设置第三或第六层3、6。
在第四层4的这个中心部分上,设置第一电接触8,它还覆盖第六层6。第一电接触8与第三层3和第四层4直接电接触,但是与第五层5电绝缘。
在第二主侧,作为缓冲层所形成的第七层7设置在基层101上。在第七层7,n型第一层1和p型第二层2在平面中交替设置。第一层1以及第七层7具有比基层101更高的掺杂。
第二电接触9设置在集电极侧103上,它覆盖第一和第二层1、2,并且与它们直接电接触。
在这种反向导通半导体装置200’中,续流二极管在其一部分形成二极管的阴极的第二电接触9、形成二极管的阴极区的n型第一层1、其一部分形成二极管基层的基层101、其一部分形成二极管的阳极区的p型第四层4以及形成二极管的阳极的第一电接触8之间形成。
绝缘栅双极晶体管(IGBT)在其一部分形成IGBT的集电极电极的第二电接触9、形成IGBT的集电极区的p型第二层2、其一部分形成IGBT基层的基层101、其一部分形成IGBT的p基区的第四层4、形成IGBT的n型源区的第三层3以及形成发射极电极的第一电接触8之间形成。在IGBT的通态期间,沟道朝n基层在发射极电极、源区和p基区之间形成。
n型第一层1包括具有第三区宽度16的多个第三区15。p型第二层2包括具有第四区宽度26的多个第四区25。第二层2形成连续层,其中每个第三区15由连续第二层2包围。
图2中,示出通过沿图1的线条A-A的截面的整个晶圆面积之上的第一和第二层1、2。这个线条也在图2中示出,以便示出RC-IGBT200’在晶圆100的整个平面之上不具有第一和第二层1、2的相同结构。在图的上部(参见线条A-A),示出规则设置的第三区15和第四区25的结构。
在图2的下部,示出第二层2还包括第五区27(在图中由虚线包围),它具有比任何第四区25的宽度26更大的第五区宽度28。第五区27的宽度28加上第三区15的宽度16比第四区25的宽度26加上第三区15的宽度16要大1.5至5倍。
使用这种结构,以便获得大p掺杂区供改进半导体装置的通态性质,并且通过具有采取第四区25形式的p掺杂区与第五区27相比很小的面积,其中存在第三区15的面积中的第三区15之间的距离能够保持很小。由此,装置可用于更高电流。
但是,由于各由第四区25包围的第三区15的使用,实现RC-IGBT的良好二极管性质的可能性受到极大限制,因为负责二极管性质的n型第一层1的面积因从US 2008/0135871 A1已知的这种现有技术装置的几何条件而很小。如果例如使第三区15的宽度16与第四区25的宽度同样大,则总n掺杂面积不超过整个面积的25%。通过另外引入作为p掺杂第五区27的另一个大p面积,总n掺杂面积进一步减小。另一方面,如果与第四区25相比,第三区15的宽度16经过放大,则由于反弹效应可能发生,IGBT性质会以不可接受的方式变坏。
US 2005/017290、EP 0683530和US 2008/093623示出具有装置的集电极侧上的交替n和p掺杂区的现有技术反向导通IGBT。在EP0683530中公开,p掺杂区的总面积大于n掺杂区的总面积。
发明内容
本发明的一个目的是提供一种具有改进二极管性能但无需牺牲IGBT性能的反向导通半导体装置。
这个目的通过如权利要求1所述的反向导通半导体装置以及如权利要求13所述的转换器来实现。
本发明的反向导通绝缘栅双极晶体管(RC-IGBT)包括共同晶圆上的续流二极管和绝缘栅双极晶体管(IGBT),晶圆的部分形成具有基层厚度的基层。绝缘栅双极晶体管包括集电极侧和发射极侧,而集电极侧设置成与晶圆的发射极侧相对。基层厚度定义为基层在集电极侧与发射极侧之间具有的最大厚度。
第一导电类型、如n型的第一层以及第二导电类型、如p型的第二层交替设置在集电极侧。第一层包括至少一个第一区和至少一个第一引导区,其中每个第一区由第一区边界包围并且具有第一区宽度,以及每个第一引导区由第一引导区边界包围并且具有第一引导区宽度。第二层包括至少一个第二区和至少一个第二引导区,其中每个第二区由第二区边界包围并且具有第二区宽度,以及每个第二引导区由第二引导区边界包围并且具有第二引导区宽度。必须满足如下几何规则:
-第二层在整个平面之上没有相同结构,
-每个第一区宽度小于基层厚度,
-每个第二区宽度等于或大于基层厚度,
-每个第一引导区宽度等于或大于基层厚度的一倍,
-每个第二引导区宽度大于基层厚度的两倍,
-每个第二引导区宽度大于每个第一引导区宽度,以及
-至少一个第二引导区的面积之和大于至少一个第一引导区的面积之和。
各区或层宽度定义为所述区或层中的任何点与所述区或层边界上的点之间存在的最短距离的最大值的两倍。最大值是在通/断之间切换装置(反过来也是一样)时对该区完全充电或放电的最长距离。
这些条件确保与第二区相比存在较小第一区,使得使IGBT面积保持为较大,并且避免在较大第一二极管区发生的反弹效应。
由于较小第一和第二区没有极大地影响符合上述设计规则的IGBT模式,所以其尺寸调整成取得所需二极管面积。
通过引入与第一和第二区相比具有增加尺寸的独立第二引导区,创建作为没有工作在相对模式的IGBT区或二极管区专用的区域。
通过与第一区和第二区相比仅引入第一引导区和第二引导区的几个,保持具有缩短结构(第一和第二区)的装置的大面积。
为了不牺牲过多IGBT面积,作为引导区的p型第二引导区确保增加的IGBT面积,同时作为引导n型区的第一引导区确保相当大的二极管面积。
第一和第二区形成主短接区(shorted region),其中所包含的硅面积用于IGBT和二极管模式。这些区域还影响主要IGBT电性质。第一引导区和第二引导区主要提供用于赋予确定IGBT对二极管面积比以及将这个设计方面与仅涉及较小第一区和较大第一引导区的标准方式分离的更大自由度。
如果引入第一引导区,则较大尺寸能够选择用于第二区,这将产生两个积极特征:第一,IGBT的通态特性期间的反弹的消除;以及其次,IGBT和二极管的更软截止性能。
在从属权利要求中公开本发明主题的其它优选实施例。
附图说明
下文中将参照附图更详细地说明本发明主题,其中:
图1示出现有技术反向导通IGBT的截面图;
图2示出现有技术RC-IGBT的第一和第二层的结构的平面图;
图3示出本发明反向导通IGBT的截面图;
图4示出根据本发明的反向导通IGBT的第一和第二区的结构的平面图;
图5示出根据本发明的另一种反向导通IGBT的第一和第二区的结构的平面图;
图6至图8示出根据本发明的其它反向导通IGBT的具有第一区和第一引导区的第一层以及具有第二区和第二引导区的第二层的结构的平面图;
图9示出具有沟槽栅电极的另一种本发明反向导通IGBT的发射极侧的层;以及
图10示出具有增强层的另一种本发明反向导通IGBT的发射极侧的层。
在参考标号列表中概括附图中使用的参考标号及其含义。一般来说,向相似或相似机能的部件赋予相同参考标号。所述实施例意在作为示例而不是要限制本发明。
具体实施方式
图3中,示出又称作反向导通绝缘栅双极晶体管(RC-IGBT)的本发明反向导通半导体装置200的第一实施例。RC-IGBT 200包括低掺杂n型基层101,它具有形成集成IGBT的发射极侧104的第一主侧以及形成集成IGBT的集电极侧103、与第一主侧相对的第二主侧。基层101是在成品反向导通绝缘栅双极晶体管中具有未修正掺杂的晶圆100的那个部分。基层101具有基层厚度102,它定义为基层101在集电极侧103与发射极侧104之间具有的最大厚度。图3中,基层厚度是发射极侧104(即,第六层6,在以下章节介绍)与第七层7之间的距离。在RC-IGBT没有第七层7的情况下,基层厚度是发射极侧104(即,第六层6)与第一或第二层1、2之间的距离。
p型第四层4设置在发射极侧104上。至少一个n型第三层3也设置在发射极侧104上,并且它由第四层4包围。至少一个第三层3具有比基层101更高的掺杂。第六电绝缘层6设置在基层101、第四和第三层4、3之上的发射极侧104上。它至少部分覆盖至少一个第三层3、第四层4和基层101。导电第五层5设置在发射极侧104上,通过第六层6与至少一个第四层4、第三层3和基层101电绝缘。优选地,第五层5嵌入第六层6中。
通常,第六层6包括优选地由二氧化硅制成的第一电绝缘层61以及优选地也由二氧化硅制成、优选地由与第一电绝缘层61相同的材料制成的第二电绝缘层62。第二电绝缘层62覆盖第一电绝缘层61。对于具有作为如图3所示的平面栅电极所形成的第五层5的RC-IGBT200,第一电绝缘层61设置在发射极侧104上。在形成第六层6的第一与第二电绝缘层61、62之间,嵌入形成栅电极的第五层5,通常将它完全嵌入。因此,第五层5通过第一电绝缘层61与基层101、第四和第三层4、3分隔。第五层5通常由重掺杂多晶硅或者例如铝等金属制成。
至少一个第三层3、第五层5和第六层6按照在第四层4之上创建开口的方式来形成。开口由至少一个第三层3、第五层5和第六层6包围。
第一电接触8设置在开口中的发射极侧104上,使得它与第四层4和第三层3直接电接触。这个第一电接触8通常还覆盖第六层6,但是通过第二电绝缘层62与第五层5分隔并且因而电绝缘。
n型第一层1和p型第二层2设置在集电极侧103上,并且第一层1具有比基层101更高的掺杂。第一和第二层1、2能够设置在同一个平面中,或者备选地,它们也能够设置在不同平面中,而第一和第二层1、2的平面相互至少间隔开设置成离集电极侧103更远的那个层的厚度。从申请号为EP 07150162和EP 07150165的欧洲专利申请已知其中这种第一和第二层1、2设置在不同平面中的装置及其制造方法。
第二电接触9设置在集电极侧103上,并且它与至少一个第一和第二层1、2直接电接触。通常,Ti、Ni、Au或Al用作第二电接触9的材料。
在本发明RC-IGBT 200中,二极管在形成二极管中的阳极的第一电接触8、其一部分形成阳极层的第四层4、其一部分形成二极管的基层的基层101、形成阴极层的n型第一层1以及形成阴极的第二电接触9之间形成。
在本发明RC-IGBT 200中,绝缘栅双极晶体管(IGBT)在形成IGBT的发射极电极的第一电接触8、形成源区的第三层3、其一部分形成沟道区的第四层4、其一部分形成IGBT的基区的基层101、形成集电极层的p型第二层2以及其一部分形成集电极电极的第二电接触9之间形成。
作为具有平面栅电极的本发明RC-IGBT的备选,本发明RC-IGBT可包括作为如图9所示的沟槽栅电极所形成的第五层5’。沟槽栅电极设置在与第四层4相同的平面中,并且与第三层3相邻,相互之间分隔第一绝缘层61,第一绝缘层61还将第五层5’与基层101分隔。第二绝缘层62设置在作为沟槽栅电极所形成的第五层5’之上,因而使第五层5’与第一电接触8绝缘。
n型第一层1包括至少一个第一区10和至少一个第一引导区12,其中每个第一区10具有第一区宽度11和包围第一区的第一区边界,并且每个第一引导区12具有第一引导区宽度13和包围第一引导区的第一引导区边界。通常,第一层1包括多个第一区10和/或第一引导区12。
p型第二层2包括至少一个第二区20和至少一个第二引导区22,其中每个第二区20具有第二区宽度21和包围第二区的第二区边界,并且每个第二引导区22具有第二引导区宽度23和包围第二引导区的第二引导区边界。通常,第二层2包括多个第二区20和/或第二引导区22。
第一区10和第二区20形成短接区域。每个第二区宽度21等于或大于基层厚度102,而每个第一区宽度11小于基层厚度102。
图4示出通过沿图3的线条B-B的第一和第二层1、2的截面。这个线条也在图4中示出,以便示出RC-IGBT在晶圆100的整个平面之上不具有第一和第二层1、2的相同结构。存在其中第一和第二层1、2仅包括如图4和图5所示并且例如沿线条B-B也存在于图6、图7和图8中的第一和第二区域10、20的部分。在RC-IGBT 200的其它部分,第一和第二层1、2包括第二引导区22和第一引导区12。每个第二引导区22的宽度23大于每个第一引导区宽度13。每个第二引导区宽度等于或大于基层厚度102的两倍,每个第一引导区宽度13等于或大于基层厚度102的一倍。此外,第二引导区22的总面积大于第一引导区12的总面积。第一引导区的总面积是所有单个第一引导区的面积之和。任何其它区域的总面积对应地是所有这类单个区域的面积之和。例如,如果在装置中仅存在一个第一引导区,则第一引导区的总面积是该区域的面积。如果在装置中存在多个这种第一引导区,则总面积是这些第一引导区之和。
在另一个优选实施例中,第二区和第二引导区20、22的面积之和对晶圆面积是在70%直到90%之间。在这种装置中,第一区10和第一引导区12的面积之和对晶圆面积是在10%直到30%之间。
在另一个优选实施例中,第二引导区22的面积之和对晶圆面积是在10%至30%之间。
短接第一和/或第二区10、20的宽度11、21在整个晶圆面积之上能够是恒定的,使得第一和第二区10、20以规则几何方式设置在晶圆100之上,但是其宽度在晶圆100之上也可改变。
第一和第二区10、20的典型设计是带状设计(如图4所示),或者是其中每个第一区10由第二区20包围的设计(如图5所示)。在这种设计中,第一区10在示范实施例中可具有正方形、矩形或圆形形状。
在另一个优选实施例中,第一引导区12和/或第二引导区22也具有正方形、矩形、十字形或圆形形状。图6示出具有正方形形状的这类第一引导区12和第二引导区22,而图7示出具有圆形形状的第一引导区12和第二引导区22。在图6和图7中,每个第一引导区12通过位于中间的第一和/或第二区10、20与第二引导区22隔离。备选地,至少一个第一引导区12也可附连到第二引导区22。
在具有正方形形式(图6)的引导区12、22的情况下的引导区宽度对应于正方形的宽度。对于正方形设计,所述引导区中的任何点与所述引导区边界上的点之间的最短距离的最大值是正方形的中心点与边界线的任一个的中点之间的距离。这是在装置切换期间使电荷均衡的最长距离。
对于如图7所示的引导区12、22的圆形形状,引导区宽度对应于引导区的直径(从圆的中心点到圆形引导区的边界上的任何点再次存在最大值)。
图8示出十字形形式的第二引导区22。为了说明这种情况的最短距离的最大值24,十字形假想地分为四个外矩形和一个中心矩形。从十字形的中心矩形的中点到两个相邻外矩形在其上邻接(参见图8的实线)的四个点之一存在十字形区域中的任何点与十字形区域的边界之间的最短距离的最大值24。作为这个最大值的两倍的第二引导区宽度23示为虚线。这是电子或空穴必须流动以便在通/断之间切换装置(反过来也是一样)时对该区进行充电或放电的的最长路径。
在图6至图8中,为了清晰起见,第一和第二区10、20仅通过对采用10、20所表示的区域加阴影来示出,但是加阴影区域预计是例如图4和图5所示的交替第一和第二区10、20的区域。
又如图3所示,在另一个实施例中,RC-IGBT 10还可包括n型第七层7,它分别设置在基层101与第一和第二层1、2之间,并且所述第七层7具有比基层101更高的掺杂。
在图10所示的另一个优选实施例中,作为增强层所形成的第八n掺杂层41设置在第四层4与基层101之间,以便具有较低通态损耗。第八层41使第四层4与基层101分隔,并且它具有比基层101更高的掺杂。
在另一个实施例中,对层的导电类型进行改变,即,第一导电类型的所有层为p型(例如基层101),而第二导电类型的所有层为n型(例如第四层4)。
本发明反向导通半导体装置200例如能够用于转换器中。
参考标号列表
1第一层
10第一区
11第一区的宽度
12第一引导区
13第一引导区宽度
15第三区
16第三区的宽度
2第二层
20第二区
21第二区的宽度
22第二引导区
23第二引导区宽度
24区域中的任何点与其边界上的点之间的最短距离的最大值
25第四区
26第四区的宽度
27第五区
28第五区的宽度
3第三层
4第四层
41第八层
5,5′第五层
6第六层
61第一电绝缘层
62第二电绝缘层
7第七层
8第一电接触
9第二电接触
100晶圆
101基层
102基层厚度
103集电极侧
104发射极侧
200,200′RC-IGBT

Claims (13)

1.一种反向导通半导体装置(200),包括共同晶圆(100)上的续流二极管和绝缘栅双极晶体管,在成品反向导通半导体装置(200)中具有未修正掺杂的所述晶圆(100)的部分形成基层(101),其中
所述绝缘栅双极晶体管包括集电极侧(103)和发射极侧(104),并且所述集电极侧(103)设置成与所述晶圆(100)的所述发射极侧(104)相对,其中
所述基层(101)具有基层厚度(102),它定义为所述基层(101)在所述集电极侧(103)与所述发射极侧(104)之间具有的最大厚度,
第一导电类型的第一层(1)和第二导电类型的第二层(2)交替设置在所述集电极侧(103)上,其特征在于
所述第一层(1)包括至少一个第一区(10)和至少一个第一引导区(12),其中每个第一区(10)由第一区边界包围并且具有第一区宽度(11),以及每个第一引导区(12)由第一引导区边界包围并且具有第一引导区宽度(13),
所述第二层(2)包括至少一个第二区(20)和至少一个第二引导区(22),其中每个第二区(20)由第二区边界包围并且具有第二区宽度(21),以及每个第二引导区(22)由第二引导区边界包围并且具有第二引导区宽度(23),
各区或层宽度定义为所述区或层中的任何点与所述区或层边界上的点之间的最短距离的最大值的两倍,
所述第二层(2)在整个平面之上没有相同结构,
每个第一区宽度(11)小于所述基层厚度(102),
每个第二区宽度(21)等于或大于所述基层厚度(102),
每个第一引导区宽度(13)等于或大于所述基层厚度(102)的一倍,
每个第二引导区宽度(23)大于所述基层厚度(102)的两倍,
每个第二引导区宽度(23)大于每个第一引导区宽度(13),以及
所述至少一个第二引导区(22)的面积之和大于所述至少一个第一引导区(12)的面积之和。
2.如权利要求1所述的反向导通半导体装置(200),其特征在于,所述至少一个第一和/或第二区(10,20)的宽度(11,21)在所述晶圆(100)上改变。
3.如权利要求1所述的反向导通半导体装置(200),其特征在于,至少一个第一和/或第二区(10,20)的宽度(11,21)在所述晶圆(100)上是恒定的。
4.如权利要求1至3中的任一项所述的反向导通半导体装置(200),其特征在于,所述至少一个第一和第二区(10,20)在所述晶圆(100)上设置为带状。
5.如权利要求1至3中的任一项所述的反向导通半导体装置(200),其特征在于,每个第一区(10)由第二区(20)完全包围。
6.如权利要求5所述的反向导通半导体装置(200),其特征在于,所述至少一个第一区(10)具有正方形、矩形或圆形形状。
7.如权利要求1至6中的任一项所述的反向导通半导体装置(200),其特征在于,每个第一引导区(12)通过至少一个第一和/或第二区(10,20)与任何第二引导区(22)隔离。
8.如权利要求1至6中的任一项所述的反向导通半导体装置(200),其特征在于,至少一个第一引导区(12)附连到第二引导区(22)。
9.如权利要求1至8中的任一项所述的反向导通半导体装置(200),其特征在于,所述至少一个第二引导区和/或所述至少一个第一引导区(12,22)具有正方形、矩形、十字形或圆形形状。
10.如权利要求1至9中的任一项所述的反向导通半导体装置(200),其特征在于
所述至少一个第二区和所述至少一个第二引导区(20,22)的面积之和对晶圆面积是在70%直到90%之间。
11.如权利要求1至10中的任一项所述的反向导通半导体装置(200),其特征在于
所述至少一个第一区(10)和所述至少一个第一引导区(12)的面积之和对晶圆面积是在10%直到30%之间。
12.如权利要求1至11中的任一项所述的反向导通半导体装置(200),其特征在于,所述至少一个第二引导区(22)的面积之和对所述晶圆面积是在10%到30%之间。
13.具有如权利要求1至12中的任一项所述的反向导通半导体装置(10)的转换器。
CN200980144515.6A 2008-11-05 2009-11-04 反向导通半导体装置 Active CN102203945B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08168332.8 2008-11-05
EP08168332A EP2184781A1 (en) 2008-11-05 2008-11-05 Reverse-conducting semiconductor device
PCT/EP2009/064626 WO2010052245A2 (en) 2008-11-05 2009-11-04 Reverse-conducting semiconductor device

Publications (2)

Publication Number Publication Date
CN102203945A true CN102203945A (zh) 2011-09-28
CN102203945B CN102203945B (zh) 2013-09-18

Family

ID=40599957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980144515.6A Active CN102203945B (zh) 2008-11-05 2009-11-04 反向导通半导体装置

Country Status (5)

Country Link
US (1) US8461622B2 (zh)
EP (2) EP2184781A1 (zh)
JP (1) JP5619758B2 (zh)
CN (1) CN102203945B (zh)
WO (1) WO2010052245A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839992A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种功率器件—ti-igbt的结构及其制备方法
CN103839987A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 功率器件-mpt-ti-igbt的结构及其制备方法
CN109830531A (zh) * 2019-01-15 2019-05-31 上海华虹宏力半导体制造有限公司 Rc-igbt器件及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2184781A1 (en) * 2008-11-05 2010-05-12 ABB Technology AG Reverse-conducting semiconductor device
DK2249392T3 (da) * 2009-04-29 2020-08-17 Abb Power Grids Switzerland Ag Omvendt ledende halvlederenhed
CN103035691B (zh) * 2012-03-12 2015-08-19 上海华虹宏力半导体制造有限公司 逆导型igbt半导体器件及其制造方法
US9018674B2 (en) 2012-04-06 2015-04-28 Infineon Technologies Ag Reverse conducting insulated gate bipolar transistor
EP2660863B1 (en) * 2012-05-02 2019-07-10 ABB Schweiz AG Power semiconductor module
EP3087607B1 (en) * 2013-12-23 2017-12-13 ABB Schweiz AG Reverse-conducting semiconductor device
US9159819B2 (en) 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
US20150364550A1 (en) 2014-06-16 2015-12-17 Infineon Technologies Ag Optimized layer for semiconductor
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
CN108417549B (zh) * 2017-02-09 2021-09-24 株式会社东芝 半导体装置及电气设备
US10439038B2 (en) 2017-02-09 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device and electrical apparatus
JP2020129675A (ja) * 2020-04-21 2020-08-27 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171696A (en) * 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN1254443A (zh) * 1997-03-26 2000-05-24 株式会社日立制作所 扁平型半导体装置和使用该装置的电力变换装置
US6259123B1 (en) * 1996-09-04 2001-07-10 Ulrich Kelberlau High voltage power MOS device
US20040144992A1 (en) * 2002-10-30 2004-07-29 Armin Willmeroth IGBT with monolithic integrated antiparallel diode
CN1577884A (zh) * 2003-07-24 2005-02-09 三菱电机株式会社 绝缘栅型双极晶体管及其制造方法以及变流电路
DE102005019178A1 (de) * 2005-04-25 2006-11-02 Infineon Technologies Ag Halbleiterbauelement, insbesondere rückwärts leitender IGBT
US20080135871A1 (en) * 2006-10-25 2008-06-12 Infineon Technologies Austria Ag Semiconductor component

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828506B2 (ja) * 1988-11-07 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JPH02112285A (ja) * 1988-10-21 1990-04-24 Hitachi Ltd 伝導度変調型mosfet
JP2864629B2 (ja) * 1990-03-05 1999-03-03 富士電機株式会社 伝導度変調型mosfet
JP3091771B2 (ja) * 1991-01-24 2000-09-25 日本碍子株式会社 エミッタ短絡構造を有する半導体素子
JPH06196705A (ja) * 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
US5583285A (en) 1994-11-29 1996-12-10 Lucent Technologies Inc. Method for detecting a coating material on a substrate
JPH08254504A (ja) 1994-11-29 1996-10-01 Zellweger Luwa Ag 伸長された物体の特性を記録するための方法と装置
EP1014451A4 (en) * 1997-03-26 2000-11-15 Hitachi Ltd FLAT SEMICONDUCTOR DEVICE AND CURRENT CONVERTER USING THE SAME
JP4415767B2 (ja) * 2004-06-14 2010-02-17 サンケン電気株式会社 絶縁ゲート型半導体素子、及びその製造方法
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
EP2184781A1 (en) * 2008-11-05 2010-05-12 ABB Technology AG Reverse-conducting semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171696A (en) * 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6259123B1 (en) * 1996-09-04 2001-07-10 Ulrich Kelberlau High voltage power MOS device
CN1254443A (zh) * 1997-03-26 2000-05-24 株式会社日立制作所 扁平型半导体装置和使用该装置的电力变换装置
US20040144992A1 (en) * 2002-10-30 2004-07-29 Armin Willmeroth IGBT with monolithic integrated antiparallel diode
CN1577884A (zh) * 2003-07-24 2005-02-09 三菱电机株式会社 绝缘栅型双极晶体管及其制造方法以及变流电路
DE102005019178A1 (de) * 2005-04-25 2006-11-02 Infineon Technologies Ag Halbleiterbauelement, insbesondere rückwärts leitender IGBT
US20080135871A1 (en) * 2006-10-25 2008-06-12 Infineon Technologies Austria Ag Semiconductor component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839992A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种功率器件—ti-igbt的结构及其制备方法
CN103839987A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 功率器件-mpt-ti-igbt的结构及其制备方法
CN109830531A (zh) * 2019-01-15 2019-05-31 上海华虹宏力半导体制造有限公司 Rc-igbt器件及其制造方法

Also Published As

Publication number Publication date
CN102203945B (zh) 2013-09-18
WO2010052245A3 (en) 2012-06-28
JP5619758B2 (ja) 2014-11-05
US8461622B2 (en) 2013-06-11
JP2012507842A (ja) 2012-03-29
WO2010052245A2 (en) 2010-05-14
US20110204414A1 (en) 2011-08-25
EP2345081B1 (en) 2019-01-02
EP2184781A1 (en) 2010-05-12
EP2345081A2 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
CN102203945B (zh) 反向导通半导体装置
US9153676B2 (en) Insulated gate bipolar transistor
US8063442B2 (en) Power device with improved edge termination
CN101877352B (zh) 反向导通半导体器件
JP4625179B2 (ja) 併合したスプリットウエル領域を有するパワー半導体装置の製造方法および当該方法にて製造した装置
KR100843062B1 (ko) 횡형 박막SOI(Silicon-On-Insulator) 디바이스
JP4225177B2 (ja) 半導体装置およびその製造方法
US9064925B2 (en) Power semiconductor device
US9324708B2 (en) Power semiconductor device
US9455340B2 (en) Power semiconductor device and corresponding module
US7989878B2 (en) Cathode cell design
JPH0715011A (ja) 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法
JP2006203131A (ja) 半導体装置およびその製造方法
JP2008060152A (ja) 半導体装置及びその製造方法
CN105830221A (zh) 反向传导半导体装置
JP2008004941A (ja) 静電放電に対する半導体保護構造体
US5654562A (en) Latch resistant insulated gate semiconductor device
US7022564B1 (en) Method of forming a low thermal resistance device and structure
JPH06350091A (ja) ラッチアップに対する耐久性の大きなdmos構造及び製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180428

Address after: Baden, Switzerland

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Patentee before: ABB TECHNOLOGY Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210609

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240101

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG