JP2012247788A - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2012247788A JP2012247788A JP2012155285A JP2012155285A JP2012247788A JP 2012247788 A JP2012247788 A JP 2012247788A JP 2012155285 A JP2012155285 A JP 2012155285A JP 2012155285 A JP2012155285 A JP 2012155285A JP 2012247788 A JP2012247788 A JP 2012247788A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- source signal
- potential
- capacitor element
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Abstract
【解決手段】映像信号が入力される配線と、該配線に並列に接続する第1の容量素子と、
第2の容量素子と、画素を有する表示装置である。第1の容量素子と配線との間には、前
記両者の導通状態と非導通状態を制御する第1のスイッチが設けられている。また、第2
の容量素子と配線との間には、前記両者の導通状態と非導通状態を制御する第2のスイッ
チが設けられている。画素と配線は接続可能に配置され、映像信号が画素に入力されるよ
うになっている。
【選択図】図1
Description
、特に消費電力を低減するための技術に関する。
例えば、そのなかのひとつである液晶表示装置では、液晶材料の劣化を防ぐ、ちらつき(
フリッカ)などの表示ムラをなくす、表示品質を保つ等の理由から、一定期間毎に対向電
極電位(コモン電位)に対して画素電極に印加される電圧の極性を反転させて駆動してい
る。このような駆動方法を反転駆動と呼ぶ。
駆動、ドット反転駆動、コモン反転駆動などが挙げられる(例えば、特許文献1参照)。
電圧の極性を反転させる駆動方法である。フレーム反転駆動の表示パターン図を図8に示
す。なお、図8に示す表示パターン図は、簡略化のために表示画素3行×4列のモデル画
面の場合を例として示している。フレーム反転駆動は、極性反転周期が長いため、フリッ
カが視認されやすい。そこで、フリッカを低減させるために、フレーム反転駆動に加えて
、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動などを組み合わせると
いった方法が一般的に採用されている。
させる駆動方法である。ゲートライン反転駆動の表示パターン図を図9に示す。なお、図
9に示す表示パターン図は、簡略化のために表示画素3行×4列のモデル画面の場合を例
として示している。
させる駆動方法である。ソースライン反転駆動の表示パターン図を図10に示す。なお、
図10に示す表示パターン図は、簡略化のために表示画素3行×4列のモデル画面の場合
を例として示している。
あり、ソースライン反転駆動とゲートライン反転駆動を組み合わせた駆動方法である。ド
ット反転駆動の表示パターン図を図11に示す。なお、図11に示す表示パターン図は、
簡略化のために表示画素3行×4列のモデル画面の場合を例として示している。
ドット反転駆動などを採用した場合、ソース信号線に書き込まれる映像信号の電位の振れ
幅は、反転駆動を行わない場合(コモン電位に対して画素電極に印加される電圧の極性を
片極性で、つまり、極性を変えないで駆動する場合)に比べて2倍必要となる。よって、
反転駆動を行わない場合(コモン電位に対して画素電極に印加される電圧の極性を片極性
で駆動する場合)で駆動する場合に比べて、駆動回路の高耐圧化が必要であると同時に、
消費電力も大きくなってしまう。そこで、フレーム反転駆動やゲートライン反転駆動の場
合、さらにコモン反転駆動を採用することもある。
性を反転させる駆動方法であり、コモン反転駆動を行うことによって、ソース信号線に書
き込まれる映像信号の電位の振れ幅を半減させることができる。
どの目的で反転駆動を行う場合がある(例えば、特許文献2参照)。
ドット反転駆動などを採用した場合、ソース信号線に書き込まれる映像信号の電位の振れ
幅は、片極性で駆動する場合、つまり極性を変えないで駆動する場合、に比べて2倍必要
となる。よって、片極性で駆動する場合に比べて、駆動回路の高耐圧化が必要であると同
時に、消費電力も大きくなってしまう。消費電力が大きいなどの問題を解決するために、
フレーム反転駆動やゲートライン反転駆動にコモン反転駆動を採用することを行っている
が、その場合であっても、片極性の場合と比較するとまだ、消費電力は大きくなっている
。
大きくなってしまう。
ことを課題とする。
)に、正の電荷を蓄積する容量素子と、負の電荷を蓄積する容量素子とを並列に接続可能
とし、各容量素子に蓄積した正又は負の電荷を反転駆動を行う際に交互に放電させること
により、配線容量の充電に利用して消費電力を低減することを要旨とする。
る第1の容量素子と、第2の容量素子と、画素を有する表示装置である。第1の容量素子
と配線との間には、前記両者の導通状態と非導通状態を制御する第1のスイッチが設けら
れている。また、第2の容量素子と配線との間には、前記両者の導通状態と非導通状態を
制御する第2のスイッチが設けられている。画素と配線は接続可能に配置され、映像信号
が画素に入力されるようになっている。
る機能を有する。
ッチを有することによって、反転駆動を行う際に、第1の容量素子に正の電荷を保存し、
第2の容量素子に負の電荷を保存し、保存した電荷を正電荷と負電荷との反転の際に有効
に利用することによって消費電力を低減することができる。
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。
本発明の表示装置は、ソース信号線101に第1のスイッチ106の一方の端子及び第
2のスイッチ108の一方の端子が電気的に接続されている。そして、第1のスイッチ1
06の他方の端子には、第1の容量素子107の第1の電極が電気的に接続され、第2の
スイッチ108の他方の端子には、第2の容量素子109の第1の電極が電気的に接続さ
れている。
ス信号線駆動回路100から出力された映像信号が複数の画素102〜105に書き込ま
れる。なお、ここでは、ソース信号線101に電気的に接続される複数の画素の数が4つ
の場合について例示したが、ソース信号線に電気的に接続される画素の数は特に4つに限
定されない。n行×m列の表示装置の場合、1つのソース信号線に電気的に接続される画
素の数はn個になる。なお、n、mは1以上の自然数である。
いて、第1の容量素子107が第1のスイッチ106を介してソース信号線101に電気
的に接続され、第2の容量素子109が第2のスイッチ108を介してソース信号線10
1に電気的に接続されている場合について示しているが、この場合に限定されない。
1の端部付近の領域(画素部110を介してソース信号線駆動回路100と対向する領域
)112において、第1の容量素子107が第1のスイッチ106を介してソース信号線
101に電気的に接続され、第2の容量素子109が第2のスイッチ108を介してソー
ス信号線101に電気的に接続されていてもよい。
11において、第1の容量素子107が第1のスイッチ106を介してソース信号線10
1に電気的に接続され、ソース信号線駆動回路100とは逆側のソース信号線101の端
部付近の領域(画素部110を介してソース信号線駆動回路100と対向する領域)11
2において、第2の容量素子109が第2のスイッチ108を介してソース信号線101
に電気的に接続されていてもよい。
1の容量用トランジスタ117、第2の容量用トランジスタ119を設けるようにしても
良い。第1の容量用トランジスタ117、第2の容量用トランジスタ119はそれぞれソ
ース電極とドレイン電極が互いに電気的に接続されており、第1の容量用トランジスタ1
17、第2の容量用トランジスタ119はオンすると、ゲート電極とチャネル形成領域と
の間に容量が形成される。このような容量用トランジスタの断面構造は、図12(A)に
示すように通常の薄膜トランジスタの断面構造と変わらない。図12(A)において、容
量用トランジスタはゲート電極604とゲート絶縁膜603とチャネル形成領域を有する
半導体膜601を含む。
きい値電圧の変動に応じて、容量素子として機能しないなどの影響を受けるため、半導体
膜601のゲート電極604と重なる領域602に、不純物元素を添加してもよい(図1
2(B)参照)。このようにすると、トランジスタのしきい値電圧とは無関係に容量が形
成される。この場合の等価回路図は図12(C)のように表すことができる。
にN型の薄膜トランジスタである場合について示している。この場合、第1の容量用トラ
ンジスタ117は正の電荷を保存する機能を有するため、第1の容量用トランジスタ11
7のゲート電極が第1のスイッチ106を介してソース信号線101に電気的に接続され
るようにする。そして、第2の容量用トランジスタ119は負の電荷を保存する機能を有
するため、第2の容量用トランジスタ119のソース電極及びドレイン電極が第2のスイ
ッチ108を介してソース信号線101に電気的に接続されるようにする。
タとする場合について図5に示す。この場合、第1の容量用トランジスタ127はソース
電極及びドレイン電極が第1のスイッチ106を介してソース信号線101に電気的に接
続されるようにし、第2の容量用トランジスタ129は、ゲート電極が第2のスイッチ1
08を介してソース信号線101に電気的に接続されるようにする。
ソース信号線101における電位の変化を示す図である。なお、以下においては期間1〜
期間6の6つの期間に分けて説明する。
そして、ソース信号線駆動回路100から正の電位V1を有する映像信号をソース信号線
101に入力する。第1のスイッチ106、第2のスイッチ108はオフとなっているた
め、ソース信号線101の電位はV1となる。
がオンになったことにより、第1の容量素子107がソース信号線101と導通状態とな
る。そして、第1の容量素子107に正の電荷が徐々に蓄積されていき、第1の容量素子
107には正の電圧V2が保存され、ソース信号線101の電位はV3となる。ここで、
V1=V2+V3であるとする。
る。すると、第1のスイッチ106がオフになったことによって、第1の容量素子107
はソース信号線101と非導通状態となり、期間2において第1の容量素子107に保存
された正の電圧V2は第1の容量素子107に保存された状態のままとなる。また、第2
のスイッチ108がオンになったことによって、第2の容量素子109はソース信号線1
01と導通状態となり、予め第2の容量素子109に保存しておいた負の電圧V6に対応
する電荷がソース信号線101に放電される。当該電荷の放電により、ソース信号線10
1の電位はV4となる。なお、図6においては、V4がコモン電位になる場合について示
しているが、必ずしもV4がコモン電位と等しくなる必要はない。図6においては、|V
3|=|V6|である場合を例にして説明したため、V4がコモン電位と等しくなってい
るが、この場合に限定されない。
100から負の電位V5を有する映像信号をソース信号線101に入力する。すると、第
1のスイッチ106及び第2のスイッチ108はオフとなっているため、ソース信号線1
01の電位はV5となる。
がオンになったことにより、第2の容量素子109がソース信号線101と導通状態とな
る。そして、第2の容量素子109に負の電荷が徐々に蓄積されていき、第2の容量素子
109には負の電圧V6が保存され、ソース信号線101の電位はV7となる。ここで、
V5=V6+V7であるとする。
る。すると、第2のスイッチ108がオフになったことによって、第2の容量素子109
はソース信号線101と非導通状態となり、期間5において第2の容量素子109に保存
された負の電圧V6は第2の容量素子109に保存された状態のままとなる。また、第1
のスイッチ106がオンになったことによって、第1の容量素子107はソース信号線1
01と導通状態となり、期間2において第1の容量素子107に保存されていた正の電圧
V2に対応する電荷がソース信号線101に放電される。第1の容量素子107に保存さ
れていた正の電圧V2に対応する電荷の放電により、ソース信号線101の電位はV8と
なる。なお、図6においては、V8がコモン電位になる場合について示しているが、必ず
しもV8がコモン電位になる必要はない。図6においては、|V2|=|V7|である場
合を例にして説明したため、V8がコモン電位と等しくなっているが、この場合に限定さ
れない。
法である。
、第2の容量素子109に保存した負の電圧を利用するため、ソース信号線駆動回路10
0からソース信号線101に供給する電荷量は少なくてすむ。よって、消費電力を低下さ
せることができる。この点について以下に従来例と比較して説明する。
転駆動においては、正の電位V1から負の電位V5に反転駆動を行う際には、ソース信号
線駆動回路からソース信号線にV5−V1の電圧に対応する電荷を供給する必要があった
。
まず、正の電位V1から負の電位V5に反転駆動を行う際には、期間2において、第1の
容量素子107に正の電圧V2を保存することによってソース信号線101の電位はV3
(=V1−V2)となり、期間3において、第2の容量素子109に保存されている負の
電圧V6をソース信号線101に放電することによって、ソース信号線101の電位はV
4(=V3+V6)となる。よって、期間4においてソース信号線駆動回路100からソ
ース信号線101に供給する電荷はV5−V4の電圧に対応する量となる。
−V4|となり、ソース信号線駆動回路100からソース信号線101に供給する電荷量
は、本発明の表示装置を用いて反転駆動を行った場合のほうが従来の反転駆動と比較して
少ないことがわかる。よって、正の電位V1から負の電位V5に反転駆動を行う際には、
本発明の表示装置を用いて反転駆動を行うことにより、従来の反転駆動と比較して低消費
電力化することができる。
に保存した正の電圧を利用するため、ソース信号線駆動回路100からソース信号線10
1に供給する電荷量は少なくてすむ。よって、低消費電力化することができる。
らわかるように、ソース信号線駆動回路からソース信号線にV1−V5の電圧を供給する
必要があった。
位V1に反転駆動を行う際には、期間5において、第2の容量素子109に負の電圧V6
を保存することによってソース信号線101の電位はV7(=V5−V6)となり、期間
6において、第1の容量素子107に保存されている正の電圧V2に対応する電荷をソー
ス信号線101に放電することによって、ソース信号線101の電位はV8(=V7+V
2)となり、その後正の電位V1まで電位を上昇させる。よって、負の電位V5から正の
電位V1に反転駆動を行う際にソース信号線駆動回路100からソース信号線101に供
給する電荷はV1−V8の電圧に対応する量となる。
−V8)となり、ソース信号線駆動回路からソース信号線に供給する電荷量は、本発明の
表示装置を用いて反転駆動を行った場合のほうが従来の反転駆動と比較して少ないことが
わかる。よって、負の電位V5から正の電位V1に反転駆動を行う際にも、本発明の表示
装置を用いて反転駆動を行うことにより、従来の反転駆動と比較して消費電力を低下させ
ることができる。
108、第1の容量素子107、第2の容量素子109によって期間2および期間3の動
作や期間5および期間6の動作を行うことにより、反転駆動を行う際にソース信号線に入
力する映像信号の電位の振れ幅を少なくすることができる。よって、消費電力を低下させ
ることができる。
て説明する。
の駆動回路12、第2の駆動回路13を有する。画素部11は複数の画素15を有し、各
画素15はトランジスタ73、容量素子75、および液晶素子74を含む。第1の駆動回
路12はソース信号線駆動回路であり、第1の駆動回路12からソース信号線S1〜Sm
に映像信号が出力される。また、第2の駆動回路13はゲート信号線駆動回路であり、第
2の駆動回路13からゲート信号線G1〜Gnに走査信号が出力される。第1の駆動回路
12、第2の駆動回路13は画素部11が形成されている基板と同じ基板上に設けられて
いてもよいし、画素部11が形成されている基板と異なる基板上に設けられていてもよい
。なお、第1の駆動回路12、第2の駆動回路13を薄膜トランジスタで形成すれば、第
1の駆動回路12、第2の駆動回路13を画素部11が形成されている基板と同じ基板上
に設けることができる。
第2のスイッチ18の一方の端子が並列に電気的に接続されている。第1のスイッチ16
及び第2のスイッチ18は例えば薄膜トランジスタなどのトランジスタで形成されている
。
14に示す。なお、図14は第1のスイッチ16及び第2のスイッチ18をトランジスタ
で構成し、第1のトランジスタ26、第2のトランジスタ28とした部分のみが図13と
異なる。よって、それ以外の部分については、図13と同じ符号で示すものとする。
チャネル型のトランジスタの相補型の回路(CMOS回路)で構成した場合について図1
5に示す。なお、図15は第1のスイッチ16及び第2のスイッチ18をCMOS回路で
構成し、第1のCMOS回路36、第2のCMOS回路38とした部分のみが図13と異
なる。よって、それ以外の部分については、図13と同じ符号で示すものとする。
第1の電極が電気的に接続され、第2のスイッチ18の他方の端子には負の電荷を保存す
るための第2の容量素子19の第1の電極が電気的に接続されている。なお、図13〜1
5においては、各ソース信号線に電気的に接続されている第1の容量素子17の第2の電
極は全て同じ配線に電気的に接続され、各ソース信号線に電気的に接続されている第2の
容量素子19の第2の電極も全て同じ配線に電気的に接続されている場合について示して
あるが、これに限定されない。第1の容量素子17の第2の電極、第2の容量素子19の
第2の電極は、それぞれ一定の電位に保たれていればよい。よって、第1の容量素子17
及び第2の容量素子19の第2の電極は接地されていても良い。
第3の駆動回路14によって制御されている。なお、第1のスイッチ16及び第2のスイ
ッチ18を制御する第3の駆動回路14は、画素部11が形成されている基板と同一の基
板上に設けられていてもよいし、画素部11が形成されている基板とは別の基板に設け、
画素部が形成されている基板の外部から第1のスイッチ16及び第2のスイッチ18を制
御する信号を入力するようにしてもよい。なお、第3の駆動回路14を薄膜トランジスタ
で形成すれば、第3の駆動回路14を画素部11が形成されている基板と同じ基板上に設
けることができる。また、ここでは、第1のスイッチ16と第2のスイッチ18を同じ駆
動回路で制御している場合について示しているが、第1のスイッチ16、第2のスイッチ
18はそれぞれ別な駆動回路で制御するようにしてもよい。
の領域20において、第1の容量素子17が第1のスイッチ16を介してソース信号線に
電気的に接続され、第2の容量素子19が第2のスイッチ18を介してソース信号線に電
気的に接続されている場合について示しているが、この場合に限定されない。
信号線の端部付近の領域(画素部11を介して第1の駆動回路12と対向する領域)21
において、第1の容量素子17が第1のスイッチ16を介してソース信号線に電気的に接
続され、第2の容量素子19が第2のスイッチ18を介してソース信号線に電気的に接続
されていてもよい。この場合、第1の駆動回路(ソース信号線駆動回路)12とは逆側の
ソース信号線の端部付近の領域(画素部11を介して第1の駆動回路12と対向する領域
)21には、他の回路が設けられていないため、容量素子を大きく形成する(電極の面積
を大きくする)ことが可能である。よって、そのぶん容量素子に保存できる電荷量を大き
くすることができるため、容量素子に多くの電荷を保持し、保持した電荷を反転駆動にお
いて利用することで、ソース信号線駆動回路が出力する電荷を少なくして効率よく駆動を
行うことができる。
1との間の領域22において、第1の容量素子17が駆動回路23によって制御されてい
る第1のスイッチ16を介してソース信号線に電気的に接続され、第1の駆動回路(ソー
ス信号線駆動回路)12とは逆側のソース信号線の端部付近の領域(画素部11を介して
第1の駆動回路12と対向する領域)25において、第2の容量素子19が駆動回路24
によって制御されている第2のスイッチ18を介してソース信号線に電気的に接続されて
いてもよい。
7と第2の容量素子19の位置が入れ替わってもよい。つまり、領域22において、第2
の容量素子19が第2のスイッチ18を介してソース信号線に電気的に接続され、領域2
5において、第1の容量素子17が第1のスイッチ16を介してソース信号線に電気的に
接続されるようにしてもよい。
する。
は、簡略化のために表示画素3行×4列のモデル画面の場合を例として示している。そし
て、以下においては、説明を簡略化するため表示画素3行×4列の場合を例として駆動方
法の説明を行うこととする。
を有するように各画素に映像信号が印加される。つまり、1ゲート信号線を書き込む度に
ソース信号線に書き込む映像信号の極性を反転させている。そして、N+1フレーム目で
はNフレーム目とは逆の極性を有する映像信号が各画素に印加される。つまり、各画素に
印加される映像信号の極性は1フレーム毎に異なるようにしている。なお、Nは1以上の
自然数である。
す。図18を用いてゲートライン反転駆動方法に本発明を適用した場合の駆動方法につい
て説明する。なお、図18のタイミングチャートにおいてソース信号線の電位の変化を示
す図は、ソース信号線S1〜Smのなかの任意の1本のソース信号線Sxにおける電位の
変化を示しているものであり、以下においては、このソース信号線Sxに着目して説明を
行う。なお、xは、1≦x≦mであるものとする。
の駆動回路(ソース信号線駆動回路)12から正の電位V1を有する映像信号をソース信
号線Sxに入力する。ソース信号線Sxに電気的に接続されている第1のスイッチ、第2
のスイッチはオフとなっているため、ソース信号線Sxの電位はV1となる。
目のゲート信号線に電気的に接続されている画素の有する薄膜トランジスタがオンになり
、1行目のゲート信号線に電気的に接続されている各画素にソース信号線S1〜Smの各
信号線から映像信号が入力される。よって、ソース信号線Sxに電気的に接続された第1
行目の画素には、正の電位V1が書き込まれる。
たことにより、第1の容量素子がソース信号線Sxと導通状態となる。そして、第1の容
量素子に正の電荷が徐々に蓄積されていき、第1の容量素子には正の電圧V2が保存され
、ソース信号線Sxの電位はV3となる。ここで、V1=V2+V3であるとする。
第1のスイッチがオフになったことによって、第1の容量素子はソース信号線Sxと非導
通状態となり、期間2において第1の容量素子に保存された正の電圧V2は第1の容量素
子に保存された状態のままとなる。また、第2のスイッチがオンになったことによって、
第2の容量素子はソース信号線Sxと導通状態となり、予め第2の容量素子に保存してお
いた負の電圧V6に対応する電荷がソース信号線Sxに放電される。当該電荷の放電によ
り、ソース信号線Sxの電位はV4となる。なお、図18においては、V4がコモン電位
になる場合について示しているが、必ずしもV4がコモン電位になる必要はない。図18
においては、|V3|=|V6|である場合を例にして説明したため、V4がコモン電位
と等しくなっているが、この場合に限定されない。
線駆動回路)12から負の電位V5を有する映像信号をソース信号線Sxに入力する。す
ると、第1及び第2のスイッチはオフとなっているため、ソース信号線Sxの電位はV5
となる。
2行目のゲート信号線G2に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、2行目のゲート信号線G2に電気的に接続されている各画素にソース信号線S
1〜Smの各信号線から映像信号が入力される。よって、ソース信号線Sxに電気的に接
続された第2行目の画素には、負の電位V1が入力される。
たことにより、第2の容量素子がソース信号線Sxと導通状態となる。そして、第2の容
量素子に負の電荷が徐々に蓄積されていき、第2の容量素子には負の電圧V6が保存され
、ソース信号線Sxの電位はV7となる。ここで、V5=V6+V7であるとする。
第2のスイッチがオフになったことによって、第2の容量素子はソース信号線Sxと非導
通状態となり、期間5において第2の容量素子に保存された負の電圧V6は第2の容量素
子に保存された状態のままとなる。また、第1のスイッチがオンになったことによって、
第1の容量素子はソース信号線Sxと導通状態となり、期間2において第1の容量素子に
保存された正の電圧V2に対応する電荷がソース信号線Sxに放電される。当該電荷の放
電により、ソース信号線Sxの電位はV8となる。なお、図18においては、V8がコモ
ン電位になる場合について示しているが、必ずしもV8がコモン電位になる必要はない。
図18においては、|V2|=|V7|である場合を例にして説明したため、V8がコモ
ン電位と等しくなっているが、この場合に限定されない。
回路(ソース信号線駆動回路)12から正の電位V1を有する映像信号をソース信号線S
xに入力する。第1のスイッチ、第2のスイッチはオフとなっているため、ソース信号線
の電位はV1となる。
3行目のゲート信号線G3に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、3行目のゲート信号線G3に電気的に接続されている各画素にソース信号線S
1〜Smの各信号線から映像信号が入力される。よって、ソース信号線Sxに電気的に接
続された第3行目の画素には、正の電位V1が書き込まれる。
たことにより、第1の容量素子がソース信号線Sxと導通状態となる。そして、第1の容
量素子に正の電荷が徐々に蓄積されていき、第1の容量素子には正の電圧V2が保存され
、ソース信号線Sxの電位はV3となる。
第1のスイッチがオフになったことによって、第1の容量素子はソース信号線Sxと非導
通状態となり、期間8において第1の容量素子に保存された正の電圧V2は第1の容量素
子に保存された状態のままとなる。また、第2のスイッチがオンになったことによって、
第2の容量素子はソース信号線Sxと導通状態となり、期間5において第2の容量素子に
保存しておいた負の電圧V6に対応する電荷がソース信号線Sxに放電される。当該電荷
の放電により、ソース信号線Sxの電位はV4となる。
が終了する。
フの動作は、期間1、期間2、期間3における第1のスイッチおよび第2のスイッチのオ
ンオフの動作と同様である。よって、ソース信号線の電位変化のみに着目した場合、期間
7、期間8、期間9の電位変化はそれぞれ期間1、期間2、期間3の電位変化と同じとな
っている。
いて第2行目の画素への映像信号の書き込みが行われ、期間7において第3行目の画素へ
の映像信号の書き込みが行われていることからわかるように、期間2と期間3と期間4を
合わせた期間、期間5と期間6と期間7を合わせた期間が1ライン期間に相当する。
の場合について説明したが、n=3、m=4の場合に限られるものではなく、その他の場
合においても同様の駆動を行うことができる。
つまり、期間1〜期間6が反転駆動の1サイクルとなっている。よって、n行×m列に拡
張する場合には、n行目までの書き込みを行う際に期間1〜期間6を1サイクルとしたソ
ース信号線の電位変化を繰り返し行えばよい。
3の動作や期間5および期間6の動作が存在することにより、反転駆動を行う際にソース
信号線に入力する映像信号の電位の振幅を少なくすることができる。よって、消費電力を
低下させることができる。
置を用いて行えばよい。
する。
ーン図は、簡略化のために表示画素3行×4列のモデル画面の場合を例として示している
。
性を有するように各画素に映像信号が印加される。そして、N+1フレーム目ではNフレ
ーム目とは逆の極性を有する映像信号が各画素に印加される。つまり、各画素に印加され
る映像信号の極性は1フレーム毎に異なるようにしている。
す。この図19を用いてソースライン反転駆動方法に本発明を適用した場合の駆動方法に
ついて説明する。なお、図19のタイミングチャートにおいてソース信号線の電位の変化
を示す図は、ソース信号線S1〜Smのなかの任意の1本のソース信号線Sxにおける電
位の変化を示しているものであり、以下においては、このソース信号線Sxに着目して説
明を行う。
の駆動回路(ソース信号線駆動回路)12から正の電位V1を有する映像信号をソース信
号線Sxに入力する。ソース信号線Sxに電気的に接続されている第1のスイッチ、第2
のスイッチはオフとなっているため、ソース信号線Sxの電位はV1となる。
信号線に電気的に接続されている画素の有する薄膜トランジスタがオンになり、1行目の
ゲート信号線G1に電気的に接続されている各画素にソース信号線S1〜Smの各信号線
から映像信号が入力される。よって、ソース信号線Sxに電気的に接続された第1行目の
画素には、正の電位V1が入力される。そして、1行目のゲート信号線G1への映像信号
の書き込みが終わったら、次に第2行目のゲート信号線G2にオンの信号を入力して、第
2行目の画素への書き込みを行う。このようにして、第n行目まで書き込みを行う。
ると、期間2へと移る。
なったことにより、第1の容量素子がソース信号線Sxと導通状態となる。そして、第1
の容量素子に正の電荷が徐々に蓄積されていき、第1の容量素子には正の電圧V2が保存
され、ソース信号線Sxの電位はV3となる。ここで、V1=V2+V3であるとする。
第1のスイッチがオフになったことによって、第1の容量素子はソース信号線Sxと非導
通状態となり、期間2において第1の容量素子に保存された正の電圧V2は第1の容量素
子に保存された状態のままとなる。また、第2のスイッチがオンになったことによって、
第2の容量素子はソース信号線Sxと導通状態となり、予め第2の容量素子に保存してお
いた負の電圧V6に対応する電荷がソース信号線Sxに放電される。当該電荷の放電によ
り、ソース信号線Sxの電位はV4となる。なお、図19においては、V4がコモン電位
になる場合について示しているが、必ずしもV4がコモン電位になる必要はない。図19
においては、|V3|=|V6|である場合を例にして説明したため、V4がコモン電位
と等しくなっているが、この場合に限定されない。
線駆動回路)12から負の電位V5を有する映像信号をソース信号線Sxに入力する。す
ると、第1及び第2のスイッチはオフとなっているため、ソース信号線Sxの電位はV5
となる。
信号線G1に電気的に接続されている画素の有する薄膜トランジスタがオンになり、1行
目のゲート信号線G1に電気的に接続されている各画素にソース信号線S1〜Smの各信
号線から映像信号が入力される。よって、ソース信号線Sxに電気的に接続された第1行
目の画素には、正の電位V1が入力される。そして、1行目のゲート信号線G1への映像
信号の書き込みが終わったら、次に第2行目のゲート信号線G2にオンの信号を入力して
、第2行目の画素への書き込みを行う。このようにして、第n行目までの書き込みを行う
。
ると、期間5へと移る。
たことにより、第2の容量素子がソース信号線Sxと導通状態となる。そして、第2の容
量素子に負の電荷が徐々に蓄積されていき、第2の容量素子には負の電圧V6が保存され
、ソース信号線Sxの電位はV7となる。ここで、V5=V6+V7であるとする。
第2のスイッチがオフになったことによって、第2の容量素子はソース信号線Sxと非導
通状態となり、期間5において第2の容量素子に保存された負の電圧V6は第2の容量素
子に保存された状態のままとなる。また、第1のスイッチがオンになったことによって、
第1の容量素子はソース信号線Sxと導通状態となり、期間2において第1の容量素子に
保存されていた正の電圧V2に対応する電荷がソース信号線Sxに放電される。当該電荷
の放電により、ソース信号線Sxの電位はV8となる。なお、図19においては、V8が
コモン電位になる場合について示しているが、必ずしもV8がコモン電位になる必要はな
い。図19においては、|V2|=|V7|である場合を例にして説明したため、V8が
コモン電位と等しくなっているが、この場合に限定されない。
くことにより、ソースライン反転駆動を行うことができる。図19では、aサイクル目の
期間1から次のサイクル(a+1サイクル目)の期間3までの期間の動作について示して
いる。期間1〜期間6の1つのサイクルを繰り返し行っているので、a+1サイクル目の
期間1〜期間3における動作は、aサイクル目の期間1から期間3における動作と同じ動
作となる。なお、aは1以上の自然数である。
〜4がN+1フレームに相当し、aサイクル目の期間5〜a+1サイクル目の期間1がN
+2フレームに相当する。そして、a+1サイクル目の期間2〜期間3がN+3フレーム
に属するものとなる。
3の動作や期間5および期間6の動作が存在することにより、反転駆動を行う際にソース
信号線に入力する映像信号の電位の振幅を少なくすることができる。よって、消費電力を
低下させることができる。
的に接続された第1のスイッチ及び第2のスイッチを制御する際に図20に示すように偶
数列同士、奇数列同士をそれぞれ同じ配線に電気的に接続して制御を行えばよい。
は、簡略化のために表示画素3行×4列のモデル画面の場合を例として示している。
に逆の極性を有するように各画素に映像信号が印加される。隣り合うゲート信号線が互い
に逆の極性を有するように各画素に映像信号が印加される。そして、N+1フレーム目で
はNフレーム目とは逆の極性を有する映像信号が各画素に印加される。つまり、各画素に
印加される映像信号の極性は1フレーム毎に異なるようにしている。
ースライン反転駆動を組み合わせることによって実施することができる。
期間2および期間3の動作や期間5および期間6の動作が存在することにより、反転駆動
を行う際にソース信号線に入力する映像信号の電位の振幅を少なくすることができる。よ
って、消費電力を低下させることができる。
された画素とが均一に混ざるため、ソースライン反転駆動やゲートライン反転駆動と比較
してさらにちらつきを生じにくくすることができる。
明を適用した場合について説明する。
合のタイミングチャートを図21に示す。この図21を用いてゲートライン反転駆動とコ
モン反転駆動を組み合わせた駆動方法に本発明を適用した場合について説明する。なお、
図21のタイミングチャートにおいてソース信号線の電位の変化を示す図は、ソース信号
線S1〜Smのなかの任意の1本のソース信号線Sxにおける電位の変化を示しているも
のであり、以下においては、このソース信号線Sxに着目して説明を行う。また、基準電
位をV0とすることとする。
の駆動回路(ソース信号線駆動回路)12から正の電位V1を有する映像信号をソース信
号線Sxに入力する。ソース信号線Sxに電気的に接続されている第1のスイッチ、第2
のスイッチはオフとなっているため、ソース信号線Sxの電位はV1となる。
電位の極性の反転も行う。この際、コモン電位の極性は、映像信号の極性とは逆の極性と
なるようにする。つまり、映像信号が正の電位である場合、コモン電位は負の電位となる
ようにする。期間1においては、ソース信号線に書き込む映像信号の電位は正の電位V1
であるから、コモン電位は負の電位V15となるようにする。|V1|=|V15|とな
るように設定すると、ゲートライン反転駆動のみで駆動を行う場合と比較して、ソース信
号線に書き込む映像信号の電位は半分となる。なお、ここでは、|V1|=|V15|と
なるようにV15を設定したが、必ずしもこのような値とする必要はない。
目のゲート信号線G1に電気的に接続されている画素の有する薄膜トランジスタがオンに
なり、1行目のゲート信号線に電気的に接続されている各画素にソース信号線S1〜Sm
の各信号線から映像信号が入力される。よって、ソース信号線Sxに電気的に接続された
第1行目の画素には、正の電位V1が入力される。
たことにより、第1の容量素子がソース信号線Sxと導通状態となる。そして、第1の容
量素子に正の電荷が徐々に蓄積されていき、第1の容量素子には正の電圧V2が保存され
、ソース信号線Sxの電位はV3となる。ここで、V1=V2+V3であるとする。
|V3|となるようにV17の電位を設定したが、必ずしもこのような値とする必要はな
い。たとえば、期間2においても、期間1と同じコモン電位のまま維持させておいてもよ
いし、期間2においてコモン電位を基準電位V0としてもよい。
第1のスイッチがオフになったことによって、第1の容量素子はソース信号線Sxと非導
通状態となり、期間2において第1の容量素子に保存された正の電圧V2は第1の容量素
子に保存された状態のままとなる。また、第2のスイッチがオンになったことによって、
第2の容量素子はソース信号線Sxと導通状態となり、予め第2の容量素子に保存してお
いた負の電圧V6に対応する電荷がソース信号線Sxに放電される。当該電荷の放電によ
り、ソース信号線Sxの電位はV4となる。なお、図21においては、V4が基準電位V
0になる場合について示しているが、必ずしもV4が基準電位V0になる必要はない。図
21においては、|V3|=|V6|である場合を例にして説明したため、V4が基準電
位V0と等しくなっているが、この場合に限定されない。
させている場合について示しているが、必ずしもそのようにする必要はない。例えば、期
間1と同じコモン電位を期間3まで維持させておくようにしてもよいし、期間2において
コモン電位を基準電位V0に等しくなるようにして期間3においてもコモン電位を基準電
位V0で維持したままとしてもよい。また、期間2は期間1と同じコモン電位を維持し、
期間3において基準電位V0とするようにしてもよい。また、図22のように、期間2に
おいて、コモン電位を期間4で入力するコモン電位V11となるようにして、期間2と同
じ電位を期間4まで維持するようにしてもよい。なお、コモン電位を変化させる回数が少
ない方が消費電力は少なくてすむ。よって、図21に示すコモン電位の変化のさせ方より
も、図22に示すコモン電位の変化のさせ方の方が消費電力を低く抑えることができる。
線駆動回路)12から負の電位V5を有する映像信号をソース信号線Sxに入力する。す
ると、第1及び第2のスイッチはオフとなっているため、ソース信号線Sxの電位はV5
となる。
電位の極性の反転も行う。この際、コモン電位の極性は、映像信号の極性とは逆の極性と
なるようにする。期間4においては、ソース信号線に書き込む映像信号の電位は負の電位
V5であるから、コモン電位は正の電位V11となるようにする。|V5|=|V11|
となるように設定すると、ゲートライン反転駆動のみで駆動を行う場合と比較して、ソー
ス信号線に書き込む映像信号の電位は半分となる。なお、ここでは、|V5|=|V11
|となるようにV11を設定したが、必ずしもこのような値とする必要はない。
2行目のゲート信号線G2に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、2行目のゲート信号線G2に電気的に接続されている各画素にソース信号線S
1〜Smの各信号線から映像信号が入力される。よって、ソース信号線Sxに電気的に接
続された第2行目の画素には、負の電位V5が入力される。
たことにより、第2の容量素子がソース信号線Sxと導通状態となる。そして、第2の容
量素子に負の電荷が徐々に蓄積されていき、第2の容量素子には負の電圧V6が保存され
、ソース信号線Sxの電位はV7となる。ここで、V5=V6+V7であるとする。
|V7|となるようにV13の電位を設定したが、必ずしもこのような値とする必要はな
い。たとえば、期間5においても、期間4と同じコモン電位のまま維持させておいてもよ
いし、期間5においてコモン電位を基準電位V0としてもよい。
第2のスイッチがオフになったことによって、第2の容量素子はソース信号線Sxと非導
通状態となり、期間5において第2の容量素子に保存された負の電圧V6は第2の容量素
子に保存された状態のままとなる。また、第1のスイッチがオンになったことによって、
第1の容量素子はソース信号線Sxと導通状態となり、期間2において第1の容量素子に
保存されていた正の電圧V2に対応する電荷がソース信号線Sxに放電される。当該電荷
の放電により、ソース信号線Sxの電位はV8となる。なお、図21においては、V8が
コモン電位になる場合について示しているが、必ずしもV8がコモン電位になる必要はな
い。図21においては、|V2|=|V7|である場合を例にして説明したため、V8が
コモン電位と等しくなっているが、この場合に限定されない。
させている場合について示しているが、必ずしもそのようにする必要はない。例えば、期
間4と同じコモン電位を期間6まで維持させておくようにしてもよいし、期間5において
コモン電位を基準電位V0に等しくなるようにして期間6においてもコモン電位を基準電
位V0で維持したままとしてもよい。また、期間5は期間4と同じコモン電位を維持し、
期間6において基準電位V0とするようにしてもよい。また、図22のように、期間5に
おいて、コモン電位を期間7で入力するコモン電位V15となるようにして、期間5と同
じ電位を期間7まで維持するようにしてもよい。なお、コモン電位を変化させる回数が少
ない方が消費電力は少なくてすむ。よって、図21に示すコモン電位の変化のさせ方より
も、図22に示すコモン電位の変化のさせ方の方が消費電力を低く抑えることができる。
動回路(ソース信号線駆動回路)12から正の電位V1を有する映像信号をソース信号線
Sxに入力する。第1のスイッチ及び第2のスイッチはオフとなっているため、ソース信
号線の電位はV1−V8(=V9とする)となる。なお、図21においては、説明を簡単
にするためにV9=V1である場合について示しているが、必ずしもV9=V1とする必
要はない。
電位の極性の反転も行う。この際、コモン電位の極性は、映像信号の極性とは逆の極性と
なるようにする。期間7においては、ソース信号線に書き込む映像信号の電位は正の電位
V1であるから、コモン電位は負の電位V15となるようにする。|V1|=|V15|
となるように設定すると、ゲートライン反転駆動のみで駆動を行う場合と比較して、ソー
ス信号線に書き込む映像信号の電位は半分となる。なお、ここでは、|V1|=|V15
|となるようにV15を設定したが、必ずしもこのような値とする必要はない。
3行目のゲート信号線G3に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、3行目のゲート信号線G3に電気的に接続されている各画素にソース信号線S
1〜Smの各信号線から映像信号が入力される。よって、ソース信号線Sxに電気的に接
続された第3行目の画素には、正の電位V1が入力される。
たことにより、第1の容量素子がソース信号線Sxと導通状態となる。そして、第1の容
量素子に正の電荷が徐々に蓄積されていき、第1の容量素子には正の電圧V2が保存され
、ソース信号線Sxの電位はV10となる。ここで、V9=V2+V10であるとする。
なお、図21においては、説明を簡単にするためにV10=V3である場合について示し
ているが、必ずしもV10=V3とする必要はない。
第1のスイッチがオフになったことによって、第1の容量素子はソース信号線Sxと非導
通状態となり、期間8において第1の容量素子に保存された正の電圧V2は第1の容量素
子に保存された状態のままとなる。また、第2のスイッチがオンになったことによって、
第2の容量素子はソース信号線Sxと導通状態となり、期間5において第2の容量素子に
保存しておいた負の電圧V6に対応する電荷がソース信号線Sxに放電される。当該電荷
の放電により、ソース信号線Sxの電位はV11となる。なお、図21においては、V1
1がV4やコモン電位になる場合について示しているが、必ずしもV11がV4やコモン
電位と等しくなる必要はない。図21においては、|V10|=|V6|である場合を例
にして説明したため、V11がコモン電位と等しくなっているが、この場合に限定されな
い。
のさせ方は期間1〜期間6を1サイクルとして、同様の動作を繰り返し行う。よって、図
21の期間7、期間8、期間9におけるソース信号線に書き込む映像信号の電位の変化の
させ方、及びコモン電位の変化のさせ方はそれぞれ期間1、期間2、期間3におけるソー
ス信号線に書き込む映像信号の電位の変化のさせ方、及びコモン電位の変化のさせ方と同
じである。
して説明したため、3行目の画素への書き込みまでしか説明しなかったが、n=3及びm
=4以外のn行×m列の表示画素の場合でも同様に行うことができる。
1〜期間6における映像信号の電位、及びコモン電位の動作と同様の動作を繰り返し行え
ば良い。
組み合わせた駆動方法は、期間2および期間3の動作や期間5および期間6の動作が存在
することにより、反転駆動を行う際にソース信号線に入力する映像信号の電位の振幅を少
なくすることができる。よって、消費電力を低下させることができる。
。なお、本実施例においては、第1のスイッチがCMOS回路で構成されている図15の
表示装置の場合を例にして説明する。
図23(A)のA−A’における断面図を図23(B)に示し、図23(A)のB−B’
における断面図を図23(C)に示す。
トランジスタ(Nチャネル型TFT)であり、221は第1のCMOS回路36を構成す
るPチャネル型薄膜トランジスタ(Pチャネル型TFT)である。図23においては、第
1のスイッチを構成するNチャネル型TFTおよびPチャネル型TFTが共に二つのゲー
ト電極を有するダブルゲート構造のTFTの場合について示しているが、この構成に限定
されない。1つのゲート電極を有するシングルゲート構造のTFTや2つ以上のゲート電
極を有する構造のTFTとしてもよい。また、オフセット領域を有する構造のTFTや、
LDD領域を有する構造のTFTなど一般的なTFTの構造に置き換えてもよい。
なっている領域に容量素子が形成される。そして、半導体膜202のうち容量素子の第2
の電極206cと重なっている領域が容量素子の第1の電極として機能する。容量素子の
第2の電極206cは、ゲート配線206f、206gと同じ金属膜で形成されている。
Nチャネル型TFT220の有する第1のゲート電極206a及び第2のゲート電極20
6bは、ゲート配線206fから延設されている。また、Pチャネル型TFT221の有
する第3のゲート電極206d及び第4のゲート電極206eは、ゲート配線206gか
ら延設されている。
おける断面構造、すなわちA−A’における断面構造について説明する。基板200上に
は、窒化珪素膜201a及び酸化珪素膜201bの積層膜で構成される下地膜が形成され
ており、下地膜上には、半導体膜202が形成されている。半導体膜は、第1のN型不純
物領域205a、第2のN型不純物領域205b、第3のN型不純物領域205c、第1
のN型不純物領域205aと第2のN型不純物領域205bの間に形成された第1の真性
領域、第2のN型不純物領域205bと第3のN型不純物領域205cとの間に形成され
た第2の真性領域を有している。第3のN型不純物領域205cの一部は容量素子の第1
の電極として機能する。
には第1のゲート電極206a、第2のゲート電極206b、容量素子の第2の電極20
6cが形成されている。なお、第3のN型不純物領域205cの一部、ゲート絶縁膜20
3、及び容量素子の第2の電極206cによって容量素子が形成されている。
子の第2の電極206c上には、層間絶縁膜209が形成され、層間絶縁膜209上には
、ソース信号線210aが形成されている。ソース信号線210aは、Nチャネル型TF
T220の第1のN型不純物領域205aと電気的に接続されている。
領域における断面構造、すなわちB−B’における断面構造について説明する。基板20
0上には、窒化珪素膜201a及び酸化珪素膜201bの積層膜で構成される下地膜が形
成されており、下地膜上には、半導体膜202が形成されている。半導体膜は、第1のP
型不純物領域208a、第2のP型不純物領域208b、第3のP型不純物領域208c
、第3のN型不純物領域205c、第1のP型不純物領域208aと第2のP型不純物領
域208bの間に形成された第3の真性領域、第2のP型不純物領域208bと第3のP
型不純物領域208cとの間に形成された第4の真性領域を有している。なお、第3のN
型不純物領域205cの一部は容量素子の第1の電極として機能する。
には第3のゲート電極206d、第4のゲート電極206e、容量素子の第2の電極20
6cが形成されている。なお、第3のN型不純物領域205cの一部、ゲート絶縁膜20
3、及び容量素子の第2の電極206cによって容量素子が形成されている。
子の第2の電極206c上には、層間絶縁膜209が形成され、層間絶縁膜209上には
、ソース信号線210cが形成されている。ソース信号線210cは、Pチャネル型TF
T221の第1のP型不純物領域208aと電気的に接続されている。
工程について図24〜26を用いて以下に説明する。
の右側は図23のB’−Bにおける断面図を示す。
膜として、プラズマCVD法やスパッタリング法等により窒化珪素膜201aと酸化珪素
膜201bの積層膜を形成しているが、この場合に限定されない。酸化珪素を含む膜、酸
化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層構造として形成するか、当該これら
の膜を適宜積層して形成すればよい。そして、下地膜を構成する酸化珪素膜201b上に
半導体膜202を形成する。ここでは、半導体膜202として珪素膜を形成する。なお、
珪素膜は、非晶質珪素膜でも結晶性珪素膜でもよい。そして、半導体膜202を覆うゲー
ト絶縁膜203を形成する。ゲート絶縁膜203は、スパッタ法やプラズマCVD法等の
各種CVD法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して
形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む
膜を、単層構造として形成するか、当該これらの膜を適宜積層して形成する。
そして、マスク204a、204b、204c、及びゲート絶縁膜203の上方からN型
の導電型を有する不純物を半導体膜202にドーピングする。このドーピングにより、マ
スク204a、204b、204cが形成されていなかった領域に第1のN型不純物領域
205a、第2のN型不純物領域205b、第3のN型不純物領域205cが形成される
。
06b、容量素子の一方の電極206c、第3のゲート電極206d、第4のゲート電極
206eを形成する。
05bとの間に存在する第1の真性領域の幅と等しくなるように第1のゲート電極206
aが形成されているが、第1のゲート電極206aの幅が第1のN型不純物領域205a
と第2のN型不純物領域205bとの間に存在する第1の真性領域の幅よりも短くなるよ
うに第1のゲート電極206aを形成してもよい。その場合には、第1のN型不純物領域
205aと第1の真性領域との間及び第1の真性領域と第2のN型不純物領域205bと
の間にオフセット領域を形成することができる。
る第2の真性領域の幅と等しくなるように第2のゲート電極206bが形成されているが
、第2のゲート電極206bの幅が第2のN型不純物領域205bと第3のN型不純物領
域205cとの間に存在する第2の真性領域の幅よりも短くなるように第2のゲート電極
206bを形成してもよい。その場合には、第2のN型不純物領域205bと第2の真性
領域との間及び第2の真性領域と第3のN型不純物領域205cとの間にオフセット領域
を形成することができる。
ル型TFT)となる領域を露出させ、その他の領域にマスク207を形成する。そして、
マスク207及びゲート絶縁膜203の上方からP型の導電型を有する不純物を半導体膜
202にドーピングする。このドーピングにより、マスク207、第3のゲート電極20
6d、第4のゲート電極206eが形成されていなかった領域に第1のP型不純物領域2
08a、第2のP型不純物領域208b、第3のP型不純物領域208cが形成される。
のゲート電極206b、容量素子の一方の電極206c、第3のゲート電極206d、第
4のゲート電極206e上に層間絶縁膜209を形成する。そして、層間絶縁膜209上
に、ソース信号線210a、210c、及び電極210bを形成する。
線210cは第3のP型不純物領域208cと電気的に接続している。また、電極210
bは、第3のN型不純物領域205cと第1のP型不純物領域208aを電気的に接続し
ている。
ネル型TFT)及びPチャネル型の薄膜トランジスタ(Pチャネル型TFT)と容量素子
を形成することができる。
み説明したが、第2のCMOS回路38、第2の容量素子19も第1のCMOS回路36
、第1の容量素子17と同様にして作製すればよい。
においても本発明を実施することができる。
を反転駆動する場合がある。本発明は、その場合にも適用することができる。
極性反転周期が長いため、反転する頻度が低くなっている。よって、発光素子の反転駆動
に本発明を適用するよりも、液晶表示装置の反転駆動に本発明を適用する方がより低消費
電力化の効果を得ることができる。
子機器としては、例えば、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディス
プレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カー
オーディオコンポ、MP3プレーヤー等)、コンピュータ、ゲーム機器、携帯情報端末(
モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子辞書、電子書籍等)、記録媒体
を備えた画像再生装置(具体的にはDigital Versatile Disc(D
VD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)等が挙
げられる。
これに当たる。筐体2001、支持台2002、表示部2003等を含む。本発明を用い
ることで、消費電力を低減した表示装置を作製することができる。
示部2103、音声入力部2104、音声出力部2105、操作キー2106、アンテナ
2108等を含む。本発明を用いることで、消費電力を低減した携帯電話を作製すること
ができる。
キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む
。本発明を用いることで、消費電力を低減したコンピュータを作製することができる。図
27(C)ではノート型のコンピュータを例示したが、例えばモニター一体型のデスクト
ップ型コンピュータ等にも適用することが可能である。
チ2303、操作キー2304、赤外線ポート2305等を含む。本発明を用いることで
、消費電力を低減したモバイルコンピュータを作製することができる。
2403、操作キー2404、記録媒体挿入部2405等を含む。本発明を用いることで
、消費電力を低減したゲーム機を作製することができる。
可能である。
12 第1の駆動回路
13 第2の駆動回路
14 第3の駆動回路
15 画素
16 第1のスイッチ
17 第1の容量素子
18 第2のスイッチ
19 第2の容量素子
20 領域
21 領域
22 領域
25 領域
26 第1のトランジスタ
28 第2のトランジスタ
36 第1のCMOS回路
38 第2のCMOS回路
73 トランジスタ
74 液晶素子
75 容量素子
100 ソース信号線駆動回路
101 ソース信号線
102 画素
106 第1のスイッチ
107 第1の容量素子
108 第2のスイッチ
109 第2の容量素子
110 画素部
111 領域
117 第1の容量用トランジスタ
119 第2の容量用トランジスタ
127 第1の容量用トランジスタ
129 第2の容量用トランジスタ
200 基板
201 下地膜
202 半導体膜
203 ゲート絶縁膜
207 マスク
209 層間絶縁膜
220 Nチャネル型TFT
221 Pチャネル型TFT
601 半導体膜
602 領域
603 ゲート絶縁膜
604 ゲート電極
2001 筐体
2002 支持台
2003 表示部
201a 窒化珪素膜
201b 酸化珪素膜
204a マスク
204b マスク
204c マスク
205a 第1のN型不純物領域
205b 第2のN型不純物領域
205c 第3のN型不純物領域
206a 第1のゲート電極
206b 第2のゲート電極
206c 電極
206d 第3のゲート電極
206e 第4のゲート電極
208a 第1のP型不純物領域
208b 第2のP型不純物領域
208c 第3のP型不純物領域
2101 本体
2102 筐体
2103 表示部
2104 音声入力部
2105 音声出力部
2106 操作キー
2108 アンテナ
210a ソース信号線
210b 電極
210c ソース信号線
2201 本体
2202 筐体
2203 表示部
2204 キーボード
2205 外部接続ポート
2206 ポインティングマウス
2301 本体
2302 表示部
2303 スイッチ
2304 操作キー
2305 赤外線ポート
2401 筐体
2402 表示部
2403 スピーカー
2404 操作キー
2405 記録媒体挿入部
Claims (9)
- ソース信号線駆動回路と、
前記ソース信号線駆動回路から出力された映像信号が、n本(n≧2)のソース信号線を介して複数の画素に書き込まれる画素部と、
各前記ソース信号線に対して、第1のスイッチを介して電気的に接続する第1の容量素子と、各前記ソース信号線に対して、第2のスイッチを介して電気的に接続する第2の容量素子とを有し、
n個の前記第1のスイッチ、n個の前記第1の容量素子、n個の前記第2のスイッチ、及びn個の前記第2の容量素子を有する領域は、前記画素部及び前記ソース信号線駆動回路が位置する領域とは異なる領域に位置し、
前記第1のスイッチは、各前記ソース信号線と前記第1の容量素子との導通状態と非導通状態を制御し、
前記第2のスイッチは、各前記ソース信号線と前記第2の容量素子との導通状態と非導通状態を制御し、
1ライン期間において、各前記ソース信号線の電位は、互いに異なる第1乃至第3の電位となり、
前記第1の容量素子と前記ソース信号線及び前記第2の容量素子と前記ソース信号線の両方が、非導通状態であるとき、前記ソース信号線の電位は前記第1の電位となり、
前記第1の容量素子と前記ソース信号線とが導通状態で、前記第2の容量素子と前記ソース信号線とが非導通状態のとき、前記ソース信号線の電位は前記第2の電位となり、
前記第1の容量素子と前記ソース信号線とが非導通状態で、前記2の容量素子と前記ソース信号線とが導通状態のとき、前記ソース信号線の電位は前記第3の電位となることを特徴とする表示装置。 - ソース信号線駆動回路と、
前記ソース信号線駆動回路から出力された映像信号が、n本(n≧2)のソース信号線を介して複数の画素に書き込まれる画素部と、
各前記ソース信号線に対して、第1のスイッチを介して電気的に接続する第1の容量素子と、各前記ソース信号線に対して、第2のスイッチを介して電気的に接続する第2の容量素子とを有し、
n個の前記第1のスイッチ、n個の前記第1の容量素子、n個の前記第2のスイッチ、及びn個の前記第2の容量素子を有する領域は、前記画素部を介して前記ソース信号線駆動回路と対向する領域に位置し、
前記第1のスイッチは、各前記ソース信号線と前記第1の容量素子との導通状態と非導通状態を制御し、
前記第2のスイッチは、各前記ソース信号線と前記第2の容量素子との導通状態と非導通状態を制御し、
1ライン期間において、各前記ソース信号線の電位は、互いに異なる第1乃至第3の電位となり、
前記第1の容量素子と前記ソース信号線及び前記第2の容量素子と前記ソース信号線の両方が、非導通状態であるとき、前記ソース信号線の電位は前記第1の電位となり、
前記第1の容量素子と前記ソース信号線とが導通状態で、前記第2の容量素子と前記ソース信号線とが非導通状態のとき、前記ソース信号線の電位は前記第2の電位となり、
前記第1の容量素子と前記ソース信号線とが非導通状態で、前記2の容量素子と前記ソース信号線とが導通状態のとき、前記ソース信号線の電位は前記第3の電位となることを特徴とする表示装置。 - ソース信号線駆動回路と、
前記ソース信号線駆動回路から出力された映像信号が、n本(n≧2)のソース信号線を介して複数の画素に書き込まれる画素部と、
各前記ソース信号線に対して、第1のスイッチを介して電気的に接続する第1の容量素子と、各前記ソース信号線に対して、第2のスイッチを介して電気的に接続する第2の容量素子とを有し、
n個の前記第1の容量素子とn個の前記第1のスイッチとを有する第1の領域は、前記ソース信号線駆動回路と前記画素部との間の領域に位置し、
n個の前記第2の容量素子とn個の前記2のスイッチとを有する第2の領域は、前記画素部を介して前記ソース信号線駆動回路と対向する領域に位置し、
前記第1のスイッチは、前記ソース信号線と前記第1の容量素子との導通状態と非導通状態を制御し、
前記第2のスイッチは、前記ソース信号線と前記第2の容量素子との導通状態と非導通状態を制御し、
1ライン期間において、前記ソース信号線の電位は、互いに異なる第1乃至第3の電位となり、
前記第1の容量素子と前記ソース信号線及び前記第2の容量素子と前記ソース信号線の両方が、非導通状態であるとき、前記ソース信号線の電位は前記第1の電位となり、
前記第1の容量素子と前記ソース信号線とが導通状態で、前記第2の容量素子と前記ソース信号線とが非導通状態のとき、前記ソース信号線の電位は前記第2の電位となり、
前記第1の容量素子と前記ソース信号線とが非導通状態で、前記2の容量素子と前記ソース信号線とが導通状態のとき前記ソース信号線の電位は前記第3の電位となることを特徴とする表示装置。 - 請求項1乃至請求項3のいずれか一において、前記第1の電位は、前記第2及び前記第3の電位よりも大きい、又は前記第2及び前記第3の電位よりも小さいことを特徴とする表示装置。
- 請求項1乃至請求項4のいずれか一において、前記第1の容量素子又は前記第2の容量素子の一方は正の電荷を保存し、前記第1の容量素子又は前記第2の容量素子の他方は負の電荷を保存することを特徴とする表示装置。
- 請求項1乃至請求項5のいずれか一において、前記表示装置は、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、又はドット反転駆動により駆動することを特徴とする表示装置。
- 請求項1乃至請求項6のいずれか一において、
前記表示装置は液晶表示装置であることを特徴とする表示装置。 - 請求項1乃至請求項7のいずれか一において、
前記第1のスイッチ及び前記第2のスイッチは薄膜トランジスタで形成されていることを特徴とする表示装置。 - 請求項1乃至請求項8のいずれか一に記載の表示装置を用いた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012155285A JP5288661B2 (ja) | 2005-12-02 | 2012-07-11 | 表示装置及び電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005349889 | 2005-12-02 | ||
JP2005349889 | 2005-12-02 | ||
JP2012155285A JP5288661B2 (ja) | 2005-12-02 | 2012-07-11 | 表示装置及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304992A Division JP2007179011A (ja) | 2005-12-02 | 2006-11-10 | 表示装置及びそれを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012247788A true JP2012247788A (ja) | 2012-12-13 |
JP5288661B2 JP5288661B2 (ja) | 2013-09-11 |
Family
ID=37762206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012155285A Expired - Fee Related JP5288661B2 (ja) | 2005-12-02 | 2012-07-11 | 表示装置及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8686934B2 (ja) |
EP (1) | EP1793369A3 (ja) |
JP (1) | JP5288661B2 (ja) |
CN (1) | CN1983377B (ja) |
TW (1) | TWI449009B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5358105B2 (ja) * | 2007-03-23 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 表示装置 |
WO2009060372A2 (en) * | 2007-11-08 | 2009-05-14 | Koninklijke Philips Electronics N.V. | Driving pixels of a display |
US20090267885A1 (en) * | 2008-04-25 | 2009-10-29 | Himax Display, Inc. | Pixel circuitry and driving method thereof |
TWI406248B (zh) * | 2009-06-02 | 2013-08-21 | Sitronix Technology Corp | 液晶點反轉之驅動方法 |
WO2011111843A1 (ja) * | 2010-03-11 | 2011-09-15 | 国立大学法人 千葉大学 | 表示装置 |
TW201342336A (zh) * | 2012-04-05 | 2013-10-16 | Fitipower Integrated Tech Inc | 源極驅動裝置及顯示設備 |
US9182643B1 (en) * | 2014-05-27 | 2015-11-10 | Apple Inc. | Display having pixel circuits with adjustable storage capacitors |
TWI534791B (zh) * | 2014-10-31 | 2016-05-21 | 友達光電股份有限公司 | 液晶顯示裝置之時脈產生電路及其操作方法 |
CN110197644A (zh) * | 2019-06-10 | 2019-09-03 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10222130A (ja) * | 1997-02-03 | 1998-08-21 | Toshiba Corp | 液晶表示装置 |
JP2003271105A (ja) * | 2002-03-13 | 2003-09-25 | Matsushita Electric Ind Co Ltd | 液晶駆動装置 |
JP2004163912A (ja) * | 2002-10-22 | 2004-06-10 | Sharp Corp | 表示装置の電荷回収方法、表示装置の電荷再利用回路、表示装置の駆動回路、及び表示装置 |
JP2004354758A (ja) * | 2003-05-29 | 2004-12-16 | Mitsubishi Electric Corp | 液晶表示装置 |
JP2006323341A (ja) * | 2005-04-18 | 2006-11-30 | Nec Electronics Corp | 液晶表示装置及びその駆動回路 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3019832C2 (de) | 1979-05-28 | 1986-10-16 | Kabushiki Kaisha Suwa Seikosha, Shinjuku, Tokio/Tokyo | Treiberschaltung für eine Flüssigkristallanzeigematrix |
JPS5691277A (en) | 1979-12-25 | 1981-07-24 | Citizen Watch Co Ltd | Liquiddcrystal display panel |
JP2568659B2 (ja) | 1988-12-12 | 1997-01-08 | 松下電器産業株式会社 | 表示装置の駆動方法 |
EP0588568B1 (en) | 1992-09-18 | 2002-12-18 | Hitachi, Ltd. | A liquid crystal display device |
US6323071B1 (en) | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
JP3173200B2 (ja) | 1992-12-25 | 2001-06-04 | ソニー株式会社 | アクティブマトリクス型液晶表示装置 |
JP2872511B2 (ja) | 1992-12-28 | 1999-03-17 | シャープ株式会社 | 表示装置の共通電極駆動回路 |
JP2626451B2 (ja) | 1993-03-23 | 1997-07-02 | 日本電気株式会社 | 液晶表示装置の駆動方法 |
JPH06313876A (ja) | 1993-04-28 | 1994-11-08 | Canon Inc | 液晶表示装置の駆動方法 |
JP3102666B2 (ja) * | 1993-06-28 | 2000-10-23 | シャープ株式会社 | 画像表示装置 |
JP3471928B2 (ja) | 1994-10-07 | 2003-12-02 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置の駆動方法 |
JP3544572B2 (ja) | 1995-02-01 | 2004-07-21 | 株式会社日立製作所 | 液晶パネルおよび液晶表示装置 |
KR100206567B1 (ko) | 1995-09-07 | 1999-07-01 | 윤종용 | 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법 |
US5959599A (en) | 1995-11-07 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type liquid-crystal display unit and method of driving the same |
TW329500B (en) | 1995-11-14 | 1998-04-11 | Handotai Energy Kenkyusho Kk | Electro-optical device |
US6911962B1 (en) | 1996-03-26 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of active matrix display device |
US5847687A (en) | 1996-03-26 | 1998-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of active matrix display device |
KR100219116B1 (ko) | 1996-03-30 | 1999-09-01 | 구자홍 | 티에프티 엘시디 디스플레이의 구동방법 |
JP3256730B2 (ja) | 1996-04-22 | 2002-02-12 | シャープ株式会社 | 液晶表示装置、およびその駆動方法 |
US5945970A (en) | 1996-09-06 | 1999-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display devices having improved screen clearing capability and methods of operating same |
JPH1097222A (ja) | 1996-09-20 | 1998-04-14 | Toshiba Corp | 液晶表示装置 |
US5926162A (en) | 1996-12-31 | 1999-07-20 | Honeywell, Inc. | Common electrode voltage driving circuit for a liquid crystal display |
JP3741819B2 (ja) | 1997-04-17 | 2006-02-01 | 株式会社東芝 | 液晶表示装置 |
CA2302230C (en) * | 1997-09-04 | 2004-11-16 | Silicon Image, Inc. | Power saving circuit and method for driving an active matrix display |
JPH11231822A (ja) | 1997-11-17 | 1999-08-27 | Semiconductor Energy Lab Co Ltd | 画像表示装置およびその駆動方法 |
TWI257601B (en) | 1997-11-17 | 2006-07-01 | Semiconductor Energy Lab | Picture display device and method of driving the same |
JP4287928B2 (ja) * | 1998-10-16 | 2009-07-01 | 日本テキサス・インスツルメンツ株式会社 | フィルタ回路 |
TW591584B (en) | 1999-10-21 | 2004-06-11 | Semiconductor Energy Lab | Active matrix type display device |
JP4449189B2 (ja) * | 2000-07-21 | 2010-04-14 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
JP3800401B2 (ja) | 2001-06-18 | 2006-07-26 | 株式会社日立製作所 | 画像表示装置及びその駆動方法 |
JP3799308B2 (ja) | 2002-08-02 | 2006-07-19 | Nec液晶テクノロジー株式会社 | 液晶表示装置 |
CN1278174C (zh) * | 2002-09-23 | 2006-10-04 | 统宝光电股份有限公司 | 薄膜晶体管液晶显示器的像素结构 |
US6958651B2 (en) * | 2002-12-03 | 2005-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device using the same |
JP3991003B2 (ja) * | 2003-04-09 | 2007-10-17 | 松下電器産業株式会社 | 表示装置およびソース駆動回路 |
EP1624436A4 (en) | 2003-05-13 | 2009-04-15 | Toshiba Matsushita Display Tec | ACTIVE MATRIX TYPE DISPLAY DEVICE |
JP4049018B2 (ja) | 2003-05-19 | 2008-02-20 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
US7102612B2 (en) * | 2003-06-27 | 2006-09-05 | Au Optronics Corp. | Power-saving circuits and methods for driving active matrix display elements |
JP2005128488A (ja) * | 2003-09-29 | 2005-05-19 | Sharp Corp | 表示装置、その駆動装置、及び表示装置の表示方法 |
JP4131227B2 (ja) * | 2003-11-10 | 2008-08-13 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
JP4419603B2 (ja) | 2004-02-25 | 2010-02-24 | 日本電気株式会社 | 液晶表示装置の駆動方法 |
JP4744851B2 (ja) * | 2004-11-12 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 駆動回路及び表示装置 |
-
2006
- 2006-11-14 TW TW095142094A patent/TWI449009B/zh not_active IP Right Cessation
- 2006-11-17 EP EP06023936A patent/EP1793369A3/en not_active Ceased
- 2006-11-28 US US11/605,122 patent/US8686934B2/en not_active Expired - Fee Related
- 2006-12-01 CN CN2006101636096A patent/CN1983377B/zh not_active Expired - Fee Related
-
2012
- 2012-07-11 JP JP2012155285A patent/JP5288661B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10222130A (ja) * | 1997-02-03 | 1998-08-21 | Toshiba Corp | 液晶表示装置 |
JP2003271105A (ja) * | 2002-03-13 | 2003-09-25 | Matsushita Electric Ind Co Ltd | 液晶駆動装置 |
JP2004163912A (ja) * | 2002-10-22 | 2004-06-10 | Sharp Corp | 表示装置の電荷回収方法、表示装置の電荷再利用回路、表示装置の駆動回路、及び表示装置 |
JP2004354758A (ja) * | 2003-05-29 | 2004-12-16 | Mitsubishi Electric Corp | 液晶表示装置 |
JP2006323341A (ja) * | 2005-04-18 | 2006-11-30 | Nec Electronics Corp | 液晶表示装置及びその駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5288661B2 (ja) | 2013-09-11 |
TW200731181A (en) | 2007-08-16 |
CN1983377B (zh) | 2011-08-10 |
EP1793369A3 (en) | 2008-03-05 |
US8686934B2 (en) | 2014-04-01 |
TWI449009B (zh) | 2014-08-11 |
US20070126685A1 (en) | 2007-06-07 |
CN1983377A (zh) | 2007-06-20 |
EP1793369A2 (en) | 2007-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5288661B2 (ja) | 表示装置及び電子機器 | |
US10546540B1 (en) | Displays with multiple scanning modes | |
KR100832252B1 (ko) | 펄스 출력 회로 | |
US10109240B2 (en) | Displays with multiple scanning modes | |
US7148870B2 (en) | Flat-panel display device | |
US10459263B2 (en) | Display panel and borderless type display including the same | |
US20110279427A1 (en) | Liquid crystal display device and electronic appliance | |
JP2012008535A (ja) | 液晶表示装置 | |
TWI547927B (zh) | 液晶顯示裝置及電子裝置 | |
JP2007094262A (ja) | 電気光学装置及び電子機器 | |
TWI313445B (en) | Electro-optical device and electronic apparatus | |
JP2007179011A (ja) | 表示装置及びそれを用いた電子機器 | |
WO2019104822A1 (zh) | 一种显示面板及其制造方法和控制方法 | |
JP5504367B2 (ja) | 半導体装置 | |
JP6434176B2 (ja) | 半導体装置 | |
JP6159043B1 (ja) | 半導体装置及び表示装置 | |
JP5393836B2 (ja) | 表示装置、半導体装置、表示モジュール及び電子機器 | |
JP5648113B2 (ja) | 半導体装置 | |
JP2019144565A (ja) | 液晶表示装置 | |
JP2019133735A (ja) | 半導体装置 | |
JP2019040661A (ja) | 半導体装置 | |
JP2018049679A (ja) | 半導体装置 | |
JP2017076999A (ja) | 半導体装置 | |
JP2009047823A (ja) | 表示装置およびこれを搭載した電子機器 | |
JP2016027706A (ja) | 半導体装置及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5288661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |