JP2012238817A - 製造方法、スイッチ装置、伝送路切り替え装置、および試験装置 - Google Patents

製造方法、スイッチ装置、伝送路切り替え装置、および試験装置 Download PDF

Info

Publication number
JP2012238817A
JP2012238817A JP2011108552A JP2011108552A JP2012238817A JP 2012238817 A JP2012238817 A JP 2012238817A JP 2011108552 A JP2011108552 A JP 2011108552A JP 2011108552 A JP2011108552 A JP 2011108552A JP 2012238817 A JP2012238817 A JP 2012238817A
Authority
JP
Japan
Prior art keywords
electrode layer
piezoelectric film
insulating layer
annealing
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011108552A
Other languages
English (en)
Other versions
JP5394435B2 (ja
Inventor
Hisao Hori
久夫 堀
Sachikazu Abe
祥和 阿部
Yoshihiro Sato
嘉洋 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2011108552A priority Critical patent/JP5394435B2/ja
Priority to US13/277,235 priority patent/US8866492B2/en
Publication of JP2012238817A publication Critical patent/JP2012238817A/ja
Application granted granted Critical
Publication of JP5394435B2 publication Critical patent/JP5394435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H57/00Electrostrictive relays; Piezoelectric relays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H57/00Electrostrictive relays; Piezoelectric relays
    • H01H2057/006Micromechanical piezoelectric relay
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Micromachines (AREA)

Abstract

【課題】剛性を高めつつ、割れ、欠け、またはヒビ等の物理的な破壊を防ぐアクチュエータの製造方法、およびアクチュエータを備えるスイッチ装置、スイッチ装置を備える試験装置を提供する。
【解決手段】基板上に絶縁材料で第1絶縁層を成膜する第1絶縁層成膜段階と、第1絶縁層をアニールする第1アニール段階と、第1絶縁層上に導電性材料で第1電極層を成膜する第1電極層成膜段階と、第1電極層上にゾルゲル材料を塗布してアニールすることにより、第1電極層上に第1圧電膜を成膜する第1圧電膜成膜段階と、第1圧電膜上に導電性材料で第2電極層を成膜する第2電極層成膜段階と、第2電極層上に絶縁材料で第2絶縁層を成膜する第2絶縁層成膜段階と、第2絶縁層をアニールする第2アニール段階と、を備える製造方法を提供する。
【選択図】図3

Description

本発明は、製造方法、スイッチ装置、伝送路切り替え装置、および試験装置に関する。
従来、圧電膜を備えるアクチュエータは、金属またはセラミック等の支持基板上に圧電膜および電極層等を積層させ、複数の層が積層された支持基板全体を圧電膜の焼成温度で加熱することで形成されていた(例えば、特許文献1参照)。
特許文献1 特開平11−346012
しかしながら、圧電膜を焼成する焼成温度は、例えば700℃以上と高温になるので、このようなアクチュエータを製造する過程で、積層された複数の層にそれぞれ異なる熱応力が発生して、当該アクチュエータに割れ、欠け、またはヒビ等の物理的な破壊が生じる場合があった。また、支持基板の厚みを調節してアクチュエータを形成しても、圧電膜の伸縮に応じて変形する弾性と、変形した状態から元に戻る剛性とを兼ね備えることが難しくなる。例えば、このようなアクチュエータに接点を設け、圧電膜を伸縮させて固定接点と接触または離間させるスイッチとして用いると、接点同士が凝着して接点を離間させることができなくなることがあった。
本発明の第1の態様においては、基板上に絶縁材料で第1絶縁層を成膜する第1絶縁層成膜段階と、第1絶縁層をアニールする第1アニール段階と、第1絶縁層上に導電性材料で第1電極層を成膜する第1電極層成膜段階と、第1電極層上にゾルゲル材料を塗布してアニールすることにより、第1電極層上に第1圧電膜を成膜する第1圧電膜成膜段階と、第1圧電膜上に導電性材料で第2電極層を成膜する第2電極層成膜段階と、第2電極層上に絶縁材料で第2絶縁層を成膜する第2絶縁層成膜段階と、第2絶縁層をアニールする第2アニール段階と、を備える製造方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係るスイッチ装置100の構成例を示す。 本実施形態に係るスイッチ装置100の側面図を示す。 本実施形態に係るスイッチ装置100を形成する製造方法の一例を示す。 本実施形態に係る台座部140となる基板上に第1絶縁層152を形成した段階の断面を示す。 本実施形態に係る第1絶縁層152上に第1電極層162、第1圧電膜136、および第2電極層164を形成した段階の断面を示す。 本実施形態に係る第1電極層162、第1圧電膜136、および第2電極層164を加工した段階の断面を示す。 本実施形態に係る第2電極層164上に第2絶縁層150、第3電極層166、第2圧電膜138、および第4電極層168を形成した段階の断面を示す。 本実施形態に係る第3電極層166、第2圧電膜138、および第4電極層168を加工した段階の断面を示す。 本実施形態に係る第3電極層166、第2圧電膜138、および第4電極層168を加工した段階の上面図を示す。 本実施形態に係る第4電極層168上に第3絶縁層154を形成した段階の断面を示す。 本実施形態に係る第2絶縁層150、第3絶縁層154、および第1絶縁層152を加工して、第2接点部132を形成した段階の断面を示す。 本実施形態に係る第2絶縁層150、第3絶縁層154、および第1絶縁層152を加工して、第2接点部132を形成した段階の上面図を示す。 本実施形態に係る基板を加工して、台座部140を形成した段階の断面を示す。 本実施形態に係る基板を加工して、台座部140を形成した段階の下面図を示す。 本実施形態に係る台座部140と、基体下部110とを接続した段階の断面を示す。 本実施形態に係る台座部140と、基体上部170とを接続した段階の断面を示す。 本実施形態に係る試験装置410の構成例を被試験デバイス400と共に示す。 本実施形態に係る伝送路切り替え装置500の構成例を示す。 本実施形態に係るループバック試験する試験装置の構成例を被試験デバイス400と共に示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。以下、図面を参照して、実施形態について説明するが、図面の記載において、同一または類似の部分には同一の参照番号を付して重複する説明を省く場合がある。なお、図面は模式的なものであり、厚みと平面寸法との関係、比率等は現実のものとは異なる場合がある。また、説明の都合上、図面相互間においても互いの寸法の関係又は比率が異なる部分が含まれる場合がある。
図1は、本実施形態に係るスイッチ装置100の構成例を示す。図2は、本実施形態に係るスイッチ装置100の側面図を示す。スイッチ装置100は、圧電膜と、圧電膜に電圧を印加する電極とを、絶縁膜で覆ったアクチュエータ130を備える。スイッチ装置100は、アクチュエータ130の剛性を高めつつ、アクチュエータ130の割れ、欠け、またはヒビ等の物理的な破壊を防ぐ。
スイッチ装置100は、第1接点122と、第2接点134とを接触または離間させることにより、第1接点122および第2接点134の間の電気的導通または非導通を切り換える。スイッチ装置100は、パッケージ等に密封されて収容された装置であってよい。スイッチ装置100は、基体下部110と、第1接点部120と、アクチュエータ130と、台座部140と、基体上部170と、制御部180とを備える。
基体下部110は、第1接点部120が設けられる平坦な第1面を有する。基体下部110は、ガラス基板等の絶縁体であってよく、これに代えてシリコン等の半導体基板等であってよい。基体下部110は、ビア112と、配線部114とをさらに有してよい。また、基体下部110は、第1接点部120が設けられる第1面と、第1面とは異なる第2面とに、配線部114を有してよい。
ビア112は、基体下部110の第1面および第2面を貫通し、第1接点部120と配線部114とを電気的に接続する金属で被服される。また、ビア112は、基体下部110の第1面の配線部114と、第2面の配線部114とを電気的に接続する金属で形成されてもよい。ビア112は、導電性材料が充填されて、貫通孔が形成される基体下部110の上面と下面の密閉性を保つように形成されてよい。ビア112は、基体下部110に設けられる第1接点部120の数およびアクチュエータ130に供給する電気信号の数に応じて、基体下部110に複数設けられてもよい。
配線部114は、スイッチ装置100を通過させる信号またはアクチュエータ130に供給する電気信号を伝送する。配線部114は、少なくとも1つのビア112に対して信号を送信または受信させるべく、基体下部110の第1面または第2面に設けられる配線パターンであってよい。配線部114は、ランド、コネクタ、および/またはアンテナ等を含み、外部からスイッチ装置100に通過させる信号を送受信してよい。
第1接点部120には、第1接点122が設けられる。第1接点部120は、複数設けられてよい。第1接点122は、突部のない平面状のパッドであってよい。第1接点部120は、アルミニウム、タングステン、パラジウム、ロジウム、金、白金、ルテニウム、インジウム、イリジウム、オスミウム、モリブデン、および/またはニッケルを含んでよい。ここで、第1接点122は、これらの材料を含む2以上の材料の合金であってよい。
アクチュエータ130は、第2接点134を有し、第2接点134を移動させて第1接点122と接触または離間させる。アクチュエータ130は、CVD(Chemical Vapor Deposition:化学気相成長)法を用いる半導体製造装置等によって成膜されてよい。アクチュエータ130は、第2接点部132と、第1圧電膜136と、第2圧電膜138と、第1絶縁層152と、第2絶縁層150と、第3絶縁層154と、突出部156と、第1電極層162と、第2電極層164と、第3電極層166と、第4電極層168と、を有する。
第2接点部132には、第2接点134が設けられる。第2接点部132は、第1接点部120と同様の金属を含んでよい。第2接点134は、第1接点122に面で接触するように、突部のない平面状のパッドであってもよい。これに代えて、第2接点134は、突起を有する形状であってよい。
第2接点134は、第1接点122の破壊または劣化を防ぐように、半球状の形状であってよく、これに代えて先端を丸めた針状の形状であってもよい。一例として、第2接点134は、第1接点122と接触して伝送線路を形成する場合に、伝送する信号の周波数に応じた伝送線路幅等を形成するように、予め定められた形状で設けられてよい。
本実施例において、スイッチ装置100は、2つの第1接点部120が基体下部110に設けられ、2つの第1接点122と1つの第2接点134とを接触/離間する。これにより、スイッチ装置100は、第2接点134を介して第1接点122aと第1接点122bとの間の電気的導通または非導通を切り換える。配線部114は、外部からの電気信号を第1接点122aへと伝送し、スイッチ装置100がONの場合に当該電気信号を第1接点122bから外部へと伝送してよい。
これに代えて、スイッチ装置100は、基体下部110に第1接点部120を有し、アクチュエータ130に外部からの電気信号を第2接点134へと伝送する配線を有してもよい。また、当該配線は、外部からの電気信号が第1接点部120に伝送され、第2接点134を介して受け取り、外部へと伝送してもよい。スイッチ装置100は、第2接点134から第1接点122への信号伝送をON/OFFし、ONの場合に外部から入力された信号を第2接点134から第1接点122を介して外部へと伝送してよい。
第1圧電膜136は、第2絶縁層150上に形成され、第1駆動電圧に応じて伸縮する。第1圧電膜136は、第1駆動電圧を印加された場合に、アクチュエータ130の長さ方向に伸縮して、第1接点122と第2接点134との距離が変化する方向にアクチュエータ130を湾曲させるように配される。
第1圧電膜136は、チタン酸ジルコン酸鉛(PZT)、チタン酸ジルコン酸ランタン鉛(PLZT)、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)のウルツ鉱型の結晶、またはチタン酸バリウム(BTO)等のペロブスカイト系強誘電体等により形成されてよい。第1圧電膜136は、例えば、幅方向Wに90μm、長さ方向Lに750μm、厚さ方向Hに0.5μmのPZTの圧電膜である。
第2圧電膜138は、第2絶縁層150の第2圧電膜138が形成される面とは異なる面上に、第2絶縁層150を介して第1圧電膜136に対向して設けられ、第2駆動電圧に応じて伸縮する。第2圧電膜138は、第1圧電膜136と同様に、ペロブスカイト系強誘電体等を用いてよい。また、第2圧電膜138は、第2駆動電圧を印加された場合に、アクチュエータ130の長さ方向に伸縮して、第1接点122と第2接点134との距離が変化する方向にアクチュエータ130を湾曲させるように配される。
第2圧電膜138は、第1圧電膜136と略同一の材料で、かつ、第1圧電膜136と略同一の形状で形成されることが望ましい。第2圧電膜138は、例えば、幅方向Wに90μm、長さ方向Lに750μm、厚さ方向Hに0.5μmのPZTの圧電膜である。
アクチュエータ130は、第1圧電膜136および第2圧電膜138の伸縮に伴い第2接点134を移動させて第1接点122と接触または離間させる。ここで、第1圧電膜136および第2圧電膜138は、アクチュエータ130の厚さ方向の中心面の両側に設けられてよい。また、第1圧電膜136および第2圧電膜138は、アクチュエータ130の厚さ方向の中心面からの距離および厚さが略同一であってよい。また、アクチュエータ130は、厚さ方向の中心面に対し略対称に積層された複数の膜を有してよい。ここで、図中の一点鎖線が、アクチュエータ130の厚さ方向の中心面を示す。
第2絶縁層150は、第1圧電膜136および第2圧電膜138の間に設けられる。第2絶縁層150は、アクチュエータ130の支持層として形成されてよい。第2絶縁層150は、力の印加によって変形する弾性を有し、第1圧電膜136および/または第2圧電膜138が伸縮して力を印加することによって、湾曲される。また、第2絶縁層150は、アクチュエータ130が撓みすぎるのを抑制する剛性を有し、第1圧電膜136および第2圧電膜138の電界の印加が停止すると、アクチュエータ130は初期位置に戻る。
第2絶縁層150は、第1圧電膜136または第2圧電膜138が形成される場合に、当該圧電膜と共に焼成温度に加熱される。そこで第2絶縁層150は、第1圧電膜136および第2圧電膜138の焼成温度に加熱しても破壊されない材質で形成される。第1圧電膜136および第2圧電膜138をPZT等で形成する場合、焼成温度は、略700℃以上に達する場合もある。したがって、第2絶縁層150は、第1圧電膜136および第2圧電膜138の焼成温度に加熱しても、割れ、欠け、またはヒビ等の物理的な破壊が生じない材質で形成することが望ましい。
また、第2絶縁層150は、第1圧電膜136および第2圧電膜138の焼成温度に加熱しても圧電膜または電極層と化学反応を生じ難い材質で形成されることが望ましい。第1第2絶縁層150は、圧電膜の焼成温度の加熱によって、圧電膜または電極層と化合物を形成して、割れ、欠け、またはヒビ等の物理的な破壊が生じない材質で形成することが望ましい。また、この場合、第2絶縁層150は、圧電膜の焼成温度の加熱によって、第1圧電膜136および第2圧電膜138の圧電定数等の膜特性を劣化させない材質で形成することが望ましい。
また、第2絶縁層150は、金属膜よりも安価なCVD等の製造方法により短時間で形成することができる。第2絶縁層150は、例えば、酸化シリコン(SiO)である。これに代えて、第2絶縁層150は、窒化シリコン(SiN)でよい。第2絶縁層150は、一例として、幅方向Wに90μm、長さ方向Lに750μm、厚さ方向Hに4μmの酸化シリコン(SiO)である。
突出部156は、アクチュエータ130の可動端である先端部において、第1圧電膜136および第2圧電膜138が設けられていない第2絶縁層150の部分である。第2接点部132は、突出部156上に設けられてよい。これによって、第2接点134は、第1電極層162、第2電極層164、第3電極層166、および第4電極層168と離間された位置に形成することができ、それぞれの電極層に供給される電気信号の影響を低減させることができる。
第1電極層162および第2電極層164は、第1圧電膜136の上面および下面に設けられ、第1圧電膜136に第1駆動電圧を印加する。ここで、第1駆動電圧は、正または負の一定電圧でよい。第1電極層162および第2電極層164は、アクチュエータ130の長さ方向Lに延伸する平板形状を有してよい。第1電極層162および第2電極層164は、アルミニウム、金、白金、銅、インジウム、タングステン、モリブデン、ルテニウム、イリジウム等の低抵抗で加工が容易な金属であってよく、ルテニウムオキサイド(RuO)、イリジウムオキサイド(IrO)等酸化物電極、セラミック電極、または、シリコン等の半導体を用いてもよい。
電極材料としてシリコンを用いる場合には、不純物を高濃度にドープしたシリコンを用いることが好ましい。本実施例の第1電極層162および第2電極層164は、厚さ方向Hの厚さが0.2μmの白金である。ここで、白金を成膜する場合、チタン、タンタル、クロム等を成膜してから白金を成膜してよい。
第3電極層166および第4電極層168は、第2圧電膜138の上面および下面に設けられ、第2圧電膜に第2駆動電圧を印加する。第3電極層166および第4電極層168は、アクチュエータ130の長さ方向Lに延伸する平板形状を有してよい。第3電極層166および第4電極層168は、第1電極層162および第2電極層164と略同一の形状、および略同一の材質でよい。また、第3電極層166は、第2電極層164と略同一の形状および略同一の材質でよく、第4電極層168は、第1電極層162と略同一の形状および略同一の材質でよい。
第1絶縁層152は、第1圧電膜136上に絶縁材料で形成され、第1圧電膜136の端部の少なくとも一部において第2絶縁層150と接して当該端部を覆う。第1絶縁層152および第2絶縁層150は、第1圧電膜136、第1電極層162および第2電極層164が露出しないように各層を覆うように形成されてよい。一例として、第1絶縁層152および第2絶縁層150は、各層を完全に覆う。ここで、第1絶縁層152および第2絶縁層150は、第1電極層162および第2電極層164がそれぞれ配線部114と接続される接続部を露出させて形成されてよい。
ここで、第1絶縁層152および第2絶縁層150は、第1圧電膜136、第1電極層162および第2電極層164の一部を覆って形成されてよい。例えば、第1絶縁層152および第2絶縁層150は、各層の側部を覆う。即ち、第1絶縁層152および第2絶縁層150は、アクチュエータ130の側部において覆う。また、第1絶縁層152および第2絶縁層150は、アクチュエータ130の側部の第2絶縁層150側を覆ってもよい。
第3絶縁層154は、第2圧電膜138上に絶縁材料で形成され、第2圧電膜138の端部の少なくとも一部において第2絶縁層150と接して当該端部を覆う。第3絶縁層154および第2絶縁層150は、第2圧電膜138、第4電極層168および第3電極層166が露出しないように各層を覆うように形成されてよい。一例として、第3絶縁層154および第2絶縁層150は、各層を完全に覆う。ここで、第3絶縁層154および第2絶縁層150は、第1電極層162、第2電極層164、第4電極層168および第3電極層166がそれぞれ配線部114と接続される接続部を露出させて形成されてよい。
ここで、第3絶縁層154および第2絶縁層150は、第2圧電膜138、第4電極層168および第3電極層166の一部を覆って形成されてよい。例えば、第3絶縁層154および第2絶縁層150は、各層の側部を覆う。即ち、第3絶縁層154および第2絶縁層150は、アクチュエータ130の側部において覆う。また、第3絶縁層154および第2絶縁層150は、アクチュエータ130の側部の第2絶縁層150側を覆ってもよい。
第1絶縁層152および第3絶縁層154は、酸化シリコンまたは窒化シリコン(SiN)で形成されてよい。第1絶縁層152および第3絶縁層154は、第2絶縁層150と同種の絶縁材料で形成されてよく、望ましくは、第2絶縁層150と略同一の絶縁材料で形成される。即ち、第1絶縁層152および第3絶縁層154は、第2絶縁層150と同様に、弾性および剛性を有し、第2絶縁層150と密着性よく、強く結合して形成される。
これによって、略同一の弾性および剛性を有する第1絶縁層152、第3絶縁層154、および第2絶縁層150は、第1圧電膜136、第2圧電膜138、第1電極層162、第2電極層164、第3電極層166、および第4電極層168を包み込むので、アクチュエータ130を製造する過程またはアクチュエータ130を湾曲させる場合において、各層の割れ、欠け、またはヒビ等の物理的な破壊を防ぐことができる。また、第1絶縁層152および第3絶縁層154は、剛性を有するので、アクチュエータ130の剛性を高めることができる。
また、第1絶縁層152および第3絶縁層154は、第2絶縁層150と略同一の材料で形成されるので、第2絶縁層150と略同一の剛性および弾性を持つことができる。したがって、第1絶縁層152および第3絶縁層154は、アクチュエータ130が変位した場合に、アクチュエータ130内部の剛性および弾性の不一致に起因する応力の発生を抑えることができる。また、複数の膜が積層されたことによって生じるアクチュエータ130がそる方向に働く残留応力および熱応力等と、そりを抑える方向に働く残留応力および熱応力等とを、略同一にさせて打ち消し合わせることによりアクチュエータ130のそりを抑えることができる。
これによって、アクチュエータ130は、接点同士の凝着を防ぐことができる。また、第1絶縁層152、第3絶縁層154、および第2絶縁層150は、第2圧電膜138、第1電極層162、第2電極層164、第3電極層166、および第4電極層168を外部へ露出させないので、これらの層を酸化等から防ぐこともできる。
台座部140は、アクチュエータ130の固定端を基体上部170に固定し、半導体材料で形成される。台座部140は、半導体材料をエッチングして形成される。台座部140は、一例として、シリコン基板から形成されてよい。アクチュエータ130は、一例として、台座部140を介して基体上部170に固定される。
本実施例において、台座部140は、アクチュエータ130を基体上部170に固定することを説明したが、これに代えて、基体下部110において、第1接点部120の近傍で第1接点部120と離間した位置に配されてよい。この場合、台座部140の厚みは、アクチュエータ130の最大変位量と同等もしくはそれ以下であってよい。ここで、アクチュエータ130の最大変位量とは、第1圧電膜136および/または第2圧電膜138に印加できる最大の駆動電圧を印加した場合における、アクチュエータ130の変位量を意味してよい。
アクチュエータ130は、長さ方向Lの一方の端部で台座部140に支持される。第1圧電膜136または第2圧電膜138に電圧を印加すると、アクチュエータ130において台座部140に支持されていない第2接点部132側の端部は、厚さ方向に屈曲する(図中、下向きに変位する)、若しくは、反り返る(図中、上向きに変位する)ことができる。
制御部180は、第1駆動電圧を第1圧電膜136に、第2駆動電圧を第2圧電膜138にそれぞれ供給する。制御部180は、第1接点122と第2接点134とを接触させてスイッチ装置100をON状態にする場合に、第2圧電膜138に第2駆動電圧を印加して第2圧電膜138を縮める。また、制御部180は、第1接点122と第2接点134とを離間させてスイッチ装置100をOFF状態にする場合に、第2圧電膜138への第2駆動電圧の供給を停止する。
ここで、本実施例の第1圧電膜136および第2圧電膜138は、アクチュエータ130の厚さ方向の中心面からの距離および厚さが略同一なので、第1圧電膜136がそりを生じさせる応力と、第2圧電膜138がそりを抑える応力とを、略同一にさせることができる。また、アクチュエータ130は、厚さ方向の中心面に対し略対称に積層された複数の膜を有しているので、複数の膜が積層されたことによって生じるアクチュエータ130がそる方向に働く残留応力および熱応力等と、そりを抑える方向に働く残留応力および熱応力等とを、略同一にさせてアクチュエータ130のそりを抑えることができる。このように、アクチュエータ130は、熱応力によるそりを抑えることができるので、様々な環境温度においてもスイッチング動作を実行することができる。
また、制御部180は、第1接点122と第2接点134とを接触させてスイッチ装置100をON状態にする場合に、第2圧電膜138に第2駆動電圧を印加して第2圧電膜を縮めてもよい。また、制御部180は、第1接点122と第2接点134とを離間させてスイッチ装置100をOFF状態にする場合に、第2圧電膜138への第2駆動電圧の供給を停止してよい。
また、制御部180は、第1接点122と第2接点134とを接触させてスイッチ装置100をON状態にする場合に、第1圧電膜136に第1駆動電圧を印加して第1圧電膜136を伸ばしてもよい。また、制御部180は、第1接点122と第2接点134とを離間させてスイッチ装置100をOFF状態にする場合に、第1圧電膜136への第1駆動電圧の供給を停止してよい。
また、制御部180は、第1接点122と第2接点134とを接触させてスイッチ装置100をON状態にする場合に、第1圧電膜136に第1駆動電圧を印加して第1圧電膜136を伸ばし、第2圧電膜138に第2駆動電圧を印加して第2圧電膜138を縮めてもよい。制御部180は、第1接点122と第2接点134とを離間させてスイッチ装置100をOFF状態にする場合に、第1圧電膜136および第2圧電膜138への駆動電圧の供給を停止してよい。
また、制御部180は、第1接点122と第2接点134とを離間させてスイッチ装置100をOFF状態にする場合に、第1圧電膜136に第1駆動電圧とは正負の異なる電圧を印加してアクチュエータ130の戻りを付勢してもよい。同様に、制御部180は、スイッチ装置100をOFF状態にする場合に、第2圧電膜138に第2駆動電圧とは正負の異なる電圧を印加してアクチュエータ130の戻りを付勢してもよい。
制御部180は、第1駆動電圧および第2駆動電圧として、予め定められた値を、対応する第1圧電膜136および第2圧電膜138にそれぞれ供給してよい。制御部180は、電子回路等のハードウェアであってよく、これに代えて、プログラム等により動作するソフトウェアであってもよい。
本実施例において、第2接点部132は、突出部156上に設けられることを説明したが、これに代えて、第3絶縁層154上の可動端側に設けられてもよい。この場合、アクチュエータ130は、突出部156は無くてもよい。
図3は、本実施形態に係るスイッチ装置100を形成する製造方法の一例を示す。また、図4から図16は、本実施形態に係るスイッチ装置100が形成される過程におけるスイッチ装置100の断面を示す。
まず、台座部140となる基板上に、絶縁材料で第1絶縁層152を成膜する(S300)。本実施例において、基板はシリコン基板であり、第1絶縁層152は酸化シリコンである。第1絶縁層152は、TEOS(Tetra Ethyl Ortho Silicate)を材料としたCVD法によって形成される。例えば、酸化シリコンの第1絶縁層152は、TEOS材料が酸素またはオゾンと反応することで形成される。
次に、第1絶縁層152を第1アニールする(S304)。第1絶縁層152は、第1アニールによって、基板上に形成される。図4は、本実施形態に係る台座部140となる基板上に第1絶縁層152を形成した段階の断面を示す。
次に、第1絶縁層152上に第1電極層162、第1圧電膜136、および第2電極層164を形成する(S310)。第1電極層162は、第1絶縁層152上に導電性材料で成膜される。第1圧電膜136は、第1電極層162上にゾルゲル材料を塗布してアニールするゾルゲル法によって、第1電極層162上に成膜される。ここで、ゾルゲル材料は、PZTゾルゲル液を含んでよい。本実施例において、第1圧電膜136は、PZTゾルゲル液を塗布して形成されるPZT膜である。第2電極層164は、第1圧電膜136上に導電性材料で成膜される。
第1電極層162および第2電極層164を形成する導電性材料は、白金(Pt)を含んでよい。第1電極層162および第2電極層164は、蒸着またはスパッタによって形成されてよい。図5は、本実施形態に係る第1絶縁層152上に第1電極層162、第1圧電膜136、および第2電極層164を形成した段階の断面を示す。ここで、第2電極層164は、フォトリソグラフィによって、第1圧電膜136上に予め定められた形状で形成されてよい。
ここで、第1電極層162は、予め定められた成長温度で成膜されて、第1電極層162の電極材料を<111>方向に優先配向させてよい。これによって、第1電極層162上に成膜される第1圧電膜136は、第1電極層162の配向に応じて<111>方向に優先配向する。
本実施例で用いたPZT等の圧電膜は、全ての結晶の結晶軸を<001>方向に配向させて形成させると、圧電性が最も高くなる。しかしながら、このような圧電膜は、結晶軸を<001>方向に配向させるように成長温度を調節しても、一部の結晶の結晶軸が<010>または<100>方向になってしまう。この一部の結晶の圧電性が、結晶軸が<001>方向に配向した圧電性を相殺するように働き、圧電膜全体の圧電性を高くすることが困難にさせていた。
これに対して、本実施例の圧電膜は、結晶軸を<111>方向に配向させて形成させるので、圧電性が相殺されるような<001>、<010>または<100>方向に配向することを防ぐことができる。これによって、第1圧電膜136は、成長温度を調節して<001>方向に配向させるように形成させた圧電膜に比べて、高い圧電性を得ることができる。ここで、結晶軸を<111>方向に配向させる目的で、PZTゾルゲル液を塗布する前に、予めPbTiゾルゲル液を塗布してもよい。
次に、第1電極層162、第1圧電膜136、および第2電極層164を加工する(S320)。第1電極層162、第1圧電膜136、および第2電極層164は、後に形成される第2絶縁層150より表面積が小さくなるように、表面形状をエッチング等によって加工される。ここで、第1絶縁層152は、エッチングストップ層として用いられてよい。また、第2電極層164が予め定められた形状で形成されている場合は、第1電極層162および第1圧電膜136を加工して、第2電極層164と略同一の形状に加工してもよい。
図6は、本実施形態に係る第1電極層162、第1圧電膜136、および第2電極層164を加工した段階の断面を示す。ここで、第1圧電膜136および第2電極層164は、第1電極層162が有する後に配線部114と接続される接続部を、基板の上面方向に露出するように形成されてよい。
次に、第2電極層164上に絶縁材料で第2絶縁層150を成膜する(S330)。本実施例において、第2絶縁層150は、酸化シリコンであり、第1電極層162、第1圧電膜136、および第2電極層164を覆って形成される。第2絶縁層150は、第1絶縁層152と同様にCVD法で成膜されてよい。
次に、第2絶縁層150を第2アニールする(S334)。第2絶縁層150は、第2アニールによって、第2電極層164上に形成される。第2絶縁層150および第1絶縁層152は、同一の材料で形成されるので、両者で形成される酸化シリコン層の内部に、第1電極層162、第1圧電膜136、および第2電極層164が配置されるように形成される。
ここで、第1アニールおよび第2アニールは、第1圧電膜136を形成するアニールと比較して長いアニール時間で、かつ、小さい温度勾配でアニールする。例えば、第1アニールおよび第2アニールは、10℃/秒よりも小さい温度勾配で、1分以上のアニール時間でアニールする。第1アニールおよび第2アニールは、望ましくは、1℃/秒よりも小さい温度勾配で、10分以上のアニール時間でアニールする。
第1アニールおよび第2アニールは、より望ましくは、0.33℃/秒よりも小さい温度勾配で、30分以上のアニール時間でアニールする。これによって、第1絶縁層152および第2絶縁層150は、例えば製造過程等で混入される炭素(C)、酸素(O)、および/または水素(H)といった不純物等を外部へ放出して、純度の高い絶縁膜を形成することができる。
次に、第2絶縁層150上に、第3電極層166、第2圧電膜138、および第4電極層168を形成する(S340)。第3電極層166は、第2絶縁層150上に導電性材料で成膜される。第2圧電膜138は、第3電極層166上にゾルゲル材料を塗布してアニールすることにより成膜される。第4電極層168は、第2圧電膜上に導電性材料で成膜される。
第3電極層166、第2圧電膜138、および第4電極層168は、第1絶縁層152上に第1電極層162、第1圧電膜136、および第2電極層164を形成するステップS310と同様に形成されてよい。図7は、本実施形態に係る第2電極層164上に第2絶縁層150、第3電極層166、第2圧電膜138、および第4電極層168を形成した段階の断面を示す。ここで、第4電極層168は、フォトリソグラフィによって、第2圧電膜138上に予め定められた形状で形成されてよい。
ここで、第3電極層166は、予め定められた成長温度で成膜されて、第3電極層166の電極材料が<111>方向に優先配向してよい。これによって、第2圧電膜138は、第1圧電膜136と同様に、第3電極層の配向に応じて<111>方向に優先配向する。これによって、第2圧電膜138は、実際に<001>方向に配向させるように形成させた圧電膜よりも高い圧電性を得ることができる。
次に、第3電極層166、第2圧電膜138、および第4電極層168を加工する(S350)。第3電極層166、第2圧電膜138、および第4電極層168は、第1電極層162、第1圧電膜136、および第2電極層164を加工するステップS320と同様に、第2絶縁層150より表面積を小さく加工されてよい。図8は、本実施形態に係る第3電極層166、第2圧電膜138、および第4電極層168を加工した段階の断面を示す。
ここで、第3電極層166は、第1電極層162および第2電極層164が有する後に配線部114と接続されるそれぞれの接続部を、基板の上面方向に露出するように形成されてよい。また、第2圧電膜138および第4電極層168は、第1電極層162、第2電極層164、および第3電極層166が有する後に配線部114と接続されるそれぞれの接続部を、基板の上面方向に露出するように形成されてよい。
図9は、本実施形態に係る第3電極層166、第2圧電膜138、および第4電極層168を加工した段階の上面図を示す。本図において、複数の電極層および圧電膜で形成され1つのアクチュエータ130が、基板上に形成されている例を示す。ここで、製造に用いる基板の直径は、2インチ以上の基板を用いてよく、この場合、複数のアクチュエータ130が当該基板上に形成される。
本段階において、第3電極層166、第2圧電膜138、および第4電極層168は、後に加工される第2絶縁層150の表面形状よりも小さくなるように加工されているので、基板上の一部は、第2絶縁層150が露出している。また、第1電極層162、第2電極層164、および第3電極層166と、対応する配線部114とがそれぞれ接続される各電極層の接続部は、上方から露出するように形成される。
次に、第4電極層168上に絶縁材料で第3絶縁層154を成膜する(S360)。本実施例において、第3絶縁層154は、酸化シリコンであり、第2絶縁層150と共に、第4電極層168、第2圧電膜138、および第3電極層166を覆って形成される。第3絶縁層154は、第2絶縁層150および第1絶縁層152と同様に、CVD法で成膜されてよい。
次に、第3絶縁層154を第3アニールする(S364)。第3絶縁層154は、第3アニールによって、第4電極層168上に形成される。第3絶縁層154および第2絶縁層150は、同一の材料で形成されるので、両者で形成される酸化シリコン層の内部に、第4電極層168、第2圧電膜138、および第3電極層166が配置されるように形成される。図10は、本実施形態に係る第4電極層168上に第3絶縁層154を形成した段階の断面を示す。
ここで、第3アニールは、第1圧電膜136または第2圧電膜138を形成するアニールと比較して長いアニール時間で、かつ、小さい温度勾配でアニールしてよい。これによって、第3絶縁層154は、第1絶縁層152および第2絶縁層150と同様に、製造過程等で混入される不純物等を外部へ放出して、純度の高い絶縁膜を形成することができる。
次に、第2絶縁層150、第1絶縁層152、および第3絶縁層154を加工する(S370)。ここで、第2絶縁層150、第3絶縁層154、および第1絶縁層152は、第1圧電膜136、第2圧電膜138、第1電極層162、第2電極層164、第3電極層166、および第4電極層168を覆ったまま、アクチュエータ130の形状に加工される。
また、第2絶縁層150、第1絶縁層152、および第3絶縁層154は、アクチュエータ130の可動端である先端部において、第2圧電膜138および第1圧電膜136が設けられていない突出部156を残して形成される。第2絶縁層150、第1絶縁層152、および第3絶縁層154は、エッチングによって形成されてよい。
次に、突出部156上に、第2接点部132を形成する(S380)。図11は、本実施形態に係る第2絶縁層150、第1絶縁層152、および第3絶縁層154を加工して、第2接点部132を形成した段階の断面を示す。ここで、第2絶縁層150および第3絶縁層154は、各電極の接続部が露出するように形成される。
図12は、本実施形態に係る第2絶縁層150、第1絶縁層152、および第3絶縁層154を加工して、第2接点部132を形成した段階の上面図を示す。本段階において、第2絶縁層150、第1絶縁層152、および第3絶縁層154は、アクチュエータ130の表面形状に加工されているので、基板上の一部は、台座部140となる基板が露出している。また、第1電極層162、第2電極層164、第3電極層166、および第4電極層168の接続部は、上方から露出する。
次に、基板を加工して、台座部140を形成する(S390)。ここで、台座部140は、半導体基板のアクチュエータ130が形成される面と反対の他方の面から、第1絶縁層152をエッチングストップ層として、半導体基板の一部がエッチングされて除去されて形成される。本段階において、アクチュエータ130は、基板と分離され、台座部140を固定端として自立する。図13は、本実施形態に係る基板を加工して、台座部140を形成した段階の断面を示す。
図14は、本実施形態に係る基板を加工して、台座部140を形成した段階の下面図を示す。即ち、本図は、台座部140側から見たアクチュエータ130を示す。アクチュエータ130の台座部140側は、第1絶縁層152が露出する。ここで、台座部140は、開口部142が設けられてよい。開口部142は、アクチュエータ130と電気信号をやりとりする電気配線の接続作業に用いられてよい。
次に、台座部140は、基体下部110および基体上部170と、それぞれ接続される。本実施例の基体下部110および基体上部170は、それぞれガラス基板で形成され、台座部140とは、電圧を印加しつつ加熱して接合する陽極接合によってそれぞれ接合されてよい。
図15は、本実施形態に係る台座部140と、基体下部110とを接続した段階の断面を示す。第1電極層162、第2電極層164、第3電極層166、および第4電極層168の接続部は、基体下部110に設けられた配線部114とそれぞれ接続されてよい。ここで、接続部と配線部114とは、圧着によって接続されてよい。また、当該接続の作業は、台座部140の開口部142から実行してよい。
図16は、本実施形態に係る台座部140と、基体上部170とを接続した段階の断面を示す。このようにして形成したスイッチ装置100は、基体の外部に設けられた制御部180からの制御信号に応じて、アクチュエータ130が駆動され、第1接点122と第2接点134が接触または離間する。
以上のように、本実施形態によるスイッチ装置100は、第1圧電膜136、第2圧電膜138、第1電極層162、第2電極層164、第3電極層166、および第4電極層168を、第2絶縁層150と略同一の弾性および剛性を有する第1絶縁層152および第3絶縁層154で包み込んで形成されるアクチュエータを備えることができる。以上の本実施形態のスイッチ装置100は、第1圧電膜136および第2圧電膜138を有するアクチュエータ130を備えることを説明したが、これに代えて、3以上の圧電膜を積層させたアクチュエータ130を備えてもよい。この場合、アクチュエータ130は、本例の第1圧電膜136上および/または第2圧電膜138上に、圧電膜と電極を多層に積層させてよい。
これに代えて、スイッチ装置100は、第2圧電膜138または第1圧電膜136のどちらか一方の圧電膜を有するアクチュエータ130を備えてもよい。ここで、アクチュエータ130が第2圧電膜138を有する場合、台座部140となる基板上に、第1絶縁層152を形成する代わりに、第2絶縁層150を形成してよい。第2絶縁層150は、第1絶縁層152と同様の絶縁材料を用いているので、台座部をエッチングする場合にエッチングストップ層として用いることができる。
以上のように、本実施形態によるスイッチ装置100は、第1電極層162上に第1圧電膜136を、第3電極層166上に第2圧電膜138を、ゾルゲル法によって形成させることができる。これによって、第1圧電膜136と第2圧電膜138の少なくとも一方は、第1電極層162および第3電極層166のうち隣接する層と格子定数が整合し、当該膜に対して面方向において略同一の平均粒子径で接することができる。
また、第1圧電膜136と第2圧電膜138の少なくとも一方は、ペロブスカイト構造を有し、かつ、自発分極を有する菱面体晶の強誘電体薄膜を形成することができる。したがって、本実施形態によるスイッチ装置100は、例えば、数十μm程度の可動範囲のアクチュエータを備えることができる。
図17は、本実施形態に係る試験装置410の構成例を被試験デバイス400と共に示す。試験装置410は、アナログ回路、デジタル回路、アナログ/デジタル混載回路、メモリ、およびシステム・オン・チップ(SOC)等の少なくとも1つの被試験デバイス400を試験する。試験装置410は、被試験デバイス400を試験するための試験パターンに基づく試験信号を被試験デバイス400に入力して、試験信号に応じて被試験デバイス400が出力する出力信号に基づいて被試験デバイス400の良否を判定する。
試験装置410は、試験部420と、信号入出力部430と、制御装置440とを備える。試験部420は、被試験デバイス400との間で電気信号を授受して被試験デバイス400を試験する。試験部420は、試験信号発生部423と、期待値比較部426とを有する。
試験信号発生部423は、信号入出力部430を介して1または複数の被試験デバイス400に接続されて、被試験デバイス400へ供給する複数の試験信号を発生する。試験信号発生部423は、試験信号に応じて被試験デバイス400が出力する応答信号の期待値を生成してよい。
期待値比較部426は、信号入出力部430から受信した被試験デバイス400の応答信号に含まれるデータ値と試験信号発生部423が生成する期待値とを比較する。期待値比較部426は、比較結果に基づき、被試験デバイス400の良否を判定する。
信号入出力部430は、試験すべき被試験デバイス400と試験部420との間を電気的に接続して、試験信号発生部423が発生した試験信号を当該被試験デバイス400に送信する。また、信号入出力部430は、試験信号に応じて当該被試験デバイス400が出力する応答信号を受信する。信号入出力部430は、受信した被試験デバイス400の応答信号を期待値比較部426へと送信する。信号入出力部430は、複数の被試験デバイス400を搭載するパフォーマンスボードであってよい。信号入出力部430は、スイッチ装置100を有する。
スイッチ装置100は、試験部420および被試験デバイス400の間に設けられ、試験部420および被試験デバイス400の間を電気的に接続または切断する。試験装置410は、本実施形態に係るスイッチ装置100によって電気的な接続または切断を実行してよい。
本例において、信号入出力部430は1つの被試験デバイス400に接続され、スイッチ装置100は、1つの被試験デバイス400の入力信号ラインおよび出力信号ラインにそれぞれ1つ設けられる例を説明した。これに代えて信号入出力部430は、複数の被試験デバイス400に接続され、スイッチ装置100は、複数の被試験デバイス400の入力信号ラインおよび出力信号ラインのそれぞれに1つ設けられてよい。また、信号入出力部430から1つの被試験デバイス400へ接続される信号入出力ラインが1つの場合、1つの入出力ラインに1つのスイッチ装置100が設けられてよい。
制御装置440は、試験装置410の試験を実行すべく、試験部420および信号入出力部430に制御信号を送信する。制御装置440は、試験プログラムに応じて、試験部420に、試験信号の発生または応答信号と期待値との比較等を実行させる制御信号を送信する。また、制御装置440は、試験プログラムに応じて、接続すべき信号入出力ラインに設けられたスイッチ装置100の接続の指示、および切断すべき信号入出力ラインに設けられたスイッチ装置100の切断の指示等を、信号入出力部430に送信する。
以上の本実施形態に係る試験装置410は、剛性を高めつつ、割れ、欠け、またはヒビ等の物理的な破壊を防ぐことができるアクチュエータ130を備えたスイッチ装置100を用いて試験を実行することができる。また、試験装置410は、電圧制御による低消費電力のスイッチング制御で、かつ、長寿命化させたスイッチ装置100を用いて試験を実行することができる。また、試験装置410は、接点間の凝着を低減させたスイッチ装置100を用いて試験を実行することができる。
図18は、本実施形態に係る伝送路切り替え装置500の構成例を示す。伝送路切り替え装置500は、入力端と複数の出力端のそれぞれの間に各々接続された複数のスイッチ装置100を備える。本実施例の伝送路切り替え装置500は、入力端Aと出力端BおよびCのそれぞれの間に各々接続された複数のスイッチ装置100aおよびスイッチ装置100bを備える。
伝送路切り替え装置500は、スイッチ装置100aをON状態にし、かつ、スイッチ装置100bをOFF状態にすることで、入力端Aと出力端Bとを電気的に接続し、かつ、入力端Aと出力端Cとを電気的に切断する。また、伝送路切り替え装置500は、スイッチ装置100aをOFF状態にし、かつ、スイッチ装置100bをON状態にすることで、入力端Aと出力端Bおよび出力端Cとを電気的に切断し、かつ、出力端Bと出力端Cとを電気的に接続する。
このように、伝送路切り替え装置500は、複数のスイッチ装置をそれぞれON/OFFすることで、入力端と複数の出力端との伝送路を切り換える。伝送路切り替え装置500は、複数のスイッチ装置が1つのパッケージ等に密封されて収容された装置であってよい。
図19は、本実施形態に係るループバック試験する試験装置の構成例を被試験デバイス400と共に示す。本実施形態のループバック試験する試験装置は、図17で説明した試験装置410と、図18で説明した伝送路切り替え装置500の組み合わせで構成される。そこで、図17、18に示された本実施形態に係る試験装置410および伝送路切り替え装置500の動作と略同一のものには同一の符号を付け、説明を省略する。
本試験装置は、試験装置410からの試験信号を被試験デバイス400に供給する場合に、伝送路切り替え装置500のスイッチ装置100aをON状態にし、かつ、スイッチ装置100bをOFF状態にする。また、本試験装置は、被試験デバイス400から出力される信号を当該被試験デバイス400にループバックする場合に、伝送路切り替え装置500のスイッチ装置100aをOFF状態にし、かつ、スイッチ装置100bをON状態にする。
これによって、本試験装置は、試験装置410から被試験デバイス400を試験するための試験信号を被試験デバイス400に入力させる伝送路と、被試験デバイス400からの信号をループバックさせて当該被試験デバイス400に入力させる伝送路とを切り換えることができる。本実施形態に係るループバック試験する試験装置は、1つの伝送路切り替え装置500を備える例を説明したが、これに代えて、2以上の伝送路切り替え装置500を備え、試験装置410と被試験デバイス400との複数の伝送路を切り換えることによって、試験信号による被試験デバイス400の試験とループバック試験とを切り換えてよい。
以上の本実施形態に係るループバック試験する試験装置によれば、剛性を高めつつ、割れ、欠け、またはヒビ等の物理的な破壊を防ぐことができるアクチュエータ130を備えたスイッチ装置100を用いて試験信号による試験とループバック試験とを切り換えることができる。また、本試験装置は、電圧制御による低消費電力のスイッチング制御で、かつ、長寿命化させたスイッチ装置100を用いて2つの試験を切り換えることができる。また、本試験装置は、接点間の凝着を低減させたスイッチ装置100を用いて2つの試験を切り換えることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100 スイッチ装置、110 基体下部、112 ビア、114 配線部、120 第1接点部、122 第1接点、130 アクチュエータ、132 第2接点部、134 第2接点、136 第1圧電膜、138 第2圧電膜、140 台座部、142 開口部、150 第2絶縁層、152 第1絶縁層、154 第3絶縁層、156 突出部、162 第1電極層、164 第2電極層、166 第3電極層、168 第4電極層、170 基体上部、180 制御部、400 被試験デバイス、410 試験装置、420 試験部、423 試験信号発生部、426 期待値比較部、430 信号入出力部、440 制御装置、500 伝送路切り替え装置

Claims (18)

  1. 基板上に絶縁材料で第1絶縁層を成膜する第1絶縁層成膜段階と、
    前記第1絶縁層をアニールする第1アニール段階と、
    前記第1絶縁層上に導電性材料で第1電極層を成膜する第1電極層成膜段階と、
    前記第1電極層上にゾルゲル材料を塗布してアニールすることにより、前記第1電極層上に第1圧電膜を成膜する第1圧電膜成膜段階と、
    前記第1圧電膜上に導電性材料で第2電極層を成膜する第2電極層成膜段階と、
    前記第2電極層上に絶縁材料で第2絶縁層を成膜する第2絶縁層成膜段階と、
    前記第2絶縁層をアニールする第2アニール段階と、
    を備える製造方法。
  2. 前記第1アニール段階および前記第2アニール段階は、前記第1圧電膜成膜段階のアニールのアニール時間以上のアニール時間で、かつ、前記第1圧電膜成膜段階のアニールの温度勾配以下の温度勾配でアニールする請求項1に記載の製造方法。
  3. 前記第1電極層成膜段階は、予め定められた成長温度で前記第1電極層を成膜して、前記第1電極層を<111>方向に優先配向させ、
    前記第1圧電膜成膜段階は、前記第1電極層上に成膜される前記第1圧電膜を、前記第1電極層の配向に応じて<111>方向に優先配向させる
    請求項1または2に記載の製造方法。
  4. 前記第1電極層、前記第2電極層、および前記第1圧電膜を加工して、前記第2絶縁層より表面積を小さくする第1加工段階をさらに備える請求項1から3のいずれか1項に記載の製造方法。
  5. 前記第2絶縁層上に導電性材料で第3電極層を成膜する第3電極層成膜段階と、
    前記第3電極層上にゾルゲル材料を塗布してアニールすることにより、前記第3電極層上に第2圧電膜を成膜する第2圧電膜成膜段階と、
    前記第2圧電膜上に導電性材料で第4電極層を成膜する第4電極層成膜段階と、
    前記第4電極層上に絶縁材料で第3絶縁層を成膜する第3絶縁層成膜段階と、
    前記第3絶縁層をアニールする第3アニール段階と、
    を更に備える請求項1から4のいずれか1項に記載の製造方法。
  6. 前記第3アニール段階は、前記第1圧電膜成膜段階および前記第2圧電膜成膜段階のアニールのアニール時間以上のアニール時間で、かつ、前記第1圧電膜成膜段階のアニールの温度勾配以下の温度勾配でアニールする請求項5に記載の製造方法。
  7. 前記第3電極層成膜段階は、予め定められた成長温度で前記第3電極層を成膜して、前記第3電極層を<111>方向に優先配向させ、
    前記第2圧電膜成膜段階は、前記第3電極層上に成膜される前記第2圧電膜を、前記第3電極層の配向に応じて<111>方向に優先配向させる
    請求項5または6に記載の製造方法。
  8. 前記第3電極層、前記第4電極層、および前記第2圧電膜を加工して、前記第2絶縁層より表面積を小さくする第2加工段階をさらに備える請求項5から7のいずれか1項に記載の製造方法。
  9. 前記第1圧電膜と前記第2圧電膜の少なくとも一方は、前記第1電極層および前記第3電極層のうち隣接する層と格子定数が整合し、当該膜に対して面方向において略同一の平均粒子径で接する請求項5から8のいずれか1項に記載の製造方法。
  10. 前記第1圧電膜と前記第2圧電膜の少なくとも一方は、ペロブスカイト構造を有し、かつ、自発分極を有する正方晶、菱面体晶、または正方晶と菱面体晶が混在した強誘電体薄膜である請求項5から9のいずれか1項に記載の製造方法。
  11. 前記絶縁材料は、TEOSを材料としたCVD法によって形成される請求項1から10のいずれか1項に記載の製造方法。
  12. 前記絶縁材料は、SiOまたはSiNである請求項1から10のいずれか1項に記載の製造方法。
  13. 前記導電性材料は、Ptを含む請求項1から12のいずれか1項に記載の製造方法。
  14. 前記ゾルゲル材料は、PZTゾルゲル液を含む請求項1から13のいずれか1項に記載の製造方法。
  15. 第1接点が設けられた接点部と、
    請求項1から14のいずれか1項に記載の製造方法で製造され、第2接点が更に設けられ、前記第2接点を移動させて前記第1接点と接触または離間させるアクチュエータと、
    を備えるスイッチ装置。
  16. 入力端と複数の出力端のそれぞれの間に各々接続された複数の請求項15に記載のスイッチ装置を備える伝送路切り替え装置。
  17. 被試験デバイスをループバック試験する試験装置であって、
    前記被試験デバイスとの間で電気信号を授受して前記被試験デバイスを試験する試験部と、
    前記試験部および前記被試験デバイスの間に設けられ、前記試験部からの信号を前記被試験デバイスに供給するか、前記被試験デバイスからの信号を前記被試験デバイスにループバックさせるかを切り換える請求項16に記載の伝送路切り替え装置と、
    を備える試験装置。
  18. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスとの間で電気信号を授受して前記被試験デバイスを試験する試験部と、
    前記試験部および前記被試験デバイスの間に設けられ、前記試験部および前記被試験デバイスの間を電気的に接続または切断する請求項15に記載のスイッチ装置と、
    を備える試験装置。
JP2011108552A 2011-05-13 2011-05-13 製造方法、スイッチ装置、伝送路切り替え装置、および試験装置 Active JP5394435B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011108552A JP5394435B2 (ja) 2011-05-13 2011-05-13 製造方法、スイッチ装置、伝送路切り替え装置、および試験装置
US13/277,235 US8866492B2 (en) 2011-05-13 2011-10-20 Manufacturing method, switching apparatus, transmission line switching apparatus, and test apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011108552A JP5394435B2 (ja) 2011-05-13 2011-05-13 製造方法、スイッチ装置、伝送路切り替え装置、および試験装置

Publications (2)

Publication Number Publication Date
JP2012238817A true JP2012238817A (ja) 2012-12-06
JP5394435B2 JP5394435B2 (ja) 2014-01-22

Family

ID=47141472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011108552A Active JP5394435B2 (ja) 2011-05-13 2011-05-13 製造方法、スイッチ装置、伝送路切り替え装置、および試験装置

Country Status (2)

Country Link
US (1) US8866492B2 (ja)
JP (1) JP5394435B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129393A1 (ja) * 2014-02-28 2015-09-03 株式会社Lixil 発電装置および圧電装置
JP2017130701A (ja) * 2017-05-02 2017-07-27 富士フイルム株式会社 圧電体素子の製造方法
US11165011B2 (en) 2013-10-28 2021-11-02 Fujifilm Corporation Piezoelectric element and method for manufacturing piezoelectric element

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506789B1 (ko) * 2013-06-18 2015-03-27 삼성전기주식회사 Mems 소자 및 그 제조방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145134A (ja) * 1997-11-05 1999-05-28 Seiko Epson Corp 半導体装置およびその製造方法
WO2003016930A1 (fr) * 2001-08-10 2003-02-27 Advantest Corporation Module d'essai et testeur
WO2005024966A1 (ja) * 2003-09-04 2005-03-17 Nec Corporation 圧電セラミックス素子および携帯機器
JP2006073672A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 積層圧電体、その製造方法、圧電アクチュエータおよび印刷ヘッド
JP2006220660A (ja) * 2005-02-11 2006-08-24 Advantest Corp 試験装置、及び試験方法
JP2007088448A (ja) * 2005-08-24 2007-04-05 Brother Ind Ltd 膜、およびインクジェットヘッドの製造方法等
JP2007173691A (ja) * 2005-12-26 2007-07-05 Seiko Epson Corp 圧電素子の製造方法及びアクチュエータ装置並びに液体噴射ヘッド
JP2008047689A (ja) * 2006-08-15 2008-02-28 Fuji Xerox Co Ltd 圧電アクチュエーターとその製造方法並びにそれを備えた液滴吐出ヘッド及び液滴吐出装置
JP2009129965A (ja) * 2007-11-20 2009-06-11 Fujitsu Microelectronics Ltd 成膜方法及び半導体装置の製造方法
JP2009286120A (ja) * 2008-04-30 2009-12-10 Seiko Epson Corp 液体噴射ヘッド及び圧電素子
JP2009300941A (ja) * 2008-06-17 2009-12-24 Fdk Corp 磁気光学空間光変調器の製造方法
JP2011054977A (ja) * 1995-09-19 2011-03-17 Seiko Epson Corp 圧電体素子およびインクジェット式記録ヘッド

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634917A (en) * 1984-12-26 1987-01-06 Battelle Memorial Institute Active multi-layer piezoelectric tactile sensor apparatus and method
JP3261544B2 (ja) * 1991-10-03 2002-03-04 キヤノン株式会社 カンチレバー駆動機構の製造方法、プローブ駆動機構の製造方法、カンチレバー駆動機構、プローブ駆動機構、及びこれを用いたマルチプローブ駆動機構、走査型トンネル顕微鏡、情報処理装置
ES2139033T3 (es) * 1993-05-10 2000-02-01 Sumitomo Electric Industries Aparato y procedimiento para conmutar lineas de transmision optica.
JPH11346012A (ja) 1998-05-29 1999-12-14 Kyocera Corp 圧電/電歪膜型アクチュエータ
US7633213B2 (en) * 2005-03-15 2009-12-15 Panasonic Corporation Actuator, switch using the actuator, and method of controlling the actuator
US8246929B2 (en) * 2005-05-31 2012-08-21 St. Jude Medical Ab Synthesis of sodium potassium niobate by sol-gel
JP4799059B2 (ja) * 2005-06-27 2011-10-19 株式会社東芝 半導体装置
JP4739173B2 (ja) * 2006-12-07 2011-08-03 富士通株式会社 マイクロスイッチング素子
US7649430B2 (en) * 2007-09-28 2010-01-19 Advantest Corporation Switching device, and testing apparatus
JP2009113316A (ja) * 2007-11-06 2009-05-28 Fujifilm Corp 圧電アクチュエータの駆動方法及び液体吐出装置
JP5191939B2 (ja) * 2009-03-31 2013-05-08 スタンレー電気株式会社 光偏向器用アクチュエータ装置
US8508315B2 (en) * 2010-02-23 2013-08-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustically coupled resonator filter with impedance transformation ratio controlled by resonant frequency difference between two coupled resonators

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054977A (ja) * 1995-09-19 2011-03-17 Seiko Epson Corp 圧電体素子およびインクジェット式記録ヘッド
JPH11145134A (ja) * 1997-11-05 1999-05-28 Seiko Epson Corp 半導体装置およびその製造方法
WO2003016930A1 (fr) * 2001-08-10 2003-02-27 Advantest Corporation Module d'essai et testeur
WO2005024966A1 (ja) * 2003-09-04 2005-03-17 Nec Corporation 圧電セラミックス素子および携帯機器
JP2006073672A (ja) * 2004-08-31 2006-03-16 Kyocera Corp 積層圧電体、その製造方法、圧電アクチュエータおよび印刷ヘッド
JP2006220660A (ja) * 2005-02-11 2006-08-24 Advantest Corp 試験装置、及び試験方法
JP2007088448A (ja) * 2005-08-24 2007-04-05 Brother Ind Ltd 膜、およびインクジェットヘッドの製造方法等
JP2007173691A (ja) * 2005-12-26 2007-07-05 Seiko Epson Corp 圧電素子の製造方法及びアクチュエータ装置並びに液体噴射ヘッド
JP2008047689A (ja) * 2006-08-15 2008-02-28 Fuji Xerox Co Ltd 圧電アクチュエーターとその製造方法並びにそれを備えた液滴吐出ヘッド及び液滴吐出装置
JP2009129965A (ja) * 2007-11-20 2009-06-11 Fujitsu Microelectronics Ltd 成膜方法及び半導体装置の製造方法
JP2009286120A (ja) * 2008-04-30 2009-12-10 Seiko Epson Corp 液体噴射ヘッド及び圧電素子
JP2009300941A (ja) * 2008-06-17 2009-12-24 Fdk Corp 磁気光学空間光変調器の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11165011B2 (en) 2013-10-28 2021-11-02 Fujifilm Corporation Piezoelectric element and method for manufacturing piezoelectric element
WO2015129393A1 (ja) * 2014-02-28 2015-09-03 株式会社Lixil 発電装置および圧電装置
JP2017130701A (ja) * 2017-05-02 2017-07-27 富士フイルム株式会社 圧電体素子の製造方法

Also Published As

Publication number Publication date
US20120286801A1 (en) 2012-11-15
JP5394435B2 (ja) 2014-01-22
US8866492B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
JP5394451B2 (ja) アクチュエータの製造方法、スイッチ装置、伝送路切替装置、および試験装置
CN103035835A (zh) 压电器件及其制造方法以及液体喷射头
JP5394435B2 (ja) 製造方法、スイッチ装置、伝送路切り替え装置、および試験装置
US9666785B2 (en) Piezoelectric driving device, robot, and driving method of the same
JP2013118234A (ja) 圧電アクチュエータ及びその製造方法
US20130162106A1 (en) Vibration power generation element and vibration power generation device including same
JP4874419B1 (ja) スイッチ装置および試験装置
JP5491465B2 (ja) スイッチ装置、スイッチ装置の製造方法、伝送路切替装置、および試験装置
US9030077B2 (en) Switching apparatus and test apparatus
JP5416166B2 (ja) スイッチ装置および試験装置
JP5485951B2 (ja) スイッチ装置
CN111830295B (zh) 一种测试微元件电气性能的装置
JP5394436B2 (ja) スイッチ装置、伝送路切り替え装置、製造方法、および試験装置
KR100828846B1 (ko) 압전 트랜스 및 그 제조 방법
JP5466674B2 (ja) スイッチ装置、伝送路切替装置、および試験装置
JP5707141B2 (ja) スイッチ装置および試験装置
JP5616391B2 (ja) アクチュエータ装置、試験装置、および試験方法
JP5016207B2 (ja) 圧電薄膜トランス及びその製造方法
US20230225213A1 (en) Method of manufacturing piezoelectric element
CN112885729B (zh) Led测试头、led测试装置及led测试装置的制备方法
JP6480590B2 (ja) 接点装置および製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131016

R150 Certificate of patent or registration of utility model

Ref document number: 5394435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250