JP2012186335A - 光半導体素子および光半導体素子の製造方法 - Google Patents

Abstract

【課題】歩留りを維持しつつ光取り出し効率を向上させることができる光半導体素子およびその製造方法を提供する。
【解決手段】
半導体膜の表面に半導体膜の結晶軸に沿って等間隔に配列された複数の凹部を形成する。半導体膜の表面をエッチング処理することにより半導体膜の表面に複数の凹部の配列形態に従って配列され且つ半導体膜の結晶構造に由来する複数の突起を形成する。
【選択図】図４

Description

本発明は、発光ダイオード等の光半導体素子およびその製造方法に関する。

発光ダイオード等の光半導体素子は、近年の技術の進歩により高出力化されている。これに伴って、光半導体素子の発熱量が増大する故、発光効率の低下および半導体膜の劣化等が問題となる。これを解決するために半導体膜の結晶成長に用いられる比較的熱伝導性の低いサファイア基板等の成長用基板を除去し、これに替えて比較的熱伝導性の高い基板で半導体膜を支持する構成がとられている。

また、サファイア基板を除去することにより表出した半導体膜の表面に化学的なエッチング処理を施すことにより半導体膜の結晶構造に由来する複数の突起を形成し、光取り出し面に光取出し構造を形成することが行われている。これにより、光取り出し面において全反射される光の成分を減少させることができるため、光取り出し効率を向上させることが可能となる。例えば、ＧａＮ系半導体膜のＣ−面にアルカリ溶液を用いたウェットエッチング処理を施すことによりＣ−面上にウルツ鉱型の結晶構造に由来する複数の六角錐状の突起を形成することができる。このような結晶構造に由来する突起はマイクロコーンと称される。

特開２００７−０６７１８２号公報 特開２０１０−１５７５５１号公報 特表２００７−５２１６４１号公報 特開２００９−２３８８７９号公報

図１は、従来のプロセスを用いてＧａＮの表面に形成されたマイクロコーンの電子顕微鏡写真である。従来の化学的なエッチング処理によって半導体膜の表面に複数のマイクロコーンを形成すると、図１に示すように、マイクロコーンの各々の大きさ、ピッチ、配列は不規則なものとなる。これは、半導体膜の結晶欠陥や表面の平坦性等に起因して半導体膜の表面にはエッチング速度が互いに異なる結晶面がランダムに存在しているためである。

このように、大きさ、間隔、配列が不規則なマイクロコーンが形成されると、以下のような問題を生じる。すなわち、マイクロコーンの形成過程においてマイクロコーン同士が接触すると、これらは相互に侵食し合って形状が変形したり、または、マイクロコーンの成長が停止してマイクロコーンの間に平坦な隙間が形成される場合ある。この場合、光取り出しに有利となるファセット（斜面）が出現しにくくなり、光取り出し効率向上の妨げとなる。

一方、光取り出し効率を向上させるためにはマイクロコーンの平均サイズをある程度大きくする必要があり、通常は、エッチング時間でマイクロコーンの平均サイズを調整する。しかしながら、従来のプロセスでは、平均サイズよりも顕著に大きいサイズのマイクロコーンの出現を回避することは困難であり、この大きいサイズのマイクロコーンによって半導体膜に貫通孔が形成され、これが歩留り低下の要因となっていた。このように、従来のプロセスでは、歩留りを維持しつつ光取り出し効率を最大限に向上させることは困難であった。

本発明は上記した点に鑑みてなされたものであり、歩留りを維持しつつ光取り出し効率を向上させることができる光半導体素子およびその製造方法を提供することを目的とする。

本発明に係る光半導体素子の製造方法は、六方晶系の結晶構造を有する半導体膜を含む光半導体素子の製造方法であって、前記半導体膜の表面に前記半導体膜の結晶軸に沿って等間隔に配列された複数の凹部を形成する工程と、前記半導体膜の表面をエッチング処理することにより前記半導体膜の表面に前記複数の凹部の配列形態に従って配列され且つ前記半導体膜の結晶構造に由来する複数の突起を形成する工程と、を含むことを特徴としている。

また、本発明に係る光半導体素子は、六方晶系の結晶構造を有する半導体膜を含む光半導体素子であって、前記半導体膜は、その表面に前記半導体膜の結晶構造に由来する複数の六角錐状突起を有し、前記複数の突起は前記半導体膜の結晶軸に沿った最密充填配列をなして形成されていることを特徴としている。

本発明の光半導体素子およびその製造方法によれば、歩留りを維持しつつ光取り出し効率を向上を図ることが可能となる。

従来のプロセスによって形成されたマイクロコーンを示す電子顕微鏡写真である。 図２（ａ）〜（ｄ）は、本発明の実施例に係る光半導体装素子の製造方法を示す断面図である。 図３（ａ）〜（ｄ）は、本発明の実施例に係る光半導体素子の製造方法を示す断面図である。 図４（ａ）〜（ｅ）は、本発明の実施例１に係る製造方法により形成されるマイクロコーンの形成過程を示す平面図である。 本発明の実施例に係るプロセスによって形成されたマイクロコーンを示す電子顕微鏡写真である。 図６（ａ）〜（ｄ）は、本発明の実施例２に係る製造方法により形成されるマイクロコーンの形成過程を示す平面図である。 図７（ａ）および（ｂ）は、本発明の実施例に係る成長用基板の結晶成長面を示す平面図、図７（ｃ）および（ｄ）は、本発明の実施例に係る光半導体素子の製造方法を示す断面図である。

以下、本発明の実施例について図面を参照しつつ説明する。尚、各図において、実質的に同一又は等価な構成要素および部分には同一の参照符を付している。

図２（ａ）〜（ｄ）および図３（ａ）〜（ｄ）は、本発明の実施例１に係る光半導体素子の製造方法を示す断面図である。

（半導体膜の形成）
六方晶系の一種であるウルツ鉱型の結晶構造を有するAl_xIn_yGa_zN（0≦x≦1、0≦y≦1、0≦z≦1、x + y + z = 1）を成長可能なＣ面サファイア基板を成長用基板１０として用いる。有機金属気相成長法（MOCVD：Metal Organic Chemical Vapor Deposition）により成長用基板１０上にAl_xIn_yGa_zNから成るｎ型半導体層２２、活性層２４、ｐ型半導体層２６を順次結晶成長させて半導体膜２０を得る。

ｎ型半導体層２２は、ＧａＮからなるバッファ層、下地ＧａＮ層、ｎ型ＧａＮ層により構成される。成長用基板１０をＭＯＣＶＤ装置に投入し、基板温度約１０００℃とし、水素雰囲気中で約１０分程度の熱処理を行う（サーマルクリーニング）。次に成長温度５００℃にてＴＭＧ（トリメチルガリウム）（流量10.4μmol/min）、ＮＨ_３（流量3.3LM）を約３分間供給してＧａＮからなる低温バッファ層（図示せず）を形成する。その後、基板温度を１０００℃まで昇温し約３０秒間保持することにより低温バッファ層を結晶化させる。次に、成長温度１０００℃を維持したまま、ＴＭＧ （流量45 μmol/min）、ＮＨ_３ （流速4.4LM）を約２０分間供給し、厚さ約１μｍの下地ＧａＮ層（図示せず）を形成する。次に、成長温度１０００℃を維持したまま、ＴＭＧ （流量45 μmol/min）、ＮＨ_３ （流量4.4LM）、ＳｉＨ_４（流量2.7×10^-9 μmol/min）を約１２０分間供給し、厚さ約７μｍのｎ型ＧａＮ層を形成する。これにより、成長用基板１０上にｎ型半導体層２２が形成される。

次に、ＩｎＧａＮ井戸層／ＧａＮ障壁層からなるペアを５ペア積層した多重量子井戸構造を有する活性層２４をｎ型半導体層２２上に形成する。成長温度約７００℃にてＴＭＧ（流量3.6 μmol/min）、ＴＭＩ（トリメチルインジウム） （流量10 μmol/min）、ＮＨ_３（流量4.4LM）を３３秒供給して厚さ約２．２ｎｍのＩｎＧａＮ井戸層を形成し、続いてＴＭＧ（流量3.6 μmol/min）、ＮＨ_３ （流量4.4LM）を３２０秒供給して厚さ約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより活性層２４が形成される。

ｐ型半導体層２６は、例えばｐ型ＡｌＧａＮクラッド層、Ｍｇドープされたｐ型ＧａＮ層を順次結晶成長させることで形成される。成長温度を８７０℃にてＴＭＧ（8.1 μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量7.5 μmol/min）、ＮＨ_３（流量4.4LM）、Ｃｐ_２Ｍｇ（流量2.9×10^-7 μmol/min）を５分間供給し、活性層２４上に厚さ約４０ｎｍのｐ型ＡｌＧａＮクラッド層を形成する。引き続きそのままの温度でＴＭＧ（流量18 μmol/min）、ＮＨ_３（流量4.4LM）、Ｃｐ_２Ｍｇ（流量2.9×10^-7 μmol/min）を７分間供給し、ｐ型ＡｌＧａＮクラッド層上に層厚約１５０ｎｍのｐ型ＧａＮ層を形成する。これにより活性層２４上にｐ型半導体層２６が形成される（図２（ａ））。

（素子分割溝の形成）
半導体膜２０をｐ型半導体層２６の表面からエッチングして所定の素子分割ラインに沿った素子分割溝２０ａを形成する。具体的にはｐ型半導体層２６の表面に素子分割ラインに沿った開口を有するレジストマスク（図示せず）を形成する。次に、ウエハを反応性イオンエッチング（RIE：reactive ion etching）装置に投入し、Ｃｌ_２プラズマを用いたドライエッチングにより上記レジストマスクを介して半導体膜２０をエッチングして半導体膜２０に素子分割溝２０ａを形成する（図２（ｂ））。

（保護膜およびｐ電極の形成）
素子分割溝２０ａの形成に伴って表出した半導体膜２０の側面を覆う絶縁体からなる保護膜２８を形成する。具体的には、素子分割溝２０ａの形成に伴って表出した半導体膜２０の側面に開口を有するレジストマスク（図示せず）を形成する。次に、スパッタ法などにより、半導体膜２０上に絶縁膜２８を構成するＳｉＯ_２膜を成膜する。次に、レジストリムーバによって上記レジストマスクを除去して不要部分のＳｉＯ_２膜をリフトオフすることにより保護膜２８のパターニングを行う。尚、後の成長用基板１０の除去工程において保護膜２８にクラックや剥離が生じることを避けるために、保護膜２８は成長用基板１０にまで達していないことが望ましい。また、保護膜２８はＳｉ_３Ｎ_４等の他の絶縁体より構成されていてもよい。

次に、ｐ型半導体層２６の表面にｐ電極３０を形成する。具体的には、ｐ型半導体層２６上のｐ電極形成領域に開口を有するレジストマスク（図示せず）を形成する。次に、例えば電子ビーム蒸着法により、ｐ型半導体層２６上に電極材料であるＰｔ（厚さ１ｎｍ）／Ａｇ（厚さ１５０ｎｍ）／Ｔｉ（厚さ１００ｎｍ）／Ｐｔ（厚さ１００ｎｍ）／Ａｕ（厚さ２００ｎｍ）を順次堆積させる。その後、上記レジストマスクを除去して不要部分の電極材料をリフトオフすることによりｐ型半導体層２６上にｐ電極３０を形成する。ｐ電極３０は、活性層２４から放射された光を光取り出し面に向けて反射させる光反射層としても機能する。尚、本実施例では保護膜２８を形成した後にｐ電極３０を形成することとしたが、ｐ電極３０形成した後に保護膜２８を形成することとしてもよい。この場合、必要に応じてレジストマスクが用いられる（図２（ｃ））。

（支持基板の形成）
半導体膜２０を支持可能な機械的強度を有する導電性の支持基板５０を用意する。例えば、ドーパント注入により導電性が付与されたＳｉ基板を支持基板５０として使用することができる。スパッタ法により支持基板５０の表面に厚さ約１μｍのＡｕＳｎからなる共晶接合層（図示せず）を形成する。次に、ウエハボンダ装置を用いて成長用基板１０側のｐ電極３０と支持基板５０側の接合層とを当接させて熱および圧力を加えて支持基板５０を半導体膜２０に接合する（図２（ｄ））。

（成長用基板の除去）
レーザリフトオフ（ＬＬＯ）法により成長用基板１０を半導体膜２０から剥離する。レーザ光源としてエキシマレーザを使用することができる。成長用基板１０の裏面側から照射されたレーザは、半導体膜２０に達し、成長用基板１０との界面近傍におけるＧａＮを金属ＧａとＮ_２ガスに分解する。これにより、成長用基板１０と半導体膜２０との間に空隙が形成され、成長用基板１０が半導体膜２０から剥離する。成長用基板１０を剥離することによりｎ型半導体層２２が表出する。このｎ型半導体層２２の表出面は、ＧａＮ半導体結晶のＣ−面であり、アルカリ溶液を用いたウェットエッチングにより、ＧａＮの結晶構造に由来する六角錐状のマイクロコーンを形成することが可能である（図３（ａ）） 。

（光取り出し構造の形成）
成長用基板１０を除去することにより表出したｎ型半導体層２２の表面にアルカリ溶液を用いたウェットエッチング処理を施してｎ型半導体層２２の表面に複数のマイクロコーン２２ａを形成する。これにより、ｎ型半導体層２２の表面に光取り出し構造を形成する（図３（ｂ））。

図４（ａ）〜（ｅ）は、光取り出し面であるｎ型半導体層２２表面を示す図であって、本工程にけるマイクロコーン２２ａの形成過程を示す平面図である。

成長用基板１０を除去することにより表出したｎ型半導体層２２の表出面（Ｃ−面）に半導体膜２０の結晶軸に沿って等間隔に配列された複数の凹部６０を形成する（図４（ａ））。凹部６０の各々は、後のウェットエッチング工程においてエッチングの制御点として機能し、複数のマイクロコーン２２ａは、凹部６０の配列形態に従って規則的に配列される。

各凹部６０がエッチングの制御点として有効に機能するために、各凹部６０の径は、５００ｎｍ以上１．５μｍ以下であり、深さは５０ｎｍ以上１．７μｍ以下であることが好ましい。各凹部６０の形状は、例えば、角柱状、角錐状、円柱状、円錐状（すり鉢状）、半球状とすることができる。凹部６０の内壁において様々な結晶面が表出する円柱状、円錐状（すり鉢状）、半球状がより好ましい。

複数の凹部６０の配列形態は以下のとおりである。すなわち、図４（ａ）に示すように、任意の１の凹部に隣接する他の凹部の各々が正六角形の各頂点に配置され且つ上記正六角形を構成する互いに対向する２辺が半導体膜２０の結晶軸の［１−１００］方向と平行となるように凹部６０を等間隔に配列する。換言すれば、複数の凹部６０が半導体膜２０の結晶軸の［１−１００］方向に等間隔に整列し且つ［１０−１０］方向にも等間隔に整列するように凹部６０を配列する。尚、半導体膜２０の結晶軸の方向は、成長用基板１０に通常形成されている結晶方位を示すオリエンテーションフラットと称される切り欠き部に基づいて把握することができる。

マイクロコーン２２ａは底面がおおよそ正六角形の六角錐状となり、底面となる正六角形の対向する２辺を結ぶ垂線の長さが凹部６０の配列間隔（ピッチ）に一致する。このため凹部６０の配列間隔（ピッチ）は、形成しようとするマイクロコーンのサイズに応じて定めればよい。凹部６０の間隔（ピッチ）を例えば、１．０μｍ以上５．５μｍ以下から選択することができる。凹部６０の間隔（ピッチ）が活性層２４から発せられる光の波長よりも大きい場合には、光取り出しに有利なサイズのマイクロコーンを形成することができる。また、マイクロコーンはＣ−面に対して約６２°の斜面を持ち、凹部６０の間隔と形成されたマイクロコーンの高さはほぼ一致する。従って、活性層まで到達する貫通孔が形成されないように、凹部６０の間隔をｎ型半導体層２２の厚みより小さくなるように設定する。

複数の凹部６０は、例えばフォトリソグラフィおよびドライエッチングにより形成することが可能である。すなわち、ｎ型半導体層２２の表面に凹部形成領域に開口を有するレジストマスクを形成した後、反応性イオンエッチングにより上記レジストマスクを介してｎ型半導体層２２をエッチングすることにより凹部６０を形成する。

複数の凹部６０を形成した後、ＴＨＡＨ（テトラ・メチルアンモニア溶液）等のアルカリ溶液にウエハを浸漬してＣ−面であるｎ型半導体層２２の表面をウェットエッチングする。

上記の如く、複数の凹部６０の各々は、このウェットエッチング処理においてエッチングの制御点として機能する。すなわち、凹部６０の各々の内壁面には様々な結晶面が表出している。このため、凹部６０におけるエッチング速度はｎ型半導体層２２の主面において表出しているＣ−面と比較して低くなる。このためエッチング速度が相対的に高いＣ−面から優先的にエッチングが開始され、所定の結晶面を表出させながらエッチングが進行する。これにより、ｎ型半導体層２２の表面において、各凹部６０の形成箇所を頂部とする複数の六角錐状のマイクロコーン２２ａの形成が開始される。すなわち、マイクロコーン２２ａの各々は、複数の凹部６０の配列形態に従った配列をなして形成される。全てのマイクロコーンは、その性質上、正六角形をなす底面の２つの辺が半導体膜２０の結晶軸の［１−１００］方向と平行となる向きで形成される（図４（ｂ））。凹部６０の形状を円柱状、円錐状（すり鉢状）、半球状とすることにより、凹部６０とその周辺部とのエッチング速度の差が顕著となり、凹部６０のエッチング制御点としての機能をより高めることが可能となる。

各凹部６０の形成箇所を頂部として生成されたマイクロコーン２２ａの各々は、エッチングの進行に伴ってほぼ同じ速さで成長していく。複数のマイクロコーン２２ａは、凹部６０の配列形態に従って等間隔に整列している故、互いに隣接するマイクロコーン同士が接触するタイミングはほぼ一致する（図４（ｃ））。

マイクロコーン２２ａの間に形成される三角形の隙間６２を囲む３つの面は、互いに等価な結晶面であるため、結晶面同士が競合することとはなくエッチングが進行する。すなわち、マイクロコーン同士が相互に侵食し合って形状が変形することはなく、隙間６２が平坦面として残ることもない（図４（ｄ））。

エッチングが更に進行すると、サイズが略均一な複数のマイクロコーン２２ａが最密充填配列をなしてｎ型半導体層２２の表面全体を埋め尽くす。すなわち、複数のマイクロコーン２２ａはほぼ隙間なく形成され、平坦面として残る部分は殆ど存在していない。また、マイクロコーン同士が侵食し合うこともないので、マイクロコーンの形状が再び六角錐となり、これがエッチング工程の終了まで維持される（図４（ｅ））。このときマイクロコーン２２ａの底面の正六角形が［１１−２０］方向と平行な２辺を有している。尚、最密充填配列とは、図４（ｅ）に示すように、平面上に正六角形の底面を有する複数のマイクロコーンが隙間なく並んだ配列のことをいい、いわゆるハニカム状の配列のことをいう。

（ｎ電極の形成）
複数のマイクロコーンが形成されたｎ型半導体層２２の表面にｎ電極７０を形成する。具体的には、ｎ電極形成領域に開口を有するレジストマスク（図示せず）をｎ型半導体層２２の表面に形成する。続いてＥＢ蒸着法などにより、ｎ型半導体層２２の表面に電極材料であるＴｉおよびＡｌを順次堆積させる。その後、上記レジストマスクを除去して不要部分の電極材料をリフトオフすることによりｎ電極７０のパターニングを行う。次に、５００℃、２０秒間の熱処理を行ってｎ電極７０を合金化させる。これにより、ｎ電極７０とｎ型半導体層２２との間のオーミック性が向上する（図３（ｃ））。

（素子分離）
ウエハを切断、分離して光半導体素子を個片化する。レーザスクライブまたはダイシングなどによって素子分割溝２０ａの底部において露出している支持基板５０を素子分割溝２０ａに沿って切断し、光半導体素子をチップ状に個片化する。以上の各工程を経ることにより光半導体素子が完成する（図３（ｄ））。

図５は、本実施例のプロセスによってｎ型半導体層２２の表面に形成されたマイクロコーンの電子顕微鏡写真である。複数のマイクロコーンは、大きさが略均一であり、最密充填配列を呈して形成されていることがわかる。すなわち、複数のマイクロコーンはほぼ隙間なく形成され、平坦面として残っている部分は殆ど存在しておらず、また、ほぼ全てのマイクロコーンの形状は、光取り出しに有利となる六角錐を維持していることがわかる。

以上の説明から明らかなように、ｎ型半導体層２２の表面に形成された複数の凹部６０はエッチングの制御点として機能する。すなわち、凹部６０の内壁においてＣ−面と比較してエッチング速度が相対的に低い結晶面が表出しているため、凹部６０の形成箇所が複数のマイクロコーンの各頂点となるようにエッチングが進行する。従って、複数のマイクロコーン２２ａの配列は、凹部６０の配列形態に従うこととなる。マイクロコーン２２ａは、その性質上、正六角形をなす底面の２つの辺が半導体膜２０の結晶軸の［１−１００］方向と平行となる向きで形成される。この点に鑑みて、任意の１の凹部に隣接する他の凹部の各々が正六角形の各頂点に配置され且つ上記正六角形を構成する互いに対向する２辺が半導体膜２０の結晶軸の［１−１００］方向と平行となるように各凹部を等間隔に配列することにより、複数のマイクロコーンの各々は、ほぼ同じ速度で成長し、ほぼ同じタイミングで隣接するマイクロコーンと接触する。このため、大きさ、形状、間隔が略均一であり且つ半導体膜２０の結晶軸に沿った最密充填配列を呈する複数のマイクロコーンを形成することができる。すなわち、複数のマイクロコーンは六角錐の形状を維持したまま隙間なく形成され、光取り出し面には平坦面が残らない。これにより、光取り出し面において、理想的な光取り出し構造を形成することが可能となり、光半導体素子の光取り出し効率を最大限に向上させることが可能となる。また、複数のマイクロコーンはほぼ一様な速度で成長するため、平均サイズよりも顕著に大きいサイズのマイクロコーンの出現を回避することが可能となる。従って、マイクロコーンを形成するためのウェットエッチング工程において半導体膜２０に貫通孔が形成されてしまうことを回避することが可能となり、従来のプロセスと比較して生産歩留りの向上を図ることが可能となる。

以下に、本発明の実施例２に係る光半導体素子の製造方法について説明する。本実施例に係る製造方法は、光取り出し構造を形成する工程が上記した実施例１の場合と異なる。より具体的には、マイクロコーンのサイズおよび配列を定めるための複数の凹部６０の配列形態が実施例１の場合と異なる。光取り出し構造を形成する工程以外の工程は、実施例１と同様であるので、その説明は省略する。

成長用基板１０を除去することにより表出したｎ型半導体層２２の表面にアルカリ溶液を用いたウェットエッチング処理を施してｎ型半導体層２２の表面に複数のマイクロコーンを形成する。これにより、ｎ型半導体層２２の表面に光取り出し構造を形成する。図６（ａ）〜（ｄ）は、光取り出し面であるｎ型半導体層２２表面を示す図であって、本工程におけるマイクロコーン２２ａの形成過程を示す平面図である。

成長用基板１０を除去することにより表出したｎ型半導体層２２の表出面（Ｃ−面）に半導体膜２０の結晶軸に沿って等間隔に配列された複数の凹部６０を形成する（図６（ａ））。凹部６０の各々は、後のウェットエッチング工程においてエッチングの制御点として機能し、複数のマイクロコーン２２ａは、凹部６０の配列形態に従って規則的に配列される。

凹部６０の好ましいサイズおよび形状は、上記した実施例１の場合と同じである。複数の凹部６０の配列形態は以下のとおりである。すなわち、図６（ａ）に示すように、任意の１の凹部に隣接する他の凹部の各々が正六角形の各頂点に配置され且つ上記正六角形を構成する互いに対向する２辺が半導体膜２０の結晶軸の［１１−２０］方向と平行となるように凹部６０を等間隔に配列する。換言すれば、複数の凹部６０が半導体膜２０の結晶軸の［１１−２０］方向に等間隔に整列し且つ［２−１−１０］方向にも等間隔に整列するように凹部６０を配列する。かかる配列形態は、実施例１における凹部６０の配列を９０°回転させた場合に相当する。

マイクロコーン２２ａは底面がおおよそ正六角形の六角錐状となり、底面となる正六角形の対向する２辺を結ぶ垂線の長さが凹部６０の配列間隔（ピッチ）に一致する。このため凹部６０の配列間隔（ピッチ）は、形成しようとするマイクロコーンのサイズに応じて定めればよい。凹部６０の間隔（ピッチ）を例えば、１．０μｍ以上５．５μｍ以下から選択することができる。凹部６０の間隔（ピッチ）が活性層２４から発せられる光の波長よりも大きい場合には、光取り出しに有利なサイズのマイクロコーンを形成することができる。また、マイクロコーンはＣ−面に対して約６２°の斜面を持ち、凹部６０の間隔と形成されたマイクロコーンの高さはほぼ一致する。従って、活性層まで到達する貫通孔が形成されないように、凹部６０の間隔をｎ型半導体層２２の厚みより小さくなるように設定する。

複数の凹部６０は、例えばフォトリソグラフィおよびドライエッチングにより形成することが可能である。すなわち、ｎ型半導体層２２の表面に凹部形成領域に開口を有するレジストマスクを形成した後、反応性イオンエッチングにより上記レジストマスクを介してｎ型半導体層２２をエッチングすることにより凹部６０を形成する。

複数の凹部６０を形成した後、ＴＨＡＨ（テトラ・メチルアンモニア溶液）等のアルカリ溶液にウエハを浸漬してＣ−面であるｎ型半導体層２２の表面をウェットエッチングする。

複数の凹部６０の各々は、このウェットエッチング処理においてエッチングの制御点として機能する。すなわち、凹部６０の各々の内壁面においては様々な結晶面が表出している。このため、凹部６０の各々におけるエッチング速度はｎ型半導体層２２の主面において表出しているＣ−面と比較して低くなる。このため、エッチング速度が相対的に高いＣ−面から優先的にエッチングが開始され、所定の結晶面を表出させながらエッチングが進行する。これにより、ｎ型半導体層２２の表面には、各凹部６０の形成箇所を頂部とする複数の六角錐状のマイクロコーン２２ａの形成が開始される。すなわち、マイクロコーン２２ａの各々は、複数の凹部６０の配列形態に従った配列をなして形成される。全てのマイクロコーンは、その性質上、正六角形をなす底面の２つの辺が半導体膜２０の結晶軸の［１−１００］方向と平行となる向きで形成される（図６（ｂ））。凹部６０の形状を円柱状、円錐状（すり鉢状）、半球状とすることにより、凹部６０とその周辺部とのエッチング速度の差が顕著となり、凹部６０のエッチング制御点としての機能をより高めることが可能となる。

各凹部６０の形成箇所を頂部として生成されたマイクロコーン２２ａの各々は、エッチングの進行に伴ってほぼ同じような速度で成長していく（図６（ｃ））。

複数のマイクロコーン２２ａは、凹部６０の配列形態に従って等間隔に整列している故、互いに隣接するマイクロコーン同士が接触するタイミングはほぼ一致する。そして、サイズがほぼ揃った複数のマイクロコーン２２ａは、最密充填配列をなしてｎ型半導体層２２の表面全体を埋め尽くす。すなわち、複数のマイクロコーンはほぼ隙間なく形成され、平坦面として残る部分は殆ど存在していない。また、マイクロコーン同士が侵食し合うこともないので、六角錐の形状がエッチング工程の終了まで維持される（図６（ｄ））。本実施例に係る製造方法によれば、互いに隣接するマイクロコーン同士が接触した時点で最密充填配列が完成する。このときマイクロコーン２２ａの底面の正六角形が［１−１００］方向と平行な２辺を有している。

このように、本実施例に係る光半導体素子の製造方法によれば、実施例１の場合と同様、大きさ、形状、間隔が略均一であり且つ半導体膜２０の結晶軸に沿って最密充填配列をなす複数のマイクロコーンを半導体膜２０のＣ−面上に形成することができる。これにより、半導体膜２０の光取り出し面において、理想的な光取り出し構造を形成することが可能となり、光半導体素子の光取り出し効率を最大限に向上させることが可能となる。また、複数のマイクロコーンはほぼ一様な速度で成長するため、平均サイズよりも顕著に大きいサイズのマイクロコーンの出現を回避することが可能となる。従って、マイクロコーンを形成するためのウェットエッチング工程において半導体膜２０に貫通孔が形成されてしまうことを回避することが可能となり、従来のプロセスと比較して生産歩留りの向上を図ることが可能となる。

以下に、本発明の実施例３に係る光半導体素子の製造方法について図７を参照しつつ説明する。上記各実施例においては、成長用基板１０を除去することにより表出したｎ型半導体層２２の表面（Ｃ−面）にフォトリソグラフィおよびドライエッチングにより所定の配列形態を有する複数の凹部６０を形成することとした。本実施例では、複数の凹部６０を形成するためのプロセスが上記各実施例の場合と異なる。

はじめに、上記実施例１および２において示された複数の凹部６０の配列形態に対応した配列をなす複数の凸部１１を結晶成長面に有する成長用基板１０ａを用意する。図７（ａ）および（ｂ）は、本実施例に係る成長用基板１０ａの結晶成長面を示す平面図である。複数の凸部１１は、任意の１の凸部に隣接する他の凸部の各々が正六角形の各頂点に配置され且つ上記正六角形を構成する互いに対向する２辺が後に形成される半導体膜２０の結晶軸の［１−１００］方向と平行となるように（図７（ａ））または［１１−２０］方向と平行となるように（図７（ｂ））等間隔に配列されている。換言すれば、複数の凸部１１が後に形成される半導体膜２０の結晶軸の［１−１００］方向に等間隔に整列し且つ［１０−１０］方向にも等間隔に整列するように凸部１１を配置する（図７（ａ））。または、複数の凸部１１が後に形成される半導体膜２０の結晶軸の［１１−２０］方向に等間隔に整列し且つ［２−１−１０］方向にも等間隔に整列するように凸部１１を配置する（図７（ｂ））。

成長用基板１０は、例えばＣ面サファイア基板であり、複数の凸部１１は例えばフォトリソグラフィおよびドライエッチングにより形成することが可能である。凸部１１の形状は、例えば、角柱状、角錐状、円柱状、円錐状、半球状とすることができる。このように、成長用基板１０ａの結晶成長面には、上記各実施例において示された凹部６０の反転パターンともいうべき複数の凸部１１が設けられている。

次に、有機金属気相成長法（MOCVD：Metal Organic Chemical Vapor Deposition）により複数の凸部１１が形成された成長用基板１０の結晶成長面にAl_xIn_yGa_zNから成るｎ型半導体層２２、活性層２４、ｐ型半導体層２６を順次結晶成長させて半導体膜２０を得る（図７（ｃ））。

その後、上記実施例１の場合と同様、素子分割溝の形成工程、保護膜およびｐ電極の形成工程、支持基板の接合工程、成長用基板の除去工程を実施する。成長用基板１０ａを除去することにより表出したｎ型半導体層２２の表面には、成長用基板１０ａの結晶成長面に設けられた複数の凸部１１の各々に対応する複数の凹部６０が形成されている。すなわち、複数の凹部６０は、凸部１１の配列形態に応じた配列をなしている。かかる凹部６０の配列形態は、上記した実施例１および２の場合と同様である（図７（ｄ））。

その後、アルカリ溶液を用いたウェットエッチング処理を施すことにより、凹部６０はエッチング制御点として機能して、大きさ、形状、間隔が略均一であり且つ最密充填配列をなすマイクロコーンをｎ型半導体層２２の表面に形成することができる。尚、成長用基板１０ａを除去した後、半導体膜２０のｎ型半導体層２２側を研削して凹部６０の径や深さを調整することとしてもよい。

尚、上記した各実施例においては、半導体膜２０をＧａＮ系半導体で構成する場合を例に説明したが、六方晶系の結晶構造を有する他の半導体、例えばＺｎＯ系半導体を使用することも可能である。

１０ １０ａ 成長用基板
１１ 凸部
２０ 半導体膜
２２ ｎ型半導体層
２２ａ マイクロコーン
２４ 活性層
２６ ｐ型半導体層
３０ ｐ電極
５０ 支持基板
６０ 凹部

Claims (11)

1. 六方晶系の結晶構造を有する半導体膜を含む光半導体素子の製造方法であって、
   前記半導体膜の表面に前記半導体膜の結晶軸に沿って等間隔に配列された複数の凹部を形成する工程と、
   前記半導体膜の表面をエッチング処理することにより、前記半導体膜の表面に前記複数の凹部の配列形態に従って配列され且つ前記半導体膜の結晶構造に由来する複数の突起を形成する工程と、を含むことを特徴とする製造方法。
2. 前記複数の凹部の各々は、任意の１の凹部に隣接する他の凹部の各々が正六角形の各頂点に配置され且つ前記正六角形を構成する互いに対向する２辺が前記半導体膜の結晶軸の［１−１００］方向または［１１−２０］方向と平行となるように配置されることを特徴とする請求項１に記載の製造方法。
3. 前記複数の突起の各々は六角錐形状を有し且つ最密充填配列をなして形成されていることを特徴とする請求項１または２に記載の製造方法。
4. 前記半導体膜の表面はＣ−面であり、前記複数の凹部の各々の内壁において複数の結晶面が表出していることを特徴とする請求項１乃至３のいずれか１つに記載の製造方法。
5. 互いに隣接する凹部間の距離が前記半導体膜から発せられる光の波長よりも大きいことを特徴とする請求項１乃至４のいずれか１つに記載の製造方法。
6. 前記エッチング処理は、アルカリ溶液を用いたウェットエッチング処理であることを特徴とする請求項１乃至５のいずれか１つに記載の製造方法。
7. 成長用基板上に前記半導体膜を結晶成長させる工程と、
   前記半導体膜上に支持基板を形成する工程と、
   前記成長用基板を除去する工程と、を更に含み、
   前記複数の凹部は、前記成長用基板を除去することにより表出した前記半導体膜の表出面をマスクを介してエッチングすることにより形成されることを特徴とする請求項１乃至６のいずれか１つに記載の製造方法。
8. 成長用基板上に前記半導体膜を結晶成長させる工程と、
   前記半導体膜上に支持基板を形成する工程と、
   前記成長用基板を除去する工程と、を更に含み、
   前記成長用基板は、結晶成長面に前記複数の凹部の各々に対応する複数の凸部を有し、
   前記複数の凹部は、前記成長用基板の前記結晶成長面に前記半導体膜を結晶成長することにより形成されることを特徴とする請求項１乃至６のいずれか１つに記載の製造方法。
9. 六方晶系の結晶構造を有する半導体膜を含む光半導体素子であって、
   前記半導体膜は、その表面に前記半導体膜の結晶構造に由来する複数の六角錐状突起を有し、前記複数の突起は前記半導体膜の結晶軸に沿った最密充填配列をなして形成されていることを特徴とする光半導体素子。
10. 前記半導体膜はＧａＮ系半導体からなることを特徴とする請求項９に記載の光半導体素子。
11. 前記複数の六角錐状突起の各々は、前記半導体膜から発せられる光の波長よりも大きいことを特徴とする請求項８または９に記載の光半導体素子。