WO2015019969A1 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2015019969A1
WO2015019969A1 PCT/JP2014/070387 JP2014070387W WO2015019969A1 WO 2015019969 A1 WO2015019969 A1 WO 2015019969A1 JP 2014070387 W JP2014070387 W JP 2014070387W WO 2015019969 A1 WO2015019969 A1 WO 2015019969A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
straight line
structure layer
semiconductor structure
line group
Prior art date
Application number
PCT/JP2014/070387
Other languages
English (en)
French (fr)
Inventor
孝信 赤木
竜舞 斎藤
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Priority to KR1020167003439A priority Critical patent/KR102275446B1/ko
Priority to CN201480044676.9A priority patent/CN105453279B/zh
Priority to EP14834872.5A priority patent/EP3032592A4/en
Priority to US14/910,998 priority patent/US9601664B2/en
Publication of WO2015019969A1 publication Critical patent/WO2015019969A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Definitions

  • the present invention relates to a semiconductor light emitting device such as a light emitting diode (LED) and a method for manufacturing the same.
  • LED light emitting diode
  • a semiconductor light emitting device such as a light emitting diode
  • an n type semiconductor layer, a light emitting layer, and a p type semiconductor layer are usually grown on a growth substrate, and a voltage is applied to the n type semiconductor layer and the p type semiconductor layer, respectively. It is fabricated by forming an electrode and a p-electrode.
  • a p-electrode is formed on a p-type semiconductor layer, and then the device is bonded to a support substrate through a bonding layer, and the growth substrate is removed.
  • a semiconductor light emitting device having a so-called bonded structure is known.
  • Patent Document 1 discloses wet etching using an alkaline solution on the surface of the n-type semiconductor layer exposed after the growth substrate is removed. And a technique for forming a plurality of protrusions derived from a semiconductor crystal structure is disclosed.
  • the GaN-based semiconductor has a wurtzite crystal structure.
  • a wurtzite crystal structure When wet etching using an alkaline solution is performed on the C minus surface (C ⁇ surface) of a semiconductor layer made of a GaN-based semiconductor, an uneven structure composed of hexagonal pyramidal projections derived from a wurtzite type crystal structure is formed. .
  • this concavo-convex structure is formed on the surface of the n-type semiconductor layer, which is the light extraction surface, the probability that light emitted from the light emitting layer passes through the concavo-convex structure is high. Therefore, a lot of light can be taken out.
  • the protrusions derived from this crystal structure are referred to as micro cones.
  • Patent Document 1 The main point of the technique described in Patent Document 1 is that a plurality of recesses arranged along the crystal axis of the semiconductor material are formed on the C ⁇ surface of the n-type semiconductor layer exposed by removing the growth substrate. Then, wet etching using an alkaline solution is performed on the n-type semiconductor layer.
  • the concave portion provided on the surface of the n-type semiconductor layer functions as an etching control point having an etching rate lower than that of the other surface portion of the n-type semiconductor layer in wet etching in a later step.
  • various crystal planes (fine facets) other than the C - plane are exposed in the recess.
  • the recess has a mortar shape. It is described that it preferably has a conical or hemispherical shape.
  • the recess does not function as an etching control point.
  • the bottom portion thereof is also a C - surface, so that the etching rate is the same as other surface portions and does not function as an etching control point (etching rate controlling point).
  • Patent Document 1 describes that the concave portion is formed by using dry etching such as reactive ion etching.
  • dry etching such as reactive ion etching.
  • the inventors of the present application have focused on the fact that it is difficult to control the shape and depth of the recess as the control point when using dry etching. That is, when dry etching is used, concave portions having various shapes such as a cylindrical shape and a polygonal column shape are formed. Therefore, it is difficult to form microcones that are uniformly and regularly arranged and have a uniform size.
  • the etching rate at the surface portion of most of the n-type semiconductor layer other than the recesses remains random, which causes a problem that the process of forming the microcones during the etching becomes unstable.
  • the present invention has been made in view of the above points, and is a high-brightness semiconductor light-emitting element having regularly arranged, uniform projections of uniform size, high light extraction efficiency, and high reliability.
  • An object of the present invention is to provide a semiconductor light emitting device and a method for manufacturing the same.
  • a method of manufacturing a semiconductor light emitting device is a method of manufacturing a semiconductor light emitting device including a semiconductor structure layer, wherein the easy-to-etch portion disposed on the surface of the semiconductor structure layer based on the crystal direction of the surface of the semiconductor structure layer Forming a concavo-convex structure surface including a plurality of protrusions derived from the crystal structure of the semiconductor structure layer on the surface of the semiconductor structure layer. It is characterized by.
  • the semiconductor light-emitting device is a semiconductor light-emitting device including a semiconductor structure layer having a hexagonal crystal structure, the surface of the semiconductor structure layer being a C - plane, and the surface of the semiconductor structure layer being a semiconductor Among the crystal directions of the surface of the structural layer, a first straight line group consisting of a plurality of straight lines arranged in parallel to the [11-20] direction and at equal intervals, and parallel to the [2-1-10] direction and A second straight line group composed of a plurality of straight lines arranged at the same intervals as the first straight line group, and a plurality of parallel lines arranged in the [1-210] direction and at the same intervals as the first and second straight line groups
  • a hexagonal pyramid-shaped protrusion having a regular hexagonal base centered on each vertex of the regular triangular lattice is used.
  • FIG. (A)-(d) is sectional drawing explaining each process in the manufacturing method of the semiconductor light-emitting device of Example 1.
  • FIG. (A) And (b) is a figure explaining the arrangement
  • FIG. (A)-(d) is sectional drawing explaining the protrusion formation process in the wet etching process of Example 1.
  • FIG. (A)-(c) is a figure which shows the surface of the n-type semiconductor layer in the wet etching process of Example 1.
  • FIG. 6 is a diagram showing a surface of an n-type semiconductor layer and a mask layer in a modification of Example 1.
  • FIG. (A)-(c) is a figure which shows the surface of the n-type semiconductor layer in the wet etching process of the modification of Example 1.
  • FIG. (A) And (b) is a figure explaining the detail of the protrusion formed in an Example. It is a figure explaining the process of forming the easy-to-etch part of Example 2.
  • a method of manufacturing a semiconductor light emitting device includes an etching process having a relatively low etching rate on, for example, a C ⁇ plane of GaN having a hexagonal crystal structure, that is, a N-polar plane (N-polar plane).
  • a difficult part and an easy-to-etch part having a relatively high etching rate are formed, and then wet etching is performed. The details will be described below.
  • FIG. 1 (a) to 1 (d) are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to Example 1 of the present invention.
  • Example 1 of the present invention the two adjacent semiconductor light emitting elements 10 of the semiconductor wafer will be described.
  • FIG. 1A is a cross-sectional view illustrating a process of manufacturing a GaN-based semiconductor light-emitting element having a bonded structure.
  • the composition of the growth substrate used for crystal growth on (not shown), Al x In y Ga z N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1,0 ⁇ z ⁇ 1, x + y + z 1)
  • An n-type semiconductor layer (first semiconductor layer) 11, an active layer 12, and a p-type semiconductor layer (second semiconductor layer) 13 having the above structure are sequentially grown.
  • the entire n-type semiconductor layer 11, active layer 12, and p-type semiconductor layer 13 are referred to as a semiconductor structure layer 14.
  • MOCVD metal organic chemical vapor deposition
  • a quantum well active layer comprising a buffer layer (not shown), an n-GaN layer 11 and an InGaN layer / GaN layer on a sapphire substrate whose crystal growth surface is a C minus (C ⁇ ) plane. 12, a p-AlGaN cladding layer (not shown) and a p-GaN layer 13 were sequentially grown.
  • a p-electrode 15 is formed on the p-type semiconductor layer 13.
  • sputtering and electron beam evaporation can be used to form the p-electrode 15.
  • a patterned mask (not shown) is formed on the p-type semiconductor layer 13, and a Ni layer, an Ag layer, and a Ni layer are sequentially formed by an electron beam evaporation method, and then a lift-off method.
  • a p-electrode 15 was formed by removing the mask.
  • a metal layer 16 is formed so as to cover the entire p electrode 15.
  • the metal layer 16 includes a cap layer (not shown) that prevents migration of the material of the p-electrode 15 and a bonding layer (not shown) used for bonding to a support substrate described later.
  • a metal material such as Ti, TiW, Pt, Ni, Au, AuSn, or Cu can be used.
  • a sputtering method and an electron beam evaporation method can be used for the formation of the metal layer 16.
  • a Ti layer, a Pt layer, and an AuSn layer were formed so as to cover the entire p electrode 15.
  • a protective film 17 is formed on the side portion of the semiconductor structure layer 14.
  • a sputtering method was used to form the protective film 17.
  • an insulating material such as SiO 2 or SiN can be used.
  • the SiO 2 film is formed on the side portion of the semiconductor structure layer 14.
  • the support substrate 18 is separately prepared and bonded to the semiconductor structure layer 14 via the metal layer 16.
  • a known material such as a Si substrate having a metal layer (not shown) such as AuSn or Au formed on the surface or a plated Cu alloy can be used.
  • thermocompression bonding was used for the bonding of the semiconductor structure layer 14 and the support substrate 18.
  • the Si substrate 18 on which the AuSn layer was formed and the metal layer 16 formed on the semiconductor structure layer 14 side were joined by heating and pressure bonding.
  • the growth substrate used for the growth of the semiconductor structure layer 14 is removed from the semiconductor structure layer 14.
  • Laser lift-off was used to remove the growth substrate.
  • a sapphire substrate was irradiated using a KrF excimer laser, and the sapphire substrate was peeled off from the n-GaN layer 11.
  • the C ⁇ plane of the n-GaN layer 11 that is, the N-polar plane of GaN appears.
  • an easy-to-etch portion is formed on the surface of the n-type semiconductor layer 11.
  • a mask layer 19 including a plurality of mask portions 19A arranged based on the crystal direction of the surface is formed.
  • a photoresist can be used as a material of the mask layer 19, for example.
  • a mask layer 19 having a circular mask portion 19A having a diameter of 300 nm was formed on the surface of the n-GaN layer 11.
  • a resist layer was applied to the entire surface of the n-GaN layer 11 and prebaked using a hot plate.
  • the above pattern was exposed to the photoresist using UV light.
  • the wafer was dipped in the developer, and the pattern was developed.
  • plasma irradiation with an inert gas was performed on the surface 11A of the n-type semiconductor layer 11 exposed from the mask layer 19.
  • Ar gas can be used as the material of the inert gas.
  • a sputtering apparatus or a dry etching apparatus can be used.
  • Ar gas plasma was irradiated to the exposed portion 11A of the n-GaN layer 11 for about 5 minutes using the reverse sputtering function of the sputtering apparatus.
  • Ar gas plasma is used, but the same effect can be obtained by using plasma of other inert gas such as He, Ne, Kr, Xe, and Rn.
  • a plasma irradiation portion In the portion irradiated with plasma (hereinafter referred to as a plasma irradiation portion), that is, in the portion 11A exposed from the mask layer 19 on the surface of the n-GaN layer 11, the etching rate as a subsequent process is relatively small.
  • a non-plasma irradiated portion In the portion not irradiated with plasma (hereinafter referred to as a non-plasma irradiated portion), that is, in the portion corresponding to the formation position of the mask portion 19A of the mask layer 19 on the surface of the n-GaN layer 11, the etching rate is relative. It ’s big.
  • the non-plasma irradiation part becomes an easy etching part and the plasma irradiation part becomes an etching difficult part. Details of the surface of the n-type semiconductor layer 11 and the mask layer 19 will be described later with reference to FIG.
  • the semiconductor wafer was immersed in an alkaline solution such as TMAH (tetramethylammonia solution) and KOH (potassium hydroxide solution).
  • TMAH tetramethylammonia solution
  • KOH potassium hydroxide solution
  • the wafer was immersed in TMAH at about 70 ° C.
  • the surface of the n-type semiconductor layer 11 is arranged according to the arrangement form of the portion where the mask portion 19 ⁇ / b> A of the mask layer 19 is formed (etching-easy portion), and is derived from the crystal structure of the n-type semiconductor layer 11.
  • a plurality of hexagonal pyramidal projections, that is, micro cones 20 were formed. In this way, the concavo-convex structure surface 21 including the plurality of protrusions 20 is formed on the surface of the n-type semiconductor layer 11.
  • a protective layer 22 was formed on the surface of the n-type semiconductor layer 11.
  • an insulating material such as SiO 2 and SiN can be used.
  • a sputtering method was used to form the protective layer 22.
  • an n-electrode 23 is formed on the surface of the n-type semiconductor layer 11.
  • a sputtering method and an electron beam evaporation method can be used for the formation of the n-electrode 23.
  • a patterned mask (not shown) is formed on the n-type semiconductor layer 11.
  • a Ti layer, an Al layer, a Ti layer, a Pt layer, and an Au layer were sequentially formed by an electron beam evaporation method, and then the mask was removed by a lift-off method to form an n-electrode 23.
  • the support substrate 18 is divided for each element to obtain the semiconductor light emitting element 10.
  • 2A and 2B details of the mask layer 19 for forming the easy-to-etch portion and the difficult-to-etch portion will be described.
  • 2A and 2B are top views of the n-type semiconductor layer 11 (semiconductor structure layer 14), and a broken line in the drawing indicates a straight line parallel to the crystal direction on the surface of the n-type semiconductor layer 11.
  • each of the mask portions 19A includes a first division line group (a plurality of straight lines arranged at equal intervals in parallel to the [11-20] direction in the crystal direction of the surface of the n-type semiconductor layer 11).
  • the first straight line group) L1 and a second lane line group (second line) composed of a plurality of straight lines arranged in parallel to the [2-1-10] direction and at the same interval as the first lane line group L1 A straight line group) L2, and a third lane line group (third straight line group) L3 arranged in parallel to the [1-210] direction and at the same interval as the first and second lane line groups L1 and L2.
  • lattices unit grids or unit cells
  • a plurality of straight lines arranged at equal intervals in parallel with the [11-20] direction are determined.
  • the whole of these straight lines is defined as a first straight line group L1.
  • a plurality of straight lines arranged in parallel to the [2-1-10] direction and the [1-210] direction and at the same interval as the first straight line group L1 are determined, and the whole of these straight lines is determined as the first. 2 straight line group L2 and third straight line group L3.
  • the arrangement of the straight lines is determined (determined) so that the three straight lines intersect at one point (at the intersection IS).
  • the surface of the n-type semiconductor layer 11 is partitioned in a mesh shape by a plurality of equilateral triangular lattices GD having the intersections IS as vertices in each straight line group.
  • the surface of the n-type semiconductor layer 11 is partitioned in a mesh shape by equilateral triangular unit cells GD having the same shape.
  • the mask portion 19A is formed on each of the centers of the plurality of equilateral triangular lattices GD.
  • the easy etching portion is a portion where the plasma is not irradiated on the surface of the n-type semiconductor layer 11 corresponding to the formation position of the mask portion 19A.
  • the distance between the straight lines in each straight line group is in the range of about 0.7 to about 1.5 ⁇ m, and the placement location of the mask portion 19A is thus determined.
  • each of the mask portions 19A of the mask layer 19 has an equilateral triangular surface on the surface of the n-type semiconductor layer 11 by the first straight line group L1, the second straight line group L2, and the third straight line group L3.
  • the grid GD is partitioned into a mesh shape, a regular hexagonal apex portion centering on each apex of the grid GD (that is, the intersection IS of each straight line group) is formed.
  • the mask portions 19A of the mask layer 19 are arranged in parallel to the [1-100] direction in the crystal direction on the surface of the n-type semiconductor layer 11 and at equal intervals.
  • a first straight line group L1A composed of a plurality of straight lines
  • a second straight line group L2A composed of a plurality of straight lines arranged in parallel to the [10-10] direction and at the same interval as the first straight line group L1A, [ 0-110] direction and the surface of the n-type semiconductor layer 11
  • the third straight line group L3A composed of a plurality of straight lines arranged at the same interval as the first straight line group L1A and the second straight line group L2A. It may be formed on each of the centers of the unit cells GD provided in a mesh shape.
  • the crystal direction of the surface of the semiconductor structure layer 14 is based on, for example, a notch portion called an orientation flat (OF) indicating the crystal direction normally formed on the growth substrate. I can grasp it. Further, the arrangement form of the mask portion shown in FIG. 2B corresponds to a case where the arrangement form of the mask portion shown in FIG.
  • FIGS. 4 (a) to 4 (c) are diagrams illustrating a process of forming the protrusions 20 and forming the concavo-convex structure surface 21 in the wet etching process of FIG. 1 (c). is there.
  • FIG. 3A to FIG. 3D show a process of forming the protrusion 20 in the cross-sectional view taken along the line VV in FIG. 4A to 4C are top views schematically showing the surface of the n-type semiconductor layer 11 in the process of forming the microcones.
  • the VV lines in FIGS. 4A to 4C correspond to the VV lines in FIG.
  • the surface portion of the n-type semiconductor layer 11 irradiated with plasma which is a difficult etching portion, is referred to as a plasma irradiation portion 20A, and the plasma corresponding to the portion under the mask portion 19A, which is an easy etching portion, is irradiated.
  • the surface portion of the n-type semiconductor layer 11 that is not present is referred to as a non-plasma irradiation portion 20B.
  • FIG. 3A is an enlarged view of the cross section of the surface of the n-type semiconductor layer 11 from which the mask layer 19 has been removed after the plasma irradiation step.
  • the plasma irradiation unit 20A is recessed compared to other surface portions, that is, the non-plasma irradiation unit 20B.
  • the bottom of the recess is a flat surface parallel to the other surface portion which is the C - plane.
  • the depression is very shallow and has a depth of, for example, less than 50 nm, preferably 30 to 40 nm.
  • the plasma irradiation part is formed as an etching difficult part, it does not need to be depressed.
  • FIG. 4A shows a schematic diagram when the surface of the n-type semiconductor layer 11 in this state is viewed from the upper surface of the element.
  • FIG. 3C shows a schematic diagram when the surface of the n-type semiconductor layer 11 in this state is viewed from the upper surface of the element.
  • FIG. 3 (d) When the etching is further advanced, as shown in FIG. 3 (d), a hexagonal pyramid-shaped projection 20 having a vertex 20C at the intersection point IS of each straight line group, that is, the part farthest from the plasma irradiation part 20A is formed. Further, the bottom surface of the formed protrusion 20 has a regular hexagonal shape with a portion corresponding to the non-plasma irradiation part 20B as a vertex 20D. The protrusions 20 have a uniform shape and are formed in a close-packed arrangement on the surface of the n-type semiconductor layer 11.
  • FIG. 4C shows a schematic diagram when the surface of the n-type semiconductor layer 11 in this state, that is, the uneven structure surface 21 is viewed from the upper surface of the element.
  • the concavo-convex structure surface 21 including the hexagonal pyramidal protrusions 20 is formed on the surface of the semiconductor structure layer 14.
  • the close-packed arrangement refers to an arrangement in which a plurality of microcones 20 having regular hexagonal bottom surfaces are arranged without gaps on a plane, and is a so-called honeycomb-like arrangement. That means.
  • a dot-like easy-to-etch portion 20B is formed on the surface of the n-type semiconductor layer 11, and a difficult-to-etch portion 20A in which etching is relatively difficult to proceed is formed on the surface portion of the other n-type semiconductor layer 11. Then, etching is performed. Therefore, the protrusion 20 can be stably formed on the C ⁇ surface of the n-type semiconductor layer 11 during etching. Therefore, it is possible to form the concavo-convex structure surface 21 including the protrusions 20 having a uniform shape and a close-packed arrangement with high reliability. As a result, a large amount of light can be extracted from the surface of the n-type semiconductor layer 11, that is, the light extraction surface 21, and a semiconductor light emitting device with high luminance, high reliability, and high light extraction efficiency can be provided.
  • FIG. 5 is a diagram illustrating a process of forming an easy-to-etch portion in the method for manufacturing a semiconductor light emitting device according to the modification of the present embodiment.
  • FIG. 5 shows a top view of the n-type semiconductor layer 11 in a state where a mask layer for forming the easy-to-etch portion in the present modification is formed.
  • the mask portion 19B of the mask layer 19 is hatched.
  • the manufacturing method of the semiconductor light emitting device of this modification has the same steps as the manufacturing method of the semiconductor light emitting device of Example 1 except for the step of forming the easily etched portion.
  • the shape of the mask portion 19B of the mask layer 19 in the step of forming the easy-to-etch portion, the surface portion 11B of the n-type semiconductor layer 11 exposed from the mask portion 19B, and the pattern of the easy-to-etch portion to be formed are different. .
  • the mask portion 19B of the mask layer 19 in this modification has a honeycomb pattern.
  • the mask portion 19B includes a first straight line group L1 including a plurality of straight lines arranged in parallel to the [11-20] direction and at equal intervals in the crystal direction of the surface of the semiconductor structure layer 14.
  • a second straight line group L1 composed of a plurality of straight lines arranged in parallel to the [2-1-10] direction and at the same intervals as the first straight line group L1, and parallel to the [1-210] direction and the first straight line group L1.
  • the lattice GD When the surface is partitioned into a mesh shape composed of equilateral triangular lattices GD by a third straight line group L3 composed of a plurality of straight lines arranged at the same intervals as the first and second straight line groups L1 and L2, the lattice GD A regular hexagonal side part centering on each of the apexes is formed so as to have a honeycomb pattern.
  • the mask portion 19B of this modification corresponds to a configuration in which the mask portion 19A of the first embodiment is connected to three adjacent mask portions 19A (the closest distance) by straight lines. That is, the mask portion 19B (that is, the portion that becomes an easily etched portion) of the present modification has a honeycomb pattern in which the mask portion 19A of Example 1 and each of the most adjacent mask portions 19A are connected by a straight line. Yes.
  • the surface of the semiconductor structure layer 14 is arranged in parallel to the [1-100] direction and at equal intervals in the crystal direction of the surface of the semiconductor structure layer 14.
  • a first straight line group L1A composed of a plurality of straight lines
  • a second straight line group L2A composed of a plurality of straight lines arranged in parallel to the [10-10] direction and at the same interval as the first straight line group L1A
  • a third straight line group L3A composed of a plurality of straight lines arranged in parallel to the [0-110] direction and at the same interval as the first and second straight line groups L1A and L2A is composed of a lattice GD having an equilateral triangle.
  • the mask portion 19B may be formed by dividing into a mesh shape.
  • 6 (a) to 6 (c) are diagrams for explaining the process of forming the microcones in the etching process of the present modification.
  • 6A to 6C are top views schematically showing the surface of the n-type semiconductor layer 11 in the etching process in time series.
  • Etching proceeds as follows. Since the non-plasma irradiation part 20E is formed in a honeycomb shape, the etching progresses radially from the bent part of the non-plasma irradiation part 20E, that is, the intersection with the adjacent non-plasma irradiation part 20E, and the straight line of the non-plasma irradiation part 20E. Etching proceeds linearly from the part. Therefore, in this modification, the etching proceeds in a substantially circular shape from the non-plasma irradiation part 20E.
  • a side surface portion 20G of the microcone that is, a crystal plane (facet) other than the C - plane is formed. It should be noted that if the C ⁇ surface does not exist by etching, the etching does not proceed extremely. Therefore, once etching has progressed and the side surface portion 20G has been formed, etching does not proceed any further.
  • a hexagonal pyramidal projection 20 having a portion as the head vertex 20H is formed.
  • the concavo-convex structure surface 21 including the hexagonal pyramidal protrusions 20 is formed on the surface of the semiconductor structure layer 14.
  • the easy-to-etch portion 20E is formed in a honeycomb shape.
  • the easy-to-etch part 20E in this modification has a larger area than the dot-like easy-to-etch part 20B of the first embodiment. Therefore, the protrusion 20, that is, the uneven structure surface 21 can be formed in a short etching time.
  • FIG. 7A and 7B show protrusions formed on the light extraction surface 21 of the semiconductor light emitting device 10 manufactured by the method of manufacturing a semiconductor light emitting device of this embodiment (that is, the C ⁇ surface of the semiconductor structure layer 14). It is a figure explaining the detailed shape of 20.
  • FIG. 7A is an enlarged view of the protrusion 20 in a top view.
  • FIG. 7B is a cross-sectional view taken along line WW in FIG.
  • the surface of the semiconductor structure layer 14 has an uneven surface structure composed of the protrusions 20 having a hexagonal pyramid shape.
  • the protrusions 20 form a base of a regular hexagon centered on the vertex of the unit lattice GD. It has a hexagonal pyramid shape.
  • the position of the head vertex 20C of the hexagonal pyramidal projection 20 is the position of the intersection of each straight line group in the top view, that is, the position of the vertex of each unit cell GD.
  • the bottom surface of the protrusion 20 has a regular hexagonal shape with a portion corresponding to the easy-to-etch portion 20B as a vertex 20D.
  • the side portion (side ridge portion) 20K of the protrusion 20 has a concave structure (valley structure).
  • the six side surface portions (that is, the pyramid surface portion of the hexagonal pyramid) 20J of the protrusion 20 have an isosceles triangle shape, and the apex portions thereof are the apexes 20C of the protrusion 20.
  • the equilateral sides of the side surface portion 20J of the protrusion 20 are in contact with the equilateral sides of the adjacent side surface portion 20J through the side portion 20K having a concave structure.
  • the side portion 20K of the protrusion 20 has a structure in which a trough (concave portion) 20L is sandwiched between crests (convex portions) 20M and 20N.
  • FIG. 8 is a diagram illustrating a process of forming an easy-to-etch portion in the method for manufacturing a semiconductor light-emitting element of Example 2.
  • the manufacturing method of the semiconductor light emitting device of Example 2 has the same steps as the manufacturing method of the semiconductor light emitting device of Example 1 except for the step of forming the easy-to-etch portion.
  • FIG. 8 is a cross-sectional view showing the surface of the n-type semiconductor layer 11 after the easy-to-etch portion forming process of the present embodiment corresponding to FIG. is there.
  • This embodiment is characterized in that, in the step of forming the easy-to-etch portion, the metal film 30 having an opening pattern composed of a plurality of opening portions 30B is formed on the surface (C - plane) of the n-type semiconductor layer 11. .
  • Ag is used as the material for the metal film 30.
  • the metal film 30 was formed by sputtering.
  • the opening 30B of the metal film 30 was formed using, for example, photolithography so as to have the same arrangement form as the non-plasma irradiation part 20B in the first embodiment.
  • the difficult-to-etch portion is the portion 30A where the metal material is formed in the metal film 30, and the easy-to-etch portion is the portion of the n-type semiconductor layer 11 exposed from the opening 30B of the metal film 30.
  • the easy-to-etch portion is formed to have a dot-like pattern.
  • a metal material is used to form the difficult-to-etch portion.
  • the etching does not proceed almost completely in the etching difficult part. Therefore, in this embodiment, during the etching process, the etching proceeds only from the easy etching portion (the exposed portion of the n-type semiconductor layer). Therefore, the etching time is longer than that in the first embodiment, but the problem of forming stable protrusions can be solved in the same manner as in the first embodiment.
  • the material of the metal film 30 is not limited to the case where Ag is used.
  • a material such as Pt, Ti, or Au may be used for the material of the metal film.
  • a forming method such as electron beam evaporation may be used for forming the metal film.
  • an etching difficult part may be formed by forming an insulating film made of an insulating material such as SiO 2 or SiN, or a resin film such as polyimide.
  • the case where the metal film 30 having the dot-shaped opening 30B (that is, the portion that becomes an easily etched portion) is formed has been described.
  • the honeycomb-shaped opening 30B is formed.
  • a metal film having a pattern may be formed.
  • the shape of the dot-like easy-to-etch portion may not be circular.
  • the easily etched portion may have a polygonal shape or an elliptical shape.
  • the diameter of the dot-like easily etched portion 20B is 300 nm
  • the diameter of the easily etched portion 20B is not limited to 300 nm.
  • the easy etching portion 20B preferably has a diameter of 50 to 1000 nm in consideration of controllability of the shape and size of the microcone. For example, when the diameter of the easy-to-etch portion 20B is smaller than 50 nm, the etching rate is significantly reduced, and when it is larger than 1000 nm, the formation of the microcone may become unstable.
  • the method for manufacturing a semiconductor light emitting device includes the steps of forming an easy-to-etch portion disposed on the surface of the semiconductor structure layer based on the crystal direction of the surface of the semiconductor structure layer, and the semiconductor structure. Performing a wet etching on the surface of the layer, and forming a concavo-convex structure surface comprising a plurality of protrusions derived from the crystal structure of the semiconductor structure layer on the surface of the semiconductor structure layer.

Abstract

　半導体構造層の表面に、半導体構造層の表面の結晶方向に基づいて配置されたエッチング容易部を形成する工程と、半導体構造層の表面にウェットエッチングを行い、半導体構造層の表面に、半導体構造層の結晶構造に由来する複数の突起からなる凹凸構造面を形成する工程と、を含む。

Description

半導体発光素子及びその製造方法
　本発明は、発光ダイオード（ＬＥＤ）などの半導体発光素子及びその製造方法に関する。
　発光ダイオードなどの半導体発光素子は、通常、成長用基板上に、ｎ型半導体層、発光層、及びｐ型半導体層を成長し、それぞれｎ型半導体層及びｐ型半導体層に電圧を印加するｎ電極及びｐ電極を形成して作製される。
　上記の構造における放熱性能の向上を図る半導体発光素子として、ｐ型半導体層上にｐ電極を形成した後、接合層を介して素子を支持基板に貼り合わせ、成長用基板を除去した構造を有するいわゆる貼り合わせ構造の半導体発光素子が知られている。
　また、発光層から放出された光を多く外部へ取出すことを図る技術として、特許文献１には、成長用基板の除去後に表出したｎ型半導体層の表面にアルカリ溶液を用いたウェットエッチングを行い、半導体の結晶構造に由来した複数の突起を形成する技術が開示されている。
特開2012-186335号公報
　ＧａＮ系半導体は、ウルツ鉱型の結晶構造を有している。ＧａＮ系半導体からなる半導体層のＣマイナス面（Ｃ-面）にアルカリ溶液を用いたウェットエッチングを行うと、ウルツ鉱型の結晶構造に由来する六角錐状の突起からなる凹凸構造が形成される。光取出し面であるｎ型半導体層の表面にこの凹凸構造を形成すると、発光層から放出された光が凹凸構造を通過する確率が高い。従って、多くの光を外部へ取出すことができる。なお、この結晶構造に由来した突起は、マイクロコーンと称される。
　特許文献１に記載の技術の要点は、成長用基板を除去することによって表出したｎ型半導体層のＣ-面に、その半導体材料の結晶軸に沿って配列された複数の凹部を形成し、その後、ｎ型半導体層にアルカリ溶液を用いたウェットエッチングを行うというものである。
　ｎ型半導体層の表面に設けられた凹部は、後工程のウェットエッチングにおいて、ｎ型半導体層の他の表面部分よりもエッチングレートが低いエッチングの制御点として機能する。エッチングの制御点（エッチングの律速点）として凹部が機能するためには、凹部内にＣ-面以外の様々な結晶面（微細なファセット）が表出していること、例えば、凹部は、すり鉢状、円錐状又は半球状の形状を有していることが好ましいことが記載されている。
　Ｃ-面が多く表出した凹部の場合、凹部はエッチング制御点として機能しない。例えば、円柱形状を有する凹部が形成された場合、その底部もＣ-面となるため他の表面部分とエッチングレートが同じになり、エッチング制御点（エッチング律速点）として機能しない。
　特許文献１には、凹部が反応性イオンエッチングなどのドライエッチングを用いて形成されることが記載されている。しかし、本願の発明者は、ドライエッチングを用いる場合、上記制御点としての凹部の形状及び深さを制御することが困難であることに着目した。すなわち、ドライエッチングを用いると、円柱状、多角柱状などの様々な形状の凹部が形成される。従って、均一かつ規則正しく配列され、かつ大きさの揃ったマイクロコーンを形成することが困難であった。
　また、凹部以外の大部分のｎ型半導体層の表面部分におけるエッチング速度についてはランダムなままであり、これがエッチングの際のマイクロコーンの形成過程を不安定なものにするという問題があった。
　本発明は上記した点に鑑みてなされたものであり、規則正しく配列され、かつ大きさの揃った均一な突起を有して光取り出し効率の高い高輝度な半導体発光素子であって、高信頼性な半導体発光素子及びその製造方法を提供することを目的としている。
　本発明による半導体発光素子の製造方法は、半導体構造層を含む半導体発光素子の製造方法であって、半導体構造層の表面に、半導体構造層の表面の結晶方向に基づいて配置されたエッチング容易部を形成する工程と、半導体構造層の表面にウェットエッチングを行い、半導体構造層の表面に、半導体構造層の結晶構造に由来する複数の突起からなる凹凸構造面を形成する工程と、を含むことを特徴としている。
　また、本発明による半導体発光素子は、六方晶系の結晶構造を有する半導体構造層を含む半導体発光素子であって、半導体構造層の表面はＣ-面であり、半導体構造層の表面は、半導体構造層の表面の結晶方向のうち、［１１－２０］方向に平行に且つ等間隔で配列された複数の直線からなる第１の直線群と、［２－１－１０］方向に平行に且つ第１の直線群と同じ間隔で配列された複数の直線からなる第２の直線群と、［１－２１０］方向に平行に且つ第１及び第２の直線群と同じ間隔で配列された複数の直線からなる第３の直線群とによって表面を正三角形の格子からなるメッシュ状に区画したとき、正三角形の格子の頂点の各々を中心とした正六角形の底辺を有する六角錐形状の突起からなる凹凸面構造を有し、突起の各々の側辺部分は凹部構造を有していることを特徴としている。
（ａ）～（ｄ）は、実施例１の半導体発光素子の製造方法における各工程を説明する断面図である。 （ａ）及び（ｂ）は、実施例１において形成するマスク層のマスク部の配置形態を説明する図である。 （ａ）～（ｄ）は、実施例１のウェットエッチング工程における突起形成過程を説明する断面図である。 （ａ）～（ｃ）は、実施例１のウェットエッチング工程におけるｎ型半導体層の表面を示す図である。 実施例１の変形例におけるｎ型半導体層の表面及びマスク層を示す図である。 （ａ）～（ｃ）は、実施例１の変形例のウェットエッチング工程におけるｎ型半導体層の表面を示す図である。 （ａ）及び（ｂ）は、実施例において形成される突起の詳細を説明する図である。 実施例２のエッチング容易部を形成する工程を説明する図である。
　本発明の実施例に係る半導体発光素子の製造方法は、例えば六方晶系の結晶構造を有するＧａＮのＣ-面すなわちＮ極性側の面（Ｎ極性面）に、相対的にエッチング速度が小さいエッチング困難部と相対的にエッチング速度が大きいエッチング容易部とを形成し、その後ウェットエッチングを行うことを特徴としている。以下に、その詳細について説明する。
　図１（ａ）～（ｄ）は、本発明の実施例１に係る半導体発光素子の製造方法を説明する断面図である。なお、説明及び理解の容易さのため、半導体ウェハの隣接する２つの半導体発光素子１０の部分について説明する。
　図１（ａ）は、貼り合わせ構造を有するＧａＮ系の半導体発光素子を作製する工程を説明する断面図である。まず、結晶成長に用いられる成長用基板（図示せず）上に、ＡｌxＩｎyＧａzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）の組成を有するｎ型半導体層（第１の半導体層）１１、活性層１２及びｐ型半導体層（第２の半導体層）１３を順次成長する。ｎ型半導体層１１、活性層１２及びｐ型半導体層１３の全体を半導体構造層１４と称する。半導体構造層１４の成長には、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ法）を用いた。
　本実施例においては、結晶の成長面がＣマイナス（Ｃ-）面であるサファイア基板上に、バッファ層（図示せず）、ｎ－ＧａＮ層１１、ＩｎＧａＮ層／ＧａＮ層からなる量子井戸活性層１２、ｐ－ＡｌＧａＮクラッド層（図示せず）及びｐ－ＧａＮ層１３を順次成長した。
　次に、ｐ型半導体層１３上にｐ電極１５を形成する。ｐ電極１５の形成には、例えばスパッタ法及び電子ビーム蒸着法を用いることができる。本実施例においては、ｐ型半導体層１３上に、パターニングを施したマスク（図示せず）を形成し、Ｎｉ層、Ａｇ層及びＮｉ層を電子ビーム蒸着法により順次形成した後、リフトオフ法によりマスクを除去することによってｐ電極１５を形成した。
　続いて、ｐ電極１５の全体を覆うように金属層１６を形成する。金属層１６は、ｐ電極１５の材料のマイグレーションを防止するキャップ層（図示せず）及び後述する支持基板との貼り合わせに用いる接合層（図示せず）を含む。金属層１６の材料としては、Ｔｉ、ＴｉＷ、Ｐｔ、Ｎｉ、Ａｕ、ＡｕＳｎ、Ｃｕなどの金属材料を用いることができる。金属層１６の形成には、例えば、スパッタ法及び電子ビーム蒸着法を用いることができる。本実施例においては、ｐ電極１５の全体を覆うように、Ｔｉ層、Ｐｔ層及びＡｕＳｎ層を形成した。
　次に、半導体構造層１４を素子毎に分離した後、半導体構造層１４の側部に保護膜１７を形成する。保護膜１７の形成には、スパッタ法を用いた。保護膜１７の材料としては、絶縁材料、例えばＳｉＯ2又はＳｉＮを用いることができる。本実施例においては、ＳｉＯ2膜を半導体構造層１４の側部に形成した。
　続いて、支持基板１８を別個に準備し、金属層１６を介して半導体構造層１４に貼り合わせる。支持基板１８の材料としては、例えば、表面にＡｕＳｎ又はＡｕなどの金属層（図示せず）が形成されたＳｉ基板又はメッキが施されたＣｕ合金などの既知の材料を用いることができる。半導体構造層１４と支持基板１８との貼りあわせには、熱圧着を用いた。本実施例においては、ＡｕＳｎ層が形成されたＳｉ基板１８と、半導体構造層１４側に形成された金属層１６とを加熱及び圧着することによって接合した。
　続いて、半導体構造層１４の成長に用いた成長用基板を半導体構造層１４から除去する。成長用基板の除去にはレーザーリフトオフを用いた。本実施例においては、ＫｒＦエキシマレーザを用いて、サファイア基板を照射し、ｎ－ＧａＮ層１１からサファイア基板を剥離した。サファイア基板が除去されたことによってｎ－ＧａＮ層１１のＣ-面すなわち、ＧａＮのＮ極性面が表出する。
　次に、図１（ｂ）に示すように、ｎ型半導体層１１の表面に、エッチング容易部を形成する。具体的には、まず、ｎ型半導体層１１上に、その表面の結晶方向に基づいて配列された複数のマスク部１９Ａからなるマスク層１９を形成する。マスク層１９の材料としては、例えばフォトレジストを用いることができる。本実施例においては、直径３００ｎｍの円形のマスク部１９Ａを有するマスク層１９をｎ－ＧａＮ層１１の表面に形成した。具体的には、まず、レジスト層をｎ－ＧａＮ層１１の全面に塗布し、ホットプレートを用いてプリベークを行った。次に、ＵＶ光を用いてフォトレジストに上記のパターンを露光した。次いで、現像液にウェハを浸漬し、パターンの現像処理を行った。
　続いて、マスク層１９から露出したｎ型半導体層１１の表面１１Ａに、不活性ガスによるプラズマ照射を行った。不活性ガスの材料としては、例えばＡｒガスを用いることができる。プラズマ照射には、例えばスパッタ装置及びドライエッチング装置などを用いることができる。本実施例においては、Ａｒガスのプラズマを、スパッタ装置の逆スパッタ機能を用いて、約５分間ｎ－ＧａＮ層１１の露出した部分１１Ａに照射した。なお、本実施例においてはＡｒガスのプラズマを用いたが、他の不活性ガス、例えば、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ、Ｒｎのガスのプラズマを用いても同様の効果を得ることができる。
　プラズマが照射された部分（以下、プラズマ照射部と称する）、すなわちｎ－ＧａＮ層１１の表面におけるマスク層１９から露出した部分１１Ａにおいては、後工程であるエッチング速度が相対的に小さい。一方、プラズマが照射されていない部分（以下、非プラズマ照射部と称する）、すなわちｎ－ＧａＮ層１１の表面におけるマスク層１９のマスク部１９Ａの形成位置に対応した部分においては、エッチング速度が相対的に大きい。換言すれば、非プラズマ照射部はエッチング容易部となり、プラズマ照射部はエッチング困難部となる。ｎ型半導体層１１の表面及びマスク層１９の詳細については図２を用いて後述する。
　次に、図１（ｃ）に示すように、有機溶媒を用いてマスク層１９を除去した後、アルカリ溶液を用いてｎ型半導体層１１の表面にウェットエッチングを行った。具体的には、例えば、ＴＭＡＨ（テトラメチルアンモニア溶液）及びＫＯＨ（水酸化カリウム溶液）などのアルカリ溶液中に半導体ウェハを浸漬した。本実施例においては、ウェハを約７０℃のＴＭＡＨに浸漬した。この際、ｎ型半導体層１１の表面には、マスク層１９のマスク部１９Ａが形成されていた部分（エッチング容易部）の配置形態に従って配列され、かつｎ型半導体層１１の結晶構造に由来する六角錐状の突起すなわちマイクロコーン２０が複数個形成された。このようにして、ｎ型半導体層１１の表面に複数の突起２０からなる凹凸構造面２１を形成する。
　続いて、図１（ｄ）に示すように、ｎ型半導体層１１の表面上に、保護層２２を形成した。保護層２２の材料としては、絶縁材料、例えば、ＳｉＯ2及びＳｉＮを用いることができる。保護層２２の形成には、スパッタ法を用いた。なお、後述するｎ電極２３を形成する部分に保護層２２を形成する必要はない。
　次に、ｎ型半導体層１１の表面にｎ電極２３を形成する。ｎ電極２３の形成には、例えばスパッタ法及び電子ビーム蒸着法を用いることができる。本実施例においては、ｎ型半導体層１１の表面上に保護層２２が形成されない部分を設けた上で、ｎ型半導体層１１上に、パターニングを施したマスク（図示せず）を形成し、Ｔｉ層、Ａｌ層、Ｔｉ層、Ｐｔ層及びＡｕ層を電子ビーム蒸着法により順次形成した後、リフトオフ法によりマスクを除去することによってｎ電極２３を形成した。その後、素子毎に支持基板１８を分割して、半導体発光素子１０を得る。
　図２（ａ）及び（ｂ）を参照して、エッチング容易部及びエッチング困難部を形成するためのマスク層１９の詳細について説明する。図２（ａ）及び図２（ｂ）は、ｎ型半導体層１１（半導体構造層１４）の上面図であり、図中の破線はｎ型半導体層１１の表面における結晶方向に平行な直線を示している。
　本実施例においては、マスク層１９のマスク部１９Ａは、図２（ａ）に示すようなドット状の配置形態をなすように形成した。すなわち、マスク部１９Ａの各々は、ｎ型半導体層１１の表面の結晶方向のうち、［１１－２０］方向に平行に且つ等間隔で配列された複数の直線からなる第１の区画線群（第１の直線群）Ｌ１と、［２－１－１０］方向に平行に且つ第１の区画線群Ｌ１と同じ間隔で配列された複数の直線からなる第２の区画線群（第２の直線群）Ｌ２と、［１－２１０］方向に平行に且つ第１及び第２の区画線群Ｌ１及びＬ２と同じ間隔で配列された第３の区画線群（第３の直線群）Ｌ３とによってｎ型半導体層１１の表面を正三角形の単位格子（単位グリッド又は単位セル、以下、単に格子と称する）ＧＤからなるメッシュ状に区画したとき、その正三角形の格子ＧＤの中心の各々上に形成される。
　具体的には、まず、ｎ型半導体層１１の表面において、ｎ型半導体層１１の表面の結晶方向のうち、［１１－２０］方向に平行に且つ等間隔で配列された直線を複数本決定し、これら直線の全体を第１の直線群Ｌ１とする。同様に、［２－１－１０］方向及び［１－２１０］方向にそれぞれ平行に且つ第１の直線群Ｌ１と同じ間隔で配列された直線を複数本決定し、これら直線の全体をそれぞれ第２の直線群Ｌ２及び第３の直線群Ｌ３とする。この際、各直線群から１つの直線を選択したとき、その３つの直線が１点で（交点ＩＳで）交わるように直線の配置を決定（確定）する。これによって、ｎ型半導体層１１の表面が各直線群における各交点ＩＳを頂点とする複数の正三角形の格子ＧＤによってメッシュ状に区画される。また、ｎ型半導体層１１の表面は、同一形状を有する正三角形の単位格子ＧＤによってメッシュ状に区画される。
　マスク部１９Ａは、この複数の正三角形の格子ＧＤの中心の各々上に形成する。エッチング容易部は、マスク部１９Ａの形成位置に対応したｎ型半導体層１１の表面におけるプラズマが照射されない部分となる。本実施例においては、各直線群において直線間の間隔を約０．７～約１．５μｍの範囲内とし、これによってマスク部１９Ａの配置場所を決定した。
　換言すれば、マスク層１９のマスク部１９Ａの各々は、第１の直線群Ｌ１と、第２の直線群Ｌ２と、第３の直線群Ｌ３とによってｎ型半導体層１１の表面を正三角形の格子ＧＤからなるメッシュ状に区画したとき、当該格子ＧＤの頂点（すなわち各直線群の交点ＩＳ）の各々を中心とする正六角形の頂点部分を構成するように形成される。
　なお、マスク層１９のマスク部１９Ａは、図２（ｂ）に示すように、ｎ型半導体層１１の表面の結晶方向のうち、［１－１００］方向に平行に且つ等間隔で配列された複数の直線からなる第１の直線群Ｌ１Ａと、［１０－１０］方向に平行に且つ第１の直線群Ｌ１Ａと同じ間隔で配列された複数の直線からなる第２の直線群Ｌ２Ａと、［０－１１０］方向に平行に且つ第１の直線群Ｌ１Ａ及び第２の直線群Ｌ２Ａと同じ間隔で配列された複数の直線からなる第３の直線群Ｌ３Ａとによってｎ型半導体層１１の表面をメッシュ状に区画して設けられた単位格子ＧＤの中心の各々上に形成されてもよい。
　なお、半導体構造層１４（ｎ型半導体層１１）の表面の結晶方向は、例えば、成長用基板に通常形成されている結晶方向を示すオリエンテーションフラット（ＯＦ）と称される切り欠き部に基づいて把握することができる。また、図２（ｂ）に示すマスク部の配置形態は、図２（ａ）のマスク部の配置形態を９０度回転させた場合に相当する。
　図３（ａ）～（ｄ）及び図４（ａ）～（ｃ）は、図１（ｃ）のウェットエッチング工程において突起２０を形成し、凹凸構造面２１を形成する過程を説明する図である。図３（ａ）～図３（ｄ）は、図２（ａ）のＶ－Ｖ線に沿った断面図における突起２０の形成過程を示している。また、図４（ａ）～（ｃ）は、マイクロコーンの形成過程におけるｎ型半導体層１１の表面を模式的に示す上面図である。図４（ａ）～（ｃ）のＶ－Ｖ線は図２（ａ）のＶ－Ｖ線に対応する。以下においては、エッチング困難部であるプラズマが照射されたｎ型半導体層１１の表面部分をプラズマ照射部２０Ａと称し、エッチング容易部であるマスク部１９Ａの下の部分に対応するプラズマが照射されていないｎ型半導体層１１の表面部分を非プラズマ照射部２０Ｂと称する。
　図３（ａ）は、プラズマ照射工程後、マスク層１９を除去したｎ型半導体層１１の表面の断面を拡大した図である。プラズマ照射部２０Ａは、他の表面部分すなわち非プラズマ照射部２０Ｂに比べて窪んでいる。当該窪みの底部は、Ｃ-面である他の表面部分に平行な平坦面となっている。また、この窪みはごく浅く、例えば５０ｎｍ未満、好ましくは３０～４０ｎｍの深さを有している。なお、プラズマ照射部は、エッチング困難部として形成されれば、窪んでいる必要はない。
　ウェットエッチングを開始すると、図３（ｂ）に示すように、非プラズマ照射部２０Ｂの表面に小さなファセットが形成されていく。この時点では、プラズマ照射部２０Ａにはエッチングが進まない。この状態のｎ型半導体層１１の表面を素子の上面から見たときの模式図を図４（ａ）に示す。
　さらにエッチングを進めると、図３（ｃ）に示すように、非プラズマ照射部２０Ｂについては継続的にエッチングが進む。さらに、非プラズマ照射部２０Ｂからプラズマ照射部２０Ａの下にエッチング液が進入し、プラズマ照射部２０Ａの下に潜り込むように、エッチング（サイドエッチとも称する）が進む。この状態のｎ型半導体層１１の表面を素子の上面から見たときの模式図を図４（ｂ）に示す。
　さらにエッチングを進めると、図３（ｄ）に示すように、各直線群の交点部分ＩＳすなわちプラズマ照射部２０Ａから最も離れた部分を頂点２０Ｃとする六角錐状の突起２０が形成される。また、形成された突起２０の底面は、非プラズマ照射部２０Ｂに対応する部分を頂点２０Ｄとする正六角形の形状を有している。突起２０は、均一な形状を有し、ｎ型半導体層１１の表面に最密充填配列をなして形成される。この状態のｎ型半導体層１１の表面すなわち凹凸構造面２１を素子の上面から見たときの模式図を図４（ｃ）に示す。このようにして、半導体構造層１４の表面には六角錐状の突起２０からなる凹凸構造面２１が形成される。なお、最密充填配列とは、図４（ｃ）に示すように、平面上に正六角形の底面を有する複数のマイクロコーン２０が隙間なく並んだ配列のことをいい、いわゆるハニカム状の配列のことをいう。
　本実施例においては、ｎ型半導体層１１の表面にドット状のエッチング容易部２０Ｂを形成し、他のｎ型半導体層１１の表面部分には相対的にエッチングが進みにくいエッチング困難部２０Ａを形成し、その後エッチングを行う。従って、エッチングの際に安定してｎ型半導体層１１のＣ-面に突起２０を形成することができる。従って、均一な形状を有し、最密充填配列をなしている突起２０からなる凹凸構造面２１を高い信頼性で形成することができる。これによってｎ型半導体層１１の表面すなわち光取り出し面２１から多くの光を取り出すことが可能となり、高輝度、高信頼性かつ高光取り出し効率な半導体発光素子を提供することができる。
　図５は、本実施例の変形例に係る半導体発光素子の製造方法におけるエッチング容易部の形成工程について説明する図である。図５は、本変形例におけるエッチング容易部を形成するためのマスク層が形成された状態のｎ型半導体層１１の上面図を示している。理解の容易さのため、マスク層１９のマスク部１９Ｂにはハッチングを施してある。
　本変形例の半導体発光素子の製造方法は、エッチング容易部の形成工程を除いては、実施例１の半導体発光素子の製造方法と同様の工程を有している。本変形例においては、エッチング容易部を形成する工程におけるマスク層１９のマスク部１９Ｂの形状、マスク部１９Ｂから露出したｎ型半導体層１１の表面部分１１Ｂ及び形成されるエッチング容易部のパターンが異なる。
　図５に示すように、本変形例におけるマスク層１９のマスク部１９Ｂは、ハニカム状のパターンを有している。具体的には、マスク部１９Ｂは、半導体構造層１４の表面の結晶方向のうち、［１１－２０］方向に平行に且つ等間隔で配列された複数の直線からなる第１の直線群Ｌ１と、［２－１－１０］方向に平行に且つ第１の直線群Ｌ１と同じ間隔で配列された複数の直線からなる第２の直線群Ｌ１と、［１－２１０］方向に平行に且つ第１及び第２の直線群Ｌ１及びＬ２と同じ間隔で配列された複数の直線からなる第３の直線群Ｌ３とによって表面を正三角形の格子ＧＤからなるメッシュ状に区画したとき、その格子ＧＤの頂点の各々を中心とする正六角形の辺部分を構成してハニカム状のパターンを有するように形成される。
　本変形例のマスク部１９Ｂは、実施例１のマスク部１９Ａを隣接する（最も近い距離の）３つのマスク部１９Ａにそれぞれ直線で結んだ構成に相当する。すなわち、本変形例のマスク部１９Ｂ（すなわちエッチング容易部となる部分）は、実施例１のマスク部１９Ａと最隣接するマスク部１９Ａの各々とを直線で結んだハニカム状のパターンを有している。
　なお、本実施例と同様に、本変形例においても、半導体構造層１４の表面を、半導体構造層１４の表面の結晶方向のうち、［１－１００］方向に平行に且つ等間隔で配列された複数の直線からなる第１の直線群Ｌ１Ａと、［１０－１０］方向に平行に且つ第１の直線群Ｌ１Ａと同じ間隔で配列された複数の直線からなる第２の直線群Ｌ２Ａと、［０－１１０］方向に平行に且つ第１及び第２の直線群Ｌ１Ａ及びＬ２Ａと同じ間隔で配列された複数の直線からなる第３の直線群Ｌ３Ａとによって表面を正三角形の格子ＧＤからなるメッシュ状に区画し、これによってマスク部１９Ｂを形成してもよい。
　図６（ａ）～（ｃ）は、本変形例のエッチング工程におけるマイクロコーンの形成過程を説明する図である。図６（ａ）～（ｃ）は、エッチング工程におけるｎ型半導体層１１の表面を時系列に従って模式的に示した上面図である。
　本変形例においては、エッチングを開始すると、図６（ａ）に示すように、マスク部１９Ｂに対応する非プラズマ照射部（エッチング容易部）２０Ｅからエッチング困難部すなわちプラズマ照射部２０Ｆの下に潜り込むようにエッチングが進む。非プラズマ照射部２０Ｅはハニカム状に形成されているため、非プラズマ照射部２０Ｅの屈曲部分すなわち隣接する非プラズマ照射部２０Ｅとの交点部分から放射状にエッチングが進むとともに、非プラズマ照射部２０Ｅの直線部分から線状にエッチングが進む。従って、本変形例においては、エッチングは非プラズマ照射部２０Ｅから略円形状をなして進んでいく。
　エッチングが進むと、図６（ｂ）に示すように、マイクロコーンの側面部分２０ＧすなわちＣ-面以外の結晶面（ファセット）が形成されていく。なお、エッチングによってＣ-面が存在しなくなると、エッチングが極端に進まなくなる。従って、エッチングが進んで一旦側面部分２０Ｇが形成されると、それ以上エッチングが進むことはなくなる。
　最終的には、図６（ｃ）に示すように、非プラズマ照射部２０Ｅを辺とする正六角形の形状を有する底面を有し、プラズマ照射部２０Ｆの各中心部分である各直線群の交点部分を頭頂点２０Ｈとする六角錐状の突起２０が形成される。このようにして、半導体構造層１４の表面には六角錐状の突起２０からなる凹凸構造面２１が形成される。
　本変形例においては、エッチング容易部２０Ｅがハニカム状に形成される。本変形例におけるエッチング容易部２０Ｅは、実施例１のドット状のエッチング容易部２０Ｂに比べて大きな面積を有している。従って、短いエッチング時間で突起２０すなわち凹凸構造面２１を形成することができる。
　図７（ａ）及び（ｂ）は、本実施例の半導体発光素子の製造方法によって作製された半導体発光素子１０の光取り出し面（すなわち半導体構造層１４のＣ-面）２１に形成された突起２０の詳細形状を説明する図である。図７（ａ）は、突起２０の上面視における拡大図である。また、図７（ｂ）は、図７（ａ）のＷ－Ｗ線に沿った断面図である。
　前述したように、半導体構造層１４の表面は、六角錐の形状を有する突起２０からなる凹凸面構造を有している。また、突起２０は、半導体構造層１４の表面を、各直線群Ｌ１～Ｌ３によって正三角形の単位格子ＧＤからなるメッシュ状に区画したとき、当該単位格子ＧＤの頂点を中心とする正六角形の底辺を有する六角錐の形状を有している。具体的には、図７（ａ）に示すように、当該六角錐形状の突起２０の頭頂点２０Ｃの位置は、上面視において各直線群の交点の位置、すなわち各単位格子ＧＤの頂点の位置に対応する。また、突起２０の底面はエッチング容易部２０Ｂに対応する部分を頂点２０Ｄとする正六角形の形状を有している。
　図７（ａ）及び（ｂ）に示すように、突起２０の側辺部分（側稜部分）２０Ｋは、凹部構造（谷構造）を有している。また、突起２０の６つ側面部分（すなわち六角錐の角錐面部分）２０Ｊは、二等辺三角形の形状を有しており、その頂点部分は共に突起２０の頂点２０Ｃとなる。突起２０の側面部分２０Ｊの等辺は、凹部構造を有する側辺部分２０Ｋを介して、隣接する側面部分２０Ｊの等辺に接している。また、図７（ｂ）に示すように、突起２０の側辺部分２０Ｋは、谷部（凹部）２０Ｌが山部（凸部）２０Ｍ及び２０Ｎに挟まれた構造を有している。
　図８は、実施例２の半導体発光素子の製造方法におけるエッチング容易部を形成する工程を説明する図である。実施例２の半導体発光素子の製造方法は、エッチング容易部を形成する工程を除いては、実施例１の半導体発光素子の製造方法と同様の工程を有している。図８は、実施例１におけるエッチング容易部形成工程後を示す図である図３（ａ）に対応した本実施例のエッチング容易部形成工程後のｎ型半導体層１１の表面を示す断面図である。
　本実施例においては、エッチング容易部を形成する工程において、ｎ型半導体層１１の表面（Ｃ-面）に複数の開口部３０Ｂからなる開口パターンを有する金属膜３０を形成することを特徴としている。本実施例においては、金属膜３０の材料として、Ａｇを使用した。また、金属膜３０の形成にはスパッタ法を用いた。金属膜３０の開口部３０Ｂは、実施例１における非プラズマ照射部２０Ｂと同様の配置形態となるように、例えばフォトリソグラフィを用いて形成した。
　本実施例においては、エッチング困難部は金属膜３０における金属材料が形成された部分３０Ａとなり、エッチング容易部は金属膜３０の開口部３０Ｂから露出したｎ型半導体層１１の部分となる。また、エッチング容易部はドット状のパターンを有するように形成される。
　本実施例においては、エッチング困難部の形成に金属材料を使用する。この場合、エッチング困難部においてはエッチングがほぼ完全に進まない。従って、本実施例においては、エッチング工程の際にはエッチング容易部（ｎ型半導体層の露出した部分）のみからエッチングが進む。従って、実施例１に比べてエッチングの時間は長くなるが、安定した突起の形成という課題は実施例１と同様に解決することが可能である。
　なお、本実施例においては金属膜３０の材料にＡｇを用いる場合について説明したが、金属膜３０の材料はＡｇを用いる場合に限定されるものではない。例えば、Ａｇの代わりにＰｔ、Ｔｉ、Ａｕなどの材料を金属膜の材料に使用してもよい。また、金属膜の形成にスパッタ法を用いる場合について説明したが、例えば、金属膜の形成に電子ビーム蒸着などの形成方法を用いても良い。
　また、本実施例においては金属材料を用いてエッチング困難部を形成する場合について説明したが、金属材料を用いることに限定されない。例えば、金属膜３０の代わりに、ＳｉＯ2、ＳｉＮなどの絶縁材料からなる絶縁膜、又はポリイミドなどの樹脂膜を形成することによってエッチング困難部を形成してもよい。
　また、本実施例においては、ドット状の開口部３０Ｂ（すなわちエッチング容易部となる部分）を有する金属膜３０を形成する場合について説明したが、実施例１の変形例と同様に、ハニカム状のパターンを有する金属膜を形成してもよい。
　上記した実施例においては、円形のエッチング容易部をドット状のパターンで形成する場合について説明したが、ドット状のエッチング容易部の形状は円形でなくてもよい。例えば、エッチング容易部は多角形状又は楕円形状を有していても良い。
　また、ドット状のエッチング容易部２０Ｂの直径が３００ｎｍである場合について説明したが、エッチング容易部２０Ｂの直径は３００ｎｍに限定されるものではない。エッチング容易部２０Ｂは、マイクロコーンの形状及び大きさの制御性を考慮すると、５０～１０００ｎｍの直径を有していることが好ましい。例えば、エッチング容易部２０Ｂの直径が５０ｎｍよりも小さい場合、エッチング速度が大幅に小さくなり、１０００ｎｍよりも大きい場合、マイクロコーンの形成が不安定になる可能性があるからである。
　また、上記実施例では、六方晶系の結晶構造を有するＧａＮ系の半導体発光素子の場合について説明したが、他の結晶系の半導体発光素子の製造方法にも同様に適用可能である。
　上記したように、本実施例に係る半導体発光素子の製造方法は、半導体構造層の表面に、半導体構造層の表面の結晶方向に基づいて配置されたエッチング容易部を形成する工程と、半導体構造層の表面にウェットエッチングを行い、半導体構造層の表面に、半導体構造層の結晶構造に由来する複数の突起からなる凹凸構造面を形成する工程と、を含む。
　従って、規則正しく配列され、かつ大きさの揃った突起を均一かつ安定して形成し、光取り出し効率の高い高輝度な半導体発光素子を提供することができる。また、過度にエッチングが進むことやリーク電流の発生などによる信頼性の低下を防止し、高信頼性な半導体発光素子を提供することができる。
１０　半導体発光素子
１４　半導体構造層
２０Ｂ、３０Ｂ　エッチング容易部
２０　突起
２１　凹凸構造面
Ｌ１、Ｌ１Ａ　第１の直線群
Ｌ２、Ｌ２Ａ　第２の直線群
Ｌ３、Ｌ３Ａ　第３の直線群
ＧＤ　単位格子

Claims (7)

  1. 　半導体構造層を含む半導体発光素子の製造方法であって、
    　前記半導体構造層の表面に、前記半導体構造層の前記表面の結晶方向に基づいて配置されたエッチング容易部を形成する工程と、
    　前記半導体構造層の前記表面にウェットエッチングを行い、前記半導体構造層の前記表面に、前記半導体構造層の結晶構造に由来する複数の突起からなる凹凸構造面を形成する工程と、を含むことを特徴とする製造方法。
  2. 　前記半導体構造層は六方晶系の結晶構造を有し、前記半導体構造層の前記表面はＣ-面であり、
    　前記エッチング容易部は、前記半導体構造層の前記表面の結晶方向のうち、［１１－２０］方向に平行に且つ等間隔で配列された複数の直線からなる第１の直線群と、［２－１－１０］方向に平行に且つ前記第１の直線群と同じ間隔で配列された複数の直線からなる第２の直線群と、［１－２１０］方向に平行に且つ前記第１及び第２の直線群と同じ間隔で配列された複数の直線からなる第３の直線群とによって前記表面を正三角形の格子からなるメッシュ状に区画したとき、前記正三角形の前記格子の中心の各々上に形成されることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 　前記半導体構造層は六方晶系の結晶構造を有し、前記半導体構造層の前記表面はＣ-面であり、
    　前記エッチング容易部は、前記半導体構造層の前記表面の結晶方向のうち、［１－１００］方向に平行に且つ等間隔で配列された複数の直線からなる第１の直線群と、［１０－１０］方向に平行に且つ前記第１の直線群と同じ間隔で配列された複数の直線からなる第２の直線群と、［０－１１０］方向に平行に且つ前記第１及び第２の直線群と同じ間隔で配列された複数の直線からなる第３の直線群によって前記表面を正三角形の格子からなるメッシュ状に区画したとき、前記正三角形の前記格子の中心の各々上に形成されることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  4. 　前記エッチング容易部は、前記エッチング容易部と隣接する前記エッチング容易部の各々とを直線で結んだハニカム形状のパターンを有するように形成されることを特徴とする請求項２又は３に記載の半導体発光素子の製造方法。
  5. 　前記エッチング容易部を形成する工程は、
    　前記半導体構造層の前記表面に、前記エッチング容易部の形成位置に対応するマスク部を有するマスク層を形成する工程と、
    　前記マスク層から露出した前記半導体構造層の前記表面に、不活性ガスによるプラズマ照射を行う工程と、
    　前記マスク層を除去する工程と、を有することを特徴とする請求項１乃至４のいずれか１つに記載の半導体発光素子の製造方法。
  6. 　前記エッチング容易部を形成する工程は、
    　前記半導体構造層の前記表面に、前記エッチング容易部の形成位置に対応する開口部を有する金属膜、絶縁膜又は樹脂膜を形成する工程を有することを特徴とする請求項１乃至４のいずれか１つに記載の半導体発光素子の製造方法。
  7. 　六方晶系の結晶構造を有する半導体構造層を含む半導体発光素子であって、
    　前記半導体構造層の表面はＣ-面であり、
    　前記半導体構造層の前記表面は、前記半導体構造層の前記表面の結晶方向のうち、［１１－２０］方向に平行に且つ等間隔で配列された複数の直線からなる第１の直線群と、［２－１－１０］方向に平行に且つ前記第１の直線群と同じ間隔で配列された複数の直線からなる第２の直線群と、［１－２１０］方向に平行に且つ前記第１及び第２の直線群と同じ間隔で配列された複数の直線からなる第３の直線群とによって前記表面を正三角形の格子からなるメッシュ状に区画したとき、前記正三角形の前記格子の頂点の各々を中心とした正六角形の底辺を有する六角錐形状の突起からなる凹凸面構造を有し、
    　前記突起の各々の側辺部分は凹部構造を有していることを特徴とする半導体発光素子。
PCT/JP2014/070387 2013-08-09 2014-08-01 半導体発光素子及びその製造方法 WO2015019969A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020167003439A KR102275446B1 (ko) 2013-08-09 2014-08-01 반도체 발광 소자 및 그 제조 방법
CN201480044676.9A CN105453279B (zh) 2013-08-09 2014-08-01 半导体发光元件及其制造方法
EP14834872.5A EP3032592A4 (en) 2013-08-09 2014-08-01 Semiconductor light-emitting element and production method therefor
US14/910,998 US9601664B2 (en) 2013-08-09 2014-08-01 Semiconductor light-emitting element and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013166465A JP6231810B2 (ja) 2013-08-09 2013-08-09 半導体発光素子及びその製造方法
JP2013-166465 2013-08-09

Publications (1)

Publication Number Publication Date
WO2015019969A1 true WO2015019969A1 (ja) 2015-02-12

Family

ID=52461303

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/070387 WO2015019969A1 (ja) 2013-08-09 2014-08-01 半導体発光素子及びその製造方法

Country Status (6)

Country Link
US (1) US9601664B2 (ja)
EP (1) EP3032592A4 (ja)
JP (1) JP6231810B2 (ja)
KR (1) KR102275446B1 (ja)
CN (1) CN105453279B (ja)
WO (1) WO2015019969A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2008515180A (ja) * 2004-09-28 2008-05-08 ナン ワン ワン テクスチャード発光ダイオード
JP2009010215A (ja) * 2007-06-28 2009-01-15 Nichia Corp 半導体発光素子
JP2012186335A (ja) 2011-03-07 2012-09-27 Stanley Electric Co Ltd 光半導体素子および光半導体素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161188B2 (en) 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
JP2009088519A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法
US8390010B2 (en) * 2010-03-25 2013-03-05 Micron Technology, Inc. Solid state lighting devices with cellular arrays and associated methods of manufacturing
US9287452B2 (en) * 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
TWI422068B (zh) * 2011-02-18 2014-01-01 Univ Nat Cheng Kung 粗化方法及具粗化表面之發光二極體製備方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2008515180A (ja) * 2004-09-28 2008-05-08 ナン ワン ワン テクスチャード発光ダイオード
JP2009010215A (ja) * 2007-06-28 2009-01-15 Nichia Corp 半導体発光素子
JP2012186335A (ja) 2011-03-07 2012-09-27 Stanley Electric Co Ltd 光半導体素子および光半導体素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3032592A4 *

Also Published As

Publication number Publication date
EP3032592A1 (en) 2016-06-15
US20160204309A1 (en) 2016-07-14
KR102275446B1 (ko) 2021-07-09
JP6231810B2 (ja) 2017-11-15
CN105453279B (zh) 2018-07-06
KR20160042423A (ko) 2016-04-19
US9601664B2 (en) 2017-03-21
JP2015035539A (ja) 2015-02-19
CN105453279A (zh) 2016-03-30
EP3032592A4 (en) 2017-01-18

Similar Documents

Publication Publication Date Title
US9281445B2 (en) Methods of fabricating light emitting diodes by masking and wet chemical etching
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
KR101242467B1 (ko) Ｌｅｄ 기판 및 ｌｅｄ
JP5313651B2 (ja) 半導体素子の製造方法
US8822247B2 (en) Optical semiconductor element and manufacturing method of the same
JP2006196693A (ja) 半導体素子の形成方法および半導体素子のマウント方法
US20120025246A1 (en) Semiconductor light emitting device and method of manufacturing the same
US20150243843A1 (en) Semiconductor device and a manufacturing method thereof
KR101344646B1 (ko) 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법
CN111063773B (zh) 衬底、led及其制造方法
KR20160000558A (ko) 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR100714626B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP6001476B2 (ja) 半導体発光素子の製造方法
JP6231810B2 (ja) 半導体発光素子及びその製造方法
KR101060975B1 (ko) 에어갭을 구비하는 발광소자 및 그 제조방법
KR20100063528A (ko) 반도체 발광소자 및 그 제조방법
KR20150043748A (ko) 반도체 소자의 패턴 형성 방법
KR20100021243A (ko) 발광 소자 및 이의 제조 방법
KR101392999B1 (ko) 화합물반도체 선택적 결정 성장 방법
KR20150016759A (ko) 발광 소자 제조용 템플릿 재생 방법
KR20100056739A (ko) 발광소자 및 이의 제조 방법
TW201517303A (zh) 垂直導通式發光二極體之製造方法
KR20090051626A (ko) 반도체 발광 소자의 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480044676.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14834872

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167003439

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2014834872

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14910998

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE