KR20160042423A - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20160042423A
KR20160042423A KR1020167003439A KR20167003439A KR20160042423A KR 20160042423 A KR20160042423 A KR 20160042423A KR 1020167003439 A KR1020167003439 A KR 1020167003439A KR 20167003439 A KR20167003439 A KR 20167003439A KR 20160042423 A KR20160042423 A KR 20160042423A
Authority
KR
South Korea
Prior art keywords
semiconductor structure
layer
straight line
structure layer
line group
Prior art date
Application number
KR1020167003439A
Other languages
English (en)
Other versions
KR102275446B1 (ko
Inventor
타카노부 아카기
타츠마 사이토
Original Assignee
스탠리 일렉트릭 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스탠리 일렉트릭 컴퍼니, 리미티드 filed Critical 스탠리 일렉트릭 컴퍼니, 리미티드
Publication of KR20160042423A publication Critical patent/KR20160042423A/ko
Application granted granted Critical
Publication of KR102275446B1 publication Critical patent/KR102275446B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 구조층의 표면에, 반도체 구조층의 표면의 결정 방향에 기반하여 배치된 에칭 용이부를 형성하는 공정과, 반도체 구조층의 표면에 웨트 에티증을 수행하여, 반도체 구조층의 표면에, 반도체 구조층의 결정 구조에서 유래한 복수의 돌기로 이루어진 요청 구조면을 형성하는 공정을 포함한다.

Description

반도체 발광 소자 및 그 제조 방법{SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND PRODUCTION METHOD THEREFOR}
본 발명은, 발광 다이오드(LED) 등의 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
발광 다이오드 등의 반도체 발광 소자는, 통상 성장용 기판 상에 n형 반도체층, 발광층 및 p형 반도체층을 성장시켜, 각각 n형 반도체층 및 p형 반도체층에 전압을 인가하는 n전극 및 p 전극을 형성하여 제작된다.
상기 구조에 있어서 방열 성능의 향상을 꾀하는 반도체 발광 소자로서, p형 반도체층 상에 p전극을 성장시킨 후, 접합층을 통하여 소자를 지지 기판에 접합하여 성장용 기판을 제거한 구조를 가지는 이른바 접합 구조의 반도체 발광 소자가 알려져 있다.
또한, 발광층에서 방출된 광을 많이 외부로 추출하기 위한 기술로서, 특허문헌 1에는 성장용 기판의 제거 후에 표출된 n형 반도체층의 표면에 알칼리 용액을 사용한 웨트 에칭을 수행하여, 반도체의 결정 구조에서 유래한 복수의 돌기를 형성하는 기술이 개시되어 있다.
[특허문헌]
특허문헌 1: 일본국 특허공개공보 특개2012-186335호 공보
GaN계 반도체는, 우르츠광 형의 결정 구조를 가진다. GaN계 반도체로 이루어진 반도체층의 C마이너스면(C-면)에 알칼리 용액을 사용한 웨트 에칭을 수행하면, 우르츠광 형의 결정 구조에서 유래한 육각뿔형의 돌기로 이루어진 요철 구조가 형성된다. 광 추출면인 n형 반도체층의 표면에 그 요철 구조를 형성하면, 발광층에서 방출한 광이 요철 구조를 통과하는 확률이 높아진다. 따라서, 많은 광을 외부로 추출하는 것이 가능하다. 또한, 이 결정 구조에서 유래한 돌기는, 마이크로 콘이라고 불린다.
특허문헌 1에 기재된 기술의 요점은, 성장 기판을 제거함으로써 표출된 n형 반도체층의 C-면에, 그 반도체 재료의 결정축을 따라 배열된 복수의 오목부를 형성하고, 그 후 n형 반도체층에 알칼리 용액을 사용한 웨트 에칭을 수행한다는 것이다.
n형 반도체층의 표면에 형성된 오목부는, 후공정의 웨트 에칭에 있어서, n형 반도체층의 다른 표면 부분보다 에칭율이 낮은 에칭의 제어점으로 기능한다. 에칭의 제어점(에칭의 율속점)으로서 오목부가 기능하기 위하여는, 오목부 내의 C-면 이외의 여러 결정면(미세한 파셋)이 표출하고 있을 것, 예컨대 오목부는, 보울형, 원뿔형 또는 반구형의 형상을 가지는 것이 바람직하다고 기재되어 있다.
C-면이 많이 표출된 오목부의 경우, 오목부는 에칭 제어점으로서 기능하지 않는다. 예를 들어, 원기둥 형상을 가지는 오목부가 형성된 경우, 그 바닥부도 C-면이 되어 다른 표면 부분과 에칭율이 같아져, 에칭 제어점(에칭 율속점)으로 기능하지 않는다.
특허문헌 1에는, 오목부가 반응성 이온 에칭 등의 드라이 에칭을 사용하여 형성되는 것이 기재되어 있다. 하지만, 본원의 발명자는 드라이 에칭을 사용한 경우, 상기 제어점으로서의 오목부의 형상 및 깊이를 제어하는 것이 곤란하다는 것에 착안했다. 즉, 드라이 에칭을 사용하면, 원기둥형, 다각기둥형 등의 다양한 형상의 오목부가 형성된다. 따라서, 균일하고 규칙적으로 배열되고, 또한 크기가 일정한 마이크로 콘을 형성하는 것이 곤란하였다.
또한, 오목부 이외의 대부분의 n형 반도체층의 표면 부분에 있어서 에칭율에 대하여는 여전히 랜덤하고, 이것이 에칭할 때 마이크로 콘의 형성 과정을 불안정하게 만드는 문제가 있었다.
본 발명은 상술한 점을 감안한 것으로, 규칙적으로 배열되고, 또한 크기가 일정한 균일한 돌기를 형성하여 광 추출 효율이 높은 고휘도 반도체 발광 소자로서, 신뢰성 높은 반도체 발광 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 의한 반도체 발광 소자의 제조 방법은, 반도체 발광층을 포함하는 반도체 발광 소자의 제조 방법으로서, 반도체 구조층의 표면에, 반도체 구조층의 표면의 결정 방향에 기반하여 배치된 에칭 용이부를 형성하는 공정과, 반도체 구조층의 표면에 웨트 에칭을 수행하여, 반도체 구조층의 표면에, 반도체 구조층의 결정 구조에서 유래한 복수의 돌기로 이루어지는 요철 구조면을 형성하는 공정을 포함하는 것을 특징으로 한다.
또한, 본 발명에 의한 반도체 발광 소자는, 육방정계의 결정 구조를 가지는 반도체 구조층의 포함하는 반도체 발광 소자로서, 반도체 구조층의 표면은 C-면이고, 반도체 구조층의 표면은, 반도체 구조층의 표면의 결정 방향 중 [11-20] 방향에 평행 및 등간격으로 배열된 복수의 직선으로 이루어지는 제1 직선군과, [2-1-10] 방향에 평행하고 제1 직선군과 같은 간격으로 배열된 복수의 직선으로 이루어지는 제2 직선군과, [1-210] 방향에 평행하고 제1 및 제2 직선군과 동일한 간격으로 배열된 복수의 직선으로 이루어지는 제3 직선군에 의하여 표면을 정삼각형 격자로 이루어지는 메쉬형으로 구획하였을 때, 정삼각형의 격자의 꼭지점에 각각을 중심으로 하는 정육각형의 밑면을 가지는 육각뿔 형상의 돌기로 이루어지는 요철면 구조를 가지는, 돌기 각각의 측변 부분은 오목부 구조를 가지는 것을 특징으로 한다.
본 발명의 내용 중에 포함되어 있다.
도 1a 내지 d는 실시예 1의 반도체 발광 소자의 제조 방법에 있어서 각 공정을 설명하는 단면도이다.
도 2a 및 b는 실시예 1에 있어서 형성된 마스크층의 마스크부의 배치 형태를 설명하는 도이다.
도 3a 내지 d는 실시예 1의 웨트 에칭 공정에 있어서 돌기 형성 과정을 설명하는 단면도이다.
도 4a 내지 c는 실시예 1의 웨트 에칭 공정에 있어서 n형 반도체층의 표면을 가리키는 도이다.
도 5는 실시예 1의 변형예에 있어서 n형 반도체층의 표면 및 마스크층을 가리키는 도이다.
도 6a 내지 c는 실시예 1의 변형예의 웨트 에칭 공정에 있어서 n형 반도체층의 표면을 가리키는 도이다.
도 7a 및 b는 실시예에 있어서 형성된 돌기의 상세를 설명하는 도이다.
도 8은 실시예 2의 에칭 용이부를 형성하는 공정을 설명하는 도이다.
본 발명의 실시예에 관한 반도체 발광 소자의 제조 방법은, 예컨대 육방정계의 결정 구조를 가지는 GaN의 c-면, 즉 N극성측의 면(N극성면)에, 상대적으로 에칭 속도가 작은 에칭 곤란부와 상대적으로 에칭 속도가 큰 에칭 용이부를 형성하고, 그 후 웨트 에칭(wet etching)을 수행하는 것을 특징으로 한다. 이하, 그 상세에 대하여 설명한다.
실시예 1
도 1a 내지 d는, 본 발명의 실시예 1에 관한 반도체 발광 소자의 제조 방법을 설명하는 단면도이다. 또한, 설명 및 이해의 용이를 위하여, 반도체 웨이퍼의 인접하는 2개의 반도체 발광 소자(10)의 부분에 대하여 설명한다.
도 1a는, 접합 구조를 가지는 GaN계의 반도체 발광 소자를 제조하는 공정을 설명하는 단면도이다. 우선, 결정 성장에 사용되는 성장용 기판(도시되지 않음) 상에, AlxInyGazN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)의 조성을 가지는 n형 반도체층(제1 반도체층)(11), 활성층(12) 및 p형 반도체층(제2 반도체층)(13)을 순차적으로 성장시킨다. n형 반도체층(11), 활성층(12) 및 p형 반도체층(13) 전체를 반도체층 구조(14)라고 부른다. 반도체층 구조(14)의 성장에는, 유기 금속 기상 성장법(Metal OrGaNic Chemical Vapor Deposition: MOCVD법)을 사용하였다.
본 실시예에 있어서는, 결정의 성장면이 C마이너스(c-)면인 사파이어 기판 상에, 버퍼층(도시되지 않음), n-GaN층(11), InGaN층/GaN층으로 이루어지는 양자 우물 활성층(12), p-AlGaN 클래드층(도시되지 않음) 및 p-GaN층(13)을 순차적으로 성장시킨다.
다음으로, p형 반도체층(13) 상에 p전극(15)을 형성한다. p전극(15)의 형성에는, 예컨대 스퍼터법 및 전자 빔 증착법을 사용할 수 있다. 본 실시예에 있어서는, p형 반도체층(13) 상에 패터닝을 실시한 마스크(도시되지 않음)을 형성하고, Ni층, Ag층 및 Ni층을 전자 빔 증착법에 의하여 순차 성장한 후, 리프트 오프법에 의하여 마스크를 제거함으로써 p전극(15)을 형성하였다.
이어서, p전극(15) 전체를 덮도록 금속층(16)을 형성한다. 금속층(16)은, p전극(15)의 재료의 마이그레이션을 방지하는 갭층(도시되지 않음) 및 후술하는 지지 기판과의 접합에 사용되는 접합층(도시되지 않음)을 포함한다. 금속층(16)의 재료로서, Ti, TiW, Pt, Ni, Au, AuSn, Cu 등의 금속 재료를 사용할 수 있다. 금속층(16)의 형성에는, 예컨대 스퍼터법 및 전자 빔 증착법을 사용할 수 있다. 본 실시예에 있어서는, p전극(15) 전체를 덮도록, Ti층, Pt층 및 AuSn층을 형성하였다.
다음으로, 반도체층 구조(14)를 소자 별로 분리한 후, 반도체층 구조(14)의 측부에 보호막(17)을 형성한다. 보호막(17)의 형성에는, 스퍼터법을 사용하였다. 보호막(17)의 재료로서는, 절연 재료, 예컨대 SiO2 또는 SiN을　사용할 수 있다. 본 실시예에 있어서는，SiO2막을 반도체층 구조(14)의 측부에 형성하였다.
이어서, 지지 기판(18)을 다른 곳에 준비하고, 금속층(16)을 통하여 반도체층 구조(14)에 접합시킨다. 지지 기판(18)의 재료로서는, 예컨대 표면에 AuSn 또는 Au 등의 금속층(도시되지 않음)이 형성된 Si 기판 또는 도금이 형성된 Cu 합금 등의 알려진 재료를 사용할 수 있다. 반도체층 구조(14)와 지지 기판(18)의 접합에는, 열압착을 사용하였다. 본 실시예에 있어서는, AuSn층이 형성된 Si 기판(18)과, 반도체층 구조(14) 측에 형성된 금속층(16)을 가열 및 압착함으로써 접합하였다.
이어서, 반도체층 구조(14)의 성장에 사용한 성장용 기판을 반도체층 구조(14)에서 제거한다. 성장용 기판의 제거에는 레이저 리프트 오프를 사용하였다. 본 실시예에 있어서는, KrF 엑시머 레이저를 사용하여, 사파이어 기판을 조사하여, n-GaN층(11)에서 사파이어 기판을 박리하였다. 사파이어 기판이 제거됨으로써 n-GaN층(11)의 c-면 즉, GaN의 N극성면이 표출된다.
다음으로, 도 1b에 도시된 바와 같이, n형 반도체층(11)의 표면에, 에칭 용이부를 형성한다. 구체적으로는, 우선 n형 반도체층(11) 상에, 그 표면의 결정 방향에 기반하여 배열된 복수의 마스크부(19A)로 이루어진 마스크층(19)을 형성한다. 마스크층(19)의 재료로서는, 예컨대 포토 레지스트를 사용할 수 있다. 본 실시예에서는, 직경 300nm의 원형 마스크부(19A)를 가지는 마스크층(19)을 n-GaN층(11)의 표면에 형성하였다. 구체적으로는, 우선, 레지스트층을 n-GaN층(11)의 전면에 도포하고, 핫 플레이트를 사용하여 프리 베이크를 수행하였다. 다음으로, UV광을 사용하여 포토 레지스트에 상기 패터닝을 노광하였다. 이어서, 현상액에 웨이퍼를 침지하여, 패턴 현상 처리를 수행하였다.
이어서, 마스크층(19)에서 노출된 n형 반도체층(11)의 표면(11A)에, 불활성 가스에 의한 플라즈마 조사를 행하였다. 불활성 가스의 재료로서는, 예컨대 Ar 가스를 사용할 수 있다. 플라즈마 조사에는, 예컨대 스퍼터 장치 및 드라이 에칭 장치 등을 사용할 수 있다. 본 실시예에 있어서는, Ar 가스의 플라즈마를, 스퍼터 장치의 역 스퍼터 기능을 사용하여, 약 5분간 n-GaN층(11)의 노출된 부분(11A)에 조사하였다. 또한, 본 실시예에 있어서는 Ar 가스의 플라즈마를 사용하였지만, 다른 불활성 가스, 예컨대 He, Ne, Kr, Xe, Rn 가스의 플라즈마를 사용하여도 같은 효과를 얻을 수 있다.
플라즈마가 조사된 부분(이하, 플라즈마 조사부라 한다), 즉 n-GaN층(11)의 표면에 있어서 마스크층(19)에서 노출된 부분(11A)에 있어서는, 후공정인 에칭 속도가 상대적으로 작다. 한편, 플라즈마가 조사되지 않은 부분(이하, 비 플라즈마 조사부라 한다), 즉 n-GaN층(11)의 표면에 있어서 마스크층(19)의 마스크부(19A)의 형성 위치에 대응한 부분에 있어서는, 에칭 속도가 상대적으로 크다. 다시 말해, 비 플라즈마 조사부는 에칭 용이부가 되고, 플라즈마 조사부는 에칭 곤란부가 된다. n형 반도체층(11)의 표면 및 마스크층(19)의 상세에 대하여는 도 2를 사용해 후술한다.
다음으로, 도 1c에 도시된 바와 같이, 유기 용매를 사용하여 마스크층(19)를 제거한 후, 알칼리 용액을 사용하여 n형 반도체층(11)의 표면에 웨트 에칭을 행하였다. 구체적으로는, 예컨대, TMAH(테트라메틸암모니아 용액) 및 KOH(수산화칼륨 용액) 등의 알칼리 용액 중에 반도체 웨이퍼를 침지하였다. 본 실시예에 있어서는, 웨이퍼를 약 70℃의 TMAH에 침지하였다. 이 때, n형 반도체층(11)의 표면에는, 마스크층(19)의 마스크부(19A)가 형성되었던 부분(에칭 용이부)의 배치 형태에 따라 배열되고, 또한 n형 반도체층(11)의 결정 구조에서 유래한 육각뿔형의 돌기 즉 마이크로 콘(20)이 복수개 형성되었다. 이와 같이, n형 반도체층(11)의 표면에 복수의 돌기(20)으로 이루어진 요철구조면(21)을 형성한다.
이어서, 도 1d에 도시된 바와 같이, n형 반도체층(11)의 표면상에, 보호층(22)을 형성하였다. 보호층(22)의 재료로서는, 절연 재료, 예컨대, SiO2 및 SiN을 사용할 수 있다. 보호층(22)의 형성에는, 스퍼터법을 사용하였다. 또한, 후술하는 n전극(23)을 형성하는 부분에 보호층(22)을 형성할 필요는 없다.
다음으로, n형 반도체층(11)의 표면에 n전극(23)을 형성한다. n전극(23)의 형성에는, 예컨대 스퍼터법 및 전자 빔 증착법을 사용할 수 있다. 본 실시예에 있어서는, n형 반도체층(11)의 표면 상에 보호층(22)가 형성되지 않은 부분을 설치한 뒤에, n형 반도체층(11) 상에, 패터닝을 실시한 마스크(도시되지 않음)을 형성하고, Ti층, Al층, Ti층, Pt층 및 Au층을 전자 빔 증착법에 의하여 순차적으로 형성한 후, 리프트 오프법에 의하여 마스크를 제거함으로써 n전극(23)을 형성하였다. 그 후, 소자 별로 지지 기판(18)을 분할하여, 반도체 발광 소자(10)을 얻는다.
도 2a 및 b를 참조하여, 에칭 용이부 및 에칭 곤란부를 형성하기 위한 마스크층(19)의 상세에 대하여 설명한다. 도 2a 및 도 2b는, n형 반도체층(11)(반도체층 구조(14))의 상면도이고, 도 중의 파선은 n형 반도체층(11)의 표면에 있어서 결정방향에 평행한 직선을 도시한다.
본 실시예에 있어서는, 마스크층(19)의 마스크부(19A)는, 도 2a에 도시된 점 형상의 배치 형태를 이루도록 형성된다. 즉, 마스크부(19A)의 각각은, n형 반도체층(11)의 표면의 결정 방향 중, [11-20] 방향에 평행하고 또한 등간격으로 배열된 복수의 직선으로 이루어진 제1 구획선군(제1 직선군)(L1), [2-1-10] 방향에 평행하고 또한 제1 구획선군(L1)과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제2 구획선군(제2 직선군)(L2), [1-210] 방향에 평행하고 또한 제1 및 제2 구획선군(L1 및 L2)과 동일한 간격으로 배열된 제3 구획선군(제3 직선군)(L3)에 의하여 n형 반도체층(11)의 표면을 정삼각형의 단위 격자(단위 그리드 또는 단위 셀, 이하 단순히 격자라 한다)(GD)로 이루어진 메쉬형으로 구획했을 때, 그 정삼각형의 격자(GD)의 중심의 각각 상에 형성된다.
구체적으로는, 우선, n형 반도체층(11)의 표면에 있어서, n형 반도체층(11)의 표면의 결정 방향 중, [11-20] 방향에 평행하고 또한 등간격으로 배열된 직선을 복수개 결정하고, 이들 직선 전체를 제1 직선군(L1)이라 한다. 동일하게, [2-1-10] 방향 및 [1-210] 방향에 각각 평행하고 또한 제1 직선군(L1)과 동일한 간격으로 배열된 직선을 복수개 결정하고, 이들 직선 전체를 각각 제2 직선군(L2) 및 제3 직선군(L3)으로 한다. 이 때, 각 적선군에서 1개의 직선을 선택했을 때, 그 3개의 직선이 1점에서(교점(IS)에서) 만나도록 직선의 배치를 결정(확정)한다. 이에 의하여, n형 반도체층(11)의 표면이 각 직선군에 있어서 각 교점(IS)을 꼭지점으로 하는 복수의 정삼각형의 격자(GD)에 의하여 메쉬형으로 구획된다. 또한, n형 반도체층(11)의 표면에는, 동일 형상을 가지는 정삼각형의 단위 격자(GD)에 의하여 메쉬형으로 구획된다.
마스크부(19A)는, 이 복수의 정삼각형 격자(GD)의 중심에 각각 상에 형성된다. 에칭 용이부는, 마스크부(19A)의 형성 위치에 대응한 n형 반도체층(11)의 표면에 있어서 플라즈마가 조사되지 않은 부분이 된다. 본 실시예에 있어서는, 각 적선군에 있어서 직선 간의 간격을 약 0.7 내지 약 1.5μm의 범위 내로 하여, 이에 의하여 마스크부(19A)의 배치 장소를 결정하였다.
다시 말해, 마스크층(19)의 마스크부(19A)의 각각은, 제1 직선군(L1), 제2 직선군(L2), 제3 직선군(L3)에 의하여 n형 반도체층(11)의 표면을 정삼각형의 격자(GD)로 이루어진 메쉬형으로 구획했을 때, 해당 격자(GD)의 꼭지점(즉 각 직선군의 교점(IS))의 각각을 중심으로 하는 정육각형의 꼭지점 부분으ㄹ 구성하도록 형성된다.
또한, 마스크층(19)의 마스크부(19A)는, 도 2b에 도시된 바와 같이, n형 반도체층(11)의 표면의 결정 방향 중, [1-100] 방향에 평행하고 또한 등간격으로 배열된 복수의 직선으로 이루어진 제1 직선군(L1A), [10-10] 방향에 평행하고 또한 제1 직선군(L1A)과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제2 직선군(L2A), [0-110] 방향으로 평행하고 또한 제1 직선군(L1A) 및 제2 직선군(L2A)과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제3 직선군(L3A)에 의하여 n형 반도체층(11)의 표면을 메쉬형으로 구획하여 설치된 단위 격자(GD)의 중심의 각각 상에 형성되어도 좋다.
또한, 반도체층 구조(14)(n형 반도체층(11))의 표면의 결정 방향은, 예컨대, 성장용 기판에 통상 형성되는 결정 방향을 나타내는 오리엔테이션 플랫(OF)이라고 불리는 파임부(cutout)에 기반하여 파악할 수 있다. 또한, 도 2b에 도시된 마스크부의 배치 형태는, 도 2a의 마스크부의 배치 형태를 90도 회전시킨 경우에 해당한다.
도 3a 내지 d 및 도 4a 내지 c는, 도 1c의 웨트 에칭 공정에 있어서 돌기(20)을 형성하고, 요철구조면(21)을 형성하는 과정을 설명하는 도이다. 도 3a 내지 도 3d는, 도 2a의 V-V 선을 따른 단면도에 있어서 돌기(20)의 형성 과정을 도시하고 있다. 또한, 도 4a 내지 c는, 마이크로 콘의 형성 과정에 있어서 n형 반도체층(11)의 표면을 모식적으로 나타낸 상면도이다. 도 4a 내지 c의 V-V선은 도 2a의 V-V선에 대응한다. 이하에 있어서는, 에칭 곤란부인 플라즈마가 조사된 n형 반도체층(11)의 표면 부분을 플라즈마 조사부(20A)라고 하고, 에칭 용이부인 마스크부(19A)의 밑의 부분에 대응하는 플라즈마가 조사되지 않은 n형 반도체층(11)의 표면 부분을 비 플라즈마 조사부(20B)라 한다.
도 3a는, 플라즈마 조사 공정 후, 마스크층(19)을 제거한 n형 반도체층(11)의 표면의 단면을 확대한 도이다. 플라즈마 조사부(20A)는, 다른 표면 부분 즉 비 플라즈마 조사부(20B)에 비하여 움푹 패여 있다. 해당 패임의 바닥부는, c-면인 다른 표면 부분에 평행한 평탄면으로 되어 있다. 또한, 이 패임은 극히 얕아, 예컨대 50nm 미만, 바람직하게는 30 내지 40nm의 깊이를 가지고 있다. 또한, 플라즈마 조사부는, 에칭 곤란부로서 형성되면, 움푹 패여 있을 필요는 없다.
웨트 에칭을 개시하면, 도 3b에 도시된 바와 같이, 비 플라즈마 조사부(20B)의 표면에 작은 파셋이 형성되어 간다. 이 시점에서는, 플라즈마 조사부(20A)에는 에칭이 진행되지 않는다. 이 상태의 n형 반도체층(11)의 표면을 소자의 상면에서 봤을 때의 모식도를 도 4a에 도시한다.
더욱 에칭을 진행하면, 도 3c에 도시된 바와 같이, 비 플라즈마 조사부(20B)에 대하여는 계속적으로 에칭이 진행된다. 나아가, 비 플라즈마 조사부(20B)에서 플라즈마 조사부(20A)의 밑으로 에칭액이 진입하여, 플라즈마 조사부(20A)의 밑에 들어가도록, 에칭(사이드 에칭이라고도 한다)이 진행된다. 이 상태의 n형 반도체층(11)의 표면을 소자의 상면에서 봤을 때의 모식도를 도 4b에 도시한다.
더욱 에칭을 진행하면, 도 3d에 도시된 바와 같이, 각 직선군의 교점 부분(IS) 즉 플라즈마 조사부(20A)에서 가장 떨어진 부분을 꼭지점(20C)으로 하는 육각뿔형의 돌기(20)가 형성된다. 또한, 형성된 돌기(20)의 바닥면은, 비 플라즈마 조사부(20B)에 대응하는 부분을 꼭지점(20D)로 하는 정육각형의 형상을 가진다. 돌기(20)는, 균일한 형상을 가지고, n형 반도체층(11)의 표면에 최밀 충진 배열을 이루며 형성된다. 이 상태의 n형 반도체층(11)의 표면 즉 요철구조면(21)을 소자의 상면에서 봤을 때의 모식도를 도 4c에 도시한다. 이와 같이, 반도체층 구조(14)의 표면에는 육각뿔형의 돌기(20)로 이루어진 요철구조면(21)이 형성된다. 또한, 최밀충진배열이란, 도 4c에 도시된 바와 같이, 평면 상에 육각형형의 바닥면을 가지는 복수의 마이크로 콘(20)이 간격 없이 늘어선 배열을 말하며, 소위 허니컴(honeycomb)형의 배열을 말한다.
본 실시예에 있어서는, n형 반도체층(11)의 점형의 에칭 용이부(20B)를 형성하고, 다른 n형 반도체층(11)의 표면 부분에는 상대적으로 에칭이 진행되기 힘든 에칭 곤란부(20A)를 형성하여, 그 후 에칭을 수행한다. 에칭할 때 안정적으로 n형 반도체층(11)의 c-면에 돌기(20)를 형성할 수 있다. 따라서, 균일한 형상을 가지고, 최밀충진배열을 이루고 있는 돌기(20)로 이루어진 요철구조면(21)을 높은 신뢰성으로 형성할 수 있다. 이에 의하여 n형 반도체층(11)의 표면 즉 광 추출면(21)에서 많은 광을 추출하는 것이 가능해지고, 고휘도, 고신뢰성 또한 고 광 추출 효율인 반도체 발광 소자를 제공할 수 있다.
도 5는, 본 실시예의 변형예에 관한 반도체 발광 소자의 제조 방법에 있어서 에칭 용이부의 형성 공정에 관하여 설명하는 도이다. 도 5는, 본 변형예에 있어서 에칭 용이부를 형성하기 위한 마스크층이 형성된 상태의 n형 반도체층(11)의 상면도를 도시하고 있다. 이해의 용이를 위하여, 마스크층(19)의 마스크부(19B)에는 음영을 처리하였다.
본 변형예의 반도체 발광 소자의 제조 방법은, 에칭 용이부의 형성 공정을 제외하고는, 실시예 1의 반도체 발광 소자의 제조 방법과 동일한 공정을 가진다. 본 변형예에 있어서는, 에칭 용이부를 형성하는 공정에 있어서 마스크층(19)의 마스크부(19B)의 형상, 마스크부(19B)에서 노출된 n형 반도체층(11)의 표면 부분(11B) 및 형성된 에칭 용이부의 패턴이 상이하다.
도 5에 도시된 바와 같이, 본 변형예에 있어서 마스크층(19)의 마스크부(19B)는, 허니컴형의 패턴을 가지고 있다. 구체적으로는, 마스크부(19B)는, 반도체층 구조(14)의 표면의 결정 방향 중, [11-20] 방향에 평행하고 또한 등간격으로 배열된 복수의 직선으로 이루어진 제1 직선군(L1), [2-1-10] 방향에 평행하고 또한 제1 직선군(L1)과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제2 직선군(L2), [1-210] 방향에 평행하고 또한 제1 및 제2 직선군(L1 및 L2)과 동일한 간격으로 배열된 제3 직선군 (L3)에 의하여 표면을 정삼각형의 격자(GD)로 이루어진 메쉬형으로 구획했을 때, 그 격자(GD)의 꼭지점의 각각을 중심으로 하는 정육각형의 변 부분을 구성하여 허니컴형의 패턴을 가지도록 형성된다.
본 변형예의 마스크부(19B)는, 실시예 1의 마스크부(19A)를 인접하는(가장 가까운 거리의) 3개의 마스크부(19A)에 각각 직선으로 연결된 구성에 해당한다. 즉, 본 변형예의 마스크부(19B)(즉 에칭 용이부가 되는 부분)은, 실시예 1의 마스크부(19A)와 가장 인접하는 마스크부(19A)의 각각을 직선으로 연결한 허니컴형의 패턴을 가진다.
또한, 본 실시예와 동일하게, 본 변형예에 있어서도, 반도체층 구조(14)의 표면을, 반도체층 구조(14)의 표면의 결정 방향 중 [1-100] 방향에 평행하고 또한 등간격으로 배열된 복수의 직선으로 이루어진 제1 직선군(L1A), [10-10] 방향에 평행하고 또한 제1 직선군(L1A)과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제2 직선군(L2A), [0-110] 방향으로 평행하고 또한 제1 직선군(L1A) 및 제2 직선군(L2A)과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제3 직선군(L3A)에 의하여 n형 반도체층(11)의 표면을 정삼각형의 격자(GD)로 이루어진 메쉬형으로 구획하여 이에 의하여 마스크부(19B)를 형성하여도 좋다.
도 6a 내지 c는, 본 변형예의 에칭 공정에 있어서 마이크로 콘의 형성 공정을 설명하는 도이다. 도 6a 내지 c는, 에칭 공정에 있어서 n형 반도체층(11)의 표면을 시계열에 따라 모식적으로 도시한 상면도이다.
본 변형예에 있어서는, 에칭을 개시하면, 도 6a에 도시된 바와 같이, 마스크부(19B)에 대응하는 비 플라즈마 조사부(에칭 용이부)(20E)에서 에칭 곤란부 즉 플라즈마 조사부(20F)의 밑에 들어가도록 에칭이 진행된다. 비 플라즈마 조사부(20E)는 허니컴형으로 형성되어 있기 때문에, 비 플라즈마 조사부(20E)의 굴곡 부분 즉 인접한 비 플라즈마 조사부(20E)과의 교점 부분에서 방사상으로 에칭이 진행되는 동시에, 비 플라즈마 조사부(20E)의 직선 부분에서 선형으로 에칭이 진행된다. 따라서, 본 변형예에 있어서는, 에칭은 비 플라즈마 조사부(20E)에서 약 원 형상을 이루며 진행되어 간다.
에칭이 진행되면, 도 6b에 도시된 바와 같이, 마이크로 콘의 측면 부분(20G) 즉 C-면 이외의 결정면(파셋)이 형성되어 간다. 또한, 에칭에 의하여 c-면이 존재하지 않게 되면, 에칭이 극단적으로 진행되지 않게 된다. 따라서, 에칭이 진행되어 일단 측면 부분(20G)이 형성되면, 그 이상 에칭이 진행되지 않게 된다.
최종적으로는, 도 6c에 도시된 바와 같이, 비 플라즈마 조사부(20E)를 변으로 하는 정육각형의 형상을 가지는 바닥면을 가지고, 플라즈마 조사부(20F)의 각 중심 부분인 각 직선군의 교점 부분을 꼭대기 꼭지점으로 하는 육각뿔형의 돌기(20)가 형성된다. 이와 같이, 반도체층 구조(14)의 표면에는 육각뿔형의 돌기(20)로 이루어지는 요철구조면(21)이 형성된다.
본 변형예에 있어서는, 에칭 용이부(20E)가 허니컴형으로 형성된다. 본 변형예에 있어서 에칭 용이부(20E)는, 실시예 1의 점형의 에칭 용이부(20B)에 비하여 큰 면적을 가지고 있다. 따라서, 짧은 에칭 시간에 돌기(20) 즉 요철구조면(21)을 형성할 수 있다.
도 7a 및 b는, 본 실시예의 반도체 발광 소자의 제조 방법에 의하여 제작된 반도체 발광 소자(10)의 광 추출면(즉 반도체층 구조(14)의 C-면)(21)에 형성된 돌기(20)의 상세 형상을 설명하는 도이다. 도 7a는, 돌기(20)의 상면시에 있어서 확대도이다. 또한 도 7b는, 도 7a의 W-W선을 따른 단면도이다.
전술하였듯이, 반도체층 구조(14)의 표면은, 육각뿔의 형상을 가지는 돌기(20)로 이루어진 요철면 구조를 가지고 있다. 또한, 돌기(20)는, 반도체층 구조(14)의 표면을, 각 직선군(L1 내지 L3)에 의하여 정삼각형의 단위 격자(GD)로 이루어진 메쉬형으로 구획했을 때, 해당 단위 격자(GD)의 꼭지점을 중심으로 하는 정육각형의 밑면을 가지는 육각뿔의 형상을 가지고 있다. 구체적으로는, 도 7a에 도시된 바와 같이, 해당 육각뿔 형상의 돌기(20)의 꼭대기 꼭지점(20C)의 위치는, 상면시에 있어서 각 직선군의 교점의 위치, 즉 단위 격자(GD)의 정점의 위치에 대응한다. 또한, 돌기(20)의 바닥면은 에칭 용이부(20B)에 대응하는 부분을 꼭지점(20D)로 하는 정육각형의 형상을 가지고 있다.
도 7a 및 b에 도시된 바와 같이, 돌기(20)의 측변 부분(옆 모서리 부분)(20K)은, 오목부 구조(골짜기 구조)를 가지고 있다. 또한, 돌기(20)의 6개 측면 부분(즉 육각뿔의 각뿔면 부분)(20J)은, 이등변삼각형의 형상을 가지고 있어, 그 꼭지점 부분은 함께 돌기(20)의 꼭지점(20C)이 된다. 돌기(20)의 측면 부분(20J)의 등변은, 오목부 구조를 가지는 측변 부분(20K)을 통하여, 인접하는 측면 부분(20J)의 등변에 접한다. 또한, 도 7b에 도시된 바와 같이, 돌기(20)의 측변 부분(20K)은, 골짜기부(오목부)(20L)가 산부(볼록부)(20M 및 20N)에 둘러싸인 구조를 가지고 있다.
실시예 2
도 8은, 실시예 2의 반도체 발광 소자의 제조 방법에 있어서 에칭 용이부를 형성하는 공정을 설명하는 도이다. 실시예 2의 반도체 발광 소자의 제조 방법은, 에칭 용이부를 형성하는 공정을 제외하고는, 실실예 1의 반도체 발광 소자의 제조 방법과 동일한 공정을 가지고 있다. 도 8은, 실시예 1에 있어서 에칭 용이부 형성 공정 후를 도시하는 도 3a에 대응한 실시예의 에칭 용이부 형성 공정 후의 n형 반도체층(11)의 표면을 도시하는 단면도이다.
본 실시예에 있어서는, 에칭 용이부를 형성하는 공정에 있어서, n형 반도체층(11)의 표면(c-면)에 복수의 개구부(30B)로 이루어지는 개구 패턴을 가지는 금속막(30)을 형성하는 것을 특징으로 한다. 본 실시예에 있어서는, 금속막(30)의 재료로서, Ag를 사용하였다. 또한, 금속막(30)의 형성에는 스퍼터법을 사용하였다. 금속막(30)의 개구부(30B)는, 실시예 1에 있어서 비 플라즈마 조사부(20B)와 동일한 배치 형태가 되도록, 예컨대 포토리소그래피를 사용하였다.
본 실시예에 있어서는, 에칭 곤란부는 금속막(30)에 있어서 금속 재료가 형성된 부분(30A)가 되고, 에칭 용이부는 금속막(30)의 개구부(30B)에서 노출된 n형 반도체층(11)의 부분이 된다. 또한, 에칭 용이부는 점형의 패턴을 가지도록 형성된다.
본 실시예에 있어서는, 에칭 곤란부의 형성에 금속 재료를 사용한다. 이 경우, 에칭 곤란부에 있어서는 에칭이 거의 완전히 진행되지 않는다. 따라서, 본 실시예에 있어서는, 에칭 공정시에는 에칭 용이부(n형 반도체층의 노출된 부분)에서만 에칭이 진행된다. 따라서, 실시예 1에 비하여 에칭 속도가 길어지지만, 안정된 돌기의 형성이라는 과제는 실시예 1과 동일하게 해결할 수 있다.
또한, 본 실시예에 있어서는 금속막(30)의 재료에 Ag를 사용한 경우에 대하여 설명했지만, 금속막(30)의 재료는 Ag를 사용한 경우에 한정되는 것은 아니다. 예를 들어, Ag 대신 Pt, Ti, Au 등의 재료를 금속막의 재료로 사용하여도 좋다. 또한, 금속막의 형성에 스퍼터법을 사용하는 경우에 대하여 설명했지만, 예를 들어, 금속막의 형성에 전자 빔 증착 등의 형성 방법을 사용하여도 좋다.
또한, 본 실시예에 있어서는 금속 재료를 사용한 에칭 곤란부를 형성하는 경우에 대하여 설명했지만, 금속 재료를 사용하는 경우에 한정되지 않는다. 예를 들어, 금속막(30) 대신, SiO2, SiN 등의 절연 재료로 이루어지는 절연막 또는 폴리이미드 등의 수지막을 형성함으로써 에칭 곤란부를 형성하여도 좋다.
또한, 본 실시예에 있어서는, 점형의 개구부(30B)(즉 에칭 용이부가 되는 부분)을 가지는 금속막(30)을 형성하는 경우에 대하여 설명했지만, 실시예 1의 변형예와 동일하게, 허니컴형의 패턴을 가지는 금속막을 형성하여도 좋다.
상술한 실시예에 있어서는, 원형의 에칭 용이부를 점형의 패턴으로 형성하는 경우에 대하여 설명했지만, 점형의 에칭 용이부의 형상은 원형이 아니어도 좋다. 예를 들어, 에칭 용이부는 다각형상 또는 타원형상을 가져도 좋다.
또한, 점형의 에칭 용이부(20B)의 직경이 300nm인 경우에 대하여 설명했지만, 에칭 용이부(20B)의 직경은 300nm에 한정되는 것은 아니다. 에칭 용이부(20B)는, 마이크로 콘의 형상 및 크기의 제어성을 고려하면, 50 내지 1000nm의 직경을 가지는 것이 바람직하다. 예컨대, 에칭 용이부(20B)의 직경이 50nm보다 작은 경우, 에칭 속도가 큰 폭으로 작아지고, 1000nm보다 큰 경우, 마이크로 콘의 형성이 불안정해질 가능성이 있기 때문이다.
또한, 상기 실시예에서는, 육방정계의 결정 구조를 가지는 GaN계의 반도체 발광 소자의 경우에 대하여 설명했지만, 다른 결정계의 반도체 발광 소자의 제조 방법에도 동일하게 적용 가능하다.
상술한 바와 같이, 본 실시예에 관한 반도체 발광 소자의 제조 방법은, 반도체 구조층의 표면에, 반도체 구조층의 표면의 결정 방향에 기반하여 배치된 에칭 용이부를 형성하는 공정과, 반도체 구조층의 표면에 웨트 에칭을 수행하여, 반도체 구조층의 표면에, 반도체 구조층의 결정 구조에서 유래한 복수의 돌기로 이루어지는 요철 구조면을 형성하는 구조를 포함한다.
따라서, 규칙적으로 배열되고 또한 크기가 일정한 돌기를 균일 및 안정되게 형성하여, 광 추출 효율이 높은 고휘도인 반도체 발광 소자를 제공할 수 있다. 또한, 과도하게 에칭이 진행되거나 리크 전류의 발생 등에 의한 신뢰성의 저하를 방지하고, 고신뢰성의 반도체 발광 소자를 제공할 수 있다.
10 반도체 발광 소자
14 반도체 구조층
20B, 30B 에칭 용이부
20 돌기
21 요철 구조면
L1, L1A 제1 직선군
L2, L2A 제2 직선군
L3, L3A 제3 직선군
GD 단위 격자

Claims (7)

  1. 반도체 구조층을 포함하는 반도체 발광 소자의 제조 방법으로서,
    상기 반도체 구조층의 표면에, 상기 반도체 구조층의 상기 표면의 결정 방향에 기반하여 배치된 에칭 용이부를 형성하는 공정; 및
    상기 반도체 구조층의 상기 표면에 웨트 에칭을 수행하여, 상기 반도체 구조층의 상기 표면에, 상기 반도체 구조층의 결정 구조에서 유래한 복수의 돌기로 이루어진 요철 구조면을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  2. 청구항 1에 있어서,
    상기 반도체 구조층은 육방정계의 결정 구조를 가지고, 상기 반도체 구조층의 상기 표면은 C-면이고,
    상기 에칭 용이부는, 상기 반도체 구조층의 상기 표면의 결정 방향 중, [11-20] 방향에 평행하고 또한 등간격으로 배열된 복수의 직선으로 이루어진 제1 직선군, [2-1-10] 방향에 평행하고 또한 상기 제1 직선군과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제2 직선군, [1-210] 방향에 평행하고 또한 상기 제1 및 제2 직선군과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제3군에 의하여 상기 표면을 정삼각형의 격자로 이루어진 메쉬형으로 구획했을 때, 상기 정삼각형의 상기 격자의 중심의 각각 상에 형성되는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  3. 청구항 1에 있어서,
    상기 반도체 구조층은 육방정계의 결정 구조를 가지고, 상기 반도체 구조층의 상기 표면 C-면이고,
    상기 에칭 용이부는, 상기 반도체 구조층의 상기 표면의 결정 방향 중, [1-100] 방향에 평행하고 또한 등간격으로 배열된 복수의 직선으로 이루어진 제1 직선군, [10-10] 방향에 평행하고 또한 상기 제1 직선군과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제2 직선군, [0-110] 방향에 평행하고 또한 상기 제1 및 제2 직선군과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제3군에 의하여 상기 표면을 정삼각형의 격자로 이루어진 메쉬형으로 구획했을 때, 상기 정삼각형의 상기 격자의 중심의 각각 상에 형성되는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 에칭 용이부는, 상기 에칭 용이부와 인접한 상기 에칭 용이부의 각각을 직선으로 연결한 허니컴 형상의 패턴을 가지도록 형성되는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 하나의 항에 있어서,
    상기 에칭 용이부를 형성하는 공정은,
    상기 반도체 구조층의 상기 표면에, 상기 에칭 용이부의 형성 위치에 대응하는 마스크부를 가지는 마스크층을 형성하는 공정;
    상기 마스크층에서 노출된 상기 반도체 구조층의 상기 표면에, 불활성 가스에 의한 플라즈마 조사를 수행하는 공정; 및
    상기 마스크층을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  6. 청구항 1 내지 청구항 4 중 어느 하나의 항에 있어서,
    상기 에칭 용이부를 형성하는 공정은,
    상기 반도체 구조층의 상기 표면에, 상기 에칭 용이부의 형성 위치에 대응하는 개구부를 가지는 금속막, 절연막 또는 수지막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  7. 육방정계의 결정 구조를 가지는 반도체 구조층을 포함하는 반도체 발광 소자로서,
    상기 반도체 구조층의 표면은 C-면이고,
    상기 반도체 구조층의 상기 표면은, 상기 반도체 구조층의 상기 표면의 결정 방향 중, [11-20] 방향에 평행하고 또한 등간격으로 배열된 복수의 직선으로 이루어진 제1 직선군, [2-1-10] 방향에 평행하고 또한 상기 제1 직선군과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제2 직선군, [1-210] 방향에 평행하고 또한 상기 제1 및 제2 직선군과 동일한 간격으로 배열된 복수의 직선으로 이루어진 제3군에 의하여 상기 표면을 정삼각형의 격자로 이루어진 메쉬형으로 구획했을 때, 상기 정삼각형의 상기 격자의 꼭지점의 각각을 중심으로 하는 정육각형의 밑면을 가지는 육각뿔 형상의 돌기로 이루어지는 요철면 구조를 가지고,
    상기 돌기의 각각의 측변 부분은 오목부 구조를 가지는 것을 특징으로 하는 반도체 발광 소자.
KR1020167003439A 2013-08-09 2014-08-01 반도체 발광 소자 및 그 제조 방법 KR102275446B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013166465A JP6231810B2 (ja) 2013-08-09 2013-08-09 半導体発光素子及びその製造方法
JPJP-P-2013-166465 2013-08-09
PCT/JP2014/070387 WO2015019969A1 (ja) 2013-08-09 2014-08-01 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20160042423A true KR20160042423A (ko) 2016-04-19
KR102275446B1 KR102275446B1 (ko) 2021-07-09

Family

ID=52461303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167003439A KR102275446B1 (ko) 2013-08-09 2014-08-01 반도체 발광 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9601664B2 (ko)
EP (1) EP3032592A4 (ko)
JP (1) JP6231810B2 (ko)
KR (1) KR102275446B1 (ko)
CN (1) CN105453279B (ko)
WO (1) WO2015019969A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120102020A (ko) * 2011-03-07 2012-09-17 스탄레 덴끼 가부시키가이샤 광반도체소자 및 광반도체소자의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
US7161188B2 (en) 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
US8080480B2 (en) 2007-09-28 2011-12-20 Samsung Led Co., Ltd. Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
US8390010B2 (en) 2010-03-25 2013-03-05 Micron Technology, Inc. Solid state lighting devices with cellular arrays and associated methods of manufacturing
US9287452B2 (en) * 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
TWI422068B (zh) * 2011-02-18 2014-01-01 Univ Nat Cheng Kung 粗化方法及具粗化表面之發光二極體製備方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120102020A (ko) * 2011-03-07 2012-09-17 스탄레 덴끼 가부시키가이샤 광반도체소자 및 광반도체소자의 제조방법

Also Published As

Publication number Publication date
US9601664B2 (en) 2017-03-21
KR102275446B1 (ko) 2021-07-09
JP6231810B2 (ja) 2017-11-15
WO2015019969A1 (ja) 2015-02-12
JP2015035539A (ja) 2015-02-19
US20160204309A1 (en) 2016-07-14
EP3032592A4 (en) 2017-01-18
EP3032592A1 (en) 2016-06-15
CN105453279B (zh) 2018-07-06
CN105453279A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US9281445B2 (en) Methods of fabricating light emitting diodes by masking and wet chemical etching
JP5196403B2 (ja) サファイア基板の製造方法、および半導体装置
US9172000B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2009231689A (ja) 半導体発光素子及びその製造方法
US20160079474A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2006196693A (ja) 半導体素子の形成方法および半導体素子のマウント方法
JP2010074090A (ja) 発光素子、発光素子用サファイア基板及び発光素子用サファイア基板の製造方法
KR101344646B1 (ko) 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법
JP2010147164A (ja) 半導体素子の製造方法
US9287366B2 (en) III nitride semiconductor device and method of producing the same
US9680048B2 (en) Method for producing a radiation-emitting semiconductor component
JP6001476B2 (ja) 半導体発光素子の製造方法
KR102275446B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR101060975B1 (ko) 에어갭을 구비하는 발광소자 및 그 제조방법
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
KR101005301B1 (ko) 발광소자 및 이의 제조 방법
KR20100021243A (ko) 발광 소자 및 이의 제조 방법
KR20090051626A (ko) 반도체 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant