KR20160000558A - 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 - Google Patents
반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 Download PDFInfo
- Publication number
- KR20160000558A KR20160000558A KR1020140077564A KR20140077564A KR20160000558A KR 20160000558 A KR20160000558 A KR 20160000558A KR 1020140077564 A KR1020140077564 A KR 1020140077564A KR 20140077564 A KR20140077564 A KR 20140077564A KR 20160000558 A KR20160000558 A KR 20160000558A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- growth
- protrusion
- semiconductor layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 243
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 150000001875 compounds Chemical class 0.000 claims abstract description 15
- 229910002601 GaN Inorganic materials 0.000 claims description 38
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 35
- 229910052594 sapphire Inorganic materials 0.000 claims description 25
- 239000010980 sapphire Substances 0.000 claims description 25
- 238000000926 separation method Methods 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 258
- 230000000873 masking effect Effects 0.000 description 30
- 230000008569 process Effects 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 150000004767 nitrides Chemical class 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 208000012868 Overgrowth Diseases 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002942 anti-growth Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 반도체 성장용 템플릿 상에 성장된 에피층으로부터 기판을 용이하게 분리할 수 있는 구조를 갖는 반도체 성장용 템플릿, 기판 분리 방법과 이를 이용한 발광소자 제조 방법에 관한 것이다. 본 발명에 따른 반도체 성장용 템플릿은 성장면에 화합물 반도체층을 성장시키고, 성장된 화합물 반도체층을 스트레스를 이용하여 상기 성장면으로부터 분리하기 위한 반도체 성장용 템플릿에 있어서, 상기 반도체 성장용 템플릿은, 상기 화합물 반도체층의 성장이 가능한 성장면을 포함하는 메쉬 구조의 돌출부와, 상기 돌출부에 의해 서로 분리되고, 상기 화합물 반도체층이 성장되지 않도록 표면처리된 비성장면을 포함하는 복수개의 오목부를 가지는 기판을 포함하되, 상기 성장면의 전체 면적은 상기 기판 전체 면적에 대해 40% 이하이다.
Description
본 발명은 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 반도체 성장용 템플릿 상에 성장된 에피층으로부터 기판을 용이하게 분리할 수 있는 구조를 갖는 반도체 성장용 템플릿, 기판 분리 방법과 이를 이용한 발광소자 제조 방법에 관한 것이다.
발광 다이오드는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 발광소자로서, 최근, 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 사용되고 있다.
발광소자, 특히, 발광 다이오드는 전극 형성위치에 따라서 수평형 발광 다이오드와 수직형 발광 다이오드 등으로 분류될 수 있다.
수평형 발광 다이오드는 제조 방법이 비교적 간단하나, 하부 반도체층의 전극을 형성하기 위하여 활성층의 일부를 제거하므로 발광 면적이 감소한다. 또한, 전극들의 수평 배치로 인한 전류쏠림현상이 발생하여 발광 다이오드의 발광 효율이 감소된다. 뿐만 아니라, 수평형 발광 다이오드의 성장기판으로 사파이어 기판이 가장 폭 넓게 사용되는데, 사파이어 기판은 열전도성이 낮아서 발광 다이오드의 열방출이 어렵다. 이에 따라, 발광 다이오드의 접합 온도가 높아지며, 상기 발광 다이오드의 내부 양자 효율이 저하된다.
상기와 같은 수평형 발광 다이오드가 갖는 문제점을 해결하기 위하여, 수직형 발광 다이오드 또는 플립칩형 발광 다이오드가 개발되고 있다.
수직형 발광 다이오드는 전극이 상하 배치되고 사파이어 기판과 같은 성장기판이 분리되므로, 수평형 발광 다이오드가 갖는 문제를 해소할 수 있다. 또한, 플립칩형 발광 다이오드는 금속 범프 등에 의해 전극이 서브마운트에 직접적으로 접촉되므로, 수평형 발광 다이오드에서의 낮은 열방출 효율로 인하여 발생되는 문제점들이 개선될 수 있다.
한편, 수직형 발광 다이오드는 전극이 상하 배치되므로, 제조 시 기판을 분리하는 공정이 추가로 요구된다. 또한, 플립칩형 발광 다이오드에 있어서도, 발광 효율을 향상시키기 위하여 기판을 분리하는 기술이 적용된다. 일반적으로, 기판 분리를 위하여 주로 레이저 리프트 오프(Laser Lift-off; LLO) 기술이 사용되며, 최근, 화학적 리프트 오프(Chemical Lift-off; CLO) 기술, 스트레스 리프트 오프(stress Lift-off; SLO) 기술 등이 연구 개발되고 있다.
레이저 리프트 오프를 이용하여 기판을 분리할 경우, 강한 에너지의 레이저로 인하여 반도체층에 크랙이 발생할 수 있고, 반도체층과 동종 물질의 기판을 사용할 경우(예컨대, 질화갈륨 반도체층과 질화갈륨 기판)에는, 기판과 반도체층 간의 에너지 밴드갭 차이가 작아 레이저 리프트 오프 방법을 적용하는 것이 어렵다. 화학적 리프트 오프의 경우, 기판과 반도체층 사이를 화학 식각 시키는 과정에서의 낮은 공정 재현성으로 인하여 공정 수율이 일정하지 않으며, 또한, 화학 식각 수행에 장시간이 소요되어 전체 발광 다이오드 제조 공정성을 떨어뜨린다.
상술한 레이저 리프트 오프와 화학적 리프트 오프의 단점을 극복하고자, 최근에 스트레스 리프트 오프를 이용하여 기판을 분리하는 기술이 다양하게 연구되고 있다. 스트레스를 이용하여 기판을 분리하는 경우, 기판과 에피층 사이에 스트레스를 인가하여 수 내지 수십 ㎛ 두께의 에피층을 기판으로부터 분리하여야 한다.
그런데, 스트레스 리프트 오프를 이용하여 기판을 분리하는 공정은 현재 양산 공정에 적용하기 어렵다. 그 이유는, 상술한 바와 같이, 기판으로부터 에피층을 분리할 때 인가되는 스트레스가 에피층에도 전달되어 에피층의 스트레인 및 크랙 등을 발생시킨다. 이로 인해 기판으로부터 분리된 에피층의 결정질이 저하되고, 이는 곧 상기 에피층을 이용하여 제조된 발광소자의 광량 저하 및 신뢰성 저하를 야기한다. 또한, 에피층의 어느 부분에서 어느 정도로 데미지가 발생할지 예측하는 것이 어렵기 때문에, 공정의 신뢰성 및 수율에도 악영향을 끼친다. 뿐만 아니라, 기판 분리 시 인가되는 스트레스는 기판에도 전달되는데, 이에 따라 질화갈륨 기판과 같은 취성이 높으면서 고가인 기판 분리에는 스트레스 리프트 오프를 적용하기 어렵다.
이와 같은 바, 스트레스 리프트 오프를 이용하여 기판을 에피층으로부터 분리하는 공정을 적용하여 발광소자 등의 반도체 소자를 제조하는 방법을 양산 공정에 적용하기 위해서는, 높은 공정 신뢰성 및 수율을 제공할 수 있는 기판 분리 방법이 요구된다.
한편, 스트레스 리프트 오프를 이용하여 기판을 분리하기 위해서는, 기판과 에피층 사이에 공동이 용이하게 형성되어야 할 뿐만 아니라, 가능한 넓은 면적의 공동이 형성되어야 한다. 이에 따라, 상술한 조건을 만족시킬 수 있는 에피층 성장방법이 요구된다
종래 기술인 패턴 사파이어 기판(patterend sapphire substrates: PSS)를 이용하여 에피층을 성장시킨 경우에는 스트레스 리프트 오프를 이용한 기판 분리가 어렵다. 패턴 사파이어 기판은 그 내부 영역에 뽀족한 형상을 가지는 패턴과 상기 패턴 이외의 평면 부분을 포함하고, 상기 평면 부분이 에피층이 성장하기 위한 뉴클리에이션 영역으로 사용된다. 즉, 패턴 사파이어 기판을 이용하여 에피층을 형성시킨 경우에는, 기판과 에피층 사이에 공동이 형성되기 어렵다.
또한, 또 다른 에피층 성장 방법으로 에피택셜 수평 과성장법 (Epitaxial Lateral Overgrowth; ELOG) 및 펜데오(pendeo)법이 있다. 에피택셜 수평 과성장법(Epitaxial Lateral Overgrowth; ELOG) 및 펜데오(pendeo)법은 사파이어 기판과 접촉되는 질화갈륨층의 면적을 줄이면서, 질화갈륨층을 측면 성장시켜 결함밀도를 줄이는 방법이다.
종래 기술인 한국 공개특허 10-2012-0116670호에는 내부에 하나 이상의 캐비티가 형성된 질화물층을 측면 성장 방식에 의하여 성장시키고, 이를 분리하여 질화물 기반 수직형 발광 다이오드를 제조하는 제조방법이 개시되어 있다. 상기 제조방법을 검토하면, MOCVD를 이용한 측면 성장 과정은 역사다리 형상으로 성장하는 경향을 나타내므로, 단면이 삼각 형상인 캐비티가 형성된다. 이 경우, 스트레스를 이용하여 기판 분리를 하는 경우, 특정 영역에 스트레스가 집중되기 어렵고, 스트레스가 가해지는 영역이 넓으므로, 기판 및/또는 에피층에 크랙 등이 형성될 수 있다. 또한, 상기 종래 기술은 화학적 리프트 오프의 적용을 위하여, 상기 캐비티가 스트라이프 패턴으로 배치된다. 이 경우, 스트라이프 패턴의 연장 방향과 이와 수직한 방향 간의 열팽창계수가 차이가 나므로, 에피층 성장 시에 온도 균일성을 제어하기 어려울 뿐만 아니라, 기판의 뒤틀림 현상이 나타날 수 있다.
따라서, 기판과 에피층의 분리에 있어서, 기판 상에 결정 결함이 적은 에피층을 성장시킬 수 있으면서, 스트레스 리프트 오프를 이용하기 위한 최적의 공동을 형성할 수 있는 반도체 성장용 템플릿 및 이를 이용한 기판 분리 방법이 요구된다.
본 발명이 해결하고자 하는 과제는, 스트레스 리프트 오프를 적용할 수 있는 반도체 성장용 템플릿을 제공하는 것이다.
본 발명이 해결하고자 다른 하는 과제는, 스트레스 리프트 오프를 적용하여 기판을 분리하기 위한 공동을 용이하게 형성하고, 에피층과 기판에 가해지는 데미지를 최소화할 수 있는 기판 분리 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 분리가 용이하고, 균일한 특성을 가지는 에피층을 분리할 수 있는 기판 분리 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 상기 기판 분리 방법을 적용하여 제조된 발광소자의 신뢰성 및 공정 수율을 향상시킬 수 있는 발광소자 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 성장용 템플릿은 성장면에 화합물 반도체층을 성장시키고, 성장된 화합물 반도체층을 스트레스를 이용하여 상기 성장면으로부터 분리하기 위한 반도체 성장용 템플릿에 있어서, 상기 반도체 성장용 템플릿은, 상기 화합물 반도체층의 성장이 가능한 성장면을 포함하는 메쉬 구조의 돌출부와, 상기 돌출부에 의해 서로 분리되고, 상기 화합물 반도체층이 성장되지 않도록 표면처리된 비성장면을 포함하는 복수개의 오목부를 가지는 기판을 포함하되, 상기 성장면의 전체 면적은 상기 기판 전체 면적에 대해 40% 이하일 수 있다.
나아가, 서로 마주보는 상기 돌출부의 성장면 간의 거리는 상기 성장면의 너비의 5배 이상일 수 있다.
또한, 상기 메쉬 구조는 육각형의 단위 유닛을 가질 수 있다.
상기 기판은 c면 성장면을 갖는 사파이어 기판이고, 상기 육각형의 단위 유닛의 두 개의 선분은 a-방향에 평행할 수 있다.
나아가, 상기 성장면의 너비와 서로 마주보는 상기 돌출부의 성장면 간의 거리의 비 1:5 내지 1:12일 수 있다.
상기 기판은 c면 성장면을 갖는 질화갈륨 기판이고, 상기 육각형의 단위 유닛의 두 개의 선분은 a-방향과 수직일 수 있다.
상기 오목부는 상기 돌출부에 의해 정의되며, 상기 오목부는 원형일 수 있다.
상기 오목부의 바닥면 및 측면의 적어도 일부를 덮는 마스크층을 더 포함할 수 있다.
상기 마스크층은 SiO2 및 SiNx 중 적어도 하나를 포함할 수 있다.
상기 돌출부는, 상기 돌출부의 하부에서 상부 방향으로 폭이 좁아지도록 경사진 측면을 포함할 수 있다.
본 발명의 일 실시예에 따른 기판 분리 방법은 기판 상면에 메쉬 구조의 돌출부와 상기 돌출부에 의해 서로 분리된 복수개의 오목부를 형성하고, 상기 오목부와 돌출부를 덮는 마스크층을 형성하고, 상기 돌출부를 덮는 마스크층의 일부를 제거하여 상기 돌출면의 상면을 노출시키고, 상기 돌출부 상에 에피층을 형성함과 아울러, 상기 오목부 영역을 공동으로 형성하고, 상기 에피층으로부터 상기 기판을 분리하는 것을 포함하되, 상기 돌출면의 상면의 전체 면적은 상기 기판 면적에 대해 40% 이하일 수 있다.
또한, 서로 마주보는 상기 돌출부의 상면 간의 거리는 상기 돌출부의 상면의 너비의 5배 이상일 수 있다.
나아가, 상기 메쉬 구조는 육각형의 단위 유닛을 가질 수 있다.
상기 기판은 c면 성장면을 갖는 사파이어 기판이고, 상기 육각형의 단위 유닛의 두 개의 선분은 a-방향과 평행일 수 있다.
또한, 상기 돌출부의 상면의 너비와 서로 마주보는 상기 돌출부의 상면 간의 거리의 비는 1:5 내지 1:12일 수 있다.
상기 기판은 c면 성장면을 갖는 질화갈륨 기판이고, 상기 육각형의 단위 유닛의 두 개의 선분은 a-방향과 수직일 수 있다.
상기 오목부는 상기 돌출부에 의해 정의되며, 상기 오목부는 원형일 수 있다.
상기 에피층으로부터 상기 기판을 분리하는 것은, 상기 기판과 상기 에피층 사이에 스트레스를 가하는 것을 포함할 수 있다.
상기 돌출부 상에 에피층을 형성하기 전에, 노출된 상기 돌출부의 상면에 시드층을 형성하는 것을 더 포함할 수 있다.
상기 노출된 상기 돌출부의 상면에 시드층을 형성하는 것은, 상기 시드층 내에 복수의 미세 기공을 형성하는 것을 포함할 수 있다.
나아가, 상기 에피층은 노출된 상기 돌출부의 상면을 시드로 성장될 수 있다.
또한, 상기 기판 상부에 상기 돌출부 및 상기 오목부를 형성하는 것은. 상기 기판 상에 희생층을 형성하고, 상기 희생층을 패터닝하여 상기 돌출부 및 상기 오목부를 형성하는 것을 포함할 수 있다.
상기 돌출부 상에 에피층을 형성하는 것은, 에피택셜 수평 과성장을 통해 에피층을 형성하는 것을 포함할 수 있다.
상기 돌출부는, 상기 돌출부의 하부에서 상부 방향으로 폭이 좁아지도록 경사진 측면을 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 소자 제조 방법에 있어서, 상술한 기판 분리 방법을 포함할 수 있다.
상기 에피층은, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 및 상기 제1 및 제2 도전형 반도체층 사이에 위치하는 활성층을 포함할 수 있다.
상기 성장 기판으로부터 분리된 에피층을 분할하여 복수의 소자 단위로 분리하는 것을 더 포함할 수 있다.
나아가, 상기 복수의 소자 단위 사이의 영역 상에 위치하는 지지 기판의 영역을 분할하여, 복수의 개별 발광소자로 분리하는 것을 더 포함할 수 있다.
본 발명에 따르면, 단순화된 공정을 통해 에피층과 기판 사이에 비교적 큰 공동을 형성할 수 있고, 이에 따라, 기판 분리 과정에서 에피층과 기판에 발생되는 데미지를 최소화할 수 있다. 따라서, 본 발명의 기판 분리 방법 및 발광소자 제조 방법을 이용하여 기판으로부터 분리된 에피층을 이용하여 제조된 반도체 소자, 특히 발광 소자의 신뢰성 및 품질을 우수하게 할 수 있다. 나아가, 분리된 기판을 재사용할 수 있어서, 반도체 소자 제조 시 공정 단가가 감소될 수 있다.
또한, 본 발명에 따른 반도체 성장용 템플릿은 발광소자의 파장 분포 편차가 적은 반도체층을 성장시킬 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예들에 따른 반도체 성장용 템플릿, 기판 분리 방법 및 발광소자 제조 방법을 설명하기 위한 평면도 및 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 마스크 패턴이 형성된 기판을 설명하기 위한 단면도이다.
도 8은 기판 상에 에피택셜 수평 과성장을 통해 기판 상에 질화갈륨층이 성장되어 병합되기 전의 사진들이다.
도 9는 발광소자들의 파장분포를 나타낸 사진들이다.
도 7은 본 발명의 다른 실시예에 따른 마스크 패턴이 형성된 기판을 설명하기 위한 단면도이다.
도 8은 기판 상에 에피택셜 수평 과성장을 통해 기판 상에 질화갈륨층이 성장되어 병합되기 전의 사진들이다.
도 9는 발광소자들의 파장분포를 나타낸 사진들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 실시예들은 기판 분리 방법 및 발광소자 제조 방법에 대해 설명하고, 기판 분리 방법과 발광소자 제조 방법은 연속적으로 또는 일련의 과정을 통해 수행될 수 있다. 따라서 이하 실시예들에서는 기판 분리 방법 및 발광소자 제조 방법을 특별히 구분하지 않고 설명하며, 본 발명이 이에 한정되는 것은 아니다.
도 1 내지 도 6은 본 발명의 일 실시예들에 따른 반도체 성장용 템플릿, 기판 분리 방법 및 발광소자 제조 방법을 설명하기 위한 평면도 및 단면도들이다.
도 1의 (a)는 마스크 패턴이 형성된 기판이 평면도이고, 도 1의 (b)는 도 1의 (a)의 점선 b로 표시된 영역의 확대도이고, 도 1의 (c)는 도 1의 (a)의 A-A선에 따른 단면도이다.
도 1을 참조하면, 기판(110)을 준비하고, 기판(110) 상에 마스크 패턴(120)을 형성한다.
기판(110)은 에피층(140)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판, 스피넬 기판, 및 질화물 기판 등을 포함할 수 있다. 특히, 본 실시예에 있어서, 상기 기판(110)은 사파이어 기판 또는 질화갈륨 기판일 수 있다.
한편, 기판(110)이 상기 기판(110) 상에 성장될 에피층과 이종의 특성을 갖는 경우, 예를 들어, 에피층이 질화물계 반도체를 포함하고, 기판(110)은 사파이어 기판과 같은 이종 물질 기판인 경우, 상기 반도체 성장용 템플릿 제조 방법은 성장 기판(110) 상에 버퍼층(미도시)을 형성하는 것을 더 포함할 수 있다.
또한, 기판(110)은 다양한 성장면을 포함할 수 있고, 예컨대, c면((0001))과 같은 극성 성장면, m면((1-100)) 또는 a면((11-20))과 같은 비극성의 성장면, 또는 (20-21) 면과 같은 반극성의 성장면을 가질 수 있다. 본 실시예에 있어서, 상기 기판(110)은 c면((0001))을 성장면을 가질 수 있다.
도 1을 다시 참조하면, 마스크 패턴(120)은 마스킹 영역과 오프닝 영역을 포함할 수 있고, 상기 오프닝 영역에 의해 기판(110) 상면이 부분적으로 노출될 수 있다. 특히, 오프닝 영역이 형성된 영역은 후술하는 공정에서 에피층(140)과 기판(110) 사이에 위치하는 공동(115)으로 형성될 수 있으므로, 오프닝 영역의 크기에 따라 공동(미도시)의 크기가 결정될 수 있다. 또한, 후술하는 공정에서 에피층 성장시 병합(merge)될 수 있는 간격을 고려하여 마스킹 영역 간의 간격, 즉 오프닝 영역의 폭을 결정할 수 있다.
마스킹 영역과 오프닝 영역은 각각 하나 이상으로 형성될 수 있으며, 마스킹 영역과 오프닝 영역의 배치에 따라 마스크 패턴(120)이 소정의 패턴을 갖도록 형성될 수 있다. 본 실시예에 있어서, 마스크 패턴(120)이 포함하는 마스킹 영역은 메쉬 구조일 수 있으며, 상기 메쉬 구조는 육각형의 단위 유닛을 가질 수 있다. 상기 단위 유닛은, 복수개의 선분들과 꼭지점들을 포함할 수 있다. 상기 육각형의 단위 유닛이 반복됨으로써, 상기 마스크 패턴(120)이 형성될 수 있다. 이에 대하여는 후술한다.
도 1의 (a)를 참조하면, 기판(110)의 성장면이 c면((0001))이면, 기판(110)의 플랫 존(flat zone: fz)은 a면((11-20))이고, 상기 a면과 수직인 a-방향을 가진다. 본 실시예에 있어서, 기판(110)이 사파이어 기판인 경우에는, 상기 육각형의 단위 유닛의 선분들 중 두 개의 선분이 상기 a-방향과 평행되도록, 마스크 패턴(120)이 기판(110) 상에 배치될 수 있다.
이와 달리, 본 실시예에 있어서, 기판(110)이 질화갈륨 기판인 경우에는, 상기 육각형의 단위 유닛의 선분들 중 두 개의 선분이 상기 a-방향과 수직되도록, 마스크 패턴(120)이 기판(110) 상에 배치될 수 있다.
기판의 종류에 따라 패턴의 형태가 달라지는 이유는, 사파이어 기판 상에 성장된 질화갈륨계 반도체층은 30°회전되어 있기 때문이다. 즉, c면 성장면을 갖는 사파이어 기판 상에 질화갈륨계 반도체층이 성장되는 경우에, 상기 질화갈륨계 반도체층은 사파이어 기판과 동일한 성장면을 가지는 결정 구조로 성장된다. 그러나, 사파이어 기판과 질화갈륨계 반도체층 각각의 결정 구조가 포함하는 성장면을 c면으로 일치시키는 경우에는, 각 결정 구조가 포함하는 a면은 서로 30°회전된다. 이는 사파이어 결정 구조와 질화갈륨 결정 구조의 차이에 기인하는 것이다.
따라서, 본 실시예에 있어서, 기판(110)의 성장면인 주면이 c면이고, 플랫 존(fz)이 a면인 경우에는, 기판(110)의 종류에 따라 마스크 패턴(120)을 달리 배치한다. 이를 통해, 기판(110) 상에 형성되는 질화갈륨계 반도체층의 결정 품질을 향상시킬 수 있으며, 균일한 파장 분포를 확보할 수 있다.
도 1의 (b)를 참조하면, 점선 U는 본 실시예의 단위 유닛을 설명하기 위한 영역을 도시한다. 상술한 바와 같이, 마스크 패턴(120)이 포함하는 마스킹 영역은 메쉬 구조일 수 있으며, 상기 메쉬 구조는 육각형의 단위 유닛을 가질 수 있다. 상기 단위 유닛이 반복됨으로써, 마스크 패턴(120)이 형성될 수 있다.
상기 단위 유닛은 하나의 오프닝 영역과 오프닝 영역을 둘러싸는 마스킹 영역의 일부를 포함할 수 있으며, 여기서, 마스킹 영역의 일부는 도시한 바와 같이, 마스킹 영역의 연장방향에 따라 마스킹 영역을 이등분한 영역을 의미한다. 상기 단위 유닛은 한 변의 길이는 C, 마스킹 영역의 너비는 W, 오프닝 영역의 너비는 L로 표현될 수 있다. 이를 통해, 단위 유닛이 포함하는 마스킹 영역의 일부와 오프닝 영역 각각의 면적을 계산할 수 있다. 단위 유닛을 통해 계산된 마스킹 영역과 오프닝 영역 각각의 면적의 비는 마스크 패턴(120)이 포함하는 전체 마스킹 영역과 전체 오프닝 영역 각각의 면적의 비와 일치할 수 있다. 하나의 단위 유닛 또는 마스크 패턴(120)에서, 마스킹 영역이 차지하는 전체 면적은 기판(110) 전체 면적의 40%이하 일 수 있다.
기판(110)이 사파이어 기판인 경우에는, 마스킹 영역의 너비(W)와 오프닝 영역의 너비(L)의 비는 1:5 내지 1:12일 수 있다. 또는, 마스킹 영역이 차지하는 전체 면적은 기판(110) 전체 면적의 14 내지 31%일 수 있다. 기판(110)이 질화갈륨 기판인 경우에는, 마스킹 영역의 너비(W)과 오프닝 영역의 너비(L)의 비는 1:5 이상일 수 있다. 또는, 마스킹 영역이 차지하는 전체 면적은 기판(110) 전체 면적의 31% 이하일 수 있다. 상기 내용에 대해서는 후술하여 보다 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿의 제조 방법을 설명하기 위한 단면도들이다.
도 2의 (a)에 도시된 바와 같이, 기판(110) 상면을 패터닝하여 메쉬 구조의 돌출부(112)와 상기 돌출부에 의해 서로 분리된 복수개의 오목부(114)를 형성한다.
상기 기판(110) 상면을 패터닝하는 것은 마스크 패턴(120)의 오프닝 영역 아래 부분의 기판 영역을 부분적으로 식각하는 것을 포함할 수 있다. 이때, 기판(110)은 반응이온식각(Reactive Ion Etching; RIE)과 같은 건식 식각에 의해 패터닝될 수 있고, 따라서 마스크 패턴(120)은 건식 식각 마스크로 이용될 수 있다.
상기 돌출부(112)의 단면은 사각형으로 도시되었지만, 돌출부(112)의 형태는 이제 제한되는 것은 아니다. 따라서, 돌출부(112)의 상부는 하부보다 그 폭이 좁을 수 있다. 또한. 돌출부(112)는 돌출부(112)의 하부에서 상부 방향으로 폭이 좁아지도록 경사진 측면을 포함할 수 있다. 이 경우, 돌출부(112)의 단면은 사다리꼴일 수 있다. 또한, 돌출부(112)의 상면의 너비는 돌출부(112)의 높이보다 작을 수 있다. 이 경우에는 도시된 바와 같이 돌출부(112)의 단면은 상하로 긴 직사각형 형태를 가진다.
도 2와 도 1을 다시 참조하면, 돌출부(112)는 마스킹 영역과 대응될 수 있고, 오목부(114)는 오프닝 영역과 대응될 수 있다. 따라서, 본 실시예에 있어서, 단위 유닛은 도 1의 (c)에서 설명한 바와 유사하게, 하나의 오목부(114)와 이를 둘러싸는 돌출부(112)의 일부를 포함할 수 있으며, 여기서 돌출부(112)의 일부는 돌출부(112)의 연장방향에 따라 돌출부(112)를 이등분한 영역을 의미한다. 하나의 단위 유닛 또는 기판(110)에서, 돌출부(120)의 상면이 차지하는 면적은 기판(110) 면적의 40%이하 일 수 있다. 돌출부(120)의 상면이 차지하는 면적이 기판(110) 면적의 40%초과인 경우에는, 돌출부(120) 상면에서 성장되는 에피층과 기판(110)과의 분리가 어려울 수 있다.
또한, 서로 마주보는 돌출부(112)의 상면 간의 거리는 돌출부(112) 상면의 너비의 5배 이상일 수 있다. 돌출부(112)의 메쉬 구조는 육각형의 단위 유닛을 가질 수 있고, 기판(110)이 c면 성장면을 갖는 사파이어 기판인 경우에는, 상기 단위 유닛의 두 개의 선분은 a-방향에 평행일 수 있다. 이 경우, 돌출부(112) 상면의 너비와 서로 마주보는 돌출부(112)의 상면 간의 거리의 비는 1:5 내지 1:12일 수 있으며, 이 경우에, 돌출부(112) 상에 성장되는 에피층의 병합(merge)과 성장된 에피층의 리프트 오프(lift off) 공정이 효과적으로 이루어질 수 있다. 또한, 돌출부(112)의 상면의 전체 면적은 기판(110) 전체 면적의 14 내지 31%일 수 있다.
이와 달리, 기판(110)이 c면 성장면을 갖는 질화갈륨 기판인 경우에는, 상기 단위 유닛의 두 개의 선분은 a-방향에 수직일 수 있다.
도 2의 (b)를 참조하면, 돌출부(112)와 오목부(114)를 덮는 마스크층(130)을 형성한다.
본 실시예에서는 마스크 패턴(120)을 제거한 후 마스크층(130)이 형성된 것으로 도시하였지만, 마스크층(130)은 마스크 패턴(120)을 제거하지 않고, 마스크 패턴(120) 상에 형성될 수도 있다.
마스크층(130)은 돌출부(112)의 상면과 측면 및 오목부(114)의 바닥면과 측면을 전체적으로 덮도록 형성될 수 있다. 마스크층(130)은 산화물 또는 질화물과 같은 절연 물질을 포함할 수 있고, 증착 등의 공정을 이용하여 돌출부(112) 및 오목부(114)를 덮도록 형성될 수 있다. 예를 들어, 마스크층(130)은 SiO2 및 SiNx 중 적어도 하나를 포함하는 물질을 전자선증발(E-beam evaporation)로 기판(110) 상에 증착함으로써 형성될 수 있다. 도 6은 마스크층(130)이 전자선 증발로 기판(110) 상에 증착되는 것을 설명하기 위한 단면도이다. 도 6을 참조하면, 마스크 패턴(120) 상면 및 오목부(114)의 바닥면에 마스크층(130)이 증착될 수 있다. 이 경우, 오목부(114)의 측면의 일부는 마스크층(130)이 증착되지 않을 수 있다.
도 2의 (c)를 참조하면, 돌출부(112)를 덮는 마스크층(130)의 일부를 제거하여 돌출부(112)의 상면을 노출시킨다. 상술한 도 6과 같이, 마스크 패턴(120) 상면에 마스크층(130)이 증착된 경우에는, 마스크 패턴(120)을 제거하여 돌출부(112)의 상면을 노출시킬 수 있다. 돌출부(112)의 상면은 성장면일 수 있으며, 상기 성장면에서 에피층이 성장될 수 있다.
돌출부(112)를 덮는 마스크층(130)의 일부를 제거하는 것은, 화학적 기계적 연마(CMP)를 이용하여 마스크층(130)을 제거하면, 연마 과정에서 화학적 작용과 함께 연마 패드에 의한 물리적 작용이 동시에 마스크층(130)에서 일어남으로써 수행될 수 있다. 또한, 건식 식각 또는 습식 식각 등을 통해서 마스크층(130)을 부분적으로 제거하여 돌출부(112)의 상면, 즉 성장면을 노출시킬 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 돌출부(112) 상면을 노출시킬 수 있는 다양한 방법들이 이용될 수 있다. 이에 따라, 도 2의 (c)에 도시된 바와 같은 반도체 성장용 템플릿이 제공될 수 있다.
도 3은 반도체 성장용 템플릿 상에 에피층 및 지지 기판이 형성되는 것을 설명하기 위한 단면도들이다.
도 3의 (a)를 참조하면, 노출된 돌출부(112)의 상면에 시드층(141)을 형성한다.
상기 시드층(141)은 증착 공정을 통해 노출된 돌출부(112)의 상면에 형성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 노출된 돌출부(112) 상면에 시드층(141)을 형성할 수 있는 다양한 방법들이 이용될 수 있다. 시드층(141)은 질화갈륨을 포함하는 화합물 반도체층일 수 있다.
한편, 본 발명의 또 다른 실시예는 도 1에 도시된 것과 달리 기판(110) 상에 희생층(미도시)을 형성하는 것을 포함할 수 있다.
구체적으로 설명하면, 마스크 패턴(120)을 헝성하기 전에, 기판(110) 상에 상기 희생층을 형성할 수 있으며, 상기 희생층은 질화갈륨을 포함하는 화합물 반도체층일 수 있다. 이 후, 상기 희생층 상에 마스크 패턴(120)을 형성하고, 상기 희생층을 패터닝하여 복수의 오목부 및 돌출부를 형성할 수 있으며, 나아가, 상기 희생층의 패터닝 과정에서 기판(110)도 부분적으로 패터닝될 수 있다. 이에 따라, 기판(110)은 복수의 돌출부 및 오목부를 포함할 수 있으며, 이 때, 기판(110)의 복수의 돌출부와 마스크 패턴(120) 사이에 상기 희생층이 배치될 수 있다. 이 후, 상술한 도 4 및 도 5와 동일한 공정으로, 희생층 상의 마스크 패턴(120)을 제거하면, 기판(110)의 복수의 돌출부 상단에 배치된 희생층은 본 실시예의 시드층(141)과 동일한 역할을 수행하는 시드(seed)일 수 있다.
한편, 도시되지 않았지만, 시드층(141) 내에 복수의 미세 기공을 형성할 수 있다. 상기 미세 기공은 시드층(141)의 표면으로부터 내부로 일정 깊이까지 형성될 수 있다. 상기 미세 기공들은 ECE(electro chemical etching) 공정으로 형성할 수 있다. 상기 ECE 공정은 시드층(141)이 형성된 기판(110)을 ECE 용액에 담근 후, 전압을 인가하여 형성된 전기장에 의해 상기 미세 기공들을 형성하는 공정일 수 있다. 상기 ECE 용액은 옥산살(oxalic acid), HF 또는 NaOH 등을 포함하는 전해질 용액일 수 있다. 상기 미세 기공들의 형성 깊이 및 직경 등은 인가 전압, 공정 시간 또는 ECE 용액의 온도를 조절함으로써 조절할 수 있다.
도 3의 (b)를 참조하면, 돌출부(112) 상에 에피층(140)을 형성하고, 아울러, 오목부(114) 영역을 공동(115)으로 형성한다. 에피층(140)은 화합물 반도체층을 포함할 수 있다. 에피층(140)은 제1 도전형 반도체층(143), 활성층(145) 및 제2 도전형 반도체층(147)을 포함하며, 상기 반도체층들(143, 145, 147)은 질화갈륨계 반도체층들일 수 있다. 또한, 시드층(141) 내에 상술한 바와 같이 복수의 미세 기공이 형성된 경우에는, 상기 복수의 미세 기공이 하나로 합쳐지거나, 하나의 미세 기공이 확장되어, 하나의 기공으로 형성될 수 있다.
먼저, 돌출부(112) 상에 제1 도전형 반도체층(143)을 형성할 수 있고, 제1 도전형 반도체층(143)이 오목부(114)의 상부를 덮도록 형성됨으로써 오목부(114) 영역이 공동(115)으로 형성될 수 있다.
제1 도전형 반도체층(143)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 성장될 수 있다. 제1 도전형 반도체층(143)은 Si와 같은 n형 불순물을 포함하여 n형으로 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(143)은 n형 GaN를 포함할 수 있다. 특히, 본 실시예에 있어서 제1 도전형 반도체층(143)은 GaN을 포함할 수 있다.
제1 도전형 반도체층(143)은 단일층 또는 다중층으로 형성될 수 있고, 언도프트(un-doped)층과 도핑층을 포함할 수도 있다. 예를 들어, 제1 도전형 반도체층(143) 형성 시 언도프트층을 먼저 성장시키고, 이후 도핑층을 형성하여, 제1 도전형 반도체층(143)이 다중층을 포함하도록 할 수 있다. 이와 같이, 제1 도전형 반도체층(143)의 형성 시 초기에 언도프트층을 먼저 성장시킴으로써, 제1 도전형 반도체층(143)의 결정 품질을 개선시킬 수 있다.
또한, 제1 도전형 반도체층(143)은 돌출부(112) 상의 시드층(141)을 시드로 하여 성장될 수 있으며, 성장 과정에서 수평 성장과 수직 성장을 동반하여 성장될 수 있다. 즉, 제1 도전형 반도체층(143)은 에피택셜 수평 과성장(Epitaxial Lateral Overgrowth; ELOG)을 통해 시드층(141)을 시드로 성장될 수 있으며, 이에 따라, 하나의 시드층(141)으로부터 성장된 제1 도전형 반도체층(143)과 인접하는 다른 시드층(141)으로부터 성장된 제1 도전형 반도체층(143)이 서로 병합(merge)되어, 하나의 연속적인 제1 도전형 반도체층(143)이 형성될 수 있다. 이때, 오목부(114) 하면과 측면 일부를 덮는 마스크층(130)은 오목부(114) 표면으로부터 제1 도전형 반도체층(143)이 성장되는 것을 방지하는 성장 방지층으로서의 역할을 할 수 있다. 이에 따라, 오목부(114) 표면에서 제1 도전형 반도체층(143)이 성장되어 공동(115)의 크기가 감소하는 것을 방지할 수 있다. 즉, 본 발명에 따른 기판 분리 방법은, 공동(115)의 크기를 스트레스를 이용한 기판 분리가 가능하도록, 적절히 크기로 제어하고, 이를 유지할 수 있다.
본 실시예에 있어서, 오목부(114)의 표면으로부터 제1 도전형 반도체층(143)이 성장되는 것을 방지하기 위한 수단으로, 마스크층(130)의 배치를 예로 들었지만, 본 발명은 이에 제한되는 것이 아니다. 따라서, 상술한 마스크층(130)의 배치를 포함하는 다양한 표면 처리 방법을 통하여, 오목부(114)의 표면으로부터 제1 도전형 반도체층(143)이 성장되는 것을 방지할 수 있다. 따라서, 오목부(114)의 표면을 다양한 종류의 화학적 또는 물리적 처리 방법을 통하여, 제1 도전형 반도체층(143)이 성장되는 것을 방지할 수 있다. 이를 통해, 오목부(114)의 표면은 비성장면을 포함한다.
나아가, 제1 도전형 반도체층(143)은 연속적 또는 단속적으로 성장 조건을 변경하여 성장될 수 있다. 구체적으로, 제1 도전형 반도체층(143)은 초기에 수평 성장이 우세한 2D 성장 조건으로 성장되어 서로 인접하는 돌출부(112) 상의 시드층(141)들로부터 병합 성장된 후, 이어서 수직 성장이 상대적으로 우세한 3D 성장 조건으로 성장되어 형성될 수 있다. 예를 들어, MOCVD를 이용하여 제1 도전형 반도체층(143)을 형성하는 경우, 성장온도, 성장 압력, Ⅴ/Ⅲ 비를 조절하여 2D 성장 조건에서 3D 성장 조건으로 변화시켜 제1 도전형 반도체층(143)을 형성할 수 있다. 이때, 성장 온도를 상대적으로 낮게, 성장 압력은 상대적으로 높게, Ⅴ/Ⅲ 비는 상대적으로 높게 할수록 3D 성장 조건이 되고, 성장 온도를 상대적으로 높게, 성장 압력은 상대적으로 낮게, Ⅴ/Ⅲ 비는 상대적으로 낮게 할수록 2D 성장 조건이 될 수 있다. 또한, 에피택셜 수평 과성장으로 성장되는 반도체층은 10㎛까지 성장될 수 있으나, 이제 한정되는 것은 아니다.
제1 도전형 반도체층(143)이 시드층(141)들로부터 성장되어 병합됨으로써, 오목부(114) 영역이 공동(115)으로 형성될 수 있다. 따라서 공동(115)은 성장 기판(110)과 제1 도전형 반도체층(143) 사이에 위치할 수 있다.
본 발명에 있어서, 돌출부(112)는 메쉬 구조를 가지며, 상기 메쉬 구조는 육각형의 단위 유닛을 가질 수 있다. 상술한 바와 같이, 배치되는 기판(110)의 종류에 맞춰 돌출부(112)의 메쉬 구조가 형성되면, 에피택셜 수평 과성장을 진행할 때, 우선적으로 나타나는 질화갈륨계 반도체층의 ((11-22))면과 상기 메쉬 구조가 서로 정렬될 수 있다. 따라서, 성장되는 질화갈륨계 반도체층의 표면 에너지를 낮추어 안정적으로 에피택셜 수평 과성장을 수행할 수 있으므로, 고품질의 질화갈륨계 반도체층을 형성할 수 있다.
또한, 돌출부(112)는 서로 연결되는 메쉬 구조이므로, 반도체층을 성장되는 면을 모두 이어지게 할 수 있다. 이를 통하여, 성장되는 반도체층들의 적층결함(stacking fault)의 발생을 방지할 수 있다.
이어서, 제1 도전형 반도체층(143) 상에 활성층(145) 및 제2 도전형 반도체층(147)을 형성하여 에피층(140)을 형성할 수 있다.
활성층(145)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 제1 도전형 반도체층(143) 상에 성장될 수 있다. 또한, 활성층(145)은 다중양자우물 구조(MQW)를 포함할 수 있으며, 상기 다중 양자우물구조를 이루는 반도체층들이 원하는 피크 파장의 광을 방출하도록, 상기 반도체층들을 이루는 원소 및 그 조성이 조절될 수 있다.
제2 도전형 반도체층(147)은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있으며, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 활성층(145) 상에 성장될 수 있다. 제2 도전형 반도체층(147)은 Mg과 같은 불순물을 포함하여 p형으로 도핑되어 제1 도전형 반도체층(143)과 반대되는 도전형을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니고, 서로 반대의 경우일 수도 있다.
이하, 질화물계 반도체를 포함하는 반도체층들(143, 145, 147)과 관련된 주지 기술 내용에 대한 설명은 생략한다.
도 3의 (c)를 참조하면, 에피층(140) 상에 지지 기판(170)을 형성한다. 나아가, 지지 기판(170)과 에피층(140) 사이에 금속층(150)과 본딩층(170)을 더 형성할 수 있다.
먼저, 에피층(140) 상에 금속층(150)을 형성한다. 금속층(150)은 반사 금속층 및 베리어 금속층을 포함할 수 있다. 베리어 금속층은 반사 금속층을 덮도록 형성될 수 있다. 금속층(150)은 증착 및 리프트 오프 기술 등을 통해서 형성될 수 있다. 반사 금속층은 활성층(145)에서 방출된 광을 반사시키는 역할을 할 수 있고, 또한 에피층(140)과 전기적으로 연결된 전극 역할을 할 수도 있다. 따라서, 반사 금속층은 높은 반사도를 가지면서 오믹 접촉을 형성할 수 있는 물질을 포함하는 것이 바람직하며, 예컨대, Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 한편, 베리어 금속층은 반사 금속층과 다른 물질의 상호 확산을 방지할 수 있으며, 예컨대, Ni, Cr, Ti을 포함할 수 있다. 이에 따라, 반사 금속층의 손상에 의한 접촉 저항 증가 및 반사도 감소를 방지할 수 있다.
이어서, 금속층(150) 상에 지지 기판(170)을 형성한다. 나아가, 지기 기판(170)과 금속층(150)을 접합하는 본딩층(160)을 더 형성할 수 있다.
지지 기판(170)은 절연성 기판, 도전성 기판 또는 회로 기판일 수 있다. 예를 들어, 지지 기판(170)은 사파이어 기판, 질화갈륨 기판, 유리 기판, 실리콘카바이드 기판, 실리콘 기판, 금속 기판, 세라믹 기판 또는 PCB 기판일 수 있다.
상기 본딩층(160)은 금속 물질을 포함할 수 있고, 예를 들어, AuSn을 포함할 수 있다. AuSn을 포함하는 본딩층(160)은 지지 기판(170)과 금속층(150)을 공정 본딩(Eutectic Bonding)할 수 있다. 지지 기판(170)이 도전성 기판인 경우, 본딩층(160)은 금속층(150)과 지지 기판(170)을 전기적으로 연결한다.
이어서, 도 4를 참조하면, 에피층(140)으로부터 기판(110)을 분리한다. 이때, 에피층(140)과 기판(110)은 공동의 주변 영역에서 분리될 수 있고, 특히, 돌출부(112)의 상면에서 분리될 수 있다.
에피층(140)을 기판(110)으로부터 분리하는 것은 스트레스 리프트 오프를 이용하는 것을 포함할 수 있다. 즉, 에피층(140)을 기판(110)으로부터 분리하는 것은, 에피층(140)과 기판(110) 사이에 스트레스를 가하는 것을 포함할 수 있다. 이에 따라, 에피층(140)과 기판(110) 사이의 영역 중, 공동이 형성됨으로써 결합력이 약해진 부분에서 분리가 일어날 수 있다. 본 실시예에 따르면, 에피층(140)과 기판(110)은 돌출부(112)에 의해 결합되어 있는 형태이다. 따라서, 상기 성장 기판(110)은 공동 주변의 돌출부(112)에서 분리될 수 있다.
또한, 상술한 바와 같이 돌출부(112) 상에 복수의 미세 기공 또는 기공이 형성된 경우에는, 기판에 인가되는 스트레스의 크기를 더욱 감소시킬 수 있다.
또한, 상술한 바와 같이 돌출부(112)의 상부가 하부보다 폭이 좁은 경우, 즉, 돌출부(112)의 단면의 사다리꼴인 경우에는 돌출부(112)의 상면에 스트레스가 집중되므로, 에피층(140)과 기판(110)에 인가되는 스트레스는 상대적으로 감소한다. 따라서, 기판(110)과 에피층(140)에 크랙 및/또는 파손이 발생하지 않는다.
분리된 기판(110)은 재사용될 수 있다. 기판(110)은 기판(110) 표면에 형성된 질화갈륨 희생층(미도시) 및/또는 버퍼층(미도시)을 제거한 후 또 다른 에피층 성장을 위해 재사용될 수 있다.
한편, 도 5는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
도 5의 (a)는 본 발명의 실시예들에 따라 기판이 분리된 에피층(140)을 도시한다. 상기 에피층(140) 아래에는 지지 기판(170)이 위치한다.
도 5의 (b)를 참조하면, 에피층(140)을 패터닝하여 복수의 소자 분할 영역(310)을 형성할 수 있다. 상기 패터닝은 사진 및 식각 공정을 이용하여 수행될 수 있다. 복수의 소자 분할 영역(310)이 형성됨으로써, 에피층(140)은 복수의 소자영역(350)으로 분리될 수 있다.
도시하지 않았지만, 소자 영역(350) 상의 제1 도전형 반도체층(143) 표면에 러프니스(미도시)를 형성하여, 광 추출 효율을 개선시킬 수 있다. 또한, 소자 영역(350)을 덮는 패시베이션층(미도시)과 상기 소자 영역(350) 상에 위치하는 전극(미도시)이 더 형성될 수 있다. 상기 패시베이션층은 소자 영역(350)을 외부로부터 보호하며, 상기 패시베이션층은 소자 영역(350)의 표면을 따라 형성될 수 있다.
도 5의 (c)를 참조하면, 소자 분할 영역(310) 아래에 위치하는 지지 기판(170), 금속층(150) 및 본딩층(160)의 부분을 분할하면, 복수의 반도체 소자(300)가 제공된다. 지지 기판(170), 금속층(150) 및 본딩층(160)은 레이저 스크라이빙 등을 이용하여 분할될 수 있다.
본 실시예에서는, 기판(110)을 에피층(140)으로부터 분리하기 전에 지지 기판(170)을 먼저 형성하는 것으로 설명하나, 본 발명은 이에 한정되지 않고, 기판(110)을 분리한 후 에피층(140) 상에 지지 기판(170)을 형성할 수도 있다.
도 7은 본 발명의 다른 실시예에 따른 마스크 패턴이 형성된 기판을 설명하기 위한 단면도이다. 도 7의 (a)는 마스크 패턴이 형성된 기판이 평면도이고, 도 7의 (b)는 도 7의 (a)의 점선 b로 표시된 영역의 확대도이다.
도 7에 따른 마스크 패턴은 도 1에 따른 마스크 패턴과 마스킹 영역의 패턴 구조를 제외하고 동일하다. 따라서 중복되는 설명은 생략한다.
도 7을 참조하면, 기판(110) 상에 마스크 패턴(120)이 형성될 수 있다. 마스크 패턴(120)의 오프닝 영역은 마스킹 영역에 의해 정의되며, 오프닝 영역은 원형일 수 있다. 따라서, 본 실시예에 따른 마스크 패턴(120)을 이용하여 메쉬 구조의 돌출부 및 상기 돌출부에 의해 서로 분리된 복수개의 오목부를 형성하는 경우에, 상기 오목부는 원형으로 형성될 수 있다.
또한, 도 7의 (b)를 참조하면, 점선 U는 본 실시예의 단위 유닛을 설명하기 위한 영역을 도시한다. 본 실시예의 경우, 마스킹 영역은 메쉬 구조를 가지며, 상기 메쉬 구조는 육각형의 단위 유닛을 가질 수 있다. 상기 단위 유닛이 반복됨으로써, 마스크 패턴(120)이 형성될 수 있다. 상기 육각형의 단위 유닛은, 세 개의 원형의 오목부가 서로 마주 보는 영역의 중심 지점을 연결함으로써, 정의될 수 있다. 상기 단위 유닛의 한 변의 길이는 C, 마스킹 영역의 너비는 W, 오프닝 영역의 너비는 L로 표현될 수 있다. 이를 통해, 단위 유닛이 포함하는 마스킹 영역과 오프닝 영역 각각의 면적을 계산할 수 있다. 단위 유닛을 통해 계산된 마스킹 영역과 오프닝 영역 각각의 면적의 비는 마스크 패턴(120)이 포함하는 전체 마스킹 영역과 전체 오프닝 영역 각각의 면적의 비와 일치할 수 있다. 하나의 단위 유닛 또는 마스크 패턴(120)에서, 마스킹 영역이 차지하는 전체 면적은 기판(110) 전체 면적의 40% 이하 일 수 있다. 본 실시예에 있어서, 오프닝 영역의 너비(L)는 마스킹 영역의 너비(W)의 5배 이상 일 수 있으며, 더 나아가, 마스킹 영역의 너비(W)와 오프닝 영역의 너비(L)의 비는 1:5 내지 1:12 일 수 있다. 또한, 마스킹 영역이 차지하는 전체 면적은 기판(110) 전체 면적의 37% 이하 일 수 있으며, 더 나아가, 22 내지 37% 이하일 수 있다.
본 실시예에 따른 마스크 패턴(120)을 이용하여 메쉬 구조의 돌출부 및 상기 돌출부에 의해 서로 분리된 복수개의 오목부를 형성하는 경우에는, 본 발명의 일 실시예에서 설명한 바와 유사하게, 상기 돌출부는 마스킹 영역에 대응하고, 상기 오목부는 오프닝 영역에 대응하여 형성될 수 있다. 따라서, 돌출부 상면이 차지하는 전체 면적은 기판(110) 전체 면적의 40% 이하일 수 이다. 또한. 돌출부의 상면의 전체 면적은 기판(110) 전체 면적의 37% 이하 일 수 있으며, 더 나아가, 22 내지 37% 이하일 수 있다.
도 8은 기판 상에 에피택셜 수평 과성장을 통해 질화갈륨층이 성장되어 병합되기 전의 사진들이다. 도 8의 기판은 c면 성장면 가지는 사파이어 기판이다. 상기 사파이어 기판은 상술한 바와 마찬가지로, 상면에 메쉬 구조의 돌출부와 돌출부에 의해 서로 분리된 복수개의 오목부를 가지고, 상기 메쉬 구조는 육각형의 단위 유닛을 가진다.
도 8의 (a)는 상기 돌출부의 단위 유닛의 두 개의 선분이 a-방향에 수직인 경우를, 도 8의 (b)는 상기 돌출부의 단위 유닛의 두 개의 선분이 a-방향에 평행인 경우를 나타낸다.
도 8의 (a)와 (b)를 비교하면, 도 8의 (b)에 따라 성장된 질화갈륨층이 균일하고 안정적으로 성장됨을 알 수 있다. 따라서, 본 발명에 따른 반도체 성장용 템플릿은 결정결함이 적은 고품질의 질화갈륨층을 성장시킬 수 있다.
도 9는 발광소자들의 파장분포를 나타낸 사진들이다. 도 9의 (a)는 기판 상에 스트라이프 패턴을 가지는 돌출부 및 오목부를 이용하여 성장시킨 질화갈륨층을 포함하는 발광소자의 파장분포를 나타낸다. 도 9의 (b)는 기판 상에 본 발명에 따른 육각형의 단위 유닛을 가지는 메쉬 구조를 가지는 돌출부를 이용하여 성장시킨 질화갈륨층을 포함하는 발광소자의 파장분포를 나타낸다.
도 9의 파장분포를 통하여 표준편차(std)를 구해보면, 도 9의 (a)의 경우에는 1 내지 7 %의 표준편차를 나타내고, 도 9의 (b)의 경우에는, 1 내지 4 % 정도의 표준편차를 나타낸다. 즉, 본 발명에 따라 제조된 발광소자는 높은 파장 균일도를 가진다.
질화갈륨층의 성장에 있어서, 질화갈륨층과 성장방지층 간의 서로 다른 열팽창 계수가 문제된다. 도 9의 (a)와 같이, 기판 상에 스트라이프 패턴을 가지는 돌출부와 오목부를 형성하는 경우에, 오목부 내에 배치되는 성장 방지층 역할을 하는 마스크층 역시 스트라이프 패턴을 가진다. 이 경우, 돌출부 상에 질화갈륨층을 성장시키면, 스트라이프 방향과 평행한 방향과 수직인 방향의 성장방지층의 열팽창 계수가 차이가 나으므로, 질화갈륨층 성장 시에, 기판 내의 온도 균일도를 유지하기 어렵고, 기판 휨(bowing) 현상이 발생할 수 있다. 여기서, 기판의 휨(bowing) 현상이란 기판의 뒤틀림(warping) 현상을 포함하는 개념일 수 있다.
본 발명의 경우에는, 성장 방지층의 역할을 하는 마스크층은 서로 고립되어 있는 아일랜드 형태를 지닌다. 따라서, 상기 아일랜드 형태의 마스크층은 방향에 따른 열팽창 계수가 균일하다. 이로 인해, 상기 아일랜드 형태의 마스크층은 열팽창계수의 차이로 인한 스트레스가 웨이퍼 전면에 전달되지 않는다. 또한, 상술한 스트라이프 패턴의 마스크층을 포함하는 기판의 문제점인, 기판의 뒤틀림(warping)현상을 방지할 수 있다.
본 발명에 따른 반도체 성장용 템플릿을 통해 반도체층을 안정적으로 성장시킬 수 있으며, 성장된 반도체층을 통해 균일한 파장 분포를 가지는 발광소자들을 제조할 있다. 또한, 본 발명에 따른 기판 분리 방법은 반도체층들을 포함하는 에피층과 기판을 효과적으로 분리할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판
112: 돌출부
114: 오목부
115: 공동
120: 마스크 패턴
130: 마스크층
140: 에피층
141: 시드층
143: 제1 도전형 반도체층
145: 활성층
147: 제2 도전형 반도체층
150: 금속층
160: 본딩층
170: 지지 기판
300: 반도체 소자
310: 분할 영역
350: 소자영역
112: 돌출부
114: 오목부
115: 공동
120: 마스크 패턴
130: 마스크층
140: 에피층
141: 시드층
143: 제1 도전형 반도체층
145: 활성층
147: 제2 도전형 반도체층
150: 금속층
160: 본딩층
170: 지지 기판
300: 반도체 소자
310: 분할 영역
350: 소자영역
Claims (28)
- 성장면에 화합물 반도체층을 성장시키고, 성장된 화합물 반도체층을 스트레스를 이용하여 상기 성장면으로부터 분리하기 위한 반도체 성장용 템플릿에 있어서,
상기 반도체 성장용 템플릿은, 상기 화합물 반도체층의 성장이 가능한 성장면을 포함하는 메쉬 구조의 돌출부와, 상기 돌출부에 의해 서로 분리되고, 상기 화합물 반도체층이 성장되지 않도록 표면처리된 비성장면을 포함하는 복수개의 오목부를 가지는 기판을 포함하되,
상기 성장면의 전체 면적은 상기 기판 전체 면적에 대해 40% 이하인 반도체 성장용 템플릿. - 청구항 1에 있어서,
서로 마주보는 상기 돌출부의 성장면 간의 거리는 상기 성장면의 너비의 5배 이상인 반도체 성장용 템플릿. - 청구항 1에 있어서,
상기 메쉬 구조는 육각형의 단위 유닛을 가지는 반도체 성장용 템플릿. - 청구항 3에 있어서,
상기 기판은 c면 성장면을 갖는 사파이어 기판이고,
상기 육각형의 단위 유닛의 두 개의 선분은 a-방향에 평행인 반도체 성장용 템플릿. - 청구항 4에 있어서,
상기 성장면의 너비와 서로 마주보는 상기 돌출부의 성장면 간의 거리의 비 1:5 내지 1:12인 반도체 성장용 템플릿. - 청구항 3에 있어서,
상기 기판은 c면 성장면을 갖는 질화갈륨 기판이고,
상기 육각형의 단위 유닛의 두 개의 선분은 a-방향과 수직인 반도체 성장용 템플릿. - 청구항 1에 있어서,
상기 오목부는 상기 돌출부에 의해 정의되며, 상기 오목부는 원형인 반도체 성장용 템플릿. - 청구항 1에 있어서,
상기 오목부의 바닥면과 측면의 적어도 일부를 덮는 마스크층을 더 포함하는 반도체 성장용 템플릿. - 청구항 8에 있어서,
상기 마스크층은 SiO2 및 SiNx 중 적어도 하나를 포함하는 반도체 성장용 템플릿. - 청구항 1에 있어서,
상기 돌출부는, 상기 돌출부의 하부에서 상부 방향으로 폭이 좁아지도록 경사진 측면을 포함하는 반도체 성장용 템플릿. - 기판 상면에 메쉬 구조의 돌출부와 상기 돌출부에 의해 서로 분리된 복수개의 오목부를 형성하고,
상기 오목부와 돌출부를 덮는 마스크층을 형성하고,
상기 돌출부를 덮는 마스크층의 일부를 제거하여 상기 돌출면의 상면을 노출시키고,
상기 돌출부 상에 에피층을 형성함과 아울러, 상기 오목부 영역을 공동으로 형성하고,
상기 에피층으로부터 상기 기판을 분리하는 것을 포함하되,
상기 돌출면의 상면의 전체 면적은 상기 기판 면적에 대해 40% 이하인 기판 분리 방법. - 청구항 11에 있어서,
서로 마주보는 상기 돌출부의 상면 간의 거리는 상기 돌출부의 상면의 너비의 5배 이상인 기판 분리 방법. - 청구항 11에 있어서,
상기 메쉬 구조는 육각형의 단위 유닛을 가지는 기판 분리 방법. - 청구항 13에 있어서,
상기 기판은 c면 성장면을 갖는 사파이어 기판이고,
상기 육각형의 단위 유닛의 두 개의 선분은 a-방향과 평행인 기판 분리 방법. - 청구항 14에 있어서,
상기 돌출부의 상면의 너비와 서로 마주보는 상기 돌출부의 상면 간의 거리의 비는 1:5 내지 1:12인 기판 분리 방법. - 청구항 13에 있어서,
상기 기판은 c면 성장면을 갖는 질화갈륨 기판이고,
상기 육각형의 단위 유닛의 두 개의 선분은 a-방향과 수직인 기판 분리 방법. - 청구항 11에 있어서,
상기 오목부는 상기 돌출부에 의해 정의되며, 상기 오목부는 원형인 기판 분리 방법. - 청구항 11에 있어서,
상기 에피층으로부터 상기 기판을 분리하는 것은, 상기 기판과 상기 에피층 사이에 스트레스를 가하는 것을 포함하는 기판 분리 방법. - 청구항 11에 있어서,
상기 돌출부 상에 에피층을 형성하기 전에, 노출된 상기 돌출부의 상면에 시드층을 형성하는 것을 더 포함하는 기판 분리 방법. - 청구항 11에 있어서,
상기 노출된 상기 돌출부의 상면에 시드층을 형성하는 것은, 상기 시드층 내에 복수의 미세 기공을 형성하는 것을 포함하는 기판 분리 방법. - 청구항 11에 있어서,
상기 에피층은 노출된 상기 돌출부의 상면을 시드로 성장되는 기판 분리 방법. - 청구항 11에 있어서,
상기 기판 상부에 상기 돌출부 및 상기 오목부를 형성하는 것은.
상기 기판 상에 희생층을 형성하고,
상기 희생층을 패터닝하여 상기 돌출부 및 상기 오목부를 형성하는 것을 포함하는 기판 분리 방법. - 청구항 11에 있어서,
상기 돌출부 상에 에피층을 형성하는 것은, 에피택셜 수평 과성장을 통해 에피층을 형성하는 것을 포함하는 기판 분리 방법. - 청구항 11에 있어서,
상기 돌출부는, 상기 돌출부의 하부에서 상부 방향으로 폭이 좁아지도록 경사진 측면을 포함하는 기판 분리 방법. - 발광 소자 제조 방법에 있어서,
청구항 11 내지 청구항 24 중 어느 한 항의 기판 분리 방법을 포함하는 발광소자 제조 방법. - 청구항 25에 있어서,
상기 에피층은,
제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 및
상기 제1 및 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 발광소자 제조 방법. - 청구항 25에 있어서,
상기 성장 기판으로부터 분리된 에피층을 분할하여 복수의 소자 단위로 분리하는 것을 더 포함하는 발광소자 제조 방법. - 청구항 27에 있어서,
상기 복수의 소자 단위 사이의 영역 상에 위치하는 지지 기판의 영역을 분할하여, 복수의 개별 발광소자로 분리하는 것을 더 포함하는 발광소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140077564A KR102206284B1 (ko) | 2014-06-24 | 2014-06-24 | 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140077564A KR102206284B1 (ko) | 2014-06-24 | 2014-06-24 | 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160000558A true KR20160000558A (ko) | 2016-01-05 |
| KR102206284B1 KR102206284B1 (ko) | 2021-01-25 |
Family
ID=55164518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140077564A KR102206284B1 (ko) | 2014-06-24 | 2014-06-24 | 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102206284B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI641165B (zh) * | 2017-03-27 | 2018-11-11 | 固美實國際股份有限公司 | 用於發光二極體的圖案化基板 |
| KR20190090254A (ko) * | 2018-01-24 | 2019-08-01 | 엘지이노텍 주식회사 | 반도체 소자 및 그 제조방법 |
| WO2019216684A1 (ko) * | 2018-05-11 | 2019-11-14 | 서울바이오시스 주식회사 | 반도체 기판의 제조 방법 |
| KR102199349B1 (ko) * | 2020-06-05 | 2021-01-06 | 서울바이오시스 주식회사 | 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 |
| CN117005032A (zh) * | 2023-10-07 | 2023-11-07 | 深圳市鲁光电子科技有限公司 | 一种半导体材料的生长方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040761A (ja) * | 2008-08-05 | 2010-02-18 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
| JP2013151388A (ja) * | 2012-01-25 | 2013-08-08 | Nichia Corp | 窒化物半導体基板の製造方法 |
| KR20130105993A (ko) * | 2012-03-19 | 2013-09-27 | 서울바이오시스 주식회사 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
-
2014
- 2014-06-24 KR KR1020140077564A patent/KR102206284B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040761A (ja) * | 2008-08-05 | 2010-02-18 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
| JP2013151388A (ja) * | 2012-01-25 | 2013-08-08 | Nichia Corp | 窒化物半導体基板の製造方法 |
| KR20130105993A (ko) * | 2012-03-19 | 2013-09-27 | 서울바이오시스 주식회사 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI641165B (zh) * | 2017-03-27 | 2018-11-11 | 固美實國際股份有限公司 | 用於發光二極體的圖案化基板 |
| KR20190090254A (ko) * | 2018-01-24 | 2019-08-01 | 엘지이노텍 주식회사 | 반도체 소자 및 그 제조방법 |
| WO2019216684A1 (ko) * | 2018-05-11 | 2019-11-14 | 서울바이오시스 주식회사 | 반도체 기판의 제조 방법 |
| KR102199349B1 (ko) * | 2020-06-05 | 2021-01-06 | 서울바이오시스 주식회사 | 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 |
| CN117005032A (zh) * | 2023-10-07 | 2023-11-07 | 深圳市鲁光电子科技有限公司 | 一种半导体材料的生长方法 |
| CN117005032B (zh) * | 2023-10-07 | 2024-01-26 | 深圳市鲁光电子科技有限公司 | 一种半导体材料的生长方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102206284B1 (ko) | 2021-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882085B2 (en) | Method for separating epitaxial layers from growth substrates, and semiconductor device using same | |
| US9711354B2 (en) | Method of fabricating light emitting device through forming a template for growing semiconductor and separating growth substrate | |
| TWI559573B (zh) | 發光二極體 | |
| US9356191B2 (en) | Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same | |
| JP5956604B2 (ja) | 発光ダイオード | |
| US8822247B2 (en) | Optical semiconductor element and manufacturing method of the same | |
| KR102206284B1 (ko) | 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| KR20140121070A (ko) | 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법 | |
| US20150380236A1 (en) | Substrate recycling method | |
| KR20110049799A (ko) | 양면 패시베이션을 갖는 반도체 발광 디바이스 제작 방법 | |
| KR20140068474A (ko) | 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법 | |
| KR20150074516A (ko) | 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| KR20150012538A (ko) | 발광 소자 제조 방법 | |
| KR20140083357A (ko) | 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| KR20130105993A (ko) | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 | |
| KR101984934B1 (ko) | 기판 재생 방법 및 재생 기판 | |
| KR20140085198A (ko) | 마스크 패턴을 이용한 기판 분리 방법 및 반도체 소자 제조 방법 | |
| KR20140074040A (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| KR20150016759A (ko) | 발광 소자 제조용 템플릿 재생 방법 | |
| KR20140079958A (ko) | 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| KR102199349B1 (ko) | 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| KR20140077476A (ko) | 마스크 패턴 형성 방법, 이를 이용한 기판 분리 방법 및 반도체 소자 제조 방법 | |
| KR20140123318A (ko) | 응력을 이용한 성장 기판 분리 방법 및 반도체 소자 제조 방법 | |
| KR20150028020A (ko) | 기판 분리 방법 및 기판 분리용 장치 | |
| KR102052179B1 (ko) | 기판 재생 방법 및 재생 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |